CN116632136A - 发光二极管外延片及其制备方法、发光二极管 - Google Patents

发光二极管外延片及其制备方法、发光二极管 Download PDF

Info

Publication number
CN116632136A
CN116632136A CN202310769690.6A CN202310769690A CN116632136A CN 116632136 A CN116632136 A CN 116632136A CN 202310769690 A CN202310769690 A CN 202310769690A CN 116632136 A CN116632136 A CN 116632136A
Authority
CN
China
Prior art keywords
layer
gan
pit
growth
quantum well
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310769690.6A
Other languages
English (en)
Inventor
郑文杰
曹斌斌
程龙
高虹
刘春杨
胡加辉
金从龙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jiangxi Zhao Chi Semiconductor Co Ltd
Original Assignee
Jiangxi Zhao Chi Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiangxi Zhao Chi Semiconductor Co Ltd filed Critical Jiangxi Zhao Chi Semiconductor Co Ltd
Priority to CN202310769690.6A priority Critical patent/CN116632136A/zh
Publication of CN116632136A publication Critical patent/CN116632136A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22Roughened surfaces, e.g. at the interface between epitaxial layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26Materials of the light emitting region
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26Materials of the light emitting region
    • H01L33/30Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H01L33/325Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen characterised by the doping materials
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

本发明公开了一种发光二极管外延片及其制备方法、发光二极管,涉及半导体光电器件领域。其中,发光二极管外延片包括衬底,依次层叠于衬底上的缓冲层、非掺杂GaN层、N型GaN层、V坑准备层、V坑层、多量子阱层、电子阻挡层和P型GaN层;V坑准备层包括依次层叠于N型GaN层上的模板层、GaN填平层和第一AlGaN层;模板层包括多个阵列分布于N型GaN层上的MoSe2岛,GaN填平层的厚度略大于MoSe2岛的高度,以使GaN填平层生长后,在MoSe2岛顶部形成孔洞;V坑层包括InxGa1‑xN层和第一GaN层,其中,x为0.22~0.3。实施本发明,可提升发光二极管外延片的发光效率、波长均匀性。

Description

发光二极管外延片及其制备方法、发光二极管
技术领域
本发明涉及半导体光电器件领域,尤其涉及一种发光二极管外延片及其制备方法、发光二极管。
背景技术
GaN基发光二极管中,由于GaN材料与衬底存在一定的晶格失配、热失配,因此会产生位错。这些位错会穿透到多量子阱有源区,形成V型缺陷(简称V坑)。研究表明,V坑可以起到屏蔽位错的作用,同时空穴也能从V坑侧壁注入多量子阱有源区,提升发光效率。然而现有的V坑分布均匀性差,开口尺寸也略小,空穴通道窄,对提升发光效率的作用有限,且会影响发光二极管的波长均匀性。
发明内容
本发明所要解决的技术问题在于,提供一种发光二极管外延片及其制备方法,其可提升发光二极管的发光效率和波长均匀性。
本发明还要解决的技术问题在于,提供一种发光二极管,其发光效率高。
为了解决上述问题,本发明公开了一种发光二极管外延片,其包括衬底,依次层叠于所述衬底上的缓冲层、非掺杂GaN层、N型GaN层、V坑准备层、V坑层、多量子阱层、电子阻挡层和P型GaN层;
所述V坑准备层包括依次层叠于所述N型GaN层上的模板层、GaN填平层和第一AlGaN层;所述模板层包括多个阵列分布于所述N型GaN层上的MoSe2岛,所述GaN填平层的厚度略大于所述MoSe2岛的高度,以使GaN填平层生长后,在MoSe2岛顶部形成孔洞;
所述V坑层为周期性结构,周期数为3~10,每个周期的V坑层均包括依次层叠的InxGa1-xN层和第一GaN层,其中,x为0.22~0.3。
作为上述技术方案的改进,所述MoSe2岛的高度为30nm~80nm,所述MoSe2岛的宽度为80nm~200nm;
所述GaN填平层的厚度为40nm~100nm,所述第一AlGaN层的厚度为20nm~100nm;
所述InxGa1-xN层的厚度为2nm~5nm,所述第一GaN层的厚度为10nm~30nm。
作为上述技术方案的改进,所述模板层的制备方法为:在所述N型GaN层上生长MoO3层,在含氧气氛、500℃~600℃下退火10min~30min,然后在含有硒源的气氛、600℃~700℃下硒化处理30min~60min,即得到多个MoSe2岛。
作为上述技术方案的改进,所述V坑层形成多个V坑,所述V坑的分布密度为5×106cm-2~6×107cm-2,所述V坑的第一开口半径为60nm~120nm,第二开口半径为100nm~160nm;
其中,所述第一开口半径是所述V坑层生长完成后V坑的半径,所述第二开口半径是所述多量子阱层生长结束后V坑的半径。
作为上述技术方案的改进,所述多量子阱层包括依次层叠于所述V坑层上的第一多量子阱层和第二多量子阱层;
所述第一多量子阱层为周期性结构,周期数为2~8,每个周期的第一多量子阱层均包括依次层叠的InyGa1-yN层和第二GaN层,其中,y为0.25~0.4;
所述第二多量子阱层为周期性结构,周期数为1~5,每个周期的第二多量子阱层均包括依次层叠的InzGa1-zN层和C、Mg共掺的BGaN层和第二AlGaN层,其中,z为0.3~0.4;
所述V坑层形成多个V坑,所述V坑的第二开口半径比所述V坑的第一开口半径大45nm~65nm;
其中,所述第一开口半径是所述V坑层生长完成后V坑的半径,所述第二开口半径是所述多量子阱层生长结束后V坑的半径。
作为上述技术方案的改进,所述InyGa1-yN层的厚度为2nm~10nm,所述第二GaN层的厚度为5nm~15nm;
所述InzGa1-zN层的厚度为2nm~10nm,所述C、Mg共掺的BGaN层的厚度为5nm~10nm,所述第二AlGaN层的厚度为5nm~10nm;
所述C、Mg共掺的BGaN层中C的掺杂浓度为1×1017cm-3~5×1017cm-3,Mg的掺杂浓度为2×1018cm-3~5×1019cm-3
相应的,本发明还公开了一种发光二极管外延片的制备方法,用于制备上述的发光二极管外延片,其包括:
提供衬底,在所述衬底上依次生长缓冲层、非掺杂GaN层、N型GaN层、V坑准备层、V坑层、多量子阱层、电子阻挡层和P型GaN层;
所述V坑准备层包括依次层叠于所述N型GaN层上的模板层、GaN填平层和第一AlGaN层;所述模板层包括多个阵列分布于所述N型GaN层上的MoSe2岛,所述GaN填平层的厚度略大于所述MoSe2岛的高度,以使GaN填平层生长后,在MoSe2岛顶部形成孔洞;
所述V坑层为周期性结构,周期数为3~10,每个周期的V坑层均包括依次层叠的InxGa1-xN层和第一GaN层,其中,x为0.22~0.3。
作为上述技术方案的改进,所述模板层的制备方法为:在所述缓冲层上生长MoO3层,在含氧气氛、500℃~600℃退火10min~30min,然后在含有硒源的气氛、600℃~700℃硒化处理30min~60min,即得到多个MoSe2岛;
所述MoO3层通过ALD生长,生长时所采用的Mo源为Mo(CO)6,所采用的O源为O3,所采用的载气为Ar,生长温度为150℃~200℃;
所述GaN填平层的生长温度为950℃~1100℃,生长压力为50torr~200torr,V/Ⅲ比为2000~3000;
所述第一AlGaN层的生长温度为1000℃~1100℃,生长压力为50torr~200torr,V/Ⅲ比为2000~3000;
所述InxGa1-xN层的生长温度为620℃~750℃,生长压力为100torr~300torr;
所述第一GaN层的生长温度为700℃~800℃,生长压力为100torr~300torr。
作为上述技术方案的改进,所述多量子阱层包括第一多量子阱层和第二多量子阱层;所述第一多量子阱层包括InyGa1-yN层和第二GaN层;所述第二多量子阱层包括InzGa1-zN层和C、Mg共掺的BGaN层和第二AlGaN层;
所述InyGa1-yN层的生长温度为750℃~800℃,生长压力为100torr~500torr;
所述第二GaN层的生长温度为850℃~900℃,生长压力为100torr~500torr;
所述InzGa1-zN层的生长温度为750℃~800℃,生长压力为100torr~500torr;
所述C、Mg共掺的BGaN层的生长温度为650℃~750℃,生长压力为10torr~150torr;
所述第二AlGaN层的生长温度为900℃~1000℃,生长压力为100torr~500torr。
相应的,本发明还公开了一种发光二极管,其包括上述的发光二极管外延片。
实施本发明,具有如下有益效果:
1、本发明的发光二极管外延片中,在N型GaN层与多量子阱层之间依次设置了V坑准备层和V坑层,V坑准备层包括依次层叠的模板层、GaN填平层和第一AlGaN层,其中,模板层包括多个阵列分布于N型GaN层上的MoSe2岛,GaN填平层的厚度略大于所述MoSe2岛的高度,以使GaN填平层生长后,在MoSe2岛顶部形成孔洞。基于上述设置,一者,通过MoSe2岛促进了GaN填平层侧向生长倾向,有效降低了刃位错、螺位错、混合位错、点位错的密度。二者,通过引入晶体质量更高的第一AlGaN层,有效降低了点位错的密度。因此,基于上述结构以后,可大幅减少由衬底延伸而上的螺位错、点位错、混合位错和刃位错。仅有少量的刃位错透过该孔洞,进而使得在第一AlGaN层生长完成后,顶部分布少量的刃位错,进而使得后续的V坑沿着该刃位错分布,有效促进了V坑的分布均匀度,提升了发光效率和发光波长均匀性。进一步的,由于V坑准备层弛豫了大量位错,提升了表面平整度,也使得后续V坑层中的InxGa1-xN层中In组分分布更加均匀,进而使得InxGa1-xN层可采用更高含量的In组分,进而加大了V型坑的开口尺寸,加大了空穴从V坑侧壁注入的概率,提升了发光二极管外延片的发光效率。
2、本发明的发光二极管外延片中,多量子阱层包括依次层叠的第一多量子阱层和第二多量子阱层;第一多量子阱层为周期性依次层叠的InyGa1-yN层和第二GaN层,第二多量子阱层为周期性依次层叠的InzGa1-zN层和C、Mg共掺的BGaN层和第二AlGaN层。其中,z为0.3~0.4。本发明的InzGa1-zN层中In组分占比较高,其在生长后会形成In滴,而使得C、Mg掺杂BGaN层生长过程中的C、B团聚在周围,抑制附近材料的生长,从而进一步提升V坑的半径。加大了空穴从V坑侧壁注入的概率,提升了发光二极管外延片的发光效率。此外,高势垒的BGaN、AlGaN也会促进空穴向低势垒的V坑侧壁流动,提升发光效率。
附图说明
图1是本发明一实施例中发光二极管外延片的结构示意图;
图2是本发明一实施例中V坑层的结构示意图;
图3是本发明一实施例中多量子阱层的结构示意图;
图4是本发明一实施例中第一多量子阱层的结构示意图;
图5是本发明一实施例中第二多量子阱层的结构示意图;
图6是本发明一实施例中发光二极管外延片的制备方法流程图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚,下面对本发明作进一步地详细描述。
参考图1和图2,本发明公开了一种发光二极管外延片,其包括衬底1、依次层叠于衬底1上的缓冲层2、非掺杂GaN层3、N型GaN层4、V坑准备层5、V坑层6、多量子阱层7、电子阻挡层8和P型GaN层9;其中,V坑准备层5包括依次层叠于N型GaN层4上的模板层51、GaN填平层52和第一AlGaN层53;模板层51包括多个阵列分布于N型GaN层4上的MoSe2岛51a,GaN填平层52的厚度略大于MoSe2岛51a的高度,以使GaN填平层52生长后,在MoSe2岛51a顶部形成孔洞;后续第一AlGaN层53优先在孔洞区域生长。基于这种生长形式,可在第一AlGaN层53上部形成延伸的刃位错,进而优化了V坑的分布。
其中,MoSe2岛51a的高度为20nm~150nm,当其高度<20nm时,难以有效缓冲各种位错,且难以有效引导后续GaN填平层52的生长。当其高度>150nm时,后续采用的氧化、硒化工艺难度高,硒化不完全,对各种位错的缓冲作用也相对差。示例性的,MoSe2岛51a的高度为25nm、30nm、50nm、60nm、70nm、80nm、90nm、100nm、120nm或130nm,但不限于此。优选的,MoSe2岛51a的高度为30nm~80nm。MoSe2岛51a的宽度为30nm~300nm,示例性的为50nm、120nm、140nm、180nm、210nm、240nm或270nm,但不限于此。优选的,MoSe2岛51a的宽度为80nm~200nm。
其中,MoSe2岛51a可通过先生长MoSe2层,然后刻蚀的工艺形成,但不限于此。优选的,在本发明的一个实施例之中,模板层51的制备方法为:在N型GaN层4上生长MoO3层,在含氧气氛、500℃~600℃下退火10min~30min,然后在含有硒源的气氛、600℃~700℃下硒化处理30min~60min,即得到多个MoSe2岛51a。基于上述形成MoO3层—退火—硒化的工艺,一者大幅降低了工艺难度,避免采用复杂的刻蚀工艺;二者,由于温度相对较低,引入的热应力较少,减少热失配引入的位错密度,提升了发光二极管外延片的发光效率。
其中,GaN填平层52的厚度为30nm~180nm。当其厚度<30nm时,在MoSe2岛51a顶部形成孔洞尺寸过大,大量各种位错难以被弛豫,影响V坑的分布均匀度。当其厚度>180nm时,GaN填平层52几乎合并,没有孔洞,难以有效影响V坑的分布。示例性的,GaN填平层52的厚度为40nm、50nm、80nm、110nm、140nm或170nm,但不限于此。优选的,GaN填平层52的厚度为40nm~100nm。
其中,第一AlGaN层53的厚度为20nm~120nm,示例性的为40nm、60nm、80nm、100nm或110nm,但不限于此。优选的,第一AlGaN层53的厚度为20nm~100nm。
其中,V坑层6为周期性结构,周期数为3~10,每个周期的V坑层6均包括依次层叠的InxGa1-xN层61(x=0.22~0.3)和第一GaN层62。该组成的V坑层6中In组分更高,开口得到的V坑6a的开口半径更大。
其中,InxGa1-xN层61的厚度为1nm~8nm,示例性的为2.5nm、4nm、5.5nm、6nm或7nm,但不限于此。优选的为2nm~5nm。
其中,第一GaN层62的厚度为5nm~30nm,示例性的为8nm、12nm、16nm、20nm、24nm或28nm,但不限于此。优选的,第一GaN层62的厚度为10nm~30nm。
具体的,基于上述技术方案所开口得到的V坑6a的分布密度为5×106cm-2~6×107cm-2,且V坑6a的第一开口半径为60nm~120nm,第二开口半径为100nm~160nm;其中,第一开口半径是V坑层6生长完成后V坑6a的半径(即图1中d),第二开口半径是多量子阱层7生长结束后V坑6a的半径(即图1中D)。
其中,多量子阱层7可为本领域常见的InGaN/GaN型或InGaN/AlGaN型多量子阱层。且其InGaN中In组分占比(即InN的摩尔比)为0.25~0.4,基于本申请的V坑准备层5、V坑层6可大幅屏蔽位错,从而也提升了多量子阱层7中In组分的含量,使得本发明的发光二极管外延片能更好地适应黄绿光型发光二极管。
优选的,在本发明的一个实施例之中,参考图3~图5,多量子阱层7包括依次层叠于V坑层6上的第一多量子阱层71和第二多量子阱层72;第一多量子阱层71为周期性结构,周期数为2~8,每个周期的第一多量子阱层71均包括依次层叠的InyGa1-yN层711和第二GaN层712,其中,y为0.25~0.4。
具体的,InyGa1-yN层711的厚度为2nm~10nm,示例性的为3nm、4nm、5nm、7nm或9nm,但不限于此。第二GaN层712的厚度为5nm~15nm;示例性的为6nm、8nm、10nm、12nm或14nm,但不限于此。
其中,第二多量子阱层72为周期性结构,周期数为1~5,每个周期的第二多量子阱层72均包括依次层叠的InzGa1-zN层721和C、Mg共掺的BGaN层722和第二AlGaN层723,其中,z为0.3~0.4。本发明的第二多量子阱层72中,以C、Mg共掺的BGaN层722和第二AlGaN层723的复合层作为量子垒层,这种结构的第二多量子阱层72可加大V坑6a的开口尺寸,提升发光效率。具体的,基于上述方案,V坑6a的第二开口半径比V坑6a的第一开口半径大45nm~65nm。
其中,InzGa1-zN层721的厚度为2nm~10nm,示例性的为3nm、4nm、5nm、7nm或9nm,但不限于此。第二AlGaN层723的厚度为5nm~10nm,示例性的为6nm、7nm、8nm或9nm,但不限于此。
其中,C、Mg共掺的BGaN层722的厚度为5nm~10nm,示例性的为6nm、7nm、8nm或9nm,但不限于此。C、Mg共掺的BGaN层722中C的掺杂浓度为1×1017cm-3~5×1017cm-3,示例性的为1.5×1017cm-3、2×1017cm-3、3×1017cm-3或4×1017cm-3,但不限于此。Mg的掺杂浓度为2×1018cm-3~5×1019cm-3。示例性的为4×1018cm-3、8×1018cm-3、2×1019cm-3或4×1019cm-3,但不限于此。
其中,衬底1为蓝宝石衬底、硅衬底、SiC衬底、ZnO衬底或GaN衬底,但不限于此。
其中,缓冲层2为AlN层或AlGaN层,但不限于此。优选的为AlN层。缓冲层2的厚度为30nm~80nm,示例性的为35nm、40nm、45nm、55nm、60nm或75nm,但不限于此。
其中,非掺杂GaN层3的厚度0.8μm~2.5μm,示例性的为0.9μm、1.2μm、1.5μm、1.8μm、2.1μm或2.4μm,但不限于此。
其中,N型GaN层4的N型掺杂元素为Si,但不限于此。N型GaN层4的N型掺杂浓度为5×1018cm-3~5×1019cm-3,示例性的为6×1018cm-3、8×1018cm-3、1×1019cm-3、3×1019cm-3或4×1019cm-3,但不限于此。N型GaN层4的厚度为1μm~3μm,示例性的为1.5μm、1.7μm、2.3μm或2.5μm,但不限于此。
电子阻挡层8为AlGaN层或InAlGaN层,但不限于此。优选的为AlGaN层。电子阻挡层8的厚度为30nm~100nm,示例性的为40nm、50nm、60nm、70nm、80nm或90nm,但不限于此。
其中,P型GaN层9中的P型掺杂元素为Mg,但不限于此。P型GaN层9中P型掺杂浓度为1×1019cm-3~1×1021cm-3。P型GaN层9的厚度为200nm~500nm,示例性的为220nm、240nm、300nm、400nm或450nm,但不限于此。
相应的,参考图6,本发明还提供了一种发光二极管外延片的制备方法,用于制备上述的发光二极管外延片,其具体包括以下步骤:
S1:提供衬底;
S2:在衬底上依次生长缓冲层、非掺杂GaN层、N型GaN层、V坑准备层、V坑层、多量子阱层、电子阻挡层和P型GaN层;
具体的,步骤S2包括:
S21:在硅衬底生长缓冲层;
具体的,可通过PVD或MOCVD生长缓冲层,但不限于此。
S22:在缓冲层上生长非掺杂GaN层;
其中,在本发明的一个实施例之中,通过MOCVD生长非掺杂GaN层,其生长温度为1000℃~1100℃,生长压力为100torr~500torr。
S23:在非掺杂GaN层上生长N型GaN层;
其中,在本发明的一个实施例之中,通过MOCVD生长N型GaN层,其生长温度为1100℃~1150℃,生长压力为100torr~500torr。
S24:在N型GaN层上生长V坑准备层;
具体的,步骤S24包括:
S241:在N型GaN层上生长MoO3层;
其中,可通过PVT、ALD、PECVD生长MoO3层,但不限于此。优选的,在本发明的一个实施例之中,MoO3层通过ALD生长,生长时所采用的Mo源为Mo(CO)6,所采用的O源为O3,所采用的载气为Ar,生长温度为150℃~200℃。
S242:将步骤S241得到的衬底在含氧气氛中退火;
其中,含氧气氛可为O3气氛、O2气氛或空气气氛,但不限于此。退火温度为500℃~600℃,退火时间为10min~30min。
具体的,退火可在ALD反应室中进行,也可在MOCVD反应室中进行,优选的在MOCVD反应室中进行。
S243:将步骤S242得到的硅衬底在含硒源气氛中硒化,得到模板层;
其中,硒源为DMSe,其可采用N2或Ar作为载气,输送至反应室中,进而进行硒化处理,其中,硒化处理的温度为600℃~700℃,硒化处理的时间为30min~60min,但不限于此。具体的,硒化处理可在ALD反应室中进行,也可在MOCVD反应室中进行,优选的在MOCVD反应室中进行。
S244:在模板层上生长GaN填平层;
其中,在本发明的一个实施例之中,通过MOCVD生长GaN填平层,其生长温度为950℃~1100℃,生长压力为50torr~200torr,V/Ⅲ比为2000~3000;通过高温、低压、高V/Ⅲ比的生长方式,可促进侧向的、层状的生长。
S245:在GaN填平层上生长第一AlGaN层;
其中,在本发明的一个实施例之中,通过MOCVD生长第一AlGaN层。其生长温度为1000℃~1100℃,生长压力为50torr~200torr,V/Ⅲ比为2000~3000;其生长温度较高,晶体质量好,可良好的阻挡点位错。
S25:在V坑准备层上生长V坑层;
其中,在本发明的一个实施例之中,通过MOCVD周期性生长InxGa1-xN层和第一GaN层,直至得到V坑层。其中,InxGa1-xN层的生长温度为620℃~750℃,生长压力为100torr~300torr;第一GaN层的生长温度为700℃~800℃,生长压力为100torr~300torr。
S26:在V坑层上生长多量子阱层;
其中,可通过MOCVD生长InGaN/GaN型多量子阱层,或InGaN/AlGaN型多量子阱层或AlGaN/AlGaN型多量子阱层,但不限于此。
优选的,在本发明的一个实施例之中,S26包括:
S261:在V坑层上生长第一多量子阱层;
其中,在本发明的一个实施例之中,通过MOCVD周期性生长InyGa1-yN层和第二GaN层,直至得到第一多量子阱层。其中,InyGa1-yN层的生长温度为750℃~800℃,生长压力为100torr~500torr;第二GaN层的生长温度为850℃~900℃,生长压力为100torr~500torr。
S262:在第一多量子阱层上生长第二多量子阱层;
其中,在本发明的一个实施例之中,通过MOCVD周期性生长InzGa1-zN层,C、Mg共掺的BGaN层和第二AlGaN层,直至得到第二多量子阱层。其中,InzGa1-zN层的生长温度为750℃~800℃,生长压力为100torr~500torr;第二AlGaN层的生长温度为900℃~1000℃,生长压力为100torr~500torr。
其中,C、Mg共掺的BGaN层的生长温度为650℃~750℃,生长压力为10torr~150torr;生长时,在MOCVD中通入NH3作为N源,通入N2作为载气,通入TEGa作为C源、Ga源,通入三乙基硼作为B源,通入CP2Mg作为Mg源。
S27:在多量子阱层上生长电子阻挡层;
其中,在本发明的一个实施例之中,通过MOCVD生长AlGaN层,作为电子阻挡层,其生长温度为1000℃~1100℃,生长压力为100torr~300torr。
S28:在电子阻挡层上生长P型GaN层;
其中,在本发明的一个实施例之中,通过MOCVD生长P型GaN层,其生长温度为900℃~1000℃,生长压力为100torr~300torr。
下面以具体实施例对本发明进行进一步说明:
实施例1
参考图1和图2,本实施例提供一种发光二极管外延片,其包括衬底1,依次层叠于衬底1上的缓冲层2、非掺杂GaN层3、N型GaN层4、V坑准备层5、V坑层6、多量子阱层7、电子阻挡层8和P型GaN层9。
其中,衬底1为蓝宝石衬底,缓冲层2为AlN层,其厚度为50nm。非掺杂GaN层3的厚度为1.3μm。N型GaN层4的N型掺杂元素为Si,掺杂浓度为8×1018cm-3,其厚度为2.5μm。
其中,V坑准备层5包括依次层叠于N型GaN层4上的模板层51、GaN填平层52和第一AlGaN层53;模板层51包括多个阵列分布于N型GaN层4上的MoSe2岛51a,MoSe2岛51a的高度为25nm,宽度为65nm;GaN填平层52的厚度为40nm,使GaN填平层生长后,在MoSe2岛顶部形成有孔洞。第一AlGaN层的厚度为30nm。
其中,V坑层6为周期性结构,周期数为5,每个周期的V坑层6均包括依次层叠的InxGa1-xN层61(x=0.23)和第一GaN层62。其中,InxGa1-xN层61的厚度为1nm,第一GaN层62的厚度为8nm。
V坑层6所开口得到的V坑6a的分布密度为5.5×107cm-2,其第一开口半径d为65nm~75nm,第二开口半径D为100nm~112nm。
其中,多量子阱层7为周期性结构,周期数为10,每个周期的多量子阱层7均包括InGaN层和GaN层,InGaN层中In组分占比为0.3,厚度为3nm,GaN层厚度为10nm。
其中,电子阻挡层8为AlGaN层,其厚度为65nm。
其中,P型GaN层9的掺杂元素为Mg,其掺杂浓度3×1020cm-3,其厚度为220nm。
本实施例中发光二极管外延片的制备方法包括以下步骤:
(1)提供衬底。
(2)在衬底上生长缓冲层;
其中,通过PVD生长AlN层,作为缓冲层;
(3)在缓冲层上生长非掺杂GaN层;
其中,通过MOCVD生长非掺杂GaN层,生长温度为1020℃,生长压力为120torr。
(4)在非掺杂GaN层上生长N型GaN层;
其中,通过MOCVD生长N型GaN层,生长温度为1150℃,生长压力为200torr。
(5)在N型GaN层上生长模板层;
其中,通过MOCVD生长MoSe2层,然后ICP刻蚀得到多个MoSe2岛。其中,生长时所采用的Mo源为Mo(CO)6,所采用的Se源为DMSe,采用的载气为Ar;其生长温度为800℃,生长压力为100torr。
(6)在模板层上生长GaN填平层;
其中,通过MOCVD生长GaN填平层,其生长温度为980℃,生长压力为70torr,V/Ⅲ比为2400。
(7)在GaN填平层上生长第一AlGaN层;
其中,通过MOCVD生长第一AlGaN层,其生长温度为1050℃,生长压力为120torr,V/Ⅲ比为2500。
(8)在第一AlGaN层上生长V坑层;
其中,通过MOCVD周期性生长InxGa1-xN层和第一GaN层,直至得到V坑层。其中,InxGa1-xN层的生长温度为650℃,生长压力为220torr;第一GaN层的生长温度为750℃,生长压力为150torr。
(9)在V坑层上生长多量子阱层;
其中,通过MOCVD周期性生长InGaN层和GaN层,直至得到多量子阱层。其中,InGaN层的生长温度为760℃,GaN层的生长温度为880℃,两者的生长压力均为300torr。
(10)在多量子阱层上生长电子阻挡层;
其中,通过MOCVD生长AlGaN层,作为电子阻挡层。电子阻挡层的生长温度为1050℃,生长压力为200torr。
(11)在电子阻挡层上生长P型GaN层;
其中,通过MOCVD生长P型GaN层。其生长温度为950℃,生长压力为200torr。
实施例2
本实施例提供一种发光二极管外延片,其与实施例1的区别在于:
MoSe2岛51a的高度为60nm,宽度为130nm;GaN填平层52的厚度为80nm。InxGa1-xN层61的厚度为4nm,第一GaN层62的厚度为11nm。
V坑层6所开口得到的V坑6a的分布密度为2.3×107cm-2,其第一开口半径d为72nm~84nm,第二开口半径D为105nm~120nm。
其余均与实施例1相同。
实施例3
本实施例提供一种发光二极管外延片,其与实施例2的区别在于:模板层51的制备方法为:
(i)在N型GaN层上生长MoO3层;
其中,采用ALD法生长MoO3层,生长时所采用的Mo源为Mo(CO)6,所采用的O源为O3,所采用的载气为Ar,生长温度为160℃。MoO3层的厚度为80nm。
(ii)在O2气氛中退火;
具体的,在MOCVD反应室中进行退火,退火温度为550℃,退火时间为20min。
(iii)将在含硒源气氛中硒化,得到模板层;
具体的,在MOCVD反应室中进行硒化处理,硒化时所采用的硒源为DMSe,以Ar为载气输送到MOCVD反应室中。具体的,硒化处理的温度为650℃,时间为55min。
具体的,在本实施例中,MoSe2岛51a的高度为60nm~74nm,宽度为140nm~190nm。
V坑层6所开口得到的V坑6a的分布密度为8.5×106cm-2,其第一开口半径d为70nm~85nm,第二开口半径D为98nm~120nm。
其余均实施例2相同。
实施例4
本实施例提供一种发光二极管外延片,其与实施例3的区别在于:
多量子阱层7包括依次层叠于V坑层6上的第一多量子阱层71和第二多量子阱层72;
第一多量子阱层为周期性结构,周期数为7,每个周期的第一多量子阱层71均包括依次层叠的InyGa1-yN层711(y=0.3)和第二GaN层712,InyGa1-yN层711的厚度3nm,第二GaN层712的厚度为10nm。
第二多量子阱层72为周期性结构,周期数为3,每个周期的第二多量子层72均包括依次层叠的InzGa1-zN层721(z=0.33)和C、Mg共掺的BGaN层722和第二AlGaN层723。其中,InzGa1-zN层721的厚度为4nm,C、Mg共掺的BGaN层722的厚度为7nm,第二AlGaN层723的厚度为7nm。C、Mg共掺的BGaN层722中C的掺杂浓度为2.5×1017cm-3,Mg的掺杂浓度为5×1018cm-3
本实施例中多量子阱层的制备方法为:
(I)在V坑层上生长第一多量子阱层;
其中,通过MOCVD周期性生长InyGa1-yN层和第二GaN层,直至得到第一多量子阱层。其中,InyGa1-yN层的生长温度为760℃,生长压力为300torr;第二GaN层的生长温度为880℃,生长压力为300torr。
(II)在第一多量子阱层上生长第二多量子阱层;
其中,通过MOCVD周期性生长InzGa1-zN层和C、Mg共掺的BGaN层和第二AlGaN层,直至得到第二多量子阱层。其中,InzGa1-zN层的生长温度为760℃,生长压力为300torr;第二AlGaN层的生长温度为980℃,生长压力为300torr。C、Mg共掺的BGaN层的生长温度为730℃,生长压力为20torr。
V坑6a的第一开口半径d为70nm~85nm,第二开口半径D为115nm~145nm。
其余均与实施例3相同。
对比例1
本对比例提供一种发光二极管外延片,其与实施例1的区别在于,不包括V坑准备层和V坑层,相应的,制备方法中也不包括该两层的制备步骤,其余均与实施例1相同。
对比例2
本对比例提供一种发光二极管外延片,其与实施例1的区别在于,不包括V坑准备层,相应的,制备方法中也不包括该层的制备步骤。其余均与实施例1相同。
对比例3
本对比例提供一种发光二极管外延片,其与实施例1的区别在于,不包括V坑层,相应的,制备方法中也不包括该层的制备步骤。其余均与实施例1相同。
对比例4
本对比例提供一种发光二极管外延片,其与实施例1的区别在于,不包括V坑准备层和V坑层,相应的,制备方法中也不包括该两层的制备步骤。此外,其多量子阱层的结构、制备方法与实施例4中的相同。
其余均与实施例1相同。
对比例5
本对比例提供一种发光二极管外延片,其与实施例1的区别在于,不包括V坑准备层,相应的,制备方法中也不包括该层的制备步骤。此外,其多量子阱层的结构、制备方法与实施例4中的相同。
其余均与实施例1相同。
对比例6
本对比例提供一种发光二极管外延片,其与实施例1的区别在于,不包括V坑层,相应的,制备方法中也不包括该层的制备步骤。此外,其多量子阱层的结构、制备方法与实施例4中的相同。
其余均与实施例1相同。
采用实施例1-实施例4,对比例1-对比例6得到的发光二极管外延片制备成10mil×24mil的垂直结构的芯片。并进行测试:
(1)每个实施例、对比例各取芯片10粒,测定20mA下的发光亮度,并以对比例1为基准,计算发光亮度提升率;
(2)每个实施例、对比例各取芯片10粒,测定20mA下的发光波长,并计算标准差,作为发光波长均匀性。
测试其发光亮度;每个实施例、对比例均测试20个,取测试值的标准差,作为
具体测试结果如下表所示:
由表中可以看出,当将在传统的发光二极管外延片(对比例1)中添加本发明的V坑准备层、V坑层后,有效提升了发光二极管外延片的发光亮度以及波长均匀性。
以上所述是发明的优选实施方式,应当指出,对于本技术领域的普通技术人员来说,在不脱离本发明原理的前提下,还可以做出若干改进和润饰,这些改进和润饰也视为本发明的保护范围。

Claims (10)

1.一种发光二极管外延片,其特征在于,包括衬底,依次层叠于所述衬底上的缓冲层、非掺杂GaN层、N型GaN层、V坑准备层、V坑层、多量子阱层、电子阻挡层和P型GaN层;
所述V坑准备层包括依次层叠于所述N型GaN层上的模板层、GaN填平层和第一AlGaN层;所述模板层包括多个阵列分布于所述N型GaN层上的MoSe2岛,所述GaN填平层的厚度略大于所述MoSe2岛的高度,以使GaN填平层生长后,在MoSe2岛顶部形成孔洞;
所述V坑层为周期性结构,周期数为3~10,每个周期的V坑层均包括依次层叠的InxGa1-xN层和第一GaN层,其中,x为0.22~0.3。
2.如权利要求1所述的发光二极管外延片,其特征在于,所述MoSe2岛的高度为30nm~80nm,所述MoSe2岛的宽度为80nm~200nm;
所述GaN填平层的厚度为40nm~100nm,所述第一AlGaN层的厚度为20nm~100nm;
所述InxGa1-xN层的厚度为2nm~5nm,所述第一GaN层的厚度为10nm~30nm。
3.如权利要求1所述的发光二极管外延片,其特征在于,所述模板层的制备方法为:在所述N型GaN层上生长MoO3层,在含氧气氛、500℃~600℃下退火10min~30min,然后在含有硒源的气氛、600℃~700℃下硒化处理30min~60min,即得到多个MoSe2岛。
4.如权利要求1所述的发光二极管外延片,其特征在于,所述V坑层形成多个V坑,所述V坑的分布密度为5×106cm-2~6×107cm-2,所述V坑的第一开口半径为60nm~120nm,第二开口半径为100nm~160nm;
其中,所述第一开口半径是所述V坑层生长完成后V坑的半径,所述第二开口半径是所述多量子阱层生长结束后V坑的半径。
5.如权利要求1~4任一项所述的发光二极管外延片,其特征在于,所述多量子阱层包括依次层叠于所述V坑层上的第一多量子阱层和第二多量子阱层;
所述第一多量子阱层为周期性结构,周期数为2~8,每个周期的第一多量子阱层均包括依次层叠的InyGa1-yN层和第二GaN层,其中,y为0.25~0.4;
所述第二多量子阱层为周期性结构,周期数为1~5,每个周期的第二多量子阱层均包括依次层叠的InzGa1-zN层和C、Mg共掺的BGaN层和第二AlGaN层,其中,z为0.3~0.4;
所述V坑层形成多个V坑,所述V坑的第二开口半径比所述V坑的第一开口半径大45nm~65nm;
其中,所述第一开口半径是所述V坑层生长完成后V坑的半径,所述第二开口半径是所述多量子阱层生长结束后V坑的半径。
6.如权利要求5所述的发光二极管外延片,其特征在于,所述InyGa1-yN层的厚度为2nm~10nm,所述第二GaN层的厚度为5nm~15nm;
所述InzGa1-zN层的厚度为2nm~10nm,所述C、Mg共掺的BGaN层的厚度为5nm~10nm,所述第二AlGaN层的厚度为5nm~10nm;
所述C、Mg共掺的BGaN层中C的掺杂浓度为1×1017cm-3~5×1017cm-3,Mg的掺杂浓度为2×1018cm-3~5×1019cm-3
7.一种发光二极管外延片的制备方法,用于制备如权利要求1~6任一项所述的发光二极管外延片,其特征在于,包括:
提供衬底,在所述衬底上依次生长缓冲层、非掺杂GaN层、N型GaN层、V坑准备层、V坑层、多量子阱层、电子阻挡层和P型GaN层;
所述V坑准备层包括依次层叠于所述N型GaN层上的模板层、GaN填平层和第一AlGaN层;所述模板层包括多个阵列分布于所述N型GaN层上的MoSe2岛,所述GaN填平层的厚度略大于所述MoSe2岛的高度,以使GaN填平层生长后,在MoSe2岛顶部形成孔洞;
所述V坑层为周期性结构,周期数为3~10,每个周期的V坑层均包括依次层叠的InxGa1-xN层和第一GaN层,其中,x为0.22~0.3。
8.如权利要求7所述的发光二极管外延片的制备方法,其特征在于,所述模板层的制备方法为:在所述缓冲层上生长MoO3层,在含氧气氛、500℃~600℃退火10min~30min,然后在含有硒源的气氛、600℃~700℃硒化处理30min~60min,即得到多个MoSe2岛;
所述MoO3层通过ALD生长,生长时所采用的Mo源为Mo(CO)6,所采用的O源为O3,所采用的载气为Ar,生长温度为150℃~200℃;
所述GaN填平层的生长温度为950℃~1100℃,生长压力为50torr~200torr,V/Ⅲ比为2000~3000;
所述第一AlGaN层的生长温度为1000℃~1100℃,生长压力为50torr~200torr,V/Ⅲ比为2000~3000;
所述InxGa1-xN层的生长温度为620℃~750℃,生长压力为100torr~300torr;
所述第一GaN层的生长温度为700℃~800℃,生长压力为100torr~300torr。
9.如权利要求7所述的发光二极管外延片的制备方法,其特征在于,所述多量子阱层包括第一多量子阱层和第二多量子阱层;所述第一多量子阱层包括InyGa1-yN层和第二GaN层;所述第二多量子阱层包括InzGa1-zN层和C、Mg共掺的BGaN层和第二AlGaN层;
所述InyGa1-yN层的生长温度为750℃~800℃,生长压力为100torr~500torr;
所述第二GaN层的生长温度为850℃~900℃,生长压力为100torr~500torr;
所述InzGa1-zN层的生长温度为750℃~800℃,生长压力为100torr~500torr;
所述C、Mg共掺的BGaN层的生长温度为650℃~750℃,生长压力为10torr~150torr;
所述第二AlGaN层的生长温度为900℃~1000℃,生长压力为100torr~500torr。
10.一种发光二极管,其特征在于,包括如权利要求1~6任一项所述的发光二极管外延片。
CN202310769690.6A 2023-06-28 2023-06-28 发光二极管外延片及其制备方法、发光二极管 Pending CN116632136A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310769690.6A CN116632136A (zh) 2023-06-28 2023-06-28 发光二极管外延片及其制备方法、发光二极管

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310769690.6A CN116632136A (zh) 2023-06-28 2023-06-28 发光二极管外延片及其制备方法、发光二极管

Publications (1)

Publication Number Publication Date
CN116632136A true CN116632136A (zh) 2023-08-22

Family

ID=87636698

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310769690.6A Pending CN116632136A (zh) 2023-06-28 2023-06-28 发光二极管外延片及其制备方法、发光二极管

Country Status (1)

Country Link
CN (1) CN116632136A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117133841A (zh) * 2023-10-26 2023-11-28 江西兆驰半导体有限公司 InGaN基绿光发光二极管外延片及其制备方法、LED
CN117153974A (zh) * 2023-10-26 2023-12-01 江西兆驰半导体有限公司 发光二极管外延片及其制备方法、led

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117133841A (zh) * 2023-10-26 2023-11-28 江西兆驰半导体有限公司 InGaN基绿光发光二极管外延片及其制备方法、LED
CN117153974A (zh) * 2023-10-26 2023-12-01 江西兆驰半导体有限公司 发光二极管外延片及其制备方法、led
CN117133841B (zh) * 2023-10-26 2024-01-30 江西兆驰半导体有限公司 InGaN基绿光发光二极管外延片及其制备方法、LED
CN117153974B (zh) * 2023-10-26 2024-02-20 江西兆驰半导体有限公司 发光二极管外延片及其制备方法、led

Similar Documents

Publication Publication Date Title
CN116632136A (zh) 发光二极管外延片及其制备方法、发光二极管
CN106410005A (zh) 一种氮化镓基led外延片及其生长方法
CN116093226B (zh) 发光二极管外延片及其制备方法、发光二极管
CN116053378B (zh) 发光二极管外延片及其制备方法、发光二极管
CN115101638B (zh) 一种发光二极管外延片及其制备方法、发光二极管
CN116314511B (zh) 发光二极管外延片及其制备方法、发光二极管
CN109103303B (zh) 一种发光二极管外延片的制备方法及发光二极管外延片
CN116093223B (zh) 发光二极管外延片及其制备方法、发光二极管
CN115881865B (zh) 发光二极管外延片及其制备方法、发光二极管
CN116581216B (zh) 发光二极管外延片及其制备方法、发光二极管
CN108447952B (zh) 一种发光二极管外延片及其制备方法
CN116169216A (zh) 发光二极管外延片及其制备方法、发光二极管
CN115954422A (zh) 发光二极管外延片及其制备方法、发光二极管
CN115911201A (zh) 发光二极管外延片及其制备方法、发光二极管
CN116454186A (zh) 发光二极管外延片及其制备方法、发光二极管
CN117410406B (zh) 发光二极管外延片及其制备方法、发光二极管
CN116682914B (zh) 发光二极管外延片及其制备方法、发光二极管外延片
CN116960248B (zh) 一种发光二极管外延片及制备方法
CN117199203A (zh) 发光二极管外延片及其制备方法、发光二极管
CN117613156A (zh) 发光二极管外延片及其制备方法、led
CN116914044A (zh) 发光二极管外延片及其制备方法、发光二极管
CN116914049A (zh) 发光二极管外延片及其制备方法、发光二极管
CN116014041A (zh) 发光二极管外延片及其制备方法、发光二极管
CN116705927B (zh) Led外延片及其制备方法、led
CN116504901B (zh) 发光二极管外延片及其制备方法、发光二极管

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination