CN113053724B - 一种复合图形化衬底、制备方法及led外延片 - Google Patents

一种复合图形化衬底、制备方法及led外延片 Download PDF

Info

Publication number
CN113053724B
CN113053724B CN201911373514.0A CN201911373514A CN113053724B CN 113053724 B CN113053724 B CN 113053724B CN 201911373514 A CN201911373514 A CN 201911373514A CN 113053724 B CN113053724 B CN 113053724B
Authority
CN
China
Prior art keywords
dielectric layer
sapphire substrate
sub
substrate
heterogeneous
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201911373514.0A
Other languages
English (en)
Other versions
CN113053724A (zh
Inventor
王子荣
陆前军
张剑桥
张能
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Guangdong Zhongtu Semiconductor Technology Co ltd
Original Assignee
Dongguan Sinopatt Semiconductor Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dongguan Sinopatt Semiconductor Technology Co ltd filed Critical Dongguan Sinopatt Semiconductor Technology Co ltd
Priority to CN201911373514.0A priority Critical patent/CN113053724B/zh
Publication of CN113053724A publication Critical patent/CN113053724A/zh
Application granted granted Critical
Publication of CN113053724B publication Critical patent/CN113053724B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02414—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02491—Conductive materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02694—Controlling the interface between substrate and epitaxial layer, e.g. by ion implantation followed by annealing

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Led Devices (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

本发明实施例公开了一种复合图形化衬底、制备方法及LED外延片。该复合图形化衬底的制备方法包括：提供一平片蓝宝石衬底；在所述平片蓝宝石衬底上形成至少一层介质层，所述至少一层介质层包括位于底层且与所述平片蓝宝石衬底接触的第一介质层；图案化所述至少一层介质层，形成多个异质微结构；其中包括：采用刻蚀液对所述第一介质层进行湿法刻蚀；所述平片蓝宝石衬底与所述刻蚀液的化学反应速率低于所述第一介质层与所述刻蚀液的化学反应速率。本发明实施例解决了现有图形化衬底制备过程中平片蓝宝石衬底C面容易严重受损的问题，可以保证复合图形化衬底中生长外延材料的C面的质量，从而有助于减少外延生长缺陷，改善外延层质量。

Description

一种复合图形化衬底、制备方法及LED外延片
技术领域
本发明实施例涉及半导体技术领域，尤其涉及一种复合图形化衬底、制备方法及LED外延片。
背景技术
氮化镓作为第三代半导体材料，具有宽的直接带隙、强的原子键、高的热导率、化学稳定性好(几乎不被任何酸腐蚀)等性质和强的抗辐照能力，在光电子、高温大功率器件和高频微波器件应用方面有着广阔的前景。但其晶体目前尚无法自主生长，必须依附衬底材料进行形核生长。
目前主流的衬底为图形化蓝宝石衬底，即通过在蓝宝石平片上制备出特定图形，用于氮化镓生长过程中的应力释放；图形化的方式有很多，主流仍为在平片蓝宝石上通过刻蚀技术，实现图形化。由于蓝宝石硬度是自然界中仅次于金刚石的存在，目前的主流刻蚀技术为增强等离子体刻蚀技术，主要通过高能等离子体物理轰击作用，对蓝宝石进行结构破坏，形成所需图形。在此过程中，蓝宝石表面被高能等离子体长时间轰击，导致蓝宝石C面受损严重，蓝宝石C面是外延晶体形核面，C面的完整度及能量状态会影响外延晶体的形核及其生长缺陷。
发明内容
本发明提供一种复合图形化衬底、制备方法及LED外延片，可以保证复合图形化衬底中生长外延材料的C面的质量，减少外延生长缺陷，改善外延层质量。
第一方面，本发明实施例提供了一种复合图形化衬底的制备方法，包括：
提供一平片蓝宝石衬底；
在所述平片蓝宝石衬底上形成至少一层介质层，所述至少一层介质层包括位于底层且与所述平片蓝宝石衬底接触的第一介质层；
图案化所述至少一层介质层，形成多个异质微结构；其中包括：采用刻蚀液对所述第一介质层进行湿法刻蚀；所述平片蓝宝石衬底与所述刻蚀液的化学反应速率低于所述第一介质层与所述刻蚀液的化学反应速率。
可选地，所述平片蓝宝石衬底与所述刻蚀液的化学反应速率为零。
可选地，所述至少一层介质层还包括第二介质层；
在所述平片蓝宝石衬底上形成至少一层介质层，包括：
在所述平片蓝宝石衬底上形成所述第一介质层；
在所述第一介质层上形成第二介质层；
图案化所述至少一层介质层，形成多个异质微结构，包括：
对所述第二介质层进行干法刻蚀，形成多个第二子异质微结构；
采用刻蚀液对所述第一介质层进行湿法刻蚀，形成第一子异质微结构，所述第一子异质微结构位于所述第二子异质微结构的底部，所述第一子异质微结构和所述第二子异质微结构组成所述异质微结构。
可选地，所述第一介质层采用金属材料制成，所述第二介质层采用无机硅材料制成。
可选地，在所述平片蓝宝石衬底上形成所述第一介质层，包括：
通过物理气相沉积工艺，在所述平片蓝宝石衬底上形成所述第一介质层；
在所述第一介质层上形成第二介质层，包括：
通过化学气相沉积工艺，在所述第一介质层上形成所述第二介质层。
可选地，所述第一介质层的厚度范围为10-500nm；所述第二介质层的厚度范围为0.1-3μm。
第二方面，本发明实施例还提供了一种复合图形化衬底，采用如第一方面任一项所述的制备方法制备，所述复合图形化衬底包括蓝宝石衬底和位于所述蓝宝石衬底上的多个异质微结构。
可选地，所述异质微结构包括第一子异质微结构和第二子异质微结构，所述第一子异质微结构位于所述第二子异质微结构的底部且与所述平片蓝宝石衬底接触。
可选地，所述第二子异质微结构为圆锥型结构、圆台型结构、棱锥型结构、棱台型结构中的一种。
第三方面，本发明实施例还提供了一种LED外延片，包括如第二方面任一项所述的复合图形化衬底。
本发明实施例提供的复合图形化衬底、制备方法及LED外延片，通过提供平片蓝宝石衬底，然后在平片蓝宝石衬底上形成至少一层介质层，该至少一层的介质层中包括与平片蓝宝石衬底相接触的第一介质层；再对至少一层的介质层图案化形成微结构，并且其过程中采用刻蚀液对第一介质层进行湿法刻蚀，刻蚀液与平片蓝宝石衬底化学反应速率低于刻蚀液与第一介质层化学反应速率，完成复合的图形化衬底的制备的同时，解决了现有图形化衬底制备过程中平片蓝宝石衬底C面容易严重受损的问题。本发明实施例可以在对平片蓝宝石衬底上的介质层进行图案化的过程中，减弱图案化过程中对平片蓝宝石衬底的损伤，保证复合图形化衬底中生长外延材料的C面的质量，从而有助于减少外延生长缺陷，改善外延层质量。
附图说明
图1是本发明实施例提供的一种复合图形化衬底的制备方法流程图；
图2是图1所示复合图形化衬底的制备方法结构流程图；
图3是本发明实施例提供的另一种复合图形化衬底的制备方法流程图；
图4是图3所示复合图形化衬底的制备方法的结构流程图；
图5是本发明实施例提供的一种复合图形化衬底的结构示意图；
图6是本发明实施例提供的一种LED外延片的结构示意图。
具体实施方式
下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部结构。
图1是本发明实施例提供的一种复合图形化衬底的制备方法流程图，图2是图1所示复合图形化衬底的制备方法结构流程图，参考图1和图2，该复合图形化衬底的制备方法包括：
S110、提供一平片蓝宝石衬底10；
其中，平片蓝宝石衬底10经过平滑打磨，具有平整表面，也即平片蓝宝石衬底10表面具有质量完好的C面，可以有助于外延晶体的形成晶核并生长为外延层。
S120、在平片蓝宝石衬底10上形成至少一层介质层20，至少一层介质层20包括位于底层且与平片蓝宝石衬底接触的第一介质层21；
第一介质层21是直接形成在平片蓝宝石衬底10表面的其中一层介质层，介质层20实质是选用其上不会生长外延的材料，介质层20用于图案化形成微结构。本领域技术人员可以理解的是，微结构一方面可以改善外延层与衬底界面的折射率差，保证光线在衬底表面的反射，从而改善出光率；另一方面，微结构可以减少衬底表面的C面面积，有助于外延生长时的应力释放，从而改善外延的位错密度。
S130、图案化至少一层介质层20，形成多个异质微结构200；其中包括：采用刻蚀液对第一介质层21进行湿法刻蚀；平片蓝宝石衬底10与刻蚀液的化学反应速率低于第一介质层21与刻蚀液的化学反应速率。
第一介质层21由于直接形成在平片蓝宝石衬底10上，在对第一介质层21进行图案化时采用湿法刻蚀，一方面湿法刻蚀对平片蓝宝石衬底造成的损伤较为缓慢，因此可以进行有效控制。同时，湿法刻蚀过程中采用与平片蓝宝石衬底化学反应速率相对较低的刻蚀液，其对平片蓝宝石衬底的刻蚀效果相对较弱。与干法刻蚀的图案化工艺相比，能够避免平片蓝宝石衬底C面的严重受损问题。对于第一介质层21的材料，本领域技术人员可以根据实际的工艺难度、工艺条件等进行选择。示例性地，第一介质层21的材料可以是金属材料，也可以是非金属材料。需要说明的是，由于该复合图形化衬底用于制备LED外延片，因而需要在衬底上形成氮化镓等外延材料，而生长过程需要经历高温过程，故而在选择介质层材料时，需要同时兼顾耐高温的特性。
本发明实施例提供的复合图形化衬底的制备方法，通过提供平片蓝宝石衬底，然后在平片蓝宝石衬底上形成至少一层介质层，该至少一层的介质层中包括与平片蓝宝石衬底相接触的第一介质层；再对至少一层的介质层图案化形成微结构，并且其过程中采用刻蚀液对第一介质层进行湿法刻蚀，刻蚀液与平片蓝宝石衬底化学反应速率低于刻蚀液与第一介质层化学反应速率，完成复合的图形化衬底的制备的同时，解决了现有图形化衬底制备过程中平片蓝宝石衬底C面容易严重受损的问题。本发明实施例可以在对平片蓝宝石衬底上的介质层进行图案化的过程中，减弱图案化过程中对平片蓝宝石衬底的损伤，保证复合图形化衬底中生长外延材料的C面的质量，从而有助于减少外延生长缺陷，改善外延层质量。
如上所述，对第一介质层进行湿法刻蚀的过程实质是考虑到湿法刻蚀对平片蓝宝石衬底的刻蚀作用相对较弱，同时在选择刻蚀液时需要尽量选择与平片蓝宝石衬底较难产生化学反应的刻蚀液。优选地，本领域技术人员可以合理选择第一介质层的材料，同时采用与平片蓝宝石衬底不会产生反应的刻蚀液。也即优选地，刻蚀液与平片蓝宝石衬底的化学反应速率为零，此时，对介质层图案化的过程中，可以完全避免对平片蓝宝石衬底的损伤，最后获得的图形化衬底的表面能够有效的持有蓝宝石平片来料的各项晶体学指标，从而有助于通过对平片蓝宝石衬底进行设计，直接获得外延的对应参数指标，使外延片质量得到精确和有效地控制。当然，本领域技术人员也可选择在平片蓝宝石衬底上仅形成一层介质层即第一介质层，通过干法刻蚀和湿法刻蚀结合的方式形成异质微结构，此处不做限制。
可以理解的是，在形成介质层时，介质层的材料选择一定程度上决定了平片蓝宝石衬底上微结构的性能。因此，在制备介质层时，尤其与外延层接触的介质层时，可采用折射率低于外延层材料的透光材料。此时图案化后形成的微结构顶部的折射率低于外延层，使得光线从外延层到微结构的过程为光密到光疏的过程，增加了全反射几率，改善了图形化衬底的出光效率，有助于有效提高LED芯片的外量子效率。
在上述实施例的基础上，本发明实施例还提供了一种复合图形化衬底的制备方法。图3是本发明实施例提供的另一种复合图形化衬底的制备方法流程图，图4是图3所示复合图形化衬底的制备方法的结构流程图，参考图3和图4，该复合图形化衬底的制备方法包括：
S210、提供一平片蓝宝石衬底10；
S220、在平片蓝宝石衬底10上形成第一介质层21；
第一介质层21可优选采用金属材料制成，例如Fe、Ni、Ti等。金属材料在制备时，可通过物理气相沉积工艺形成，具体可以是溅射、蒸镀等，在实际制备的过程中可以准确控制第一介质层的厚度，从而准确设定后续湿法刻蚀的条件，减少对平片蓝宝石衬底的损伤。第一介质层21的厚度范围可选为10-500nm，此时刻蚀液的刻蚀时间较少，刻蚀难度也较小。
S230、在第一介质层21上形成第二介质层22；
第二介质层22优选采用无机硅材料制成，例如Si、SiO2、SiN等。无机硅材料相对GaN等外延层材料的折射率较小，同时其表面不会生长GaN，图案化后形成的微结构，可以用于释放微结构间隙生长的GaN外延的应力，同时可以利用与外延层的折射率差，实现对光线的全反射，改善出光效率。第二介质层22可通过化学气相沉积工艺形成，制备过程中可以设置第二介质层的厚度范围在0.1-3μm。其中，第二介质层的厚度决定了异质微结构高度的上限值，通过合理设置异质微结构的高度在0.1-3μm，即控制异质微结构的形状尺寸，可以改善光的全反射效果，进一步改善图形化衬底的出光效率，有助于有效提高LED芯片的外量子效率。
S240、对第二介质层22进行干法刻蚀，形成多个第二子异质微结构220；
该步骤采用干法刻蚀工艺，对第二介质层22进行图案化形成第二子异质微结构220时，可以对第二子异质微结构的形状进行准确控制。干法刻蚀的具体步骤为在第二介质层22上形成光刻胶层，利用掩膜版通过曝光显影将掩膜图案转印至光刻胶层上，形成光刻胶掩膜，再利用光刻胶掩膜通过干法刻蚀，将掩膜图案转印至第二介质层上。掩膜图案的设计以及干法刻蚀的工艺条件，决定了第二介质层形成的第二子异质微结构的形状，第二子异质微结构可设计为圆锥型结构、圆台型结构、棱锥型结构、棱台型结构中的其中一种。
需要说明的是，该步骤干法刻蚀的过程中需要保证第二介质层22必须过刻蚀，也即保证第二介质层22在刻蚀完成后，第一介质层21需要裸露出来，以便于在后续对第一介质层21进行刻蚀。第二介质层22在干法刻蚀的过程中可能同时对第一介质层21进行了刻蚀，在设置刻蚀时间时，需要保证第一介质层21不被刻穿，以避免损伤第一介质层21下的平片蓝宝石衬底10。
S250、采用刻蚀液对第一介质层21进行湿法刻蚀，形成第一子异质微结构210，第一子异质微结构210位于第二子异质微结构220的底部，第一子异质微结构210和第二子异质微结构220组成异质微结构200；平片蓝宝石衬底10与刻蚀液的化学反应速率低于第一介质层21与刻蚀液的化学反应速率。
该步骤是以第二子异质微结构220作为掩膜，对第一介质层21进行图案化的过程。第一介质层21通过刻蚀液蚀刻后，形成第一子异质微结构210。显然，第一子异质微结构210位于第二子异质微结构220的底部。
需要注意的是，由于采用刻蚀液对第一介质层进行湿法刻蚀，刻蚀液会残留在复合的图形化衬底上。因此，在步骤S250之后，还需要对复合图形化衬底进行冲洗，以去除刻蚀液，保证复合图形化衬底的质量。
下面以第一介质层为Ti膜，第二介质层为SiO2为例，对该复合图形化衬底的制备过程进行详细描述。
首先，在平片蓝宝石衬底上通过物理气相沉积(Physical Vapor Deposition，PVD)溅射沉积一层50nm厚度的Ti膜，作为第一介质层，该膜层厚度应保证均一性适中，且必须整片全部覆盖；然后将沉积有第一介质层的晶片，通过等离子体增强化学的气相沉积法(Plasma Enhanced Chemical Vapor Deposition，PECVD)沉积一层2.5μm厚度的二氧化硅层作为第二介质层，该膜层厚度均一性适中，且必须整片全部覆盖；继而对具有第一介质层和第二介质层的复合层的衬底进行涂胶、曝光、显影等工艺，将图案以掩膜形式转移到晶片表面；再通过反应耦合等离子体刻蚀法(Inductively Coupled Plasma，ICP)进行刻蚀，将图形转移到第二介质层，通过控制工艺参数，使得第二介质层被完全刻蚀穿透的同时，第一介质层未被刻蚀穿透；将刻蚀完后的晶片置于H2SO4:H2O2＝5:1混合酸溶液中两分钟，然后使用超纯水冲洗表面。
本发明实施例还提供了一种复合图形化衬底，图5是本发明实施例提供的一种复合图形化衬底的结构示意图，参考图5，该复合图形化衬底由上述实施例提供的制备方法制备形成。具体地，该复合图形化衬底包括平片蓝宝石衬底10和位于蓝宝石衬底10上的多个异质微结构200。由于该复合图形化衬底由上述实施例提供的制备方法制备，因而具备如上所述的相同的有益效果，此处不多赘述。
继续参考图5，可选地，可设置异质微结构200包括第一子异质微结构210和第二子异质微结构220，第一子异质微结构210位于第二子异质微结构220的底部且与平片蓝宝石衬底10接触。其中，第二子异质微结构220通过干法刻蚀工艺形成，可以准确控制微结构的具体形状，实现微结构对复合图形化衬底性能的有效改善。第二子异质微结构220可以为圆锥型结构、圆台型结构、棱锥型结构、棱台型结构中的其中一种。此外，本领域技术人员还可通过干法刻蚀参数的合理调整，制备形成侧壁具有一定弧度的类圆锥形、类圆台型、类棱锥形、类棱台型结构，以改善微结构对外延层的应力释放效果以及对光线的全反射效果。
第一子异质微结构210的材质优选采用金属材料，其中包括镍、钛或铁等，第二子异质微结构220的材质优选采用无机硅材料。第二子异质微结构220采用无机硅材料，则可利用干法刻蚀形成标准形状的微结构。并且，无机硅材料本身折射率相对于外延材料的折射率较低，在第二子异质微结构与外延层的界面，可以利用折射率差，对光线进行全反射，从而改善衬底的出光效率。第一子异质微结构210采用金属材料，即可利用酸性的刻蚀液通过湿法刻蚀制备形成，从而在制备过程中酸性的刻蚀液对平片蓝宝石衬底不会造成损伤，有利于平片蓝宝石衬底上形成高质量的外延层。
图6是本发明实施例提供的一种LED外延片的结构示意图，参考图6，该LED外延片包括上述实施例提供的任意一种复合图形化衬底1以及形成于该复合图形化衬底1上的外延层2。
由于对于不同的衬底材料，需要不同的LED外延片生长技术、芯片加工技术和器件封装技术，对于本发明实施例提供的复合图形化衬底，对应的LED外延片上的外延层2可以是GaN、AlGaN外延层等。
注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整、相互结合和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。

Claims (9)

1.一种复合图形化衬底的制备方法，其特征在于，包括：
提供一平片蓝宝石衬底；
在所述平片蓝宝石衬底上形成至少一层介质层，所述至少一层介质层包括位于底层且与所述平片蓝宝石衬底接触的第一介质层；
图案化所述至少一层介质层，形成多个异质微结构；其中包括：采用刻蚀液对所述第一介质层进行湿法刻蚀；所述平片蓝宝石衬底与所述刻蚀液的化学反应速率低于所述第一介质层与所述刻蚀液的化学反应速率；
所述至少一层介质层还包括第二介质层；
在所述平片蓝宝石衬底上形成至少一层介质层，包括：
在所述平片蓝宝石衬底上形成所述第一介质层；
在所述第一介质层上形成第二介质层；
图案化所述至少一层介质层，形成多个异质微结构，包括：
对所述第二介质层进行干法刻蚀，形成多个第二子异质微结构；
采用刻蚀液对所述第一介质层进行湿法刻蚀，形成第一子异质微结构，所述第一子异质微结构位于所述第二子异质微结构的底部，所述第一子异质微结构和所述第二子异质微结构组成所述异质微结构。
2.根据权利要求1所述的复合图形化衬底的制备方法，其特征在于，所述平片蓝宝石衬底与所述刻蚀液的化学反应速率为零。
3.根据权利要求1所述的复合图形化衬底的制备方法，其特征在于，所述第一介质层采用金属材料制成，所述第二介质层采用无机硅材料制成。
4.根据权利要求1所述的复合图形化衬底的制备方法，其特征在于，在所述平片蓝宝石衬底上形成所述第一介质层，包括：
通过物理气相沉积工艺，在所述平片蓝宝石衬底上形成所述第一介质层；
在所述第一介质层上形成第二介质层，包括：
通过化学气相沉积工艺，在所述第一介质层上形成所述第二介质层。
5.根据权利要求1所述的复合图形化衬底的制备方法，其特征在于，所述第一介质层的厚度范围为10-500nm；所述第二介质层的厚度范围为0.1-3μm。
6.一种复合图形化衬底，其特征在于，采用如权利要求1-5任一项所述的制备方法制备，所述复合图形化衬底包括蓝宝石衬底和位于所述蓝宝石衬底上的多个异质微结构。
7.根据权利要求6所述的复合图形化衬底，其特征在于，所述异质微结构包括第一子异质微结构和第二子异质微结构，所述第一子异质微结构位于所述第二子异质微结构的底部且与所述平片蓝宝石衬底接触。
8.根据权利要求6所述的复合图形化衬底，其特征在于，所述第二子异质微结构为圆锥型结构、圆台型结构、棱锥型结构、棱台型结构中的一种。
9.一种LED外延片，其特征在于，包括如权利要求6-8任一项所述的复合图形化衬底。
CN201911373514.0A 2019-12-27 2019-12-27 一种复合图形化衬底、制备方法及led外延片 Active CN113053724B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911373514.0A CN113053724B (zh) 2019-12-27 2019-12-27 一种复合图形化衬底、制备方法及led外延片

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911373514.0A CN113053724B (zh) 2019-12-27 2019-12-27 一种复合图形化衬底、制备方法及led外延片

Publications (2)

Publication Number Publication Date
CN113053724A CN113053724A (zh) 2021-06-29
CN113053724B true CN113053724B (zh) 2023-03-24

Family

ID=76506215

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911373514.0A Active CN113053724B (zh) 2019-12-27 2019-12-27 一种复合图形化衬底、制备方法及led外延片

Country Status (1)

Country Link
CN (1) CN113053724B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113571409B (zh) * 2021-07-02 2022-04-15 北京科技大学 一种高导热金刚石增强碳化硅衬底的制备方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102184842A (zh) * 2011-03-30 2011-09-14 华灿光电股份有限公司 一种湿法腐蚀与干法刻蚀相结合图形化蓝宝石的方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006298752A (ja) * 2001-03-23 2006-11-02 Matsushita Electric Ind Co Ltd 窒化物半導体基板の製造方法
CN102255013B (zh) * 2011-08-01 2013-09-04 华灿光电股份有限公司 一种通过湿法剥离GaN基外延层和蓝宝石衬底来制备垂直结构发光二极管的方法
CN106159051A (zh) * 2015-04-22 2016-11-23 中国科学院微电子研究所 新型图形化衬底结构及器件
CN110429160B (zh) * 2019-08-13 2020-06-02 黄山博蓝特半导体科技有限公司 一种高亮度pss复合衬底及其制作方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102184842A (zh) * 2011-03-30 2011-09-14 华灿光电股份有限公司 一种湿法腐蚀与干法刻蚀相结合图形化蓝宝石的方法

Also Published As

Publication number Publication date
CN113053724A (zh) 2021-06-29

Similar Documents

Publication Publication Date Title
CN100587919C (zh) 用于氮化物外延生长的纳米级图形衬底的制作方法
CN211125684U (zh) 一种图形化复合衬底和led外延片
WO2017067333A1 (zh) 图形化衬底、制备方法及发光二极管
CN112992678B (zh) 基于金刚石衬底的GaN场效应晶体管的制备方法
WO2021012826A1 (zh) 一种半导体薄膜剥离及转移衬底的方法
KR20100013802A (ko) 금속층을 가지는 화합물 반도체 기판, 그 제조 방법 및이를 이용한 화합물 반도체 소자
CN102925969B (zh) 图形化的SiC衬底
CN102034907A (zh) 一种提高GaN基LED发光效率的图形掩埋方法
CN113257675B (zh) 一种具有高散热性的半导体器件制备方法及半导体器件
CN104319324A (zh) 一种图形化衬底及图形化衬底的加工方法
CN215070019U (zh) 图形化复合衬底及其led芯片
CN106384770A (zh) 纳米/微米复合图形化蓝宝石衬底及其制备方法
CN112467005A (zh) 一种多复合层图形化蓝宝石衬底的制备方法
CN113053724B (zh) 一种复合图形化衬底、制备方法及led外延片
CN113066911B (zh) Led外延片衬底结构及其制备方法、led芯片及其制备方法
CN112968093A (zh) 图形化复合衬底的形成方法
TWI725418B (zh) 磊晶於異質基板之結構及其製備方法
CN210805810U (zh) 一种硅基氮化镓外延结构
TWI395847B (zh) 針對藍寶石基板之蝕刻方法及圖案化藍寶石基板
CN115020565A (zh) 复合图形化衬底的制备方法及具有空气隙的外延结构
CN109346405B (zh) 一种GaN基SBD倒装芯片的制备方法
CN206697513U (zh) 具有纳米微米复合图形的蓝宝石衬底
CN114203874A (zh) 一种图形化复合衬底、制备方法及led外延片
CN116745889A (zh) 半导体器件及其制作方法、终端设备
KR20070104715A (ko) 패턴이 형성된 기판 제조 방법 및 그 방법으로 제조된 기판

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP01 Change in the name or title of a patent holder

Address after: No.4, Gongye North 2nd Road, Songshanhu high tech Industrial Development Zone, Dongguan, Guangdong 523000

Patentee after: Guangdong Zhongtu Semiconductor Technology Co.,Ltd.

Address before: No.4, Gongye North 2nd Road, Songshanhu high tech Industrial Development Zone, Dongguan, Guangdong 523000

Patentee before: DONGGUAN SINOPATT SEMICONDUCTOR TECHNOLOGY CO.,LTD.

CP01 Change in the name or title of a patent holder