JP2009049216A - 半導体装置の製造方法と製造装置 - Google Patents
半導体装置の製造方法と製造装置 Download PDFInfo
- Publication number
- JP2009049216A JP2009049216A JP2007214300A JP2007214300A JP2009049216A JP 2009049216 A JP2009049216 A JP 2009049216A JP 2007214300 A JP2007214300 A JP 2007214300A JP 2007214300 A JP2007214300 A JP 2007214300A JP 2009049216 A JP2009049216 A JP 2009049216A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor wafer
- layer
- trench
- forming
- warpage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Recrystallisation Techniques (AREA)
Abstract
【解決方法】 図示番号6は半導体ウェーハの一部を示す。半導体ウェーハ6は全体では図示番号8Aに示すように、上向きに凸の反りが形成されている。この場合に、半導体ウェーハ6の表面6aにトレンチ2を形成する。ゲート絶縁膜4を形成後、トレンチ2内部を含む範囲にアモルファスシリコン層10を形成し、続いてアモルファスシリコン層10の表面10aにポリシリコン層12を形成する。これによりアモルファスシリコン層10は結晶化し、体積が収縮する。トレンチ2内部に形成されたアモルファスシリコン層10も体積が収縮し、半導体ウェーハ6には下向きに凸の反りを生じる応力14が働く。この結果、半導体ウェーハ6の反り8Cは、半導体ウェーハ6に生じた応力14と打ち消しあい、半導体ウェーハ6は平面状態8Dとなる。
【選択図】 図1
Description
特許文献1では、半導体ウェーハの表面に金属膜を形成する際に、金属膜に不活性ガスを注入する技術が開示されている。これにより金属膜の形成によって生じる半導体ウェーハの反りを予防することができる。また特許文献2では、半導体ウェーハの表面側に形成する膜によって生じる反りを抑制するために、半導体ウェーハの裏面側に反りを相殺する膜を形成する技術が開示されている。また特許文献3では、半導体ウェーハの表面側に形成する膜によって生じる反りを抑制するために、半導体ウェーハの表裏両面に膜を形成し、裏面に形成する膜の厚さを薄くすることで反りを相殺する技術が開示されている。
一方、半導体ウェーハから半導体装置を製造する工程で、半導体ウェーハに生じる反り量は増大している。半導体ウェーハの大型化により、半導体ウェーハに生じる反り量は増大している。また半導体装置を製造する工程では、薄板化された半導体ウェーハが使用する場合があり、半導体ウェーハ自体の強度も弱くなり、半導体ウェーハに生じる反り量は増大している。半導体ウェーハに大きな反り量が生じた場合、前記従来技術では半導体ウェーハの反りを修復することができないことがある。半導体ウェーハから半導体装置を問題なく製造するには、半導体ウェーハに生じる反り量を数十μm以内に収めることが望ましい。その為、半導体ウェーハを積極的に反らせることによって、反り量を調整できる技術が必要とされている。既に生じた反りを修正する技術、あるいはこの後の工程で生じる反りを見越して予め一定の反り量に調整しておく技術が必要とされている。
本発明の製造方法は、半導体ウェーハの一方の面に、表面部から内部に至るトレンチを形成する工程と、トレンチ内部を含む範囲にアモルファス層を充填する工程と、アモルファス層の表面に、アモルファス層を構成する物質と同一又は類似の格子定数をもつ物質で構成されるポリ層を形成する工程を備えている。
トレンチ内部を充填したアモルファス層を結晶化する場合、例えば熱処理を用いてアモルファス層を結晶化することも可能である。この場合も結晶化によりアモルファス層の体積は収縮する。しかしこの場合、アモルファス層の結晶化がトレンチの底面と側面から進行する。この結果、アモルファス層の体積収縮によって、最も変形しやすく、最も結晶化の遅いアモルファス層の表面が大きく窪んでしまう。これによって、アモルファス層の体積収縮によるトレンチ体積の収縮は小さく抑えられる。つまり半導体ウェーハをあまり反らせることができない。反り量の調整幅が小さくなってしまう。
これに対して本発明では、アモルファス層の表面にポリ層を形成する。アモルファス層の結晶化がポリ層との界面から進行する。この結果、アモルファス層の表面が大きく窪んでしまうことを防ぐことができる。これによって、アモルファス層の体積収縮によるトレンチの体積を大きく収縮することができる。つまり半導体ウェーハを大きく反らせることができる。
また、本発明では半導体ウェーハのトレンチ構造を利用して反りを形成している。トレンチ構造が存在する場合、トレンチ構造が存在しない場合に比べて半導体ウェーハは変形し易い。この点においても、本発明の製造方法は半導体ウェーハを大きく反らせることができる。大きな調整量を得ることができる。
トレンチ構造を含んだ半導体装置を形成する場合には、半導体装置内のトレンチを形成する工程を利用して半導体ウェーハの反りを調整しても良い。
半導体ウェーハの反り量を特定し、アモルファス層を結晶化することによって半導体ウェーハを反らせる量を決定することができる。半導体ウェーハから半導体装置を製造する工程が決まっており、その工程によって半導体ウェーハに生じる反り量が予め解っている場合には、製造する工程から反り量を特定してもよい。また半導体ウェーハ毎に反り量を測定して、反り量を特定してもよい。
特定した反り量からアモルファス層とポリ層を形成する際の温度差を決定する。図3にシリコンを用いた例を示す。アモルファス層とポリ層を形成する際の温度差が大きい場合、半導体ウェーハに生じる反り量は大きくなる。逆にアモルファス層とポリ層を形成する際の温度差が小さい場合、半導体ウェーハに生じる反り量は小さくなる。アモルファス層とポリ層を形成する際の温度差によって半導体ウェーハに生じる反り量を調整することができる。特定した半導体ウェーハの反り量からアモルファス層とポリ層を形成する際の温度差を決定することで、半導体ウェーハの反り量を精度良く調整することが可能となる。
また、半導体ウェーハに形成される複数のトレンチの幅と深さと間隔のうちの少なくとも一種類が、一枚の半導体ウェーハの中で不均一に調整されていることが望ましい。
半導体ウェーハに生じる反り量は前述したように半導体ウェーハに形成するトレンチの個数に起因するが、同時に形成したトレンチの幅と深さと間隔にも起因して変化する。例えばトレンチの幅と深さを大きくすれば半導体ウェーハに生じる反り量は大きくなる。トレンチの幅と深さを小さくすれば半導体ウェーハに生じる反り量は小さくなる。また、トレンチの間隔を大きくすれば半導体ウェーハに生じる反り量は小さくなる。トレンチの間隔を小さくすれば半導体ウェーハに生じる反り量は大きくなる。以上のことを利用して、半導体ウェーハの場所毎に、形成するトレンチの幅と深さと間隔の少なくとも一種類を変えることで、半導体ウェーハの場所毎に生じる反り量を変えることができる。例えば半導体ウェーハでは、半導体ウェーハの端部近傍で反りが大きくなりやすい。この場合、半導体ウェーハの端部近傍に形成するトレンチの幅と深さの少なくとも一方を大きくするか、或いは間隔を狭めることで、半導体ウェーハの端部近傍で生じる反りを大きくすることができる。半導体ウェーハ全体で反りを最適に調整することができる。
この製造装置では、半導体ウェーハの一方の面にトレンチを形成する。形成したトレンチ内部にアモルファス層を充填し、続いてアモルファス層の表面にポリ層を形成する。アモルファス層の表面に形成したポリ層によってアモルファス層は結晶化する。アモルファス層は結晶化することによって体積が収縮し、トレンチの体積が収縮する。これによって、半導体ウェーハに反りを生じることができる。
(特徴1)半導体ウェーハの表面側にトレンチを形成する。形成されたトレンチは半導体装置のトレンチゲートを形成するトレンチに利用する。半導体装置の製造に不可欠な工程だけで反りを調整することができる。コスト増を避けながら反りを調整することが可能となる。
(特徴2)アモルファス層としてアモルファスシリコン層を形成する。また、ポリ層としてポリシリコン層を形成する。
(特徴3)アモルファス層はトレンチ内部を充填するだけでなく、半導体ウェーハのトレンチが形成された面の表面上にも形成される。
(特徴4)半導体装置と半導体装置を分断するダイシングラインに沿ってトレンチを形成する。
(特徴5)格子状に伸びるダイシングライン上に、2次元パターンを持つトレンチ群を形成する。
図1に、本発明の半導体装置の製造方法の第1実施例を示す。図示番号6は半導体ウェーハの一部を示している。半導体ウェーハ6は半導体装置(図示されていない)を形成するために、既に熱処理や膜形成(共に図示されていない)が行われている。その為、半導体ウェーハ6全体では図示番号8Aに示すように、上向きに凸の反りが形成されている。本発明の第1実施例では、半導体ウェーハ6に下向きに凸の反りを発生させることで、半導体ウェーハ6の反りを調整する。
第一実施例では、図1Aに示すように、半導体ウェーハ6の表面6aに複数個のトレンチ2(2a、2b、2c、2d・・・)を形成する。その後、半導体ウェーハ6の表面6a及びトレンチ2の底面と側面にゲート酸化膜4を形成する。この時点で、半導体ウェーハ6には上向きに凸の反り8Aが形成されている。なお、半導体ウェーハ全体サイズに比べて半導体装置のサイズは小さく、図1Aのように半導体装置の一部を図示する場合、反りの影響は図示できないほど小さい。
続いて、図1Cに示すように、アモルファスシリコン層10の表面10aにポリシリコン層12を形成する。この時点では、反り8Bと同様に半導体ウェーハ6には上向きに凸の反り8Cが形成されている。アモルファスシリコン層10とポリシリコン層12は同一の格子定数を物質である。その為、アモルファスシリコン層10の表面10aにポリシリコン層12が形成され、両層の形成後に冷却される過程で、アモルファスシリコン層10はポリシリコン層12との界面から結晶化される。冷却が進むにつれて、アモルファスシリコン層10の結晶化はアモルファスシリコン層10のゲート酸化膜4の表面4a近傍を経てトレンチ2内部へと進行する。シリコンをはじめとする多くの材料では、アモルファス状態が結晶状態になるときに体積が収縮する。冷却によって体積収縮などの体積変動が起こる場合、遅くに冷却される範囲で大きな体積変動による歪みが生じ、大きな応力が働く。本発明では、トレンチ2内部のアモルファスシリコン層10が遅くに冷却される。その為、トレンチ2内のアモルファスシリコン層10に大きな体積変動による歪みが生じ、トレンチ2の幅を狭める向きの大きな応力14が働く。
冷却が終了した状態の半導体ウェーハ6の様子を図1Dに示す。アモルファスシリコン層10の冷却時の応力14により、半導体ウェーハ6には下向きに凸の反りが発生する。これによって図1Dの半導体ウェーハ6全体では図示番号8Dに示すように、点線で示す上向きに凸の反り8Cが打ち消されて、平面状態8Dとなることができる。
また本発明の実施例では、半導体ウェーハ6の表面6aにトレンチ2を形成する。半導体ウェーハはトレンチ2を形成することで変形し易くなり、その点においても半導体ウェーハ6に大きな反りを生じることができる。
アモルファスシリコン層10はポリシリコン層12との界面であるアモルファスシリコン層10の裏面10bから結晶化する。結晶化が進行し、トレンチ22内部のアモルファスシリコン層10が結晶化することでトレンチ22の体積が収縮し、トレンチ22の幅を狭める向きの応力14が働く。この応力14により、半導体ウェーハ6には上向きに凸の反りが発生する。図2Bの半導体ウェーハ6全体では図示番号28Bに示すように、点線で示す下向きに凸の反り28Aが打ち消されて、平面状態28Bとなることができる。
また本発明では、ゲート酸化膜4の形成は必ずしも必要ではない。図2に示すようにゲート酸化膜4を形成しない場合でも、同様の効果を実現することができる。
本発明の半導体装置の製造方法では、アモルファスシリコン層10及びポリシリコン層12を形成する前に、半導体ウェーハ6の反り量を特定する工程と、特定した半導体ウェーハの反り量から、アモルファスシリコン層10とポリシリコン層12を形成する際の温度差を決定する工程を更に備えていることが好ましい。具体的には、図1Bに示すアモルファスシリコン層10の形成工程の前に、図1Aに示す反り8Aを特定し、それによって図1Bで形成するアモルファスシリコン層10、及び図1Cで形成するポリシリコン層12を形成する際の温度差を決定する。半導体ウェーハ6の反り量を特定する工程は、図1Aに示すトレンチ2を形成する工程の前に行われても後に行われても構わない。但しトレンチ2の形成により半導体ウェーハ6の反り量が変わってしまう場合は、トレンチ2を形成する工程の前に行われることが好ましい。
半導体ウェーハ6の反り量を特定することによって、半導体ウェーハ6を反らせる量を決定することができる。また、アモルファスシリコン層10とポリシリコン層12を形成する際の温度差を決定することによって、所望の量だけ半導体ウェーハ6を反らせることができる。
また、アモルファスシリコン層10とポリシリコン層12を形成する際の温度差を決定する工程では、特定された反り量をもとにアモルファスシリコン層10とポリシリコン層12を形成する際の温度差が決定される。図3にアモルファスシリコン層10とポリシリコン層12を形成する際の温度差と半導体ウェーハ6に生じる反り量の関係を示す。特定された反り量が大きい場合、図3に示すようにアモルファスシリコン層10とポリシリコン層12を形成する際の温度差を大きくする。これにより半導体ウェーハ6に生じる反り量は大きくなり、半導体ウェーハ6の反りを精度よく相殺することができる。また、特定された反り量が小さい場合、図3に示すようにアモルファスシリコン層10とポリシリコン層12を形成する際の温度差を小さくする。これにより半導体ウェーハ6に生じる反り量は小さくなり、半導体ウェーハ6を精度よく相殺することができる。
半導体ウェーハ6に形成される複数のトレンチ32は、その幅と深さと間隔の少なくとも一種類が半導体ウェーハ6の場所により不均一に調整されていることが好ましい。つまり、半導体ウェーハ6の場所により一様でないことが好ましい。これにより、半導体ウェーハ6の場所により反りが異なる場合でも、場所に合せてトレンチ32を形成することによって、半導体ウェーハ6に生じた反りを精度よく調整することができる。具体的には、半導体ウェーハ6の端部近傍では反りが大きくなりやすい。その為、半導体ウェーハ6の中心付近に比べて、本発明の技術で相殺する必要のある反り量が大きい。この為、半導体ウェーハ6の端部近傍では、図4に示すように、半導体ウェーハ6の端部近傍に形成するトレンチ32の幅34bを広くし、深さ38bを深くし、間隔36bを狭める。これにより相殺する半導体ウェーハ6の反り量を大きくすることができる。これに対し、半導体ウェーハ6の中心付近では、相殺する必要のある反り量が小さい。この為、半導体ウェーハ6の中心付近に形成するトレンチ32の幅34aを狭くし、深さ38aを浅くし、間隔36bを広める。これにより相殺する半導体ウェーハ6の反り量を小さくすることができる。幅と深さと間隔の全部を調整する必要はなく、少なくとも一種類を調整すれば足りることもある。
形成温度差決定部46は、反り量情報54を基に、層形成部48のアモルファス層形成部50及びポリ層形成部52で形成されるアモルファス層及びポリ層の形成温度差を決定する。具体的には、図3に示すように、反り量情報54が大きかった場合には、アモルファス層とポリ層を形成する温度差が大きくなるように形成温度差を決定する。逆に、反り量情報54が小さかった場合には、アモルファス層とポリ層を形成する温度差が小さくなるように形成温度差を決定する。決定した形成温度差情報56は半導体ウェーハと対応付けられて、層形成部48へと伝達される。
トレンチ形成部44は、半導体ウェーハの反り量情報54を基に、半導体ウェーハの一方の面にトレンチを形成する。具体的には、半導体ウェーハが下向きに凸に反っている場合、半導体ウェーハの表面側にトレンチを形成する。逆に、半導体ウェーハが上向きに凸に反っている場合、半導体ウェーハの裏面側にトレンチを形成する。前述した形成温度差決定部46とトレンチ形成部44による処理はどちらが先に行われてもよい。また同時に行われてもよい。トレンチが形成された半導体ウェーハが次の層形成部で層を形成されるまでに、層を形成する温度が決定していればよい。
層形成部48では、形成温度差情報56に基づいて、図1B及び図1Cに示したように、半導体ウェーハにアモルファス層及びポリ層をその順で形成する。これにより図1Dに示すように半導体ウェーハを反らせることができ、半導体ウェーハに生じていた反りを調整することができる。本発明の製造装置40では、形成温度差情報56に基づいてアモルファス層及びポリ層を形成する。半導体ウェーハに生じていた反り精度よく調整することができる。
例えばアモルファス層を構成する物質として、結晶化する際に体積が増大する物質を使用しても良い。その場合、本発明の実施により半導体ウェーハに生じる反りは前記実施例の逆になる。
また、半導体ウェーハに形成されるトレンチの形状も様々である。例えば、図6Aに示すように、半導体ウェーハ6にストライプ状に伸びるトレンチ群62が並列に配置されていてもよい。これにより、半導体ウェーハ6面内のトレンチ群62と直行する方向に、半導体ウェーハ6を反らせることができる。また、図6Bに示すように、深さ方向に柱上に伸びるトレンチ群64が格子状に配置されていてもよい。これにより、半導体ウェーハ6面内の2次元方向に半導体ウェーハ6を反らせることができる。
更に、半導体ウェーハにトレンチが形成される場所も限定されない。半導体装置内にトレンチが形成されてもよい。また、図7Aに示すように、半導体装置68同士を分断するダイシングラインに沿ってトレンチ群66を形成してもよい。また、図7Bに示すように、半導体装置68の間を格子状に伸びるダイシングライン70上に2次元パターンを持つトレンチ群72を形成してもよい。
2a、2b、2c、2d・・・トレンチ
4・・・・・ゲート酸化膜
4a・・・・ゲート酸化膜の表面
6・・・・・半導体ウェーハ
6a・・・・半導体ウェーハの表面
6b・・・・半導体ウェーハの裏面
8A・・・・反り
8B・・・・反り
8C・・・・反り
8D・・・・平面状態
10・・・・アモルファスシリコン層
10a・・・アモルファスシリコン層の表面
10b・・・アモルファスシリコン層の裏面
12・・・・ポリシリコン層
14・・・・応力
22・・・・トレンチ
22a、22b、22c、22d・・・トレンチ
28A・・・反り
28B・・・平面状態
32・・・・トレンチ
32a、32b、32c、32d・・・トレンチ
34a、34b・・・トレンチの幅
36a、36b・・・トレンチの間隔
38a、38b・・・トレンチの深さ
40・・・・製造装置
42・・・・反り量測定部
44・・・・トレンチ形成部
46・・・・形成温度差決定部
48・・・・層形成部
50・・・・アモルファス層形成部
52・・・・ポリ層形成部
54・・・・反り量情報
56・・・・形成温度差情報
62・・・・トレンチ群
64・・・・トレンチ群
66・・・・トレンチ群
68・・・・半導体装置
70・・・・ダイシングライン
72・・・・トレンチ群
Claims (6)
- 半導体ウェーハから半導体装置を製造する方法であり、
半導体ウェーハの一方の面に、表面部から内部に至るトレンチを形成する工程と、
トレンチ内部を含む範囲にアモルファス層を充填する工程と、
アモルファス層の表面に、アモルファス層を構成する物質と同一又は類似の格子定数をもつ物質で構成されるポリ層を形成する工程と、
を備えていることを特徴とする半導体装置を製造する方法。 - トレンチを形成する工程とアモルファス層を充填する工程との間に、トレンチの底面と側面を含む範囲に絶縁膜を形成する工程が付加されており、
アモルファス層を充填する工程では、絶縁膜によって充填されていない範囲のトレンチ内部にアモルファス層を充填することを特徴とする請求項1に記載の半導体装置を製造する方法。 - アモルファス層を充填する工程とポリ層を形成する工程の前に、
半導体ウェーハの反り量を特定する工程と、
特定した半導体ウェーハの反り量から、アモルファス層を充填する際とポリ層を形成する際の温度差を決定する工程が付加されていることを特徴とする請求項1又は2に記載の半導体装置を製造する方法。 - 半導体ウェーハに複数のトレンチを形成することを特徴とする請求項1〜3のいずれか1項に記載の半導体装置を製造する方法。
- 半導体ウェーハに形成される複数のトレンチの幅と深さと間隔のうちの少なくとも一種類が、同一半導体ウェーハの中で不均一に調整されていることを特徴とする請求項4に記載の半導体装置を製造する方法。
- 半導体ウェーハの一方の面に、表面部から内部に至るトレンチを形成するトレンチ形成部と、
半導体ウェーハの反り量を測定する反り量測定部と、
トレンチ内部を含む範囲にアモルファス層を充填し、アモルファス層の表面にポリ層を形成する層形成部と、
反り量測定部の測定結果に基づいて、層形成部で形成するアモルファス層とポリ層の形成温度差を決定する形成温度差決定部を備え、
層形成部では、形成温度差決定部にて決定された形成温度差でアモルファス層とポリ層を形成することを特徴とする半導体装置の製造装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007214300A JP5130827B2 (ja) | 2007-08-21 | 2007-08-21 | 半導体装置とその製造方法及び製造装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007214300A JP5130827B2 (ja) | 2007-08-21 | 2007-08-21 | 半導体装置とその製造方法及び製造装置 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2009049216A true JP2009049216A (ja) | 2009-03-05 |
JP2009049216A5 JP2009049216A5 (ja) | 2010-01-28 |
JP5130827B2 JP5130827B2 (ja) | 2013-01-30 |
Family
ID=40501165
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007214300A Expired - Fee Related JP5130827B2 (ja) | 2007-08-21 | 2007-08-21 | 半導体装置とその製造方法及び製造装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5130827B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108649021A (zh) * | 2018-07-19 | 2018-10-12 | 长江存储科技有限责任公司 | 晶圆翘曲调整结构及其形成方法 |
CN113964023A (zh) * | 2021-12-21 | 2022-01-21 | 广州粤芯半导体技术有限公司 | 半导体器件的制备方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0974055A (ja) * | 1995-09-05 | 1997-03-18 | Ube Ind Ltd | 複合半導体基板 |
JPH1032241A (ja) * | 1996-07-17 | 1998-02-03 | Toshiba Corp | 半導体装置の製造方法及び半導体装置 |
JP2007142183A (ja) * | 2005-11-18 | 2007-06-07 | Toshiba Corp | 半導体装置および半導体装置の製造方法 |
-
2007
- 2007-08-21 JP JP2007214300A patent/JP5130827B2/ja not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0974055A (ja) * | 1995-09-05 | 1997-03-18 | Ube Ind Ltd | 複合半導体基板 |
JPH1032241A (ja) * | 1996-07-17 | 1998-02-03 | Toshiba Corp | 半導体装置の製造方法及び半導体装置 |
JP2007142183A (ja) * | 2005-11-18 | 2007-06-07 | Toshiba Corp | 半導体装置および半導体装置の製造方法 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108649021A (zh) * | 2018-07-19 | 2018-10-12 | 长江存储科技有限责任公司 | 晶圆翘曲调整结构及其形成方法 |
CN108649021B (zh) * | 2018-07-19 | 2024-07-26 | 长江存储科技有限责任公司 | 晶圆翘曲调整结构及其形成方法 |
CN113964023A (zh) * | 2021-12-21 | 2022-01-21 | 广州粤芯半导体技术有限公司 | 半导体器件的制备方法 |
CN113964023B (zh) * | 2021-12-21 | 2022-03-04 | 广州粤芯半导体技术有限公司 | 半导体器件的制备方法 |
Also Published As
Publication number | Publication date |
---|---|
JP5130827B2 (ja) | 2013-01-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102289163B1 (ko) | 실리콘 웨이퍼의 제조 방법 | |
TWI670175B (zh) | 用於疊對與邊緣放置誤差的局部應力調控 | |
JP4857090B2 (ja) | 校正用標準部材およびその作製方法、並びに校正用標準部材を用いた走査電子顕微鏡 | |
US20140168629A1 (en) | Drawing apparatus, and article manufacturing method | |
US20170067158A1 (en) | Substrate Carrier System for Moving Substrates in a Vertical Oven and Method for Processing Substrates | |
JP5130827B2 (ja) | 半導体装置とその製造方法及び製造装置 | |
US20110320030A1 (en) | Thermal Control of a Proximity Mask and Wafer During Ion Implantation | |
US8956885B2 (en) | Method and process to reduce stress based overlay error | |
KR20070011505A (ko) | 반도체 장치의 제조방법 및 제조장치 | |
KR100950473B1 (ko) | 균일한 두께의 게이트스페이서막을 갖는 반도체소자의제조방법 | |
JPH07172990A (ja) | 半導体基板及び半導体装置 | |
JP2009099857A (ja) | 半導体装置の製造システムと製造方法 | |
US8889503B2 (en) | Method for manufacturing semiconductor device | |
JP2004207561A (ja) | 半導体装置の製造方法及び半導体製造装置 | |
JP5899533B2 (ja) | 結晶性薄膜の形成方法及び薄膜トランジスタの製造方法 | |
US20160139510A1 (en) | Lithography apparatus, and method of manufacturing article | |
US9871000B2 (en) | Semiconductor device and manufacturing method, and electronic apparatus | |
JP2015179717A (ja) | マスク製造装置及びマスク製造方法 | |
CN113078051B (zh) | 制造半导体器件的方法 | |
CN113496951B (zh) | 半导体制造方法以及制造系统 | |
US20210384087A1 (en) | Manufacturing method of semiconductor device and semiconductor manufacturing apparatus | |
KR101814763B1 (ko) | 폴리실리콘 증착 방법 및 이를 위한 증착 장치 | |
US20240266186A1 (en) | Stress management for precise substrate -to- substrate bonding | |
JP2016213462A (ja) | コーティングを有する基板の製造方法、及び、対応するコーティングを有する基板 | |
CN114883189A (zh) | 半导体工艺方法和半导体装置系统 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091204 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20091204 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120821 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120919 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121009 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121022 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151116 Year of fee payment: 3 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5130827 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151116 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |