CN113906542A - 使用背面膜层沉积和激光退火的晶圆应力控制 - Google Patents

使用背面膜层沉积和激光退火的晶圆应力控制 Download PDF

Info

Publication number
CN113906542A
CN113906542A CN202180002694.0A CN202180002694A CN113906542A CN 113906542 A CN113906542 A CN 113906542A CN 202180002694 A CN202180002694 A CN 202180002694A CN 113906542 A CN113906542 A CN 113906542A
Authority
CN
China
Prior art keywords
laser
wafer
film layer
semiconductor film
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202180002694.0A
Other languages
English (en)
Inventor
尹朋岸
胡思平
伍术
苗利娜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yangtze Memory Technologies Co Ltd
Original Assignee
Yangtze Memory Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yangtze Memory Technologies Co Ltd filed Critical Yangtze Memory Technologies Co Ltd
Publication of CN113906542A publication Critical patent/CN113906542A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67288—Monitoring of warpage, curvature, damage, defects or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H01L21/3247—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering for altering the shape, e.g. smoothing the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02016—Backside treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02035—Shaping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

在一些方面中，公开了一种用于控制晶圆应力的方法。在晶圆的背面上形成半导体膜层。所述晶圆因与正面半导体结构相关联的应力而发生变形，所述正面半导体结构位于与所述晶圆的背面相对的所述晶圆的正面上。确定所述半导体膜层的激光施加区域。在所述半导体膜层的激光施加区域中执行激光退火工艺。

Description

使用背面膜层沉积和激光退火的晶圆应力控制
技术领域
本公开涉及半导体器件制造中的晶圆应力控制。
背景技术
晶圆平坦度对半导体器件制造具有非常大的影响，其原因在于其能够对光刻系统有效地投影器件图案的能力造成影响。然而，曝光区域内的表面形貌的严重变化可能改变器件特征图案，并且最终导致潜在的管芯产量损失。因此，要想实现准确的投影，重要的是在相对平坦或者平面的晶圆上进行光图案的曝光。晶圆平坦度对于其他制造工艺而言也很重要。例如，在键合工艺期间，待键合的每一晶圆的平坦度必须被控制在合理的偏差范围内，以确保两个键合表面的直接接触。
发明内容
在一个方面中，公开了一种用于控制晶圆平坦度的方法。在晶圆的背面上形成半导体膜层。所述晶圆由于与正面半导体结构相关联的应力而发生变形，所述正面半导体结构位于与所述晶圆的背面相对的所述晶圆的正面上。确定所述半导体膜层的激光施加区域。在所述半导体膜层的所述激光施加区域中执行激光退火工艺。
在另一方面中，公开了一种用于形成半导体结构的方法。在晶圆的正面上形成正面半导体结构。在与所述晶圆的正面相对的背面上沉积半导体膜层。确定所述半导体膜层的激光施加区域。在所述半导体膜层的激光施加区域中执行激光退火工艺。
在又一方面中，一种半导体结构包括晶圆、正面半导体结构和半导体膜层。所述晶圆具有正面和与所述正面相对的背面。所述正面半导体结构形成在所述晶圆的正面上。所述半导体膜层覆盖所述晶圆的背面并且包括非晶硅或多晶硅中的至少一种。
在又一方面中，一种半导体结构包括半导体衬底、半导体器件和半导体膜层。所述半导体衬底具有正面和与所述正面相对的背面。所述半导体器件位于所述半导体衬底的正面上。所述半导体膜层覆盖所述半导体衬底的背面并且包括非晶硅或多晶硅中的至少一种。
附图说明
被并入本文并且形成说明书的一部分的附图例示了本公开的各个方面并且与说明书一起进一步用以解释本公开的原理，并且使相关领域的技术人员能够做出和使用本公开。
图1示出了根据本公开的一些方面的示例性半导体器件的截面图。
图2A-2C示出了根据本公开的一些方面的各种示例性晶圆形状变化。
图3是根据本公开的一些方面的用于控制晶圆应力的示例性方法的流程图。
图4示出了根据本公开的一些方面的晶圆弯曲(bow)的示例性测量结果。
图5示出了根据本公开的一些方面的具有正面半导体结构的示例性晶圆的正面。
图6A示出了根据本公开的一些方面沉积有半导体膜层的图5的晶圆的背面，所述半导体膜层具有示例性激光施加区域。
图6B示出了根据本公开的一些方面沉积有半导体膜层的图5的晶圆的背面，所述半导体膜层具有另一示例性激光施加区域。
图6C示出了根据本公开的一些方面沉积有半导体膜层的图5的晶圆的背面，所述半导体膜层具有又一示例性激光施加区域。
图6D-6F示出了根据本公开的一些方面的用于在激光施加区域中执行激光退火工艺的示例性轨迹。
图7A-7C示出了根据本公开的一些方面的用于形成半导体结构的示例性制造工艺。
图8是根据本公开的一些方面的用于形成示例性半导体结构的示例性方法的流程图。
将参考附图描述本公开。
具体实施方式
尽管讨论了具体配置和布置，但是应当理解所述讨论只是为了达到举例说明的目的。因此，可以使用其他配置和布置，而不脱离本公开的范围。而且，还可以在各种各样的其他应用中采用本公开。可以按照未在附图中具体示出的方式对本公开中描述的功能和结构特征做出相互组合、调整和修改，使得这些组合、调整和修改处于本公开的范围内。
通常，可以至少部分地由使用的语境来理解术语。例如，至少部分地根据语境，文中采用的词语“一个或多个”可以用于从单数的意义上描述任何特征、结构或特性，或者可以用于从复数的意义上描述特征、结构或特性的组合。类似地，还可以将诸如“一”、“一个”或“该”的词语理解为传达单数用法或者传达复数用法，其至少部分地取决于语境。此外，可以将词语“基于”理解为未必意在传达排他的一组因素，相反可以允许存在其他的未必明确表述的因素，其还是至少部分地取决于语境。
应当容易地理解，应当按照最宽的方式解释本公开中的“在……上”、“在……之上”和“在……上方”，使得“在……上”不仅意味着直接位于某物上，还包含在某物上且其间具有中间特征或层的含义，并且使得“在……之上”或者“在……上方”不仅包含在某物之上或上方的含义，还包含在某物之上或上方且其间没有中间特征或层的含义(即，直接位于某物上)。
此外，文中为了便于说明可以采用空间相对术语，例如，“下面”、“以下”、“下方”、“以上”、“上方”等，以描述一个元件或特征与其他元件或特征的如图所示的关系。空间相对术语意在包含除了附图所示的取向之外的处于使用或操作中的装置的不同取向。设备可以具有其他取向(旋转90度或者处于其他取向上)，并照样相应地解释文中采用的空间相对描述词。
如本文所使用的，“层”一词是指包括具有一定厚度的区域的材料部分。层可以在整个的下层结构或上覆结构之上延伸，或者可以具有比下层结构或上覆结构的范围小的范围。此外，层可以是匀质或者非匀质的连续结构的一个区域，其厚度小于该连续结构的厚度。例如，层可以位于该连续结构的顶表面和底表面之间的任何成对水平平面之间，或者位于顶表面和底表面处。层可以水平延伸、垂直延伸和/或沿锥形表面延伸。衬底可以是层，可以在其内包括一个或多个层，和/或者可以具有位于其上、其上方和/或其下方的一个或多个层。层可以包括多个层。例如，互连层可以包括一个或多个导体和接触层(在其内形成互连线和/或过孔接触)以及一个或多个电介质层。
由于膜层沉积、热处理或者任何其他制造加工的影响，可能在半导体结构的制造过程期间在晶圆上累积应力。该应力可能导致晶圆的形状变化，使得晶圆弯曲和/或膨胀。在一些情况下，由于在不同方向上半导体结构的布局设计可能是不同的，因而晶圆上的形状变化可能不是均匀分布的。在一些情况下，由于在晶圆的一个或多个区域中分布的不匹配的局部应力的原因，晶圆的所述一个或多个区域可能发生严重变形。例如，分布在晶圆的这一个或多个区域中的应力可能快速波动，使得晶圆在这一个或多个区域中的形状不规律地变化。晶圆的形状变化可能对半导体结构的制造过程有影响，并且可能导致潜在的管芯产量损失。例如，在键合过程中，使具有形状变化的晶圆与另一晶圆键合可能是困难的。晶圆的形状变化可能招致潜在的管芯产量损失。
在一些情况下，背面沉积解决方案已被用于补偿在半导体器件制造期间在晶圆的正面上建立的应力所导致的晶圆形状变化，例如，晶圆弯曲或晶圆翘曲。例如，在半导体器件制造期间可能在晶圆的正面上引入弯曲应力(伸张或压缩)。可以在晶圆背面的整个表面上均匀沉积材料膜层，以恢复由作用在晶圆相对的一面上的弯曲应力导致的晶圆弯曲。然而，用于制造一些半导体器件(例如，3D存储器器件)的某些制造阶段可能在不同方向上引起晶圆平坦度的不均衡变化。换言之，一些半导体结构的制造可能引起晶圆的曲率在不同方向上发生变化，这使得均匀背面沉积解决方案不那么有效。例如，晶圆在第一方向(例如，x方向)和第二方向(例如，y方向)上的不均衡形状变化或者分布在晶圆区域中的不匹配局部应力可能使背面沉积解决方案不太有效。
为了解决前述问题中的一者或多者，本公开介绍了一种应力控制解决方案，其中，可以在晶圆的背面上形成半导体膜层，并且可以在半导体膜层的激光施加区域中执行激光退火工艺，以控制分布在晶圆上的应力。通过调整半导体膜层的激光施加区域和/或调整一个或多个激光控制参数(例如，激光功率或任何其他激光参数)，晶圆上的应力分布可以受到控制，以改善晶圆的平坦度。
在一些实施方式中，对于要通过本文公开的应力控制解决方案处理的每一晶圆，可以基于形成于晶圆正面上的正面半导体结构的设计或者所述正面半导体结构的制造阶段中的至少一者确定晶圆的形状变化。例如，可以基于正面半导体结构的设计、正面半导体结构的制造阶段或者正面半导体结构的设计和制造阶段的组合来确定晶圆的形状变化。替代地或此外，可以通过晶圆测量机器测量晶圆的形状变化。可以基于晶圆的形状变化确定或调整所述半导体膜层的激光施加区域。之后，可以在激光施加区域中执行激光退火工艺，以控制在晶圆上分布的应力。在这种情况下，可以定制不同的激光施加区域，以控制不同晶圆上的应力，并且可以逐晶圆地对本文公开的应力控制解决方案进行裁量。结果，能够改善应力控制解决方案的精确度。
在一些实施方式中，可以基于正面半导体结构的设计或者正面半导体结构的制造阶段中的至少一个获得经验性激光施加数据。半导体膜层的激光施加区域可以是基于经验性激光施加数据确定的。具体地，对于要处理的每一晶圆，不必对晶圆执行任何测量就能够确定形状变化或者晶圆上的应力分布。能够应用经验性激光施加区域来对晶圆执行激光退火工艺。在这种情况下，能够以提高的效率对若干晶圆批量执行应力控制(而不必测量每一晶圆的形状变化)。
在一些实施方式中，可以对一个或多个激光控制参数(例如，激光功率或激光施加时间)加以调整，以控制由激光退火工艺产生的热或能量的量。结果，能够通过激光退火工艺产生的热或能量将半导体膜层中的适当面积的非晶硅转化成多晶硅，以控制晶圆上的应力分布，从而能够改善晶圆的平坦度。
图1示出了根据本公开的一些方面的示例性半导体器件的截面图。为了便于说明，将描述作为3D存储器器件100的示例性半导体器件，以说明形成于晶圆正面上的可能引起晶圆形状在晶圆平面中的一个或多个方向上发生变化的各种半导体结构。然而，应当理解，半导体器件不限于3D存储器器件，并且可以包括任何适当的半导体器件，从而能够应用本文公开的应力控制解决方案来改善晶圆的平坦度，如下文详细所述。所述半导体器件可以包括处于2D、2.5D或3D架构当中的任何适当逻辑器件、易失性存储器器件(例如，动态随机存取存储器(DRAM)和静态随机存取存储器(SRAM))和非易失性存储器器件(例如，闪速存储器)。如本文所使用的，“晶圆”可以是一片用以在其内和/或其上构建半导体器件的半导体材料，其在被分成管芯之前可以经历各种制造工艺。
3D存储器器件100可以形成于晶圆的正面，并且包括衬底102(例如，晶圆的部分)，该衬底可以包括硅(例如，单晶硅)、硅锗(SiGe)、砷化镓(GaAs)、锗(Ge)、绝缘体上硅(SOI)、绝缘体上锗(GOI)或任何其他适当材料。
3D存储器器件100可以包括位于衬底102之上的存储器阵列器件。要指出的是，在图1中包含了y和z轴，从而进一步例示3D存储器器件100中的部件之间的空间关系。衬底102包括两个在x-y平面中横向延伸的横向表面：位于晶圆正面的能够在上面形成3D存储器器件100的顶表面以及位于与该晶圆正面相对的背面上的底表面。x轴(未示出)垂直于y轴和z轴两者。如文中所使用的，当衬底在z方向上处于半导体器件(例如，3D存储器器件100)的最低平面中时，该半导体器件的一个部件(例如，层或器件)是位于另一部件(例如，层或器件)“上”、“之上”还是“以下”是沿z方向(垂直于x-y平面的垂直方向)相对于该半导体器件的衬底(例如，衬底102)确定的。在本公开中将通篇采用相同的概念来描述空间关系。
在一些实施方式中，3D存储器器件100可以是NAND闪速存储器器件，其中，存储器单元是以NAND存储器串104的阵列的形式提供的，每一NAND存储器串在衬底102之上垂直延伸。每一NAND存储器串104可以穿过多个对垂直延伸，每一对包括导体层106和电介质层108(本文称为“导体/电介质层对”)。这些堆叠设置的导体/电介质层对在文中又被称为“存储器堆叠体”110。存储器堆叠体110中的导体/电介质层对的数量能够设置3D存储器器件100中的存储器单元的数量。存储器堆叠体110中的导体层106和电介质层108可以在垂直方向上交替堆叠。至少在横向方向上的一侧上，存储器堆叠体110可以包括阶梯结构(未示出)。
如图1所示，每一NAND存储器串104可以包括垂直地穿过存储器堆叠体110延伸的沟道结构118。沟道结构118可以包括以半导体材料(例如，作为半导体沟道120)和电介质材料(例如，作为存储器膜层122)填充的沟道孔。在一些实施方式中，半导体沟道120包括硅，例如非晶硅、多晶硅或单晶硅。在一些实施方式中，存储器膜层122可以是包括隧穿层、存储层(又称为“电荷捕获/存储层”)和阻挡层的复合层。每一NAND存储器串104可以具有圆柱形(例如，柱形)。根据一些方面，半导体沟道120、隧穿层、存储层和阻挡层按此顺序沿从柱的中间向柱的外表面的方向布置。
在一些实施方式中，NAND存储器串104可以包括用于NAND存储器串104的多个控制栅(每者是字线的部分)。存储器堆叠体110中的导体层106可以起着用于NAND存储器串104的存储器单元的控制栅的作用。导体层106可以包括用于多个NAND存储器串104的多个控制栅，并且可以作为在所述阶梯结构中终止的字线横向延伸。在一些实施方式中，字线在图1中的垂直于y方向和z方向两者的x方向(未示出)上延伸，并且位线在图1中的y方向上延伸。
在一些实施方式中，NAND存储器串104包括在垂直方向上位于相应末端处的外延插塞124和蚀刻停止插塞126。外延插塞124和蚀刻停止插塞126的每个都可以接触沟道结构118的相应末端。外延插塞124可以包括从衬底102外延生长的半导体材料(例如，硅)。外延插塞124可以起着受到NAND存储器串104的源极选择栅控制的沟道的作用。蚀刻停止插塞126可以位于NAND存储器串104的上端并且与沟道结构118接触。如文中所使用的，在衬底102被置于3D存储器器件100的最低平面中时，部件(例如，NAND存储器串104)的“上端”可以是在z方向上离衬底102较远的一端，部件(例如，NAND存储器串104)的“下端”可以是在z方向上离衬底102较近的一端。
在一些实施方式中，3D存储器器件100进一步包括缝隙结构128。每一缝隙结构128可以垂直地穿过存储器堆叠体110延伸。缝隙结构128也可以横向延伸，从而将存储器堆叠体110分成多个块。缝隙结构128可以包括以导电材料填充的缝隙(沟槽)。缝隙结构128可以进一步包括位于所填充的导电材料和存储器堆叠体110之间的采用任何适当电介质材料的电介质层，以用于使所填充的导电材料与存储器堆叠体110中的周围导体层106电绝缘。结果，缝隙结构128能够将3D存储器器件100划分成多个存储器块和/或存储器指。
在一些实施方式中，缝隙结构128起着同一存储器块或同一存储器指中的共享同一阵列公共源极的各NAND存储器串104的源极接触的作用。因而，缝隙结构128可以被称为多个NAND存储器串104的“公共源极接触”。在一些实施方式中，衬底102包括掺杂区130，并且缝隙结构128的下端与衬底102的掺杂区130接触。因而，缝隙结构128可以通过掺杂区130电连接至NAND存储器串104。在一些实施方式中，缝隙结构128还可以在与y方向和z方向两者垂直的x方向(未示出)上横向延伸。
如图1所示，存储器堆叠体110可以是交替层堆叠体116的部分，交替层堆叠体116还可以包括衬底102上的电介质堆叠体114。电介质堆叠体114可以包括多个电介质层对，例如，由第一电介质层132和不同于所述第一电介质层132的第二电介质层134构成的交替堆叠体。电介质堆叠体114中的第一电介质层132可以与存储器堆叠体110中的电介质层108相同。在一些实施方式中，电介质堆叠体114中的电介质层对的数量与存储器堆叠体110中的导体/电介质层对的数量相同。
在一些实施方式中，3D存储器器件100包括垂直地穿过交替层堆叠体116延伸的阻挡结构135。阻挡结构135可以沿横向将交替层堆叠体116分成存储器堆叠体110和电介质堆叠体114。也就是说，阻挡结构135可以变为存储器堆叠体110和电介质堆叠体114之间的边界。电介质堆叠体114可以沿横向至少被阻挡结构135包围。在一些实施方式中，阻挡结构135在平面图中呈闭合形状(例如，矩形、方形、圆形等)，从而将电介质堆叠体114完全包围。
如图1所示，3D存储器器件100进一步包括均垂直穿过电介质堆叠体114延伸的贯穿阵列接触(TAC)136。TAC 136可以仅形成于至少被阻挡结构135横向包围的包括多个电介质层对的区域中。也就是说，TAC 136可以垂直地穿过电介质层(例如，第一电介质层132和第二电介质层134)但不穿过任何导体层(例如，导体层106)延伸。每一TAC 136可以穿过电介质堆叠体114的整个厚度延伸。在一些实施方式中，TAC 136进一步穿过衬底102的至少部分延伸。TAC 136能够以缩短的互连路由从和/或向3D存储器器件100(例如电源总线的部分)传输电信号。在一些实施方式中，TAC 136能够在3D存储器器件100与外围器件(例如，互补金属氧化物半导体(CMOS)芯片上的；未示出)之间和/或在后道工序(BEOL)互连(未示出)与外围器件之间提供电连接。TAC 136还可以向交替层堆叠体116提供机械支撑。每一TAC136可以包括穿过电介质堆叠体114并以导电材料填充的垂直开口。
在一些实施方式中，3D存储器器件100包括与文中公开的各种存储器阵列结构(例如，NAND存储器串104和缝隙结构128)接触的多个局部接触。所述接触在文中被称为“局部接触”，因为它们与存储器阵列结构直接接触。如图1所示，局部接触可以包括NAND存储器串接触138和缝隙结构接触140。在本公开中，TAC 136也可以被视作局部接触。如本文所用，“接触”一词可以宽泛地包括任何适当类型的互连，包括垂直互连通道(例如，过孔)和横向线(例如，互连线)。每一局部接触可以包括采用导电材料填充的开口(例如，过孔或沟槽)。
上文参考图1描述了3D存储器器件的各种半导体结构，包括NAND存储器串104、缝隙结构128、TAC 136、阻挡结构135、局部接触138和140以及存储器堆叠体110。不同的半导体结构可以具有不同的设计，例如不同的布局、厚度和材料。在一个示例中，NAND存储器串104是按照格栅布局布置的，它们每者在平面图中具有圆形形状，并垂直地穿过存储器堆叠体延伸。在另一示例中，缝隙结构128是按照平行条带布局布置的，它们每者沿x方向(例如，字线方向)横向延伸并且垂直地穿过存储器堆叠体沿z向延伸。在又一示例中，存储器堆叠体110可以是既沿z方向又在x-y平面中延伸的板的堆叠体。在3D存储器器件的制造期间，与不同类型的半导体结构相关联的特性(例如，布局、厚度和材料)的非均匀性质可能在晶圆平面中的不同方向上引入不同水平的机械应力，由此导致不同方向上的晶圆形状变化的差异。
此外，承载3D存储器器件的半导体结构的晶圆要经历一系列制造工艺，以制造3D存储器器件。在不同的制造阶段，与每种类型的半导体结构相关联的特性(例如，布局、厚度和材料)也存在变化。因而，在不同制造阶段，由相同类型的半导体结构引入的机械应力的水平和/或方向可能仍然存在变化。在一个示例中，在将填充材料沉积到沟槽中之前和之后，由缝隙结构128导致的机械应力可能发生改变。在另一示例中，在去除电介质层134并且采用导体层106填充所产生的凹陷的栅极替代过程之前、之中和之后，由存储器堆叠体110引起的机械应力可能发生改变。结果，根据一些方面，可能必须考虑具体的制造阶段才能获得对晶圆应力的精确控制。
图2A-2C示出了根据本公开的一些方面的各种示例性晶圆形状变化。参考图2A，晶圆200可以在第一方向上平滑地向下弯曲并且在第二方向上平滑地向上弯曲。第一方向可以与第二方向相交(例如，第一方向可以垂直于第二方向)。例如，晶圆200可以具有类似于马鞍的形状。参考图2B，晶圆210可以在第一方向上平滑地向下弯曲。晶圆210在第二方向上可以不弯曲。例如，晶圆210可以具有在第一方向上卷起的形状。参考图2C，晶圆220的区域222、223和224可以具有快速波动的不匹配局部应力，从而导致晶圆220的形状在区域222、223和224中不规律地变化。
根据本公开的某些方面，晶圆的具有不匹配的局部应力分布的区域可以是指晶圆的具有快速或急剧波动(例如，应力的波动速度大于波动阈值)的不匹配应力的区域，从而引起该区域中的晶圆形状不规律地或者急剧地变化。
图3是根据本公开的一些方面的用于控制晶圆应力的示例性方法300的流程图。应当理解，方法300中所示的操作并不具有排他性，也可以在所示操作中的任何操作之前、之后或之间执行其他操作。此外，所述操作中的一些可以是同时执行的或者可以是按照不同于图3所示的顺序执行的。
参考图3，方法300开始于操作302，在该操作中，在晶圆的背面上形成半导体膜层。在一些实施方式中，所述半导体膜层可以被均匀地沉积到晶圆的背面上。所述半导体膜层的材料可以包括非晶硅。
在一些实施方式中，晶圆可能因与正面半导体结构的制造阶段相关联的应力而发生变形，所述正面半导体结构位于与晶圆的背面相对的晶圆的正面上。正面半导体结构可以是形成于晶圆正面上的任何半导体结构。例如，正面半导体结构可以包括形成于晶圆的正面上的多个半导体器件。在另一示例中，正面半导体结构可以包括在多个半导体器件的特定制造阶段当中形成于晶圆的正面上的半导体结构。在一些实施方式中，晶圆可以包括在上面(在正面上)形成3D存储器器件100的图1中的衬底102。
在一些实施方式中，可以确定由与正面半导体结构的制造阶段相关联的应力导致的晶圆的形状变化。例如，晶圆的形状变化可以与晶圆正面上的多个半导体器件的多个制造阶段之一相关联。多个制造阶段可以包括但不限于电介质堆叠体(例如，图1中的114)的沉积、NAND存储器串(例如，图1中的104)的沟道孔的蚀刻、阻挡结构(例如，图1中的135)的沟槽的蚀刻、缝隙结构(例如，图1中的128)的沟槽的蚀刻、NAND存储器串(例如，图1中的104)的填充材料的沉积、阻挡结构(例如，图1中的135)的填充材料的沉积、存储器堆叠体(例如，图1中的110)的栅极替代、缝隙结构(例如，图1中的128)的填充材料的沉积、局部接触孔(图1中的TAC 136)的蚀刻以及局部接触(例如，图1中的TAC 136)的填充材料的沉积。
在一些实施方式中，晶圆的形状变化可以由第一方向上的晶圆弯曲(或晶圆翘曲)、第二方向上的晶圆弯曲(或晶圆翘曲)或者第一方向和第二方向之间的晶圆弯曲差异(或晶圆翘曲差异)中的至少一个来表示。“晶圆弯曲”可以是指自由的不受夹固的晶圆的中间表面的中心点的从该中间表面到参考平面的偏差，根据美国标准测试方法(ASTM)F534标准，该参考平面是由等边三角形的三个角定义的。根据ASTM F657标准和ASTM F1390标准，“晶圆翘曲”可以是自由的不受夹固的晶圆的中间表面距参考平面的最大距离和最小距离之间的差。第一方向可以垂直于第二方向。例如，第一方向和第二方向可以分别是字线方向和位线方向，或者可以分别是x方向和y方向，如上文参考图1所述。
在一些实施方式中，晶圆特定点处的晶圆形状变化可以被确定为晶圆的该点与参考平面之间的距离。理想地，如果晶圆是具有均匀厚度的圆盘，那么晶圆的每一点与参考平面之间的距离可以为零。然而，由于晶圆因与正面半导体结构的制造阶段相关联的应力发生了变形，因而晶圆的至少部分可以与参考平面之间具有非零距离。
在一些实施方式中，晶圆的形状变化可以由晶圆测量机器(例如，晶圆弯曲测量机)测量或确定。例如，对于晶圆中的每一点而言，晶圆测量机器可以确定晶圆的点与参考平面之间的距离。在另一示例中，图4示出了根据本公开的一些方面的晶圆弯曲的示例性测量结果401和403。例如，测量结果401指示了在蚀刻缝隙结构(例如，图1中的128)的制造阶段之后y方向上的晶圆弯曲WBy，并且测量结果403指示了在蚀刻缝隙结构的制造阶段之后x方向上的晶圆弯曲WBx。晶圆弯曲WBy和晶圆弯曲WBx可以是从一个或多个测试晶圆测量的实际数据。晶圆弯曲WBy和晶圆弯曲WBx的每者可以是作为自由的不受夹固的晶圆402的中间表面的中心点的从该中间表面到参考平面404的偏差来测量的，根据ASTM F534标准，该参考平面是由等边三角形的三个角定义的。如测量结果401和403中所示，x方向上的晶圆弯曲WBx大于y方向上的晶圆弯曲WBy。在一些实施方式中，晶圆弯曲差是通过算式(WBx-WBy)或者算式(WBx-WBy)/WBx计算的。
在一些实施方式中，晶圆的形状变化可以是基于正面半导体器件(例如，多个半导体器件)的设计以及所述多个半导体器件的制造阶段确定的。半导体器件的设计可以包括半导体器件的类型(例如，逻辑器件、易失性存储器器件或者非易失性存储器器件，它们处于2D、2.5D或3D架构当中)。半导体器件的设计可以进一步包括半导体器件的每种类型的半导体结构的设计，例如布局、厚度和材料。对于不同类型的半导体器件而言，半导体器件的制造阶段可以是不同的。对于3D存储器器件(例如，上文参考图1所描述的)而言，制造阶段包括(例如)电介质堆叠体的沉积、NAND存储器串的沟道孔的蚀刻、阻挡结构的沟槽的蚀刻、缝隙结构的沟槽的蚀刻、NAND存储器串的填充材料的沉积、阻挡结构的填充材料的沉积、存储器堆叠体的栅极替代、缝隙结构的填充材料的沉积、局部接触孔的蚀刻以及局部接触的填充材料的沉积。
方法300进行至操作304，如图3中所示，在该操作中，确定半导体膜层的激光施加区域。激光施加区域可以是半导体膜层的能够执行激光退火工艺的区域(或部分)。例如，激光施加区域可以包括半导体膜层的部分或全部，在所述部分或全部上能够执行激光退火工艺。在一些实施方式中，激光施加区域可以包括位于半导体膜层中的多个施加区(例如，如下面的图6B中所示)。在一些实施方式中，激光施加区域可以包括半导体膜层的与晶圆的具有不匹配的局部应力分布的区域相对应的区域(例如，如下面的图6C中所示)。
根据本公开的某些方面，如果半导体膜层的区域(或部分)对应于晶圆的区域(或部分)，那么半导体膜层的区域(或部分)可以在垂直方向上与晶圆的区域(或部分)重叠。例如，半导体膜层的区域(或部分)与晶圆的区域(或部分)可以在垂直方向上相互部分或完全重叠。垂直方向可以垂直于晶圆平面。
在一些实施方式中，半导体膜层的激光施加区域可以是基于晶圆的形状变化确定的。例如，可以基于晶圆的形状变化确定晶圆的一个或多个部分，从而使晶圆的所述一个或多个部分的每者可以包括晶圆的具有与参考平面之间的非零距离的点。之后，可以将半导体膜层的激光施加区域确定为包括半导体膜层的分别与晶圆的所述一个或多个部分相对应的一个或多个部分。
在另一示例中，假设晶圆的形状变化指示第一方向上的晶圆弯曲和第二方向上的晶圆弯曲都等于或者大于弯曲阈值，那么这指示可能必须在半导体膜层的相当大的部分(例如，半导体膜层的80％、90％或100％)中执行应力控制。弯曲阈值可以是基于对不同晶圆的应力控制的历史处理确定的，或者可以是由用户配置的。在这种情况下，激光施加区域可以包括半导体膜层的相当大的部分(例如，半导体膜层的80％、90％或100％)，如下文在图6A中以举例的方式所示。例如，晶圆可以具有碗状形状或者鞍状形状。
在又一示例中，假设晶圆的形状变化指示第一方向上的晶圆弯曲等于或大于弯曲阈值，而第二方向上的晶圆弯曲小于弯曲阈值，那么这指示可能必须沿第一方向执行应力控制。在这种情况下，激光施加区域可以包括均沿第一方向延伸的多个施加区(例如，如下面的图6B中所示)。晶圆可以具有(例如)在第一方向上卷起的形状。每一施加区可以包括半导体膜层的沿第一方向延伸的部分。
在又一示例中，可以基于晶圆的形状变化确定晶圆上的应力分布。替代地，可以使用晶圆测量机器确定晶圆上的应力分布。如果应力分布指示晶圆的一个或多个区域可能具有不匹配的局部应力分布，那么激光施加区域可以包括半导体膜层的分别与晶圆的所述一个或多个区域相对应的一个或多个部分(例如，如下面图6C中所示)。
在一些实施方式中，对于正面半导体结构的每一可用设计和制造阶段来说，可以由对一个或多个晶圆的应力控制的历史处理获得针对正面半导体结构的可用设计和制造阶段的一个或多个历史激光施加区域。之后，可以确定一个或多个历史激光施加区域的组合作为用于正面半导体结构的可用设计和制造阶段的经验性激光施加区域。例如，可以由对第一晶圆的与正面半导体结构的可用设计和制造阶段相关联的应力控制的历史处理获得第一历史激光施加区域。可以由对第二晶圆的与正面半导体结构的可用设计和制造阶段相关联的应力控制的历史处理获得第二历史激光施加区域。可以确定用于正面半导体结构的可用设计和制造阶段的第一和第二历史激光施加区域的并集(或者重叠部分)作为用于正面半导体结构的可用设计和制造阶段的经验性激光施加区域。通过执行类似操作，可以基于对晶圆的分别与正面半导体结构的多个设计和制造阶段相关联的应力控制的历史处理来确定用于正面半导体结构的多个设计和制造阶段的多个经验性激光施加区域。
在一些实施方式中，可以基于正面半导体结构的设计或者正面半导体结构的制造阶段中的至少一个获得经验性激光施加数据。经验性激光施加数据可以描述用于正面半导体结构的设计和制造阶段的经验性激光施加区域。半导体膜层的激光施加区域可以是基于经验性激光施加数据确定的。例如，可以将半导体膜层的激光施加区域确定为用于正面半导体结构的设计和制造阶段的经验性激光施加区域。也就是说，对于与正面半导体结构的相同设计和制造阶段相关联的不同晶圆，用于正面半导体结构的设计和制造阶段的经验性激光施加区域可以被用作用于对不同晶圆执行应力控制的激光施加区域。
方法300进行至操作306，如图3中所示，在该操作中，在半导体膜层的激光施加区域中执行激光退火工艺。在一些实施方式中，半导体膜层可以包括非晶硅。通过在半导体膜层的激光施加区域中应用激光退火工艺，激光施加区域中的非晶硅可以被转化成多晶硅。例如，在通过激光退火工艺产生的热或能量的作用下，激光施加区域中的非晶硅可以被转化成多晶硅。半导体膜层的其余部分仍然可以具有非晶硅，因为在半导体膜层的其余部分中未执行激光退火。激光施加区域中的多晶硅和半导体膜层的其余部分中的非晶硅可以相互协作，以控制晶圆上的应力分布并且改善晶圆的平坦度。在一些实施方式中，非晶硅和多晶硅都是非掺杂硅。
在一些实施方式中，可以确定用于在激光施加区域中执行激光退火工艺的一个或多个激光控制参数。也就是说，可以基于一个或多个激光控制参数在激光施加区域中执行激光退火工艺。所述一个或多个激光控制参数可以包括(例如)激光功率、激光施加时间、激光尺寸或者激光输出形式中的至少一个。例如，所述一个或多个激光控制参数可以包括(例如)激光功率、激光施加时间、激光尺寸、激光输出形式或其任何组合。激光输出形式可以指示激光退火工艺中的输出激光可以是连续激光信号或者脉冲状激光信号。对于脉冲状激光信号而言，还可以确定脉冲状激光信号的占空比。
例如，可以基于晶圆的形状变化(或者晶圆上的应力分布)确定激光功率。更大的晶圆形状变化(或者晶圆上的更高应力)可能使得所要施加的激光功率更大，从而使激光退火工艺能够生成更多的热或能量，以将激光施加区域中的非晶硅转化为多晶硅。例如，假设激光施加区域包括第一子区域和第二子区域。如果第一子区域具有比第二子区域大的形状变化(或者第一子区域中的应力比第二子区域中的应力高)，那么用于第一子区域的激光功率可以比用于第二子区域的激光功率高。
在另一示例中，可以基于晶圆的形状变化(或者晶圆上的应力分布)确定激光施加时间。更大的晶圆形状变化(或者晶圆上的更高应力)可以使得激光施加时间更长，从而使激光退火工艺能够生成更多的热或能量，以将激光施加区域中的非晶硅转化为多晶硅。
在一些实施方式中，可以在一个或多个方向(例如，第一方向(例如，x方向)和第二方向(例如，y方向))上执行激光退火工艺。对于每一方向，可以在激光施加区域中确定一组轨迹，每条轨迹均沿该方向延伸，使得来自激光退火工艺的输出激光可以分别沿半导体膜层上的所述一组轨迹移动。下文将参考图6D-6F说明示例性轨迹。对于每条轨迹，沿该轨迹的激光功率可以是相同的。替代地，可以随着输出激光沿轨迹移动而使沿该轨迹的激光功率发生变化。例如，轨迹中的第一点和第二点可以分别对应于晶圆上的第一晶圆点和第二晶圆点(例如，在垂直方向上，半导体膜层的第一点和第二点可以分别与晶圆的第一晶圆点和第二晶圆点重叠)。如果晶圆上的第一晶圆点与第二晶圆点相比具有相距参考平面的更大距离，那么在轨迹的第一点上施加的激光功率可以高于在轨迹的第二点上施加的激光功率。
可以基于一个或多个激光控制参数确定激光施加区域中的轨迹的密度(或者轨迹的数量)。例如，如果激光退火工艺具有较高激光功率、较长激光施加时间或者较大激光尺寸，那么可以在激光施加区域中包含较少轨迹，只要激光退火工艺能够产生足够的热或能量将激光施加区域中的非晶硅转化成多晶硅即可。
在一些示例中，激光施加区域可以包括均沿第一方向延伸的多个施加区。对于每一施加区，可以确定均沿第一方向延伸的一条或多条轨迹，从而能够分别沿施加区中的一条或多条轨迹执行激光退火工艺，以降低第一方向上的晶圆弯曲和第二方向上的晶圆弯曲之间的不匹配。例如，晶圆可以具有在第一方向上卷起的形状。第一方向上的晶圆弯曲可以等于或大于弯曲阈值，并且第二方向上的晶圆弯曲可以小于弯曲阈值。可以基于一个或多个激光控制参数沿在第一方向上延伸的每条轨迹(所述多个施加区内的)执行激光退火工艺。
在一些示例中，可以沿第一方向上的第一组轨迹和第二方向上的第二组轨迹执行激光退火工艺，以调整第一方向上的晶圆弯曲和第二方向上的晶圆弯曲。例如，晶圆可能具有碗状形状或者鞍状形状。第一方向上的晶圆弯曲和第二方向上的晶圆弯曲两者均等于或大于弯曲阈值。可以基于一个或多个激光控制参数分别沿第一方向上的每条轨迹和第二方向上的每条轨迹执行激光退火工艺。
在一些示例中，激光施加区域可以包括半导体膜层的分别与晶圆的具有不匹配的局部应力分布的一个或多个区域相对应的一个或多个部分。对于半导体膜层的每一部分，可以基于一个或多个激光控制参数沿半导体膜层的该部分内的一条或多条轨迹执行激光退火工艺。
图5示出了根据本公开的一些方面的具有半导体器件的示例性晶圆502的正面。多个半导体结构504可以被布置到晶圆502的正面，并且一个或多个半导体器件(例如，3D存储器器件)可以形成于每一半导体结构504上。例如，每一半导体结构504可以是形成于晶圆502的正面上的管芯。
图6A示出了根据本公开的一些方面的沉积有半导体膜层600的晶圆502的背面，半导体膜层具有示例性激光施加区域。在从垂直方向来看时，晶圆502和半导体膜层600可以相互重叠。半导体膜层600可以包括非晶硅。半导体膜层600可以包括激光施加区域608和其余部分606。可以在激光施加区域608中执行激光退火工艺，从而将激光施加区域608中的非晶硅转化成多晶硅。由于在其余部分606当中未执行激光退火工艺，因而其余部分606可以包括非晶硅。
图6B示出了根据本公开的一些方面的沉积有半导体膜层600的晶圆502的背面，半导体膜层具有另一示例性激光施加区域。在从垂直方向来看时，晶圆502和半导体膜层600可以相互重叠。图6B中的激光施加区域可以包括多个施加区610，每一施加区沿第一方向(例如，x方向)延伸。半导体膜层600还可以包括位于与多个施加区610交替的位置上的多个非施加区612。可以在每一施加区610中执行激光退火工艺，从而将施加区610中的非晶硅转化成多晶硅。由于在多个非施加区612中未执行激光退火工艺，因而多个非施加区612可以包括非晶硅。
图6C示出了根据本公开的一些方面的沉积有半导体膜层600的晶圆502的背面，半导体膜层具有又一示例性激光施加区域。在从垂直方向来看时，晶圆502和半导体膜层600可以相互重叠。图6C中的激光施加区域可以包括子区域620和622，它们分别对应于晶圆502的具有不匹配的局部应力分布的区域。可以在子区域620和622中执行激光退火工艺，从而将子区域620和622中的非晶硅转化为多晶硅。由于在半导体膜层的其余部分中未执行激光退火工艺，因而半导体膜层的其余部分可以包括非晶硅。
图6D-6F示出了根据本公开的一些方面的用于在激光施加区域630中执行激光退火工艺的示例性轨迹。在图6D-6F中，激光施加区域630被以举例方式示为具有圆形形状。应当理解，激光施加区域630可以具有实践中所需的任何其他适当形状。参考图6D，激光施加区域630可以包括沿x方向延伸的一组轨迹632。可以沿这组轨迹632执行激光退火工艺，使得输出激光可以分别沿x方向上的这组轨迹632移动。参考图6E，激光施加区域630可以包括一组轨迹634，每一轨迹634沿y方向延伸。可以沿这组轨迹634执行激光退火工艺，使得输出激光可以分别沿y方向上的这组轨迹634移动。参考图6F，激光施加区域630可以包括第一组轨迹635和第二组轨迹636，每一轨迹635沿x方向延伸，并且每一轨迹636沿y方向延伸。可以沿第一组轨迹635和第二组轨迹636执行激光退火工艺，从而使输出激光可以分别沿x方向上的第一组轨迹635以及y方向上的第二组轨迹636移动。
图7A-7C示出了根据本公开的一些方面的用于形成半导体结构的示例性制造工艺。图8是根据本公开的一些方面的用于形成示例性半导体结构的示例性方法800的流程图。将对图7A-7C以及图8一起描述。应当理解，方法800中所示的操作并不具有排他性，也可以在所示操作中的任何操作之前、之后或之间执行其他操作。此外，所述操作中的一些可以是同时执行的或者可以是按照不同于图7A-7C和图8所示的顺序执行的。
参考图8，方法800开始于操作802，在该操作中，在晶圆的正面上形成正面半导体结构。如图7A所示，在晶圆702的正面上形成正面半导体结构704。正面半导体结构704可以是布置在晶圆702的多个管芯中的任何适当半导体器件的部分。正面半导体结构704的示例可以包括文中公开的3D存储器器件中的各种半导体结构。晶圆702的正面上的正面半导体结构704的形成可能在晶圆平面中的不同方向上引入不均衡的应力分布，其可能在晶圆702的不同方向上导致不同的形状变化。
方法800进行至操作804，如图8所示，在该操作中，在与晶圆正面相对的背面上沉积半导体膜层。在一些实施方式中，半导体膜层是在晶圆上导致了不匹配的应力之后沉积的，因而与在产生不匹配应力之前沉积半导体膜层时相比能够更加有效地控制不匹配的应力，以改善晶圆的平坦度。如图7B所示，在晶圆702的背面上沉积半导体膜层706。半导体膜层706的材料可以包括(例如)非晶硅。半导体膜层706可以是通过一种或多种薄膜沉积工艺形成的，所述薄膜沉积工艺包括但不限于化学气相沉积(CVD)、物理气相沉积(PVD)、原子层沉积(ALD)、电化学沉积或其任何组合。在一些实施方式中，半导体膜层706可以包括具有一个叠一个地堆叠设置的多个子膜层的复合膜层，所述多个子膜层具有相同材料。
方法800进行至操作806，如图8中所示，在该操作中，确定半导体膜层的激光施加区域。例如，可以执行与上文参考图3描述的那些操作类似的操作，以确定半导体膜层的激光施加区域。
方法800进行至操作808，如图8中所示，在该操作中，在半导体膜层的激光施加区域中执行激光退火工艺。如图7B中所示，半导体膜层706的激光施加区域可以包括半导体膜层706的部分708。可以基于一个或多个激光控制参数对半导体膜层706的部分708执行激光退火工艺，从而将部分708中的非晶硅转化为多晶硅。半导体膜层706的其余部分710的材料可以包括非晶硅。
应当认识到，图7A-7C或者图8中所示的操作中的一些可以是按照不同顺序执行的。例如，在晶圆的背面上沉积半导体膜层的操作804可以是在确定激光施加区域的操作806之前执行的。替代地，确定激光施加区域的操作806可以是在向晶圆的背面上沉积半导体膜层的操作804之前执行的。
因此，通过图7A-7C的制造过程或者图8的方法800形成的半导体结构可以包括晶圆702、形成于晶圆702的正面上的正面半导体结构704以及覆盖晶圆702的背面的半导体膜层706。半导体膜层706可以包括非晶硅或多晶硅中的至少一种。例如，半导体膜层706可以包括非晶硅、多晶硅或者非晶硅和多晶硅的组合。多晶硅可以位于半导体膜层706的激光施加区域中。
在一些实施方式中，激光施加区域可以包括均沿第一方向延伸的多个施加区。非晶硅可以位于所述多个施加区之间的空间中。
在一些实施方式中，可以从晶圆的背面去除半导体膜层的至少一部分。
在一些实施方式中，通过后续制造工艺(例如，晶圆减薄或划片)去除部分或者整个半导体膜层，或者通过去除部分或整个半导体膜层而允许后续制造工艺(例如，需要通过背面真空吸力固持晶圆的制造工艺)的执行。去除半导体膜层的时机可以是基于当前制造工艺和/或后续制造工艺确定的。在一些实施方式中，在某些制造阶段之后，例如，当在制造阶段期间已经采用填充材料填充了半导体结构的开口时，半导体膜层的去除不影响背面应力控制。应当理解，在一些实施方式中，部分或整个半导体膜层甚至可以在最终制造工艺之后仍然保持完好。
在一些实施方式中，通过图7A-7C的制造过程或者图8的方法800形成的半导体结构可以被划分成多个管芯。每一管芯可以包括具有正面和与正面相对的背面的半导体衬底。半导体衬底的材料可以包括单晶硅。半导体衬底可以是晶圆的部分。管芯可以包括位于半导体衬底的正面上的一个或多个半导体器件。每一半导体器件可以包括3D存储器器件。管芯可以进一步包括覆盖半导体衬底的背面并且包括非晶硅或多晶硅中的至少一种的半导体膜层。多晶硅可以位于半导体膜层的区域中。管芯的半导体膜层可以是通过图7A-7C的制造过程或者图8的方法800形成的半导体结构的半导体膜层的部分。
根据本公开的一个方面，公开了一种用于控制晶圆应力的方法。在晶圆的背面上形成半导体膜层。所述晶圆因与正面半导体结构相关联的应力而发生变形，所述正面半导体结构位于与所述晶圆的背面相对的晶圆的正面上。确定所述半导体膜层的激光施加区域。在所述半导体膜层的所述激光施加区域中执行激光退火工艺。
在一些实施方式中，可以确定由与所述正面半导体结构相关联的应力导致的所述晶圆的形状变化。
在一些实施方式中，所述半导体膜层的所述激光施加区域是基于所述晶圆的形状变化确定的。
在一些实施方式中，获得经验性激光施加数据。基于所述经验性激光施加数据确定所述半导体膜层的所述激光施加区域。
在一些实施方式中，基于所述正面半导体结构的设计或者所述正面半导体结构的制造阶段中的至少一个获得所述经验性激光施加数据。
在一些实施方式中，所述激光施加区域包括所述半导体膜层的至少一部分。
在一些实施方式中，所述激光施加区域包括位于所述半导体膜层中的多个施加区，并且所述多个施加区分别沿第一方向延伸。
在一些实施方式中，所述激光施加区域包括所述半导体膜层的与所述晶圆的具有不匹配的局部应力分布的区域相对应的区域。
在一些实施方式中，确定用于所述激光施加区域的一个或多个激光控制参数。基于所述一个或多个激光控制参数在所述激光施加区域中执行激光退火工艺。
在一些实施方式中，所述一个或多个激光控制参数包括激光功率或者激光施加时间中的至少一个。
在一些实施方式中，所述半导体膜层包括非晶硅。
在一些实施方式中，所述半导体膜层的所述激光施加区域中的所述非晶硅通过所述激光退火工艺被转化成多晶硅。
根据本公开的另一方面，公开了一种用于形成半导体结构的方法。在晶圆的正面上形成正面半导体结构。在与所述晶圆的正面相对的背面上沉积半导体膜层。确定所述半导体膜层的激光施加区域。在所述半导体膜层的所述激光施加区域中执行激光退火工艺。
在一些实施方式中，确定由与所述正面半导体结构的制造阶段相关联的应力导致的所述晶圆的形状变化。
在一些实施方式中，所述半导体膜层的激光施加区域是基于所述晶圆的形状变化确定的。
在一些实施方式中，获得经验性激光施加数据。基于所述经验性激光施加数据确定所述半导体膜层的所述激光施加区域。
在一些实施方式中，基于所述正面半导体结构的设计或者所述正面半导体结构的制造阶段中的至少一个获得所述经验性激光施加数据。
在一些实施方式中，所述激光施加区域包括所述半导体膜层的至少一部分。
在一些实施方式中，所述激光施加区域包括位于所述半导体膜层中的多个施加区，并且所述多个施加区分别沿第一方向延伸。
在一些实施方式中，所述激光施加区域包括所述半导体膜层的与所述晶圆的具有不匹配的局部应力分布的区域相对应的区域。
在一些实施方式中，确定用于所述激光施加区域一个或多个激光控制参数。基于所述一个或多个激光控制参数在所述激光施加区域中执行激光退火工艺。
在一些实施方式中，所述一个或多个激光控制参数包括激光功率或者激光施加时间中的至少一个。
在一些实施方式中，所述半导体膜层包括非晶硅。
在一些实施方式中，所述半导体膜层的激光施加区域中的所述非晶硅通过所述激光退火工艺被转化成多晶硅。
根据本公开的又一方面，一种半导体结构包括晶圆、正面半导体结构和半导体膜层。所述晶圆具有正面和与所述正面相对的背面。所述正面半导体结构形成于所述晶圆的正面上。所述半导体膜层覆盖所述晶圆的背面并且包括非晶硅或多晶硅中的至少一种。
在一些实施方式中，所述多晶硅位于所述半导体膜层的激光施加区域中。
在一些实施方式中，所述激光施加区域包括均沿第一方向延伸的多个施加区。
在一些实施方式中，所述非晶硅位于所述多个施加区之间的空间中。
在一些实施例中，所述正面半导体结构包括多个3D存储器器件。
根据本公开的又一方面，一种半导体结构包括半导体衬底、半导体器件和半导体膜层。所述半导体衬底具有正面和与所述正面相对的背面。所述半导体器件位于所述半导体衬底的正面。所述半导体膜层覆盖所述半导体衬底的背面并且包括非晶硅或多晶硅中的至少一种。
在一些实施方式中，所述多晶硅位于所述半导体膜层的区域中。
在一些实施方式中，所述半导体器件是3D存储器器件。
可以容易地针对各种应用修改和/或调整前文对具体的实施方式所做的描述。因此，基于文中提供的教导和指引，意在使这样的调整和修改落在所公开的实施方式的含义以及等价方案的范围内。
本公开的广度和范围不应由上述示例性实施方式中的任何示例性实施方式限制，而是仅根据下述权利要求及其等价方案限定。

Claims (32)

1.一种用于控制晶圆应力的方法，包括：
在晶圆的背面上形成半导体膜层，其中，所述晶圆因与正面半导体结构相关联的应力而发生变形，所述正面半导体结构位于与所述晶圆的所述背面相对的所述晶圆的正面上；
确定所述半导体膜层的激光施加区域；以及
在所述半导体膜层的所述激光施加区域中执行激光退火工艺。
2.根据权利要求1所述的方法，还包括：
确定由与所述正面半导体结构相关联的应力导致的所述晶圆的形状变化。
3.根据权利要求2所述的方法，其中，确定所述半导体膜层的所述激光施加区域包括：
基于所述晶圆的所述形状变化确定所述半导体膜层的所述激光施加区域。
4.根据权利要求1所述的方法，其中，确定所述半导体膜层的所述激光施加区域包括：
获得经验性激光施加数据；以及
基于所述经验性激光施加数据确定所述半导体膜层的所述激光施加区域。
5.根据权利要求4所述的方法，其中，获得所述经验性激光施加数据包括：
基于所述正面半导体结构的设计或者所述正面半导体结构的制造阶段中的至少一个获得所述经验性激光施加数据。
6.根据权利要求1-5中的任一项所述的方法，其中，所述激光施加区域包括所述半导体膜层的至少一部分。
7.根据权利要求6所述的方法，其中，所述激光施加区域包括位于所述半导体膜层中的多个施加区，并且所述多个施加区分别沿第一方向延伸。
8.根据权利要求6所述的方法，其中，所述激光施加区域包括所述半导体膜层的与所述晶圆的具有不匹配的局部应力分布的区域相对应的区域。
9.根据权利要求1-8中的任一项所述的方法，其中，在所述半导体膜层的所述激光施加区域中执行所述激光退火工艺包括：
确定用于所述激光施加区域的一个或多个激光控制参数；以及
基于所述一个或多个激光控制参数在所述激光施加区域中执行所述激光退火工艺。
10.根据权利要求9所述的方法，其中，所述一个或多个激光控制参数包括激光功率或者激光施加时间中的至少一个。
11.根据权利要求1-10中的任一项所述的方法，其中，所述半导体膜层包括非晶硅。
12.根据权利要求11所述的方法，其中，所述半导体膜层的所述激光施加区域中的所述非晶硅通过所述激光退火工艺被转化成多晶硅。
13.一种用于形成半导体结构的方法，包括：
在晶圆的正面上形成正面半导体结构；
在与所述晶圆的正面相对的背面上沉积半导体膜层；
确定所述半导体膜层的激光施加区域；以及
在所述半导体膜层的所述激光施加区域中执行激光退火工艺。
14.根据权利要求13所述的方法，还包括：
确定由与所述正面半导体结构的制造阶段相关联的应力导致的所述晶圆的形状变化。
15.根据权利要求14所述的方法，其中，确定所述半导体膜层的所述激光施加区域包括：
基于所述晶圆的所述形状变化确定所述半导体膜层的所述激光施加区域。
16.根据权利要求13所述的方法，其中，确定所述半导体膜层的所述激光施加区域包括：
获得经验性激光施加数据；以及
基于所述经验性激光施加数据确定所述半导体膜层的所述激光施加区域。
17.根据权利要求16所述的方法，其中，获得所述经验性激光施加数据包括：
基于所述正面半导体结构的设计或者所述正面半导体结构的制造阶段中的至少一个获得所述经验性激光施加数据。
18.根据权利要求13-17中的任一项所述的方法，其中，所述激光施加区域包括所述半导体膜层的至少一部分。
19.根据权利要求18所述的方法，其中，所述激光施加区域包括位于所述半导体膜层中的多个施加区，并且所述多个施加区分别沿第一方向延伸。
20.根据权利要求18所述的方法，其中，所述激光施加区域包括所述半导体膜层的与所述晶圆的具有不匹配的局部应力分布的区域相对应的区域。
21.根据权利要求13-20中的任一项所述的方法，其中，在所述半导体膜层的所述激光施加区域中执行所述激光退火工艺包括：
确定用于所述激光施加区域的一个或多个激光控制参数；以及
基于所述一个或多个激光控制参数在所述激光施加区域中执行所述激光退火工艺。
22.根据权利要求21所述的方法，其中，所述一个或多个激光控制参数包括激光功率或者激光施加时间中的至少一个。
23.根据权利要求13-22中的任一项所述的方法，其中，所述半导体膜层包括非晶硅。
24.根据权利要求23所述的方法，其中，所述半导体膜层的所述激光施加区域中的所述非晶硅通过所述激光退火工艺被转化成多晶硅。
25.一种半导体结构，包括：
晶圆，所述晶圆具有正面和与所述正面相对的背面；
正面半导体结构，所述正面半导体结构形成于所述晶圆的正面上；以及
半导体膜层，所述半导体膜层覆盖所述晶圆的所述背面并且包括非晶硅或多晶硅中的至少一种。
26.根据权利要求25所述的半导体结构，其中，所述多晶硅位于所述半导体膜层的激光施加区域中。
27.根据权利要求26所述的半导体结构，其中，所述激光施加区域包括均沿第一方向延伸的多个施加区。
28.根据权利要求27所述的半导体结构，其中，所述非晶硅位于所述多个施加区之间的空间中。
29.根据权利要求25-28中的任一项所述的半导体结构，其中，所述正面半导体结构包括多个三维(3D)存储器器件。
30.一种半导体结构，包括：
半导体衬底，所述半导体衬底具有正面和与所述正面相对的背面；
半导体器件，所述半导体器件位于所述半导体衬底的所述正面上；以及
半导体膜层，所述半导体膜层覆盖所述半导体衬底的所述背面并且包括非晶硅或多晶硅中的至少一种。
31.根据权利要求30所述的半导体结构，其中，所述多晶硅位于所述半导体膜层的区域中。
32.根据权利要求30-31中的任一项所述的半导体结构，其中，所述半导体器件包括三维(3D)存储器器件。
CN202180002694.0A 2021-08-30 2021-08-30 使用背面膜层沉积和激光退火的晶圆应力控制 Pending CN113906542A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2021/115218 WO2023028729A1 (en) 2021-08-30 2021-08-30 Wafer stress control and semiconductor structure

Publications (1)

Publication Number Publication Date
CN113906542A true CN113906542A (zh) 2022-01-07

Family

ID=79026251

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180002694.0A Pending CN113906542A (zh) 2021-08-30 2021-08-30 使用背面膜层沉积和激光退火的晶圆应力控制

Country Status (3)

Country Link
US (1) US11842911B2 (zh)
CN (1) CN113906542A (zh)
WO (1) WO2023028729A1 (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004342753A (ja) * 2003-05-14 2004-12-02 Canon Inc 半導体装置
KR20080059804A (ko) * 2006-12-26 2008-07-01 삼성전자주식회사 박막 트랜지스터 기판 및 이의 제조 방법
US20170263466A1 (en) * 2016-03-10 2017-09-14 Applied Materials, Inc. Bottom processing
CN108281369A (zh) * 2018-02-01 2018-07-13 北京派克贸易有限责任公司 一种半导体衬底的处理系统
CN110620040A (zh) * 2019-09-12 2019-12-27 长江存储科技有限责任公司 一种用于提高生产中工艺稳定性的方法
CN112216609A (zh) * 2020-09-22 2021-01-12 长江存储科技有限责任公司 一种减小晶圆翘曲的方法及晶圆键合方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7041578B2 (en) * 2003-07-02 2006-05-09 Texas Instruments Incorporated Method for reducing stress concentrations on a semiconductor wafer by surface laser treatment including the backside
JP2010192611A (ja) * 2009-02-17 2010-09-02 Sharp Corp 半導体装置基板の製造方法および半導体装置基板
US8187983B2 (en) * 2009-04-16 2012-05-29 Micron Technology, Inc. Methods for fabricating semiconductor components using thinning and back side laser processing
JP5732684B2 (ja) * 2010-03-05 2015-06-10 並木精密宝石株式会社 単結晶基板、単結晶基板の製造方法、多層膜付き単結晶基板の製造方法および素子製造方法
JP2011201759A (ja) * 2010-03-05 2011-10-13 Namiki Precision Jewel Co Ltd 多層膜付き単結晶基板、多層膜付き単結晶基板の製造方法および素子製造方法
CN103871837B (zh) * 2012-12-18 2016-08-17 上海华虹宏力半导体制造有限公司 改善晶圆翘曲度的方法
KR20150066966A (ko) * 2013-12-09 2015-06-17 삼성전자주식회사 포토마스크, 포토마스크의 에러 보정 방법, 포토마스크를 이용하여 제조된 집적회로 소자 및 그 제조 방법
JP6971229B2 (ja) * 2015-11-09 2021-11-24 アプライド マテリアルズ インコーポレイテッドApplied Materials, Incorporated 底部処理
US9978582B2 (en) * 2015-12-16 2018-05-22 Ostendo Technologies, Inc. Methods for improving wafer planarity and bonded wafer assemblies made from the methods
CN107946215A (zh) * 2017-11-23 2018-04-20 长江存储科技有限责任公司 晶圆翘曲状态调整方法
CN109155235A (zh) * 2018-08-16 2019-01-04 长江存储科技有限责任公司 使用背面补偿结构的晶圆平整度控制
US11114406B2 (en) * 2019-01-31 2021-09-07 Sandisk Technologies Llc Warpage-compensated bonded structure including a support chip and a three-dimensional memory chip

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004342753A (ja) * 2003-05-14 2004-12-02 Canon Inc 半導体装置
KR20080059804A (ko) * 2006-12-26 2008-07-01 삼성전자주식회사 박막 트랜지스터 기판 및 이의 제조 방법
US20170263466A1 (en) * 2016-03-10 2017-09-14 Applied Materials, Inc. Bottom processing
CN108281369A (zh) * 2018-02-01 2018-07-13 北京派克贸易有限责任公司 一种半导体衬底的处理系统
CN110620040A (zh) * 2019-09-12 2019-12-27 长江存储科技有限责任公司 一种用于提高生产中工艺稳定性的方法
CN112216609A (zh) * 2020-09-22 2021-01-12 长江存储科技有限责任公司 一种减小晶圆翘曲的方法及晶圆键合方法

Also Published As

Publication number Publication date
WO2023028729A1 (en) 2023-03-09
US11842911B2 (en) 2023-12-12
US20230062866A1 (en) 2023-03-02

Similar Documents

Publication Publication Date Title
US10763099B2 (en) Wafer flatness control using backside compensation structure
CN111430366B (zh) 三维存储器件及其形成方法
TWI666761B (zh) 三維記憶體裝置的溝槽結構
US10825929B2 (en) Structures and methods for reducing stress in three-dimensional memory device
TWI720452B (zh) 三維記憶體裝置及其形成方法
KR102362493B1 (ko) 웨이퍼들의 접합 조립체로부터 벌크 기판을 제거하기 위한 방법
US20200027832A1 (en) Device structure and techniques for forming semiconductor device having angled conductors
US11842911B2 (en) Wafer stress control using backside film deposition and laser anneal
US11950419B2 (en) Three-dimensional memory devices and methods for forming the same
TWI741710B (zh) 三維記憶體元件的接觸墊結構及其形成方法
US20220139941A1 (en) Concentric staircase structure in three-dimensional memory device and method for forming the same
WO2021217359A1 (en) Three-dimensional memory device and method for forming the same
WO2021177990A1 (en) Semiconductor die containing silicon nitride stress compensating regions and method for making the same
US20220085181A1 (en) Method of forming top select gate trenches
US6774394B2 (en) Inline detection device for self-aligned contact defects
JP2024510338A (ja) コンタクト構造およびそれを形成する方法
CN115589723A (zh) 存储器结构及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20220107