JP6971229B2 - 底部処理 - Google Patents

底部処理 Download PDF

Info

Publication number
JP6971229B2
JP6971229B2 JP2018523481A JP2018523481A JP6971229B2 JP 6971229 B2 JP6971229 B2 JP 6971229B2 JP 2018523481 A JP2018523481 A JP 2018523481A JP 2018523481 A JP2018523481 A JP 2018523481A JP 6971229 B2 JP6971229 B2 JP 6971229B2
Authority
JP
Japan
Prior art keywords
substrate
strain
back side
annealing
chamber
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018523481A
Other languages
English (en)
Other versions
JP2018536990A5 (ja
JP2018536990A (ja
Inventor
ジョゼフ エム． ラニッシュ，
アーロン ミュアー ハンター，
スワミナサン ティー． スリニバサン，
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of JP2018536990A publication Critical patent/JP2018536990A/ja
Publication of JP2018536990A5 publication Critical patent/JP2018536990A5/ja
Application granted granted Critical
Publication of JP6971229B2 publication Critical patent/JP6971229B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W42/00—Arrangements for protection of devices
    • H10W42/121—Arrangements for protection of devices protecting against mechanical damage
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P90/00—Preparation of wafers not covered by a single main group of this subclass, e.g. wafer reinforcement
    • H10P90/12—Preparing bulk and homogeneous wafers
    • H10P90/124—Preparing bulk and homogeneous wafers by processing the backside of the wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32798—Further details of plasma apparatus not provided for in groups H01J37/3244 - H01J37/32788; special provisions for cleaning or maintenance of the apparatus
    • H01J37/32899—Multiple chambers, e.g. cluster tools
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/50—Physical imperfections
    • H10D62/53—Physical imperfections the imperfections being within the semiconductor body 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/65—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by treatments performed before or after the formation of the materials
    • H10P14/6516—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by treatments performed before or after the formation of the materials of treatments performed after formation of the materials
    • H10P14/6536—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by treatments performed before or after the formation of the materials of treatments performed after formation of the materials by exposure to radiation, e.g. visible light
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/65—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by treatments performed before or after the formation of the materials
    • H10P14/6516—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by treatments performed before or after the formation of the materials of treatments performed after formation of the materials
    • H10P14/6536—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by treatments performed before or after the formation of the materials of treatments performed after formation of the materials by exposure to radiation, e.g. visible light
    • H10P14/6542—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by treatments performed before or after the formation of the materials of treatments performed after formation of the materials by exposure to radiation, e.g. visible light by using coherent radiation, e.g. using a laser
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P30/00—Ion implantation into wafers, substrates or parts of devices
    • H10P30/20—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/04—Apparatus for manufacture or treatment
    • H10P72/0431—Apparatus for thermal treatment
    • H10P72/0432—Apparatus for thermal treatment mainly by conduction
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/04—Apparatus for manufacture or treatment
    • H10P72/0431—Apparatus for thermal treatment
    • H10P72/0434—Apparatus for thermal treatment mainly by convection
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/04—Apparatus for manufacture or treatment
    • H10P72/0431—Apparatus for thermal treatment
    • H10P72/0436—Apparatus for thermal treatment mainly by radiation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/04—Apparatus for manufacture or treatment
    • H10P72/0451—Apparatus for manufacturing or treating in a plurality of work-stations
    • H10P72/0462—Apparatus for manufacturing or treating in a plurality of work-stations characterised by the construction of the processing chambers, e.g. modular processing chambers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/06—Apparatus for monitoring, sorting, marking, testing or measuring
    • H10P72/0602—Temperature monitoring
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/06—Apparatus for monitoring, sorting, marking, testing or measuring
    • H10P72/0616—Monitoring of warpages, curvatures, damages, defects or the like
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/70—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping
    • H10P72/72—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using electrostatic chucks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/70—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping
    • H10P72/76—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using mechanical means, e.g. clamps or pinches
    • H10P72/7604—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using mechanical means, e.g. clamps or pinches the wafers being placed on a susceptor, stage or support
    • H10P72/7611—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using mechanical means, e.g. clamps or pinches the wafers being placed on a susceptor, stage or support characterised by edge profile or support profile
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/70—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping
    • H10P72/76—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using mechanical means, e.g. clamps or pinches
    • H10P72/7604—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using mechanical means, e.g. clamps or pinches the wafers being placed on a susceptor, stage or support
    • H10P72/7612—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using mechanical means, e.g. clamps or pinches the wafers being placed on a susceptor, stage or support characterised by lifting arrangements, e.g. lift pins
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/70—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping
    • H10P72/76—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using mechanical means, e.g. clamps or pinches
    • H10P72/7604—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using mechanical means, e.g. clamps or pinches the wafers being placed on a susceptor, stage or support
    • H10P72/7626—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using mechanical means, e.g. clamps or pinches the wafers being placed on a susceptor, stage or support characterised by the construction of the shaft
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P74/00—Testing or measuring during manufacture or treatment of wafers, substrates or devices
    • H10P74/23—Testing or measuring during manufacture or treatment of wafers, substrates or devices characterised by multiple measurements, corrections, marking or sorting processes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P76/00—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P76/00—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography
    • H10P76/20—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography of masks comprising organic materials
    • H10P76/204—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography of masks comprising organic materials of organic photoresist masks
    • H10P76/2041—Photolithographic processes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P95/00—Generic processes or apparatus for manufacture or treatments not covered by the other groups of this subclass
    • H10P95/90—Thermal treatments, e.g. annealing or sintering
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/65—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by treatments performed before or after the formation of the materials
    • H10P14/6516—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by treatments performed before or after the formation of the materials of treatments performed after formation of the materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/65—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by treatments performed before or after the formation of the materials
    • H10P14/6516—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by treatments performed before or after the formation of the materials of treatments performed after formation of the materials
    • H10P14/6518—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by treatments performed before or after the formation of the materials of treatments performed after formation of the materials by introduction of substances into an already-existing insulating layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/69—Inorganic materials
    • H10P14/6902—Inorganic materials composed of carbon, e.g. alpha-C, diamond or hydrogen doped carbon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P30/00—Ion implantation into wafers, substrates or parts of devices
    • H10P30/40—Ion implantation into wafers, substrates or parts of devices into insulating materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00—Etching of wafers, substrates or parts of devices
    • H10P50/20—Dry etching; Plasma etching; Reactive-ion etching
    • H10P50/28—Dry etching; Plasma etching; Reactive-ion etching of insulating materials
    • H10P50/282—Dry etching; Plasma etching; Reactive-ion etching of insulating materials of inorganic materials
    • H10P50/283—Dry etching; Plasma etching; Reactive-ion etching of insulating materials of inorganic materials by chemical means
    • H10P50/285—Dry etching; Plasma etching; Reactive-ion etching of insulating materials of inorganic materials by chemical means of materials not containing Si, e.g. PZT or Al2O3
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P74/00—Testing or measuring during manufacture or treatment of wafers, substrates or devices
    • H10P74/20—Testing or measuring during manufacture or treatment of wafers, substrates or devices characterised by the properties tested or measured, e.g. structural or electrical properties
    • H10P74/203—Structural properties, e.g. testing or measuring thicknesses, line widths, warpage, bond strengths or physical defects

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Recrystallisation Techniques (AREA)
  • Physical Vapour Deposition (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Optics & Photonics (AREA)

Description

［０００１］本開示の実施形態は、概して、半導体処理のための方法及び装置に関する。より具体的には、本明細書に記載された実施形態は、基板の底部を処理するための方法及び装置に関する。
［０００２］チップ製造の間、基板には、非均一で局所的な歪みが生じるが、これらが修正されないと、層間にリソグラフィパターンのずれが引き起される。特定の種類の歪みであれば、リソグラフィ印刷の間にパターンを光学的に適合させることができるので、位置合わせを修復することができる。しかしながら、他の種類の歪みの場合は、修正不能であり、歩留りロスが生じる。さらに、特徴サイズが縮小するにつれて、歪みに対する許容度が減少し、修正不能な歪みが増える。
［０００３］以前は、制御された量のイオンをハードマスク内に局所的に注入して、局所的なストレインを生じさせることにより、歪みが修正されてきた。局所的なストレインは、既に存在しているストレインを補正する。しかしながら、選択されたイオンを含む下層に汚染が生じる場合がある。
［０００４］歪みを修正する他の試みには、既に存在するストレインを補正する局所的ストレインを生成するための、ハードマスクの可変的な局所表面アニーリングがある。しかしながら、一方で、後続する処理の間、ハードマスクの表面が取り除かれる際に部分的な緩みが生じる。
［０００５］したがって、当該分野では、基板の裏側を処理するための方法及び装置が必要とされている。
［０００６］一実施形態では、基板の裏側を処理するための方法が開示される。当該方法は、基板の裏側に膜を堆積することと、基板をアニールすることと、基板の裏側に注入を行うこととを含む。当該方法は、基板の裏側を熱処理することをさらに含む。
［０００７］別の実施形態では、基板の裏側を処理するための方法が開示される。当該方法は、基板をアニールすることと、基板の裏側を注入することと、基板の裏側を熱処理することとを含む。当該方法は、基板の裏側をエッチングすることと、パターニングのために基板を位置合わせすることとをさらに含む。
［０００８］さらに別の実施形態では、基板を処理するためのツールが開示される。ツールは、基板の裏側に複数の膜層を堆積するための処理チャンバを含む。処理チャンバは、移送チャンバ、堆積ツール、アニールツール、及びエッチングツールを含む。アニールツールは、基板の裏側の複数の膜層をアニールし、基板端部支持体を含む。エッチングツールは、基板の裏側をエッチングし、基板端部支持体を含む。
［０００９］本開示の上述の特徴を詳細に理解することができるように、上記で簡単に要約された本開示のより具体的な説明は、実施形態を参照することによって、得ることができる。そのうちの幾つかの実施形態は添付の図面で例示されている。しかしながら、本開示は他の等しく有効な実施形態も許容し得るため、添付の図面は、本開示の典型的な実施形態のみを示しており、したがって、本発明の範囲を限定すると見なすべきではないことに留意されたい。
一実施形態に係る、基板の裏側を処理するための方法の動作を概略的に示す。 一実施形態に係る、基板の裏側を処理するための方法の動作を概略的に示す。 一実施形態に係る、堆積チャンバの概略図を示す。 一実施形態に係る、基板を熱処理するための装置の概略等角図を示す。 一実施形態に係る、基板を熱処理するための急速熱処理チャンバの概略等角図を示す。 一実施形態に係る、基板を熱処理するための装置の概略図を示す。 一実施形態に係る、エッチングリアクタの概略図を示す。 一実施形態に係る、複数の基板処理チャンバを有するクラスタツール移送チャンバの概略上面図を示す。
［００１８］理解を容易にするため、可能な場合、図に共通する同一の要素を指し示すために同一の参照番号が使用された。具体的な記述がなくとも、一方の実施形態で開示された要素を他の実施形態で有益に利用できると考えられている。
［００１９］本明細書に開示された実施形態は、概して、基板の底部にかかる熱応力を弱めるための、基板の底部の処理のための方法及び装置に関する。基板の底部面には、基板の上表面の望ましくないストレイン及び歪みを補うストレインの修正が施される。基板の望ましくない歪みを補うストレインを生成するために、堆積、注入、熱処理、及びエッチングの任意の組み合わせにより、特異的に設計された膜を基板の裏側に形成することができる。窒化ケイ素膜又は炭素膜の水素含有量を局所的に変更することにより、局所化されたストレインを導入することができる。プリンティング、リソグラフィ、又は自己組立て技法により、構造体を形成することができる。膜の層の処理は、所望の応力マップによって決定され、アニール、注入、溶解、又はその他の熱処理を含む。
［００２０］本明細書で使用される場合、基板は、薄膜トランジスタ（ＴＦＴ）又は同等物の製造に使用される、単結晶シリコン基板、シリコン・オン・インシュレータ（ＳＯＩ）、それらのシリコンゲルマニウム又は合金、上部にシリコン層が載っているガラス又は石英基板などの任意の適切な基板である。基板は、基板のデバイス側に形成されたデバイス及び構造体を有し得る。
［００２１］図１は、基板の前面のストレインを補うために、基板の裏側を処理するための方法１００の動作を示す。
［００２２］動作１１０では、膜が基板の裏側に堆積される。この堆積は、カリフォルニア州サンタクララのアプライドマテリアルズ社から入手可能な任意のＰＲＯＤＵＣＥＲ（登録商標）シリーズのチャンバを用いて完成させることができる。幾つかの実施形態では、膜は、基板の裏側に堆積されたブランケット膜であり得る。膜は、アモルファスカーボン膜、酸化ケイ素膜、又は窒化ケイ素膜であってもよく、又はそれらを含んでもよい。
［００２３］膜の領域が基板の対応領域に堆積される。膜は、基板の裏側に堆積され得る。特定の実施形態では、膜の領域は、基板の前面のダイに対応する。膜は、約４０ナノメートルから約１２０ナノメートルの間の厚さで堆積され得る。特定の実施形態では、膜は、基板の端部に堆積され得る。
［００２４］当該分野で周知の標準的なパターニング技法を用いて、異なる厚さ又は様々な厚さの層が基板の裏側で形成され得る。したがって、膜層をアニールする際に種々の応力が生じ得る。例えば、幾つかの実施形態では、ブランケット膜層を基板の裏側に堆積してもよく、追加の膜を所望の位置に選択的に堆積するためにマスクを使用してもよい。ブランケット膜内の応力及び追加の膜は、処理条件を調節することにより、選択且つ適用することができる。
［００２５］例えば、アモルファスカーボン層が基板の裏側に堆積されてもよい。酸化ケイ素層が、アモルファスカーボン層に堆積され得る。酸化ケイ素層は、マスクを形成するためにパターニングされてもよく、次いで、第２のアモルファスカーボン層が基板の上に堆積されてもよい。酸化ケイ素マスクを露出するために基板の裏側を平坦化してもよく、その後、酸化ケイ素マスクは取り除かれ、選択的に様々な厚さを有するアモルファスカーボン層が残る。
［００２６］動作１２０では、基板の裏側がアニールされる。アニーリングにより、裏側の膜の構造が変わり、任意の所望のパターンに従って膜内のストレインが調節される。例えば、アニーリングは、堆積された膜内のストレインを緩めることができる。膜を選択的且つ局所的にアニールして、基板の裏側に修正ストレインを生成して、基板の前面の望ましくないストレインを補うことができる。幾つかの実施形態では、堆積中に膜に選択的に追加されたストレインを調節するために、あるステップでは、膜をブランケットアニールしてもよい。一実施形態では、修正ストレインは、設計された膜層を基板の裏側に適用することにより生成される。別の実施形態では、修正ストレインは、以前の処理から既に存在している膜層を利用することにより生成される。
［００２７］幾つかの実施形態では、アニーリングは、スポットアニールである。スポットアニールは、基板の裏側の選択位置で行われる。アニール操作は、様々な種類のエネルギーを使用し得る。幾つかの実施形態では、アニーリングは、ナノ秒アニール処理である。他の実施形態では、アニーリングは、ミリ秒アニール処理である。
［００２８］アニーリングにより、基板の裏側の所望の層が変化することとなり、このことは、堆積された層内の応力及び／又はストレインを緩和するために使用され得る。応力及び／又はストレインを選択的に緩和することにより、基板内の応力のパターンが作られ、熱処理により生じた構造的な非均一性が補われる。基板全体の応力状態は、アニール処理の間に変化し得るので、アニール処理は、後続の処理によってさらに変化する基板の中間的応力／ストレイン状態を生じさせるように設計され得る。
［００２９］幾つかの実施形態では、複数の区域が基板の裏側で画定されてもよく、各区域は、異なる処理条件を用いてアニールされてもよい。例えば、第１の区域は、ナノ秒アニール処理によりアニールされてもよく、第２の区域は、ミリ秒アニール処理によりアニールされてもよい。別の実施形態では、材料の層は、基板の裏側に選択的に堆積されてもよい。例えば、アモルファスカーボンが第１の層に堆積されてもよいが、他の層は、二酸化ケイ素でコーティングされてもよい。
［００３０］動作１３０では、基板の裏側に注入が行われる。この注入は、カリフォルニア州サンタクララのアプライドマテリアルズ社から入手可能な任意のＶＩＩＳＴＡ（登録商標）チャンバを用いて完成させることができる。注入は、ドーパントを加えて裏側の膜の応力を調節するもう一つの方法である。本開示で用いられ得る膜の種類には、アモルファスカーボン材料を含むアドバンスドパターニングフィルム（ＡＰＦ（登録商標））が含まれる。したがって、ドープされたアモルファスカーボンが堆積されてもよく、ドープされていないアモルファスカーボンが堆積されてもよく、又は、ドープされていないアモルファスカーボンが堆積され、その後ドープされてもよい。膜は、窒化物、金属シリサイド、又は相変化が起きるその他の任意の材料のうちの１つをさらに含んでもよい。幾つかの実施形態では、膜が基板内へと溶解又は拡散するので、膜は自己吸収型であってもよい。
［００３１］注入されたドーパントは、堆積された層内の応力を調節するために選択されてもよい。ドーパントは、膜の特定領域の応力を修正するために、パターンに従って注入され得る。応力は、引張応力及び／又は圧縮応力であり得る。ドーパントは、金属又は非金属であってもよい。ドーパントは、Ｈｅ、Ｎｅ、Ａｒ、Ｆ、Ｃｌ、Ｂｒ、Ｏ、Ｎ、Ｐ、Ａｓ、Ｓｉ、Ｇｅ、Ｓｎ、Ｂ、Ａｌ、Ｇａ、Ｉｎ、Ｚｎ、Ｃｕ、Ａｇ、Ａｕ、Ｎｉ、Ｔｉ、及びそれらの組み合わせ又は合金を含み得る。
［００３２］注入は、イオンビーム又はプラズマによって実行され得る。幾つかの実施形態においては、注入は、直接注入であってもよい。他の実施形態では、注入は、拡散の後の堆積であり得る。場合によっては、拡散注入処理の間にキャップ層が使用され得る。
［００３３］様々な実施形態では、基板の裏側がエッチングされる。以下で説明されるように、エッチングチャンバは、基板の裏側をエッチングし得る。エッチング処理は、マスク又は他のパターン特徴を用いて、所望のパターンに従って進行し、基板の裏側に対して特異なパターン化された応力を適用することにより、基板全体にわたって応力に影響を与えることができる。エッチング処理は、基板の裏側に対して特異なブランケット応力を適用するための、基板の裏側から材料をブランケット除去（ｂｌａｎｋｅｔ ｒｅｍｏｖａｌ）することであり得る。ブランケット応力の特異性（ｄｉｆｆｅｒｅｎｔｉａｌ）は、基板のある部分よりも、基板の別の部分の全体的な局所的応力を変えるのに効果的であり得る。このことは、幾つかの実施形態では有用であり得る。
［００３４］様々な実施形態では、基板の前面のストレインを補うために、基板の裏側に応力のパターンが形成され得る。幾つかの実施形態では、膜層が基板の裏側に堆積され得る。アモルファスカーボンなどの膜層は、引張応力又は圧縮応力のいずれかの特定の堆積された応力を維持する。応力を緩和するために堆積された膜層を選択位置でアニールすることができる。
［００３５］別の実施形態では、アモルファスカーボンは、基板の裏側に堆積され、選択的に注入され得る。その後、基板は、アニールされて、異なる応力マトリックスをつくるパターンが形成され得る。結果的に基板の裏側に応力のパターンが生じる。
［００３６］別の実施形態では、異なる厚さを有する膜層が基板の裏側に堆積され得る。その後、基板は、パターンに従ってアニールされ得る。結果的に、基板の裏側に応力のパターンが生じる。
［００３７］別の実施形態では、基板の裏側は、膜層の選択的除去のためにエッチングされ得、結果的に、基板の裏側に種々の厚さとパターンの応力が生じる。
［００３８］方法１００は、パターニングのために基板を位置合わせすることと、基板内の歪みを位置特定することと、基板を平らにすることにより、歪みを補うこととをさらに含み得る。
［００３９］図２は、基板の前面のストレインを補うために、基板の裏側を処理するための方法２００の動作を示す。
［００４０］動作２１０では、基板の裏側がアニールされる。アニーリングにより、裏側の膜の構造が変わり、任意の所望のパターンに従って膜内のストレインが調節される。例えば、アニーリングは、堆積された膜内のストレインを緩めることができる。膜を選択的且つ局所的にアニールして、基板の裏側に修正ストレインを生成して、基板の前面の望ましくないストレインを補うことができる。幾つかの実施形態では、堆積中に膜に選択的に追加されたストレインを調節するために、あるステップでは、膜をブランケットアニールしてもよい。一実施形態では、修正ストレインは、設計された膜層を基板の裏側に適用することにより生成される。別の実施形態では、修正ストレインは、以前の処理から既に存在している膜層を利用することにより生成される。
［００４１］幾つかの実施形態では、アニーリングは、スポットアニーリングである。スポットアニーリングは、基板の裏側の選択位置で行われる。アニーリング操作は、様々な種類のエネルギーを使用し得る。幾つかの実施形態では、アニーリングは、ナノ秒アニール処理である。他の実施形態では、アニーリングは、ミリ秒アニール処理である。
［００４２］アニーリングにより、基板の裏側の所望の層が変化することとなり、これは、堆積された層内の応力及び／又はストレインを緩和し、基板の裏側に対して特異な所望の応力を適用し、且つ／又は基板の応力プロファイルを変えるために使用され得る。応力及び／又はストレインを選択的に緩和することにより、基板内の応力のパターンが作られ、熱処理により生じた構造的な非均一性が補われる。基板全体の応力状態は、アニール処理の間に変化し得るので、アニール処理は、後続の処理によってさらに変化する基板の中間的応力／ストレイン状態を生じさせるように設計され得る。
［００４３］幾つかの実施形態では、複数の区域が基板の裏側で画定されてもよく、各区域は、異なる処理条件を用いてアニールされてもよい。例えば、第１の区域は、ナノ秒アニール処理によりアニールされてもよく、第２の区域は、ミリ秒アニール処理によりアニールされてもよい。別の実施形態では、材料の層は、基板の裏側に選択的に堆積されてもよい。例えば、アモルファスカーボンが第１の層に堆積されてもよいが、他の層は、二酸化ケイ素でコーティングされてもよい。
［００４４］動作２２０では、基板の裏側に注入が行われる。この注入は、カリフォルニア州サンタクララのアプライドマテリアルズ社から入手可能な任意のＶＩＩＳＴＡ（登録商標）チャンバを用いて完成させることができる。注入は、ドーパントを加えて裏側の膜の応力を調節するもう一つの方法である。本開示で用いられ得る膜の種類には、アモルファスカーボン材料を含むアドバンスドパターニングフィルム（ＡＰＦ（登録商標））が含まれる。したがって、ドープされたアモルファスカーボンが堆積されてもよく、ドープされていないアモルファスカーボンが堆積されてもよく、又は、ドープされていないアモルファスカーボンが堆積され、その後ドープされてもよい。膜は、窒化物、金属シリサイド、又は相変化が起きるその他の任意の材料のうちの１つをさらに含んでもよい。幾つかの実施形態においては、膜は自己吸収型であってもよい。
［００４５］注入されたドーパントは、堆積された層内の応力を調節するために選択されてもよい。ドーパントは、膜の特定領域の応力を修正するために、パターンに従って注入され得る。応力は、引張応力及び／又は圧縮応力であり得る。ドーパントは、金属又は非金属であってもよい。ドーパントは、Ｈｅ、Ｎｅ、Ａｒ、Ｆ、Ｃｌ、Ｂｒ、Ｏ、Ｎ、Ｐ、Ａｓ、Ｓｉ、Ｇｅ、Ｓｎ、Ｂ、Ａｌ、Ｇａ、Ｉｎ、Ｚｎ、Ｃｕ、Ａｇ、Ａｕ、Ｎｉ、Ｔｉ、及びそれらの組み合わせ又は合金を含み得る。
［００４６］注入は、イオンビーム又はプラズマによって実行され得る。幾つかの実施形態においては、注入は、直接注入であってもよい。他の実施形態では、注入は、拡散の後の堆積であり得る。場合によっては、拡散注入処理の間にキャップ層が使用され得る。
［００４７］動作２３０では、基板の裏側がエッチングされる。以下で説明されるように、エッチングチャンバは、基板の裏側をエッチングし得る。動作２４０では、基板がパターニングのために位置合わせされる。
［００４８］幾つかの実施形態では、方法２００は、基板の裏側に膜を堆積することをさらに含み得る。リソグラフィのためのパターニングを促進するため、ある種類の膜が使用され得る。したがって、膜は、窒化物、金属シリサイド、又は相変化が起きるその他の任意の材料のうちの１つを含む。幾つかの実施形態においては、膜は自己吸収型である。膜の領域が基板の対応領域に堆積される。特定の実施形態では、膜の領域は、基板の前面のダイに対応する。膜は、約４０ナノメートルから約１２０ナノメートルの間の標準的な深さで堆積される。
［００４９］他の実施形態では、方法２００は、基板内の歪みを位置特定することと、基板を平らにすることにより、歪みを補うこととをさらに含む。
［００５０］図３は、基板を処理するための装置を示す。図３の装置は、以上で説明されたように膜を基板の裏側に堆積するためのプラズマ堆積チャンバであり得る。
［００５１］図３は、２つの処理領域３１８、３２０を画定するチャンバ３００の概略断面図を示す。チャンバ本体３０２は、側壁３１２、内壁３１４、及び２つの処理領域３１８、３２０を画定する底部壁３１６を含む。各処理領域３１８、３２０内の底部壁３１６は、ペデスタルヒータ３２８のステム３２６及び基板リフトピンアセンブリのロッド３３０がそれぞれ配置される少なくとも２つの通路３２２、３２４を画定する。
［００５２］側壁３１２及び内壁３１４は、２つの円筒環状処理領域３１８、３２０を画定する。処理領域３１８、３２０からガスを排気し、且つ各領域３１８、３２０内の圧力を制御するために、周縁ポンピングチャネル３２５が、円筒処理領域３１８、３２０を画定するチャンバ壁内に形成される。セラミック材料等から作製されたチャンバライナ又はインサート３２７は、各処理領域３１８、３２０内に配置され、各処理領域の横方向の境界を画定し、腐食性処理環境からチャンバ壁３１２、３１４を保護し、且つ電極間の電気的に絶縁されたプラズマ環境を維持する。ライナ３２７は、チャンバ内において各処理領域３１８、３２０の壁３１２、３１４に形成されたレッジ３２９で支持される。ライナは、複数の排気口３３１又は周縁スロットを含み、これらの排気口は、ライナを通るように配置され、チャンバ壁に形成されたポンピングチャネル３２５と連通する。一実施形態では、各ライン３２７を通るように配置されるポート３３１が約２４個あり、これらのポートは、約１５度で離間され、処理領域３１８、３２０の周囲に配置されている。以上では２４個のポートと記載されているが、所望のポンピング速度及び均一性を達成するために、任意の数を用いてもよい。ポートの数に加えて、ガス供給システムの面プレートに対するポートの高さが制御され、処理中に基板に対して最適なガス流パターンをもたらされる。
［００５３］幾つかの実施形態では、チャンバ３００は、基板端部支持体３８０を備えている。基板端部支持体３８０は、ペデスタルヒータ３２８の上の基板の端部分を支持するための、連続的又は非連続的な壁又は複数のポストであり得る。幾つかの実施形態では、基板端部支持体３８０は、基板のデバイス側とペデスタルヒータ３２８との間の直接的な接触を防ぎ、基板の裏側に層を堆積することを可能にする。
［００５４］以上で説明されるように、幾つかの実施形態では、ペデスタルヒータの上の基板の端部分を支持するための端部支持体３８０が利用され得る。しかしながら、幾つかの実施形態では、基板は、複数のピンによって支持され得る。複数のピンは、基板の端部に近接する位置を含む基板上の任意の位置で基板に接触し得る。ピン支持体は、基板の底部応力膜側のフラッシュ加熱を可能にし得る。さらに、幾つかの実施形態では、基板が端部で安置且つ／又は支持された状態で、基板の裏側がレーザアニール又は加熱され得る。
［００５５］図４は、基板の熱処理のためのシステム４００の平面図である。システム４００は、以下で説明するように、パルスレーザ放射を基板に適用するよう利用され得る。特に、システム４００は、ナノ秒アニール処理で利用され得る。さらに、システム４００は、以下で説明するように、基板の裏側をアニールするために利用され得る。
［００５６］システム４００は、複数のパルスレーザパルスを生成する複数のパルスレーザ源を有するエネルギーモジュール４０２、個々のパルスレーザパルスをコンビネーションパルスレーザパルスに組み合わせ、コンビネーションレーザパルスの強度、周波数特性、及び極性特性を制御するパルス制御モジュール４０４、組み合わされたパルスレーザパルスのパルスの一時プロファイルを調節するパルス成形モジュール４０６、パルスの空間的エネルギー分配を調節し、コンビネーションパルスレーザパルスを単一の均一なエネルギーフィールドに重ね合せるホモジナイザ４０８、エネルギーフィールドから残留する端部の非均一性を取り除くアパーチャ部材４１６、及びレーザエネルギーフィールドと基板支持体４１０に配置された基板との正確な位置合わせを可能にする位置合わせモジュール４１８を備えている。コントローラ４１２は、レーザパルスの生成を制御するためにエネルギーモジュール４０２に連結され、パルス特性を制御するためにパルス制御モジュール４０４に連結され、且つエネルギーフィールドに対する基板の運動を制御するために基板支持体４１０に連結される。筐体４１４は、典型的に、システム４００の作動コンポーネントを取り囲む。幾つかの実施形態では、システム４００は、高い熱応力から基板の端部を遮蔽するシャドウリング４９０をさらに備えている。
［００５７］基板支持体４１０は、同様の目的のために、図３に関連して以上で説明された端部支持体３８０に実質的に類似する端部支持が特徴であり得る。特定のターゲット区域を処理するために基板を位置付けるようステージが移動する際に、基板端部とシャドウリング４９０との間に適切な小空間を設けることにより、端部支持体上の基板の望ましくない運動を最小限にすることができる。例えば、基板が３００ｍｍ基板である場合、シャドウリング４９０は、１５０．２ｍｍ以下の内半径を有し得る。
［００５８］以上で説明されるように、幾つかの実施形態では、基板の端部分を支持するために、端部支持体が利用され得る。しかしながら、幾つかの実施形態では、基板は、複数のピンによって支持され得る。複数のピンは、基板の端部に近接する位置を含む基板上の任意の位置で基板に接触し得る。ピン支持体は、基板の底部応力膜側のパルスレーザ処理を可能にすることができる。さらに、幾つかの実施形態では、基板が端部で安置且つ／又は支持された状態で、基板の裏側がレーザ処理又は加熱され得る。
［００５９］レーザは、例えば、高出力レーザ照射の短いパルス（例えば、約１００ナノ秒未満の時間）を形成することが可能な任意の種類のレーザであり得る。典型的に、約３０を上回るＭ２を有する５００を越える空間モードを有する高いモダリティのレーザが使用される。Ｎｄ：ＹＡＧ、Ｎｄ：ガラス、チタンサファイア、又は他の希土類ドープされた結晶レーザなどの固体レーザが使用されることが多いが、エキシマレーザ、例えばＸｅＣｌ２、ＡｒＦ、又はＫｒＦレーザなどのガスレーザが使用され得る。レーザは、例えば、ｑスイッチング（受動的又は能動的）、ゲイン切り換え、又はモードロックによって切り替えることができる。レーザが放射するビームを遮ってパルスを形成するために、ポッケルスセル（Ｐｏｃｋｅｌｓ ｃｅｌｌ）をレーザの出力の近傍で使用してもよい。概して、パルスレーザ処理に使用可能なレーザは、約１ナノ秒から約１００マイクロ秒の間の時間で、約１００ｍＪから約１０Ｊの間のエネルギー含有量（典型的に、約８ナノ秒で約１Ｊ）を有するレーザ放射のパルスを生成することが可能である。レーザは、約２００ｎｍから約２０００ｎｍの間、例えば、約４００ｎｍから約１０００ｎｍの間、例えば、約５３２ｎｍの波長を有し得る。一実施形態では、レーザは、ｑスイッチ周波数倍加Ｎｄ：ＹＡＧレーザ（ｑ−ｓｗｉｔｃｈｅｄ ｆｒｅｑｕｅｎｃｙ−ｄｏｕｂｌｅｄ Ｎｄ：ＹＡＧ ｌａｓｅｒ）である。レーザは、すべて同じ波長で作動してもよく、又は、レーザのうちの１つ又は複数は、エネルギーモジュール４０２の中で他のレーザとは異なる波長で作動してもよい。所望の出力レベルを実現するためにレーザを増幅してもよい。ほとんどの場合、増幅媒体は、レーザ処理媒体と同じ又は類似した組成となる。個々のレーザパルスは、通常、それ自体によって増幅されるが、幾つかの実施形態では、組み合わせの後にすべてのレーザパルスが増幅され得る。
［００６０］基板に送達される典型的なレーザパルスは、複数のレーザパルスの組み合わせである。複数のパルスは、制御された時間及び互いに対して制御された態様で生成され、組み合わされると、レーザ放射の単一のパルスが生じることになる。この単一のパルスは、エネルギー上昇、期間、及び衰退が制御された一時的且つ空間的エネルギープロファイルを有し、エネルギーの非均一性の空間的分布が制御されている。コントローラ４１２は、各レーザからのパルスの生成を制御するために、各レーザ（例えば、各レーザの各スイッチ）に連結されたパルス発生器（例えば、電圧源に連結された電子タイマー）を有し得る。
［００６１］複数のレーザは、各レーザがパルス制御モジュール４０４内に出現するパルスを生成するように配置される。パルス制御モジュール４０４は、１つ又は複数のパルスコントローラ４０５を有し得る。１つ又は複数のパルスは、パルス制御モジュール４０４から出て、１つ又は複数のパルス成形器４０７を有するパルス成形モジュール４０６に入る。
［００６２］幾つかの実施形態では、レーザ放射は、基板支持体４１０の下方から、デバイス側が上向きの状態で端部支持体に置かれた基板に向けて方向付けられ得る。基板支持体４１０の下方から基板の裏側に向けてレーザ放射を可能にするために、基板支持体４１０内の窓又は開口が設けられ得る。
［００６３］図５は、基板を熱処理するためのシステム５００の概略図である。システム５００は、以上で説明されたように、基板を、ランプアニールによりアニール且つ／又は化学的にフラッシュアニールするように利用されてもよい。さらに、システム５００は、以上で説明されたように、基板の裏側をアニールするために利用され得る。
［００６４］図５は、急速熱処理（ＲＴＰ）チャンバ５００の一実施形態の単純化された等角図である。本開示から利益を得るように適合され得る急速熱処理チャンバの一例としては、カリフォルニア州サンタクララのアプライドマテリアルズ社から入手可能な任意のＶＵＬＣＡＮ（登録商標）チャンバがある。処理チャンバ５００は、非接触型又は磁気浮上型の基板支持体５０４と、内部空間５２０を画定する壁５０８、底部５１０、及び頂部５１２を有するチャンバ本体５０２とを含む。壁５０８は、典型的には、基板５４０（その一部分を図５に示す）の出入りを助ける少なくとも１つの基板アクセスポート５４８を含む。アクセスポートは、移送チャンバ（図示せず）又はロードロックチャンバ（図示せず）に連結されてよく、スリットバルブのようなバルブ（図示せず）で選択的に封止され得る。一実施形態では、基板支持体５０４は環状であり、チャンバ５００は、基板支持体５０４の内径に配置された放射熱源５０６を含む。
［００６５］基板支持体５０４は、内部空間５２０の中で磁気浮揚し、回転するよう適合されている。基板支持体５０４は、処理中に、垂直に上昇及び下降しつつ回転可能であり、且つ、処理前、処理中、又は処理後に、回転せずに上昇又は下降することもできる。この磁気浮揚及び／又は磁気的な回転は、基板支持体を上昇／下降し且つ／又は回転させるために通常使用される可動部品の不存在又は減少による粒子生成を防ぐか、又は最小化する。
［００６６］チャンバ５００は、赤外（ＩＲ）スペクトル内の光を含み得る様々な波長の熱及び光に対して透過性の材料から作製された窓５１４をさらに含む。窓５１４を通して、放射熱源５０６からの光子が基板５４０を加熱し得る。窓５１４は、基板５４０に選択的に接触し且つ基板５４０を選択的に支持するように適合された、窓５１４の上表面に連結された複数のリフトピン５４４を含み得、それにより、処理チャンバ５００に出入りする基板の搬送を容易にする。
［００６７］一実施形態では、放射熱源５０６は、冷媒源５８３に連結された冷媒アセンブリ（図示せず）内に複数のハニカムチューブ５６０を含むハウジングから形成されたランプアセンブリを含む。冷媒源５８３は、水、エチレングリコール、窒素（Ｎ２）、及びヘリウム（Ｈｅ）のうちの１つ又はこれらの組み合わせであってもよい。ハウジングは、冷媒源５８３からの冷媒の流れのための適切な冷却チャネルが形成された銅材料又は他の適切な材料から作製されてもよい。各チューブ５６０は、リフレクタ、及びハニカム状パイプ配置が形成される高輝度ランプアセンブリ又はＩＲ放出体を含み得る。基板５４０の加熱の動的制御は、基板５４０の端から端までの温度を測定するよう適合された、１つ又は複数の温度センサ５１７（以下でより詳細に説明する）により影響を受ける場合がある。
［００６８］ステータアセンブリ５１８は、チャンバ本体５０２の壁５０８を取り囲み、１つ又は複数のアクチュエータアセンブリ５２２に連結されている。アクチュエータアセンブリ５２２は、チャンバ本体５０２の外側に沿ったステータアセンブリ５１８の上昇を制御する。
［００６９］雰囲気制御システム５６４もチャンバ本体５０２の内部空間５２０に連結されている。雰囲気制御システム５６４は、概して、チャンバ圧力を制御するスロットルバルブ及び真空ポンプを含む。雰囲気制御システム５６４は、追加的に、処理ガス又は他のガスを内部空間５２０に供給するためのガス源を含み得る。雰囲気制御システム５６４は、熱堆積処理のための処理ガスを供給するようにさらに適合され得る。
［００７０］処理チャンバ５００は、概して中央処理装置（ＣＰＵ）５３０、サポート回路５２８、及びメモリ５２６を含む、コントローラ５２４をさらに含む。ＣＰＵ５３０は、様々な動作及びサブプロセッサを制御するために産業用設定で使用可能である、任意の形態のコンピュータプロセッサの１つであり得る。メモリ５２６又はコンピュータ可読媒体は、ランダムアクセスメモリ（ＲＡＭ）、読取り専用メモリ（ＲＯＭ）、フロッピーディスク、ハードディスク、又は、ローカル或いは遠隔の、他の任意の形態のデジタルストレージのような１つ又は複数の容易に入手可能なメモリであってよく、典型的には、ＣＰＵ５３０に連結される。サポート回路５２８は、従来の様態でコントローラ５２４をサポートするように、ＣＰＵ５３０に連結される。これらの回路は、キャッシュ、電力供給装置、クロック回路、入出力回路、サブシステムなどを含む。
［００７１］チャンバ５００は、１つ又は複数のセンサ５１６をさらに含み得る。１つ又は複数のセンサ５１６は、概して、チャンバ本体５０２の内部空間５２０の中の基板支持体５０４（又は基板５４０）の浮揚を検出するよう適合されている。センサ５１６は、チャンバ本体５０２及び／又は処理チャンバ５００の他の部分に連結されてもよく、基板支持体５０４と、チャンバ本体５０２の頂部５１２及び／又は底部５１０との間の距離を示す出力を与えるように適合されており、且つ、基板支持体５０４及び／又は基板５４０の位置ずれを検出することもできる。１つ又は複数のセンサ５１６は、コントローラ５２４に連結されている。コントローラ５２４は、センサ５１６から出力メトリックを受信し、基板支持体５０４の少なくとも一部を上昇又は下降させるために１つ又は複数のアクチュエータアセンブリ５２２に信号を供給する。１つ又は複数のセンサ５１６は、超音波型、レーザ型、誘導型、容量性であってもよく、又はチャンバ本体５０２の中の基板支持体５０４の近接度を検出可能な他の種類のセンサであってもよい。
［００７２］チャンバ５００は、処理前、処理中、及び処理後に基板５４０の温度を感知するよう適合され得る１つ又は複数の温度センサ５１７をさらに含む。図５に示す実施形態では、温度センサ５１７は、頂部５１２を貫くように配置されているが、チャンバ本体５０２の内部及び周囲の他の位置を使用してもよい。
［００７３］図６は、基板を熱処理するための装置６００を概略的に示す。特に、装置６００は、ミリ秒アニール処理で利用され得る。さらに、システム６００は、以上で説明されたように、基板の裏側をアニールするために利用され得る。
［００７４］装置６００は、連続波電磁放射モジュール６０１、基板６１４を受容するように構成されたステージ６１６、及び平行移動機構６１８を備えている。連続波電磁放射モジュール６０１は、連続波電磁放射源６０２、及び連続波電磁放射源６０２とステージ６１６との間に配置された集束光学系６２０を備えている。
［００７５］連続波電磁放射源６０２は、光などの電磁放射の「連続波」又は光線を発することが可能である。「連続波」といった場合、放射源が、放射を連続的に発するよう（すなわち、放射のバースト、パルス、又はフラッシュではないよう）構成されていることを意味する。これは、典型的に光のバースト又はフラッシュを用いる、レーザアニーリングで用いられるレーザとは異なる。
［００７６］さらに、連続波電磁放射が、基板表面において又はその近くで吸収される際には、放射は、基板が放射を吸収する範囲内の波長を有する。シリコン基板の場合、連続波電磁放射は、１９０ｎｍから９５０ｎｍの間、例えば、約８１０ｎｍの波長を有する。
［００７７］代替的に、ＵＶにおいて又はＵＶの近くで、高出力連続波電磁放射源の操作が用いられてもよい。このような連続波電磁放射レーザ源が生成する波長は、ほとんどの他の状況では反射性の材料によって強力に吸収される。
［００７８］一実施形態では、連続波電磁放射源６０２は、少なくとも１５秒間、連続的に放射を発することが可能である。別の実施形態では、連続波電磁放射源６０２は、複数のレーザダイオードを含み、各レーザダイオードは、同じ波長で均一且つ空間的にコヒーレントな光を生じさせる。レーザダイオードの出力は、０．５ｋＷから５０ｋＷの範囲内（例えば、約５ｋＷ）にある。適切なレーザダイオードは、カリフォルニア州サンタクララのＣｏｈｅｒｅｎｔ Ｉｎｃ．、カリフォルニア州のＳｐｅｃｔｒａ−Ｐｈｙｓｉｃｓ、又はミズーリ州セントチャールズのＣｕｔｔｉｎｇ Ｅｄｇｅ Ｏｐｔｒｏｎｉｃｓ， Ｉｎｃ．によって製作される。レーザダイオードの一例は、Ｃｕｔｔｉｎｇ Ｅｄｇｅ Ｏｐｔｒｏｎｉｃｓ， Ｉｎｃ．によって製作されるが、別の適切なレーザダイオードは、レーザダイオードモジュール毎に４０から４８０ワットの連続波出力を供給するＳｐｅｃｔｒａ−Ｐｈｙｓｉｃｓ製のＭＯＮＳＯＯＮ（登録商標）マルチバーモジュール（ＭＢＭ）である。
［００７９］集束光学系６２０は、連続波電磁放射源６０２からの放射６０４を実質的に平行なビーム６０８へとコリメートする１つ又は複数のコリメータ６０６を含む。コリメートされた放射６０８は、次いで、少なくとも１つのレンズ６１０によって集束され、基板６１４の上面６２４において放射６２２のラインとなる。
［００８０］レンズ６１０は、放射を一本のラインに集束し得る、任意の適切なレンズ又は一連のレンズである。一実施形態で、レンズ６１０は、円筒状レンズであってもよい。代替的に、レンズ６１０は、１つ又は複数の凹レンズ、凸レンズ、平面鏡、凹面鏡、凸面鏡、屈折レンズ、回折レンズ、フレネルレンズ、屈折率分布レンズなどであってもよい。
［００８１］ステージ６１６は、以下で説明するように、基板を平行移動させるためのプラットフォームを含み得る。ステージ６１６は、基板の裏側処理のための、図３の端部支持体３９０に類似する端部支持体を含み得る。
［００８２］以上で説明されるように、幾つかの実施形態では、基板の端部分を支持するために、端部支持体が利用され得る。しかしながら、幾つかの実施形態では、基板は、複数のピンによって支持され得る。複数のピンは、基板の端部に近接する位置を含む基板上の任意の位置で基板に接触し得る。ピン支持体は、基板の底部応力膜側の熱処理を可能にすることができる。さらに、幾つかの実施形態では、基板が端部で安置且つ／又は支持された状態で、基板の裏側が熱処理され得る。
［００８３］装置６００は、ステージ６１６及び放射６２２のラインを互いに対して平行移動させるように構成された平行移動機構６１８をさらに含む。一実施形態では、平行移動機構６１８は、ステージ６１６に連結されており、ステージ６１６を連続波電磁放射源６０２及び／又は集束光学系６２０に対して移動させる。別の実施形態では、平行移動機構は、連続波電磁放射源６０２及び集束光学系６２０の両方に連結されており、連続波電磁放射源６０２及び／又は集束光学系６２０をステージ６１６に対して移動させる。さらに別の実施形態では、平行移動機構６１８は、連続波電磁放射源６０２、集束光学系６２０、及びステージ６１６を移動させる。コンベヤシステム、ラック・アンド・ピニオンシステムなどの任意の適切な平行移動機構を使用してもよい。
［００８４］幾つかの実施形態では、装置６００は、高い熱応力から基板６１４の端部を遮蔽するシャドウリング６９０を備えている。上述のように、シャドウリング６９０は、ステージ６１６上の基板の望ましくない運動を防ぐように寸法形成され得る。
［００８５］図７は、エッチングリアクタ７００の概略図を示す。エッチングリアクタ７００は、以上で説明されたように、基板の裏側をエッチングするように利用され得る。
［００８６］特定の実施形態では、エッチングリアクタ７００は、イオンラジカルシールド７７０を含み得る。本明細書に開示された教示との使用に適合され得る適切なリアクタには、例えば、脱結合プラズマ源（ＤＰＳ（登録商標））ＩＩリアクタ、又はテトラＩ及びテトラＩＩフォトマスクエッチングシステムが含まれ、これらすべては、カリフォルニア州サンタクララのＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃ．から入手可能である。ＤＰＳ（登録商標）ＩＩリアクタは、さらにＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃ．から入手可能である、ＣＥＮＴＵＲＡ（登録商標）一体型半導体ウエハ処理システムの処理モジュールとして使用されてもよい。本明細書に示すリアクタ７００の特定の実施形態は、例示を目的として提示されており、本開示の範囲を制限するように使用されてはならない。
［００８７］リアクタ７００は、概して、導電体（壁）７０４内に基板ペデスタル７２４を有する処理チャンバ７０２、及びコントローラ７４６を備えている。チャンバ７０２は、実質的に平らな誘電体天井部７０８を有する。チャンバ７０２の他の修正形態は、例えばドーム形状の天井などの他の種類の天井部を有してもよい。アンテナ７１０が天井７０８の上に配置されている。アンテナ７１０は、選択的に制御され得る１つ又は複数の誘導コイル素子を備えている（図７では２つの同軸素子７１０ａ及び７１０ｂが示されている）。アンテナ７１０は、第１のマッチングネットワーク７１４を通して、プラズマ出力源７１２に連結される。プラズマ出力源７１２は、通常、約５０ｋＨｚから約１３．５６ＭＨｚまでの範囲で調整可能な周波数で、最大約３０００Ｗ生成することができる。
［００８８］基板ペデスタル（カソード）７２４は、第２のマッチングネットワーク７４２を通して、バイアス電源７４０に連結される。バイアス電源７４０は、通常、常時電力又はパルス電力のいずれかを発生させることが可能な、およそ１３．５６ＭＨｚの周波数での、最大約５００Ｗの電源である。代替的に、電源７４０は、直流電源、又はパルス直流電源であり得る。
［００８９］一実施形態では、基板支持ペデスタル７２４は、基板端部支持をもたらす。一実施形態では、基板支持ペデスタル７２４は、静電チャック７６０を備えている。静電チャック７６０は、少なくとも１つのクランプ電極７３２を備え、チャック電源７６６によって制御される。代替的な実施形態では、基板ペデスタル７２４は、サセプタクランプリング、機械式チャックのような基板保持機構を備えてもよい。
［００９０］基板（レチクル）７２２を基板支持用ペデスタル７２４に固定するためにレチクルアダプタ７８２が使用される。レチクルアダプタ７８２は、通常、ペデスタル７２４の上面（例えば、静電チャック７６０）を覆うようにフライス加工された下部７８４と、基板７２２を保持するように寸法形成された開口部７８８を有する最上部７８６とを含む。開口部７８８は、概して、ペデスタル７２４に対して実質的に中心にある。アダプタ７８２は、概して、耐エッチング、耐高温材料（例えば、ポリイミド、セラミック、石英）の単体で形成されている。エッジリング７２６が、アダプタ７８２を覆い、且つ／又はアダプタ７８２をペデスタル７２４に固定し得る。
［００９１］昇降機構７３８は、アダプタ７８２を昇降させるように用いられ、そして、基板７２２を基板支持用ペデスタル７２４上に置くか又はそこから離すように用いられる。概して、昇降機構７６２は、それぞれのガイド孔７３６を通って移動する複数のリフトピン７３０（一個のリフトピンが図示）を備えている。
［００９２］動作中、基板７２２の温度は、基板ペデスタル７２４の温度を安定化させることにより制御される。一実施形態では、基板支持ペデスタル７２４は、抵抗ヒータ７４４、及びヒートシンク７２８を備えている。抵抗ヒータ７４４は、概して、少なくとも１つの加熱素子７３４を備え、ヒータ電源７６８により制御される。ガス源７５６からの裏側ガス（例えば、ヘリウム（Ｈｅ））は、ガス導管７５８を介してチャネルに供給される。これらのチャネルは、基板７２２の下方のペデスタル面内に形成されている。裏側ガスは、ペデスタル７２４と基板７２２との間の熱伝達を容易にするために使用される。処理中、ペデスタル７２４は、内蔵された抵抗ヒータ７４４により定常温度まで加熱可能である。これにより、ヘリウム裏側ガスとの組み合わせで、基板７２２の均一加熱が促進される。このような熱的制御を用いて、基板７２２を約０から約３５０℃の間の温度に維持することができる。
［００９３］イオン・ラジカルシールド７７０は、ペデスタル７２４の上方でチャンバ７０２内に配置されている。イオン・ラジカルシールド７７０は、チャンバ壁７０４とペデスタル７２４から電気的に絶縁され、通常、実質的に平らなプレート７７２及び複数の脚部７７６を備えている。プレート７７２は、チャンバ７０２内で、ペデスタルの上方で脚部７７６によって支持されている。プレート７７２は、プレート７７２の表面における所望の開口領域を画定する１つ又は複数の開口部（開孔）７７４を画定する。イオン・ラジカルシールド７７０の開口領域は、処理チャンバ７０２の上部処理容積７７８で形成されたプラズマから、イオン・ラジカルシールド７７０と基板７２２との間に置かれた下部領域容積７８０まで通過するイオン量を制御する。開口領域が大きくなるほど、より多くのイオンがイオン・ラジカルシールド７７０を通過することができる。そのため、開孔７７４の大きさは、容積７８０のイオン密度を制御する。結果的に、シールド７７０はイオンフィルタとなる。
［００９４］図８は、複数の基板処理チャンバ８１２が取り付けられたクラスタツール８１０の上面概略図を示す。図８に示されたものと同様のクラスタツールは、カリフォルニア州サンタクララのＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ， Ｉｎｃ．から入手可能である。クラスタツール８１０は、基板を、様々なツールと、本明細書で説明されたチャンバとの間で移送するための移送チャンバとして利用され得る。
［００９５］このツールは、ロードロックチャンバ８２０と、基板を、システム内のある位置から別の位置へと、特に、複数の基板処理チャンバ８１２間で移動させるための基板ハンドリングモジュール８１６を有する移送チャンバ８１８とを含む。この特定のツールは、移送チャンバの周りで径方向に位置付けされた基板処理チャンバ８１２を最大４個まで収容するように示されているが、基板処理チャンバ８１２を任意の数収容することができると考えられている。
［００９６］本開示の利点は、基板の底部の処理が、熱的（例えば、表面加熱技法、高表面放射照度レーザ（ｈｉｇｈ ｓｕｒｆａｃｅ ｉｒｒａｄｉａｎｃｅ ｌａｓｅｒ）、又はフラッシュランプの使用を介する）又は組成的に、基板の上部構造に影響を与える可能性が低いことを含む。さらに、基板の底部からのストレインは、基板の上部で行われる任意の処理から離れていれば、より一貫性を有する。さらに、後続の処理で生じたストレインを補うために、基板に底部に対してさらに調節を行うことができる。一旦加熱されると、基板の裏側に行われた注入が、基板の前面の他の熱応力を弱める。
［００９７］以上の記述は本開示の実施形態を対象としているが、本開示の基本的な範囲から逸脱することなく、本開示の他の実施形態及びさらなる実施形態を考案してもよい。本開示の範囲は、下記の特許請求の範囲によって決定される。

Claims (16)

  1. 前面に形成された装置を有する基板を処理するための方法であって、
    前記基板の裏側に非金属の膜を堆積し、その後
    前記膜内のストレインを調節するために前記基板の前記裏側を、前記基板における応力又はストレインに基づく所望のパターンに従ってレーザアニールし、その後、
    前記膜内のストレインを調節するために前記基板の前記裏側に注入を行う
    ことを含む方法。
  2. 前記膜が、５０ｎｍと１００ｎｍとの間の深さで堆積される、請求項１に記載の方法。
  3. 前記膜の領域が、前記基板の前記前面のダイに対応する、請求項２に記載の方法。
  4. 前記膜が、前記基板内へと溶解又は拡散する、請求項１に記載の方法。
  5. 前記レーザアニールすることが、スポットアニールであり、前記スポットアニールが、応力のパターンを生成するために前記基板の前記裏側の選択された位置で行われる、請求項１に記載の方法。
  6. 前記基板の前記裏側をエッチングすることと、
    パターニングのために前記基板を位置合わせすることと、
    前記基板における歪みを位置特定することと、
    前記基板を平らにすることにより、前記歪みを補うことと
    をさらに含む、請求項１に記載の方法。
  7. 前記膜が、窒化物、アモルファスカーボン、又は金属シリサイドのうちの１つを含む、請求項１に記載の方法。
  8. 前面に形成された装置を有する基板を処理するための方法であって、
    前記基板内のストレインを調節するために、前記基板の裏側を、前記基板における応力又はストレインに基づく所望のパターンに従ってレーザアニールし、その後
    前記基板内のストレインを調節するために、前記基板の前記裏側に注入を行い、その後
    前記基板の前記裏側をエッチングし、その後
    パターニングのために前記基板を位置合わせする
    ことを含む方法。
  9. ５０ｎｍと１００ｎｍとの間の深さで、膜を前記基板の前記裏側に堆積することをさらに含む、請求項８に記載の方法。
  10. 前記膜の領域が、前記基板の前記前面のダイに対応する、請求項９に記載の方法。
  11. 前記膜が、前記基板内へと溶解又は拡散する、請求項９に記載の方法。
  12. 前記レーザアニールすることが、スポットアニールであり、前記スポットアニールが、応力のパターンを生成するために前記基板の前記裏側の選択された位置で行われる、請求項８に記載の方法。
  13. 前記レーザアニールすることが、ナノ秒アニール処理又はミリ秒アニール処理である、請求項８に記載の方法。
  14. 前記基板における歪みを位置特定することと、
    前記基板を平らにすることにより、前記歪みを補うことと
    をさらに含む、請求項８に記載の方法。
  15. 基板を処理するためのツールであって、
    前記基板の裏側に複数の膜層を堆積するための堆積チャンバ、
    前記複数の膜層内のストレインを調節するために、前記基板の前記裏側の前記複数の膜層を、前記基板における応力又はストレインに基づく所望のパターンに従ってアニールするためのレーザアニールチャンバであって、基板端部支持体を備えている、レーザアニールチャンバ、
    前記基板の前記裏側をエッチングするためのエッチングチャンバであって、基板端部支持体を備えている、エッチングチャンバ、及び
    前記基板を、前記堆積チャンバと、前記レーザアニールチャンバと、前記エッチングチャンバとの間で移送するために動作可能に接続された移送チャンバ
    を備えているツール。
  16. 前記複数の膜層内のストレインを調節するために、前記基板の前記裏側に注入を行うための注入チャンバを更に備える、請求項１５に記載のツール。
JP2018523481A 2015-11-09 2016-10-10 底部処理 Active JP6971229B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201562252901P 2015-11-09 2015-11-09
US62/252,901 2015-11-09
US201662306150P 2016-03-10 2016-03-10
US62/306,150 2016-03-10
PCT/US2016/056220 WO2017083037A1 (en) 2015-11-09 2016-10-10 Bottom processing

Publications (3)

Publication Number Publication Date
JP2018536990A JP2018536990A (ja) 2018-12-13
JP2018536990A5 JP2018536990A5 (ja) 2019-11-21
JP6971229B2 true JP6971229B2 (ja) 2021-11-24

Family

ID=58663719

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018523481A Active JP6971229B2 (ja) 2015-11-09 2016-10-10 底部処理

Country Status (7)

Country Link
US (1) US10128197B2 (ja)
JP (1) JP6971229B2 (ja)
KR (2) KR102742588B1 (ja)
CN (3) CN116435167A (ja)
DE (1) DE112016005136T5 (ja)
TW (2) TWI729498B (ja)
WO (1) WO2017083037A1 (ja)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10418264B2 (en) * 2016-06-08 2019-09-17 Hermes-Epitek Corporation Assembling device used for semiconductor equipment
US10510575B2 (en) 2017-09-20 2019-12-17 Applied Materials, Inc. Substrate support with multiple embedded electrodes
US10916416B2 (en) * 2017-11-14 2021-02-09 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor wafer with modified surface and fabrication method thereof
KR102612989B1 (ko) 2017-12-01 2023-12-11 어플라이드 머티어리얼스, 인코포레이티드 고 에칭 선택성 비정질 탄소 막
JP2020047617A (ja) * 2018-09-14 2020-03-26 キオクシア株式会社 基板処理装置、半導体装置の製造方法、および被加工基板
DE102019211447B4 (de) * 2019-07-31 2023-06-01 Robert Bosch Gmbh Verfahren zum Laserrichten von Führungsschienen
TWI868445B (zh) * 2021-04-27 2025-01-01 美商應用材料股份有限公司 用於半導體處理的應力與覆蓋管理
WO2023272634A1 (en) 2021-06-30 2023-01-05 Yangtze Memory Technologies Co., Ltd. Three-dimensional memory devices
WO2023272592A1 (en) 2021-06-30 2023-01-05 Yangtze Memory Technologies Co., Ltd. Three-dimensional memory devices and methods for forming the same
WO2023272614A1 (en) 2021-06-30 2023-01-05 Yangtze Memory Technologies Co., Ltd. Three-dimensional memory devices and methods for forming the same
WO2023272623A1 (en) 2021-06-30 2023-01-05 Yangtze Memory Technologies Co., Ltd. Three-dimensional memory devices and methods for forming the same
CN116058090A (zh) 2021-06-30 2023-05-02 长江存储科技有限责任公司 三维存储器装置及其形成方法
WO2023272638A1 (en) 2021-06-30 2023-01-05 Yangtze Memory Technologies Co., Ltd. Three-dimensional memory devices and methods for forming the same
WO2023272627A1 (en) 2021-06-30 2023-01-05 Yangtze Memory Technologies Co., Ltd. Three-dimensional memory devices and methods for forming the same
WO2023272611A1 (en) 2021-06-30 2023-01-05 Yangtze Memory Technologies Co., Ltd. Three-dimensional memory devices and methods for forming the same
US12394618B2 (en) * 2021-07-08 2025-08-19 Tokyo Electron Limited Method of adjusting wafer shape using multi-directional actuation films
WO2023028729A1 (en) * 2021-08-30 2023-03-09 Yangtze Memory Technologies Co., Ltd. Wafer stress control and semiconductor structure
US12094726B2 (en) 2021-12-13 2024-09-17 Applied Materials, Inc. Adapting electrical, mechanical, and thermal properties of package substrates
JP7809596B2 (ja) * 2022-06-15 2026-02-02 キオクシア株式会社 接合装置、接合方法、及び半導体装置の製造方法
TW202431354A (zh) * 2022-09-28 2024-08-01 美商應用材料股份有限公司 應力管理期間全域曲率的校正
CN115642112A (zh) * 2022-11-24 2023-01-24 西安奕斯伟材料科技有限公司 一种用于硅片的背封装置及背封方法

Family Cites Families (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5296385A (en) 1991-12-31 1994-03-22 Texas Instruments Incorporated Conditioning of semiconductor wafers for uniform and repeatable rapid thermal processing
JPH05315371A (ja) * 1992-05-12 1993-11-26 Fujitsu Ltd 化合物半導体装置の製造方法
JP2001511608A (ja) * 1997-07-29 2001-08-14 シリコン ジェネシス コーポレイション プラズマ侵入型イオン注入を使用するクラスタツール方法及び装置
JP3161450B2 (ja) * 1999-02-02 2001-04-25 日本電気株式会社 基板処理装置、ガス供給方法、及び、レーザ光供給方法
JP3505678B2 (ja) * 1999-08-25 2004-03-08 住友重機械工業株式会社 ウエハの歪修正装置
JP2001274048A (ja) * 2000-03-24 2001-10-05 Hitachi Ltd 半導体装置の製造方法及び加工装置
KR20020034492A (ko) 2000-11-02 2002-05-09 박종섭 반도체 소자의 제조방법
JP4653374B2 (ja) * 2001-08-23 2011-03-16 セイコーエプソン株式会社 電気光学装置の製造方法
US7208380B2 (en) 2004-03-22 2007-04-24 Texas Instruments Incorporated Interface improvement by stress application during oxide growth through use of backside films
US7244311B2 (en) * 2004-10-13 2007-07-17 Lam Research Corporation Heat transfer system for improved semiconductor processing uniformity
US7432177B2 (en) 2005-06-15 2008-10-07 Applied Materials, Inc. Post-ion implant cleaning for silicon on insulator substrate preparation
JP2007194514A (ja) * 2006-01-23 2007-08-02 Mitsubishi Electric Corp 半導体装置の製造方法
US7781715B2 (en) * 2006-09-20 2010-08-24 Fujifilm Corporation Backside illuminated imaging device, semiconductor substrate, imaging apparatus and method for manufacturing backside illuminated imaging device
US20080128019A1 (en) * 2006-12-01 2008-06-05 Applied Materials, Inc. Method of metallizing a solar cell substrate
US7776746B2 (en) 2007-02-28 2010-08-17 Alpha And Omega Semiconductor Incorporated Method and apparatus for ultra thin wafer backside processing
US8846532B2 (en) 2007-02-28 2014-09-30 Alpha And Omega Semiconductor Incorporated Method and apparatus for ultra thin wafer backside processing
KR101749044B1 (ko) 2008-05-02 2017-06-20 어플라이드 머티어리얼스, 인코포레이티드 회전하는 기판들에 대한 비 방사상 온도 제어를 위한 시스템
US20090278287A1 (en) * 2008-05-12 2009-11-12 Yun Wang Substrate processing with reduced warpage and/or controlled strain
US20100109060A1 (en) 2008-11-06 2010-05-06 Omnivision Technologies Inc. Image sensor with backside photodiode implant
JP2010225830A (ja) 2009-03-24 2010-10-07 Mitsumi Electric Co Ltd 半導体装置の製造方法
EP2454752B1 (en) * 2009-07-15 2015-09-09 Silanna Semiconductor U.S.A., Inc. Semiconductor-on-insulator with backside heat dissipation
SG169302A1 (en) * 2009-08-25 2011-03-30 Rohm & Haas Elect Mat Enhanced method of forming nickel silicides
JP2011119472A (ja) * 2009-12-03 2011-06-16 Panasonic Corp 半導体製造装置
JP5615207B2 (ja) * 2011-03-03 2014-10-29 株式会社東芝 半導体装置の製造方法
CN102420176A (zh) * 2011-06-15 2012-04-18 上海华力微电子有限公司 一种改善半导体晶片翘曲的方法
US8466530B2 (en) 2011-06-30 2013-06-18 Taiwan Semiconductor Manufacturing Company, Ltd. Co-implant for backside illumination sensor
WO2013130191A1 (en) * 2012-02-29 2013-09-06 Applied Materials, Inc. Abatement and strip process chamber in a load lock configuration
CN103094098A (zh) * 2013-01-14 2013-05-08 陆伟 一种解决晶圆破片的方法
US9318367B2 (en) * 2013-02-27 2016-04-19 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET structure with different fin heights and method for forming the same
JP2015012241A (ja) * 2013-07-01 2015-01-19 ソニー株式会社 撮像素子およびその製造方法、ならびに電子機器
KR102133490B1 (ko) * 2013-11-11 2020-07-13 에스케이하이닉스 주식회사 트랜지스터, 트랜지스터의 제조 방법 및 트랜지스터를 포함하는 전자장치
TWI559371B (zh) * 2014-04-09 2016-11-21 東京威力科創股份有限公司 來自疊對之晶圓彎曲的修正方法
US9159621B1 (en) * 2014-04-29 2015-10-13 Applied Materials, Inc. Dicing tape protection for wafer dicing using laser scribe process
JP6510310B2 (ja) * 2014-05-12 2019-05-08 ローム株式会社 半導体装置
US9881788B2 (en) * 2014-05-22 2018-01-30 Lam Research Corporation Back side deposition apparatus and applications
WO2015195272A1 (en) * 2014-06-20 2015-12-23 Applied Materials, Inc. Methods for reducing semiconductor substrate strain variation
US9613870B2 (en) * 2015-06-30 2017-04-04 International Business Machines Corporation Gate stack formed with interrupted deposition processes and laser annealing

Also Published As

Publication number Publication date
US10128197B2 (en) 2018-11-13
TWI729498B (zh) 2021-06-01
WO2017083037A1 (en) 2017-05-18
DE112016005136T5 (de) 2018-07-26
CN108352298B (zh) 2023-04-18
KR20230152092A (ko) 2023-11-02
CN108352298A (zh) 2018-07-31
TW202015095A (zh) 2020-04-16
TW201727696A (zh) 2017-08-01
KR20180069920A (ko) 2018-06-25
CN116435167A (zh) 2023-07-14
US20170133328A1 (en) 2017-05-11
KR102584138B1 (ko) 2023-10-04
JP2018536990A (ja) 2018-12-13
KR102742588B1 (ko) 2024-12-16
TWI675393B (zh) 2019-10-21
CN116435172A (zh) 2023-07-14

Similar Documents

Publication Publication Date Title
JP6971229B2 (ja) 底部処理
US10020204B2 (en) Bottom processing
US7109087B2 (en) Absorber layer for DSA processing
TWI692047B (zh) 用於epi製程之晶圓加熱的二極體雷射
US7838431B2 (en) Method for surface treatment of semiconductor substrates
US20070243721A1 (en) Absorber layer for dsa processing
KR101124408B1 (ko) 매립된 종의 선형 포커싱된 레이저-어닐링
US11469108B2 (en) System, semiconductor device and method
TWI724822B (zh) 用於epi製程之晶圓加熱的二極體雷射
WO2001035041A2 (en) Method for rapid thermal processing of substrates

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191010

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20191010

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20201110

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20201222

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20210322

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210422

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210831

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20210930

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20211101

R150 Certificate of patent or registration of utility model

Ref document number: 6971229

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250