JP2018536990A5 - - Google Patents

Download PDF

Info

Publication number
JP2018536990A5
JP2018536990A5 JP2018523481A JP2018523481A JP2018536990A5 JP 2018536990 A5 JP2018536990 A5 JP 2018536990A5 JP 2018523481 A JP2018523481 A JP 2018523481A JP 2018523481 A JP2018523481 A JP 2018523481A JP 2018536990 A5 JP2018536990 A5 JP 2018536990A5
Authority
JP
Japan
Prior art keywords
substrate
back side
annealing
film
chamber
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018523481A
Other languages
English (en)
Other versions
JP6971229B2 (ja
JP2018536990A (ja
Filing date
Publication date
Application filed filed Critical
Priority claimed from PCT/US2016/056220 external-priority patent/WO2017083037A1/en
Publication of JP2018536990A publication Critical patent/JP2018536990A/ja
Publication of JP2018536990A5 publication Critical patent/JP2018536990A5/ja
Application granted granted Critical
Publication of JP6971229B2 publication Critical patent/JP6971229B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Claims (15)

  1. 前面に形成された装置を有する基板を処理するための方法であって、
    前記基板の裏側に非金属の膜を堆積その後
    前記膜内のストレインを調節するために前記基板の前記裏側をレーザアニールその後、
    前記膜内のストレインを調節するために前記基板の前記裏側に注入を行う
    とを含む方法。
  2. 前記膜が、50nmと100nmとの間の深さで堆積される、請求項1に記載の方法。
  3. 前記膜の領域が、前記基板の前記前面のダイに対応する、請求項2に記載の方法。
  4. 前記膜が、前記基板内へと溶解又は拡散する、請求項1に記載の方法。
  5. 前記レーザアニールすることが、スポットアニールであり、前記スポットアニールが、応力のパターンを生成するために前記基板の前記裏側の選択された位置で行われる、請求項1に記載の方法。
  6. 前記基板の前記裏側をエッチングすることと、
    パターニングのために前記基板を位置合わせすることと、
    前記基板における歪みを位置特定することと、
    前記基板を平らにすることにより、前記歪みを補うことと
    をさらに含む、請求項1に記載の方法。
  7. 前記膜が、窒化物、アモルファスカーボン、又は金属シリサイドのうちの1つを含む、請求項1に記載の方法。
  8. 前面に形成された装置を有する基板を処理するための方法であって、
    基板内のストレインを調節するために、前記基板の裏側をレーザアニールその後
    基板内のストレインを調節するために、前記基板の前記裏側に注入を行その後
    前記基板の前記裏側をエッチングその後
    パターニングのために前記基板を位置合わせする
    とを含む方法。
  9. 50nmと100nmとの間の深さで、膜を前記基板の前記裏側に堆積することをさらに含む、請求項8に記載の方法。
  10. 前記膜の領域が、前記基板の前記前面のダイに対応する、請求項9に記載の方法。
  11. 前記膜が、前記基板内へと溶解又は拡散する、請求項9に記載の方法。
  12. 前記アニールすることが、スポットアニールであり、前記スポットアニールが、前記基板の前記裏側の選択された位置で行われる、請求項8に記載の方法。
  13. 前記レーザアニールすることが、ナノ秒アニール処理又はミリ秒アニール処理である、請求項8に記載の方法。
  14. 前記基板における歪みを位置特定することと、
    前記基板を平らにすることにより、前記歪みを補うことと
    をさらに含む、請求項8に記載の方法。
  15. 基板を処理するためのツールであって、
    前記基板の裏側に複数の膜層を堆積するための堆積チャンバ、
    前記基板の前記裏側の前記複数の膜層をアニールするためのレーザアニールチャンバであって、基板端部支持体を備えている、レーザアニールチャンバ、
    前記基板の前記裏側をエッチングするためのエッチングチャンバであって、基板端部支持体を備えている、エッチングチャンバ、及び
    前記基板を、前記堆積チャンバと、前記アニールチャンバと、前記エッチングチャンバとの間で移送するために動作可能に接続された移送チャンバ
    を備えているツール。
JP2018523481A 2015-11-09 2016-10-10 底部処理 Active JP6971229B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201562252901P 2015-11-09 2015-11-09
US62/252,901 2015-11-09
US201662306150P 2016-03-10 2016-03-10
US62/306,150 2016-03-10
PCT/US2016/056220 WO2017083037A1 (en) 2015-11-09 2016-10-10 Bottom processing

Publications (3)

Publication Number Publication Date
JP2018536990A JP2018536990A (ja) 2018-12-13
JP2018536990A5 true JP2018536990A5 (ja) 2019-11-21
JP6971229B2 JP6971229B2 (ja) 2021-11-24

Family

ID=58663719

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018523481A Active JP6971229B2 (ja) 2015-11-09 2016-10-10 底部処理

Country Status (7)

Country Link
US (1) US10128197B2 (ja)
JP (1) JP6971229B2 (ja)
KR (2) KR102584138B1 (ja)
CN (3) CN116435167A (ja)
DE (1) DE112016005136T5 (ja)
TW (2) TWI729498B (ja)
WO (1) WO2017083037A1 (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10418264B2 (en) * 2016-06-08 2019-09-17 Hermes-Epitek Corporation Assembling device used for semiconductor equipment
US10510575B2 (en) * 2017-09-20 2019-12-17 Applied Materials, Inc. Substrate support with multiple embedded electrodes
US10916416B2 (en) * 2017-11-14 2021-02-09 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor wafer with modified surface and fabrication method thereof
KR102612989B1 (ko) * 2017-12-01 2023-12-11 어플라이드 머티어리얼스, 인코포레이티드 고 에칭 선택성 비정질 탄소 막
JP2020047617A (ja) * 2018-09-14 2020-03-26 キオクシア株式会社 基板処理装置、半導体装置の製造方法、および被加工基板
DE102019211447B4 (de) * 2019-07-31 2023-06-01 Robert Bosch Gmbh Verfahren zum Laserrichten von Führungsschienen
CN115867970A (zh) 2021-06-30 2023-03-28 长江存储科技有限责任公司 三维存储器装置及其形成方法
WO2023272592A1 (en) 2021-06-30 2023-01-05 Yangtze Memory Technologies Co., Ltd. Three-dimensional memory devices and methods for forming the same
CN116018889A (zh) 2021-06-30 2023-04-25 长江存储科技有限责任公司 三维存储器装置及其形成方法
CN115836387A (zh) 2021-06-30 2023-03-21 长江存储科技有限责任公司 三维存储器装置及其形成方法
WO2023028729A1 (en) * 2021-08-30 2023-03-09 Yangtze Memory Technologies Co., Ltd. Wafer stress control and semiconductor structure
US12094726B2 (en) 2021-12-13 2024-09-17 Applied Materials, Inc. Adapting electrical, mechanical, and thermal properties of package substrates
JP2023183276A (ja) * 2022-06-15 2023-12-27 キオクシア株式会社 接合装置、接合方法、及び半導体装置の製造方法
US20240105641A1 (en) * 2022-09-28 2024-03-28 Applied Materials, Inc. Correction of global curvature during stress management
CN115642112A (zh) * 2022-11-24 2023-01-24 西安奕斯伟材料科技有限公司 一种用于硅片的背封装置及背封方法

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5296385A (en) 1991-12-31 1994-03-22 Texas Instruments Incorporated Conditioning of semiconductor wafers for uniform and repeatable rapid thermal processing
JPH05315371A (ja) * 1992-05-12 1993-11-26 Fujitsu Ltd 化合物半導体装置の製造方法
GB2343550A (en) * 1997-07-29 2000-05-10 Silicon Genesis Corp Cluster tool method and apparatus using plasma immersion ion implantation
JP3161450B2 (ja) 1999-02-02 2001-04-25 日本電気株式会社 基板処理装置、ガス供給方法、及び、レーザ光供給方法
JP3505678B2 (ja) * 1999-08-25 2004-03-08 住友重機械工業株式会社 ウエハの歪修正装置
JP2001274048A (ja) * 2000-03-24 2001-10-05 Hitachi Ltd 半導体装置の製造方法及び加工装置
KR20020034492A (ko) 2000-11-02 2002-05-09 박종섭 반도체 소자의 제조방법
JP4653374B2 (ja) * 2001-08-23 2011-03-16 セイコーエプソン株式会社 電気光学装置の製造方法
US7208380B2 (en) 2004-03-22 2007-04-24 Texas Instruments Incorporated Interface improvement by stress application during oxide growth through use of backside films
US7244311B2 (en) * 2004-10-13 2007-07-17 Lam Research Corporation Heat transfer system for improved semiconductor processing uniformity
US7432177B2 (en) 2005-06-15 2008-10-07 Applied Materials, Inc. Post-ion implant cleaning for silicon on insulator substrate preparation
JP2007194514A (ja) * 2006-01-23 2007-08-02 Mitsubishi Electric Corp 半導体装置の製造方法
US20080128019A1 (en) * 2006-12-01 2008-06-05 Applied Materials, Inc. Method of metallizing a solar cell substrate
US7776746B2 (en) 2007-02-28 2010-08-17 Alpha And Omega Semiconductor Incorporated Method and apparatus for ultra thin wafer backside processing
US8846532B2 (en) 2007-02-28 2014-09-30 Alpha And Omega Semiconductor Incorporated Method and apparatus for ultra thin wafer backside processing
CN102017101B (zh) 2008-05-02 2014-06-04 应用材料公司 用于旋转基板的非径向温度控制系统
US20090278287A1 (en) * 2008-05-12 2009-11-12 Yun Wang Substrate processing with reduced warpage and/or controlled strain
US20100109060A1 (en) 2008-11-06 2010-05-06 Omnivision Technologies Inc. Image sensor with backside photodiode implant
JP2010225830A (ja) 2009-03-24 2010-10-07 Mitsumi Electric Co Ltd 半導体装置の製造方法
EP2937898A1 (en) * 2009-07-15 2015-10-28 Silanna Semiconductor U.S.A., Inc. Semiconductor-on-insulator with backside heat dissipation
EP2290128B1 (en) * 2009-08-25 2013-10-02 Rohm and Haas Electronic Materials, L.L.C. Enhanced method of forming nickel silicides
JP2011119472A (ja) * 2009-12-03 2011-06-16 Panasonic Corp 半導体製造装置
JP5615207B2 (ja) * 2011-03-03 2014-10-29 株式会社東芝 半導体装置の製造方法
CN102420176A (zh) * 2011-06-15 2012-04-18 上海华力微电子有限公司 一种改善半导体晶片翘曲的方法
US8466530B2 (en) 2011-06-30 2013-06-18 Taiwan Semiconductor Manufacturing Company, Ltd. Co-implant for backside illumination sensor
CN104137248B (zh) * 2012-02-29 2017-03-22 应用材料公司 配置中的除污及剥除处理腔室
CN103094098A (zh) * 2013-01-14 2013-05-08 陆伟 一种解决晶圆破片的方法
US9318367B2 (en) * 2013-02-27 2016-04-19 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET structure with different fin heights and method for forming the same
JP2015012241A (ja) * 2013-07-01 2015-01-19 ソニー株式会社 撮像素子およびその製造方法、ならびに電子機器
KR102133490B1 (ko) * 2013-11-11 2020-07-13 에스케이하이닉스 주식회사 트랜지스터, 트랜지스터의 제조 방법 및 트랜지스터를 포함하는 전자장치
US9824894B2 (en) * 2014-04-09 2017-11-21 Tokyo Electron Limited Method for correcting wafer bow from overlay
US9159621B1 (en) * 2014-04-29 2015-10-13 Applied Materials, Inc. Dicing tape protection for wafer dicing using laser scribe process
JP6510310B2 (ja) * 2014-05-12 2019-05-08 ローム株式会社 半導体装置
WO2015195272A1 (en) * 2014-06-20 2015-12-23 Applied Materials, Inc. Methods for reducing semiconductor substrate strain variation
US9613870B2 (en) * 2015-06-30 2017-04-04 International Business Machines Corporation Gate stack formed with interrupted deposition processes and laser annealing

Similar Documents

Publication Publication Date Title
JP2018536990A5 (ja)
JP2008505486A5 (ja)
JP2016537292A5 (ja)
TW200741972A (en) Semiconductor device and method for making the same
WO2009094275A3 (en) Apparatus and method for supporting, positioning and rotating a substrate in a processing chamber
JP2010212601A5 (ja)
WO2008008753A3 (en) A method for fabricating a gate dielectric layer utilized in a gate structure
WO2012118916A3 (en) Automated manufacturing processes for producing deformable polymer devices and films
JP2006068816A5 (ja)
JP2006283189A5 (ja)
TW200737382A (en) Method of manufacturing semiconductor device
TW200721515A (en) Photovoltaic contact and wiring formation
JP2015078401A (ja) 金属板、金属板の製造方法、および金属板を用いて蒸着マスクを製造する方法
JP2006524439A5 (ja)
MX2010006654A (es) Metodo para producir piezas altamente sometidas a esfuerzo mecanicamente y especialmente herramientas de ceramicas de bajo costo o polimeros, como concreto, mediante moldeo de la forma deseada y luego recubrimiento con una capa metalica o capa de cer
TW200951447A (en) Method for manufacturing probe supporting plate, computer storage medium and probe supporting plate
JP6986393B2 (ja) 基板の加工方法
WO2008149487A1 (ja) Soiウェーハのシリコン酸化膜形成方法
SG10201902671UA (en) Wafer processing method
JP2007194514A5 (ja)
FR3027250B1 (fr) Procede de collage direct via des couches metalliques peu rugueuses
JP2015088216A5 (ja)
SG147420A1 (en) Method of forming an in-situ recessed structure
ATE501523T1 (de) Selektive bildung einer verbindung, die ein halbleitermaterial und ein metallmaterial in einem substrat enthält, mit hilfe einer germaniumoxydschicht
GB2411289B (en) Forming a semiconductor device