JP2001274048A - 半導体装置の製造方法及び加工装置 - Google Patents

半導体装置の製造方法及び加工装置

Info

Publication number
JP2001274048A
JP2001274048A JP2000088506A JP2000088506A JP2001274048A JP 2001274048 A JP2001274048 A JP 2001274048A JP 2000088506 A JP2000088506 A JP 2000088506A JP 2000088506 A JP2000088506 A JP 2000088506A JP 2001274048 A JP2001274048 A JP 2001274048A
Authority
JP
Japan
Prior art keywords
wafer
processing
semiconductor device
manufacturing
shape
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000088506A
Other languages
English (en)
Inventor
Yoshiteru Katsumura
義輝 勝村
Toshihiko Abe
寿彦 安部
Shinichi Nakabayashi
伸一 中林
Fumiyuki Kanai
史幸 金井
Yukio Kenbo
行雄 見坊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2000088506A priority Critical patent/JP2001274048A/ja
Publication of JP2001274048A publication Critical patent/JP2001274048A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

(57)【要約】 【課題】半導体の製造プロセスにおいて、成膜を何度も
繰り返すことでウエハ全体に膜歪みによるそりが生じ
る。このそりは今後のウエハの大径化、配線の緻密化が
進行すると致命的な問題と成る。 【解決手段】半導体ウエハの変形を、偏光法或いはレー
ザー変位計等による形状測定方法を用いて測定し、その
形状よりウエハの歪の状態を算出する。ウエハの裏面に
対して、その歪状態に応じた加工パターンを適切な位置
に加工し、ウエハ裏面の表面状態を等方に変化させるこ
とでウエハ形状の矯正を行う。加工方法はイオンビー
ム、高圧液体等の微細な溝加工が可能な方法、或いは粒
子を高速で照射する方法、レーザーを照射する方法など
の表面状態を変質させる方法を用い、歪状態に応じたパ
ターン状に加工することを特徴とする。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、主として、ガラス
基板上や半導体ウエハ上に形成される電子デバイスの製
造過程に生じる膜歪みによるウエハの変形を矯正する方
法、及びそれを実現する装置に属する。
【0002】
【従来の技術】半導体デバイスの高集積化に伴い、配線
の微細化や多層化が進んでいる。配線層の多層化によ
り、成膜中に発生した膜歪が蓄積しウエハ全体にそりを
生じさせる現象が見られる。ここで言う膜歪とは半導体
基板とその上に成膜された層間絶縁膜の線膨張係数の違
いから発生する現象である。このウエハの変形が露光工
程でマージン低下を引き起こし、またウエハチャックエ
ラーによるデフォーカスなどの不良を発生させている。
露光以外の工程でもウエハチャックエラーは発生し、後
半の工程に行くほどその頻度は上がる傾向にある。現在
の主流である200φ(8インチ)のウエハ上で5層の配線
層を成膜した際、約150μmのそりが発生し、ウエハ
チャックのエラー頻度が急増する。
【0003】今後の半導体の製造は300φ(12インチ)
のウエハに移り、ウエハサイズの大径化に伴いウエハそ
り量の増加が予想される。また、5層以上の配線層を形
成することも考えられる。その際には、ウエハのそりを
デバイスの作成中に矯正するプロセスが必要となること
が見込まれる。しかし、ウエハ矯正工程を半導体プロセ
スに導入するためには、金属イオンによる汚染、異物の
発生などが起こりにくいものまたそれに対して対策を講
じてあるのもの、更に、デバイスの特性に対して不良を
発生させないものである必要がある。クラックを生じる
ものや、拡散層にダメージを与えるような工程は導入不
可能である。加えて、個々の製品・工程に応じて制御可
能である必要がある。
【0004】以上の条件に基づき、既存のウエハ矯正方
法を評価する。特開平9-17702号公報に記載されているS
iウエハ上に形成されたSiO2膜をダイシング、エッチン
グ等の手法を用いて縦横に溝を形成し、ウエハ表面に均
一にかかる応力を分断することでウエハ全体のそりを矯
正する方法については、この方法でウエハのそりを矯正
することは可能であるが、ウエハの表面に溝を形成する
段階で異物発生やウエハ汚染の可能性が生じる。また、
縦横の溝は素子部の無いスクライブエリアに形成する以
外に無いが、スクライブエリアには位置合わせ用のパタ
ーンやその他の検査用のダミーパターンが形成されてお
り好ましくない。別途、溝作成用の領域を設けた場合は
ウエハの有効利用面積に影響を与え、ウエハから得られ
るチップ数を減少させる為、製造コストを上昇させる。
以上の理由からウエハ表面への加工は半導体製造工程上
問題がある。
【0005】特開平7-161594号公報に記載の、素子形成
前のウエハ裏面に溝形成を行いウエハのそりを防止する
方法がある。この方法では、溝形成を行ったウエハにデ
バイスの形成をおこなうため、溝加工の成形時点でウエ
ハの裏面に加工歪みが発生し、そりが生じる。エッチバ
ック等の無歪みの加工方法を行った場合は、裏面・表面
の応力状態が釣り合っているのであるから、成膜を行う
と、膜歪みが蓄積されそりを生じる結果となる。同様の
従来技術に特開平7-273025号公報に記載の方法があるが
同じ理由で実用的ではない。
【0006】一般的な方法としてレーザを用いて加熱
し、そりを矯正する方法が知られている。この方法は、
セラミック基板上にデバイスを形成する際のウエハ矯正
法として用いられているが、Siを変形させる為には、高
密度のエネルギーを照射する必要がある。その際にウエ
ハ表面の温度は1000℃以上に上がる為、Si中に素子とし
て形成された拡散層へダメージが生じるため、実質上使
用不可である。同様の理由でウエハ全体を加熱して、歪
の除去を行う方法も好ましくない。
【0007】裏面研磨によるそりの矯正が一般に知られ
ている。現在、すべての前工程を終えたダイシング前の
ウエハの裏面をラッピング加工し、チップの厚みを減少
させる工程が導入されている。この際に、ウエハに生じ
たそりが減少することが確認されている。しかし、この
方法は制御性が低く、強加工の為ウエハを破損する可能
性が高い。また、ウエハ厚さの現象はウエハの耐久性を
著しく低下させる要因となり得る。また、ウエハが汚染
される危険性があることからデバイスの製造工程に持ち
込むのは困難である。
【0008】以上の結果から、既存の技術で半導体の製
造工程中に導入可能なウエハ反りを矯正出来る方法は無
い。
【0009】
【発明が解決しようとする課題】現在、ウエハのそりを
電子デバイスの製造工程中に安全かつ効果的に解消する
手法は無い。この問題は今後ウエハの大径化、多層化
(5層以上で10層前後のもの)が進むにしたがって、
無視できない大きな問題と成り得る。ウエハの矯正工程
を電子デバイスの製造工程に導入する為には、制御性が
高く、汚染及び不良発生の危険性の少ない方法である必
要がある。また、前述の特開平7-161594号公報に記載
の、素子形成前のウエハ裏面に溝形成を行いウエハのそ
りを防止する方法では、多層膜形成前に施す溝加工に起
因する応力によって、一旦大きなそりが生じることにな
る。このそりにより、その後の多層膜形成工程で膜の形
成不良を生じ、ウエハの歩留まり低下の原因となる場合
もある。
【0010】
【課題を解決するための手段】本発明では、デバイス形
成されたウエハの裏面に加工または熱を加える方法によ
り、ウエハに生じた膜歪を緩和解消させる。裏面に加工
を行うことで従来例に見られる異物発生、ウエハ歩留ま
り低下、汚染等の課題を解決することが出来、安全にウ
エハの形状矯正を行うことが出来る。またこの方法を行
うに際して、事前に対象であるウエハの立体形状を測定
し、ウエハの歪状態を計算によって得た上で、最適位
置、加工量等を決定しウエハ形状の矯正を行うことでよ
り有効なものとなる。被加工部はウエハ裏面の半導体基
板上あるいは裏面に形成された膜上に行うことも可能で
ある。加工方法はFIB、高圧の液体による切削、回転冶
具等の溝加工が可能であるもの、あるいは粉末、液体の
平面照射、レーザー等のウエハの表面状態を変質可能な
加工方法が考えられるが、本発明はこれらに限定される
ものではない。さらに、加工形状は特に限定するもので
はないが特定のパターンあるいは複数パターンの組み合
わせからなるものを用いることでより効果的に矯正を行
うことが出来る。また、矯正前の形状に対して用いた加
工パターン及び加工条件、その結果得られた矯正後の形
状を一連のデーターベースとして保存し、最適なパター
ン及び加工条件を算出することで本発明をより容易に実
現することが出来る。また、加工後のウエハに対して
は、後洗浄処理を行ったり被加工面に成膜を行い補強を
加える処置を行ったり、更に成膜後にランプアニール等
の手法を用いてもよい。また、加工前に成膜を行ってか
ら上記加工を行ってもよい。本発明には上記工程を実現
する装置も含まれる、すなわちウエハ立体測定を行う機
能と加工または熱を加える機能を有する装置であればよ
い。
【0011】
【発明の実施の形態】以下、本発明の実施の形態を、図
面を参照して具体的に説明する。まず、本発明による第
1の実施の形態について詳細に説明する。図1にウエハ
エッジからなる平面に対してウエハの中心部分がデバイ
ス形成面方向に突起した帽子型のウエハ変形のモデル
と、本願発明の矯正方法による矯正後の平坦化したウエ
ハのモデルを示す。同様にウエハエッジからなる平面に
対してウエハの中心部分がデバイス形成面方向に対して
沈降した皿型の変形モデルを図2に、ウエハ内の稜線に
対して折れ曲がった鞍型の変形モデルを図3に示す。い
ずれの変形に対しても、本願発明の矯正方法により、図
1の右図に示す様に、ウエハの矯正を行なうことができ
る。
【0012】以下、その矯正方法につき説明する。
【0013】通常ウエハには圧縮応力が働き、均一な膜
歪が発生する。このときは図1に示した帽子型の変形が
発生する。成膜条件が変わり、ウエハ内に引っ張り応力
が働いた場合あるいはウエハの中心部と周辺部の応力状
態が異なった場合、図2に示した皿型の変形が起こる。
また、応力状態が場所により異なった際には様々な変形
状態が起こり得、図3のような鞍型に折れ曲がった形状
も考えられる。
【0014】このような、成膜等のプロセスにより膜歪
みが生じ変形したウエハに対して、例えばFIB等の溝加
工を用いて裏面にパターン形状を作成する。この際、裏
面に溝加工を施すことでウエハに加工歪が発生し、その
加工歪と膜歪が相殺されウエハの形状を矯正することが
出来る。通常、ウエハの成膜による歪は圧縮応力である
ため、加工歪により引っ張り応力を加えることとなり、
その両者の応力を相殺させてウエハのそりを矯正するこ
とができる。
【0015】本発明では、このような様々な変形の状態
に応じて、ウエハの裏面に所定の溝加工を施すことによ
り、ウエハの矯正を行なう。そして、本発明による矯正
をする加工工程は、ウエハに多層膜を形成する工程に入
る前に施すのではなく、その多層膜を形成する過程、ま
たは、形成した後においてウエハの裏面に所定の加工を
施すことに特徴がある。ウエハに膜を形成する前に加工
を施す従来技術では、多層膜形成前に大きな歪みが発生
し、その後の多層膜形成工程において弊害を生じる場合
があるからである。図1、図2、図3に示す様々な歪み
に応じた加工パターンの一例を図4,図5,図6,図7,図
8に示す。
【0016】図4の左図・中央図に同心円状の加工パタ
ーンを示す。このパターンにおいては均一に加工歪みを
ウエハに与えることが出来る、加工歪みの制御因子とし
て加工深さ、パターン密度などがある。ウエハのそりが
大きい場合には、加工溝の深さを深くし、またウエハの
そりが大きな部分には、パターン密度を高くして制御す
ることができる。また、ウエハの変形の状態に偏りがあ
った場合は、図4の右図に示す様に、パターンの中心位
置を移動させることで対応可能である。
【0017】図5に放射状の加工パターンを示す。この
パターンでは均一な加工歪みを発生させることが出来な
い。よって、このパターンは中心部と周辺部で膜歪みの
状態が異なり、図2に示す皿形に変形した場合、あるい
はうねりを生じるような形に変形した場合に使用する。
このパターンにおいては、放射状溝の間隔、長さ、交差
の有無等の条件を制御することにより、均一に加工歪み
を加えるか、不均一に加えるかを制御することが可能で
ある。
【0018】図6に被加工領域のパターン(ハッチング
部分12の全面を加工)を示す。このパターンは加工方
法としてブラスト加工、微細パターンの連続等の方法を
用いたときに用いる。被加工領域にブラスト処理、微細
パターンの加工を行うことで加工歪みを発生させそりの
矯正を行う。この方法の特徴は、大きな加工歪みを加え
ることが出来る事にある。溝加工等の方法で大きな加工
歪みを発生させる場合は、深い溝を作る必要があるがこ
の場合、ウエハの強度が低下して破損する危険性があ
る。その点、ブラスト処理、微細パターンの加工を用い
るとウエハの強度を保持したままウエハに大きな加工歪
みを発生させることが出来る。その際、被加工材に汚染
の少ない材質を用いる必要がある。
【0019】またブラスト処理、微細パターンの加工に
おいては、図7に示したように加工量の粗密をつけて加
工することも可能である。ブラスト処理、微細パターン
の加工における制御因子は加工量(力×時間)である。
それらの方法の複合、またはそれらのパターンの一部を
ウエハ変形の状態に応じて裏面に加工する。
【0020】図8にランダムな加工のパターンを示す。
このパターンは歪みが不規則に発生した際に、その変形
の状態を正確に測定し、歪みの分布を特定した上で、そ
の歪みを相殺するように加工を行う際に使用する。その
際、形成するパターンは同心円,放射状の他にディンプ
ル、平行線、円弧の組み合わせ、変形した格子、自由曲
線等の形状が考えられる。
【0021】次に、本発明の第2の実施例である、ウエ
ハ又は半導体装置の溝加工を行なう加工装置、加工シス
テムの実施の形態を説明する。
【0022】図9に本発明に用いる加工装置、加工シス
テムの構成の一例を、図10に半導体装置の矯正方法の
フローチャートを示す。
【0023】ウエハ11が装置にロードされ、オリフラ
或いはノッチ位置を測定し、ステージ上の支持具51に
位置合わせを行った上で固定される。ウエハ支持具51
は、デバイス作成面に接触しないように端面からの支持
を行う。このウエハ支持具51は、56のステージに取
り付けられている。ステージ56は台座64にあるステ
ージ水平系60,61及びステージ回転系62,63に
より3次元に稼働させることが出来る。
【0024】次に、ウエハ支持具51に支持されたウエ
ハ11の形状を上方検出系52、下方検出系53の測定
部により測定する。測定データは演算部54に送られ形
状解析、最適加工位置、形状の計算を行う。計算結果は
制御部55に送られる。
【0025】送られたデータに基づいてステージ56、
加工部57が稼動してウエハを加工する。加工部57
は、加工部回転系58及び加工部垂直系59により稼働
する。加工が終了したウエハは、再度上方検出系52、
下方検出系53により形状測定がなされ、そのデータが
再度演算部54に送られウエハの形状矯正が最適になさ
れたか否かを判定する。矯正が不十分であった場合は、
再度修正加工を行う。
【0026】この加工前、加工後の測定データより、加
工アルゴリズムの作成を行い、加工方法の最適化を行
う。これらの加工機、演算部54、制御部55は65に
示す電源部により電源を供給される。この電源部は共有
しても、個々に設けてもよい。
【0027】その後、洗浄工程により加工時に生じた異
物、汚染の除去を行い、加工が複雑で剛性等に支障を来
す可能性のあるもの等については加工面に成膜するなど
の安定化処置を行い完了する。成膜後にランプアニール
等を用いて焼結する事により、膜のより一層の安定化を
行うことも可能である。すべての処理を終えたウエハ
は、アンロードされ次工程に流動される。
【0028】図10に示すフローチャートの加工アルゴ
リズム作成に関して、以下に更に詳細説明する。
【0029】ウエハに対して正確な補正・矯正を行う為
には適切なパターンを適切な位置に加工することが必要
であり、形状測定を行いウエハ内の歪みの状態を解析し
て最適値を見つける形状解析処理が必要となる。形状測
定の方法は、表面からは自動焦点方式を使った測定、裏
面からは反射光方式を使った測定などによって実現でき
る。解析方法は、様々なそりの形状に応じた加工パター
ン、ピッチ、溝深さ、等のデータベースを様々なそりの
形状を試行錯誤した実測値または理論解析値に基づき作
成し、測定によって得られた実際のウエハのそり形状か
ら演算部54でマッチングの処理計算(一致するもの、
または最も類似するものを選択する)することにより実
現できる。また、データベースを照らし合わせて、当該
測定によって得られたウエハのそり形状に好適な加工パ
ターン、条件を演算部54で解析処理によって得る方法
によっても実現することができる。
【0030】上述のソフトウェア解析により、ウエハの
そりの形状に応じた最適・好適な矯正が施せるため、ウ
エハのそりに起因するウエハチャックエラーを低減する
ことができ、歩留まり向上にもつながることになる。
【0031】また、この方法で矯正を行った半導体ウエ
ハ・半導体装置はダイシングされてチップ化された後
も、膜中の残留応力が低く保たれている事が特徴であ
る。
【0032】次に、本発明の第3の実施の形態を具体的
な実験結果を参考に説明する。試料として、外形200
mm厚み0.7mmのSiウエハ上にデバイス形成されたもの
を用いた。デバイス形成工程でHDP(High Density Plas
ma)150nmを1回、P-TEOS膜を膜厚600nmで2回、更にP-T
EOS膜を膜厚2000nmで2回の成膜(合計5層の多層膜形
成)を行った。その段階で膜歪の蓄積によるウエハ変形
が生じ、ウエハチャックエラーが発生するようになっ
た。変形の形状は図1に示すウエハ中心が表面方向に膨
れる帽子型で変形量はウエハエッジを基準にして、表面
方向に150μmであった。ウエハの形状はウエハ裏面
を上方検出系52(レーザー変位計等)を用いて、全面
5mmピッチで測定した。測定した形状は演算部54を通
して計算され、ウエハ内の残留応力状態は150MPaの
圧縮応力が均一に発生していると判明した。
【0033】上方検出系52による測定により得られた
ウエハの測定値は演算部54に送られ、3次元形状とし
て処理され、変形中心・曲率等が算出された。算出した
変形中心から、加工部57(FIB等)を用いて深さ1μm
幅2μmの溝加工で図4に示した同心円状のパターンを
形成した。溝の本数を4,8,16本と変化させ加工後の
ウエハの形状を測定した。その結果を図11に示す。結
果、16本のリング状の溝をウエハ上に作成した際に±
10μmの変形量に補正することが出来た。
【0034】このような実験結果を元にウエハ変形の状
態(頂点、曲率、偏心等)と加工条件(パターン、深
さ、ピッチ、加工手段等)をデータベース化し、個々の
領域におけるウエハの曲率に応じた最適加工条件を瞬時
に選択できるように整理した。データの処理方法は、ウ
エハの3次元形状を加工前と加工後で上方検出系52を
用いて測定し、要素分割を行う。各要素において、加工
量に対してどのような変形が生じたかを計算し、加工形
状に対する変形のアルゴリズムを作成する。このアルゴ
リズムは演算部54において保管され、以降の加工最適
条件の作成時に利用される。これにより、個々の領域に
おける曲率の違いを加工パターン、加工溝の間隔、加工
溝の深さ等を変えることで調整出来るようになり、高精
度で制御性の高い矯正を可能とした。この結果、個々の
製品・工程に応じた条件出しが容易に行えることになっ
た。
【0035】ここで、個々の領域における曲率の違いと
はその領域における応力・歪状態が反映したものであ
り、その領域に加える加工歪の量を、溝加工ピッチを増
減させることで調整することができる。つまり、曲率半
径の大きい領域は膜歪が小さく加工ピッチは広くて良い
が、曲率半径の小さな領域は膜歪が大きく加工ピッチを
狭くする必要がある。帽子型に変形したウエハで曲率が
全面で同一の場合は均一に膜歪が発生しているので、等
間隔で加工を行えば良いが、領域によって曲率が異なる
場合は加工の間隔を領域毎に変更する必要がある。これ
らの処理は演算部54を通して行われる。
【0036】ブラスト加工・微細パターン加工において
も同様にアルゴリズムの作成を行い、ウエハ形状矯正を
行うことが出来る。また、これらの加工方法はウエハの
裏面に成膜された膜上に行っても良い。
【0037】次に、本発明の第4の実施の形態として、
図2に示した皿型のそりに対する矯正方法について、以
下説明する。図2に示した皿型に変形したウエハの形状
を検出系52、53を用いて測定し、演算部54を通し
て3次元形状化した。その3次元形状より、ウエハ変形
の頂点、偏心、個々の領域における曲率等のデータを取
得した。そのデータは演算部54の制御によりデータベ
ースを検索し、その結果、最適加工形状は変形中心から
の放射状溝加工であると判断された。そこで加工部57
を用いて、算出された形状に加工を行うことで、皿型の
そりを修正することが出来た。
【0038】このとき、皿型変形は中心部に膜歪が集中
して起こる現象であり、中心部分のピッチが密で周辺に
向かって行くにつれて疎になる放射状の形状が最適であ
る。形状矯正後、加工溝が深くウエハの剛性に問題が生
じた為、矯正後洗浄を行った後裏面に成膜を行いウエハ
の強度を保持した。更にこの膜に熱処理を加えることで
剛性を高めることも可能である。ここで熱処理を行った
膜には膜歪が発生することを考慮して、矯正の段階で調
整することも出来る。
【0039】次に、本発明の第5の実施の形態として、
図3に示した鞍型のそりに対する矯正方法について、以
下説明する。
【0040】図3の鞍型に変形したウエハの矯正を行う
に際して、サンドブラストによる加工を行った。加工剤
としてはCMPに用いるスラリを使用した。まず加工前
のウエハの三次元形状を、上方検出系52を用いて測定
しウエハ内の膜歪の状態を計測した。結果、非常に大き
な膜歪が発生してウエハが挫屈していることが判った。
そこで、ウエハの裏面全体にブラスト加工を行い全面に
加工歪加える。更に鞍型の稜線に対しては、約2倍量の
加工を行った。結果、ウエハの変形を修正することが出
来た。この様な、実測によるデータを蓄積することでデ
ータベースを作成する。実際に本発明の加工装置、加工
システムを使用する場合には、ウエハと当該データベー
スの情報を利用することで、同一データがあれば当該デ
ータを抽出し、同一なものが無い場合でも、もっとも近
いそり形状に基づく加工データを読み出すことができ
る。また、データベースに蓄積される情報に基づいて、
実測されたそり形状に最も適した加工形状・加工パター
ン等を推定することもできる。
【0041】次に、本発明の第6の実施の形態である、
半導体製造工程中における実施の具体例を、以下に記
す。
【0042】ウエハ内の歪み分布が均一でなく、複数の
歪みの中心が存在する際には、図8に示すように各歪み
の中心に対して複数パターンの加工を行う。その際、測
定によって得た歪み分布の中心と加工パターンの中心を
一致させ、歪みの分布に従いパターンを形成する。それ
により、ウエハ内の膜歪みがウエハ裏面に加えた加工歪
みにより相殺され、変形を矯正することが出来る。
【0043】次に、本発明の第7の実施の形態である、
半導体製造工程中における実施の具体例を、以下に記
す。
【0044】外形200mm厚み0.7mmのSiウエハ上に
デバイス形成を行う。製品はロジック製品で素子部の上
に合計5層の配線層を形成する。まず、素子形成を行う
際に150nmの絶縁膜、その後TEOS 600nm/2回の成膜を行
い1層目の配線層を作成した。その後2層目の配線を作成
する前にP-TEOS 2000nmの成膜を行い、同様に3層、4層
と成膜を行った。5層目の配線をエッチングで作成する
ために、露光を行おうとしたところ10%の頻度でデチ
ャックが発生し工程歩留まりが低下する現象が発生し
た。その時に発生していた反り量は120〜150μm
であった。
【0045】そこで図12に示すように、4層目と3層目
の成膜を行う前にウエハ形状の矯正工程を導入した。
【0046】ウエハ形状矯正工程のフローチャートは図
10に示す。まず3層目配線工程の後に矯正工程を導入
した場合、ウエハ全数に対して矯正を行い。矯正前の反
り量110〜130μmに対して、30〜50μmにす
ることが出来た。その後4層目の配線工程を経た後も反
り量は50〜70μmであり、5層目の露光工程でウエ
ハチャックエラーは発生しなかった。また4層目の配線
工程終了後、反り量が140μm以上のものだけを矯正
したところ、ウエハチャックのエラーは発生しなかっ
た。
【0047】次に、本発明の第8の実施の形態である、
5層以上の多層膜を形成するウエハ・半導体装置の矯正
方法の実施例を説明する。
【0048】上記の実施例1から6に記載の加工工程を
5層以上の多層膜を形成するウエハ(例えば、9層の多
層膜)、に適用する場合には、同様の矯正工程を複数回
行うことで対応出来る。例えば、5層の多層膜を形成
し、かつ溝加工による矯正処置を施した半導体装置に、
更に膜形成をしてウエハ上に9層の多層膜を形成する場
合を例に説明する。この場合、5層目成膜後(又は、
3,4層成膜後)に矯正を行なったにもかかわらず大き
なそりが生じるが、多層膜形成後に更なる加工を施すこ
とによりそりの矯正を行なうことができる。また、9層
の多層膜の形成前の、例えば、7層目を形成した後に更
なる加工を施すことによっても、実現することができ
る。この方法で矯正を行ったウエハ・半導体装置は、バ
ックグラインディングで裏面を研磨し、ダイシングによ
りチップなった後でも、強制を行っていないウエハに比
べてチップ内の残留応力が低いことが確認出来た。
【0049】尚、本明細書中において、ウエハとあるの
は、ウエハ表面に膜形成された半導体装置をも含み広義
に解釈するものとする。
【0050】
【発明の効果】本発明では以上記載のように、成膜によ
る膜歪みにより変形したウエハーの形状を、加工を行う
ことで矯正することが可能になる。このプロセスでウエ
ハチャックのエラーや露光マージンの低下を防ぐことが
可能で、かつプロセス自体の不良性も低いことから半導
体デバイスの製造工程として導入出来る。その結果とし
て、ウエハの歩留まり向上、生産性向上が実現できる。
【図面の簡単な説明】
【図1】ウエハ変形の例1(帽子型)と矯正後のウエハ
形状
【図2】ウエハ変形の例2(皿型)
【図3】ウエハ変形の例3(鞍型)
【図4】ウエハ上に形成する加工パターン例1
【図5】ウエハ上に形成する加工パターン例2
【図6】ウエハ上に形成する加工パターン例3
【図7】ウエハ上に形成する加工パターン例4
【図8】ウエハ上に形成する加工パターン例5
【図9】本発明のウエハ形状矯正に係る加工装置の概略
構成図
【図10】本発明のウエハ形状矯正のフローチャート
【図11】同心円状溝加工によるウエハ変形量の実験結
【図12】本発明の半導体製造工程における実用例
【符号の説明】
11 ウエハ、12 ウエハ被加工部、13 ウエハ被加
工部角度、51 ウエハ支持具、52 上方検出系、53
下方検出系、54 演算部、55 制御部、56ステー
ジ、57 加工部、58 加工部回転系、59 加工部垂
直系、60 ステージ水平系1、61 ステージ水平系
2、62 ステージ回転系1、63 ステージ回転系2、
64 台座、65 電源部
───────────────────────────────────────────────────── フロントページの続き (72)発明者 中林 伸一 東京都小平市上水本町五丁目20番1号 株 式会社日立製作所半導体グループ内 (72)発明者 金井 史幸 東京都小平市上水本町五丁目20番1号 株 式会社日立製作所半導体グループ内 (72)発明者 見坊 行雄 神奈川県横浜市戸塚区吉田町292番地 株 式会社日立製作所生産技術研究所内

Claims (13)

    【特許請求の範囲】
  1. 【請求項1】半導体装置の裏面に対して、少なくとも1
    層の成膜処理の後に、所定の溝加工を行うことを特徴と
    する半導体装置の製造方法。
  2. 【請求項2】請求項1に記載の半導体装置の製造方法に
    おいて、溝加工の前に前記半導体装置の歪みを測定し、
    形状解析処理を行い算出した位置、加工量で加工するこ
    とを特徴とする半導体装置の製造方法。
  3. 【請求項3】請求項1又は2に記載の所定の溝加工が、
    ウエハ裏面の半導体基板上或いはウエハ裏面に形成され
    た膜上に形成されていることを特徴とする半導体装置の
    製造方法。
  4. 【請求項4】FIB、高圧液体、回転冶具等の溝加工が
    可能である加工方法を用いて前記所定の溝加工を施すこ
    とを特徴とする請求項1に記載の半導体装置の製造方
    法。
  5. 【請求項5】粉末、液体の照射、レーザー照射等、ウエ
    ハ表面状態を変質可能な加工方法による請求項2に記載
    の半導体装置の製造方法。
  6. 【請求項6】請求項1に記載の半導体装置の製造方法に
    おいて、前記所定の溝加工が、パターン形状に施されて
    いることを特徴とする半導体装置の製造方法。
  7. 【請求項7】矯正前形状と加工条件及びその結果形成さ
    れる矯正後形状からなる一連のデーターベースを持ち、
    ウエハの変形状態に応じて最適加工条件を算出すること
    が可能である請求項6に記載の半導体装置の製造方法。
  8. 【請求項8】請求項1乃至7のいずれかに記載の加工の
    工程により、前記半導体装置の歪みを所定の範囲内に矯
    正することを特徴とする半導体装置の製造方法。
  9. 【請求項9】請求項1乃至7のいずれかに記載の加工を
    行う工程の後に、被加工部に成膜を行うことを特徴とす
    る半導体装置の製造方法。
  10. 【請求項10】請求項1乃至7のいずれかに記載の加工
    を行う工程の後に、被加工部に成膜および熱処理を行う
    ことを特徴とする半導体装置製造方法。
  11. 【請求項11】請求項1乃至7のいずれかに記載の加工
    を行う工程の後に、前記半導体装置の洗浄を行うことを
    特徴とする半導体装置の製造方法。
  12. 【請求項12】半導体装置の裏面に所定の溝加工を施す
    ステップと、半導体装置の表面に1層又は2層以上の成
    膜処理を施すステップと、その後に前記半導体装置の裏
    面に再度、前記所定の溝加工とは異なる溝加工を施すス
    テップとを有することを特徴とする半導体装置の製造方
    法。
  13. 【請求項13】請求項1乃至7のいずれかに記載の半導
    体装置の製造方法に係る加工処理手段を有することを特
    徴とする半導体装置の加工装置。
JP2000088506A 2000-03-24 2000-03-24 半導体装置の製造方法及び加工装置 Pending JP2001274048A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000088506A JP2001274048A (ja) 2000-03-24 2000-03-24 半導体装置の製造方法及び加工装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000088506A JP2001274048A (ja) 2000-03-24 2000-03-24 半導体装置の製造方法及び加工装置

Publications (1)

Publication Number Publication Date
JP2001274048A true JP2001274048A (ja) 2001-10-05

Family

ID=18604379

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000088506A Pending JP2001274048A (ja) 2000-03-24 2000-03-24 半導体装置の製造方法及び加工装置

Country Status (1)

Country Link
JP (1) JP2001274048A (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8187983B2 (en) * 2009-04-16 2012-05-29 Micron Technology, Inc. Methods for fabricating semiconductor components using thinning and back side laser processing
US8900715B2 (en) 2008-06-11 2014-12-02 Infineon Technologies Ag Semiconductor device
JP2015076428A (ja) * 2013-10-07 2015-04-20 富士通株式会社 電子部品の製造方法
KR20160065583A (ko) * 2014-12-01 2016-06-09 주식회사 원익아이피에스 기판 처리 장치
KR20160065584A (ko) * 2014-12-01 2016-06-09 주식회사 원익아이피에스 기판 처리 장치 및 방법
KR20160067521A (ko) * 2014-12-04 2016-06-14 주식회사 원익아이피에스 기판 처리 장치 및 기판 처리 방법
KR20180069920A (ko) * 2015-11-09 2018-06-25 어플라이드 머티어리얼스, 인코포레이티드 저부 처리
CN111693168A (zh) * 2020-06-04 2020-09-22 西安交通大学 一种基板多点温度监测及变形测量系统及工作方法
JP2021511682A (ja) * 2018-03-14 2021-05-06 レイセオン カンパニー ボンディングされたウェハ内の応力補償とリリーフ

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8900715B2 (en) 2008-06-11 2014-12-02 Infineon Technologies Ag Semiconductor device
US8530895B2 (en) 2009-04-16 2013-09-10 Micron Technology, Inc. Thinned semiconductor components having lasered features and method of fabrication
US8728921B2 (en) 2009-04-16 2014-05-20 Micron Technology, Inc. Method for fabricating semiconductor components having lasered features containing dopants
US8187983B2 (en) * 2009-04-16 2012-05-29 Micron Technology, Inc. Methods for fabricating semiconductor components using thinning and back side laser processing
JP2015076428A (ja) * 2013-10-07 2015-04-20 富士通株式会社 電子部品の製造方法
KR102035300B1 (ko) * 2014-12-01 2019-10-22 주식회사 원익아이피에스 기판 처리 장치
KR20160065583A (ko) * 2014-12-01 2016-06-09 주식회사 원익아이피에스 기판 처리 장치
KR20160065584A (ko) * 2014-12-01 2016-06-09 주식회사 원익아이피에스 기판 처리 장치 및 방법
KR102125073B1 (ko) * 2014-12-01 2020-06-19 주식회사 원익아이피에스 기판 처리 장치 및 방법
KR102071499B1 (ko) * 2014-12-04 2020-01-30 주식회사 원익아이피에스 기판 처리 장치 및 기판 처리 방법
KR20160067521A (ko) * 2014-12-04 2016-06-14 주식회사 원익아이피에스 기판 처리 장치 및 기판 처리 방법
JP2018536990A (ja) * 2015-11-09 2018-12-13 アプライド マテリアルズ インコーポレイテッドApplied Materials,Incorporated 底部処理
CN108352298A (zh) * 2015-11-09 2018-07-31 应用材料公司 底部处理
KR20180069920A (ko) * 2015-11-09 2018-06-25 어플라이드 머티어리얼스, 인코포레이티드 저부 처리
CN108352298B (zh) * 2015-11-09 2023-04-18 应用材料公司 底部处理
KR102584138B1 (ko) * 2015-11-09 2023-10-04 어플라이드 머티어리얼스, 인코포레이티드 저부 처리
JP2021511682A (ja) * 2018-03-14 2021-05-06 レイセオン カンパニー ボンディングされたウェハ内の応力補償とリリーフ
JP7052081B2 (ja) 2018-03-14 2022-04-11 レイセオン カンパニー ボンディングされたウェハ内の応力補償とリリーフ
CN111693168A (zh) * 2020-06-04 2020-09-22 西安交通大学 一种基板多点温度监测及变形测量系统及工作方法

Similar Documents

Publication Publication Date Title
KR102656400B1 (ko) 기판 처리 시스템 및 기판 처리 방법
US5389579A (en) Method for single sided polishing of a semiconductor wafer
JP6013858B2 (ja) ウェーハの加工方法
US5400548A (en) Process for manufacturing semiconductor wafers having deformation ground in a defined way
KR102212055B1 (ko) 플라즈마 프로세싱 장치들의 경질 및 취성 부품들에 대한 연성 모드 머시닝 방법들
US8551346B2 (en) Photomask-forming glass substrate and making method
CN106340490B (zh) 晶片的加工方法
KR100887269B1 (ko) 고정밀 에지 프로파일을 갖는 반도체 웨이퍼 및 반도체웨이퍼의 제작 방법
KR102629529B1 (ko) 처리 시스템 및 처리 방법
EP3872840A1 (en) Substrate processing device and substrate processing method
JP6000643B2 (ja) 被加工物の加工方法と、該加工方法によって加工された光学素子、金型及び半導体基板
JP7347939B2 (ja) シリコンウェハの表面の研削修復装置及び研削修復方法
JP7359980B2 (ja) シリコンウェハの研削後表面のレーザー照射修復装置及び修復方法
JP2014160817A5 (ja)
US20040173313A1 (en) Fire polished showerhead electrode
CN108140556B (zh) 基片背侧纹理化
JP2007306000A (ja) 異形成形されたエッジを備えた半導体ウェーハを製作するための方法
JP2001274048A (ja) 半導体装置の製造方法及び加工装置
KR20220168977A (ko) 연삭 장치
US6379490B1 (en) System for improving the total thickness variation of a wafer
KR100849439B1 (ko) 노광장비의 스텝퍼척 제조방법
TWI831925B (zh) 晶圓之加工方法
US8709328B2 (en) Method for forming ventilation holes in an electrode plate
TWI729712B (zh) 研削裝置及研削方法
JP2007142455A (ja) 半導体デバイス作製プロセス用装置