JP7052081B2 - ボンディングされたウェハ内の応力補償とリリーフ - Google Patents

ボンディングされたウェハ内の応力補償とリリーフ Download PDF

Info

Publication number
JP7052081B2
JP7052081B2 JP2020560864A JP2020560864A JP7052081B2 JP 7052081 B2 JP7052081 B2 JP 7052081B2 JP 2020560864 A JP2020560864 A JP 2020560864A JP 2020560864 A JP2020560864 A JP 2020560864A JP 7052081 B2 JP7052081 B2 JP 7052081B2
Authority
JP
Japan
Prior art keywords
curvature
wafer
intermediate bonding
value
amount
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020560864A
Other languages
English (en)
Other versions
JP2021511682A (ja
Inventor
エス． ミラー，スコット
フランゼン，クリスティーン
ケーヒル，アンドリュー
ピー． キルコイン，シーン
ウィルキー，シャノン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Raytheon Co
Original Assignee
Raytheon Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Raytheon Co filed Critical Raytheon Co
Publication of JP2021511682A publication Critical patent/JP2021511682A/ja
Application granted granted Critical
Publication of JP7052081B2 publication Critical patent/JP7052081B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Dicing (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Pressure Welding/Diffusion-Bonding (AREA)

Description

本発明は、ウェハボンディングプロセスを用いて、ボンディングされたウェハから、所定のダイ湾曲値を有する個々のダイを製造する方法に関する。
トランジスタ処理の改良により、より高い動作周波数が利用可能になった。これらの集積回路（IC）の機能性は増加し、種々のシリコンベースのシステムオンチップ（SOC）又はセンサチップアセンブリ／アレイ（SCA）が実証された。これらのデバイスは、この機能を得るために、２枚のウェハを互いにボンディングすることによって製造することができる。しかしながら、ボンディングされたウェハデバイスは、構造内に明らかな高応力を有するボンディングされたウェハ対を生じてしまう。
周知のように、ボンディングされたウェハデバイスは、ダイシングされ、個々のダイを得る。しかしながら、不都合なことに、ボンディングされたウェハデバイス内における応力は、許容できない湾曲パラメータを有する個々のダイ、すなわち、意図された性能要件に対して十分に平坦でないダイをもたらす。
従って、必要とされているのは、ボンディングされたウェハデバイスから、許容可能な、すなわち、所定の平坦度特性を有する個々のダイを得るための方法である。
本開示の一態様に従った、ウェハボンディングプロセスを用いて、ボンディングされたウェハから、所定のダイ湾曲値を有する個々のダイを製造する方法は、(a)中間ボンディング構造を形成するために第１ウェハを第２ウェハにボンディングするステップ； (b)前記中間ボンディング構造の第１表面の湾曲量を測定するステップ； (c)前記の測定された湾曲量と目標湾曲値との差が所定の閾値を越える場合、前記中間ボンディング構造の第２表面に湾曲補償層の材料を適用するステップ； (d)前記差が所定の閾値以下になるまでステップ(b)及び(c)を繰り返すステップ； (e) ボンディングされたウェハを得るために、前記中間ボンディング構造上でウェハボンディングプロセスの追加ステップを実行するステップ； (f)前記所定のダイ湾曲値を有する個々のダイを得るために、前記ボンディングされたウェハをダイシング分離するステップ；を含む。
本開示の一態様に従った、ウェハボンディングプロセスを用いて、ボンディングされたウェハから、所定のダイ湾曲値を有する個々のダイを製造する方法は、(a)中間ボンディング構造を形成するために第１ウェハを第２ウェハにボンディングするステップ； (b)データベースから、前記所定のダイ湾曲値に対応する目標ウェハ湾曲範囲値を回収するステップ； (c)前記中間ボンディング構造の第１表面の湾曲量を測定するステップ； (d)前記の測定された湾曲量を前記の回収された目標ウェハ湾曲範囲値に比較するステップ； (e)前記の測定された湾曲量が前記の回収された目標湾曲範囲値の範囲内にない場合、前記中間ボンディング構造の第２表面に湾曲補償層の材料を適用するステップ； (f)前記の測定された湾曲量が前記の回収された目標湾曲範囲値の範囲内に入るまで、ステップ(c)～(e)を繰り返すステップ； (g) ボンディングされたウェハを得るために、中間ボンディング構造の追加的処理を実行するステップ；及び (h)所定のダイ湾曲値を有する個々のダイを得るために、前記ボンディングされたウェハをダイシング分離するステップ；を含む。
本開示の一態様に従った、各ダイが所定のダイ湾曲値を有する複数のダイを製造する方法は、 (a)中間ボンディングウェハ構造を形成するために第１ウェハを第２ウェハにボンディングするステップ； (b)前記中間ボンディングウェハ構造の第１表面の湾曲量を測定するステップ； (c)前記の測定された湾曲量と目標湾曲値との差が所定の閾値を越える場合、前記中間ボンディングウェハ構造の第２表面に湾曲補償構造を適用するステップ； (d)前記差が所定の閾値以下になるまでステップ(b)及び(c)を繰り返すステップ； (e) ボンディングされたウェハ構造を得るために、前記中間ボンディングウェハ構造上で追加的処理工程を実行するステップ；及び (f)前記複数の個々のダイを得るために、前記ボンディングされたウェハをダイシング分離するステップ；を含む。
本開示の種々の態様は、添付の図面を参照して後述される。図面を簡単かつ明瞭にするために、図面に示されている要素は、必ずしも正確に又は縮尺通りに描かれていないことが理解されるであろう。例えば、素子のいくつかの寸法は、明瞭化のために他の素子に対して誇張されてもよく、又はいくつかの物理的構成要素が一つの機能ブロック又は素子に含まれてもよい。さらに、適切と考えられる場合には、対応する要素又は類似の要素を示すために、複数図面間で参照番号を繰り返すことができる。明瞭にするために、すべての構成要素がすべての図面に表示されているわけではない。図面は、例示及び説明の目的で提供されるものであり、本開示の限界の定義として意図されたものではない。
既知のウェハボンディングプロセスにおける一ステップを示す。 既知のウェハボンディングプロセスにおける一ステップを示す。 既知のウェハボンディングプロセスにおける一ステップを示す。 既知のウェハボンディングプロセスにおける一ステップを示す。 本開示の態様に従ったウェハボンディングプロセスから、所望の平坦度を有する個々のダイを提供する方法を示す。 図５の方法に従ったボンディングされたウェハの処理における一ステップを示す。 図５の方法に従ったボンディングされたウェハの処理における一ステップを示す。 図５の方法に従ったボンディングされたウェハの処理における一ステップを示す。 図５の方法に従ったボンディングされたウェハの処理における一ステップを示す。
以下の説明では、本開示の特徴を完全に理解するために、詳細が記載される。これらは、これらの特定の詳細のいくつかなしに実施され得ることが、当業者によって理解されるであろう。他の例では、周知の方法、手順、構成要素及び構造は、本開示の態様を不明瞭にしないように詳細に記載されていないことがある。
本開示は、以下の説明に記載された、又は図面に示された構成要素の詳細な構成及び配置に限定されるものではなく、それは、実施可能であるか、又は様々な方法で実施されるか、又は実施されるものであることが理解されるべきである。また、本明細書で使用される表現及び用語は、説明のみを目的としており、限定的であるとみなされるべきではないことを理解すべきである。
明確にするために、別々の実装のコンテキストで説明される特定の特徴は、単一の実装において組み合わせて提供されてもよい。逆に、単一の実装のコンテキストにおいて簡潔に説明される種々の特徴は、別々に又は任意の適切なサブコンビネーションで提供されてもよい。
一般に、以下でより詳細に説明されるように、本開示の態様は、個々のダイを予測可能な平坦度値で送達するために、プロセスの所定の時点で、ボンディングされたウェハレベルに１層以上の応力補償層を適用することを提供する。さらに、本開示の態様は、ダイシングステップの前に、応力補償層のリワーク／補正を可能にする。言い換えると、ボンディングされたウェハ内の応力は、ダイシング工程の後に得られた個々のダイの所望のたわみ、湾曲又は平坦度特性を生じるように調整される。有利には、所望の平坦度を得るために、個々のダイの追加的処理は必要とされない。
１つのアプローチでは、１層以上の応力補償層が、ウェハボンドステップが完了した後に追加される。窒化物（引張）又は酸化物（圧縮）など、様々なタイプの膜（film）が使用され得る。
たわみ、弓形、曲面、曲率、平坦度、凸、凹及びそれらの測定は、表面がどのように平坦であるかを表すために互換的に使用されることに留意されたい。
既知のウェハボンディングプロセスでは、図１に示すように、第１ウェハ102と第２ウェハ104が、既知の技術に従って互いにボンディングされている。説明のために、図１の上部には、第１ウェハ102と第２ウェハ104との間の相対的な湾曲の量が誇張されて示されている。図１の下部には、第１ウェハ102と第２ウェハ104との間の界面（矩形領域）の接近図が示されている。
図面では、第１ウェハ102及び第２ウェハ104の各々を単一ウェハとして示しているが、本開示の態様は、これに限定されない。また、本開示の一態様は、第１ウェハ102及び第２ウェハ104の一方又は両方が、複数のウェハ積層体である構造を含む。
第１補償層106及び第２補償層108が、ウェハボンディングプロセスの前に、第1及び第２ウェハ102、104の外面にそれぞれ設けられる。これらの補償層106、108は、第1及び第２ウェハ102、104のそれぞれに、所定量の湾曲又は張力を与えるように設けられる。窒化物（引張）又は酸化物（圧縮）などのような種々のタイプの膜が、第1又は第２補償層106、108のいずれかとして提供されることが知られている。第1及び第２補償層106、108は、第1及び第２ウェハ102、104にそれぞれの応力量、すなわち張力又は圧縮を与え、２枚のウェハを一緒にボンディングする効果を補償するように設けられる。言い換えると、ウェハは、互いにボンディングされる前に、ある程度、プレストレス（pre-stress）される。
続いて、すなわち、２枚のウェハが互いにボンディングされた後、図２に示されるように、処理されたウェハ対構造202が生じる。図２のレイアウトは、図１に関して上述したものと同様である。構造202は、追加の処理を有してしまい、例えば、第1及び第２ウェハ102への、又は第1及び第２ウェハ104からの、層又は材料の追加又は除去などのような、デバイスの追加又は他の構造的変化を有してしまう。図２に示される非限定的な例として、構造202の追加的処理によって、第１補償層106が除去された。
いったんボンディングされたウェハの処理が完了すると、ボンディングされたウェハ対構造202上のダイの輪郭が描かれる。いったん輪郭が描かれると、構造202は、個々の、すなわち個片化されたダイ306を得るために、切断、すなわちダイシングされる。図３に示すように、頂部のプロセスされたウェハ対構造202は、矢印Ｃで表されるように、底部に示される個片化されたダイ306に進む。
しかしながら、既知のプロセスでは、各ダイ306は、図４において量Ｂ１及びＢ２で示されるある程度の湾曲を有する。もしダイ306が所望の平坦度、又は許容可能な量の湾曲を有しない場合、ダイレベルの応力補償層が、各個々のダイ306に追加されてもよい。しかしながら、これらの補償層をダイ306に適用することは、ダイ306を損傷するリスクを伴う。
種々の機械的アプローチ又は他の補償スキームが、ダイ306を「平坦に」するために実施されてきている。一つの既知のアプローチでは、ダイ306は、ダイ306を再成形するために、所定の時間の間、レベルチャック（level chuck）まで真空引きされる。別のアプローチでは、所望の平坦度を得るために、ダイ306を基準表面にエポキシ化（epoxied）する。しかしながら、これらのアプローチは、個々のダイ306のレベルで平坦度を固定することを目的としており、高価であり、時間を消費する。
有利には、本開示の態様は、ボンディングされたウェハに応力補償層を適用するものである。これらの補償層は、ボンディングされたウェハ構造に、所望の量の平坦度を有する個々のダイをもたらす湾曲量を提供するように選択される。以下により詳細に説明されるように、ボンディングされたウェハの湾曲は、プロセスのある点で所定の量に設定される。いったんその量に設定されると、ダイシング工程を含むボンディングされたウェハのその後の処理は、結果として所望の平坦度を有する個々のダイを生じる。
次に、図５を参照して、本開示の一態様に従った平坦度補正又は平坦度補償を提供する方法500について説明する。ステップ504において、図６に示すように、第１ウェハ601を第２ウェハ603にボンディングすることによって、ボンディングされたウェハデバイス600が、既知の技術に従って製造される。上述したように、既知のプロセスに従って、第１補償層606及び第２補償層608が、それぞれ、第1及び第２ウェハ601、603の外部表面上に設けられ、そしてボンディングされた第1及び第２ウェハ601、603と共に、図6の下部に示すように、中間ボンディング部分構造612を形成する。図６は、頂部に示された第１ウェハ601と第２ウェハ603との間のインターフェース（矩形領域）のクローズアップ図である。説明の目的のために、第１ウェハ601と第２ウェハ604との間の相対的湾曲の量は、図6の頂部で誇張されている。
ステップ508において、中間ボンディング部分構造612の湾曲又は平坦度の量は、既知の計測技術を用いて測定され、マイクロメータ（μm）で表される。この平坦度の測定は、ウェハ601、603が互いにボンディングされた後、平坦度を決定することができるプロセスのある時点で行われる。後続の処理がそのような測定を困難にすることが知られているので、測定をし得る（accessible）製造プロセスにおける最後のそのようなポイントが選択される。
かくして、一例では、測定は、アニーリング後に行われる。別の例では、測定は、研磨ステップの後であるが、化学的又は機械的研磨／平坦化（CMP）の前に行われる。さらに、検出器を製造する一例においては、測定は、検出器の薄層化プロセスの後に実施されてもよい。というのは、この時点で測定することが、プロセスの後半だと起こってしまう検出器の表面損傷を緩和するのに役立つからである。
本プロセスの長い時間に亘ってそして多くの以前のサイクルに亘って、すなわち、ウェハシステムを通して以前に処理された多数のボンディングされたウェハにわたって、湾曲値のデータベースを作成することができる。このデータベースは、プロセスのこの時点、すなわちステップ508で測定された中間ボンディング部分構造612の湾曲量を、個々のダイの所望の最終湾曲値に相関させる。かくして、特定のダイ平坦度値が望まれる場合、データベースは、中間ボンディング部分構造612が有するべき湾曲値を含む。換言すれば、この経験的データは、結果として生じるダイの平坦度を予測する。
従って、ステップ512において、所望のダイ湾曲値に対応するターゲットウェハ湾曲値が、上述のデータベースから回収（retrieve）される。ステップ516において、測定された湾曲量が、データベースから回収された所望のターゲットウェハ湾曲値と比較される。一態様では、測定された量と所望のターゲットウェハ湾曲値との差が、所定の値又はパーセンテージ未満であるか、又はそれに等しい場合に、測定された量が許容可能であるとみなされ得る。さらに、所定の値又はパーセンテージは、範囲、例えば、［－１．０％～＋０．５％］として表すことができる。当業者が理解するように、許容可能な範囲は、設計選択であるか、又は、データベース内の値から経験的に決定され得る。
湾曲の量が所望の量でない場合、すなわち、湾曲補償が必要である場合、制御はステップ520に進み、そこで、データベースに再度アクセスして、中間ボンディング部分構造612に所望の湾曲量を提供するために必要な応力補償の程度を決定する。データベースは、所望の量まで湾曲を補正するために適用することができる材料の層の特性に関する情報を有することができる。これは、例えば、引張力を提供するための窒化物膜、又は圧縮力を提供するための酸化物膜であってよい。膜の厚さは、データベースに記録することができる。適用される応力補償は、何らかのパターンで適用される張力及び圧縮の両方を含むことができる。もし、例えば、補償層が過剰であり、反対側の膜が湾曲を補正するために適用される必要がある場合などにそうである。ステップ524において、追加的な補償層614が提供される。追加的補償層614は、表面上に、例えば、第２ウェハ603の外方又は外側表面上に設けられ、その後の処理によって影響を受けない、すなわち、変化又は除去されないことに留意されたい。図６及び図７に示すように、追加的補償層614は、第２補償層608上に設けられる。第２補償層608は、ウェハボンディングプロセスの一部として実装され、一方、追加的補償層614は、追加処理の前に所望のウェハレベル湾曲を達成するために設けられることに留意されたい。
ステップ528において湾曲の量が再度測定され、制御はステップ516に戻り、そこで測定された湾曲の量がターゲットウェハ湾曲値と比較される。測定された量が依然として目標ウェハ湾曲値にない場合には、ステップ524において、別の応力補償層が追加され、例えば、別の応力補償層は、既に位置決めされた追加的補償層614上に配置することができる。測定プロセスは、平坦度値が満足されるか、湾曲が補償されないと判断されるまで繰り返される。
いったん測定された湾曲の量が所望の値になると、制御はステップ516からステップ532へと進み、その後のウェハ処理が実行される。ステップ532におけるその後の処理は、第１補償層606を除去するなどのような、層又は材料を追加又は除去することができ、その結果、ボンディングウェハ702の湾曲の変化が生じる（図７参照）。有利なことに、ステップ516において、プロセスにおけるボンディングウェハ702の湾曲を設定することが、発生し得るデバイスの平坦度又は湾曲のその後の変化を説明できる。
ダイシングプロセスがステップ532で実施される場合、図８及び図９を参照すると、個片化されたダイ806は、所望の量の平坦度を有する。図８に示すように、頂部の処理済みウェハ対構造702が、底部に示された個片化されたダイ806へと進む。個片化されたダイ806の平坦度は、既知の計測技術を用いて測定され、ステップ536においてマイクロメートル（μm）で表され、データベース内の経験的データが依然として適用可能であることを確認する。
本特許出願において、「頂」、「底」、「上」、「下」等を使用する場合、これらは、単に本明細書に記載される構成要素の相対的配置を説明するためのものであることに留意されたい。これらの相対的配置の説明は、重力の方向又は水平の方向に関して請求項を限定することを意図していない。
本開示は、開示された実施形態を参照して例示的に上述される。当業者は、添付の特許請求の範囲に定義される本開示の範囲から逸脱することなく、開示された実施形態に種々の修正及び変更を加えることができる。

Claims (15)

  1. ウェハボンディングプロセスを用いて、ボンディングされたウェハから、目標ダイ湾曲値を有する個々のダイを製造する方法であって：
    (a)中間ボンディング構造を形成するために第１ウェハを第２ウェハにボンディングするステップ；
    (b)前記中間ボンディング構造の第１表面の湾曲量を測定するステップ；
    (b1)前記目標ダイ湾曲値の関数としてデータベースから目標ウェハ湾曲値を回収するステップであり、前記データベースは、前記ウェハボンディングプロセスを通じて以前に処理された他のボンディングされたウェハから得られた経験的データを含み、前記得られたデータはウェハ湾曲値をダイ湾曲値に相関させる、ステップ；
    (c)前記の測定された湾曲量と前記の回収された目標ウェハ湾曲値との差が所定の閾値を越える場合、前記中間ボンディング構造の第２表面に湾曲補償層の材料を適用するステップ；
    (d)前記差が所定の閾値以下になるまでステップ(b)及び(c)を繰り返すステップ；
    (e) ボンディングされたウェハを得るために、前記中間ボンディング構造の前記第１ウェハ又は前記第２ウェハへ又はそこから層の追加若しくは除去又は材料の追加若しくは除去の少なくとも１つの追加的処理を実行するステップ；
    (f)前記目標ダイ湾曲値を有する個々のダイを得るために、前記ボンディングされたウェハをダイシング分離するステップ；
    を含み、
    前記の(c) 前記中間ボンディング構造の前記第２表面に湾曲補償層の材料を適用するステップが、
    前記データベースから、前記中間ボンディング構造を修正し、前記測定した湾曲量を、前記目標ウェハ湾曲値の所定の閾値内へと変更するのに必要な湾曲補償量を回収するステップ；及び
    前記必要な湾曲補償量に対応する後続の湾曲補償層の材料を適用するステップ；
    を含む、方法。
  2. 請求項１に記載された方法であって、
    前記の(c)前記中間ボンディング構造の前記第２表面に湾曲補償層の材料を適用するステップが、引張力を与える膜又は圧縮力を与える膜のうちの１つを適用するステップを含む、方法。
  3. 請求項１に記載された方法であって、
    前記の(e)追加的処理を実行するステップは、前記湾曲補償層の材料の構造を変化させない、方法。
  4. 請求項１に記載された方法であって、
    前記の(c)前記中間ボンディング構造の前記第２表面に湾曲補償層の材料を適用するステップは、前記第２表面上に既に設けられた湾曲補償層の材料に後続の湾曲補償層の材料を適用するステップを含む、方法。
  5. 請求項１に記載された方法であって、
    前記中間ボンディング構造の前記第２表面は、前記中間ボンディング構造の外方表面である、方法。
  6. 請求項１に記載された方法であって、
    前記の(b)前記中間ボンディング構造の前記第１表面の湾曲量を測定するステップは、
    アニール操作の実行後に行われる；
    研磨作業の実行後であるが、化学的又は機械的研磨／平坦化（CMP）の前に行われる；或いは
    検出器の薄層化操作の実行後に行われる；
    のいずれかである、方法。
  7. ウェハボンディングプロセスを用いて、ボンディングされたウェハから、目標ダイ湾曲値を有する個々のダイを製造する方法であって：
    (a)中間ボンディング構造を形成するために第１ウェハを第２ウェハにボンディングするステップ；
    (b)データベースから、前記目標ダイ湾曲値に対応する目標ウェハ湾曲範囲値を回収するステップであり、前記データベースは、前記ウェハボンディングプロセスを通じて以前に処理された他のボンディングされたウェハから得られた経験的データを含み、前記得られたデータはウェハ湾曲値をダイ湾曲値に相関させる、ステップ；
    (c)前記中間ボンディング構造の第１表面の湾曲量を測定するステップ；
    (d)前記の測定された湾曲量を前記の回収された目標ウェハ湾曲範囲値に比較するステップ；
    (e)前記の測定された湾曲量が前記の回収された目標ウェハ湾曲範囲値の範囲内にない場合、前記中間ボンディング構造の第２表面に湾曲補償層の材料を適用するステップ；
    (f)前記の測定された湾曲量が前記の回収された目標ウェハ湾曲範囲値の範囲内に入るまで、ステップ(c)～(e)を繰り返すステップ；
    (g) ボンディングされたウェハを得るために、中間ボンディング構造の前記第１ウェハ又は前記第２ウェハへ又はそこから層の追加若しくは除去又は材料の追加若しくは除去の少なくとも１つの追加的処理を実行するステップ；及び
    (h)前記目標ダイ湾曲値を有する個々のダイを得るために、前記ボンディングされたウェハをダイシング分離するステップ；
    を含み、
    前記の(e) 前記中間ボンディング構造の前記第２表面に湾曲補償層の材料を適用するステップが、
    前記データベースから、前記中間ボンディング構造を修正し、前記測定した湾曲量を、前記目標ウェハ湾曲範囲値内へと変更するのに必要な湾曲補償量を回収するステップ；及び
    前記必要な湾曲補償量に対応する後続の湾曲補償層の材料を適用するステップ；
    を含む、方法。
  8. 請求項７に記載された方法であって、
    前記の(g)追加的処理を実行するステップは、前記湾曲補償層の材料の構造を変化させない、方法。
  9. 請求項７に記載された方法であって、
    前記中間ボンディング構造の前記第２表面は、前記中間ボンディング構造の外方表面である、方法。
  10. 請求項７に記載された方法であって、
    前記の(c)前記中間ボンディング構造の前記第１表面の湾曲量を測定するステップは、
    アニール操作の実行後に行われる；
    研磨作業の実行後であるが、化学的又は機械的研磨／平坦化（CMP）の前に行われる；或いは
    検出器の薄層化操作の実行後に行われる；
    のいずれかである、方法。
  11. 各ダイが目標ダイ湾曲値を有する複数のダイを製造する方法であって：
    (a)中間ボンディングウェハ構造を形成するために第１ウェハを第２ウェハにボンディングするステップ；
    (b)前記中間ボンディングウェハ構造の第１表面の湾曲量を測定するステップ；
    (b1)前記目標ダイ湾曲値の関数としてデータベースから目標ウェハ湾曲値を回収するステップであり、前記データベースは、前記のウェハをボンディングプロセスを通じて以前に処理された他のボンディングされたウェハから得られた経験的データを含み、前記得られたデータはウェハ湾曲値をダイ湾曲値に相関させる、ステップ；
    (c)前記の測定された湾曲量と前記の回収された目標ウェハ湾曲値との差が所定の閾値を越える場合、前記中間ボンディングウェハ構造の第２表面に湾曲補償構造を適用するステップ；
    (d)前記差が所定の閾値以下になるまでステップ(b)及び(c)を繰り返すステップ；
    (e) ボンディングされたウェハ構造を得るために、前記中間ボンディングウェハ構造上の前記第１ウェハ又は前記第２ウェハへ又はそこから層の追加若しくは除去又は材料の追加若しくは除去の少なくとも１つの追加的処理を実行するステップ；及び
    (f) 各ダイが目標ダイ湾曲値を有する前記複数の個々のダイを得るために、前記ボンディングされたウェハをダイシング分離するステップ；
    を含み、
    前記の(c) 前記中間ボンディングウェハ構造の前記第２表面に湾曲補償構造を適用するステップが、
    前記データベースから、前記中間ボンディングウェハ構造を修正し、前記測定した湾曲量を、前記目標ウェハ湾曲値の所定の閾値内へと変更するのに必要な湾曲補償量を回収するステップ；及び
    前記必要な湾曲補償量に対応する後続の湾曲補償層の材料を適用するステップ；
    を含む、方法。
  12. 請求項１１に記載された方法であって、
    前記の(c) 前記中間ボンディングウェハ構造の前記第２表面に湾曲補償構造を適用するステップが、引張力を与える膜又は圧縮力を与える膜のうちの１つを適用するステップを含む、方法。
  13. 請求項１１に記載された方法であって、
    前記の(e)追加的処理を実行するステップは、前記湾曲補償構造を変化させない、方法。
  14. 請求項１１に記載された方法であって、
    前記湾曲補償構造は、複数の湾曲補償層の材料を含む、方法。
  15. 請求項１１に記載された方法であって、
    前記の(b)前記中間ボンディングウェハ構造の前記第１表面の湾曲量を測定するステップは、
    アニール操作の実行後に行われる；
    研磨作業の実行後であるが、化学的又は機械的研磨／平坦化（CMP）の前に行われる；或いは
    検出器の薄層化操作の実行後に行われる；
    のいずれかである、方法。
JP2020560864A 2018-03-14 2018-11-13 ボンディングされたウェハ内の応力補償とリリーフ Active JP7052081B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/920,983 US10847419B2 (en) 2018-03-14 2018-03-14 Stress compensation and relief in bonded wafers
US15/920,983 2018-03-14
PCT/US2018/060791 WO2019177670A1 (en) 2018-03-14 2018-11-13 Stress compensation and relief in bonded wafers

Publications (2)

Publication Number Publication Date
JP2021511682A JP2021511682A (ja) 2021-05-06
JP7052081B2 true JP7052081B2 (ja) 2022-04-11

Family

ID=64572535

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020560864A Active JP7052081B2 (ja) 2018-03-14 2018-11-13 ボンディングされたウェハ内の応力補償とリリーフ

Country Status (9)

Country Link
US (1) US10847419B2 (ja)
EP (1) EP3766093A1 (ja)
JP (1) JP7052081B2 (ja)
KR (1) KR102515211B1 (ja)
CN (1) CN111542910A (ja)
IL (1) IL276727B2 (ja)
SG (1) SG11202004710XA (ja)
TW (1) TW201939590A (ja)
WO (1) WO2019177670A1 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10847569B2 (en) * 2019-02-26 2020-11-24 Raytheon Company Wafer level shim processing
CN111048429B (zh) * 2019-12-23 2022-05-27 武汉新芯集成电路制造有限公司 一种晶圆键合方法
KR102618869B1 (ko) * 2020-01-03 2023-12-27 램 리써치 코포레이션 배면 보우 보상 증착의 스테이션-대-스테이션 (station-to-station) 제어
US11791191B2 (en) * 2020-07-08 2023-10-17 Raytheon Company Ultraviolet radiation shield layer
CN112071747B (zh) * 2020-09-17 2024-02-27 武汉新芯集成电路制造有限公司 晶圆键合方法
CN112397376B (zh) * 2020-11-13 2024-02-27 武汉新芯集成电路制造有限公司 晶圆键合方法及晶圆键合系统
US11829077B2 (en) 2020-12-11 2023-11-28 Kla Corporation System and method for determining post bonding overlay
US11782411B2 (en) 2021-07-28 2023-10-10 Kla Corporation System and method for mitigating overlay distortion patterns caused by a wafer bonding tool
US20240266233A1 (en) * 2023-02-08 2024-08-08 Applied Materials, Inc. Influence function-based mitigation of substrate deformation with film deposition and ion implantation

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001274048A (ja) 2000-03-24 2001-10-05 Hitachi Ltd 半導体装置の製造方法及び加工装置
WO2012043616A1 (ja) 2010-09-28 2012-04-05 株式会社村田製作所 圧電デバイス、圧電デバイスの製造方法
US20170162522A1 (en) 2015-07-01 2017-06-08 Ii-Vi Optoelectronic Devices, Inc. Stress relief in semiconductor wafers

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08330882A (ja) 1995-06-02 1996-12-13 Sumitomo Electric Ind Ltd 表面弾性波素子基板及びその製造方法
US6902987B1 (en) 2000-02-16 2005-06-07 Ziptronix, Inc. Method for low temperature bonding and bonded structure
US20040079633A1 (en) * 2000-07-05 2004-04-29 Applied Materials, Inc. Apparatus for electro chemical deposition of copper metallization with the capability of in-situ thermal annealing
US6865308B1 (en) 2004-07-23 2005-03-08 Bae Systems Information And Electronic Systems Integration Inc. Backside deposition for relieving stress and decreasing warping in optical waveguide production
US7335088B1 (en) * 2007-01-16 2008-02-26 Taiwan Semiconductor Manufacturing Company, Ltd. CMP system with temperature-controlled polishing head
US8212346B2 (en) * 2008-10-28 2012-07-03 Global Foundries, Inc. Method and apparatus for reducing semiconductor package tensile stress
US8216945B2 (en) 2009-04-09 2012-07-10 Texas Instruments Incorporated Wafer planarity control between pattern levels
KR20110001182A (ko) * 2009-06-29 2011-01-06 주식회사 하이닉스반도체 반도체 패키지의 제조방법
JP6435088B2 (ja) 2013-04-09 2018-12-05 日東電工株式会社 半導体装置の製造に用いられる接着シート、ダイシングテープ一体型接着シート、半導体装置、及び、半導体装置の製造方法
US9397051B2 (en) 2013-12-03 2016-07-19 Invensas Corporation Warpage reduction in structures with electrical circuitry
US9613842B2 (en) 2014-02-19 2017-04-04 Globalfoundries Inc. Wafer handler and methods of manufacture
US9881788B2 (en) * 2014-05-22 2018-01-30 Lam Research Corporation Back side deposition apparatus and applications
US9728934B2 (en) 2015-08-31 2017-08-08 Avago Technologies General Ip (Singapore) Pte. Ltd. Back-side-emitting vertical cavity surface emitting laser (VCSEL) wafer bonded to a heat-dissipation wafer, devices and methods
CN105448666A (zh) * 2015-12-02 2016-03-30 苏州工业园区纳米产业技术研究院有限公司 利用二氧化硅的应力来改变晶圆硅片基体弯曲度的方法
JP2019501524A (ja) * 2015-12-04 2019-01-17 ザ・シランナ・グループ・プロプライエタリー・リミテッドＴｈｅ Ｓｉｌａｎｎａ Ｇｒｏｕｐ Ｐｔｙ Ｌｉｍｉｔｅｄ 絶縁体上半導体基板
US9978582B2 (en) * 2015-12-16 2018-05-22 Ostendo Technologies, Inc. Methods for improving wafer planarity and bonded wafer assemblies made from the methods
CN106952837B (zh) * 2016-01-06 2019-12-31 中芯国际集成电路制造(上海)有限公司 获得绝缘层厚度的方法以及晶圆级键合封装方法
US10446532B2 (en) * 2016-01-13 2019-10-15 Invensas Bonding Technologies, Inc. Systems and methods for efficient transfer of semiconductor elements
JP7164289B2 (ja) * 2016-09-05 2022-11-01 東京エレクトロン株式会社 半導体プロセッシング中のオーバレイを制御するための湾曲を制御する応力の位置特定チューニング
CN107731668B (zh) * 2017-08-31 2018-11-13 长江存储科技有限责任公司 3d nand混合键合工艺中补偿晶圆应力的方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001274048A (ja) 2000-03-24 2001-10-05 Hitachi Ltd 半導体装置の製造方法及び加工装置
WO2012043616A1 (ja) 2010-09-28 2012-04-05 株式会社村田製作所 圧電デバイス、圧電デバイスの製造方法
US20170162522A1 (en) 2015-07-01 2017-06-08 Ii-Vi Optoelectronic Devices, Inc. Stress relief in semiconductor wafers

Also Published As

Publication number Publication date
EP3766093A1 (en) 2021-01-20
KR20200078635A (ko) 2020-07-01
IL276727B2 (en) 2024-07-01
IL276727A (en) 2020-09-30
US10847419B2 (en) 2020-11-24
SG11202004710XA (en) 2020-06-29
JP2021511682A (ja) 2021-05-06
US20190287854A1 (en) 2019-09-19
IL276727B1 (en) 2024-03-01
KR102515211B1 (ko) 2023-03-29
TW201939590A (zh) 2019-10-01
CN111542910A (zh) 2020-08-14
WO2019177670A1 (en) 2019-09-19

Similar Documents

Publication Publication Date Title
JP7052081B2 (ja) ボンディングされたウェハ内の応力補償とリリーフ
KR102289163B1 (ko) 실리콘 웨이퍼의 제조 방법
JP6777029B2 (ja) シリコンウェーハ及びその製造方法
US8519534B2 (en) Microsprings partially embedded in a laminate structure and methods for producing same
US20180233479A1 (en) Semiconductor apparatus and method for preparing the same
US9412706B1 (en) Engineered carrier wafers
JP6424974B1 (ja) 半導体基板の製造方法
JP6985260B2 (ja) ハイブリッド構造を製造するための方法
CN102479674B (zh) 一种晶圆制造方法
JP3553053B2 (ja) 残膜厚分布の推定方法、残膜厚分布の推定方法を利用したパターニング用マスクの設計方法、及び、残膜厚分布の推定方法を利用して設計されたパターニング用マスクを用いた半導体素子の製造方法
KR20150023507A (ko) 금속/금속 결합을 가지는 복합 구조체의 생산방법
JP2002342399A (ja) 研磨工程に伴うダミーパターンの設計方法、プログラムおよびそのプログラムを記録した記録媒体
TWI682524B (zh) 矽晶圓
CN112397376B (zh) 晶圆键合方法及晶圆键合系统
Nguyen et al. A Predictive Model of Wafer-to-Die Warpage Simulation
KR20110080551A (ko) 웨이퍼휨을 방지하는 반도체장치 제조 방법
TWI358099B (en) Method of fabricating die having bump
CN115497873A (zh) 半导体器件的制作方法以及半导体器件
CN115188695A (zh) 半导体器件的制作方法以及半导体器件
KR101293595B1 (ko) 웨이퍼 다이싱 방법 및 그에 의해 제조되는 소자
KR100834381B1 (ko) 반도체 디바이스 제조방법
JP2008071907A (ja) 半導体チップの製造方法、及び半導体チップ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200722

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210831

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210914

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211108

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220322

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220330

R150 Certificate of patent or registration of utility model

Ref document number: 7052081

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150