CN112071747B - 晶圆键合方法 - Google Patents

晶圆键合方法 Download PDF

Info

Publication number
CN112071747B
CN112071747B CN202010982436.0A CN202010982436A CN112071747B CN 112071747 B CN112071747 B CN 112071747B CN 202010982436 A CN202010982436 A CN 202010982436A CN 112071747 B CN112071747 B CN 112071747B
Authority
CN
China
Prior art keywords
wafer
deformation
pressing
sigma
alignment mark
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010982436.0A
Other languages
English (en)
Other versions
CN112071747A (zh
Inventor
吴星鑫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan Xinxin Semiconductor Manufacturing Co Ltd
Original Assignee
Wuhan Xinxin Semiconductor Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhan Xinxin Semiconductor Manufacturing Co Ltd filed Critical Wuhan Xinxin Semiconductor Manufacturing Co Ltd
Priority to CN202010982436.0A priority Critical patent/CN112071747B/zh
Publication of CN112071747A publication Critical patent/CN112071747A/zh
Application granted granted Critical
Publication of CN112071747B publication Critical patent/CN112071747B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185Joining of semiconductor bodies for junction formation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/544Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544Marks applied to semiconductor devices or parts
    • H01L2223/54426Marks applied to semiconductor devices or parts for alignment

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

本发明提供了一种晶圆键合方法,包括:提供待键合的第一晶圆和第二晶圆;根据所述第一晶圆的预设形变量对所述第一晶圆施压;通过测量施压后所述第一晶圆和所述第一对准标记的位置参数,获得所述第一晶圆的实际形变量;根据所述第一晶圆的实际形变量与所述预设形变量的差异计算所述第二晶圆的补偿形变量;根据所述补偿形变量对所述第二晶圆施压,以补偿所述第一晶圆的形变,实现第二晶圆形变量实时调节,从而消除第一晶圆和第二晶圆形变量差异因素,满足图案对准精度要求。通过实测施压后所述第一晶圆和所述第一对准标记的位置参数,能基于每一对键合晶圆进行动态测量及形变量补偿,以满足图案对准高精度要求,提升产品良率。

Description

晶圆键合方法
技术领域
本发明属于半导体领域,具体涉及一种晶圆键合方法。
背景技术
随着半导体技术的不断发展,晶圆键合技术得到了广泛的应用,通过键合技术将多片晶圆粘合在一起,实现多片晶圆的垂直互连,缩短晶圆之间的连接距离,减少发热、功耗和延迟。
晶圆与晶圆的键合作为三维集成电路一项关键技术,将两片或多片晶圆键合,能有效增加单位面积内的器件数量。在晶圆键合过程中,上晶圆及下晶圆在外力作用下,由晶圆的中心向边缘接触完成键合,在键合过程中由于晶圆形变可能导致对准的图案产生错位,会对键合后的晶圆(器件)性能产生影响,甚至导致器件失效。另外,在实际生产中,前制程差异以及晶圆本身厚度、刚性等的差异,对键合过程产生一定的影响,从而影响晶圆键合精度。
发明内容
本发明的目的在于,提供一种晶圆键合方法,提高键合晶圆的对准标记的对准精度,从而提升键合精度。
为了实现上述目的,本发明提供了一种晶圆键合方法,包括:
提供待键合的第一晶圆和第二晶圆;所述第一晶圆上分布有至少两个第一对准标记;所述第二晶圆上分布有至少两个第二对准标记;
根据所述第一晶圆的预设形变量对所述第一晶圆施压,使所述第一晶圆的中心区域向靠近所述第二晶圆的一侧凸起;
通过测量施压后所述第一晶圆和所述第一对准标记的位置参数,获得所述第一晶圆的实际形变量;
根据所述第一晶圆的实际形变量与所述预设形变量的差异计算所述第二晶圆的补偿形变量;
根据所述补偿形变量对所述第二晶圆施压,以补偿所述第一晶圆的形变,使所述第一晶圆和所述第二晶圆由中心向四周键合时所述第一对准标记和所述第二对准标记对准。
进一步的,施压后所述第一晶圆和所述第一对准标记的位置参数,包括:所述第一晶圆的挠度、两个所述第一对准标记的间距L2、两个所述第一对准标记之间的弧形长度L1,两个所述第一对准标记之间的弧形所对应的圆的半径R。
进一步的,所述第一晶圆的实际形变量采用所述第一晶圆的实际形变圆心角б来表征,б为两个所述第一对准标记之间的弧形所对应的圆心角;
根据L2=2Rsin(б/2)或L1=2πRб/360°,计算出б。
进一步的,所述第一晶圆和所述第二晶圆不同状态的形变量采用形变圆心角来表征,根据所述第一晶圆的实际形变量与所述预设形变量的差异计算所述第二晶圆的补偿形变量,具体包括:
所述第一晶圆的预设形变圆心角为б1
所述第一晶圆的实际形变圆心角为б;
所述第二晶圆的预设形变量圆心角为б2
所述第二晶圆的补偿形变圆心角为б3,且б3=б2+(б-б1)*k,k为补偿系数。
进一步的,所述第一晶圆和所述第二晶圆不同状态的形变量采用形变高度来表征,所述第一晶圆的形变高度为所述第一晶圆施压后的挠度,所述第二晶圆的形变高度为所述第二晶圆施压后的挠度,
所述第一晶圆的形变高度≤200μm,所述第二晶圆的形变高度≤200μm。
进一步的,根据所述第二晶圆的补偿形变量对所述第二晶圆施压之后,所述第一晶圆和所述第二晶圆键合之前还包括:
检测施压后的所述第二晶圆的形变是否符合与所述第一晶圆的形变匹配的要求。
进一步的,根据所述第一晶圆的预设形变量对所述第一晶圆施压之前,还包括:
上镜头拍摄所述第二晶圆的所述第二对准标记的图片;
下镜头拍摄所述第一晶圆未被施压状态下的所述第一对准标记的图片。
进一步的,对所述第一晶圆施压,具体包括:通过第一卡盘固定所述第一晶圆的周圈区域,通过顶针对所述第一晶圆的中心区域施压;
对所述第二晶圆施压,具体包括:通过第二卡盘对所述第二晶圆施压变形,使所述第二晶圆的中心区域向靠近所述第一晶圆的一侧凸起;所述第二卡盘为可形变卡盘。
进一步的,所述第一晶圆或所述第二晶圆为单片晶圆或多片晶圆的堆叠。
进一步的,对所述第二晶圆施压使所述第二晶圆的凸起部位与所述第一晶圆的凸起部位接触后,所述第一卡盘逐步释放所述第一晶圆,所述第二卡盘逐步释放所述第二晶圆,所述第一晶圆和所述第二晶圆由中心向四周键合。
与现有技术相比,本发明具有如下有益效果:
本发明提供了一种晶圆键合方法,包括:提供待键合的第一晶圆和第二晶圆;根据所述第一晶圆的预设形变量对所述第一晶圆施压,使所述第一晶圆的中心区域向靠近所述第二晶圆的一侧凸起;通过测量施压后所述第一晶圆和所述第一对准标记的位置参数,获得所述第一晶圆的实际形变量;根据所述第一晶圆的实际形变量与所述预设形变量的差异计算所述第二晶圆的补偿形变量;根据所述补偿形变量对所述第二晶圆施压,以补偿所述第一晶圆的形变,实现第二晶圆形变量实时调节,从而消除第一晶圆和第二晶圆形变量差异因素,满足图案对准精度要求。通过实测施压后所述第一晶圆和所述第一对准标记的位置参数,能基于每一对键合晶圆进行动态测量及形变量补偿,以满足图案对准高精度要求,提升产品良率。
附图说明
图1为本发明实施例的晶圆键合方法流程示意图;
图2至图9为本发明实施例的晶圆键合方法各步骤示意图;
其中,附图标记如下:
10-第一晶圆;11-第一对准标记;12-第一卡盘;12a-顶针;13-上镜头;
20-第二晶圆;21-第二对准标记;22-第二卡盘;23-下镜头。
具体实施方式
以下结合附图和具体实施例对本发明提供的晶圆键合方法进一步详细说明。根据下面说明,本发明的优点和特征将更清楚。需要说明的是,附图均采用非常简化的形式且使用非精准的比例,仅用以方便、明晰地辅助说明本发明实施例的目的。
本发明提供一种晶圆键合方法,如图1所示,包括:
提供待键合的第一晶圆和第二晶圆;所述第一晶圆上分布有至少两个第一对准标记;所述第二晶圆上分布有至少两个第二对准标记;
根据所述第一晶圆的预设形变量对所述第一晶圆施压,使所述第一晶圆的中心区域向靠近所述第二晶圆的一侧凸起;
通过测量施压后所述第一晶圆和所述第一对准标记的位置参数,获得所述第一晶圆的实际形变量;
根据所述第一晶圆的实际形变量与所述预设形变量的差异计算所述第二晶圆的补偿形变量;
根据所述补偿形变量对所述第二晶圆施压,以补偿所述第一晶圆的形变,使所述第一晶圆和所述第二晶圆由中心向四周键合时所述第一对准标记和所述第二对准标记对准。
下面结合图2~图9详细介绍本发明实施例的晶圆键合方法中各步骤。
如图2所示,提供待键合的第一晶圆10和第二晶圆20,所述第一晶圆10或所述第二晶圆20为单片晶圆或多片晶圆的堆叠。所述第一晶圆10上分布有至少两个第一对准标记11;所述第二晶圆20上分布有至少两个第二对准标记21。所述第一对准标记11和所述第二对准标记21对应分布。示例性的,两个第一对准标记11对称分布在第一晶圆10圆心的两侧,两个第二对准标记21对称分布在第二晶圆20圆心的两侧。其他实施例中,两个第一对准标记也可分布在第一晶圆10圆心的同一侧,相应的,两个第二对准标记也可分布在第二晶圆20圆心的同一侧。所述第二对准标记21和所述第一对准标记11均可为金属图案或介质层图案;金属图案中的金属材料为铝、铜和钨中的任意一种或多种。介质层图案中的介质层材料例如为氧化硅和/或氮化硅。所述第一对准标记11或所述第二对准标记21需要露出,以被镜头捕捉到。
第一晶圆10和第二晶圆20均可包括硅,可选的,第一晶圆10和第二晶圆20还可包括例如锗的半导体元素或者诸如碳化硅(SiC)、砷化镓(GaAs)、砷化铟(InAs)或磷化铟(InP)的化合物半导体。第一晶圆10和第二晶圆20可包括逻辑芯片、存储器芯片、片上系统(SOC)、专用集成电路(ASIC)、图像传感器芯片等。
两晶圆键合前需要对准,对准过程使用键合机台的对准模块。对准模块包括用于监测第一晶圆10和第二晶圆20上的对准标记并且检测对准标记的位置的光学设备。对准模块包括光源、相机,所述相机包括镜头。对准模块可以包括一个或多个红外(IR)电荷耦合器件(CCD)观察镜。在一些实施例中,对准模块还可以包括用于定位键合对准标记的任何合适的光学设备,例如线性可变差动转换器(LVDT)、激光干涉仪或光学线性编码器和解码器等。相机可以是单色或彩色的,不限是CCD或CMOS的,不限分辨率,也不限是模拟或数字的。相机前端可以装有决定视场大小的镜头(可以有多个可切换)。
具体的,所述对准模块包括正对设置的上镜头13和下镜头23,上镜头13和下镜头23上下对准后锁定。所述上镜头13和下镜头23均为相机的光学镜头。所述对准模块还包括相对设置的上光源和下光源。所述上光源和所述上镜头13可沿同一竖直轴设置且位于待键合晶圆的上方,所述下光源和所述下镜头23可沿同一竖直轴设置且位于待键合晶圆的下方。
上镜头13拍摄所述第二晶圆20的所述第二对准标记21的图片,上镜头13的数量至少为2个,以拍摄至少两个第二对准标记21。具体的,下平台带动第二晶圆20移动至上镜头13视野范围,上镜头13搜寻第二晶圆的第二对准标记21,搜寻到后将上镜头13移动到第二对准标记21正上方锁定,所述上镜头13拍摄所述第二对准标记21的图片,之后下平台移走第二晶圆20,使得上镜头13和下镜头23之间无遮挡物。
接着,如图3所示,下镜头23拍摄所述第一晶圆10未被施压状态下的所述第一对准标记11的图片。具体的,上平台带动第一晶圆10移至下镜头23视野范围,在下镜头23中搜寻第一晶圆10的第一对准标记11。移动第一晶圆10直至第一晶圆10的第一对准标记11位于下镜头23的正上方,下光源照射所述第一晶圆10,所述下镜头23拍摄所述第一对准标记11的图片。第一晶圆10未被施压状态(初始状态)下:第一卡盘12吸紧第一晶圆10,第一卡盘12的中心和边缘真空带吸紧第一晶圆10。测试第一晶圆10的两个第一对准标记11的间距为L1
接着,如图4所示,根据所述第一晶圆10的预设形变量(目标形变量)对所述第一晶圆10施加一定的压力,使所述第一晶圆10的中心区域向靠近所述第二晶圆的一侧凸起。由于第一晶圆10厚度、刚性等差异,或者第一晶圆10发生形变,在一定的压力作用下,第一晶圆的实际形变量与预设形变量(目标形变量)存在差异;如此一来,第一对准标记11的位置与预期的发生变化,需要实时测量。施加过程具体为:第一卡盘12的中心区域真空释放,第一卡盘12的边缘真空吸紧第一晶圆10。顶针12a穿过第一卡盘12且位于第一晶圆10的中心区域上方,顶针12a对第一晶圆10中心区域施加压力,使所述第一晶圆10的中心区域向靠近所述第二晶圆20的一侧凸起。应当理解,第一晶圆10位于第二晶圆20上方时,使第一晶圆10向下弯曲;第一晶圆10位于第二晶圆20下方时,使第一晶圆10向上弯曲。
接着,如图4和图5所示,通过测量施压后所述第一晶圆10和所述第一对准标记11的位置参数,获得所述第一晶圆10的实际形变量。具体的,下镜头23拍摄所述第一晶圆10施压变形后的所述第一晶圆10和第一对准标记11的图片。识别第一晶圆10弯曲形变后的挠度,两个第一对准标记11的间距L2,应当理解在横向(平行于第一晶圆10的方向)上,第一晶圆10施压变形后的两个第一对准标记11的间距L2比未施压状态下两个第一对准标记11的间距L1小。通过识别第一晶圆10形貌及镜头聚焦差异,读取形变高度。两个所述第一对准标记11之间的弧形长度为L1,两个所述第一对准标记11之间的弧形所对应的圆的半径为R。所述第一晶圆10的实际形变量可采用所述第一晶圆的实际形变圆心角б和/或形变高度来表征。第一晶圆的实际形变圆心角б为两个所述第一对准标记11之间的弧形所对应的圆心角。根据L1=2πRб/360°,(L1即弧长AB),或L2=2Rsin(б/2)(L2即弦长AB)计算出б。所述第一晶圆的形变高度为所述第一晶圆10施压后的挠度,所述第一晶圆的形变高度≤200μm。
所述上镜头13拍摄的第二晶圆20以及第二对准标记21的图片和所述下镜头23拍摄的所述第一晶圆10以及第一对准标记11的图片传输给计算机,计算机进行图像处理计算出相应的形变量。
示例性的,所述第一晶圆10和所述第二晶圆20不同状态的形变量采用形变圆心角来表征,根据所述第一晶圆10的实际形变量与所述预设形变量的差异计算所述第二晶圆20的补偿形变量,具体包括:
根据所述第一晶圆10的预设形变圆心角б1(目标形变圆心角)对所述第一晶圆10施加一定的压力;
通过上述方法测量施压后所述第一晶圆10和所述第一对准标记11的位置参数,获得所述第一晶圆的实际形变圆心角б;
所述第二晶圆的预设形变量圆心角为б2,б2为机台预设值,б2与б1匹配设计。由于第一晶圆10厚度、刚性等差异,或者第一晶圆10发生形变,在一定的压力作用下,第一晶圆的实际形变圆心角б与预设形变圆心角б1(目标形变圆心角)存在差异;因此,第二晶圆的预设形变量圆心角为б2已不能满足与第一晶圆的形变匹配要求,需进行补偿。
所述第二晶圆的补偿形变圆心角为б3,且б3=б2+(б-б1)*k,k为补偿系数,可以根据先进制程控制方法收集得到。
如图6所示,根据所述补偿形变量对所述第二晶圆20施压,所述第二晶圆20的补偿形变量可采用所述第二晶圆20的补偿形变圆心角为б3和/或第二晶圆20的形变高度来表征。示例性的,根据所述第二晶圆20的补偿形变圆心角б3对所述第二晶圆20施压,以补偿所述第一晶圆10的形变,使所述第一晶圆10和所述第二晶圆20由中心向四周键合时所述第一对准标记11和所述第二对准标记21对准。所述第二晶圆20的形变高度为所述第二晶圆20施压后的挠度。所述第二晶圆的形变高度≤200μm。
具体的,第二晶圆20通过第二卡盘22施压变形,第二卡盘22例如为可形变卡盘,如由气压控制,使所述第二晶圆20的中心区域向靠近所述第一晶圆10的一侧凸起,或者第二卡盘由形状记忆合金材料组成,随着温度变化发生形变。
如图7所示,检测施压后的所述第二晶圆20的形变是否符合与所述第一晶圆的形变匹配的要求。具体的,上平台移走第一晶圆10,将形变后的第二晶圆20移动至上镜头13视野范围,上镜头13搜寻形变后的第二晶圆20的第二对准标记21,拍摄第二晶圆20形变后的形貌。检测第二晶圆20形变后的第二对准标记21是否符合对准要求。通过精准控制第二晶圆20的形变,使其与第一晶圆10形变相匹配,最终使第一对准标记11和第二对准标记21上下对准。
如图8所示,对所述第二晶圆20施压使所述第二晶圆20的凸起部位与所述第一晶圆10的凸起部位接触后,所述第一卡盘12逐步释放所述第一晶圆10,所述第二卡盘22逐步释放所述第二晶圆20,所述第一晶圆和所述第二晶圆由中心向四周键合。具体的,第一晶圆10由顶针12a施加一预定压力值,使第一晶圆10产生向下弯曲形变,第二晶圆20由第二卡盘22气压控制,可根据第二晶圆20的翘曲特性精确控制,带动第二晶圆20向上完成形变,当第二晶圆20移动到一定距离后,开始接触第一晶圆10,第一晶圆10和第二晶圆20上下接触后,边缘逐步释放,由中心向四周通过范德华力完成键合。
第一晶圆10和第二晶圆20键合时,第一晶圆10在顶针12a作用下弯曲变形,第一晶圆10在横向方向上被拉伸。第一晶圆10和第二晶圆20分离大约10nm至30nm的状态下通过使用OH-官能团键合。第二晶圆20通过第二卡盘22变形,第二晶圆20的上表面轻微地被拉伸的状态下键合到第一晶圆10的上表面,在被拉伸的状态下第一对准标记11和第二对准标记21相互迁就对准,第一晶圆10和第二晶圆20由中心向四周键合(贴合)。
如图9所示,采用本实施例的方法,第一晶圆10和第二晶圆20实现对准并键合,第一对准标记11和第二对准标记21上下对准。
综上所述,本发明提供了一种晶圆键合方法,包括:提供待键合的第一晶圆和第二晶圆;根据所述第一晶圆的预设形变量对所述第一晶圆施压,使所述第一晶圆的中心区域向靠近所述第二晶圆的一侧凸起;通过测量施压后所述第一晶圆和所述第一对准标记的位置参数,获得所述第一晶圆的实际形变量;根据所述第一晶圆的实际形变量与所述预设形变量的差异计算所述第二晶圆的补偿形变量;根据所述补偿形变量对所述第二晶圆施压,以补偿所述第一晶圆的形变,实现第二晶圆形变量实时调节,从而消除第一晶圆和第二晶圆形变量差异因素,满足图案对准精度要求。通过实测施压后所述第一晶圆和所述第一对准标记的位置参数,能基于每一对键合晶圆进行动态测量及形变量补偿,以满足图案对准高精度要求,提升产品良率。
本说明书中各个实施例采用递进的方式描述,每个实施例重点说明的都是与其他实施例的不同之处,各个实施例之间相同相似部分互相参见即可。对于实施例公开的器件而言,由于与实施例公开的方法相对应,所以描述的比较简单,相关之处参见方法部分说明即可。
上述描述仅是对本发明较佳实施例的描述,并非对本发明范围的任何限定,本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰,均属于权利要求书的保护范围。

Claims (10)

1.一种晶圆键合方法,其特征在于,包括:
提供待键合的第一晶圆和第二晶圆;所述第一晶圆上分布有至少两个第一对准标记;所述第二晶圆上分布有至少两个第二对准标记;
根据所述第一晶圆的预设形变量对所述第一晶圆施压,使所述第一晶圆的中心区域向靠近所述第二晶圆的一侧凸起;
通过测量施压后所述第一晶圆和所述第一对准标记的位置参数,获得所述第一晶圆的实际形变量;
根据所述第一晶圆的实际形变量与所述预设形变量的差异计算所述第二晶圆的补偿形变量;
根据所述补偿形变量通过第二卡盘对所述第二晶圆施压,以补偿所述第一晶圆的形变,使所述第一晶圆和所述第二晶圆由中心向四周键合时所述第一对准标记和所述第二对准标记对准。
2.如权利要求1所述的晶圆键合方法,其特征在于,
施压后所述第一晶圆和所述第一对准标记的位置参数,包括:所述第一晶圆的挠度、两个所述第一对准标记的间距L2、两个所述第一对准标记之间的弧形长度L1,两个所述第一对准标记之间的弧形所对应的圆的半径R。
3.如权利要求2所述的晶圆键合方法,其特征在于,
所述第一晶圆的实际形变量采用所述第一晶圆的实际形变圆心角б来表征,б为两个所述第一对准标记之间的弧形所对应的圆心角;
根据L2=2Rsin(б/2)或L1=2πRб/360o,计算出б。
4.如权利要求3所述的晶圆键合方法,其特征在于,
所述第一晶圆和所述第二晶圆不同状态的形变量采用形变圆心角来表征,根据所述第一晶圆的实际形变量与所述预设形变量的差异计算所述第二晶圆的补偿形变量,具体包括:
所述第一晶圆的预设形变圆心角为б1
所述第一晶圆的实际形变圆心角为б;
所述第二晶圆的预设形变量圆心角为б2
所述第二晶圆的补偿形变圆心角为б3,且б3=б2+(б-б1)*k,k为补偿系数。
5.如权利要求1所述的晶圆键合方法,其特征在于,
所述第一晶圆和所述第二晶圆不同状态的形变量采用形变高度来表征,所述第一晶圆的形变高度为所述第一晶圆施压后的挠度,所述第二晶圆的形变高度为所述第二晶圆施压后的挠度,
所述第一晶圆的形变高度≤200μm,所述第二晶圆的形变高度≤200μm。
6.如权利要求1至5任意一项所述的晶圆键合方法,其特征在于,
根据所述第二晶圆的补偿形变量对所述第二晶圆施压之后,所述第一晶圆和所述第二晶圆键合之前还包括:
检测施压后的所述第二晶圆的形变是否符合与所述第一晶圆的形变匹配的要求。
7.如权利要求1至5任意一项所述的晶圆键合方法,其特征在于,
根据所述第一晶圆的预设形变量对所述第一晶圆施压之前,还包括:
上镜头拍摄所述第二晶圆的所述第二对准标记的图片;
下镜头拍摄所述第一晶圆未被施压状态下的所述第一对准标记的图片。
8.如权利要求1所述的晶圆键合方法,其特征在于,
对所述第一晶圆施压,具体包括:通过第一卡盘固定所述第一晶圆的周圈区域,通过顶针对所述第一晶圆的中心区域施压;
对所述第二晶圆施压,具体包括:通过所述第二卡盘对所述第二晶圆施压变形,使所述第二晶圆的中心区域向靠近所述第一晶圆的一侧凸起,所述第二卡盘为可形变卡盘。
9.如权利要求1所述的晶圆键合方法,其特征在于,所述第一晶圆或所述第二晶圆为单片晶圆或多片晶圆的堆叠。
10.如权利要求8所述的晶圆键合方法,其特征在于,
对所述第二晶圆施压使所述第二晶圆的凸起部位与所述第一晶圆的凸起部位接触后,所述第一卡盘逐步释放所述第一晶圆,所述第二卡盘逐步释放所述第二晶圆,所述第一晶圆和所述第二晶圆由中心向四周键合。
CN202010982436.0A 2020-09-17 2020-09-17 晶圆键合方法 Active CN112071747B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010982436.0A CN112071747B (zh) 2020-09-17 2020-09-17 晶圆键合方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010982436.0A CN112071747B (zh) 2020-09-17 2020-09-17 晶圆键合方法

Publications (2)

Publication Number Publication Date
CN112071747A CN112071747A (zh) 2020-12-11
CN112071747B true CN112071747B (zh) 2024-02-27

Family

ID=73682005

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010982436.0A Active CN112071747B (zh) 2020-09-17 2020-09-17 晶圆键合方法

Country Status (1)

Country Link
CN (1) CN112071747B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113078090B (zh) * 2021-03-23 2024-04-12 长江存储科技有限责任公司 晶圆制备方法、键合方法、键合装置、键合设备
CN113725092B (zh) * 2021-08-18 2024-04-05 长江存储科技有限责任公司 晶圆的键合方法、装置、处理器及晶圆的键合系统
CN116175305B (zh) * 2023-04-26 2023-07-04 北京特思迪半导体设备有限公司 用于加工扁平工件的压盘结构、设备及其姿态控制方法
CN117576092B (zh) * 2024-01-15 2024-03-29 成都瑞迪威科技有限公司 一种基于图像处理的晶圆元器件统计方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2600389A1 (en) * 2011-11-29 2013-06-05 Imec Method for bonding semiconductor substrates
JP2016004795A (ja) * 2014-06-13 2016-01-12 株式会社ディスコ 貼り合わせウェーハ形成方法
CN109560024A (zh) * 2018-11-06 2019-04-02 武汉新芯集成电路制造有限公司 一种晶圆键合装置及其校正方法
CN110690138A (zh) * 2018-07-06 2020-01-14 三星电子株式会社 晶圆键合设备以及使用其的晶圆键合系统
CN111048429A (zh) * 2019-12-23 2020-04-21 武汉新芯集成电路制造有限公司 一种晶圆键合方法
WO2020159604A1 (en) * 2019-01-31 2020-08-06 Sandisk Technologies Llc Warpage-compensated bonded structure including a support chip and a three-dimensional memory chip
CN111542910A (zh) * 2018-03-14 2020-08-14 雷神公司 键合晶圆中的应力补偿和释放

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109451763B (zh) * 2018-05-16 2019-11-08 长江存储科技有限责任公司 用于晶圆键合对准补偿的方法和系统

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2600389A1 (en) * 2011-11-29 2013-06-05 Imec Method for bonding semiconductor substrates
JP2016004795A (ja) * 2014-06-13 2016-01-12 株式会社ディスコ 貼り合わせウェーハ形成方法
CN111542910A (zh) * 2018-03-14 2020-08-14 雷神公司 键合晶圆中的应力补偿和释放
CN110690138A (zh) * 2018-07-06 2020-01-14 三星电子株式会社 晶圆键合设备以及使用其的晶圆键合系统
CN109560024A (zh) * 2018-11-06 2019-04-02 武汉新芯集成电路制造有限公司 一种晶圆键合装置及其校正方法
WO2020159604A1 (en) * 2019-01-31 2020-08-06 Sandisk Technologies Llc Warpage-compensated bonded structure including a support chip and a three-dimensional memory chip
CN111048429A (zh) * 2019-12-23 2020-04-21 武汉新芯集成电路制造有限公司 一种晶圆键合方法

Also Published As

Publication number Publication date
CN112071747A (zh) 2020-12-11

Similar Documents

Publication Publication Date Title
CN112071747B (zh) 晶圆键合方法
US10037968B2 (en) Alignment systems and wafer bonding systems and methods
US10504756B2 (en) Wafer processing method and apparatus
US9105675B2 (en) WH (wafer-holder) process
JP6473116B2 (ja) アライメント装置およびアライメント方法
US10011057B2 (en) Imprint apparatus, and method of manufacturing article
KR100688393B1 (ko) 미세 구조물의 제조 방법 및 그를 위한 제조 시스템
US11823938B2 (en) Mounting device and mounting method
JP6120286B2 (ja) 接合装置および接合方法
CN104081153A (zh) 衬底形状变化的确定
KR100672227B1 (ko) 본딩 장치
KR100696211B1 (ko) 본딩 장치
JP6165102B2 (ja) 接合装置、接合システム、接合方法、プログラム、および情報記憶媒体
Plach et al. High accuracy aligned wafer bonding for wafer-level integration
JP2844409B2 (ja) 半導体位置決め方法
US20220157633A1 (en) Wafer bonding apparatus
US20230264359A1 (en) Conveyance apparatus, substrate processing apparatus, conveyance method, and article manufacturing method
KR20220067453A (ko) 웨이퍼 접합 장치
CN116964749A (zh) 传感器、成像系统及用于形成传感器的方法
US20240038598A1 (en) Bonding apparatus, bonding method, estimation method, and article manufacturing method
CN116960026A (zh) 一种键合装置及键合方法
TW202349737A (zh) 光學模組及其形成方法
Nagatomo et al. Alignment Vision System for Hybrid Bonding
CN116913843A (zh) 芯片键合对准装置及形成方法、晶圆键合结构及形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant