CN109451763B - 用于晶圆键合对准补偿的方法和系统 - Google Patents

用于晶圆键合对准补偿的方法和系统 Download PDF

Info

Publication number
CN109451763B
CN109451763B CN201880000756.2A CN201880000756A CN109451763B CN 109451763 B CN109451763 B CN 109451763B CN 201880000756 A CN201880000756 A CN 201880000756A CN 109451763 B CN109451763 B CN 109451763B
Authority
CN
China
Prior art keywords
wafer
alignment mark
misaligned
pair
bonding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201880000756.2A
Other languages
English (en)
Other versions
CN109451763A (zh
Inventor
郭帅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yangtze Memory Technologies Co Ltd
Original Assignee
Yangtze Memory Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yangtze Memory Technologies Co Ltd filed Critical Yangtze Memory Technologies Co Ltd
Publication of CN109451763A publication Critical patent/CN109451763A/zh
Application granted granted Critical
Publication of CN109451763B publication Critical patent/CN109451763B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C3/00—Assembling of devices or systems from individually processed components
    • B81C3/001—Bonding of two components
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C3/00—Assembling of devices or systems from individually processed components
    • B81C3/002—Aligning microparts
    • B81C3/004—Active alignment, i.e. moving the elements in response to the detected position of the elements using internal or external actuators
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H01L21/681—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment using optical controlling means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/76—Apparatus for connecting with build-up interconnects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/76—Apparatus for connecting with build-up interconnects
    • H01L2224/767—Means for aligning
    • H01L2224/76753—Means for optical alignment, e.g. sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/8212—Aligning
    • H01L2224/82121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H01L2224/8213—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors using marks formed on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06593—Mounting aids permanently on device; arrangements for alignment

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

公开了一种用于晶圆键合对准补偿的方法。该方法包括：键合包括位于第一对晶圆上的多个键合对准标记对的第一对晶圆；基于对至少两个键合对准标记对的测量来第一次分析第一对晶圆之间的平移不对准和旋转不对准；基于第一次分析来控制晶圆位置调整模块以补偿在键合第二对晶圆期间的平移不对准和旋转不对准；基于对多个键合对准标记对的测量来第二次分析第一对晶圆之间的平均跳动不对准；以及基于第二次分析来控制晶圆变形调整模块以补偿在键合第三对晶圆期间的跳动不对准。

Description

用于晶圆键合对准补偿的方法和系统
技术领域
本公开总体上涉及半导体技术领域，并且更具体地，涉及用于晶圆键合对准补偿的方法和系统。
背景技术
通过改进工艺技术、电路设计、程序设计算法和制作工艺能够将半导体芯片集成到更复杂的功能中，并且缩放至更小的尺寸。在以建立具有改进的功能的更加紧凑并且复杂的系统为目标的多层微/纳机电系统(MEMS/NEMS)和三维集成电路(3D IC)集成的发展中已经认识到晶圆键合技术的重要性。这使得半导体器件能够被单独制作并且之后键合到一起，这提供了更多的设计自由度，并且允许制作更加先进的半导体系统。
但是，随着线宽的特征尺寸接近下限，并且机电系统缩小到纳米范围，所以缺少用于实现针对亚微米精度的键合对准的有效技术已变成了关键性障碍。需要更准确的键合对准来实现更高的器件集成。
发明内容
本文公开了用于晶圆键合对准补偿的方法和系统的实施例。
公开了一种用于晶圆键合对准补偿的方法。该方法包括：键合包括位于第一对晶圆上的多个键合对准标记对的第一对晶圆，其中每个晶圆具有来自多个键合对准标记对中的每一个的对应的键合对准标记；基于对至少两个键合对准标记对的测量来第一次分析第一对晶圆之间的平移不对准和旋转不对准；基于第一次分析来控制晶圆位置调整模块以补偿在键合第二对晶圆期间的平移不对准和旋转不对准；基于对多个键合对准标记对的测量来第二次分析第一对晶圆之间的平均跳动不对准(run-out misalignment)；以及基于第二次分析来控制晶圆变形调整模块以补偿在键合第三对晶圆期间的跳动不对准。
在一些实施例中，该方法还包括：确定平移不对准和旋转不对准是否在允许误差范围内；以及响应于确定平移不对准和旋转不对准在允许误差范围之外，控制晶圆位置调整模块，以补偿在键合第二对晶圆期间的平移不对准和旋转不对准。
在一些实施例中，该方法还包括：确定跳动不对准是否在允许误差范围内；以及响应于确定跳动不对准在允许误差范围之外，控制晶圆变形调整模块，以补偿在键合第三对晶圆期间的跳动不对准。
在一些实施例中，第一对晶圆包括底部晶圆和顶部晶圆；并且每个键合对准标记对包括底部晶圆上的底部键合对准标记和顶部晶圆上的顶部键合对准标记。
在一些实施例中，第一次分析第一对晶圆之间的平移不对准和旋转不对准包括：计算第一方向上的第一键合对准标记对之间的第一不对准；计算第二方向上的第一键合对准标记对之间的第二不对准；以及计算第二方向上的第二键合对准标记对之间的第三不对准。
在一些实施例中，计算第一方向上的第一键合对准标记对之间的第一不对准包括：确定第一方向上的顶部晶圆的中心与底部晶圆的中心之间的第一距离；确定第一键合对准标记对的底部键合对准标记与底部晶圆的中心之间的第二距离；确定第一方向与第一键合对准标记对的底部键合对准标记和底部晶圆的中心的连接线之间的角度；以及基于第一距离、第二距离和角度来计算第一方向上的第一键合对准标记对之间的第一不对准。
在一些实施例中，计算第二方向上的第一键合对准标记对之间的第二不对准包括：确定第二方向上的顶部晶圆的中心与底部晶圆的中心之间的第一距离；确定第一键合对准标记对的底部键合对准标记与底部晶圆的中心之间的第二距离；确定第一方向与第一键合对准标记对的底部键合对准标记和底部晶圆的中心的连接线之间的角度；以及基于第一距离、第二距离和角度来计算第二方向上的第一键合对准标记对之间的第二不对准。
在一些实施例中，计算第二方向上的第二键合对准标记对之间的第三不对准包括：确定第二方向上的顶部晶圆的中心与底部晶圆的中心之间的第一距离；确定第二键合对准标记对的底部键合对准标记与底部晶圆的中心之间的第二距离；确定第一方向与第二键合对准标记对的底部键合对准标记和底部晶圆的中心的连接线之间的角度；以及基于第一距离、第二距离和角度来计算第二方向上的第二键合对准标记对之间的第三不对准。
在一些实施例中，基于第一次分析来控制晶圆位置调整模块以补偿在键合第二对晶圆期间的平移不对准和旋转不对准包括：基于第一不对准、第二不对准和第三不对准来调整第二对晶圆中的至少一个的位置。
在一些实施例中，第二次分析第一对晶圆之间的平均跳动不对准包括：计算每个键合对准标记对之间的跳动不对准；以及计算对应于多个键合对准标记对的跳动不对准的平均值作为晶圆对之间的平均跳动不对准。
在一些实施例中，计算每个键合对准标记对之间的跳动不对准包括：确定顶部晶圆的中心与键合对准标记对中的顶部键合对准标记之间的第一距离；确定键合对准标记对中的顶部键合对准标记与底部键合对准标记之间的第二距离；确定键合对准标记对的连接线与顶部晶圆上的顶部键合对准标记的辐射方向之间的角度；以及基于第一距离、第二距离和角度来计算键合对准标记对之间的跳动不对准。
在一些实施例中，基于第二次分析来控制晶圆变形调整模块以补偿在键合第三对晶圆期间的跳动不对准包括：基于平均跳动不对准来调整第三对晶圆中的至少一个的变形。
本公开的另一个方面提供了一种用于键合晶圆的系统。该系统包括：晶圆支撑模块，其被配置为支持包括多个键合对准标记对的第一对晶圆，其中第一对晶圆包括底部晶圆和顶部晶圆，并且每个键合对准标记对包括底部晶圆上的底部键合对准标记和顶部晶圆上的顶部键合对准标记；对准监测模块，其被配置为测量多个键合对准标记对的位置；硬件处理器，其被配置为基于对至少两个键合对准标记对的测量来分析第一对晶圆之间的平移不对准和旋转不对准，并且基于对多个键合对准标记对的测量来分析第一对晶圆之间的平均跳动不对准；晶圆位置调整模块，其被配置为补偿在键合第二对晶圆期间的平移不对准和旋转不对准；以及晶圆变形调整模块，其被配置为补偿在键合第三对晶圆期间的平均跳动不对准。
在一些实施例中，硬件处理器还被配置为：确定平移不对准和旋转不对准是否在允许误差范围内；并且响应于确定平移不对准和旋转不对准在允许误差范围之外，控制晶圆位置调整模块，以补偿在键合第二对晶圆期间的平移不对准和旋转不对准。
在一些实施例中，硬件处理器还被配置为：确定跳动不对准是否在允许误差范围内；并且响应于确定跳动不对准在允许误差范围之外，控制晶圆变形调整模块，以补偿在键合第三对晶圆期间的跳动不对准。
在一些实施例中，硬件处理器还被配置为：计算第一方向上的第一键合对准标记对之间的第一不对准；计算第二方向上的第一键合对准标记对之间的第二不对准；以及计算第二方向上的第二键合对准标记对之间的第三不对准。
在一些实施例中，硬件处理器还被配置为：确定第一方向上的顶部晶圆的中心与底部晶圆的中心之间的第一距离；确定第一键合对准标记对的底部键合对准标记与底部晶圆的中心之间的第二距离；确定第一方向与第一键合对准标记对的底部键合对准标记和底部晶圆的中心的连接线之间的角度；以及基于第一距离、第二距离和角度来计算第一方向上的第一键合对准标记对之间的第一不对准。
在一些实施例中，硬件处理器还被配置为：确定第二方向上的顶部晶圆的中心与底部晶圆的中心之间的第一距离；确定第一键合对准标记对的底部键合对准标记与底部晶圆的中心之间的第二距离；确定第一方向与第一键合对准标记对的底部键合对准标记和底部晶圆的中心的连接线之间的角度；以及基于第一距离、第二距离和角度来计算第二方向上的第一键合对准标记对之间的第二不对准。
在一些实施例中，硬件处理器还被配置为：确定第二方向上的顶部晶圆的中心与底部晶圆的中心之间的第一距离；确定第二键合对准标记对的底部键合对准标记与底部晶圆的中心之间的第二距离；确定第一方向与第二键合对准标记对的底部键合对准标记和底部晶圆的中心的连接线之间的角度；以及基于第一距离、第二距离和角度来计算第二方向上的第二键合对准标记对之间的第三不对准。
在一些实施例中，硬件处理器还被配置为：基于第一不对准、第二不对准和第三不对准来控制晶圆位置调整模块以调整第二对晶圆中的至少一个的位置。
在一些实施例中，硬件处理器还被配置为：计算每个键合对准标记对之间的跳动不对准；并且计算对应于多个键合对准标记对的跳动不对准的平均值作为晶圆对之间的平均跳动不对准。
在一些实施例中，硬件处理器还被配置为：确定顶部晶圆的中心与键合对准标记对中的顶部键合对准标记之间的第一距离；确定键合对准标记对中的顶部键合对准标记与底部键合对准标记之间的第二距离；确定键合对准标记对的连接线与顶部晶圆上的顶部键合对准标记的辐射方向之间的角度；并且基于第一距离、第二距离和角度来计算键合对准标记对之间的跳动不对准。
在一些实施例中，硬件处理器还被配置为：基于平均跳动不对准来控制晶圆变形调整模块以调整第三对晶圆中的至少一个的变形。
本领域技术人员可以根据本公开的说明书、权利要求和附图来理解本公开的其它方面。
附图说明
并入本文并构成说明书的一部分的附图示出了本公开的实施例，并且连同说明书一起进一步用于解释本公开的原则并使得本领域技术人员能够制作和使用本公开。
图1A-1D示出了根据本公开的一些实施例的在以用于键合一对晶圆的特定阶段的示例性晶圆键合系统的示意图；
图2示出了根据本公开的一些实施例的用于晶圆键合对准补偿的示例性方法的流程图；
图3示出了根据本公开的一些实施例的包括平移不对准和旋转不对准的示例性晶圆不对准的顶视图；
图4示出了根据本公开的一些实施例的用于分析键合对准标记对的平移不对准和旋转不对准的示例性方法的流程图；
图5A-5C示出了根据本公开的一些实施例的用于平移不对准和旋转不对准的示例性键合对准标记分析的示意图；
图6示出了根据本公开的一些实施例的包括跳动不对准的示例性晶圆不对准的顶视图；
图7示出了根据本公开的一些实施例的用于跳动不对准的示例性键合对准标记分析的示意图；
图8示出了根据本公开的一些实施例的示例性晶圆键合系统的示意图。
将参考附图描述本公开的实施例。
具体实施方式
尽管对具体的配置和布置进行了讨论，但应该理解，这只是为了说明性的目的。相关技术人员将认识到，在不脱离本公开的精神和范围的情况下，可以使用其它配置和布置。对于相关技术领域人员显而易见的是，本公开也可以用于各种其它应用。
要注意的是，在说明书中对“一个实施例”、“实施例”、“示例性实施例”、“一些实施例”等的引用指示：所描述的实施例可以包括特定的特征、结构或特性，但每个实施例可能不一定包括特定的特征、结构或特性。此外，这样的短语不一定指代相同的实施例。此外，当结合实施例描述特定的特征、结构或特性时，这将在相关领域技术人员的认知内以结合其它实施例(无论是否明确描述的)来实现这样的特征、结构或特性。
一般而言，术语至少可以部分地根据上下文中的使用来理解。例如，本文所使用的术语“一个或多个”(至少部分地取决于上下文)可以用于描述单数意义上的任何特征、结构或特性，或者可以用于描述复数意义上的特征、结构或特性的组合。类似地，术语例如“一”、“一个”或“所述”同样可以理解为表达单数使用或表达复数使用，这至少部分取决于上下文。
应简单理解的是，在本公开中，“在……上”、“上方”和“之上”的含义应该以最广泛的方式来解释，使得“在……上”不仅意味着“直接在某物上”，而且还包括“在某物上”并具有中间特征或位于中间的层的含义。“上方”或“之上”不仅意味着在某物“上方”或“之上”的含义，而且还可以包括在某物“上方”或“之上”并不具中间特征或位于中间的层(即，直接在某物上)的含义。
此外，空间相对术语，例如“之下”、“下方”、“下”、“上方”、“上”等在本文中为了便于描述可以描述一个元素或特征与另一个(多个)元素或(多个)特征的关系，如图中所示。空间相对术语旨在涵盖在使用或操作中的除了图中描绘的取向之外的器件的不同取向。装置可以以其它方式取向(旋转90度或在其它取向下)，并且本文所使用的空间相对描述符也可以相应地进行解释。
如本文所述使用的，术语“标称/标称地”指的是在产品或过程的设计阶段设置的用于部件或过程操作的特性或参数的期望值或目标值，以及高于和/或低于期望值一定范围的值。值的范围可能由于制造过程或容限的微小变化而产生。如本文所使用的，术语“关于”指示可以基于与主题半导体器件相关联的特定技术节点而变化的给定量的值。基于特定的技术节点，术语“关于”可以指示在给定量内变化的值。例如，值的10％到30％(例如，值的±10％、±20％或±30％)。
根据本公开的一些实施例，公开了用于晶圆键合对准补偿的方法和系统。所公开的方法和系统可以补偿在键合晶圆对期间的平移不对准、旋转不对准和跳动不对准(例如，膨胀不对准)，从而提高对准准确度、减小器件的尺寸、并增加产品产量。
光学对准是用于实现晶圆键合对准的常用方法。通过将一个晶圆相对于另一个晶圆定位，并使用通过光学物镜观察到的键合对准标记来对准两个晶圆，可以实现晶圆对之间的对准。图1A-1D示出了根据本公开的一些实施例的在特定阶段的用于键合一对晶圆的示例性晶圆键合系统的示意图。
在一些实施例中，晶圆键合系统可以包括具有第一孔的第一级(图中未示出)和具有第二孔的第二级(图中未示出)。第一卡盘(图中未示出)可以安装在第一级的第一孔上或附接到第一级的第一孔，并且第二卡盘(图中未示出)可以安装在第二级的第二孔上或附接到第二级的第二孔。第一级和第一卡盘在本文中还被统称为第一支撑物，并且第二级和第二卡盘在本文中还被统称为第二支撑物。第一卡盘可以适于支撑第一晶圆，并且第二卡盘被配置为支撑第二晶圆。如图1A中所示，第一晶圆也被称为底部晶圆100B，并且第二晶圆也被称为顶部晶圆100T。
在一些实施例中，第一卡盘和第二卡盘可以是基本上透明的。例如，第一卡盘和第二卡盘可以包括玻璃、石英或其它类型的透明材料。在其它实施例中，第一卡盘和第二卡盘可以包括半透明或不透明材料。在又一些其它实施例中，第一卡盘基本上是透明的，而第二卡盘是半透明的或不透明的，反之亦然。在至少第一卡盘包括基本透明材料的实施例中，由于晶圆100B和100T上的键合对准标记(如图1A所示的112B、114B、112T、114T)的可见度增加，改进了晶圆的对准。
晶圆键合系统可以进一步包括对准监测模块。在一些实施例中，对准监测模块可以包括用于监测底部晶圆100B和/或顶部晶圆100T上的键合对准标记的任何合适的光学设备，并检测键合对准标记的位置。例如，对准监测模块可以包括一个或多个红外(IR)电荷耦合器件(CCD)观察镜，其包括被配置为发射反射红外(RIR)或透射红外(TIR)能量的红外实时CCD。在一些实施例中，对准监测模块可以进一步包括用于定位键合对准标记的任何合适的光学设备，例如线性可变差动转换器(LVDT)、激光干涉仪或光学线性编码器和解码器等。
在一些实施例中，如图1A中所示，对准监测模块包括邻近第一卡盘设置的至少两个顶部观察镜(scope)122和124以及邻近第二卡盘设置的两个底部观察镜132和134。顶部观察镜122的位置可以对应于底部观察镜132的位置，并且顶部观察镜124的位置可以对应于底部观察镜134的位置。顶部观察镜122和底部观察镜132可以被称为第一观察镜对，并且顶部观察镜124和底部观察镜134可以被称为第二观察镜对。在一些实施例中，在加载晶圆之前，每个观察镜对可以彼此对准。因此，在加载晶圆之后，与观察镜对对准的晶圆上的键合对准标记可以以特定坐标定位。
晶圆键合系统还可以包括用于调整第一支撑物和第二支撑物的位置的晶圆位置调整模块(图中未示出)。在一些实施例中，晶圆位置调整模块可以包括与第一支撑物和/或第二支撑物耦合的用于调整第一支撑物和/或第二支撑物的位置的任何合适的设备，例如压电电机、线性电机等。晶圆位置调整模块可以被配置为通过控制第一支撑物和/或第二支撑物的移动来调整底部晶圆100B和/或顶部晶圆100T的线性位置(例如，x坐标位置、y坐标位置和z坐标位置)和/或角位置。
在一些实施例中，用于对准顶部晶圆和底部晶圆的过程可以包括以下步骤。如图1A中所示，晶圆位置调整模块可以控制承载底部晶圆100B的第一支撑物的位置，使得底部晶圆100B上的第一底部键合对准标记112B可以与第一底部观察镜132对准，并且底部晶圆100B上的第二底部键合对准标记114B可以与第二底部观察镜134对准。在对准之后，可以记录第一支撑物的位置，并且随后晶圆位置调整模块可以控制第一支撑物以使底部晶圆远离所记录的位置移动。参考图1B，晶圆位置调整模块可以控制承载顶部晶圆100T的第二支撑物的位置，使得顶部晶圆100T上的第一顶部键合对准标记112T可以与第一顶部观察镜122对准，并且顶部晶圆100T上的第二顶部键合对准标记114T可以与第二顶部观察镜124对准。参考图1C，晶圆位置调整模块可以控制第一支撑物以重新调谐到所记录的位置。因此，第一底部键合对准标记112B和第一顶部键合对准标记112T可以彼此对准，并且第二底部键合对准标记114B和第二顶部键合对准标记114T可以彼此对准。要注意的是，每对底部键合对准标记和顶部键合对准标记在本文中也被称为键合对准标记对。通过对准两个键合对准标记对，底部晶圆100B和顶部晶圆100T可以彼此对准。参考图1D，在对准过程之后，底部晶圆100B和顶部晶圆100T可以通过使用任何合适的键合方法键合以形成键合晶圆对100。
图2示出了根据本公开的一些实施例的用于晶圆键合对准补偿的示例性方法200的流程图。如图2中所示，方法200开始于操作210，其中可以键合一对晶圆。在一些实施例中，晶圆对可以包括底部晶圆和顶部晶圆，并且可以通过执行结合图1A-1D所述的键合过程来进行键合。
在键合晶圆对之后，方法200继续进行到操作220，其中可以分析晶圆对之间的平移不对准和旋转不对准。由于键合过程可以在固定平面(例如，具有固定z坐标的x-y平面)中执行，晶圆的平移不对准可以通过固定平面中的晶圆中心的二维线性位移(例如，x坐标不对准和y坐标不对准)来表示，并且旋转不对准可以通过固定平面中的晶圆中心的一维角位移(例如极坐标不对准)来表示。
图3示出了包括平移不对准和/或旋转不对准的示例性晶圆不对准的顶视图。在一些实施例中，晶圆对可以包括多个键合对准标记对。每个键合对准标记对可以包括底部晶圆上的底部键合对准标记和顶部晶圆上的顶部键合对准标记。当底部晶圆与顶部晶圆键合在一起时，每个键合对准标记对的底部键合对准标记和顶部键合对准标记之间的不对准可以用于测量底部晶圆与顶部晶圆之间的不对准。如图3中所示，键合晶圆对100上的每对键合对准标记的不对准11X由表示一个键合对准标记的位置的点和表示一个键合对准标记的位置和标记中对应的键合对准标记的位置之间的位移的箭头来指示。
在一些实施例中，可以测量至少两对键合对准标记的不对准11X，以计算晶圆对之间的平移不对准和旋转不对准。图4示出了根据本公开的一些实施例的用于分析键合对准标记对的平移不对准和旋转不对准的示例性方法的示意流程图。图5A-5C示出了根据本公开的一些实施例的用于平移不对准和旋转不对准的示例性键合对准标记分析的示意图。
如上所述，在一些实施例中，晶圆对之间的平移不对准可以由x-y平面中的二维线性位移来表示，并且晶圆对之间的旋转不对准可以由x-y平面中的一维角位移来表示。在一些实施例中，二维平移位移和一维角位移可以基于第一键合对准标记对之间的第一平移不对准和第二键合对准标记之间的第二平移不对准来计算。
如图4中所示，分析晶圆对之间的平移不对准和旋转不对准的操作220可以包括操作410，其中可以计算第一方向上的第一键合对准标记对之间的不对准。在一些实施例中，参考图5A，500T是顶部晶圆的中心，并且500B是底部晶圆的中心。第一键合对准标记对510T和510B可以对应于如图1A-1D所示的第一观察镜对122和132。第一方向(例如，如图5A中所示的x方向)可以是从顶部晶圆500T的中心到顶部键合对准标记510T的方向。
在一些实施例中，在第一方向(例如，x方向)上的第一键合对准标记对510T和510B之间的不对准ΔX1可以基于在第一方向(例如，x方向)上的顶部晶圆500T的中心和底部晶圆500B的中心之间的距离TX1、底部键合对准标记510B和底部晶圆500B的中心之间的距离L1、以及第一方向(例如，x方向)与底部键合对准标记510B和底部晶圆500B的中心的连接线之间的角度θ1来计算。
在一些实施例中，一个晶圆沿垂直于第一方向(例如，x方向)的方向(例如，y方向)的位移可以用于补偿旋转不对准。如图5A中所示，假设底部晶圆围绕底部晶圆500B的中心旋转角度θ1，则底部键合对准标记510B可以移动到位置510B’，在第一方向(例如，x方向)上的底部键合对准标记的原始位置510B和新位置510B’之间的距离Tx1近似等于L1×Sinθ1×Tanθ1。也就是说，在第一方向(例如，x方向)上的第一键合对准标记对510T和510B之间的不对准ΔX1可以是距离TX1和距离Tx1之间的差值。也就是说，ΔX1＝TX1-L1×Sinθ1×Tanθ1。
参考图4，操作220可以进一步包括操作420，其中可以计算第二方向上的第一键合对准标记对之间的不对准。参考图5B，类似地，500T是顶部晶圆的中心，并且500B是底部晶圆的中心。第一键合对准标记对510T和510B可以对应于如图1A-1D中所示的第一观察镜对122和132。第一方向(例如，如图5B中所示的x方向)是从顶部晶圆500T的中心到顶部键合对准标记510T的方向，并且第二方向(例如，如图5B中所示的y方向)垂直于第一方向。
在一些实施例中，在第二方向(例如，y方向)上的第一键合对准标记对510T和510B之间的不对准ΔY1可以基于在第二方向(例如，y方向)上的顶部晶圆500T的中心和底部晶圆500B的中心之间的距离TY1、底部键合对准标记510B和底部晶圆500B的中心之间的距离L1、以及第一方向(例如，x方向)与底部键合对准标记510B和底部晶圆500B的中心的连接线之间的角度θ1来计算。
如上所述，一个晶圆沿垂直于第一方向(例如，x方向)的方向(例如，y方向)的位移可以用于补偿旋转不对准。如图5B中所示，假设底部晶圆围绕底部晶圆500B的中心旋转角度θ1，则底部键合对准标记510B可以移动到位置510B’，在第二方向(例如，y方向)上的底部键合对准标记的原始位置510B和新位置510B’之间的距离Ty1近似等于L1×Sinθ1。也就是说，在第二方向(例如，y方向)上的第一键合对准标记对510T和510B之间的不对准ΔY1可以是距离TY1和距离Ty1的总和。也就是说，ΔY1＝TY1+L1×Sinθ1。
参考图4，操作220可以进一步包括操作430，其中可以计算第二方向上的第二键合对准标记对之间的不对准。参考图5C，类似地，500T是顶部晶圆的中心，并且500B是底部晶圆的中心。第二键合对准标记对520T和520B可以对应于图1A-1D中所示的第二观察镜对124和134。
第二键合对准标记对中的顶部键合对准标记520T，如图5A和5B中所示的第一键合对准标记对中的顶部键合对准标记510T，顶部晶圆500T的中心可以与直线连接。由于第一方向(例如，x方向)被定义为从顶部晶圆500T的中心到如图5A和5B中所示的第一键合对准标记对中的顶部键合对准标记510T的方向，第一方向是从第二键合对准标记对中的顶部键合对准标记520T到顶部晶圆500T的中心的方向(例如，如图5C中所示的x方向)，并且第二方向(例如，如图5C中所示的y方向)垂直于第一方向。因此，在第一方向(例如，x方向)上的第二键合对准标记对520T和520B之间的不对准ΔX2等于在第一方向(例如，x方向)上的第一键合对准标记对510T和510B之间的不对准Δx1。
在一些实施例中，在第二方向(例如，y方向)上的第二键合对准标记对520T和520B之间的不对准ΔY2可以基于在第二方向(例如，y方向)上的顶部晶圆500T的中心和底部晶圆500B的中心之间的距离TY2、底部键合对准标记520B和底部晶圆500B的中心之间的距离L2、以及第一方向(例如，x方向)与底部键合对准标记520B和底部晶圆500B的中心的连接线之间的角度θ2来计算。
如上所述，一个晶圆沿垂直于第一方向(例如，x方向)的方向(例如，y方向)的位移可以用于补偿旋转不对准。如图5C中所示，假设底部晶圆围绕底部晶圆500B的中心旋转角度θ2，则底部键合对准标记520B可以移动到位置520B’，在第二方向(例如，y方向)上的底部键合对准标记的原始位置520B和新位置520B’之间的距离Ty2近似等于L2×Sinθ2。也就是说，在第二方向(例如，y方向)上的第二键合对准标记对520T和520B之间的不对准ΔY2可以是距离TY2和距离Ty2的总和。也就是说，ΔY2＝TY2+L2×Sinθ2。
参考图2，在分析晶圆对之间的平移不对准和旋转不对准之后，方法200继续进行到操作230，其中，晶圆对之间的平移不对准和旋转不对准可以与预定阈值进行比较。如果晶圆对之间的平移不对准和旋转不对准小于或等于预定阈值(在230为“是”)，则可以确定晶圆对之间的平移不对准和旋转不对准在允许误差范围内。
例如，在第一方向(例如，x方向)上的第一键合对准标记对510T和510B之间的不对准ΔX1、在第二方向(例如，y方向)上的第一键合对准标记对510T和510B之间的不对准ΔY1、和在第二方向(例如，y方向)上的第二键合对准标记对520T和520B之间不对准的ΔY2可以与预定阈值进行比较，例如在200nm和1000nm之间的范围内的值。如果三个不对准值ΔX1、ΔY1和ΔY2中的所有都小于预定阈值，则可以确定晶圆对之间的平移不对准和旋转不对准在允许的误差范围内。要注意的是，在一些其它实施例中，三个不对准值ΔX1、ΔY1和ΔY2可以与不同的预定阈值进行比较。
如果晶圆对之间的平移不对准和旋转不对准大于预定阈值(在230为“否”)，则可以确定晶圆对之间的平移不对准和旋转不对准不在允许误差范围内(即，“在……之外”)。在这种情况下，方法200继续进行到操作240，其中在键合新的晶圆对期间可以进行平移补偿和旋转补偿。
在一些实施例中，平移补偿和旋转补偿可以基于在操作220经分析的平移不对准和旋转不对准来计算。例如，根据在第一方向(例如，x方向)上的第一键合对准标记对510T和510B之间的不对准ΔX1、在第二方向(例如，y方向)上的第一键合对准标记对510T和510B之间的不对准ΔY1、以及在第二方向(例如，y方向)上的第二键合对准标记对520T和520B之间的不对准ΔY2，可以计算用于支撑底部晶圆的第一支撑物和/或用于支撑顶部晶圆的第二支撑物的平移位移和旋转位移。在一些实施例中，第二支撑物的位置和方向是固定的，因此可以基于三个不对准值ΔX1、ΔY1和ΔY2来计算第一支撑物在x方向和y方向上的位移以及第一支撑物的旋转角度。
因此，当键合新的晶圆对时，可以调整第一支撑物(和/或第二支撑物)的位置和方向，以补偿经分析的平移不对准和旋转不对准。例如，晶圆键合系统的晶圆位置调整模块可以基于所计算的平移位移和旋转位移来调整第一支撑物(和/或第二支撑物)的位置和方向，以补偿平移不对准和旋转不对准。在键合新的晶圆对之后，方法200可以返回到操作220和230，其中可以分析和评估新的晶圆对之间的平移不对准和旋转不对准。
在确定晶圆对之间的平移不对准和旋转不对准在允许误差范围内(在230为“是”)之后，方法200可以继续进行到操作250，其中可以分析晶圆对的跳动不对准(例如，膨胀不对准)。图6示出了包括跳动不对准的示例性晶圆不对准的顶视图。类似地，键合晶圆对100上的每对键合对准标记的不对准11X由表示一个键合对准标记的位置的点和表示标记中的一个键合对准标记的位置与对应键合对准标记的位置之间的位移的箭头指示。
图7示出了根据本公开的一些实施例的用于跳动不对准的示例性标记分析的示意图。在一些实施例中，基于键合对准标记对计算出的跳动不对准的径向分量可以随着从键合对准标记对到晶圆中心的半径而逐渐增加。因此，假设晶圆的变形是均匀的，则基于键合对准标记对计算出的跳动不对准的径向分量随后等于从键合对准标记对到晶圆中心的半径的百万分之一。
如图7中所示，顶部晶圆500T的中心与顶部键合对准标记530T之间的距离为R。顶部键合对准标记530T与底部键合对准标记530B之间的距离为T。顶部晶圆上的顶部键合对准标记530T的辐射方向上的距离T的投射距离TR可以是T×Cosθ3，其中，θ3是键合对准标记对530T和530B的连接线与顶部晶圆上的顶部键合对准标记530T的辐射方向之间的角度。键合对准标记对530T和530B的跳动不对准率ΔR可以等于投影距离TR与距离R之比的百万分之一(PPM)，即，ΔR＝T×Cosθ3×106/R。
在一些实施例中，可以测量键合晶圆对100上的键合对准标记对的多个不对准11X，以计算晶圆对之间的跳动不对准。例如，多个键合对准标记对的跳动不对准率的平均值可以被计算为晶圆对之间的平均跳动不对准率。也就是说，其中n是用于计算平均跳动不对准率的键合对准标记对的数量。然后，多个键合对准标记对的跳动不对准的平均值可以被计算为晶圆对之间的平均跳动不对准，其可以是
要注意的是，假设平移不对准和旋转不对准已得到补偿，则顶部晶圆500T的中心和底部晶圆500B的中心彼此重叠。还要注意的是，如图7中所示，基于顶部晶圆来计算跳动不对准。然而，还可以基于底部晶圆来计算跳动不对准。这样做，平均跳动不对准的值可以是
返回参考图2，在分析晶圆对之间的跳动不对准之后，方法200继续进行到操作260，在该操作中，可以将晶圆对之间的跳动不对准与预定阈值进行比较。如果晶圆对之间的跳动不对准小于或等于预定阈值(在260为“是”)，则可以确定晶圆对之间的跳动不对准是在允许的误差范围内。例如，晶圆对的平均跳动不对准率可以与预定阈值进行比较，例如在0.4PPM和1PPM之间的范围内的值。如果平均跳动不对准率(ΔR)小于预定阈值，则可以确定晶圆对之间的跳动不对准在允许误差范围内。
如果晶圆对之间的跳动不对准大于预定阈值(在260为“否”)，则可以确定晶圆对之间的跳动不对准不在允许的误差范围内。在这种情况下，方法200可以继续进行到操作270，其中在键合新的晶圆对期间可以进行跳动补偿。
在一些实施例中，平均跳动不对准率可以确定顶部晶圆或底部晶圆的膨胀率，以补偿晶圆对之间的跳动不对准。例如，如果平均跳动失调率为正，则可以确定顶部晶圆应该被耗尽以补偿跳动不对准。如果平均跳动失调率为负，则可以确定底部晶圆应该被耗尽以补偿。因此，当键合新的晶圆对时，可以控制顶部晶圆或底部晶圆的变形，以补偿晶圆对的跳动不对准。在键合新的晶圆对之后，方法200可以返回到操作250和260，其中可以分析和评估新的晶圆对之间的跳动不对准。
在确定晶圆对之间的跳动不对准在允许误差范围内(在230为“是”)之后，用于晶圆键合对准补偿的方法200可以结束。也就是说，所有的平移不对准、旋转不对准和跳动不对准都在预定的允许误差范围内。因此，基于由晶圆键合对准补偿方法200确定的参数，可以随后键合一批晶圆对。
要注意的是，图2和4的流程图的上述步骤可以以任何次序或顺序执行或进行，而不限于图中所示和所述的次序和顺序。此外，图2和4的流程图中的一些上述步骤可以在适当或并行的情况下基本上同时执行或进行，以减少等待时间和处理时间。此外，应该注意的是图2和4仅作为示例提供。图中所示的步骤中的至少一些可以以不同的次序执行，而不是表示同时执行或完全省略。
例如，在一些实施例中，操作220和250可以基本上同时执行，以分析单个晶圆对的平移不对准、旋转不对准和跳动不对准。并且在一些实施例中，操作230和260可以基本上同时执行，以确定平移不对准、旋转不对准和跳动不对准是否在允许误差范围内。在这样做时，操作240和270可以基本上同时执行，以补偿在键合一对晶圆期间的平移不对准、旋转不对准和跳动不对准。
参考图8，根据本公开的一些实施例示出了示例性晶圆键合系统800的示意结构图。如图8中所示，晶圆键合系统800可以包括硬件处理器810、存储器和/或储存器820、晶圆支撑模块830、对准监测模块840、晶圆位置调整模块850和晶圆变形调整模块860。在一些实施例中，晶圆键合系统800还可以包括用于使晶圆键合系统800的部件进行通信的总线、用于输入/输出信息的通信接口、用于供应晶圆键合系统800的电源的电源系统和/或任何其它合适的部件。
硬件处理器810可以包括任何合适的硬件处理器，例如微处理器、微控制器、中央处理单元(CPU)、网络处理器(NP)、数字信号处理器(DSP)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)或另一可编程逻辑器件、分立式栅极或晶体管逻辑器件、分立式硬件组件。硬件处理器810被配置为实现或执行与本公开一致的部分或全部的方法，例如上述用于晶圆键合对准补偿的示例性方法之一。
在一些实施例中，存储器和/或储存器820可以是用于储存程序、数据、指令和/或任何其它合适内容的任何合适的存储器和/或储存器。例如，存储器和/或储存器820可以包括随机存取存储器(RAM)、只读存储器、闪速存储器、非易失性存储器(例如硬盘存储)、光学介质和/或任何其它合适的储存设备。在一些实施例中，存储器和/或储存器820包括存储指令的非暂时性计算机可读存储介质，当由硬件处理器810执行指令时，使得硬件处理器810执行与本公开一致的方法，例如上述用于晶圆键合对准补偿的示例性方法之一。
晶圆支撑模块830可以包括分别用于支撑底部晶圆和顶部晶圆的第一支撑物和第二支撑物。第一支撑物和第二支撑物中的每一个可以包括具有孔的平台和安装在平台的孔上或附接到平台的孔的卡盘。在一些实施例中，卡盘可以基本上是透明的。例如，卡盘可以包括玻璃、石英或其它类型的透明材料。在其它实施例中，卡盘可以包括半透明或不透明材料。
对准监测模块840可以包括用于监测底部晶圆和/或顶部晶圆上的键合对准标记并且检测键合对准标记的位置的任何合适的光学设备。例如，对准监测模块可以包括一个或多个红外(IR)电荷耦合器件(CCD)观察镜，红外(IR)电荷耦合器件(CCD)观察镜包括被配置为发射反射红外(RIR)或透射红外(TIR)能量的红外实时CCD。在一些实施例中，对准监测模块840还可以包括用于定位键合对准标记的任何合适的光学设备，例如线性可变差动转换器(LVDT)、激光干涉仪或光学线性编码器和解码器等。
晶圆位置调整模块850可以由硬件处理器810控制，以调整晶圆支撑模块830的位置。在一些实施例中，晶圆位置调整模块850可以包括与第一支撑物和/或第二支撑物耦合的任何合适的设备，例如压电电极、线性电机等。晶圆位置调整模块850可以被配置为通过控制第一支撑物和/或第二支撑物的移动来调整线性位置(例如x坐标位置、y坐标位置和z坐标位置)和/或底部晶圆和/或顶部晶圆的角位置。
晶圆变形调整模块860可以由硬件处理器810控制，以调整底部晶圆和/或顶部晶圆的变形。在一些实施例中，晶圆变形调整模块860包括位于晶圆支撑模块830的卡盘上的多个吸气孔和通气孔。多个吸气孔和通气孔可以由硬件处理器810控制，以在键合过程期间调整底部/顶部晶圆与对应的卡盘之间的压力。
在一些实施例中，在各种实施例中所公开的方法的过程可以由硬件解码处理器直接执行，或者由包括硬件模块和软件模块的解码处理器来执行。该软件模块可以存在于任何合适的储存/存储介质中，例如随机存取存储器、闪速存储器、只读存储器、可编程只读存储器、电可擦除可编程存储器、寄存器等。储存介质可以位于存储器和/或储存器820中。硬件处理器810可以通过使用硬件和从存储器和/或储存器820读取的信息来实施所公开的方法的过程。
图中的流程图和方框可以示出所公开的方法和系统的各种实施例，以及可以完全或部分地由计算机程序产品实施的架构、功能和操作。在这种情况下，流程图或框图的每个方框可以表示模块、代码段、程序代码的一部分。每个模块、每个代码段和程序代码的每个部分可以包括用于实施预定逻辑功能的一个或多个可执行指令。还要注意的是，框图和/或流程图中的每个方框以及框图和/或流程图中的方框的组合可以通过用于执行特定功能的专用的基于硬件的系统来实现，或者可以通过包括硬件和计算机指令的专用系统来实现。
因此，提供了用于晶圆键合对准补偿的方法和系统。
公开了一种用于晶圆键合对准补偿的方法。该方法包括：键合包括位于第一对晶圆上的多个键合对准标记对的第一对晶圆，其中每个晶圆具有来自多个键合对准标记对中的每一个的对应的键合对准标记；基于对至少两个键合对准标记对的测量来第一次分析第一对晶圆之间的平移不对准和旋转不对准；基于第一次分析来控制晶圆位置调整模块以补偿在键合第二对晶圆期间的平移不对准和旋转不对准；基于对多个键合对准标记对的测量来第二次分析第一对晶圆之间的平均跳动不对准；以及基于第二次分析来控制晶圆变形调整模块以补偿在键合第三对晶圆期间的跳动不对准。
在一些实施例中，该方法还包括：确定平移不对准和旋转不对准是否在允许误差范围内；以及响应于确定平移不对准和旋转不对准在允许误差范围之外，控制晶圆位置调整模块，以补偿在键合第二对晶圆期间的平移不对准和旋转不对准。
在一些实施例中，该方法还包括：确定跳动不对准是否在允许误差范围内；以及响应于确定跳动不对准在允许误差范围之外，控制晶圆变形调整模块，以补偿在键合第三对晶圆期间的跳动不对准。
在一些实施例中，第一对晶圆包括底部晶圆和顶部晶圆；并且每个键合对准标记对包括底部晶圆上的底部键合对准标记和顶部晶圆上的顶部键合对准标记。
在一些实施例中，第一次分析第一对晶圆之间的平移不对准和旋转不对准包括：计算第一方向上的第一键合对准标记对之间的第一不对准；计算第二方向上的第一键合对准标记对之间的第二不对准；以及计算第二方向上的第二键合对准标记对之间的第三不对准。
在一些实施例中，计算第一方向上的第一键合对准标记对之间的第一不对准包括：确定第一方向上的顶部晶圆的中心与底部晶圆的中心之间的第一距离；确定第一键合对准标记对的底部键合对准标记与底部晶圆的中心之间的第二距离；确定第一方向与第一键合对准标记对的底部键合对准标记和底部晶圆的中心的连接线之间的角度；以及基于第一距离、第二距离和角度来计算第一方向上的第一键合对准标记对之间的第一不对准。
在一些实施例中，计算第二方向上的第一键合对准标记对之间的第二不对准包括：确定第二方向上的顶部晶圆的中心与底部晶圆的中心之间的第一距离；确定第一键合对准标记对的底部键合对准标记与底部晶圆的中心之间的第二距离；确定第一方向与第一键合对准标记对的底部键合对准标记和底部晶圆的中心的连接线之间的角度；以及基于第一距离、第二距离和角度来计算第二方向上的第一键合对准标记对之间的第二不对准。
在一些实施例中，计算第二方向上的第二键合对准标记对之间的第三不对准包括：确定第二方向上的顶部晶圆的中心与底部晶圆的中心之间的第一距离；确定第二键合对准标记对的底部键合对准标记与底部晶圆的中心之间的第二距离；确定第一方向与第二键合对准标记对的底部键合对准标记和底部晶圆的中心的连接线之间的角度；以及基于第一距离、第二距离和角度来计算第二方向上的第二键合对准标记对之间的第三不对准。
在一些实施例中，基于第一次分析来控制晶圆位置调整模块以补偿在键合第二对晶圆期间的平移不对准和旋转不对准包括：基于第一不对准、第二不对准和第三不对准来调整第二对晶圆中的至少一个的位置。
在一些实施例中，第二次分析第一对晶圆之间的平均跳动不对准包括：计算每个键合对准标记对之间的跳动不对准；以及计算对应于多个键合对准标记对的跳动不对准的平均值作为晶圆对之间的平均跳动不对准。
在一些实施例中，计算每个键合对准标记对之间的跳动不对准包括：确定顶部晶圆的中心与键合对准标记对中的顶部键合对准标记之间的第一距离；确定键合对准标记对中的顶部键合对准标记与底部键合对准标记之间的第二距离；确定键合对准标记对的连接线与顶部晶圆上的顶部键合对准标记的辐射方向之间的角度；以及基于第一距离、第二距离和角度来计算键合对准标记对之间的跳动不对准。
在一些实施例中，基于第二次分析来控制晶圆变形调整模块以补偿在键合第三对晶圆期间的跳动不对准包括：基于平均跳动不对准来调整第三对晶圆中的至少一个的变形。
本公开的另一个方面提供了一种用于键合晶圆的系统。该系统包括：晶圆支撑模块，其被配置为支持包括多个键合对准标记对的第一对晶圆，其中第一对晶圆包括底部晶圆和顶部晶圆，并且每个键合对准标记对包括底部晶圆上的底部键合对准标记和顶部晶圆上的顶部键合对准标记；对准监测模块，其被配置为测量多个键合对准标记对的位置；硬件处理器，其被配置为基于对至少两个键合对准标记对的测量来分析第一对晶圆之间的平移不对准和旋转不对准，并且基于对多个键合对准标记对的测量来分析第一对晶圆之间的平均跳动不对准；晶圆位置调整模块，其被配置为补偿在键合第二对晶圆期间的平移不对准和旋转不对准；以及晶圆变形调整模块，其被配置为补偿在键合第三对晶圆期间的平均跳动不对准。
在一些实施例中，硬件处理器还被配置为：确定平移不对准和旋转不对准是否在允许误差范围内；并且响应于确定平移不对准和旋转不对准在允许误差范围之外，控制晶圆位置调整模块，以补偿在键合第二对晶圆期间的平移不对准和旋转不对准。
在一些实施例中，硬件处理器还被配置为：确定跳动不对准是否在允许误差范围内；并且响应于确定跳动不对准在允许误差范围之外，控制晶圆变形调整模块，以补偿在键合第三对晶圆期间的跳动不对准。
在一些实施例中，硬件处理器还被配置为：计算第一方向上的第一键合对准标记对之间的第一不对准；计算第二方向上的第一键合对准标记对之间的第二不对准；以及计算第二方向上的第二键合对准标记对之间的第三不对准。
在一些实施例中，硬件处理器还被配置为：确定第一方向上的顶部晶圆的中心与底部晶圆的中心之间的第一距离；确定第一键合对准标记对的底部键合对准标记与底部晶圆的中心之间的第二距离；确定第一方向与第一键合对准标记对的底部键合对准标记和底部晶圆的中心的连接线之间的角度；以及基于第一距离、第二距离和角度来计算第一方向上的第一键合对准标记对之间的第一不对准。
在一些实施例中，硬件处理器还被配置为：确定第二方向上的顶部晶圆的中心与底部晶圆的中心之间的第一距离；确定第一键合对准标记对的底部键合对准标记与底部晶圆的中心之间的第二距离；确定第一方向与第一键合对准标记对的底部键合对准标记和底部晶圆的中心的连接线之间的角度；以及基于第一距离、第二距离和角度来计算第二方向上的第一键合对准标记对之间的第二不对准。
在一些实施例中，硬件处理器还被配置为：确定第二方向上的顶部晶圆的中心与底部晶圆的中心之间的第一距离；确定第二键合对准标记对的底部键合对准标记与底部晶圆的中心之间的第二距离；确定第一方向与第二键合对准标记对的底部键合对准标记和底部晶圆的中心的连接线之间的角度；以及基于第一距离、第二距离和角度来计算第二方向上的第二键合对准标记对之间的第三不对准。
在一些实施例中，硬件处理器还被配置为：基于第一不对准、第二不对准和第三不对准来控制晶圆位置调整模块以调整第二对晶圆中的至少一个的位置。
在一些实施例中，硬件处理器还被配置为：计算每个键合对准标记对之间的跳动不对准；并且计算对应于多个键合对准标记对的跳动不对准的平均值作为晶圆对之间的平均跳动不对准。
在一些实施例中，硬件处理器还被配置为：确定顶部晶圆的中心与键合对准标记对中的顶部键合对准标记之间的第一距离；确定键合对准标记对中的顶部键合对准标记与底部键合对准标记之间的第二距离；确定键合对准标记对的连接线与顶部晶圆上的顶部键合对准标记的辐射方向之间的角度；并且基于第一距离、第二距离和角度来计算键合对准标记对之间的跳动不对准。
在一些实施例中，硬件处理器还被配置为：基于平均跳动不对准来控制晶圆变形调整模块以调整第三对晶圆中的至少一个的变形。
上述具体实施例的描述将充分揭示本公开的一般性质，其他人可以通过在本领域技术中应用知识，在不偏离本公开的一般概念的情况下容易地修改和/或适应这样的具体实施例的各种应用而不需要过度的实验。因此，基于本文所提出的教导和引导，这种适应和修改意在在所公开的实施例的等价物的含义和范围内。应该理解的是，这里的措辞或术语是为了描述而不是限制，使得本说明书的术语或措辞将由熟练的技术人员根据教导和引导来解释。
本公开的实施例已经借助于说明特定功能及其关系的实施方式的功能构建块来描述。为了便于描述，已在本文中任意限定了这些功能构建块的边界。只要适当地执行其指定的功能和关系，就可以限定替代的边界。
发明内容和摘要部分可以阐述由(多个)发明人设想的本公开的一个或多个但并非所有示例性实施例，并且因此，不旨在以任何方式限制本公开和所附权利要求。
本公开的广度和范围不应被上述示例性实施例中的任何一个限制，而应仅根据所附权利要求及其等同物来限定。

Claims (23)

1.一种用于晶圆键合对准补偿的方法，包括：
键合第一对晶圆，所述第一对晶圆包括位于所述第一对晶圆上的多个键合对准标记对，其中，每个晶圆具有来自所述多个键合对准标记对中的每一个的对应的键合对准标记；
基于对至少两个键合对准标记对的测量来第一次分析所述第一对晶圆之间的平移不对准和旋转不对准；
基于所述第一次分析来控制晶圆位置调整模块以补偿在键合第二对晶圆期间的平移不对准和旋转不对准；
基于对所述多个键合对准标记对的测量来第二次分析所述第一对晶圆之间的平均跳动不对准；以及
基于所述第二次分析来控制晶圆变形调整模块以补偿在键合第三对晶圆期间的跳动不对准。
2.根据权利要求1所述的方法，还包括：
确定平移不对准和旋转不对准是否在允许误差范围内；以及
响应于确定平移不对准和旋转不对准在所述允许误差范围之外，控制所述晶圆位置调整模块，以补偿在键合所述第二对晶圆期间的平移不对准和旋转不对准。
3.根据权利要求1所述的方法，还包括：
确定跳动不对准是否在允许误差范围内；以及
响应于确定跳动不对准在所述允许误差范围之外，控制所述晶圆变形调整模块，以补偿在键合所述第三对晶圆期间的跳动不对准。
4.根据权利要求1所述的方法，其中：
所述第一对晶圆包括底部晶圆和顶部晶圆；以及
每个键合对准标记对包括所述底部晶圆上的底部键合对准标记和所述顶部晶圆上的顶部键合对准标记。
5.根据权利要求4所述的方法，其中，第一次分析所述第一对晶圆之间的平移不对准和旋转不对准包括：
计算第一方向上的第一键合对准标记对之间的第一不对准；
计算第二方向上的所述第一键合对准标记对之间的第二不对准；以及
计算所述第二方向上的第二键合对准标记对之间的第三不对准。
6.根据权利要求5所述的方法，其中，计算所述第一方向上的所述第一键合对准标记对之间的所述第一不对准包括：
确定所述第一方向上的所述顶部晶圆的中心与所述底部晶圆的中心之间的第一距离；
确定所述第一键合对准标记对的所述底部键合对准标记与所述底部晶圆的中心之间的第二距离；
确定所述第一方向与所述第一键合对准标记对的所述底部键合对准标记和所述底部晶圆的中心的连接线之间的角度；以及
基于所述第一距离、所述第二距离和所述角度来计算所述第一方向上的所述第一键合对准标记对之间的所述第一不对准。
7.根据权利要求5所述的方法，其中，计算所述第二方向上的所述第一键合对准标记对之间的所述第二不对准包括：
确定所述第二方向上的所述顶部晶圆的中心与所述底部晶圆的中心之间的第一距离；
确定所述第一键合对准标记对的所述底部键合对准标记与所述底部晶圆的中心之间的第二距离；
确定所述第一方向与所述第一键合对准标记对的所述底部键合对准标记和所述底部晶圆的中心的连接线之间的角度；以及
基于所述第一距离、所述第二距离和所述角度来计算所述第二方向上的所述第一键合对准标记对之间的所述第二不对准。
8.根据权利要求5所述的方法，其中，计算所述第二方向上的所述第二键合对准标记对之间的所述第三不对准包括：
确定所述第二方向上的所述顶部晶圆的中心与所述底部晶圆的中心之间的第一距离；
确定所述第二键合对准标记对的所述底部键合对准标记与所述底部晶圆的中心之间的第二距离；
确定所述第一方向与所述第二键合对准标记对的所述底部键合对准标记和所述底部晶圆的中心的连接线之间的角度；以及
基于所述第一距离、所述第二距离和所述角度来计算所述第二方向上的所述第二键合对准标记对之间的所述第三不对准。
9.根据权利要求5所述的方法，其中，基于所述第一次分析来控制所述晶圆位置调整模块以补偿在键合所述第二对晶圆期间的平移不对准和旋转不对准包括：
基于所述第一不对准、所述第二不对准和所述第三不对准来调整所述第二对晶圆中的至少一个的位置。
10.根据权利要求4所述的方法，其中，第二次分析所述第一对晶圆之间的所述平均跳动不对准包括：
计算每个键合对准标记对之间的跳动不对准；以及
计算对应于所述多个键合对准标记对的跳动不对准的平均值作为所述晶圆的对之间的所述平均跳动不对准。
11.根据权利要求10所述的方法，其中，计算每个键合对准标记对之间的跳动不对准包括：
确定所述顶部晶圆的中心与键合对准标记对中的顶部键合对准标记之间的第一距离；
确定所述键合对准标记对中的所述顶部键合对准标记与所述底部键合对准标记之间的第二距离；
确定所述键合对准标记对的连接线与所述顶部晶圆上的所述顶部键合对准标记的辐射方向之间的角度；以及
基于所述第一距离、所述第二距离和所述角度来计算所述键合对准标记对之间的跳动不对准。
12.根据权利要求1所述的方法，其中，基于所述第二次分析来控制所述晶圆变形调整模块以补偿在键合所述第三对晶圆期间的跳动不对准包括：
基于所述平均跳动不对准来调整所述第三对晶圆中的至少一个的变形。
13.一种用于键合晶圆的系统，包括：
晶圆支撑模块，其被配置为支持包括多个键合对准标记对的第一对晶圆，其中，所述第一对晶圆包括底部晶圆和顶部晶圆，并且每个键合对准标记对包括所述底部晶圆上的底部键合对准标记和所述顶部晶圆上的顶部键合对准标记；
对准监测模块，其被配置为测量所述多个键合对准标记对的位置；
硬件处理器，其被配置为基于对至少两个键合对准标记对的测量来分析所述第一对晶圆之间的平移不对准和旋转不对准，并且基于对所述多个键合对准标记对的测量来分析所述第一对晶圆之间的平均跳动不对准；
晶圆位置调整模块，其被配置为补偿在键合第二对晶圆期间的平移不对准和旋转不对准；以及
晶圆变形调整模块，其被配置为补偿在键合第三对晶圆期间的平均跳动不对准。
14.根据权利要求13所述的系统，其中，所述硬件处理器还被配置为：
确定平移不对准和旋转不对准是否在允许误差范围内；以及
响应于确定平移不对准和旋转不对准在所述允许误差范围之外，控制所述晶圆位置调整模块，以补偿在键合所述第二对晶圆期间的平移不对准和旋转不对准。
15.根据权利要求13所述的系统，其中，所述硬件处理器还被配置为：
确定跳动不对准是否在允许误差范围内；以及
响应于确定跳动不对准在允许误差范围之外，控制所述晶圆变形调整模块，以补偿在键合所述第三对晶圆期间的跳动不对准。
16.根据权利要求13所述的系统，其中，所述硬件处理器还被配置为：
计算第一方向上的第一键合对准标记对之间的第一不对准；
计算第二方向上的所述第一键合对准标记对之间的第二不对准；以及
计算所述第二方向上的第二键合对准标记对之间的第三不对准。
17.根据权利要求16所述的系统，其中，所述硬件处理器还被配置为：
确定所述第一方向上的所述顶部晶圆的中心与所述底部晶圆的中心之间的第一距离；
确定所述第一键合对准标记对的所述底部键合对准标记与所述底部晶圆的中心之间的第二距离；
确定所述第一方向与所述第一键合对准标记对的所述底部键合对准标记和所述底部晶圆的中心的连接线之间的角度；以及
基于所述第一距离、所述第二距离和所述角度来计算所述第一方向上的所述第一键合对准标记对之间的所述第一不对准。
18.根据权利要求16所述的系统，其中，所述硬件处理器还被配置为：
确定所述第二方向上的所述顶部晶圆的中心与所述底部晶圆的中心之间的第一距离；
确定所述第一键合对准标记对的所述底部键合对准标记与所述底部晶圆的中心之间的第二距离；
确定所述第一方向与所述第一键合对准标记对的所述底部键合对准标记和所述底部晶圆的中心的连接线之间的角度；以及
基于所述第一距离、所述第二距离和所述角度来计算所述第二方向上的所述第一键合对准标记对之间的所述第二不对准。
19.根据权利要求16所述的系统，其中，所述硬件处理器还被配置为：
确定所述第二方向上的所述顶部晶圆的中心与所述底部晶圆的中心之间的第一距离；
确定所述第二键合对准标记对的所述底部键合对准标记与所述底部晶圆的中心之间的第二距离；
确定所述第一方向与所述第二键合对准标记对的所述底部键合对准标记和所述底部晶圆的中心的连接线之间的角度；以及
基于所述第一距离、所述第二距离和所述角度来计算所述第二方向上的所述第二键合对准标记对之间的所述第三不对准。
20.根据权利要求16所述的系统，其中，所述硬件处理器还被配置为：
基于所述第一不对准、所述第二不对准和所述第三不对准来控制所述晶圆位置调整模块以调整所述第二对晶圆中的至少一个的位置。
21.根据权利要求13所述的系统，其中，所述硬件处理器还被配置为：
计算每个键合对准标记对之间的跳动不对准；以及
计算对应于所述多个键合对准标记对的跳动不对准的平均值作为所述晶圆的对之间的平均跳动不对准。
22.根据权利要求21所述的系统，其中，所述硬件处理器还被配置为：
确定所述顶部晶圆的中心与键合对准标记对中的顶部键合对准标记之间的第一距离；
确定所述键合对准标记对中的所述顶部键合对准标记与底部键合对准标记之间的第二距离；
确定所述键合对准标记对的连接线与所述顶部晶圆上的所述顶部键合对准标记的辐射方向之间的角度；以及
基于所述第一距离、所述第二距离和所述角度来计算所述键合对准标记对之间的跳动不对准。
23.根据权利要求13所述的系统，其中，所述硬件处理器还被配置为：基于平均跳动不对准来控制晶圆变形调整模块以调整第三对晶圆中的至少一个的变形。
CN201880000756.2A 2018-05-16 2018-05-16 用于晶圆键合对准补偿的方法和系统 Active CN109451763B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2018/087175 WO2019218285A1 (en) 2018-05-16 2018-05-16 Methods and systems for wafer bonding alignment compensation

Publications (2)

Publication Number Publication Date
CN109451763A CN109451763A (zh) 2019-03-08
CN109451763B true CN109451763B (zh) 2019-11-08

Family

ID=65540223

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880000756.2A Active CN109451763B (zh) 2018-05-16 2018-05-16 用于晶圆键合对准补偿的方法和系统

Country Status (4)

Country Link
US (2) US10529694B2 (zh)
CN (1) CN109451763B (zh)
TW (1) TWI685037B (zh)
WO (1) WO2019218285A1 (zh)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019218285A1 (en) * 2018-05-16 2019-11-21 Yangtze Memory Technologies Co., Ltd. Methods and systems for wafer bonding alignment compensation
CN110299318A (zh) * 2019-07-01 2019-10-01 武汉新芯集成电路制造有限公司 晶圆对准方法
CN110416078A (zh) * 2019-08-02 2019-11-05 武汉新芯集成电路制造有限公司 光刻工艺的扩张补偿的确定方法、装置及器件的制造方法
CN110767590A (zh) * 2019-10-31 2020-02-07 长春长光圆辰微电子技术有限公司 一种用硅片凹口对准键合两片硅片的方法
CN110767589B (zh) * 2019-10-31 2021-11-19 长春长光圆辰微电子技术有限公司 一种soi硅片对准键合的方法
US11901171B2 (en) * 2019-12-20 2024-02-13 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated aligned stealth laser with blade and grinding apparatus for wafer edge trimming process
CN115244467A (zh) * 2020-03-03 2022-10-25 Asml荷兰有限公司 用于控制制造过程的方法和相关联的设备
US11817326B2 (en) * 2020-03-10 2023-11-14 Pyxis Cf Pte. Ltd. Precision reconstruction for panel-level packaging
DE102020126211A1 (de) * 2020-05-28 2021-12-02 Taiwan Semiconductor Manufacturing Co. Ltd. Photolithographie-Ausrichtungsprozess für gebondete Wafer
US11362038B2 (en) * 2020-05-28 2022-06-14 Taiwan Semiconductor Manufacturing Company, Ltd. Photolithography alignment process for bonded wafers
US11335607B2 (en) * 2020-07-09 2022-05-17 Tokyo Electron Limited Apparatus and methods for wafer to wafer bonding
CN112071747B (zh) * 2020-09-17 2024-02-27 武汉新芯集成电路制造有限公司 晶圆键合方法
CN112490136B (zh) * 2020-11-30 2021-12-24 长江存储科技有限责任公司 一种晶圆键合方法和系统
US20230045223A1 (en) * 2021-08-05 2023-02-09 Taiwan Semiconductor Manufacturing Company, Ltd. Measurement pattern and method for measuring overlay shift of bonded wafers
TWI776665B (zh) * 2021-09-03 2022-09-01 天虹科技股份有限公司 鍵合對準機構及應用該鍵合對準機構的鍵合機台
CN114616656A (zh) * 2021-10-25 2022-06-10 长江存储科技有限责任公司 晶圆键合设备及方法
CN114005778B (zh) * 2021-12-24 2022-03-22 湖北三维半导体集成创新中心有限责任公司 键合系统和键合补偿方法
CN113990790B (zh) * 2021-12-24 2022-03-18 湖北三维半导体集成创新中心有限责任公司 键合系统和键合方法
CN114005777B (zh) * 2021-12-24 2022-03-29 湖北三维半导体集成创新中心有限责任公司 键合装置和键合方法
CN115628685B (zh) * 2022-08-15 2024-03-26 魅杰光电科技(上海)有限公司 关键尺寸的测量方法、设备及关键尺寸的分级定位方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6269322B1 (en) * 1999-03-11 2001-07-31 Advanced Micro Devices, Inc. System and method for wafer alignment which mitigates effects of reticle rotation and magnification on overlay
US7352198B2 (en) * 2006-01-18 2008-04-01 Electroglas, Inc. Methods and apparatuses for improved stabilization in a probing system
US7433038B2 (en) * 2006-04-27 2008-10-07 Asml Netherlands B.V. Alignment of substrates for bonding
US7682933B1 (en) * 2007-09-26 2010-03-23 The United States Of America As Represented By The Secretary Of The Air Force Wafer alignment and bonding
US8139219B2 (en) * 2008-04-02 2012-03-20 Suss Microtec Lithography, Gmbh Apparatus and method for semiconductor wafer alignment
FR2972848A1 (fr) * 2011-03-18 2012-09-21 Soitec Silicon On Insulator Appareil et procédé de collage par adhésion moléculaire avec minimisation de déformations locales
CN103137509B (zh) * 2011-12-02 2016-02-03 上海微电子装备有限公司 用于晶圆键合的装置及晶圆键合方法
CN103187349A (zh) * 2011-12-31 2013-07-03 刘胜 带凸点圆片键合的夹具及其键合方法
US8900885B1 (en) * 2013-05-28 2014-12-02 International Business Machines Corporation Wafer bonding misalignment reduction
US9646860B2 (en) * 2013-08-09 2017-05-09 Taiwan Semiconductor Manufacturing Company, Ltd. Alignment systems and wafer bonding systems and methods
JP6252975B2 (ja) * 2013-09-04 2017-12-27 株式会社ニコン 基板貼り合わせ装置及び基板貼り合わせ方法
US9837291B2 (en) * 2014-01-24 2017-12-05 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer processing method and apparatus
CN105655277A (zh) * 2014-11-12 2016-06-08 沈阳新松机器人自动化股份有限公司 定位校准装置
CN106158715B (zh) * 2015-04-24 2021-04-02 上海微电子装备（集团）股份有限公司 用于晶圆的预对准装置及方法
US10048473B2 (en) * 2015-08-06 2018-08-14 Qualcomm Incorporated Submicron wafer alignment
CN107134422A (zh) 2016-02-29 2017-09-05 上海微电子装备（集团）股份有限公司 芯片键合装置及方法
CN106229283A (zh) * 2016-09-18 2016-12-14 上海晶鼎光电科技有限公司 一种晶圆级封装定位机构及其定位方法
CN206992074U (zh) * 2017-07-06 2018-02-09 武汉新芯集成电路制造有限公司 一种用于测试键合晶圆对准误差的结构
WO2019218285A1 (en) * 2018-05-16 2019-11-21 Yangtze Memory Technologies Co., Ltd. Methods and systems for wafer bonding alignment compensation
CN108598032B (zh) * 2018-05-23 2020-09-11 华天慧创科技（西安）有限公司 一种晶圆接合对准系统及对准方法

Also Published As

Publication number Publication date
US20190355698A1 (en) 2019-11-21
CN109451763A (zh) 2019-03-08
US10886256B2 (en) 2021-01-05
WO2019218285A1 (en) 2019-11-21
US20200219850A1 (en) 2020-07-09
TWI685037B (zh) 2020-02-11
US10529694B2 (en) 2020-01-07
TW201947673A (zh) 2019-12-16

Similar Documents

Publication Publication Date Title
CN109451763B (zh) 用于晶圆键合对准补偿的方法和系统
CN109451761B (zh) 用于在晶圆键合期间调整晶圆变形的方法和系统
CN101436006B (zh) 双面位置对准装置与方法
TWI637458B (zh) 用於對準基板的裝置及方法
TWI703667B (zh) 用於接合至少三個基板之方法
US10692747B2 (en) Method and device for alignment of substrates
CN109309030B (zh) 扫描器、校正系统及其方法
BR112017022305B1 (pt) Aparelho de medição de formato e método de medição de formato
JP6637752B2 (ja) 物品組み立て装置、部品組み立て方法
CN101266142A (zh) 同心度检测设备及其方法
US8094310B2 (en) Optical alignment tool and method of alignment
JP2013174784A (ja) カメラモジュール、カメラモジュールの組み付け方法、レンズアレイの製造方法及び金型
CN106933055B (zh) 一种对准装置和对准方法
KR20230031288A (ko) 레이저-대-액적 정렬을 위한 시스템 및 방법
TWI448823B (zh) 微影裝置、微影裝置與處理模組之組合，以及元件製造方法
JP2007058094A (ja) 組み合わせレンズの製造方法およびレンズ位置合わせ装置
CN106873055B (zh) 透镜装置
TWI724496B (zh) 用於校正物件裝載程序的置物台設備及方法
JP2010124211A (ja) カメラモジュールの生産制御システム
JP2015008223A (ja) ウェーハ収納カセットの検査装置及び検査方法
CN105554397A (zh) 一种摄像模组调焦方法及调焦装置
JP7130720B2 (ja) 基板を位置合わせする方法および装置
TWI824145B (zh) 對準裝置、對準方法、微影裝置，及製造物品的方法
Banciu et al. An Axiomatic Design View on Part Orientation Schemes
CN108267827A (zh) 镜头模块及镜头模块的组装方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant