TWI685037B - 用於晶圓鍵合對準補償的方法和系統 - Google Patents

用於晶圓鍵合對準補償的方法和系統 Download PDF

Info

Publication number
TWI685037B
TWI685037B TW107123308A TW107123308A TWI685037B TW I685037 B TWI685037 B TW I685037B TW 107123308 A TW107123308 A TW 107123308A TW 107123308 A TW107123308 A TW 107123308A TW I685037 B TWI685037 B TW I685037B
Authority
TW
Taiwan
Prior art keywords
misalignment
pair
wafer
bonding
bonding alignment
Prior art date
Application number
TW107123308A
Other languages
English (en)
Other versions
TW201947673A (zh
Inventor
郭帥
Original Assignee
大陸商長江存儲科技有限責任公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 大陸商長江存儲科技有限責任公司 filed Critical 大陸商長江存儲科技有限責任公司
Publication of TW201947673A publication Critical patent/TW201947673A/zh
Application granted granted Critical
Publication of TWI685037B publication Critical patent/TWI685037B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C3/00—Assembling of devices or systems from individually processed components
    • B81C3/001—Bonding of two components
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C3/00—Assembling of devices or systems from individually processed components
    • B81C3/002—Aligning microparts
    • B81C3/004—Active alignment, i.e. moving the elements in response to the detected position of the elements using internal or external actuators
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H01L21/681—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment using optical controlling means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/76—Apparatus for connecting with build-up interconnects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/76—Apparatus for connecting with build-up interconnects
    • H01L2224/767—Means for aligning
    • H01L2224/76753—Means for optical alignment, e.g. sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/8212—Aligning
    • H01L2224/82121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H01L2224/8213—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors using marks formed on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06593—Mounting aids permanently on device; arrangements for alignment

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

公開了一種用於晶圓鍵合對準補償的方法。該方法包括：鍵合包括位於第一對晶圓上的複數個鍵合對準標記對的第一對晶圓；基於對至少兩個鍵合對準標記對的測量來第一次分析第一對晶圓之間的平移不對準和旋轉不對準；基於第一次分析來控制晶圓位置調整模組以補償在鍵合第二對晶圓期間的平移不對準和旋轉不對準；基於對複數個鍵合對準標記對的測量來第二次分析第一對晶圓之間的平均跳動不對準；以及基於第二次分析來控制晶圓變形調整模組以補償在鍵合第三對晶圓期間的跳動不對準。

Description

用於晶圓鍵合對準補償的方法和系統
本揭露總體上涉及半導體技術領域，並且更具體地，涉及用於晶圓鍵合對準補償的方法和系統。
通過改進製程技術、電路設計、程式設計演算法和製造製程能夠將半導體晶片整合到更複雜的功能中，並且縮放至更小的尺寸。在以建立具有改進的功能的更加緊湊並且複雜的系統為目標的多層微/納機電系統(MEMS/NEMS)和三維積體電路(3D IC)整合的發展中已經認識到晶圓鍵合技術的重要性。這使得半導體元件能夠被單獨製作並且之後鍵合到一起，這提供了更多的設計自由度，並且允許製作更加先進的半導體系統。
但是，隨著線寬的特徵尺寸接近下限，並且機電系統縮小到奈米範圍，所以缺少用於實現針對亞微米精度的鍵合對準的有效技術已變成了關鍵性障礙。需要更準確的鍵合對準來實現更高的元件整合。
本文公開了用於晶圓鍵合對準補償的方法和系統的實施例。
本文公開了一種用於晶圓鍵合對準補償的方法。該方法包括：鍵合包括位於第一對晶圓上的複數個鍵合對準標記對的第一對晶圓，其中每個晶圓具有來自複數個鍵合對準標記對中的每一個對應的鍵合對準標記；基於對至少 兩個鍵合對準標記對的測量來第一次分析第一對晶圓之間的平移不對準和旋轉不對準；基於第一次分析來控制晶圓位置調整模組以補償在鍵合第二對晶圓期間的平移不對準和旋轉不對準；基於對複數個鍵合對準標記對的測量來第二次分析第一對晶圓之間的平均跳動不對準(run-out misalignment)；以及基於第二次分析來控制晶圓變形調整模組以補償在鍵合第三對晶圓期間的跳動不對準。
在一些實施例中，該方法還包括：確定平移不對準和旋轉不對準是否在允許誤差範圍內；以及回應於確定平移不對準和旋轉不對準在允許誤差範圍之外，控制晶圓位置調整模組，以補償在鍵合第二對晶圓期間的平移不對準和旋轉不對準。
在一些實施例中，該方法還包括：確定跳動不對準是否在允許誤差範圍內；以及回應於確定跳動不對準在允許誤差範圍之外，控制晶圓變形調整模組，以補償在鍵合第三對晶圓期間的跳動不對準。
在一些實施例中，第一對晶圓包括底部晶圓和頂部晶圓；並且每個鍵合對準標記對包括底部晶圓上的底部鍵合對準標記和頂部晶圓上的頂部鍵合對準標記。
在一些實施例中，第一次分析第一對晶圓之間的平移不對準和旋轉不對準包括：計算第一方向上的第一鍵合對準標記對之間的第一不對準；計算第二方向上的第一鍵合對準標記對之間的第二不對準；以及計算第二方向上的第二鍵合對準標記對之間的第三不對準。
在一些實施例中，計算第一方向上的第一鍵合對準標記對之間的第一不對準包括：確定第一方向上的頂部晶圓的中心與底部晶圓的中心之間的第一距離；確定第一鍵合對準標記對的底部鍵合對準標記與底部晶圓的中心之間的第二距離；確定第一方向與第一鍵合對準標記對的底部鍵合對準標記和底部晶圓的中心的連接線之間的角度；以及基於第一距離、第二距離和角度來計算 第一方向上的第一鍵合對準標記對之間的第一不對準。
在一些實施例中，計算第二方向上的第一鍵合對準標記對之間的第二不對準包括：確定第二方向上的頂部晶圓的中心與底部晶圓的中心之間的第一距離；確定第一鍵合對準標記對的底部鍵合對準標記與底部晶圓的中心之間的第二距離；確定第一方向與第一鍵合對準標記對的底部鍵合對準標記和底部晶圓的中心的連接線之間的角度；以及基於第一距離、第二距離和角度來計算第二方向上的第一鍵合對準標記對之間的第二不對準。
在一些實施例中，計算第二方向上的第二鍵合對準標記對之間的第三不對準包括：確定第二方向上的頂部晶圓的中心與底部晶圓的中心之間的第一距離；確定第二鍵合對準標記對的底部鍵合對準標記與底部晶圓的中心之間的第二距離；確定第一方向與第二鍵合對準標記對的底部鍵合對準標記和底部晶圓的中心的連接線之間的角度；以及基於第一距離、第二距離和角度來計算第二方向上的第二鍵合對準標記對之間的第三不對準。
在一些實施例中，基於第一次分析來控制晶圓位置調整模組以補償在鍵合第二對晶圓期間的平移不對準和旋轉不對準包括：基於第一不對準、第二不對準和第三不對準來調整第二對晶圓中的至少一個的位置。
在一些實施例中，第二次分析第一對晶圓之間的平均跳動不對準包括：計算每個鍵合對準標記對之間的跳動不對準；以及計算對應於複數個鍵合對準標記對的跳動不對準的平均值作為晶圓對之間的平均跳動不對準。
在一些實施例中，計算每個鍵合對準標記對之間的跳動不對準包括：確定頂部晶圓的中心與鍵合對準標記對中的頂部鍵合對準標記之間的第一距離；確定鍵合對準標記對中的頂部鍵合對準標記與底部鍵合對準標記之間的第二距離；確定鍵合對準標記對的連接線與頂部晶圓上的頂部鍵合對準標記的輻射方向之間的角度；以及基於第一距離、第二距離和角度來計算鍵合對準標 記對之間的跳動不對準。
在一些實施例中，基於第二次分析來控制晶圓變形調整模組以補償在鍵合第三對晶圓期間的跳動不對準包括：基於平均跳動不對準來調整第三對晶圓中的至少一個的變形。
本揭露的另一個方面提供了一種用於鍵合晶圓的系統。該系統包括：晶圓支撐模組，其被配置為支援包括複數個鍵合對準標記對的第一對晶圓，其中第一對晶圓包括底部晶圓和頂部晶圓，並且每個鍵合對準標記對包括底部晶圓上的底部鍵合對準標記和頂部晶圓上的頂部鍵合對準標記；對準監測模組，其被配置為測量複數個鍵合對準標記對的位置；硬體處理器，其被配置為基於對至少兩個鍵合對準標記對的測量來分析第一對晶圓之間的平移不對準和旋轉不對準，並且基於對複數個鍵合對準標記對的測量來分析第一對晶圓之間的平均跳動不對準；晶圓位置調整模組，其被配置為補償在鍵合第二對晶圓期間的平移不對準和旋轉不對準；以及晶圓變形調整模組，其被配置為補償在鍵合第三對晶圓期間的平均跳動不對準。
在一些實施例中，硬體處理器還被配置為：確定平移不對準和旋轉不對準是否在允許誤差範圍內；並且回應於確定平移不對準和旋轉不對準在允許誤差範圍之外，控制晶圓位置調整模組，以補償在鍵合第二對晶圓期間的平移不對準和旋轉不對準。
在一些實施例中，硬體處理器還被配置為：確定跳動不對準是否在允許誤差範圍內；並且回應於確定跳動不對準在允許誤差範圍之外，控制晶圓變形調整模組，以補償在鍵合第三對晶圓期間的跳動不對準。
在一些實施例中，硬體處理器還被配置為：計算第一方向上的第一鍵合對準標記對之間的第一不對準；計算第二方向上的第一鍵合對準標記對之間的第二不對準；以及計算第二方向上的第二鍵合對準標記對之間的第三不對 準。
在一些實施例中，硬體處理器還被配置為：確定第一方向上的頂部晶圓的中心與底部晶圓的中心之間的第一距離；確定第一鍵合對準標記對的底部鍵合對準標記與底部晶圓的中心之間的第二距離；確定第一方向與第一鍵合對準標記對的底部鍵合對準標記和底部晶圓的中心的連接線之間的角度；以及基於第一距離、第二距離和角度來計算第一方向上的第一鍵合對準標記對之間的第一不對準。
在一些實施例中，硬體處理器還被配置為：確定第二方向上的頂部晶圓的中心與底部晶圓的中心之間的第一距離；確定第一鍵合對準標記對的底部鍵合對準標記與底部晶圓的中心之間的第二距離；確定第一方向與第一鍵合對準標記對的底部鍵合對準標記和底部晶圓的中心的連接線之間的角度；以及基於第一距離、第二距離和角度來計算第二方向上的第一鍵合對準標記對之間的第二不對準。
在一些實施例中，硬體處理器還被配置為：確定第二方向上的頂部晶圓的中心與底部晶圓的中心之間的第一距離；確定第二鍵合對準標記對的底部鍵合對準標記與底部晶圓的中心之間的第二距離；確定第一方向與第二鍵合對準標記對的底部鍵合對準標記和底部晶圓的中心的連接線之間的角度；以及基於第一距離、第二距離和角度來計算第二方向上的第二鍵合對準標記對之間的第三不對準。
在一些實施例中，硬體處理器還被配置為：基於第一不對準、第二不對準和第三不對準來控制晶圓位置調整模組以調整第二對晶圓中的至少一個的位置。
在一些實施例中，硬體處理器還被配置為：計算每個鍵合對準標記對之間的跳動不對準；並且計算對應於複數個鍵合對準標記對的跳動不對準的 平均值作為晶圓對之間的平均跳動不對準。
在一些實施例中，硬體處理器還被配置為：確定頂部晶圓的中心與鍵合對準標記對中的頂部鍵合對準標記之間的第一距離；確定鍵合對準標記對中的頂部鍵合對準標記與底部鍵合對準標記之間的第二距離；確定鍵合對準標記對的連接線與頂部晶圓上的頂部鍵合對準標記的輻射方向之間的角度；並且基於第一距離、第二距離和角度來計算鍵合對準標記對之間的跳動不對準。
在一些實施例中，硬體處理器還被配置為：基於平均跳動不對準來控制晶圓變形調整模組以調整第三對晶圓中的至少一個的變形。
本領域技術人員可以根據本揭露的說明書、請求項和附圖來理解本揭露的其它方面。
100‧‧‧鍵合晶圓對
100B‧‧‧底部晶圓
100T‧‧‧頂部晶圓
112B、114B、112T、114T、510T、510B、510B’、520B、520T、520B’、530T、530B‧‧‧鍵合對準標記
11X‧‧‧不對準
122、124‧‧‧頂部觀察鏡
132、134‧‧‧底部觀察鏡
200‧‧‧方法
210~270、410~430‧‧‧步驟
500T、500B‧‧‧中心
800‧‧‧晶圓鍵合系統
810‧‧‧硬體處理器
820‧‧‧記憶體和/或儲存器
830‧‧‧晶圓支撐模組
840‧‧‧對準監測模組
850‧‧‧晶圓位置調整模組
860‧‧‧晶圓變形調整模組
L1、L2、TX1、Tx1、TY1、Ty1、TY2、Ty2、R、T‧‧‧距離
TR‧‧‧投影距離
x、y‧‧‧方向
θ1、θ2‧‧‧角度
併入本文並構成說明書的一部分的附圖示出了本揭露的實施例，並且連同說明書一起進一步用於解釋本揭露的原則並使得本領域技術人員能夠製作和使用本揭露。
圖1A-1D示出了根據本揭露的一些實施例的在以用於鍵合一對晶圓的特定階段的示例性晶圓鍵合系統的示意圖；圖2示出了根據本揭露的一些實施例的用於晶圓鍵合對準補償的示例性方法的流程圖；圖3示出了根據本揭露的一些實施例的包括平移不對準和旋轉不對準的示例性晶圓不對準的頂視圖；圖4示出了根據本揭露的一些實施例的用於分析鍵合對準標記對的平移不對準和旋轉不對準的示例性方法的流程圖； 圖5A-5C示出了根據本揭露的一些實施例的用於平移不對準和旋轉不對準的示例性鍵合對準標記分析的示意圖； 圖6示出了根據本揭露的一些實施例的包括跳動不對準的示例性晶圓不對準的頂視圖； 圖7示出了根據本揭露的一些實施例的用於跳動不對準的示例性鍵合對準標記分析的示意圖； 圖8示出了根據本揭露的一些實施例的示例性晶圓鍵合系統的示意結構圖。
將參考附圖描述本揭露的實施例。
儘管對具體的配置和佈置進行了討論，但應該理解，這只是為了說明性的目的。相關技術人員將認識到，在不脫離本揭露的精神和範圍的情況下，可以使用其它配置和佈置。對於相關技術領域人員顯而易見的是，本揭露也可以用於各種其它應用。
要注意的是，在說明書中對“一個實施例”、“實施例”、“示例性實施例”、“一些實施例”等的引用指示：所描述的實施例可以包括特定的特徵、結構或特性，但每個實施例可能不一定包括特定的特徵、結構或特性。此外，這樣的語詞不一定指代相同的實施例。此外，當結合實施例描述特定的特徵、結構或特性時，這將在相關領域技術人員的認知內以結合其它實施例(無論是否明確描述的)來實現這樣的特徵、結構或特性。
一般而言，術語至少可以部分地根據上下文中的使用來理解。例如，本文所使用的術語“一個或複數個”(至少部分地取決於上下文)可以用於描述單數意義上的任何特徵、結構或特性，或者可以用於描述複數意義上的特徵、結構或特性的組合。類似地，術語例如“一”、“一個”或“所述”同樣可以理解為表達 單數使用或表達複數使用，這至少部分取決於上下文。
應簡單理解的是，在本揭露中，“在......上”、“上方”和“之上”的含義應該以最廣泛的方式來解釋，使得“在......上”不僅意味著“直接在某物上”，而且還包括“在某物上”並具有中間特徵或位於中間的層的含義。“上方”或“之上”不僅意味著在某物“上方”或“之上”的含義，而且還可以包括在某物“上方”或“之上”並不具中間特徵或位於中間的層(即，直接在某物上)的含義。
此外，空間相對術語，例如“之下”、“下方”、“下”、“上方”、“上”等在本文中為了便於描述可以描述一個元素或特徵與另一個(複數個)元素或(複數個)特徵的關係，如圖中所示。空間相對術語旨在涵蓋在使用或操作中的除了圖中描繪的取向之外的元件的不同取向。裝置可以以其它方式取向(旋轉90度或在其它取向下)，並且本文所使用的空間相對描述也可以相應地進行解釋。
如本文所述使用的，術語“標稱/標稱地”指的是在產品或過程的設計階段設置的用於部件或過程操作的特性或參數的期望值或目標值，以及高於和/或低於期望值一定範圍的值。值的範圍可能由於製造過程或容限的微小變化而產生。如本文所使用的，術語“關於”表示可以基於與主題半導體元件相關聯的特定技術節點而變化的給定量的值。基於特定的技術節點，術語“關於”可以表示在給定量內變化的值。例如，值的10%到30%(例如，值的±10%、±20%或±30%)。
根據本揭露的一些實施例，公開了用於晶圓鍵合對準補償的方法和系統。所公開的方法和系統可以補償在鍵合晶圓對期間的平移不對準、旋轉不對準和跳動不對準(例如，膨脹不對準)，從而提高對準準確度、減小元件的尺寸、並增加產品產量。
光學對準是用於實現晶圓鍵合對準的常用方法。通過將一個晶圓相對於另一個晶圓定位，並使用通過光學物鏡觀察到的鍵合對準標記來對準兩個晶圓，可以實現晶圓對之間的對準。圖1A-1D示出了根據本揭露的一些實施例的 在特定階段的用於鍵合一對晶圓的示例性晶圓鍵合系統的示意圖。
在一些實施例中，晶圓鍵合系統可以包括具有第一孔的第一級(圖中未示出)和具有第二孔的第二級(圖中未示出)。第一卡盤(圖中未示出)可以安裝在第一級的第一孔上或附接到第一級的第一孔，並且第二卡盤(圖中未示出)可以安裝在第二級的第二孔上或附接到第二級的第二孔。第一級和第一卡盤在本文中還被統稱為第一支撐物，並且第二級和第二卡盤在本文中還被統稱為第二支撐物。第一卡盤可以適於支撐第一晶圓，並且第二卡盤被配置為支撐第二晶圓。如圖1A中所示，第一晶圓也被稱為底部晶圓100B，並且第二晶圓也被稱為頂部晶圓100T。
在一些實施例中，第一卡盤和第二卡盤可以是基本上透明的。例如，第一卡盤和第二卡盤可以包括玻璃、石英或其它類型的透明材料。在其它實施例中，第一卡盤和第二卡盤可以包括半透明或不透明材料。在又一些其它實施例中，第一卡盤基本上是透明的，而第二卡盤是半透明的或不透明的，反之亦然。在至少第一卡盤包括基本透明材料的實施例中，由於晶圓100B和100T上的鍵合對準標記(如圖1A所示的112B、114B、112T、114T)的可見度增加，改進了晶圓的對準。
晶圓鍵合系統可以進一步包括對準監測模組。在一些實施例中，對準監測模組可以包括用於監測底部晶圓100B和/或頂部晶圓100T上的鍵合對準標記的任何合適的光學設備，並檢測鍵合對準標記的位置。例如，對準監測模組可以包括一個或複數個紅外(IR)電荷耦合元件(CCD)觀察鏡，其包括被配置為發射反射紅外(RIR)或透射紅外(TIR)能量的紅外即時CCD。在一些實施例中，對準監測模組可以進一步包括用於定位鍵合對準標記的任何合適的光學設備，例如線性可變差動轉換器(LVDT)、雷射干涉儀或光學線性編碼器和解碼器等。
在一些實施例中，如圖1A中所示，對準監測模組包括鄰近第一卡盤設置的至少兩個頂部觀察鏡(scope)122和124以及鄰近第二卡盤設置的兩個底部觀察鏡132和134。頂部觀察鏡122的位置可以對應於底部觀察鏡132的位置，並且頂部觀察鏡124的位置可以對應於底部觀察鏡134的位置。頂部觀察鏡122和底部觀察鏡132可以被稱為第一觀察鏡對，並且頂部觀察鏡124和底部觀察鏡134可以被稱為第二觀察鏡對。在一些實施例中，在載入晶圓之前，每個觀察鏡對可以彼此對準。因此，在載入晶圓之後，與觀察鏡對對準的晶圓上的鍵合對準標記可以以特定座標定位。
晶圓鍵合系統還可以包括用於調整第一支撐物和第二支撐物的位置的晶圓位置調整模組(圖中未示出)。在一些實施例中，晶圓位置調整模組可以包括與第一支撐物和/或第二支撐物耦合的用於調整第一支撐物和/或第二支撐物的位置的任何合適的設備，例如壓電電機、線性電機等。晶圓位置調整模組可以被配置為通過控制第一支撐物和/或第二支撐物的移動來調整底部晶圓100B和/或頂部晶圓100T的線性位置(例如，x座標位置、y座標位置和z座標位置)和/或角位置。
在一些實施例中，用於對準頂部晶圓和底部晶圓的過程可以包括以下步驟。如圖1A中所示，晶圓位置調整模組可以控制承載底部晶圓100B的第一支撐物的位置，使得底部晶圓100B上的第一底部鍵合對準標記112B可以與第一底部觀察鏡132對準，並且底部晶圓100B上的第二底部鍵合對準標記114B可以與第二底部觀察鏡134對準。在對準之後，可以記錄第一支撐物的位置，並且隨後晶圓位置調整模組可以控制第一支撐物以使底部晶圓遠離所記錄的位置移動。參考圖1B，晶圓位置調整模組可以控制承載頂部晶圓100T的第二支撐物的位置，使得頂部晶圓100T上的第一頂部鍵合對準標記112T可以與第一頂部觀察鏡122對準，並且頂部晶圓100T上的第二頂部鍵合對準標記114T可以與第二頂部觀 察鏡124對準。參考圖1C，晶圓位置調整模組可以控制第一支撐物以重新調整到所記錄的位置。因此，第一底部鍵合對準標記112B和第一頂部鍵合對準標記112T可以彼此對準，並且第二底部鍵合對準標記114B和第二頂部鍵合對準標記114T可以彼此對準。要注意的是，每對底部鍵合對準標記和頂部鍵合對準標記在本文中也被稱為鍵合對準標記對。通過對準兩個鍵合對準標記對，底部晶圓100B和頂部晶圓100T可以彼此對準。參考圖1D，在對準過程之後，底部晶圓100B和頂部晶圓100T可以通過使用任何合適的鍵合方法鍵合以形成鍵合晶圓對100。
圖2示出了根據本揭露的一些實施例的用於晶圓鍵合對準補償的示例性方法200的流程圖。如圖2中所示，方法200開始於步驟210，其中可以鍵合一對晶圓。在一些實施例中，晶圓對可以包括底部晶圓和頂部晶圓，並且可以通過執行結合圖1A-1D所述的鍵合過程來進行鍵合。
在鍵合晶圓對之後，方法200繼續進行到步驟220，其中可以分析晶圓對之間的平移不對準和旋轉不對準。由於鍵合過程可以在固定平面(例如，具有固定z座標的x-y平面)中執行，晶圓的平移不對準可以通過固定平面中的晶圓中心的二維線性位移(例如，x座標不對準和y座標不對準)來表示，並且旋轉不對準可以通過固定平面中的晶圓中心的一維角位移(例如極座標不對準)來表示。
圖3示出了包括平移不對準和/或旋轉不對準的示例性晶圓不對準的頂視圖。在一些實施例中，晶圓對可以包括複數個鍵合對準標記對。每個鍵合對準標記對可以包括底部晶圓上的底部鍵合對準標記和頂部晶圓上的頂部鍵合對準標記。當底部晶圓與頂部晶圓鍵合在一起時，每個鍵合對準標記對的底部鍵合對準標記和頂部鍵合對準標記之間的不對準可以用於測量底部晶圓與頂部晶圓之間的不對準。如圖3中所示，鍵合晶圓對100上的每對鍵合對準標記的不對準11X由表示一個鍵合對準標記的位置的點和表示一個鍵合對準標記的位置 和標記中對應的鍵合對準標記的位置之間的位移的箭頭來指示。
在一些實施例中，可以測量至少兩對鍵合對準標記的不對準11X，以計算晶圓對之間的平移不對準和旋轉不對準。圖4示出了根據本揭露的一些實施例的用於分析鍵合對準標記對的平移不對準和旋轉不對準的示例性方法的示意流程圖。圖5A-5C示出了根據本揭露的一些實施例的用於平移不對準和旋轉不對準的示例性鍵合對準標記分析的示意圖。
如上所述，在一些實施例中，晶圓對之間的平移不對準可以由x-y平面中的二維線性位移來表示，並且晶圓對之間的旋轉不對準可以由x-y平面中的一維角位移來表示。在一些實施例中，二維平移位移和一維角位移可以基於第一鍵合對準標記對之間的第一平移不對準和第二鍵合對準標記之間的第二平移不對準來計算。
如圖4中所示，分析晶圓對之間的平移不對準和旋轉不對準的步驟220可以包括步驟410，其中可以計算第一方向上的第一鍵合對準標記對之間的不對準。在一些實施例中，參考圖5A，500T是頂部晶圓的中心，並且500B是底部晶圓的中心。第一鍵合對準標記對510T和510B可以對應於如圖1A-1D所示的第一觀察鏡對122和132。第一方向(例如，如圖5A中所示的x方向)可以是從頂部晶圓500T的中心到頂部鍵合對準標記510T的方向。
在一些實施例中，在第一方向(例如，x方向)上的第一鍵合對準標記對510T和510B之間的不對準ΔX1可以基於在第一方向(例如，x方向)上的頂部晶圓500T的中心和底部晶圓500B的中心之間的距離TX1、底部鍵合對準標記510B和底部晶圓500B的中心之間的距離L1、以及第一方向(例如，x方向)與底部鍵合對準標記510B和底部晶圓500B的中心的連接線之間的角度θ1來計算。
在一些實施例中，一個晶圓沿垂直於第一方向(例如，x方向)的方向(例如，y方向)的位移可以用於補償旋轉不對準。如圖5A中所示，假設底部 晶圓圍繞底部晶圓500B的中心旋轉角度θ1，則底部鍵合對準標記510B可以移動到位置510B’，在第一方向(例如，x方向)上的底部鍵合對準標記的原始位置510B和新位置510B’之間的距離Tx1近似等於L1×Sinθ1×Tanθ1。也就是說，在第一方向(例如，x方向)上的第一鍵合對準標記對510T和510B之間的不對準ΔX1可以是距離TX1和距離Tx1之間的差值。也就是說，ΔX1=TX1-L1×Sinθ1×Tanθ1。
參考圖4，步驟220可以進一步包括步驟420，其中可以計算第二方向上的第一鍵合對準標記對之間的不對準。參考圖5B，類似地，500T是頂部晶圓的中心，並且500B是底部晶圓的中心。第一鍵合對準標記對510T和510B可以對應於如圖1A-1D中所示的第一觀察鏡對122和132。第一方向(例如，如圖5B中所示的x方向)是從頂部晶圓500T的中心到頂部鍵合對準標記510T的方向，並且第二方向(例如，如圖5B中所示的y方向)垂直於第一方向。
在一些實施例中，在第二方向(例如，y方向)上的第一鍵合對準標記對510T和510B之間的不對準ΔY1可以基於在第二方向(例如，y方向)上的頂部晶圓500T的中心和底部晶圓500B的中心之間的距離TY1、底部鍵合對準標記510B和底部晶圓500B的中心之間的距離L1、以及第一方向(例如，x方向)與底部鍵合對準標記510B和底部晶圓500B的中心的連接線之間的角度θ1來計算。
如上所述，一個晶圓沿垂直於第一方向(例如，x方向)的方向(例如，y方向)的位移可以用於補償旋轉不對準。如圖5B中所示，假設底部晶圓圍繞底部晶圓500B的中心旋轉角度θ1，則底部鍵合對準標記510B可以移動到位置510B’，在第二方向(例如，y方向)上的底部鍵合對準標記的原始位置510B和新位置510B’之間的距離Ty1近似等於L1×Sinθ1。也就是說，在第二方向(例如，y方向)上的第一鍵合對準標記對510T和510B之間的不對準ΔY1可以是距離TY1和距離Ty1的總和。也就是說，ΔY1=TY1+L1×Sinθ1。
參考圖4，步驟220可以進一步包括步驟430，其中可以計算第二方向 上的第二鍵合對準標記對之間的不對準。參考圖5C，類似地，500T是頂部晶圓的中心，並且500B是底部晶圓的中心。第二鍵合對準標記對520T和520B可以對應於圖1A-1D中所示的第二觀察鏡對124和134。
第二鍵合對準標記對中的頂部鍵合對準標記520T，如圖5A和5B中所示的第一鍵合對準標記對中的頂部鍵合對準標記510T，頂部晶圓500T的中心可以與直線連接。由於第一方向(例如，x方向)被定義為從頂部晶圓500T的中心到如圖5A和5B中所示的第一鍵合對準標記對中的頂部鍵合對準標記510T的方向，第一方向是從第二鍵合對準標記對中的頂部鍵合對準標記520T到頂部晶圓500T的中心的方向(例如，如圖5C中所示的x方向)，並且第二方向(例如，如圖5C中所示的y方向)垂直於第一方向。因此，在第一方向(例如，x方向)上的第二鍵合對準標記對520T和520B之間的不對準ΔX2等於在第一方向(例如，x方向)上的第一鍵合對準標記對510T和510B之間的不對準Δx1。
在一些實施例中，在第二方向(例如，y方向)上的第二鍵合對準標記對520T和520B之間的不對準ΔY2可以基於在第二方向(例如，y方向)上的頂部晶圓500T的中心和底部晶圓500B的中心之間的距離TY2、底部鍵合對準標記520B和底部晶圓500B的中心之間的距離L2、以及第一方向(例如，x方向)與底部鍵合對準標記520B和底部晶圓500B的中心的連接線之間的角度θ2來計算。
如上所述，一個晶圓沿垂直於第一方向(例如，x方向)的方向(例如，y方向)的位移可以用於補償旋轉不對準。如圖5C中所示，假設底部晶圓圍繞底部晶圓500B的中心旋轉角度θ2，則底部鍵合對準標記520B可以移動到位置520B’，在第二方向(例如，y方向)上的底部鍵合對準標記的原始位置520B和新位置520B’之間的距離Ty2近似等於L2×Sinθ2。也就是說，在第二方向(例如，y方向)上的第二鍵合對準標記對520T和520B之間的不對準ΔY2可以是距離TY2和距離Ty2的總和。也就是說，ΔY2=TY2+L2×Sinθ2。
參考圖2，在分析晶圓對之間的平移不對準和旋轉不對準之後，方法200繼續進行到步驟230，其中，晶圓對之間的平移不對準和旋轉不對準可以與預定閾值進行比較。如果晶圓對之間的平移不對準和旋轉不對準小於或等於預定閾值(在步驟230為“是”)，則可以確定晶圓對之間的平移不對準和旋轉不對準在允許誤差範圍內。
例如，在第一方向(例如，x方向)上的第一鍵合對準標記對510T和510B之間的不對準ΔX1、在第二方向(例如，y方向)上的第一鍵合對準標記對510T和510B之間的不對準ΔY1、和在第二方向(例如，y方向)上的第二鍵合對準標記對520T和520B之間不對準的ΔY2可以與預定閾值進行比較，例如在200nm和1000nm之間的範圍內的值。如果三個不對準值ΔX1、ΔY1和ΔY2中的所有都小於預定閾值，則可以確定晶圓對之間的平移不對準和旋轉不對準在允許的誤差範圍內。要注意的是，在一些其它實施例中，三個不對準值ΔX1、ΔY1和ΔY2可以與不同的預定閾值進行比較。
如果晶圓對之間的平移不對準和旋轉不對準大於預定閾值(在步驟230為“否”)，則可以確定晶圓對之間的平移不對準和旋轉不對準不在允許誤差範圍內(即，“在......之外”)。在這種情況下，方法200繼續進行到步驟240，其中在鍵合新的晶圓對期間可以進行平移補償和旋轉補償。
在一些實施例中，平移補償和旋轉補償可以基於在步驟220經分析的平移不對準和旋轉不對準來計算。例如，根據在第一方向(例如，x方向)上的第一鍵合對準標記對510T和510B之間的不對準ΔX1、在第二方向(例如，y方向)上的第一鍵合對準標記對510T和510B之間的不對準ΔY1、以及在第二方向(例如，y方向)上的第二鍵合對準標記對520T和520B之間的不對準ΔY2，可以計算用於支撐底部晶圓的第一支撐物和/或用於支撐頂部晶圓的第二支撐物的平移位移和旋轉位移。在一些實施例中，第二支撐物的位置和方向是固定的，因此可 以基於三個不對準值ΔX1、ΔY1和ΔY2來計算第一支撐物在x方向和y方向上的位移以及第一支撐物的旋轉角度。
因此，當鍵合新的晶圓對時，可以調整第一支撐物(和/或第二支撐物)的位置和方向，以補償經分析的平移不對準和旋轉不對準。例如，晶圓鍵合系統的晶圓位置調整模組可以基於所計算的平移位移和旋轉位移來調整第一支撐物(和/或第二支撐物)的位置和方向，以補償平移不對準和旋轉不對準。 在鍵合新的晶圓對之後，方法200可以返回到步驟220和步驟230，其中可以分析和評估新的晶圓對之間的平移不對準和旋轉不對準。
在確定晶圓對之間的平移不對準和旋轉不對準在允許誤差範圍內(在步驟230為“是”)之後，方法200可以繼續進行到步驟250，其中可以分析晶圓對的跳動不對準(例如，膨脹不對準)。圖6示出了包括跳動不對準的示例性晶圓不對準的頂視圖。類似地，鍵合晶圓對100上的每對鍵合對準標記的不對準11X由表示一個鍵合對準標記的位置的點和表示標記中的一個鍵合對準標記的位置與對應鍵合對準標記的位置之間的位移的箭頭指示。
圖7示出了根據本揭露的一些實施例的用於跳動不對準的示例性鍵合對準標記分析的示意圖。在一些實施例中，基於鍵合對準標記對計算出的跳動不對準的徑向分量可以隨著從鍵合對準標記對到晶圓中心的半徑而逐漸增加。因此，假設晶圓的變形是均勻的，則基於鍵合對準標記對計算出的跳動不對準的徑向分量隨後等於從鍵合對準標記對到晶圓中心的半徑的百萬分之一。
如圖7中所示，頂部晶圓500T的中心與頂部鍵合對準標記530T之間的距離為R。頂部鍵合對準標記530T與底部鍵合對準標記530B之間的距離為T。頂部晶圓上的頂部鍵合對準標記530T的輻射方向上的距離T的投影距離TR可以是T×Cosθ3，其中，θ3是鍵合對準標記對530T和530B的連接線與頂部晶圓上的頂部鍵合對準標記530T的輻射方向之間的角度。鍵合對準標記對530T和530B的跳 動不對準率ΔR可以等於投影距離TR與距離R之比的百萬分之一(PPM)，即，ΔR=T×Cosθ3×106/R。
在一些實施例中，可以測量鍵合晶圓對100上的鍵合對準標記對的複數個不對準11X，以計算晶圓對之間的跳動不對準。例如，複數個鍵合對準標記對的跳動不對準率的平均值可以被計算為晶圓對之間的平均跳動不對準率。也就是說，ΔR=Σ n ΔR n /n，其中n是用於計算平均跳動不對準率(ΔR)的鍵合對準標記對的數量。然後，複數個鍵合對準標記對的跳動不對準的平均值可以被計算為晶圓對之間的平均跳動不對準，其可以是ΔR×R。
要注意的是，假設平移不對準和旋轉不對準已得到補償，則頂部晶圓500T的中心和底部晶圓500B的中心彼此重疊。還要注意的是，如圖7中所示，基於頂部晶圓來計算跳動不對準。然而，還可以基於底部晶圓來計算跳動不對準。這樣做，平均跳動不對準的值可以是-ΔR×R。
返回參考圖2，在分析晶圓對之間的跳動不對準之後，方法200繼續進行到步驟260，在該操作中，可以將晶圓對之間的跳動不對準與預定閾值進行比較。如果晶圓對之間的跳動不對準小於或等於預定閾值(在步驟260為“是”)，則可以確定晶圓對之間的跳動不對準是在允許的誤差範圍內。例如，晶圓對的平均跳動不對準率(ΔR)可以與預定閾值進行比較，例如在0.4PPM和1PPM之間的範圍內的值。如果平均跳動不對準率(ΔR)小於預定閾值，則可以確定晶圓對之間的跳動不對準在允許誤差範圍內。
如果晶圓對之間的跳動不對準大於預定閾值(在步驟260為“否”)，則可以確定晶圓對之間的跳動不對準不在允許的誤差範圍內。在這種情況下，方法200可以繼續進行到步驟270，其中在鍵合新的晶圓對期間可以進行跳動補償。
在一些實施例中，平均跳動不對準率ΔR可以確定頂部晶圓或底部晶 圓的膨脹率，以補償晶圓對之間的跳動不對準。例如，如果平均跳動失調率ΔR為正，則可以確定頂部晶圓應該被耗盡以補償跳動不對準。如果平均跳動失調率ΔR為負，則可以確定底部晶圓應該被耗盡以補償。因此，當鍵合新的晶圓對時，可以控制頂部晶圓或底部晶圓的變形，以補償晶圓對的跳動不對準。在鍵合新的晶圓對之後，方法200可以返回到步驟250和步驟260，其中可以分析和評估新的晶圓對之間的跳動不對準。
在確定晶圓對之間的跳動不對準在允許誤差範圍內(在步驟230為“是”)之後，用於晶圓鍵合對準補償的方法200可以結束。也就是說，所有的平移不對準、旋轉不對準和跳動不對準都在預定的允許誤差範圍內。因此，基於由晶圓鍵合對準補償方法200確定的參數，可以隨後鍵合一批晶圓對。
要注意的是，圖2和4的流程圖的上述步驟可以以任何次序或循序執行或進行，而不限於圖中所示和所述的次序和順序。此外，圖2和4的流程圖中的一些上述步驟可以在適當或並行的情況下基本上同時執行或進行，以減少等待時間和處理時間。此外，應該注意的是圖2和4僅作為示例提供。圖中所示的步驟中的至少一些可以以不同的次序執行，而不是表示同時執行或完全省略。
例如，在一些實施例中，步驟220和步驟250可以基本上同時執行，以分析單個晶圓對的平移不對準、旋轉不對準和跳動不對準。並且在一些實施例中，步驟230和步驟260可以基本上同時執行，以確定平移不對準、旋轉不對準和跳動不對準是否在允許誤差範圍內。在這樣做時，步驟240和步驟270可以基本上同時執行，以補償在鍵合一對晶圓期間的平移不對準、旋轉不對準和跳動不對準。
參考圖8，根據本揭露的一些實施例示出了示例性晶圓鍵合系統800的示意結構圖。如圖8中所示，晶圓鍵合系統800可以包括硬體處理器810、記憶體和/或儲存器820、晶圓支撐模組830、對準監測模組840、晶圓位置調整模組850 和晶圓變形調整模組860。在一些實施例中，晶圓鍵合系統800還可以包括用於使晶圓鍵合系統800的部件進行通信的匯流排、用於輸入/輸出資訊的通信介面、用於供應晶圓鍵合系統800的電源的電源系統和/或任何其它合適的部件。
硬體處理器810可以包括任何合適的硬體處理器，例如微處理器、微控制器、中央處理單元(CPU)、網路處理器(NP)、數位訊號處理器(DSP)、專用積體電路(ASIC)、現場可程式設計閘陣列(FPGA)或另一可程式設計邏輯元件、分立式閘極或電晶體邏輯元件、分立式硬體元件。硬體處理器810被配置為實現或執行與本揭露一致的部分或全部的方法，例如上述用於晶圓鍵合對準補償的示例性方法之一。
在一些實施例中，記憶體和/或儲存器820可以是用於儲存程式、資料、指令和/或任何其它合適內容的任何合適的記憶體和/或儲存器。例如，記憶體和/或儲存器820可以包括隨機存取記憶體(RAM)、唯讀記憶體、快閃記憶體、非易失性記憶體(例如硬碟儲存)、光學介質和/或任何其它合適的儲存設備。在一些實施例中，記憶體和/或儲存器820包括儲存指令的非暫時性電腦可讀儲存介質，當由硬體處理器810執行指令時，使得硬體處理器810執行與本揭露一致的方法，例如上述用於晶圓鍵合對準補償的示例性方法之一。
晶圓支撐模組830可以包括分別用於支撐底部晶圓和頂部晶圓的第一支撐物和第二支撐物。第一支撐物和第二支撐物中的每一個可以包括具有孔的平臺和安裝在平臺的孔上或附接到平臺的孔的卡盤。在一些實施例中，卡盤可以基本上是透明的。例如，卡盤可以包括玻璃、石英或其它類型的透明材料。 在其它實施例中，卡盤可以包括半透明或不透明材料。
對準監測模組840可以包括用於監測底部晶圓和/或頂部晶圓上的鍵合對準標記並且檢測鍵合對準標記的位置的任何合適的光學設備。例如，對準監測模組可以包括一個或複數個紅外(IR)電荷耦合元件(CCD)觀察鏡，紅 外(IR)電荷耦合元件(CCD)觀察鏡包括被配置為發射反射紅外(RIR)或透射紅外(TIR)能量的紅外即時CCD。在一些實施例中，對準監測模組840還可以包括用於定位鍵合對準標記的任何合適的光學設備，例如線性可變差動轉換器(LVDT)、雷射干涉儀或光學線性編碼器和解碼器等。
晶圓位置調整模組850可以由硬體處理器810控制，以調整晶圓支撐模組830的位置。在一些實施例中，晶圓位置調整模組850可以包括與第一支撐物和/或第二支撐物耦合的任何合適的設備，例如壓電電極、線性電機等。晶圓位置調整模組850可以被配置為通過控制第一支撐物和/或第二支撐物的移動來調整線性位置(例如x座標位置、y座標位置和z座標位置)和/或底部晶圓和/或頂部晶圓的角位置。
晶圓變形調整模組860可以由硬體處理器810控制，以調整底部晶圓和/或頂部晶圓的變形。在一些實施例中，晶圓變形調整模組860包括位於晶圓支撐模組830的卡盤上的複數個吸氣孔和通氣孔。複數個吸氣孔和通氣孔可以由硬體處理器810控制，以在鍵合過程期間調整底部/頂部晶圓與對應的卡盤之間的壓力。
在一些實施例中，在各種實施例中所公開的方法的過程可以由硬體解碼處理器直接執行，或者由包括硬體模組和軟體模組的解碼處理器來執行。 該軟體模組可以存在於任何合適的儲存/存儲介質中，例如隨機存取記憶體、快閃記憶體、唯讀記憶體、可程式唯讀記憶體、電子抹除式可複寫唯讀記憶體、寄存器等。儲存介質可以位於記憶體和/或儲存器820中。硬體處理器810可以通過使用硬體和從記憶體和/或儲存器820讀取的資訊來實施所公開的方法的過程。
圖中的流程圖和方框可以示出所公開的方法和系統的各種實施例，以及可以完全或部分地由電腦程式產品實施的架構、功能和操作。在這種情況下，流程圖或框圖的每個方框可以表示模組、程式碼片段、程式碼的一部分。 每個模組、每個程式碼片段和程式碼的每個部分可以包括用於實施預定邏輯功能的一個或複數個可執行指令。還要注意的是，框圖和/或流程圖中的每個方框以及框圖和/或流程圖中的方框的組合可以通過用於執行特定功能的專用的基於硬體的系統來實現，或者可以通過包括硬體和電腦指令的專用系統來實現。
因此，提供了用於晶圓鍵合對準補償的方法和系統。
公開了一種用於晶圓鍵合對準補償的方法。該方法包括：鍵合包括位於第一對晶圓上的複數個鍵合對準標記對的第一對晶圓，其中每個晶圓具有來自複數個鍵合對準標記對中的每一個對應的鍵合對準標記；基於對至少兩個鍵合對準標記對的測量來第一次分析第一對晶圓之間的平移不對準和旋轉不對準；基於第一次分析來控制晶圓位置調整模組以補償在鍵合第二對晶圓期間的平移不對準和旋轉不對準；基於對複數個鍵合對準標記對的測量來第二次分析第一對晶圓之間的平均跳動不對準；以及基於第二次分析來控制晶圓變形調整模組以補償在鍵合第三對晶圓期間的跳動不對準。
在一些實施例中，該方法還包括：確定平移不對準和旋轉不對準是否在允許誤差範圍內；以及回應於確定平移不對準和旋轉不對準在允許誤差範圍之外，控制晶圓位置調整模組，以補償在鍵合第二對晶圓期間的平移不對準和旋轉不對準。
在一些實施例中，該方法還包括：確定跳動不對準是否在允許誤差範圍內；以及回應於確定跳動不對準在允許誤差範圍之外，控制晶圓變形調整模組，以補償在鍵合第三對晶圓期間的跳動不對準。
在一些實施例中，第一對晶圓包括底部晶圓和頂部晶圓；並且每個鍵合對準標記對包括底部晶圓上的底部鍵合對準標記和頂部晶圓上的頂部鍵合對準標記。
在一些實施例中，第一次分析第一對晶圓之間的平移不對準和旋轉 不對準包括：計算第一方向上的第一鍵合對準標記對之間的第一不對準；計算第二方向上的第一鍵合對準標記對之間的第二不對準；以及計算第二方向上的第二鍵合對準標記對之間的第三不對準。
在一些實施例中，計算第一方向上的第一鍵合對準標記對之間的第一不對準包括：確定第一方向上的頂部晶圓的中心與底部晶圓的中心之間的第一距離；確定第一鍵合對準標記對的底部鍵合對準標記與底部晶圓的中心之間的第二距離；確定第一方向與第一鍵合對準標記對的底部鍵合對準標記和底部晶圓的中心的連接線之間的角度；以及基於第一距離、第二距離和角度來計算第一方向上的第一鍵合對準標記對之間的第一不對準。
在一些實施例中，計算第二方向上的第一鍵合對準標記對之間的第二不對準包括：確定第二方向上的頂部晶圓的中心與底部晶圓的中心之間的第一距離；確定第一鍵合對準標記對的底部鍵合對準標記與底部晶圓的中心之間的第二距離；確定第一方向與第一鍵合對準標記對的底部鍵合對準標記和底部晶圓的中心的連接線之間的角度；以及基於第一距離、第二距離和角度來計算第二方向上的第一鍵合對準標記對之間的第二不對準。
在一些實施例中，計算第二方向上的第二鍵合對準標記對之間的第三不對準包括：確定第二方向上的頂部晶圓的中心與底部晶圓的中心之間的第一距離；確定第二鍵合對準標記對的底部鍵合對準標記與底部晶圓的中心之間的第二距離；確定第一方向與第二鍵合對準標記對的底部鍵合對準標記和底部晶圓的中心的連接線之間的角度；以及基於第一距離、第二距離和角度來計算第二方向上的第二鍵合對準標記對之間的第三不對準。
在一些實施例中，基於第一次分析來控制晶圓位置調整模組以補償在鍵合第二對晶圓期間的平移不對準和旋轉不對準包括：基於第一不對準、第二不對準和第三不對準來調整第二對晶圓中的至少一個的位置。
在一些實施例中，第二次分析第一對晶圓之間的平均跳動不對準包括：計算每個鍵合對準標記對之間的跳動不對準；以及計算對應於複數個鍵合對準標記對的跳動不對準的平均值作為晶圓對之間的平均跳動不對準。
在一些實施例中，計算每個鍵合對準標記對之間的跳動不對準包括：確定頂部晶圓的中心與鍵合對準標記對中的頂部鍵合對準標記之間的第一距離；確定鍵合對準標記對中的頂部鍵合對準標記與底部鍵合對準標記之間的第二距離；確定鍵合對準標記對的連接線與頂部晶圓上的頂部鍵合對準標記的輻射方向之間的角度；以及基於第一距離、第二距離和角度來計算鍵合對準標記對之間的跳動不對準。
在一些實施例中，基於第二次分析來控制晶圓變形調整模組以補償在鍵合第三對晶圓期間的跳動不對準包括：基於平均跳動不對準來調整第三對晶圓中的至少一個的變形。
本揭露的另一個方面提供了一種用於鍵合晶圓的系統。該系統包括：晶圓支撐模組，其被配置為支援包括複數個鍵合對準標記對的第一對晶圓，其中第一對晶圓包括底部晶圓和頂部晶圓，並且每個鍵合對準標記對包括底部晶圓上的底部鍵合對準標記和頂部晶圓上的頂部鍵合對準標記；對準監測模組，其被配置為測量複數個鍵合對準標記對的位置；硬體處理器，其被配置為基於對至少兩個鍵合對準標記對的測量來分析第一對晶圓之間的平移不對準和旋轉不對準，並且基於對複數個鍵合對準標記對的測量來分析第一對晶圓之間的平均跳動不對準；晶圓位置調整模組，其被配置為補償在鍵合第二對晶圓期間的平移不對準和旋轉不對準；以及晶圓變形調整模組，其被配置為補償在鍵合第三對晶圓期間的平均跳動不對準。
在一些實施例中，硬體處理器還被配置為：確定平移不對準和旋轉不對準是否在允許誤差範圍內；並且回應於確定平移不對準和旋轉不對準在允 許誤差範圍之外，控制晶圓位置調整模組，以補償在鍵合第二對晶圓期間的平移不對準和旋轉不對準。
在一些實施例中，硬體處理器還被配置為：確定跳動不對準是否在允許誤差範圍內；並且回應於確定跳動不對準在允許誤差範圍之外，控制晶圓變形調整模組，以補償在鍵合第三對晶圓期間的跳動不對準。
在一些實施例中，硬體處理器還被配置為：計算第一方向上的第一鍵合對準標記對之間的第一不對準；計算第二方向上的第一鍵合對準標記對之間的第二不對準；以及計算第二方向上的第二鍵合對準標記對之間的第三不對準。
在一些實施例中，硬體處理器還被配置為：確定第一方向上的頂部晶圓的中心與底部晶圓的中心之間的第一距離；確定第一鍵合對準標記對的底部鍵合對準標記與底部晶圓的中心之間的第二距離；確定第一方向與第一鍵合對準標記對的底部鍵合對準標記和底部晶圓的中心的連接線之間的角度；以及基於第一距離、第二距離和角度來計算第一方向上的第一鍵合對準標記對之間的第一不對準。
在一些實施例中，硬體處理器還被配置為：確定第二方向上的頂部晶圓的中心與底部晶圓的中心之間的第一距離；確定第一鍵合對準標記對的底部鍵合對準標記與底部晶圓的中心之間的第二距離；確定第一方向與第一鍵合對準標記對的底部鍵合對準標記和底部晶圓的中心的連接線之間的角度；以及基於第一距離、第二距離和角度來計算第二方向上的第一鍵合對準標記對之間的第二不對準。
在一些實施例中，硬體處理器還被配置為：確定第二方向上的頂部晶圓的中心與底部晶圓的中心之間的第一距離；確定第二鍵合對準標記對的底部鍵合對準標記與底部晶圓的中心之間的第二距離；確定第一方向與第二鍵合 對準標記對的底部鍵合對準標記和底部晶圓的中心的連接線之間的角度；以及基於第一距離、第二距離和角度來計算第二方向上的第二鍵合對準標記對之間的第三不對準。
在一些實施例中，硬體處理器還被配置為：基於第一不對準、第二不對準和第三不對準來控制晶圓位置調整模組以調整第二對晶圓中的至少一個的位置。
在一些實施例中，硬體處理器還被配置為：計算每個鍵合對準標記對之間的跳動不對準；並且計算對應於複數個鍵合對準標記對的跳動不對準的平均值作為晶圓對之間的平均跳動不對準。
在一些實施例中，硬體處理器還被配置為：確定頂部晶圓的中心與鍵合對準標記對中的頂部鍵合對準標記之間的第一距離；確定鍵合對準標記對中的頂部鍵合對準標記與底部鍵合對準標記之間的第二距離；確定鍵合對準標記對的連接線與頂部晶圓上的頂部鍵合對準標記的輻射方向之間的角度；並且基於第一距離、第二距離和角度來計算鍵合對準標記對之間的跳動不對準。
在一些實施例中，硬體處理器還被配置為：基於平均跳動不對準來控制晶圓變形調整模組以調整第三對晶圓中的至少一個的變形。
上述具體實施例的描述將充分揭示本揭露的一般性質，其他人可以通過在本領域技術中應用知識，在不偏離本揭露的一般概念的情況下容易地修改和/或調整這樣的具體實施例的各種應用而不需要過度的實驗。因此，基於本文所提出的教導和引導，這種調整和修改意在在所公開的實施例的等效物的含義和範圍內。應該理解的是，這裡的措辭或術語是為了描述而不是限制，使得本說明書的術語或措辭將由熟練的技術人員根據教導和引導來解釋。
本揭露的實施例已經借助於說明特定功能及其關係的實施方式的功能構建塊來描述。為了便於描述，已在本文中任意限定了這些功能構建塊的邊 界。只要適當地執行其指定的功能和關係，就可以限定替代的邊界。
發明內容和摘要部分可以闡述由(複數個)發明人設想的本揭露的一個或複數個但並非所有示例性實施例，並且因此，不旨在以任何方式限制本揭露和所附請求項。
本揭露的廣度和範圍不應被上述示例性實施例中的任何一個限制，而應僅根據所附請求項及其等同物來限定。
200‧‧‧方法
210~270‧‧‧步驟

Claims (20)

  1. 一種用於晶圓鍵合對準補償的方法，包括：鍵合第一對晶圓，所述第一對晶圓包括位於所述第一對晶圓上的複數個鍵合對準標記對，其中，每個晶圓具有來自所述複數個鍵合對準標記對中的每一個對應的鍵合對準標記；基於對至少兩個鍵合對準標記對的測量來第一次分析所述第一對晶圓之間的平移不對準和旋轉不對準；基於所述第一次分析來控制晶圓位置調整模組以補償在鍵合第二對晶圓期間的平移不對準和旋轉不對準；基於對所述複數個鍵合對準標記對的測量來第二次分析所述第一對晶圓之間的平均跳動不對準；以及基於所述第二次分析來控制晶圓變形調整模組以補償在鍵合第三對晶圓期間的跳動不對準。
  2. 根據請求項1所述的方法，還包括：確定平移不對準和旋轉不對準是否在允許誤差範圍內；回應於確定平移不對準和旋轉不對準在所述允許誤差範圍之外，控制所述晶圓位置調整模組，以補償在鍵合所述第二對晶圓期間的平移不對準和旋轉不對準；確定跳動不對準是否在允許誤差範圍內；以及回應於確定跳動不對準在所述允許誤差範圍之外，控制所述晶圓變形調整模組，以補償在鍵合所述第三對晶圓期間的跳動不對準。
  3. 根據請求項1所述的方法，第一次分析所述第一對晶圓之間的平 移不對準和旋轉不對準包括：計算第一方向上的第一鍵合對準標記對之間的第一不對準；計算第二方向上的所述第一鍵合對準標記對之間的第二不對準；以及計算所述第二方向上的第二鍵合對準標記對之間的第三不對準。
  4. 根據請求項3所述的方法，其中，計算所述第一方向上的所述第一鍵合對準標記對之間的所述第一不對準包括：確定所述第一方向上的所述頂部晶圓的中心與所述底部晶圓的中心之間的第一距離；確定所述第一鍵合對準標記對的所述底部鍵合對準標記與所述底部晶圓的中心之間的第二距離；確定所述第一方向與所述第一鍵合對準標記對的所述底部鍵合對準標記和所述底部晶圓的中心的連接線之間的角度；以及基於所述第一距離、所述第二距離和所述角度來計算所述第一方向上的所述第一鍵合對準標記對之間的所述第一不對準。
  5. 根據請求項3所述的方法，其中，計算所述第二方向上的所述第一鍵合對準標記對之間的所述第二不對準包括：確定所述第二方向上的所述頂部晶圓的中心與所述底部晶圓的中心之間的第一距離；確定所述第一鍵合對準標記對的所述底部鍵合對準標記與所述底部晶圓的中心之間的第二距離；確定所述第一方向與所述第一鍵合對準標記對的所述底部鍵合對準標記和所述底部晶圓的中心的連接線之間的角度；以及 基於所述第一距離、所述第二距離和所述角度來計算所述第二方向上的所述第一鍵合對準標記對之間的所述第二不對準。
  6. 根據請求項3所述的方法，其中，計算所述第二方向上的所述第二鍵合對準標記對之間的所述第三不對準包括：確定所述第二方向上的所述頂部晶圓的中心與所述底部晶圓的中心之間的第一距離；確定所述第二鍵合對準標記對的所述底部鍵合對準標記與所述底部晶圓的中心之間的第二距離；確定所述第一方向與所述第二鍵合對準標記對的所述底部鍵合對準標記和所述底部晶圓的中心的連接線之間的角度；以及基於所述第一距離、所述第二距離和所述角度來計算所述第二方向上的所述第二鍵合對準標記對之間的所述第三不對準。
  7. 根據請求項3所述的方法，其中，基於所述第一次分析來控制所述晶圓位置調整模組以補償在鍵合所述第二對晶圓期間的平移不對準和旋轉不對準包括：基於所述第一不對準、所述第二不對準和所述第三不對準來調整所述第二對晶圓中的至少一個的位置。
  8. 根據請求項1所述的方法，其中，第二次分析所述第一對晶圓之間的所述平均跳動不對準包括：計算每個鍵合對準標記對之間的跳動不對準；以及計算對應於所述複數個鍵合對準標記對的跳動不對準的平均值作為所述晶 圓對之間的所述平均跳動不對準。
  9. 根據請求項8所述的方法，其中，計算每個鍵合對準標記對之間的跳動不對準包括：確定所述頂部晶圓的中心與鍵合對準標記對中的頂部鍵合對準標記之間的第一距離；確定所述鍵合對準標記對中的所述頂部鍵合對準標記與所述底部鍵合對準標記之間的第二距離；確定所述鍵合對準標記對的連接線與所述頂部晶圓上的所述頂部鍵合對準標記的輻射方向之間的角度；以及基於所述第一距離、所述第二距離和所述角度來計算所述鍵合對準標記對之間的跳動不對準。
  10. 根據請求項1所述的方法，其中，基於所述第二次分析來控制所述晶圓變形調整模組以補償在鍵合所述第三對晶圓期間的跳動不對準包括：基於所述平均跳動不對準來調整所述第三對晶圓中的至少一個的變形。
  11. 一種用於鍵合晶圓的系統，包括：晶圓支撐模組，其被配置為支援包括複數個鍵合對準標記對的第一對晶圓，其中，所述第一對晶圓包括底部晶圓和頂部晶圓，並且每個鍵合對準標記對包括所述底部晶圓上的底部鍵合對準標記和所述頂部晶圓上的頂部鍵合對準標記；對準監測模組，其被配置為測量所述複數個鍵合對準標記對的位置；硬體處理器，其被配置為基於對至少兩個鍵合對準標記對的測量來分析所 述第一對晶圓之間的平移不對準和旋轉不對準，並且基於對所述複數個鍵合對準標記對的測量來分析所述第一對晶圓之間的平均跳動不對準；晶圓位置調整模組，其被配置為補償在鍵合第二對晶圓期間的平移不對準和旋轉不對準；以及晶圓變形調整模組，其被配置為補償在鍵合第三對晶圓期間的平均跳動不對準。
  12. 根據請求項11所述的系統，其中，所述硬體處理器還被配置為：確定平移不對準和旋轉不對準是否在允許誤差範圍內；回應於確定平移不對準和旋轉不對準在所述允許誤差範圍之外，控制所述晶圓位置調整模組，以補償在鍵合所述第二對晶圓期間的平移不對準和旋轉不對準；確定跳動不對準是否在允許誤差範圍內；以及回應於確定跳動不對準在允許誤差範圍之外，控制所述晶圓變形調整模組，以補償在鍵合所述第三對晶圓期間的跳動不對準。
  13. 根據請求項11所述的系統，其中，所述硬體處理器還被配置為：計算第一方向上的第一鍵合對準標記對之間的第一不對準；計算第二方向上的所述第一鍵合對準標記對之間的第二不對準；以及計算所述第二方向上的第二鍵合對準標記對之間的第三不對準。
  14. 根據請求項13所述的系統，其中，所述硬體處理器還被配置為：確定所述第一方向上的所述頂部晶圓的中心與所述底部晶圓的中心之間的第一距離； 確定所述第一鍵合對準標記對的所述底部鍵合對準標記與所述底部晶圓的中心之間的第二距離；確定所述第一方向與所述第一鍵合對準標記對的所述底部鍵合對準標記和所述底部晶圓的中心的連接線之間的角度；以及基於所述第一距離、所述第二距離和所述角度來計算所述第一方向上的所述第一鍵合對準標記對之間的所述第一不對準。
  15. 根據請求項13所述的系統，其中，所述硬體處理器還被配置為：確定所述第二方向上的所述頂部晶圓的中心與所述底部晶圓的中心之間的第一距離；確定所述第一鍵合對準標記對的所述底部鍵合對準標記與所述底部晶圓的中心之間的第二距離；確定所述第一方向與所述第一鍵合對準標記對的所述底部鍵合對準標記和所述底部晶圓的中心的連接線之間的角度；以及基於所述第一距離、所述第二距離和所述角度來計算所述第二方向上的所述第一鍵合對準標記對之間的所述第二不對準。
  16. 根據請求項13所述的系統，其中，所述硬體處理器還被配置為：確定所述第二方向上的所述頂部晶圓的中心與所述底部晶圓的中心之間的第一距離；確定所述第二鍵合對準標記對的所述底部鍵合對準標記與所述底部晶圓的中心之間的第二距離；確定所述第一方向與所述第二鍵合對準標記對的所述底部鍵合對準標記和所述底部晶圓的中心的連接線之間的角度；以及 基於所述第一距離、所述第二距離和所述角度來計算所述第二方向上的所述第二鍵合對準標記對之間的所述第三不對準。
  17. 根據請求項13所述的系統，其中，所述硬體處理器還被配置為：基於所述第一不對準、所述第二不對準和所述第三不對準來控制所述晶圓位置調整模組以調整所述第二對晶圓中的至少一個的位置。
  18. 根據請求項11所述的系統，其中，所述硬體處理器還被配置為：計算每個鍵合對準標記對之間的跳動不對準；以及計算對應於所述複數個鍵合對準標記對的跳動不對準的平均值作為所述晶圓對之間的平均跳動不對準。
  19. 根據請求項18所述的系統，其中，所述硬體處理器還被配置為：確定所述頂部晶圓的中心與鍵合對準標記對中的頂部鍵合對準標記之間的第一距離；確定所述鍵合對準標記對中的所述頂部鍵合對準標記與底部鍵合對準標記之間的第二距離；確定所述鍵合對準標記對的連接線與所述頂部晶圓上的所述頂部鍵合對準標記的輻射方向之間的角度；以及基於所述第一距離、所述第二距離和所述角度來計算所述鍵合對準標記對之間的跳動不對準。
  20. 根據請求項11所述的系統，其中，所述硬體處理器還被配置為：基於平均跳動不對準來控制晶圓變形調整模組以調整第三對晶圓中的至少一個的變形。
TW107123308A 2018-05-16 2018-07-05 用於晶圓鍵合對準補償的方法和系統 TWI685037B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
WOPCT/CN2018/087175 2018-05-16
PCT/CN2018/087175 WO2019218285A1 (en) 2018-05-16 2018-05-16 Methods and systems for wafer bonding alignment compensation

Publications (2)

Publication Number Publication Date
TW201947673A TW201947673A (zh) 2019-12-16
TWI685037B true TWI685037B (zh) 2020-02-11

Family

ID=65540223

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107123308A TWI685037B (zh) 2018-05-16 2018-07-05 用於晶圓鍵合對準補償的方法和系統

Country Status (4)

Country Link
US (2) US10529694B2 (zh)
CN (1) CN109451763B (zh)
TW (1) TWI685037B (zh)
WO (1) WO2019218285A1 (zh)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019218285A1 (en) * 2018-05-16 2019-11-21 Yangtze Memory Technologies Co., Ltd. Methods and systems for wafer bonding alignment compensation
CN110299318A (zh) * 2019-07-01 2019-10-01 武汉新芯集成电路制造有限公司 晶圆对准方法
CN110416078A (zh) * 2019-08-02 2019-11-05 武汉新芯集成电路制造有限公司 光刻工艺的扩张补偿的确定方法、装置及器件的制造方法
CN110767589B (zh) * 2019-10-31 2021-11-19 长春长光圆辰微电子技术有限公司 一种soi硅片对准键合的方法
CN110767590A (zh) * 2019-10-31 2020-02-07 长春长光圆辰微电子技术有限公司 一种用硅片凹口对准键合两片硅片的方法
US11901171B2 (en) * 2019-12-20 2024-02-13 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated aligned stealth laser with blade and grinding apparatus for wafer edge trimming process
WO2021175527A1 (en) * 2020-03-03 2021-09-10 Asml Netherlands B.V. Method for controlling a manufacturing process and associated apparatuses
US11817326B2 (en) * 2020-03-10 2023-11-14 Pyxis Cf Pte. Ltd. Precision reconstruction for panel-level packaging
DE102020126211A1 (de) * 2020-05-28 2021-12-02 Taiwan Semiconductor Manufacturing Co. Ltd. Photolithographie-Ausrichtungsprozess für gebondete Wafer
US11362038B2 (en) * 2020-05-28 2022-06-14 Taiwan Semiconductor Manufacturing Company, Ltd. Photolithography alignment process for bonded wafers
US11335607B2 (en) * 2020-07-09 2022-05-17 Tokyo Electron Limited Apparatus and methods for wafer to wafer bonding
CN112071747B (zh) * 2020-09-17 2024-02-27 武汉新芯集成电路制造有限公司 晶圆键合方法
CN112490136B (zh) * 2020-11-30 2021-12-24 长江存储科技有限责任公司 一种晶圆键合方法和系统
US20230045223A1 (en) * 2021-08-05 2023-02-09 Taiwan Semiconductor Manufacturing Company, Ltd. Measurement pattern and method for measuring overlay shift of bonded wafers
TWI776665B (zh) * 2021-09-03 2022-09-01 天虹科技股份有限公司 鍵合對準機構及應用該鍵合對準機構的鍵合機台
WO2023070283A1 (zh) * 2021-10-25 2023-05-04 长江存储科技有限责任公司 晶圆键合设备及方法
CN114361014A (zh) * 2021-12-06 2022-04-15 武汉新芯集成电路制造有限公司 晶圆键合方法及晶圆键合设备
CN114005777B (zh) * 2021-12-24 2022-03-29 湖北三维半导体集成创新中心有限责任公司 键合装置和键合方法
CN113990790B (zh) * 2021-12-24 2022-03-18 湖北三维半导体集成创新中心有限责任公司 键合系统和键合方法
CN114005778B (zh) * 2021-12-24 2022-03-22 湖北三维半导体集成创新中心有限责任公司 键合系统和键合补偿方法
CN115628685B (zh) * 2022-08-15 2024-03-26 魅杰光电科技(上海)有限公司 关键尺寸的测量方法、设备及关键尺寸的分级定位方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201243979A (en) * 2011-03-18 2012-11-01 Soitec Silicon On Insulator Apparatus and a method for direct wafer bonding, minimizing local deformation
CN103137509A (zh) * 2011-12-02 2013-06-05 上海微电子装备有限公司 用于晶圆键合的装置及晶圆键合方法
US20140356981A1 (en) * 2013-05-28 2014-12-04 International Business Machines Corporation Wafer bonding misalignment reduction
US20170243853A1 (en) * 2013-08-09 2017-08-24 Taiwan Semiconductor Manufacturing Company, Ltd. Alignment systems and wafer bonding systems and methods
TW201742171A (zh) * 2016-02-29 2017-12-01 Shanghai Micro Electronics Equipment Group Co Ltd 晶片鍵合裝置及方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6269322B1 (en) * 1999-03-11 2001-07-31 Advanced Micro Devices, Inc. System and method for wafer alignment which mitigates effects of reticle rotation and magnification on overlay
US7352198B2 (en) * 2006-01-18 2008-04-01 Electroglas, Inc. Methods and apparatuses for improved stabilization in a probing system
US7433038B2 (en) * 2006-04-27 2008-10-07 Asml Netherlands B.V. Alignment of substrates for bonding
US7682933B1 (en) * 2007-09-26 2010-03-23 The United States Of America As Represented By The Secretary Of The Air Force Wafer alignment and bonding
US8139219B2 (en) * 2008-04-02 2012-03-20 Suss Microtec Lithography, Gmbh Apparatus and method for semiconductor wafer alignment
CN103187349A (zh) * 2011-12-31 2013-07-03 刘胜 带凸点圆片键合的夹具及其键合方法
JP6252975B2 (ja) * 2013-09-04 2017-12-27 株式会社ニコン 基板貼り合わせ装置及び基板貼り合わせ方法
US9837291B2 (en) * 2014-01-24 2017-12-05 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer processing method and apparatus
CN105655277A (zh) * 2014-11-12 2016-06-08 沈阳新松机器人自动化股份有限公司 定位校准装置
CN106158715B (zh) 2015-04-24 2021-04-02 上海微电子装备（集团）股份有限公司 用于晶圆的预对准装置及方法
US10048473B2 (en) * 2015-08-06 2018-08-14 Qualcomm Incorporated Submicron wafer alignment
CN106229283A (zh) * 2016-09-18 2016-12-14 上海晶鼎光电科技有限公司 一种晶圆级封装定位机构及其定位方法
CN206992074U (zh) * 2017-07-06 2018-02-09 武汉新芯集成电路制造有限公司 一种用于测试键合晶圆对准误差的结构
WO2019218285A1 (en) * 2018-05-16 2019-11-21 Yangtze Memory Technologies Co., Ltd. Methods and systems for wafer bonding alignment compensation
CN108598032B (zh) * 2018-05-23 2020-09-11 华天慧创科技（西安）有限公司 一种晶圆接合对准系统及对准方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201243979A (en) * 2011-03-18 2012-11-01 Soitec Silicon On Insulator Apparatus and a method for direct wafer bonding, minimizing local deformation
CN103137509A (zh) * 2011-12-02 2013-06-05 上海微电子装备有限公司 用于晶圆键合的装置及晶圆键合方法
US20140356981A1 (en) * 2013-05-28 2014-12-04 International Business Machines Corporation Wafer bonding misalignment reduction
US20170243853A1 (en) * 2013-08-09 2017-08-24 Taiwan Semiconductor Manufacturing Company, Ltd. Alignment systems and wafer bonding systems and methods
TW201742171A (zh) * 2016-02-29 2017-12-01 Shanghai Micro Electronics Equipment Group Co Ltd 晶片鍵合裝置及方法

Also Published As

Publication number Publication date
WO2019218285A1 (en) 2019-11-21
US10529694B2 (en) 2020-01-07
TW201947673A (zh) 2019-12-16
US10886256B2 (en) 2021-01-05
CN109451763A (zh) 2019-03-08
US20200219850A1 (en) 2020-07-09
CN109451763B (zh) 2019-11-08
US20190355698A1 (en) 2019-11-21

Similar Documents

Publication Publication Date Title
TWI685037B (zh) 用於晶圓鍵合對準補償的方法和系統
TWI685038B (zh) 用於在晶圓鍵合期間調整晶圓變形的方法和系統
US9299620B2 (en) Substrate bonding apparatus and substrate bonding method
US9360773B2 (en) Mark detecting method
US9835850B2 (en) Mirror micromechanical structure and related manufacturing process
KR101487597B1 (ko) 오버레이 계측을 위한 툴 인듀스드 시프트 감소 결정
KR101297374B1 (ko) 기판 정렬 방법 및 그를 이용한 증착 시스템
WO2021124732A1 (ja) 半導体装置の製造装置、および、半導体装置の製造方法
WO2023070283A1 (zh) 晶圆键合设备及方法
KR20150072347A (ko) 검출 시스템 및 검출 방법
JP2019102771A (ja) 電子部品実装装置及び電子部品実装方法
TW201834777A (zh) 切割方法及雷射加工裝置
WO2019198513A1 (ja) レーザー加工装置、レーザー加工システム、およびレーザー加工方法
JP7250641B2 (ja) アライメント装置及び半導体装置の製造方法
JP2009184069A (ja) ウエハ搬送装置及びその調整方法
CN105554397A (zh) 一种摄像模组调焦方法及调焦装置
US9007567B2 (en) Method of aligning a wafer stage and apparatus for performing the same
JP2012026968A (ja) 光学素子の面間偏心測定装置及び面間偏心測定方法
JP2015004670A (ja) 基板計測装置および基板計測方法
TWI824145B (zh) 對準裝置、對準方法、微影裝置，及製造物品的方法
TWI833743B (zh) 雷射加工裝置、雷射加工系統及雷射加工方法
CN116581072A (zh) 对准方法
JP2004537058A (ja) 光学系、特に対物レンズ光学系を測定するためのシステム
TWI496238B (zh) 對準系統及其方法
JP2017072642A (ja) 光学製品の製造方法および光学製品の製造装置