CN111542910A - 键合晶圆中的应力补偿和释放 - Google Patents

键合晶圆中的应力补偿和释放 Download PDF

Info

Publication number
CN111542910A
CN111542910A CN201880085467.7A CN201880085467A CN111542910A CN 111542910 A CN111542910 A CN 111542910A CN 201880085467 A CN201880085467 A CN 201880085467A CN 111542910 A CN111542910 A CN 111542910A
Authority
CN
China
Prior art keywords
bow
wafer
bonded
amount
compensation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201880085467.7A
Other languages
English (en)
Inventor
斯科特·S·米勒
克里斯汀·弗兰德森
安德鲁·卡希尔
肖恩·P·基尔科因
莎侬·威尔基
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Raytheon Co
Original Assignee
Raytheon Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Raytheon Co filed Critical Raytheon Co
Publication of CN111542910A publication Critical patent/CN111542910A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Dicing (AREA)
  • Pressure Welding/Diffusion-Bonding (AREA)

Abstract

本发明公开了一种从键合晶圆工艺制造具有期望或预期平坦度的单个裸片器件的方法。在晶圆制造工艺中的某一时间点测量键合晶圆的平坦度。将该测量值与通过同一工艺制成的在先器件的经验分析所预先确定的值相比较。如果该键合晶圆的平坦度未达到预定值，则将一个或多个补偿层提供给键合晶圆以获得预定平坦度值。一旦获得，则执行后续处理且获得具有期望平坦特性的单个裸片。

Description

键合晶圆中的应力补偿和释放
背景技术
随着晶体管工艺的改进，更高的操作频率变得可用。这些集成电路(IC)的功能已经提高，以及各种基于硅的片上系统(System-on-Chip，SOC)或传感器芯片组件/阵列(Sensor Chip Assembly/Array，SCA)已经得到证明。可以通过将两个晶圆键合在一起以获得这些功能来制造这些器件。然而，键合晶圆器件可导致该结构中明显具有高应力的键合晶圆对。
众所周知，将键合晶圆器件切割成小块以获得各个裸片。然而不利的是，键合晶圆器件中的应力导致单个裸片具有不可接受的弯曲参数，即，裸片的平坦度不足以满足预期的性能要求。
因此，需要一种从键合晶圆器件获得具有可接受的(即预定的)平坦度特性的各个裸片的方法。
发明内容
根据本发明的一个方面，一种使用晶圆键合工艺从键合晶圆制造具有预定裸片弯曲值的单个裸片的方法，包括：(a)将第一晶圆键合到第二晶圆以形成中间键合结构；(b)测量所述中间键合结构的第一表面的弯曲量；(c)如果测得的所述弯曲量与目标弯曲值之间的差不小于或等于预定阈值，则将弯曲补偿材料层施加到所述中间键合结构的第二表面；(d)重复(b)和(c)，直到所述差小于或等于所述预定阈值；(e)对所述中间键合结构执行所述晶圆键合工艺的附加步骤以获得所述键合晶圆；以及(f)切分所述键合晶圆以获得具有所述预定裸片弯曲值的所述单个裸片。
根据本发明的一个方面，一种使用晶圆键合工艺从键合晶圆制造具有预定裸片弯曲值的单个裸片的方法，包括：(a)将第一晶圆键合到第二晶圆以形成中间键合结构；(b)从数据库中检索与所述预定裸片弯曲值对应的目标晶圆弯曲值；(c)测量所述中间键合结构的第一表面的弯曲量；(d)将测得的所述弯曲量与检索到的所述目标晶圆弯曲值进行比较；(e)如果测得的所述弯曲量不等于检索到的所述目标弯曲值，则将弯曲补偿材料层施加到所述中间键合结构的第二表面；(f)重复(c)至(e)，直到测得的所述弯曲量在检索到的所述目标弯曲值的预定阈值内；(g)对所述中间键合结构执行附加处理以获得所述键合晶圆；以及(h)切分所述键合晶圆以获得具有所述预定裸片弯曲值的所述单个裸片。
根据本发明的一个方面，一种制造多个均具有预定裸片弯曲值的裸片的方法，包括：(a)将第一晶圆键合到第二晶圆以形成中间键合晶圆结构；(b)测量所述中间键合晶圆结构的第一表面的弯曲量；(c)如果测得的所述弯曲量与目标弯曲值之间的差不小于或等于预定阈值，则将弯曲补偿结构施加到所述中间键合结构的第二表面；(d)重复(b)和(c)，直到所述差小于或等于所述预定阈值；(e)对所述中间键合结构执行附加处理步骤以获得键合晶圆结构；以及(f)切分所述键合晶圆结构以获得多个单独的裸片。
附图说明
下面参照附图讨论本发明的各个方面。将理解，为了图示的简单和清楚起见，附图中所示的元件不一定准确地或按比例绘制。例如，为了清楚起见，一些元件的尺寸可以相对于其它元件被放大，或者若干物理部件可以被包括在一个功能块或元件中。此外，在认为适当的情况下，可以在附图之间重复附图标记以指示相应或相似的元件。为了清楚起见，可能在每个图中不标记每个部件。附图是出于说明和解释的目的而提供的，且不意图作为对本发明的界限的限定。
附图中：
图1表示已知晶圆键合工艺中的步骤；
图2表示已知晶圆键合工艺中的步骤；
图3表示已知晶圆键合工艺中的步骤；
图4表示已知晶圆键合工艺中的步骤；
图5是根据本发明的一方面的从晶圆键合工艺提供具有期望平坦度的各个裸片的方法；
图6表示根据图5的方法处理键合晶圆的步骤；
图7表示根据图5的方法处理键合晶圆的步骤；
图8表示根据图5的方法处理键合晶圆的步骤；以及
图9表示根据图5的方法处理键合晶圆的步骤。
具体实施方式
在以下描述中，阐述了细节以便提供对本发明的各方面的透彻理解。本领域普通技术人员将理解，在不具有这些具体细节中一些细节的情况下，可以实践这些方面。在其它情况下，可能没有详细描述公知的方法、过程、部件和结构，以免使本发明的各方面不清楚。
应当理解，本发明的应用不限于在下文描述中提出的或在附图中示出的构造以及部件的布置的细节，因为本发明能够以各种方式实现或实践或执行。而且，应当理解，本文中所使用的短语和术语仅出于描述目的且不应当被视为限制性的。
为了清楚起见，在多个单独实施方式的上下文中描述的某些特征也可以在单个实施方式中以组合方式来提供。相反，为了简洁起见，在单个实施方式的上下文中描述的各个特征也可以单独地或以任何合适的子组合形式来提供。
通常，如将在下面更详细地描述的，本发明的各方面提供了在工艺中的预定时间点处将一个或多个应力补偿层施加到键合晶圆层面，以便提供具有可预测的平坦度值的各个裸片。此外，本发明的各方面允许在切割步骤之前对应力补偿层进行返工/校正。换句话说，调整键合晶圆中的应力以产生在切割步骤之后获得的单个裸片的期望弯曲度、曲率或平坦度特性。有利地，不需要对各个裸片进行附加处理来获得期望平坦度。
在一种方法中，在已完成晶圆键合步骤之后，添加一个或多个应力补偿层。可以使用各种类型的薄膜，诸如氮化物(拉伸)或氧化物(压缩)。
应该注意，弯曲度、弯曲、曲形、曲率、平坦度、凸的、凹的及其度量可互换使用，以指示表面的平坦程度。
在已知的晶圆键合工艺中，如图1所示，按照已知技术将第一晶圆102和第二晶圆104彼此键合。出于说明目的，在图1的上部放大了第一晶圆102和第二晶圆104之间的相对弯曲量。在图1的下部呈现出第一晶圆102和第二晶圆104(矩形区域)之间的界面的特写视图。
尽管附图可以将第一晶圆102和第二晶圆104均显示为单个晶圆，但是本发明的各方面不限于此。本发明的一个方面还包括第一晶圆102和第二晶圆104之一或二者为多晶圆层叠体的结构。
在晶圆键合工艺之前，分别在第一晶圆102和第二晶圆104的外表面上提供第一补偿层106和第二补偿层108。提供这些补偿层106和108以向第一晶圆102和第二晶圆104中的每一者施加一些预定量的弯曲或拉伸力。已知各种类型的薄膜，诸如氮化物(拉伸)或氧化物(压缩)，提供该薄膜作为第一补偿层106或第二补偿层108中的任一者。提供第一补偿层106和第二补偿层108以向第一晶圆102和第二晶圆104施加各自的应力(即拉伸力或压缩力)量，以补偿将这两个晶圆键合在一起的效应。换言之，在彼此键合之前，预先对晶圆施加一定程度的应力。
随后，即在将这两个晶圆键合在一起之后，产生加工后的晶圆对结构202，如图2所示。图2的布局类似于上文关于图1所述的布局。结构202可以已经进行了附加处理，例如，添加器件或其它结构变化，诸如向第一晶圆102和第二晶圆104添加层或材料或者从第一晶圆102和第二晶圆104去除层或材料。作为图2中示出的非限制性示例，已经通过对结构202的附加处理去除了第一补偿层106。
一旦键合晶圆的处理完成，则对键合晶圆对结构202上的裸片画轮廓。一旦画轮廓，则切割(即切分)结构202以获得各个(即单独的)裸片306。如图3所示，在上部的加工后的晶圆对结构202变化(用箭头C表示)成在下部呈现的单独裸片306。
然而，在已知工艺中，每个裸片306具有一定弯曲量，在图4中用量B1和B2表示。如果裸片306不具有期望的平坦度或可接受的弯曲量，则可以将裸片层面应力补偿层添加到各个单个裸片306。然而，将这些补偿层施加到裸片306涉及损坏裸片306的风险。
已实施各种机械方法或其它补偿方案使裸片306“平坦”。在一种已知方法中，在预定时间量内将裸片306抽真空而下吸到水平卡盘，从而使裸片306重新塑形。在另一种方法中，将裸片306用环氧树脂胶合到参考表面，从而获得期望的平坦度。然而，这些方法旨在将平坦度固定在单个裸片306的层面，昂贵且费时。
有利地，本发明的各方面将一个或多个应力补偿层施加到键合晶圆。选择这些补偿层以使键合晶圆结构具有一定弯曲量，该弯曲量将导致单个裸片具有期望的平坦度。如将在下面更详细地描述的，在工艺中的某一时间点将键合晶圆的弯曲度设置为预定量。一旦设置为该量，键合晶圆的后续处理(包括切割步骤)将导致各个裸片具有期望的平坦度。
现在参照图5，现在将描述根据本发明的一个方面的提供平坦度校正或补偿的方法500。在步骤504，按照已知技术通过如图6所示将第一晶圆601键合到第二晶圆603来制造键合晶圆器件600。按照已知工艺，如上所述，分别在第一晶圆601和第二晶圆603的外表面上提供第一补偿层606和第二补偿层608，以及第一补偿层606和第二补偿层608与键合的第一晶圆601和第二晶圆603一起形成中间键合子结构612，如图6的下部所示，图6的下部是在上部呈现的第一晶圆601和第二晶圆603(矩形区域)之间的界面的特写视图。出于说明目的，在图6的上部放大了第一晶圆601和第二晶圆603之间的相对弯曲量。
在步骤508，使用已知的计量技术测量中间键合子结构612的弯曲量或平坦度，并以微米(μm)表示。在将晶圆601和晶圆603键合在一起之后并且在工艺中的可确定平坦度的时间点进行平坦度的测量。众所周知，后续处理可使这种测量变得困难，因此在制造过程中选择可进行该测量的最后一个这样的时间点。
因此，在一个实例中，在退火之后进行测量。在另一实例中，在研磨步骤之后但在化学或机械抛光/平坦化(Chemical or Mechanical Polishing/Planarization，CMP)之前进行该测量。更进一步，在制造检测器的示例中，可以在检测器打薄工艺之后执行测量，因为在该时间点的测量可以用于减轻在该工艺中后续可能发生的检测器表面损坏。
随着时间的流逝以及本工艺的许多先前的周期，即先前通过晶圆系统加工过的多个键合晶圆，可以创建弯曲值数据库。该数据库使在工艺中的该时间点(即在步骤508)测得的中间键合结构612的弯曲量与单个裸片的期望最终弯曲值相关。因此，如果期望特定的裸片平坦度值，则数据库包含中间键合结构612应具有的弯曲值。换言之，该经验数据预测由此产生的裸片平坦度。
相应地，在步骤512，从上述数据库中检索与期望的裸片弯曲值对应的目标晶圆弯曲值。在步骤516，将测得的弯曲量与从数据库中检索到的期望目标晶圆弯曲值进行比较。一方面，如果测得的弯曲量与期望目标晶圆弯曲值之间的差小于或等于预定值或百分比，则可以认为该测得的弯曲量是可接受的。进一步，预定值或预定百分比可以被表达为一个范围，例如[-1.0％至+0.5％]。如本领域普通技术人员所理解，可接受的范围是设计选择或者可以根据数据库中的值凭经验来确定。
如果弯曲量不是期望量(即，如果需要弯曲度补偿)，则控制转到步骤520，在步骤520，再次访问数据库以确定需要多少应力补偿来向中间键合结构612提供期望弯曲量。该数据库可以具有关于为了将弯曲度校正为期望量而施加的材料层的特性的信息。例如，这可以是提供拉伸力的氮化物薄膜或提供压缩力的氧化物薄膜。薄膜厚度可以被记录在数据库中。如果例如补偿层太多且需要施加相反的薄膜来校正弯曲度，则施加的应力补偿可以包括以某种模式施加的拉伸力和压缩力。在步骤524，提供附加补偿层614。应当注意，在第二晶圆603的表面(例如外表面或外部表面)上提供附加补偿层614，在此，该附加补偿层614将不会受到后续加工的影响，即不被改变或去除。如图6和图7所示，在第二补偿层608上提供附加补偿层614。应当注意，第二补偿层608被实施成晶圆键合工艺的一部分，同时提供附加补偿层614以在附加处理之前达到期望的晶圆层面弯曲度。
在步骤528中再次测量弯曲量，并且控制返回到步骤516，在步骤516将测得的弯曲量与目标晶圆弯曲值进行比较。如果测得的弯曲量仍未达到目标晶圆弯曲值，则如在步骤524中那样添加另一个应力补偿层，例如，可以将另一个应力补偿层放置在已经就位的附加补偿层614上，并重复测量工艺，直到满足平坦度值或确定无法补偿该弯曲度。
一旦测得的弯曲量达到期望值，控制就从步骤516到达步骤532，在步骤532执行后续晶圆处理。步骤532中的后续处理可以添加或去除层或材料，诸如去除第一补偿层606，这于是导致键合晶圆702的弯曲度的变化，参见图7。有利地，在步骤516的工艺中设定键合晶圆702的弯曲度考虑了该器件可能发生的平坦度或弯曲度的任何后续变化。
当在步骤532中实施切割工艺时，参见图8和图9，单独的裸片806具有期望的平坦度。如图8所示，在上部的加工后的晶圆对结构702变化成在下部呈现的单独的裸片806。在步骤536，使用已知的计量技术测量单独的裸片806的平坦度并以微米(μm)表示，以确认数据库中的经验数据仍然适用。
应注意，所使用的“顶部”、“底部”、“上部”、“下部”等仅仅用来解释本文中所描述的部件的相对位置。这些相对位置描述并不旨在相对于重力方向或地平线限制权利要求。
上面参考所公开的实施方式以图例描述了本发明。本领域技术人员可以对所公开的实施方式进行各种修改和改变，而不脱离如所附权利要求所限定的本发明的范围。

Claims (20)

1.一种使用晶圆键合工艺从键合晶圆制造具有预定裸片弯曲值的单个裸片的方法，所述方法包括：
(a)将第一晶圆键合到第二晶圆以形成中间键合结构；
(b)测量所述中间键合结构的第一表面的弯曲量；
(c)如果测得的所述弯曲量与目标晶圆弯曲值之间的差并非小于或等于预定阈值，则将弯曲补偿材料层施加到所述中间键合结构的第二表面；
(d)重复(b)和(c)，直到所述差小于或等于所述预定阈值；
(e)对所述中间键合结构执行所述晶圆键合工艺的附加步骤以获得所述键合晶圆；以及
(f)切分所述键合晶圆以获得具有所述预定裸片弯曲值的所述单个裸片。
2.如权利要求1所述的方法，还包括：
根据所述预定裸片弯曲值从数据库中检索所述目标晶圆弯曲值。
3.如权利要求1所述的方法，其中，将弯曲补偿材料层施加到所述中间键合结构的所述第二表面包括：
施加以下项之一：提供拉伸力的薄膜或提供压缩力的薄膜。
4.如权利要求1所述的方法，其中，对所述中间键合结构执行附加处理以获得所述键合晶圆不改变所述弯曲补偿材料层的结构。
5.如权利要求1所述的方法，其中，将所述弯曲补偿材料层施加到所述中间键合结构的第二表面包括：将后续弯曲补偿材料层施加到在所述第二表面上已提供的弯曲补偿材料层。
6.如权利要求1所述的方法，其中，所述中间键合结构的所述第二表面是所述中间键合结构的外表面。
7.如权利要求1所述的方法，其中，将所述弯曲补偿材料层施加到所述中间键合结构的所述第二表面包括：
从数据库中检索修改所述中间键合结构所需的弯曲补偿量，以将测得的所述弯曲量改变成在所述目标晶圆弯曲值的所述预定阈值之内；以及
施加与所述所需的弯曲补偿量对应的后续弯曲补偿材料层。
8.如权利要求1所述的方法，其中，测量所述中间键合结构的所述第一表面的所述弯曲量为以下情况之一：
在执行退火操作之后进行；
在执行研磨操作之后但在化学或机械抛光/平坦化(CMP)之前进行；或
在执行检测器打薄操作之后进行。
9.一种使用晶圆键合工艺从键合晶圆制造具有预定裸片弯曲值的单个裸片的方法，所述方法包括：
(a)将第一晶圆键合到第二晶圆以形成中间键合结构；
(b)从数据库中检索与所述预定裸片弯曲值对应的目标晶圆弯曲值范围；
(c)测量所述中间键合结构的第一表面的弯曲量；
(d)将测得的所述弯曲量与检索到的所述目标晶圆弯曲值范围进行比较；
(e)如果测得的所述弯曲量不在检索到的所述目标晶圆弯曲值范围内，则将弯曲补偿材料层施加到所述中间键合结构的第二表面；
(f)重复(c)至(e)，直到测得的所述弯曲量在检索到的所述目标晶圆弯曲值范围内；
(g)对所述中间键合结构执行附加处理以获得所述键合晶圆；以及
(h)切分所述键合晶圆以获得具有所述预定裸片弯曲值的所述单个裸片。
10.如权利要求9所述的方法，其中，对所述中间键合结构执行附加处理以获得所述键合晶圆不改变所述弯曲补偿材料层的结构。
11.如权利要求9所述的方法，其中，所述中间键合结构的所述第二表面是所述中间键合结构的外表面。
12.如权利要求9所述的方法，其中，将所述弯曲补偿材料层施加到所述中间键合结构的所述第二表面包括：
从所述数据库中检索修改所述中间键合结构所需的弯曲补偿量，以将测得的所述弯曲量改变成在检索到的所述目标晶圆弯曲值范围内；以及
施加与所述所需的弯曲补偿量对应的后续弯曲补偿材料层。
13.如权利要求9所述的方法，其中，测量所述中间键合结构的所述第一表面的所述弯曲量为以下情况之一：
在执行退火操作之后进行；
在执行研磨操作之后但在化学或机械抛光/平坦化(CMP)之前进行；或
在执行检测器打薄操作之后进行。
14.一种制造多个裸片的方法，每个裸片具有预定裸片弯曲值，所述方法包括：
(a)将第一晶圆键合到第二晶圆以形成中间键合晶圆结构；
(b)测量所述中间键合晶圆结构的第一表面的弯曲量；
(c)如果测得的所述弯曲量与目标晶圆弯曲值之间的差并非小于或等于预定阈值，则将弯曲补偿结构施加到所述中间键合晶圆结构的第二表面；
(d)重复(b)和(c)，直到所述差小于或等于所述预定阈值；
(e)对所述中间键合晶圆结构执行附加处理步骤以获得键合晶圆结构；以及
(f)切分所述键合晶圆结构以获得多个单独的裸片。
15.如权利要求14所述的方法，还包括：
根据所述预定裸片弯曲值从数据库中检索所述目标晶圆弯曲值。
16.如权利要求14所述的方法，其中，将所述弯曲补偿结构施加到所述中间键合晶圆结构的所述第二表面包括：
施加以下项中的一者或多者：提供拉伸力的薄膜或提供压缩力的薄膜。
17.如权利要求14所述的方法，其中，对所述中间键合晶圆结构执行附加处理步骤以获得所述键合晶圆结构不改变所述弯曲补偿结构。
18.如权利要求14所述的方法，其中，所述弯曲补偿结构包括多个弯曲补偿材料层。
19.如权利要求14所述的方法，其中，将所述弯曲补偿结构施加到所述中间键合晶圆结构的所述第二表面包括：
从数据库中检索修改所述中间键合晶圆结构所需的弯曲补偿量，以将测得的所述弯曲量改变成在所述目标晶圆弯曲值的所述预定阈值之内；以及
施加与所述所需的弯曲补偿量对应的后续弯曲补偿材料层。
20.如权利要求14所述的方法，其中，测量所述中间键合晶圆结构的所述第一表面的所述弯曲量为以下情况之一：
在执行退火操作之后进行；
在执行研磨操作之后但在化学或机械抛光/平坦化(CMP)之前进行；或
在执行检测器打薄操作之后进行。
CN201880085467.7A 2018-03-14 2018-11-13 键合晶圆中的应力补偿和释放 Pending CN111542910A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/920,983 US10847419B2 (en) 2018-03-14 2018-03-14 Stress compensation and relief in bonded wafers
US15/920,983 2018-03-14
PCT/US2018/060791 WO2019177670A1 (en) 2018-03-14 2018-11-13 Stress compensation and relief in bonded wafers

Publications (1)

Publication Number Publication Date
CN111542910A true CN111542910A (zh) 2020-08-14

Family

ID=64572535

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880085467.7A Pending CN111542910A (zh) 2018-03-14 2018-11-13 键合晶圆中的应力补偿和释放

Country Status (9)

Country Link
US (1) US10847419B2 (zh)
EP (1) EP3766093A1 (zh)
JP (1) JP7052081B2 (zh)
KR (1) KR102515211B1 (zh)
CN (1) CN111542910A (zh)
IL (1) IL276727B1 (zh)
SG (1) SG11202004710XA (zh)
TW (1) TW201939590A (zh)
WO (1) WO2019177670A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112071747A (zh) * 2020-09-17 2020-12-11 武汉新芯集成电路制造有限公司 晶圆键合方法
CN112397376A (zh) * 2020-11-13 2021-02-23 武汉新芯集成电路制造有限公司 晶圆键合方法及晶圆键合系统

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10847569B2 (en) * 2019-02-26 2020-11-24 Raytheon Company Wafer level shim processing
CN111048429B (zh) * 2019-12-23 2022-05-27 武汉新芯集成电路制造有限公司 一种晶圆键合方法
JP2023509451A (ja) * 2020-01-03 2023-03-08 ラム リサーチ コーポレーション 裏面反り補償堆積のステーション間制御
US11791191B2 (en) * 2020-07-08 2023-10-17 Raytheon Company Ultraviolet radiation shield layer
US11829077B2 (en) 2020-12-11 2023-11-28 Kla Corporation System and method for determining post bonding overlay
US11782411B2 (en) * 2021-07-28 2023-10-10 Kla Corporation System and method for mitigating overlay distortion patterns caused by a wafer bonding tool

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130307372A1 (en) * 2010-09-28 2013-11-21 Murata Manufacturing Co., Ltd. Piezoelectric device and method for manufacturing piezoelectric device
CN105448666A (zh) * 2015-12-02 2016-03-30 苏州工业园区纳米产业技术研究院有限公司 利用二氧化硅的应力来改变晶圆硅片基体弯曲度的方法
US20170063035A1 (en) * 2015-08-31 2017-03-02 Avago Technologies General Ip (Singapore) Pte. Ltd Back-side-emitting vertical cavity surface emitting laser (vcsel) wafer bonded to a heat-dissipation wafer, devices and methods
US20170162522A1 (en) * 2015-07-01 2017-06-08 Ii-Vi Optoelectronic Devices, Inc. Stress relief in semiconductor wafers
CN106952837A (zh) * 2016-01-06 2017-07-14 中芯国际集成电路制造(上海)有限公司 获得绝缘层厚度的方法以及晶圆级键合封装方法
CN107731668A (zh) * 2017-08-31 2018-02-23 长江存储科技有限责任公司 3d nand混合键合工艺中补偿晶圆应力的方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08330882A (ja) 1995-06-02 1996-12-13 Sumitomo Electric Ind Ltd 表面弾性波素子基板及びその製造方法
US6902987B1 (en) 2000-02-16 2005-06-07 Ziptronix, Inc. Method for low temperature bonding and bonded structure
JP2001274048A (ja) * 2000-03-24 2001-10-05 Hitachi Ltd 半導体装置の製造方法及び加工装置
US20040079633A1 (en) * 2000-07-05 2004-04-29 Applied Materials, Inc. Apparatus for electro chemical deposition of copper metallization with the capability of in-situ thermal annealing
US6865308B1 (en) 2004-07-23 2005-03-08 Bae Systems Information And Electronic Systems Integration Inc. Backside deposition for relieving stress and decreasing warping in optical waveguide production
US7335088B1 (en) * 2007-01-16 2008-02-26 Taiwan Semiconductor Manufacturing Company, Ltd. CMP system with temperature-controlled polishing head
US8212346B2 (en) * 2008-10-28 2012-07-03 Global Foundries, Inc. Method and apparatus for reducing semiconductor package tensile stress
US8216945B2 (en) 2009-04-09 2012-07-10 Texas Instruments Incorporated Wafer planarity control between pattern levels
KR20110001182A (ko) * 2009-06-29 2011-01-06 주식회사 하이닉스반도체 반도체 패키지의 제조방법
JP6435088B2 (ja) * 2013-04-09 2018-12-05 日東電工株式会社 半導体装置の製造に用いられる接着シート、ダイシングテープ一体型接着シート、半導体装置、及び、半導体装置の製造方法
US9397051B2 (en) * 2013-12-03 2016-07-19 Invensas Corporation Warpage reduction in structures with electrical circuitry
US9613842B2 (en) 2014-02-19 2017-04-04 Globalfoundries Inc. Wafer handler and methods of manufacture
US9881788B2 (en) * 2014-05-22 2018-01-30 Lam Research Corporation Back side deposition apparatus and applications
US20180294158A1 (en) * 2015-12-04 2018-10-11 The Silanna Group Pty Ltd Semiconductor on insulator substrate
US9978582B2 (en) * 2015-12-16 2018-05-22 Ostendo Technologies, Inc. Methods for improving wafer planarity and bonded wafer assemblies made from the methods
US10446532B2 (en) * 2016-01-13 2019-10-15 Invensas Bonding Technologies, Inc. Systems and methods for efficient transfer of semiconductor elements
JP7164289B2 (ja) * 2016-09-05 2022-11-01 東京エレクトロン株式会社 半導体プロセッシング中のオーバレイを制御するための湾曲を制御する応力の位置特定チューニング

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130307372A1 (en) * 2010-09-28 2013-11-21 Murata Manufacturing Co., Ltd. Piezoelectric device and method for manufacturing piezoelectric device
US20170162522A1 (en) * 2015-07-01 2017-06-08 Ii-Vi Optoelectronic Devices, Inc. Stress relief in semiconductor wafers
US20170063035A1 (en) * 2015-08-31 2017-03-02 Avago Technologies General Ip (Singapore) Pte. Ltd Back-side-emitting vertical cavity surface emitting laser (vcsel) wafer bonded to a heat-dissipation wafer, devices and methods
CN105448666A (zh) * 2015-12-02 2016-03-30 苏州工业园区纳米产业技术研究院有限公司 利用二氧化硅的应力来改变晶圆硅片基体弯曲度的方法
CN106952837A (zh) * 2016-01-06 2017-07-14 中芯国际集成电路制造(上海)有限公司 获得绝缘层厚度的方法以及晶圆级键合封装方法
CN107731668A (zh) * 2017-08-31 2018-02-23 长江存储科技有限责任公司 3d nand混合键合工艺中补偿晶圆应力的方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112071747A (zh) * 2020-09-17 2020-12-11 武汉新芯集成电路制造有限公司 晶圆键合方法
CN112071747B (zh) * 2020-09-17 2024-02-27 武汉新芯集成电路制造有限公司 晶圆键合方法
CN112397376A (zh) * 2020-11-13 2021-02-23 武汉新芯集成电路制造有限公司 晶圆键合方法及晶圆键合系统
CN112397376B (zh) * 2020-11-13 2024-02-27 武汉新芯集成电路制造有限公司 晶圆键合方法及晶圆键合系统

Also Published As

Publication number Publication date
SG11202004710XA (en) 2020-06-29
JP7052081B2 (ja) 2022-04-11
TW201939590A (zh) 2019-10-01
IL276727A (en) 2020-09-30
WO2019177670A1 (en) 2019-09-19
KR102515211B1 (ko) 2023-03-29
EP3766093A1 (en) 2021-01-20
IL276727B1 (en) 2024-03-01
US10847419B2 (en) 2020-11-24
US20190287854A1 (en) 2019-09-19
KR20200078635A (ko) 2020-07-01
JP2021511682A (ja) 2021-05-06

Similar Documents

Publication Publication Date Title
CN111542910A (zh) 键合晶圆中的应力补偿和释放
KR102289163B1 (ko) 실리콘 웨이퍼의 제조 방법
US7365830B2 (en) Wafer flatness evaluation method, wafer flatness evaluation apparatus carrying out the evaluation method, wafer manufacturing method using the evaluation method, wafer quality assurance method using the evaluation method, semiconductor device manufacturing method using the evaluation method and semiconductor device manufacturing method using a wafer evaluated by the evaluation method
JP6777029B2 (ja) シリコンウェーハ及びその製造方法
US5389579A (en) Method for single sided polishing of a semiconductor wafer
CN110364430B (zh) 一种晶圆的减薄方法及晶圆结构
CN110394727B (zh) 一种晶圆的研磨控制方法及装置、研磨设备
US20040242132A1 (en) Polishing element, cmp polishing device and productionj method for semiconductor device
WO2017134925A1 (ja) ウェーハの製造方法およびウェーハ
WO2018079105A1 (ja) ウェーハの製造方法およびウェーハ
CN106409710B (zh) 密接程度检测方法
US9412706B1 (en) Engineered carrier wafers
WO2018079222A1 (ja) ウェーハの製造方法およびウェーハ
US10749071B2 (en) Apparatus for processing device structures
KR102410366B1 (ko) 접합 웨이퍼의 제조 방법
JPH06252109A (ja) 半導体装置の製造方法
RU2536328C2 (ru) Способ утоньшения фоточувствительного слоя матричного фотоприемника
KR20150023507A (ko) 금속/금속 결합을 가지는 복합 구조체의 생산방법
Nguyen et al. A Predictive Model of Wafer-to-Die Warpage Simulation
US8560111B2 (en) Method of determining pressure to apply to wafers during a CMP
JP2000216116A (ja) 高平坦度ウェ―ハの再加工方法
CN115188695A (zh) 半导体器件的制作方法以及半导体器件
US6472235B1 (en) Apparatus and method for preparing backside-ground wafers for testing

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
AD01 Patent right deemed abandoned
AD01 Patent right deemed abandoned

Effective date of abandoning: 20220624