KR102410366B1 - 접합 웨이퍼의 제조 방법 - Google Patents

접합 웨이퍼의 제조 방법 Download PDF

Info

Publication number
KR102410366B1
KR102410366B1 KR1020207020727A KR20207020727A KR102410366B1 KR 102410366 B1 KR102410366 B1 KR 102410366B1 KR 1020207020727 A KR1020207020727 A KR 1020207020727A KR 20207020727 A KR20207020727 A KR 20207020727A KR 102410366 B1 KR102410366 B1 KR 102410366B1
Authority
KR
South Korea
Prior art keywords
wafer
polishing
layer
thickness
polycrystalline silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020207020727A
Other languages
English (en)
Other versions
KR20200096645A (ko
Inventor
요우조우 사토우
카즈아키 고자사
Original Assignee
가부시키가이샤 사무코
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 사무코 filed Critical 가부시키가이샤 사무코
Publication of KR20200096645A publication Critical patent/KR20200096645A/ko
Application granted granted Critical
Publication of KR102410366B1 publication Critical patent/KR102410366B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00—Lapping machines or devices; Accessories
    • B24B37/11—Lapping tools
    • B24B37/20—Lapping pads for working plane surfaces
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00—Lapping machines or devices; Accessories
    • B24B37/11—Lapping tools
    • B24B37/20—Lapping pads for working plane surfaces
    • B24B37/24—Lapping pads for working plane surfaces characterised by the composition or properties of the pad materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02595—Microstructure polycrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30625—With simultaneous mechanical treatment, e.g. mechanico-chemical polishing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/113—Isolations within a component, i.e. internal isolations
    • H10D62/115—Dielectric isolations, e.g. air gaps

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

본 발명의 접합 웨이퍼의 제조 방법은, 연마포의 가라앉음량은, 50∼90㎛이고, 또한, 상기 연마포의 표면 경도(ASKER C)는, 50∼60이다. 본 발명의 접합 웨이퍼는, 다결정 실리콘 웨이퍼층은, 두께의 불균일 Δt가 5％ 이하이고, 상기 다결정 실리콘 웨이퍼층을 연마한 후의, 지지 기판용 웨이퍼는, GBIR이 0.2㎛ 이하, SFQR이 0.06㎛ 이하이다.

Description

접합 웨이퍼의 제조 방법
본 발명은, 접합 웨이퍼의 제조 방법 및, 접합 웨이퍼에 관한 것이다.
종래, 매몰 산화막의 바로 아래에, 캐리어의 트랩층으로서 다결정 실리콘층을 형성하여 이루어지는 접합 웨이퍼가 제안되어 있다(소위, trap-rich형의 접합 SOI 웨이퍼).
상기의 접합 SOI 웨이퍼는, 절연막인 산화막을 통하여, 활성층용 웨이퍼와 다결정 실리콘층을 갖는 지지 기판용 웨이퍼를 접합하여 제작한다. 이러한 접합 웨이퍼에서는, 다결정 실리콘층의 표면 성상 등에 기인하여, 접합면에서의 보이드 등이 발생하는 경우가 있다. 그래서, 접합면에서의 보이드의 발생을 억제하기 위해, 다결정 실리콘층의 연마가 행해지고 있다(예를 들면, 특허문헌 1 참조).
일본공개특허공보 2016-136591호
상기와 같은 다결정 실리콘층의 연마에 있어서는, 연마 후의 다결정 실리콘층이, 두께의 불균일이 작고, 미소 결함이 적고, 또한, 지지 기판용 웨이퍼의 평탄성이 높은 것이 요망된다.
그래서, 본 발명은, 두께의 불균일이 작고, 미소 결함이 적고, 평탄성이 높은 다결정 실리콘층을 갖는 지지 기판용 웨이퍼를 얻을 수 있는, 접합 웨이퍼의 제조 방법 및, 두께의 불균일이 작고, 미소 결함이 적고, 평탄성이 높은 다결정 실리콘층을 갖는 지지 기판용 웨이퍼로 이루어지는 접합 웨이퍼를 제공하는 것을 목적으로 한다.
본 발명의 요지 구성은, 이하와 같다.
본 발명의 접합 웨이퍼의 제조 방법은, 지지 기판용 웨이퍼와, 활성층용 웨이퍼를, 절연막을 통하여 접합하여, 접합 웨이퍼를 제조하는 방법으로서,
상기 지지 기판용 웨이퍼의 접합면측에, 다결정 실리콘층을 퇴적하는, 다결정 실리콘 퇴적 공정과,
연마포를 이용하여 상기 다결정 실리콘층의 표면을 연마하는, 다결정 실리콘층 연마 공정과,
상기 지지 기판용 웨이퍼 및 상기 활성층용 웨이퍼의 적어도 어느 하나의 접합면에, 상기 절연막을 형성하는, 절연막 형성 공정과,
상기 절연막을 통하여, 상기 지지 기판용 웨이퍼의 상기 다결정 실리콘층의 연마면과, 상기 활성층용 웨이퍼를, 접합하는, 접합 공정을 포함하고,
상기 연마포의 가라앉음량을,
가라앉음량(㎛)＝연마포의 두께(㎛)×압축률(％(N/㎠))×하중(N/㎠)으로 정의할 때,
상기 연마포의 가라앉음량은, 50∼90㎛이고, 또한, 상기 연마포의 표면 경도(ASKER C)는, 50∼60인 것을 특징으로 한다.
여기에서, 「연마포의 표면 경도(ASKER C)」는, ASKER C 경도계로 계측하는 것이다.
본 발명의 접합 웨이퍼의 제조 방법에서는, 상기 연마포는, 기재(基材)와 냅층(nap layer)으로 이루어지는 스웨이드 패드인 것이 바람직하다.
상기의 경우, 상기 기재의 두께는, 0.15∼0.20㎜인 것이 바람직하다.
본 발명의 접합 웨이퍼는, 지지 기판용 웨이퍼 상에 퇴적된 다결정 실리콘 웨이퍼층을 갖고,
상기 다결정 실리콘 웨이퍼층은, 두께의 불균일 Δt가 5％ 이하이고,
상기 다결정 실리콘 웨이퍼층을 연마한 후의, 상기 지지 기판용 웨이퍼는, GBIR이 0.2㎛ 이하, SFQR이 0.06㎛ 이하인 것을 특징으로 한다.
여기에서, 두께의 불균일(Δt)은, 연마 후의 다결정 실리콘층에 대해서, 적외선 분광 장치(FT-IR) 측정을 행하고, 다결정 실리콘층의 반경을 R로 했을 때에, 다결정 실리콘층의 지름 방향의 외주부 3㎜를 제외했을 때의, 지름 방향 중심 위치(1개소), 지름 방향 중심 위치로부터 R/2의 거리에 있는 4개의 위치(중심 위치로부터는 90°씩, 엇갈리게 하여 위치하고 있음) 및, 외주부로부터 지름 방향 내측에 3㎜의 거리에 있는 4개의 위치(각각, 지름 방향 중심 위치와, 상기 지름 방향 중심 위치로부터 R/2의 거리에 있는 4개의 위치의 각각과의 연장선 상에 위치함)의, 합계 9개의 위치의 두께를 측정하여, 이하의 식에 의해 산출한 것이다.
Δt＝{(최대 두께－최소 두께)/(최대 두께＋최소 두께)}*100(％)
또한, 상기 「GBIR」(GrobalBackside Ideal focalplane Range), 상기 「SFQR」(Site Front least sQuares Range)은, 각각, KLA-Tencor사 제조: WaferSight2를 이용하여 측정되는 것이다.
본 발명에 의하면, 두께의 불균일이 작고, 미소 결함이 적고, 평탄성이 높은 다결정 실리콘층을 갖는 지지 기판용 웨이퍼를 얻을 수 있는, 접합 웨이퍼의 제조 방법 및, 두께의 불균일이 작고, 미소 결함이 적고, 평탄성이 높은 다결정 실리콘층을 갖는 지지 기판용 웨이퍼를 갖는, 접합 웨이퍼를 제공할 수 있다.
도 1은 본 발명의 일 실시 형태에 따른 접합 웨이퍼의 제조 방법의 플로우도이다.
도 2는 본 발명의 일 실시 형태에 따른 접합 웨이퍼의 제조 방법을 나타내는 공정 단면도이다.
도 3은 연마포의 가라앉음량과 다결정 실리콘층의 두께의 불균일 Δt의 관계를 나타내는 도면이다.
도 4는 연마포의 표면 경도(ASKER C)와 DIC의 관계를 나타내는 도면이다.
도 5는 실시예의 두께 불균일 Δt의 측정 결과를 나타내는 도면이다.
도 6은 실시예의 DIC 개수를 나타내는 도면이다.
도 7은 실시예의 GBIR의 측정 결과를 나타내는 도면이다.
도 8은 실시예의 SFQR의 측정 결과를 나타내는 도면이다.
(발명을 실시하기 위한 형태)
이하, 본 발명의 실시 형태에 대해서, 도면을 참조하여 상세하게 예시 설명한다.
<접합 웨이퍼의 제조 방법>
도 1은, 본 발명의 일 실시 형태에 따른 접합 웨이퍼의 제조 방법의 플로우도이다. 도 2는, 본 발명의 일 실시 형태에 따른 접합 웨이퍼의 제조 방법을 나타내는 공정 단면도이다. 도 1, 도 2에 나타내는 바와 같이, 본 실시 형태에 있어서는, 우선, 활성층용 웨이퍼(1)를 준비하고(스텝 S101), 지지 기판용 웨이퍼(2)를 준비한다(스텝 S102). 활성층용 웨이퍼(1) 및 지지 기판용 웨이퍼(2)는, 특별히 한정되지 않지만, 본 실시 형태에서는, 모두 실리콘 단결정 웨이퍼이다. 특히, 활성층용 웨이퍼(1)는, 저항률이 100Ω·㎝ 이상인 것을 이용하는 것이 바람직하다.
도 1, 도 2에 나타내는 바와 같이, 본 실시 형태에서는, 지지 기판용 웨이퍼(2)의 편면에 연마를 행한다(스텝 S103). 연마는, 통상의 방법으로 행할 수 있고, 예를 들면, 1차 연마, 2차 연마, 마무리 연마의 3스테이지에서 행하고, 각각 통상의 연마 조건으로 행할 수 있다. 또한, 지지 기판용 웨이퍼(2)의 지름이 300㎜ 이상인 경우는, 양면 연마 및 편면 연마를 행할 수 있다.
이어서, 도 1, 도 2에 나타내는 바와 같이, 지지 기판용 웨이퍼(2)에 다결정 실리콘층(3)을 퇴적한다(다결정 실리콘층 퇴적 공정)(스텝 S104). 다결정 실리콘층(3)은, 예를 들면, CVD법에 의해 퇴적할 수 있다. 다결정 실리콘층의 두께는, 2∼4㎛로 하는 것이 바람직하다.
이어서, 본 실시 형태에서는, 도 1, 도 2에 나타내는 바와 같이, 지지 기판용 웨이퍼(2)의 다결정 실리콘층(3)의 표면에 대하여, 소정의 연마포를 이용하여 연마를 행한다(다결정 실리콘층 연마 공정)(스텝 S105). 여기에서, 본 실시 형태에 있어서, 소정의 연마포는, 연마포의 가라앉음량이, 50∼90㎛이고, 또한, 연마포의 표면 경도(ASCER C)는, 50∼60이다. 또한, 「가라앉음량」 및 「표면 경도(ASCER C)」의 정의는, 전술한 바와 같다.
본 실시 형태에서는, 연마포는, 기재와 냅층으로 이루어지는 스웨이드 패드이고, 냅층은 2층으로 이루어진다. 냅층은, 1층 또는 3층 이상으로 할 수도 있다. 기재는, 예를 들면, PET로 이루어지는 것으로 할 수 있다. 기재의 두께는, 0.15∼0.20㎜로 하는 것이 바람직하다. 냅층의 두께(복수층인 경우는, 합계의 두께)는, 0.5∼0.9㎜ 정도로 하는 것이 바람직하고, 0.5∼0.7㎜ 정도로 하는 것이 보다 바람직하다. 특히, 냅층을 2층으로 하는 경우는, 표층의 두께를 0.3㎜∼0.5㎜ 정도로 하는 것이 바람직하고, 2층째(표층과 기재의 사이의 층)의 두께를 0.15∼0.20㎜ 정도로 하는 것이 바람직하다. 상기의 가라앉음량 및 표면 경도로 하는 데에, 적합하기 때문이다.
다결정 실리콘층 연마 공정(스텝 S105)에 있어서, 연마제는, 콜로이달 실리카 등의 임의의 기지의 것을 이용할 수 있고, 연마 조건으로서는, 연마압은, 2500∼3000N/㎠, 연마 패드의 회전수 30∼50rpm, 워크의 회전수 30∼50rpm, 연마 가공 여유분을 400㎚ 이상으로 하는 것이 바람직하다.
또한, 도 1, 도 2에는 나타나 있지 않지만, 다결정 실리콘층 연마 공정(스텝 S105) 후에, 파티클 제거를 위한 세정 공정을 행할 수 있다.
이어서, 본 실시 형태에서는, 도 1, 도 2에 나타내는 바와 같이, 활성층용 웨이퍼(1)의 접합면에 절연막(4)을 형성한다(스텝 S106). 예를 들면, 절연막(4)은, 산화막으로 할 수 있다. 산화막은, 예를 들면 열 산화 처리에 의한 산화막 성장으로 형성할 수 있다. 또한, 산화막(4)의 위로부터 이온 주입기에 의해, 수소 이온 또는 희가스 이온을 주입하여, 박리를 위한 이온 주입층(5)을 형성할 수도 있다(도 2 참조). 그 경우, 목표로 하는 SOI 실리콘층의 두께를 얻을 수 있도록, 이온 주입 가속 전압 등을 조정할 수 있다.
이어서, 본 실시 형태에서는, 도 1, 도 2에 나타내는 바와 같이, 절연막(4)(이 예에서는 산화막)을 통하여, 지지 기판용 웨이퍼(2)의 다결정 실리콘층(3)의 연마면과 활성층용 웨이퍼(1)를, 접합한다(스텝 S107).
이어서, 접합된 지지 기판용 웨이퍼를 박막화하여, SOI층을 형성한다(스텝 S108). 예를 들면, 이온 주입층(5)에 미소 기포층을 발생시키는 열처리(박리 열처리)를 접합한 웨이퍼에 실시하고, 발생한 미소 기포층에서 박리하여, 활성층용 웨이퍼(1) 상에, 절연막(4)과 SOI층이 형성된 접합 웨이퍼(6)를 제작한다.
또한, 도 2에 나타나는 바와 같이, 활성층용 웨이퍼(1)와 지지 기판용 웨이퍼(2)의 접합 공정(스텝 S107) 전에 있어서는, 활성층용 웨이퍼(1)에 관한 공정(스텝 S101, 스텝 S106) 및 지지 기판용 웨이퍼(2)에 관한 공정(스텝 S102, 스텝 S103, 스텝 S104, 스텝 S105)은, 독립적으로 행할 수 있기 때문에, 본 발명에서는, 활성층용 웨이퍼(1)에 관한 공정(스텝 S101, 스텝 S106)과, 지지 기판용 웨이퍼(2)에 관한 공정(스텝 S102, 스텝 S103, 스텝 S104, 스텝 S105)의 공정 순서는, 어느 쪽이 먼저라도 좋고, 동시 병행적으로 행해도 좋다.
이하, 본 실시 형태의 접합 웨이퍼의 제조 방법의 작용 효과에 대해서 설명한다. 도 3은, 연마포의 가라앉음량과 다결정 실리콘층의 두께의 불균일 Δt의 관계를 나타내는 도면이다(연마압은 2700N/㎠). 도 4는, 연마포의 표면 경도(ASKER C)와 DIC 결함수(웨이퍼당의 미소 결함수)의 관계를 나타내는 도면이다.
여기에서, DIC(Differential Interference Contrast)란, KLA Tencor사 제조 SP2의 Bright-Field-Channel에서 검출되는 결함을 가리키고, 폭이 수십㎛∼㎜ 오더이고, 높이 수㎚ 오더의 단차 결함을 검출하는 특징을 갖는다.
도 3에 나타내는 바와 같이, 가라앉음량이 작은(특히 90 이하임) 연마포를 이용함으로써, 다결정 실리콘층의 두께의 불균일 Δt를 저감시킬 수 있는 것을 알 수 있다. 이는, 연마면 내의 응력 분포를 균일화하여, 보다 평활한 연마가 가능하게 되기 때문이라고 생각된다. 평탄도에 대해서도 동일한 것이라고 생각된다.
한편으로, 도 4에 나타내는 바와 같이, 연마포의 표면 경도가 크면 DIC 결함이 증대해 버리는 것을 알 수 있다. 이는, 다결정 실리콘층의 표면에는 입계가 존재하지만, 표면 경도가 큰 연마포를 이용한 경우는, 연마 시에 입계 내부로 추종할 수 없기 때문에, 입계 내부의 산화막을 유효하게 제거할 수 없게 되기 때문이라고 생각된다. 따라서, 예를 들면, 가라앉음량을 저감하기 위해, 단순히 경도가 큰 연마포를 이용한 것으로는, DIC 결함이 증대해 버린다.
이에 대하여, 본 실시 형태에서는, 지지 기판용 웨이퍼(2)의 다결정 실리콘층(3)의 표면에 대하여, 소정의 연마포를 이용하여 연마를 행하는 공정(스텝 S105)에 있어서, 소정의 연마포로서, 연마포의 가라앉음량이, 50∼90㎛이고, 또한, 연마포의 표면 경도(ASCER C)는, 50∼60인 것을 이용하고 있다. 이에 따라, 연마 후의 다결정 실리콘의 두께의 불균일을 작게, 미소 결함을 적게 하여, 다결정 실리콘 웨이퍼층(3)을 연마한 후의, 지지 기판용 웨이퍼(2)의 평탄도를 높게 할 수 있다.
본 발명의 접합 웨이퍼의 제조 방법에서는, 연마포는, 기재와 냅층으로 이루어지는 스웨이드 패드인 것이 바람직하다. 상기의 가라앉음량 및 표면 경도(ASKER C)로 하는 데에 적합하기 때문이다.
이때, 연마포의 기재의 두께는, 0.15∼0.20㎜로 하는 것이 바람직하다. 상기의 가라앉음량 및 표면 경도(ASKER C)로 하는 데에 적합하기 때문이다. 기재의 재질로서는 PET로 하는 것이 바람직하다.
<접합 웨이퍼>
전술한 본 실시 형태의 접합 웨이퍼의 제조 방법에 의해 얻어지는, 접합 웨이퍼는, 후술의 실시예에서도 나타나는 바와 같이, 다결정 실리콘 웨이퍼층을 갖고, 당해 다결정 실리콘 웨이퍼층은, 두께의 불균일 Δt가 5％ 이하, 다결정 실리콘 웨이퍼층을 연마한 후의, GBIR이 0.2㎛ 이하, SFQR이 0.06㎛ 이하이다.
이상, 본 발명의 실시 형태에 대해서 설명했지만, 본 발명은, 상기의 실시 형태에 하등 한정되는 것은 아니다. 예를 들면, 상기의 실시 형태에서는, 절연막(4)을 활성층용 웨이퍼(1)측에만 형성했지만, 절연막(4)을 지지 기판용 웨이퍼(2)에만 형성해도 좋고, 활성층용 웨이퍼(1)와 지지 기판용 웨이퍼(2)의 양쪽에 형성해도 좋다. 또한, 본 발명은, 다결정 실리콘층의 연마면을 접합면으로 하는, 여러 가지 접합 웨이퍼의 제조 방법에 적용할 수 있다. 특히, trap-rich형의 접합 SOI 웨이퍼의 제조에 적합하게 이용할 수 있다.
이하, 본 발명의 실시예에 대해서 설명하지만, 본 발명은, 이하의 실시예에 하등 한정되는 것은 아니다.
실시예
본 발명의 효과를 확인하기 위해, 매엽 연마기를 이용하여, 다결정 실리콘층의 연마를 행하는 시험을 행했다. 다결정 실리콘층은, p형이고, 연마 전의 두께는, 780㎛ 정도였다. 연마는, 전단 연마와 마무리 연마로 구성되고, 전단 연마 조건에 대해서, 발명예와 비교예로 나누었다.
발명예에서는, 연마포로서, 스웨이드 패드(냅층 2층과 기재 경질 플라스틱 플레이트)를 이용했다. 스웨이드 패드의 두께는, 0.87㎜(기재에 인접하는 냅층의 두께가 0.30㎜, 표층측의 냅층의 두께가 0.40㎜, 기재 경질 플라스틱 플레이트의 두께가 0.17㎜), 가라앉음량이 83.85㎛, 표면 경도(ASKER C)가 59.5였다. 연마 조건은, 패드 및 워크의 회전수는 32rpm, 가공 압력을 2700N/㎠로 했다. 연마제는, 콜로이달 실리카를 이용했다. 연마 가공 여유분은, 400㎚ 이상으로 했다.
Δt, GBIR, SFQR의 비교예로서, 비교예 1에서는, 두께나 경도가 상이한 스웨이드 패드를 이용했다. 패드의 두께는, 1.07㎜이고, 가라앉음량이 109.2㎛, 표면 경도(ASKER C)가 50.5였다. 패드 및 워크의 회전수는 32rpm, 가공 압력을 2700N/㎠로 했다. 또한, DIC 품질의 비교예로서, 비교예 2에서는, 패드의 두께는, 0.72㎛이고, 가라앉음량이 54.6㎛, 표면 경도(ASKER C)가 68.5의 스웨이드 패드를 이용했다. 또한, 비교예 1 및 비교예 2와 발명예의, 패드의 두께의 차는, 기재에 인접하는 냅층의 두께의 차에 의한다.
각 평가 항목 및 평가 방법에 대해서, 이하 설명한다.
<두께 불균일 Δt>
연마 후의 다결정 실리콘층에 대해서, 적외선 분광 장치(FT-IR) 측정을 행하고, 다결정 실리콘층의 반경을 R로 했을 때에, 다결정 실리콘층의 지름 방향의 외주부 3㎜를 제외했을 때의, 지름 방향 중심 위치(1개소), 지름 방향 중심 위치로부터 R/2의 거리에 있는 4개의 위치(중심 위치로부터는 90°씩, 엇갈리게 하여 위치하고 있음) 및, 외주부로부터 지름 방향 내측에 3㎜의 거리에 있는 4개의 위치(각각, 지름 방향 중심 위치와, 상기 지름 방향 중심 위치로부터 R/2의 거리에 있는 4개의 위치의 각각과의 연장선 상에 위치함)의 합계 9개의 위치의 두께를 측정하여, 이하의 식에 의해 산출한 것이다.
Δt＝{(최대 두께－최소 두께)/(최대 두께＋최소 두께)}*100(％)
<미소 결함수>
연마 후의 다결정 실리콘층의 표면을, 웨이퍼 표면 검사 장치(Surfscan SP2; KLA-Tencor사 제조)를 이용하여, DIC 모드(DIC법에 의한 측정 모드)에 의해 측정했다.
<평탄도>
다결정 실리콘층의 연마를 행한 후의, 지지 기판용 웨이퍼의 GBIR, SFQR을, KLA사 제조 Wafersight2를 이용하여 계측했다.
도 5는, 실시예의 두께 불균일 Δt의 측정 결과를 나타내는 도면이다. 도 6은, 실시예의 DIC의 측정 결과를 나타내는 도면이다. 도 7은, 실시예의 GBIR의 측정 결과를 나타내는 도면이다. 도 8은, 실시예의 SFQR의 측정 결과를 나타내는 도면이다.
도 5∼도 8에 나타내는 바와 같이, 발명예에서는, Δt가 5％ 이하, GBIR이 0.2㎛ 이하, SFQR이 0.06㎛ 이하이다. 발명예에서는, 비교예에 비하여, 두께의 불균일이 작고, DIC 결함이 적고, 평탄도가 높은, 다결정 실리콘층(연마 후)을 얻을 수 있다.
1 : 활성층용 웨이퍼
2 : 지지 기판용 웨이퍼
3 : 다결정 실리콘층
4 : 절연막
5 : 이온 주입층
6 : 접합 웨이퍼

Claims (4)

  1. 지지 기판용 웨이퍼와, 활성층용 웨이퍼를, 절연막을 통하여 접합하여, 접합 웨이퍼를 제조하는 방법으로서,
    상기 지지 기판용 웨이퍼의 접합면측에, 다결정 실리콘층을 퇴적하는, 다결정 실리콘 퇴적 공정과,
    연마포를 이용하여 상기 다결정 실리콘층의 표면을 연마하는, 다결정 실리콘층 연마 공정과,
    상기 지지 기판용 웨이퍼 및 상기 활성층용 웨이퍼의 적어도 어느 하나의 접합면에, 상기 절연막을 형성하는, 절연막 형성 공정과,
    상기 절연막을 통하여, 상기 지지 기판용 웨이퍼의 상기 다결정 실리콘층의 연마면과, 상기 활성층용 웨이퍼를, 접합하는, 접합 공정을 포함하고,
    상기 연마포의 가라앉음량을,
    가라앉음량(㎛)＝연마포의 두께(㎛)×압축률(％(N/㎠))×하중(N/㎠)으로 정의할 때,
    상기 연마포의 가라앉음량은, 50∼90㎛이고, 또한, 상기 연마포의 표면 경도(ASKER C)는, 50∼59.5인 것을 특징으로 하는, 접합 웨이퍼의 제조 방법.
  2. 제1항에 있어서,
    상기 연마포는, 기재(基材)와 냅층(nap layer)으로 이루어지는 스웨이드 패드인, 접합 웨이퍼의 제조 방법.
  3. 제2항에 있어서,
    상기 기재의 두께는, 0.15∼0.20㎜인, 접합 웨이퍼의 제조 방법.
  4. 삭제
KR1020207020727A 2018-01-17 2019-01-08 접합 웨이퍼의 제조 방법 Active KR102410366B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2018005914A JP6919579B2 (ja) 2018-01-17 2018-01-17 貼り合わせウェーハの製造方法、貼り合わせウェーハ
JPJP-P-2018-005914 2018-01-17
PCT/JP2019/000240 WO2019142700A1 (ja) 2018-01-17 2019-01-08 貼り合わせウェーハの製造方法、貼り合わせウェーハ

Publications (2)

Publication Number Publication Date
KR20200096645A KR20200096645A (ko) 2020-08-12
KR102410366B1 true KR102410366B1 (ko) 2022-06-16

Family

ID=67302183

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020207020727A Active KR102410366B1 (ko) 2018-01-17 2019-01-08 접합 웨이퍼의 제조 방법

Country Status (6)

Country Link
US (1) US11211285B2 (ko)
EP (1) EP3742473A4 (ko)
JP (1) JP6919579B2 (ko)
KR (1) KR102410366B1 (ko)
CN (1) CN111788656B (ko)
WO (1) WO2019142700A1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6809626B1 (ja) 2020-04-08 2021-01-06 信越半導体株式会社 シリコンウェーハのｄｉｃ欠陥の形状測定方法及び研磨方法
FI129826B (en) * 2020-10-08 2022-09-15 Okmetic Oy Manufacturing method of high-resistive silicon wafer intended for hybrid substrate structure

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006190703A (ja) * 2004-12-28 2006-07-20 Shin Etsu Handotai Co Ltd エピタキシャルウェーハの製造方法及びエピタキシャルウェーハ
JP2008207319A (ja) * 2007-01-30 2008-09-11 Toray Ind Inc 研磨パッド
JP2016136591A (ja) * 2015-01-23 2016-07-28 信越半導体株式会社 貼り合わせｓｏｉウェーハの製造方法
JP2017064894A (ja) * 2015-10-02 2017-04-06 ミクロ技研株式会社 研磨ヘッド及び研磨処理装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19956250C1 (de) * 1999-11-23 2001-05-17 Wacker Siltronic Halbleitermat Kostengünstiges Verfahren zur Herstellung einer Vielzahl von Halbleiterscheiben
US8148441B2 (en) * 2005-03-08 2012-04-03 Toyo Tire & Rubber Co., Ltd. Polishing pad and manufacturing method thereof
JP4593643B2 (ja) * 2008-03-12 2010-12-08 東洋ゴム工業株式会社 研磨パッド
JP5795461B2 (ja) * 2009-08-19 2015-10-14 株式会社Sumco エピタキシャルシリコンウェーハの製造方法
FR2953640B1 (fr) * 2009-12-04 2012-02-10 S O I Tec Silicon On Insulator Tech Procede de fabrication d'une structure de type semi-conducteur sur isolant, a pertes electriques diminuees et structure correspondante
JP6232754B2 (ja) * 2013-06-04 2017-11-22 株式会社Sumco 貼合せｓｏｉウェーハの製造方法
JP6491812B2 (ja) * 2013-10-02 2019-03-27 株式会社Sumco メンブレン、研磨ヘッド、ワークの研磨装置及び研磨方法、並びに、シリコンウェーハ
JP6100200B2 (ja) * 2014-04-24 2017-03-22 信越半導体株式会社 貼り合わせｓｏｉウェーハの製造方法
CN107708926A (zh) * 2015-07-17 2018-02-16 福吉米株式会社 研磨垫以及研磨方法
JP6443394B2 (ja) 2016-06-06 2018-12-26 信越半導体株式会社 貼り合わせｓｏｉウェーハの製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006190703A (ja) * 2004-12-28 2006-07-20 Shin Etsu Handotai Co Ltd エピタキシャルウェーハの製造方法及びエピタキシャルウェーハ
JP2008207319A (ja) * 2007-01-30 2008-09-11 Toray Ind Inc 研磨パッド
JP2016136591A (ja) * 2015-01-23 2016-07-28 信越半導体株式会社 貼り合わせｓｏｉウェーハの製造方法
JP2017064894A (ja) * 2015-10-02 2017-04-06 ミクロ技研株式会社 研磨ヘッド及び研磨処理装置

Also Published As

Publication number Publication date
CN111788656B (zh) 2024-01-30
EP3742473A4 (en) 2021-09-29
KR20200096645A (ko) 2020-08-12
JP6919579B2 (ja) 2021-08-18
EP3742473A1 (en) 2020-11-25
US20200343130A1 (en) 2020-10-29
WO2019142700A1 (ja) 2019-07-25
JP2019125722A (ja) 2019-07-25
US11211285B2 (en) 2021-12-28
CN111788656A (zh) 2020-10-16

Similar Documents

Publication Publication Date Title
US6861360B2 (en) Double-sided polishing process for producing a multiplicity of silicon semiconductor wafers
KR101436482B1 (ko) 반도체 웨이퍼 및 그 제조 방법
US7393759B2 (en) Semiconductor substrate, method for fabricating the same, and method for fabricating semiconductor device
TW576772B (en) Two step chemical mechanical polishing process
JP5557506B2 (ja) 半導体ウェーハの両面をポリッシングする方法
JP6045542B2 (ja) 半導体ウェーハの加工方法、貼り合わせウェーハの製造方法、及びエピタキシャルウェーハの製造方法
TWI400743B (zh) Silicon wafer and its manufacturing method
KR102410366B1 (ko) 접합 웨이퍼의 제조 방법
CN104835720B (zh) 一种半导体结构及其形成方法
US20100285655A1 (en) Method of producing bonded wafer
US20120028439A1 (en) Semiconductor And Solar Wafers And Method For Processing Same
JP2008226935A (ja) 半導体装置の製造方法
KR102686298B1 (ko) 웨이퍼의 연마 방법 및 실리콘 웨이퍼
JP6525046B1 (ja) 半導体ウェーハの製造方法
US20170040285A1 (en) Wafer planarization method
JP4615182B2 (ja) 半導体ウェーハの製造方法
KR20050032837A (ko) 에피택셜 웨이퍼의 제조방법
JP2001326228A (ja) シリコン単結晶ウエハの製造方法
JP2013051291A (ja) シリコンウェーハ加工量の評価方法および評価用シリコンウェーハ
JP2004247712A (ja) 半導体基板、その製造方法及び半導体装置の製造方法
Langenkamp et al. Influence of the wafer shape on polishing performance for 300 mm prime wafer polishing
JP2004312033A (ja) 単結晶シリコンウェーハの製造方法および単結晶シリコンウェーハ
JP2009033204A (ja) 半導体ウェーハのプラズマエッチング方法
JP2007235177A (ja) 半導体基板の製造方法

Legal Events

Date Code Title Description
PA0105 International application

Patent event date: 20200716

Patent event code: PA01051R01D

Comment text: International Patent Application

PA0201 Request for examination
PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20211119

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20220426

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20220614

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20220614

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20250609

Start annual number: 4

End annual number: 4