JPH06252109A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH06252109A JPH06252109A JP3868693A JP3868693A JPH06252109A JP H06252109 A JPH06252109 A JP H06252109A JP 3868693 A JP3868693 A JP 3868693A JP 3868693 A JP3868693 A JP 3868693A JP H06252109 A JPH06252109 A JP H06252109A
- Authority
- JP
- Japan
- Prior art keywords
- resist
- wafer
- soi wafer
- protective
- soi
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Abstract
(57)【要約】
【目的】本発明は、ＳＯＩウェーハを所定の厚さに仕上
げる際に、ＳＯＩウェーハ周辺部の段差部に割れや欠け
等が生じたりエッチング液が染み込んだりすることな
く、ＳＯＩウェーハの支持基板底面を研磨又はエッチン
グすることができる半導体装置の製造方法を提供するこ
とを目的とする。 【構成】レジスト滴下ノズル２６をＳＯＩウェーハ１６
の周辺部に沿って移動させながら、ＳＯＩウェーハ１６
周辺部の段差部１８にレジスト２４を滴下し、段差部１
８を平坦化レジスト２４ａによって埋め込み、ＳＯＩウ
ェーハ１６表面を平坦化した後、更にその上に保護レジ
スト２４ｂを塗布する。平坦化レジスト２４ａ及び保護
レジスト２４ｂによってＳＯＩウェーハ１６表面全面を
覆った状態で、ＳＯＩウェーハが所定の厚さになるま
で、その支持基板１０底面を研磨するか、或いはＨＦ系
のエッチング液を用いてエッチングする。
げる際に、ＳＯＩウェーハ周辺部の段差部に割れや欠け
等が生じたりエッチング液が染み込んだりすることな
く、ＳＯＩウェーハの支持基板底面を研磨又はエッチン
グすることができる半導体装置の製造方法を提供するこ
とを目的とする。 【構成】レジスト滴下ノズル２６をＳＯＩウェーハ１６
の周辺部に沿って移動させながら、ＳＯＩウェーハ１６
周辺部の段差部１８にレジスト２４を滴下し、段差部１
８を平坦化レジスト２４ａによって埋め込み、ＳＯＩウ
ェーハ１６表面を平坦化した後、更にその上に保護レジ
スト２４ｂを塗布する。平坦化レジスト２４ａ及び保護
レジスト２４ｂによってＳＯＩウェーハ１６表面全面を
覆った状態で、ＳＯＩウェーハが所定の厚さになるま
で、その支持基板１０底面を研磨するか、或いはＨＦ系
のエッチング液を用いてエッチングする。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置の製造方法に
係り、特に張り合わせ法によるＳＯＩ（Silicon On Ins
ulator）構造の半導体装置の製造方法に関する。支持基
板上に絶縁層を介してシリコン層が張り合わされたＳＯ
Ｉウェーハは、そのＳＯＩ層に所定の素子を形成する前
処理工程が終了すると、ＳＯＩウェーハを切断しチップ
として組み立てる後処理工程に移行する前に、ＳＯＩウ
ェーハをデバイスの種類に応じて所定の厚さに仕上げる
必要がある。
係り、特に張り合わせ法によるＳＯＩ（Silicon On Ins
ulator）構造の半導体装置の製造方法に関する。支持基
板上に絶縁層を介してシリコン層が張り合わされたＳＯ
Ｉウェーハは、そのＳＯＩ層に所定の素子を形成する前
処理工程が終了すると、ＳＯＩウェーハを切断しチップ
として組み立てる後処理工程に移行する前に、ＳＯＩウ
ェーハをデバイスの種類に応じて所定の厚さに仕上げる
必要がある。
【０００２】
【従来の技術】従来のＳＯＩウェーハを所定の厚さに仕
上げる工程を、図５及び図６を用いて説明する。支持基
板３０上に絶縁層３２を介してＳＯＩ層３４が張り合わ
されたＳＯＩウェーハ３６は、図５（ａ）に示されるよ
うに、その表面の周辺部に支持基板３０とＳＯＩ層３４
とがなす段差部３８を有している。
上げる工程を、図５及び図６を用いて説明する。支持基
板３０上に絶縁層３２を介してＳＯＩ層３４が張り合わ
されたＳＯＩウェーハ３６は、図５（ａ）に示されるよ
うに、その表面の周辺部に支持基板３０とＳＯＩ層３４
とがなす段差部３８を有している。
【０００３】この段差部３８は、支持基板３０上に絶縁
層３２を介してＳＯＩ層３４を張り合わせた後、ＳＯＩ
層３４の剥離を防止するため、ＳＯＩ層３４の周辺部を
切り取り、ＳＯＩ層３４の大きさを支持基板３０の大き
さよりも小さくしたことによるものである。そしてこの
ようなＳＯＩウェーハ３６を用い、そのＳＯＩ層３４に
所定の素子（図示せず）を形成した後、後処理工程のス
クライビング工程に移行する前に、各種デバイスのパッ
ケージングの要請に応じて、ＳＯＩウェーハ３６を所定
の厚さに仕上げる。
層３２を介してＳＯＩ層３４を張り合わせた後、ＳＯＩ
層３４の剥離を防止するため、ＳＯＩ層３４の周辺部を
切り取り、ＳＯＩ層３４の大きさを支持基板３０の大き
さよりも小さくしたことによるものである。そしてこの
ようなＳＯＩウェーハ３６を用い、そのＳＯＩ層３４に
所定の素子（図示せず）を形成した後、後処理工程のス
クライビング工程に移行する前に、各種デバイスのパッ
ケージングの要請に応じて、ＳＯＩウェーハ３６を所定
の厚さに仕上げる。
【０００４】このＳＯＩウェーハ３６を所定の厚さに仕
上げる工程においては、ＳＯＩウェーハ３６へのストレ
スを防止し、ＳＯＩ層３４に形成した素子への損傷を防
止するために、ＳＯＩウェーハ３６表面上に保護膜とし
て例えば保護レジスト４０を塗布する（図５（ｂ）参
照）。この保護レジスト４０によってＳＯＩウェーハ３
６表面を覆った状態で、ＳＯＩウェーハ３６の支持基板
３０底面を研磨するか、或いはＨＦ（弗酸）系のエッチ
ング液を用いてエッチングする。こうしてＳＯＩウェー
ハ３６を所定の厚さに仕上げる（図５（ｃ）参照）。
上げる工程においては、ＳＯＩウェーハ３６へのストレ
スを防止し、ＳＯＩ層３４に形成した素子への損傷を防
止するために、ＳＯＩウェーハ３６表面上に保護膜とし
て例えば保護レジスト４０を塗布する（図５（ｂ）参
照）。この保護レジスト４０によってＳＯＩウェーハ３
６表面を覆った状態で、ＳＯＩウェーハ３６の支持基板
３０底面を研磨するか、或いはＨＦ（弗酸）系のエッチ
ング液を用いてエッチングする。こうしてＳＯＩウェー
ハ３６を所定の厚さに仕上げる（図５（ｃ）参照）。
【０００５】尚、ＳＯＩウェーハ３６表面の保護膜とし
ては、保護レジスト４０を塗布する代わりに、図６に示
されるように、ＳＯＩウェーハ３６表面に保護テープ４
２を張り付ける場合もある。また、図示はしないが、こ
うした保護レジスト４０及び保護テープ４２を組み合わ
せて、ＳＯＩウェーハ３６表面に保護レジスト４０を塗
布し、その上に保護テープ４２を張り付けた二重の保護
膜とする場合もある。
ては、保護レジスト４０を塗布する代わりに、図６に示
されるように、ＳＯＩウェーハ３６表面に保護テープ４
２を張り付ける場合もある。また、図示はしないが、こ
うした保護レジスト４０及び保護テープ４２を組み合わ
せて、ＳＯＩウェーハ３６表面に保護レジスト４０を塗
布し、その上に保護テープ４２を張り付けた二重の保護
膜とする場合もある。
【０００６】
【発明が解決しようとする課題】しかしながら、上記従
来のＳＯＩウェーハ３６を所定の厚さに仕上げる工程に
おいては、ＳＯＩウェーハ３６表面の周辺部に支持基板
３０とＳＯＩ層３４とのなす段差部３８が存在するた
め、ＳＯＩウェーハ３６表面に保護レジスト４０を塗布
しても、図５（ｂ）に示されるように、その保護レジス
ト４０がＳＯＩ層３４上と段差部３８とで分離してしま
う。
来のＳＯＩウェーハ３６を所定の厚さに仕上げる工程に
おいては、ＳＯＩウェーハ３６表面の周辺部に支持基板
３０とＳＯＩ層３４とのなす段差部３８が存在するた
め、ＳＯＩウェーハ３６表面に保護レジスト４０を塗布
しても、図５（ｂ）に示されるように、その保護レジス
ト４０がＳＯＩ層３４上と段差部３８とで分離してしま
う。
【０００７】従って、例えばＳＯＩウェーハ３６の支持
基板３０底面を研磨する場合に、ＳＯＩウェーハ３６の
周辺形状からストレスが加わり、その段差部３８に割れ
や欠け等が生じることとなった。また、例えばＳＯＩウ
ェーハ３６の支持基板３０底面を化学的にエッチングす
る場合に、このＳＯＩウェーハ３６の周辺形状から保護
レジスト４０によって覆われていない段差部３８にエッ
チング液が染み込み、ＳＯＩ層３４までエッチングされ
ることとなった。
基板３０底面を研磨する場合に、ＳＯＩウェーハ３６の
周辺形状からストレスが加わり、その段差部３８に割れ
や欠け等が生じることとなった。また、例えばＳＯＩウ
ェーハ３６の支持基板３０底面を化学的にエッチングす
る場合に、このＳＯＩウェーハ３６の周辺形状から保護
レジスト４０によって覆われていない段差部３８にエッ
チング液が染み込み、ＳＯＩ層３４までエッチングされ
ることとなった。
【０００８】更に、ＳＯＩウェーハ３６表面に保護テー
プ４２を張り付ける場合でも、図６（ｂ）に示されるよ
うに、ＳＯＩウェーハ３６表面の周辺部の段差部３８に
おいて、保護テープ４２との間に空隙４４が生じるた
め、保護レジスト４０の場合と同様に、段差部３８に割
れや欠け等が生じたり、段差部３８にエッチング液が染
み込んだりする事態が生じた。
プ４２を張り付ける場合でも、図６（ｂ）に示されるよ
うに、ＳＯＩウェーハ３６表面の周辺部の段差部３８に
おいて、保護テープ４２との間に空隙４４が生じるた
め、保護レジスト４０の場合と同様に、段差部３８に割
れや欠け等が生じたり、段差部３８にエッチング液が染
み込んだりする事態が生じた。
【０００９】このように従来の方法では、ＳＯＩウェー
ハ３６を所定の厚さに仕上げる際、ＳＯＩウェーハ３６
表面を保護レジスト４０や保護テープ４２等の保護膜に
よって覆っていても、ＳＯＩウェーハ３６表面の周辺部
における段差部３８の存在によって、不良が発生すると
いう問題があった。そこで本発明は、ＳＯＩウェーハを
所定の厚さに仕上げる際に、ＳＯＩウェーハ周辺部の段
差部に割れや欠け等が生じたりエッチング液が染み込ん
だりすることなく、ＳＯＩウェーハの支持基板底面を研
磨又はエッチングすることができる半導体装置の製造方
法を提供することを目的とする。
ハ３６を所定の厚さに仕上げる際、ＳＯＩウェーハ３６
表面を保護レジスト４０や保護テープ４２等の保護膜に
よって覆っていても、ＳＯＩウェーハ３６表面の周辺部
における段差部３８の存在によって、不良が発生すると
いう問題があった。そこで本発明は、ＳＯＩウェーハを
所定の厚さに仕上げる際に、ＳＯＩウェーハ周辺部の段
差部に割れや欠け等が生じたりエッチング液が染み込ん
だりすることなく、ＳＯＩウェーハの支持基板底面を研
磨又はエッチングすることができる半導体装置の製造方
法を提供することを目的とする。
【００１０】
【課題を解決するための手段】上記課題は、支持基板上
に絶縁層を介して半導体層が張り合わされているウェー
ハを所定の厚さに仕上げる半導体装置の製造方法におい
て、前記ウェーハ表面の周辺部における前記支持基板と
前記半導体層とがなす段差部を平坦化レジストによって
埋め込み、前記ウェーハ表面を平坦化する工程と、平坦
化された前記ウェーハの前記半導体層及び前記平坦化レ
ジスト上に保護膜を形成する工程と、前記ウェーハ表面
全面を前記平坦化レジスト及び前記保護膜によって覆っ
た状態で、前記ウェーハが所定の厚さになるまで、前記
ウェーハの前記支持基板裏面を研磨し又は化学的にエッ
チングする工程とを有することを特徴とする半導体装置
の製造方法によって達成される。
に絶縁層を介して半導体層が張り合わされているウェー
ハを所定の厚さに仕上げる半導体装置の製造方法におい
て、前記ウェーハ表面の周辺部における前記支持基板と
前記半導体層とがなす段差部を平坦化レジストによって
埋め込み、前記ウェーハ表面を平坦化する工程と、平坦
化された前記ウェーハの前記半導体層及び前記平坦化レ
ジスト上に保護膜を形成する工程と、前記ウェーハ表面
全面を前記平坦化レジスト及び前記保護膜によって覆っ
た状態で、前記ウェーハが所定の厚さになるまで、前記
ウェーハの前記支持基板裏面を研磨し又は化学的にエッ
チングする工程とを有することを特徴とする半導体装置
の製造方法によって達成される。
【００１１】また、上記の半導体装置の製造方法におい
て、前記保護膜が、前記ウェーハの前記半導体層及び前
記平坦化レジスト上に塗布された保護レジストであるこ
とを特徴とする半導体装置の製造方法によって達成され
る。また、上記の半導体装置の製造方法において、前記
保護膜が、前記ウェーハの前記半導体層及び前記平坦化
レジスト上に張り付けられた保護テープであることを特
徴とする半導体装置の製造方法によって達成される。
て、前記保護膜が、前記ウェーハの前記半導体層及び前
記平坦化レジスト上に塗布された保護レジストであるこ
とを特徴とする半導体装置の製造方法によって達成され
る。また、上記の半導体装置の製造方法において、前記
保護膜が、前記ウェーハの前記半導体層及び前記平坦化
レジスト上に張り付けられた保護テープであることを特
徴とする半導体装置の製造方法によって達成される。
【００１２】また、上記の半導体装置の製造方法におい
て、前記保護膜が、前記ウェーハの前記半導体層及び前
記平坦化レジスト上に塗布された保護レジスト並びに前
記保護レジスト及び前記平坦化レジスト上に張り付けら
れた保護テープであることを特徴とする半導体装置の製
造方法によって達成される。
て、前記保護膜が、前記ウェーハの前記半導体層及び前
記平坦化レジスト上に塗布された保護レジスト並びに前
記保護レジスト及び前記平坦化レジスト上に張り付けら
れた保護テープであることを特徴とする半導体装置の製
造方法によって達成される。
【００１３】
【作用】本発明は、ウェーハ表面の周辺部における支持
基板と半導体層とがなす段差部を平坦化レジストによっ
て埋め込んでウェーハ表面を平坦化し、その上に保護膜
として保護レジストや保護テープやこれらを積層したも
のを形成してウェーハ表面全面を覆うことにより、ウェ
ーハの支持基板裏面を研磨し又は化学的にエッチングす
る際に、ウェーハ周辺部の段差部の機械的強度を増大さ
せ、また段差部の空隙をなくすことができるため、段差
部の割れや欠け等をなくし、また段差部へのエッチング
液の染み込みをなくすることが可能になる。
基板と半導体層とがなす段差部を平坦化レジストによっ
て埋め込んでウェーハ表面を平坦化し、その上に保護膜
として保護レジストや保護テープやこれらを積層したも
のを形成してウェーハ表面全面を覆うことにより、ウェ
ーハの支持基板裏面を研磨し又は化学的にエッチングす
る際に、ウェーハ周辺部の段差部の機械的強度を増大さ
せ、また段差部の空隙をなくすことができるため、段差
部の割れや欠け等をなくし、また段差部へのエッチング
液の染み込みをなくすることが可能になる。
【００１４】
【実施例】以下、本発明を図示する実施例に基づいて具
体的に説明する。図１は本発明の第１の実施例による半
導体装置の製造方法を説明するための工程図、図２はこ
の製造方法の実施に使用する製造装置を示す概略図であ
る。例えば厚さ５００〜６００μｍのシリコン基板から
なる支持基板１０上に、厚さ１μｍ程度の絶縁層１２を
介して、厚さ８０〜２００μｍのＳＯＩ層１４が張り合
わされたＳＯＩウェーハ１６を用い、そのＳＯＩ層１４
に所定の素子（図示せず）を形成する。
体的に説明する。図１は本発明の第１の実施例による半
導体装置の製造方法を説明するための工程図、図２はこ
の製造方法の実施に使用する製造装置を示す概略図であ
る。例えば厚さ５００〜６００μｍのシリコン基板から
なる支持基板１０上に、厚さ１μｍ程度の絶縁層１２を
介して、厚さ８０〜２００μｍのＳＯＩ層１４が張り合
わされたＳＯＩウェーハ１６を用い、そのＳＯＩ層１４
に所定の素子（図示せず）を形成する。
【００１５】尚、このとき、ＳＯＩ層１４の剥離を防止
するために、ＳＯＩウェーハ１６表面の周辺部には、支
持基板１０とＳＯＩ層１４とがなす幅５ｍｍ程度の段差
部１８が形成されている（図１（ａ）参照）。次いで、
レジスト塗布装置を用いて、ＳＯＩウェーハ１６表面の
周辺部における段差部１８にレジストを滴下する。
するために、ＳＯＩウェーハ１６表面の周辺部には、支
持基板１０とＳＯＩ層１４とがなす幅５ｍｍ程度の段差
部１８が形成されている（図１（ａ）参照）。次いで、
レジスト塗布装置を用いて、ＳＯＩウェーハ１６表面の
周辺部における段差部１８にレジストを滴下する。
【００１６】このレジスト塗布装置は、図２に示される
ように、ＳＯＩウェーハ１６を搭載し、孔２０を介して
真空吸着するステージ２２と、このステージ２２を所定
の速度で回転させるステージ回転手段（図示せず）と、
ステージ２２上に搭載したＳＯＩウェーハ１６表面上に
レジスト２４を滴下するレジスト滴下ノズル２６と、こ
のレジスト滴下ノズル２６を移動させてＳＯＩウェーハ
１６表面上へのレジスト滴下位置を制御するノズル移動
手段（図示せず）とを有している。即ち、ノズル移動手
段によってレジスト滴下ノズル２６を自由に移動させ、
ステージ２２上に搭載したＳＯＩウェーハ１６の所望に
位置に所望の量だけレジスト２４を滴下することができ
る点に特徴がある。
ように、ＳＯＩウェーハ１６を搭載し、孔２０を介して
真空吸着するステージ２２と、このステージ２２を所定
の速度で回転させるステージ回転手段（図示せず）と、
ステージ２２上に搭載したＳＯＩウェーハ１６表面上に
レジスト２４を滴下するレジスト滴下ノズル２６と、こ
のレジスト滴下ノズル２６を移動させてＳＯＩウェーハ
１６表面上へのレジスト滴下位置を制御するノズル移動
手段（図示せず）とを有している。即ち、ノズル移動手
段によってレジスト滴下ノズル２６を自由に移動させ、
ステージ２２上に搭載したＳＯＩウェーハ１６の所望に
位置に所望の量だけレジスト２４を滴下することができ
る点に特徴がある。
【００１７】そしてＳＯＩウェーハ１６をステージ２２
上に真空吸着した後、レジスト滴下ノズル２６をＳＯＩ
ウェーハ１６の周辺部に沿って移動させながら、ＳＯＩ
ウェーハ１６周辺部の段差部１８に所定量のレジスト２
４を滴下する。これにより、段差部１８を平坦化レジス
ト２４ａによって埋め込み、ＳＯＩウェーハ１６表面を
平坦化する（図１（ｂ）参照）。
上に真空吸着した後、レジスト滴下ノズル２６をＳＯＩ
ウェーハ１６の周辺部に沿って移動させながら、ＳＯＩ
ウェーハ１６周辺部の段差部１８に所定量のレジスト２
４を滴下する。これにより、段差部１８を平坦化レジス
ト２４ａによって埋め込み、ＳＯＩウェーハ１６表面を
平坦化する（図１（ｂ）参照）。
【００１８】尚、このとき、レジスト滴下ノズル２６の
垂直方向の位置は、通常のレジスト回転塗布の場合より
もＳＯＩウェーハ１６に近くした方が望ましい。レジス
ト２４を段差部１８に滴下する精度を高めるためであ
る。また、レジスト滴下ノズル２６の移動は、必ずしも
ＳＯＩウェーハ１６の周辺部に沿うものでなくとも、Ｓ
ＯＩウェーハ１６のオリフラ部分に対してのみレジスト
滴下ノズル２６を直線的に移動させ、ＳＯＩウェーハ１
６の円周部分に対しては、レジスト滴下ノズル２６を固
定した状態でＳＯＩウェーハ１６の方を回転させてもよ
い。
垂直方向の位置は、通常のレジスト回転塗布の場合より
もＳＯＩウェーハ１６に近くした方が望ましい。レジス
ト２４を段差部１８に滴下する精度を高めるためであ
る。また、レジスト滴下ノズル２６の移動は、必ずしも
ＳＯＩウェーハ１６の周辺部に沿うものでなくとも、Ｓ
ＯＩウェーハ１６のオリフラ部分に対してのみレジスト
滴下ノズル２６を直線的に移動させ、ＳＯＩウェーハ１
６の円周部分に対しては、レジスト滴下ノズル２６を固
定した状態でＳＯＩウェーハ１６の方を回転させてもよ
い。
【００１９】次いで、段差部１８を埋め込んだ平坦化レ
ジスト２４ａを例えばホットプレート等を用いた熱処理
によって硬化させる。続いて、再び図２に示すレジスト
塗布装置を用いて、通常のレジスト塗布法により、レジ
ストを塗布する。即ち、レジスト滴下ノズル２６をＳＯ
Ｉウェーハ１６中心部の上方に移動させ、ＳＯＩウェー
ハ１６を回転させながら、所定量のレジスト２４を滴下
する。これにより、平坦化されたＳＯＩウェーハ１６表
面上に、即ちＳＯＩ層１４及びその周辺の平坦化レジス
ト２４ａ上に、保護レジスト２４ｂを塗布する（図１
（ｃ）参照）。
ジスト２４ａを例えばホットプレート等を用いた熱処理
によって硬化させる。続いて、再び図２に示すレジスト
塗布装置を用いて、通常のレジスト塗布法により、レジ
ストを塗布する。即ち、レジスト滴下ノズル２６をＳＯ
Ｉウェーハ１６中心部の上方に移動させ、ＳＯＩウェー
ハ１６を回転させながら、所定量のレジスト２４を滴下
する。これにより、平坦化されたＳＯＩウェーハ１６表
面上に、即ちＳＯＩ層１４及びその周辺の平坦化レジス
ト２４ａ上に、保護レジスト２４ｂを塗布する（図１
（ｃ）参照）。
【００２０】次いで、ＳＯＩウェーハ１６表面上に塗布
した保護レジスト２４ｂを硬化させた後、平坦化レジス
ト２４ａ及び保護レジスト２４ｂによってＳＯＩウェー
ハ１６表面全体を覆った状態で、ＳＯＩウェーハ１６の
支持基板１０底面を研磨するか、或いはＨＦ系のエッチ
ング液を用いてエッチングする。こうしてＳＯＩウェー
ハ１６を所定の厚さに、例えば２５０〜５００μｍの厚
さに仕上げる（図１（ｄ）参照）。
した保護レジスト２４ｂを硬化させた後、平坦化レジス
ト２４ａ及び保護レジスト２４ｂによってＳＯＩウェー
ハ１６表面全体を覆った状態で、ＳＯＩウェーハ１６の
支持基板１０底面を研磨するか、或いはＨＦ系のエッチ
ング液を用いてエッチングする。こうしてＳＯＩウェー
ハ１６を所定の厚さに、例えば２５０〜５００μｍの厚
さに仕上げる（図１（ｄ）参照）。
【００２１】次いで、平坦化レジスト２４ａ及び保護レ
ジスト２４ｂを除去した後、所定の厚さに仕上げたＳＯ
Ｉウェーハ１６を、スクライビングや組立等の後処理工
程に移行する（図１（ｅ）参照）。このように第１の実
施例によれば、ＳＯＩウェーハ１６を所定の厚さに仕上
げる工程において、ＳＯＩウェーハ１６表面の周辺部に
おける段差部１８を平坦化レジスト２４ａによって埋め
込んでＳＯＩウェーハ１６表面を平坦化し、更にその上
に保護レジスト２４ｂを形成することにより、段差部１
８の機械的強度を増大させることができるため、ＳＯＩ
ウェーハ１６の支持基板１０底面を研磨する場合に、段
差部１８に割れや欠け等が生じなくなった。
ジスト２４ｂを除去した後、所定の厚さに仕上げたＳＯ
Ｉウェーハ１６を、スクライビングや組立等の後処理工
程に移行する（図１（ｅ）参照）。このように第１の実
施例によれば、ＳＯＩウェーハ１６を所定の厚さに仕上
げる工程において、ＳＯＩウェーハ１６表面の周辺部に
おける段差部１８を平坦化レジスト２４ａによって埋め
込んでＳＯＩウェーハ１６表面を平坦化し、更にその上
に保護レジスト２４ｂを形成することにより、段差部１
８の機械的強度を増大させることができるため、ＳＯＩ
ウェーハ１６の支持基板１０底面を研磨する場合に、段
差部１８に割れや欠け等が生じなくなった。
【００２２】また、段差部１８の空隙をなくすことがで
きるため、ＳＯＩウェーハ１６の支持基板１０底面を化
学的にエッチングする場合に、段差部１８にエッチング
液が染み込んでＳＯＩ層１４までエッチングすることも
なくなった。従って、ＳＯＩウェーハ１６を所定の厚さ
に仕上げる工程において、ＳＯＩウェーハ１６表面の周
辺部における段差部１８に起因する不良の発生を防止す
ることができ、製造歩留まりを向上させることができ
た。
きるため、ＳＯＩウェーハ１６の支持基板１０底面を化
学的にエッチングする場合に、段差部１８にエッチング
液が染み込んでＳＯＩ層１４までエッチングすることも
なくなった。従って、ＳＯＩウェーハ１６を所定の厚さ
に仕上げる工程において、ＳＯＩウェーハ１６表面の周
辺部における段差部１８に起因する不良の発生を防止す
ることができ、製造歩留まりを向上させることができ
た。
【００２３】次に、本発明の第２の実施例による半導体
装置の製造方法を、図３に示す工程図を用いて説明す
る。尚、上記図１に示す半導体装置の構成要素と同一の
構成要素には同一の符号を付して説明を省略する。上記
第１の実施例における図１（ａ）〜（ｂ）に示す工程と
同様にして、ＳＯＩウェーハ１６のＳＯＩ層１４に所定
の素子（図示せず）を形成した後、レジスト滴下ノズル
２６をＳＯＩウェーハ１６の周辺部に沿って移動させな
がら、ＳＯＩウェーハ１６周辺部の段差部１８に所定量
のレジスト２４を滴下して、段差部１８を平坦化レジス
ト２４ａによって埋め込むことにより、ＳＯＩウェーハ
１６表面を平坦化する（図３（ａ）参照）。
装置の製造方法を、図３に示す工程図を用いて説明す
る。尚、上記図１に示す半導体装置の構成要素と同一の
構成要素には同一の符号を付して説明を省略する。上記
第１の実施例における図１（ａ）〜（ｂ）に示す工程と
同様にして、ＳＯＩウェーハ１６のＳＯＩ層１４に所定
の素子（図示せず）を形成した後、レジスト滴下ノズル
２６をＳＯＩウェーハ１６の周辺部に沿って移動させな
がら、ＳＯＩウェーハ１６周辺部の段差部１８に所定量
のレジスト２４を滴下して、段差部１８を平坦化レジス
ト２４ａによって埋め込むことにより、ＳＯＩウェーハ
１６表面を平坦化する（図３（ａ）参照）。
【００２４】次いで、段差部１８を埋め込んだ平坦化レ
ジスト２４ａを硬化させた後、ＳＯＩウェーハ１６表面
上に、即ちＳＯＩ層１４及びその周辺の平坦化レジスト
２４ａ上に、保護テープ２８を張り付ける（図３（ｂ）
参照）。次いで、平坦化レジスト２４ａ及び保護テープ
２８によってＳＯＩウェーハ１６表面全体を覆った状態
で、ＳＯＩウェーハ１６の支持基板１０底面を研磨する
か、或いはＨＦ系のエッチング液を用いてエッチングす
る。こうしてＳＯＩウェーハ１６を所定の厚さに仕上げ
る（図３（ｃ）参照）。
ジスト２４ａを硬化させた後、ＳＯＩウェーハ１６表面
上に、即ちＳＯＩ層１４及びその周辺の平坦化レジスト
２４ａ上に、保護テープ２８を張り付ける（図３（ｂ）
参照）。次いで、平坦化レジスト２４ａ及び保護テープ
２８によってＳＯＩウェーハ１６表面全体を覆った状態
で、ＳＯＩウェーハ１６の支持基板１０底面を研磨する
か、或いはＨＦ系のエッチング液を用いてエッチングす
る。こうしてＳＯＩウェーハ１６を所定の厚さに仕上げ
る（図３（ｃ）参照）。
【００２５】次いで、保護テープ２８及び平坦化レジス
ト２４ａを除去した後、所定の厚さに仕上げたＳＯＩウ
ェーハ１６を後処理工程に移行する（図３（ｄ）参
照）。このように第２の実施例によれば、ＳＯＩウェー
ハ１６を所定の厚さに仕上げる工程において、ＳＯＩウ
ェーハ１６表面の周辺部における段差部１８に平坦化レ
ジスト２４ａを埋め込み、ＳＯＩウェーハ１６表面を平
坦化し、更にその上に保護テープ２８を形成することに
より、段差部１８の機械的強度を増大させ、また段差部
１８の空隙をなくすことができるため、上記第１の実施
例の場合と同様の効果を奏することができる。
ト２４ａを除去した後、所定の厚さに仕上げたＳＯＩウ
ェーハ１６を後処理工程に移行する（図３（ｄ）参
照）。このように第２の実施例によれば、ＳＯＩウェー
ハ１６を所定の厚さに仕上げる工程において、ＳＯＩウ
ェーハ１６表面の周辺部における段差部１８に平坦化レ
ジスト２４ａを埋め込み、ＳＯＩウェーハ１６表面を平
坦化し、更にその上に保護テープ２８を形成することに
より、段差部１８の機械的強度を増大させ、また段差部
１８の空隙をなくすことができるため、上記第１の実施
例の場合と同様の効果を奏することができる。
【００２６】次に、本発明の第３の実施例による半導体
装置の製造方法を、図４に示す工程図を用いて説明す
る。尚、上記図１及び図３に示す半導体装置の構成要素
と同一の構成要素には同一の符号を付して説明を省略す
る。上記第１の実施例における図１（ａ）〜（ｃ）に示
す工程と同様にして、ＳＯＩウェーハ１６のＳＯＩ層１
４に所定の素子（図示せず）を形成した後、レジスト滴
下ノズル２６をＳＯＩウェーハ１６の周辺部に沿って移
動させながらＳＯＩウェーハ１６表面の周辺部における
段差部１８に所定量のレジストを滴下して、段差部１８
を平坦化レジスト２４ａによって埋め込むことにより、
ＳＯＩウェーハ１６表面を平坦化する。
装置の製造方法を、図４に示す工程図を用いて説明す
る。尚、上記図１及び図３に示す半導体装置の構成要素
と同一の構成要素には同一の符号を付して説明を省略す
る。上記第１の実施例における図１（ａ）〜（ｃ）に示
す工程と同様にして、ＳＯＩウェーハ１６のＳＯＩ層１
４に所定の素子（図示せず）を形成した後、レジスト滴
下ノズル２６をＳＯＩウェーハ１６の周辺部に沿って移
動させながらＳＯＩウェーハ１６表面の周辺部における
段差部１８に所定量のレジストを滴下して、段差部１８
を平坦化レジスト２４ａによって埋め込むことにより、
ＳＯＩウェーハ１６表面を平坦化する。
【００２７】続いて、段差部１８を埋め込んだ平坦化レ
ジスト２４ａを硬化させた後、通常のレジスト塗布法を
用いて、平坦化されたＳＯＩウェーハ１６表面上に、即
ちＳＯＩ層１４及びその周辺の平坦化レジスト２４ａ上
に、保護レジスト２４ｂを塗布する（図４（ａ）参
照）。次いで、ＳＯＩウェーハ１６表面上に塗布した保
護レジスト２４ｂを硬化させた後、ＳＯＩウェーハ１６
表面上に、即ち平坦化レジスト２４ａ及び保護レジスト
２４ｂ上に、保護テープ２８を張り付ける（図４（ｂ）
参照）。
ジスト２４ａを硬化させた後、通常のレジスト塗布法を
用いて、平坦化されたＳＯＩウェーハ１６表面上に、即
ちＳＯＩ層１４及びその周辺の平坦化レジスト２４ａ上
に、保護レジスト２４ｂを塗布する（図４（ａ）参
照）。次いで、ＳＯＩウェーハ１６表面上に塗布した保
護レジスト２４ｂを硬化させた後、ＳＯＩウェーハ１６
表面上に、即ち平坦化レジスト２４ａ及び保護レジスト
２４ｂ上に、保護テープ２８を張り付ける（図４（ｂ）
参照）。
【００２８】次いで、平坦化レジスト２４ａ及び保護レ
ジスト２４ｂ並びに保護テープ２８によってＳＯＩウェ
ーハ１６表面全体を覆った状態で、ＳＯＩウェーハ１６
の支持基板１０底面を研磨するか、或いはＨＦ系のエッ
チング液を用いてエッチングする。こうしてＳＯＩウェ
ーハ１６を所定の厚さに仕上げる（図４（ｃ）参照）。
ジスト２４ｂ並びに保護テープ２８によってＳＯＩウェ
ーハ１６表面全体を覆った状態で、ＳＯＩウェーハ１６
の支持基板１０底面を研磨するか、或いはＨＦ系のエッ
チング液を用いてエッチングする。こうしてＳＯＩウェ
ーハ１６を所定の厚さに仕上げる（図４（ｃ）参照）。
【００２９】次いで、保護テープ２８並びに平坦化レジ
スト２４ａ及び保護レジスト２４ｂを除去した後、所定
の厚さに仕上げたＳＯＩウェーハ１６を後処理工程に移
行する（図４（ｄ）参照）。このように第３の実施例に
よれば、ＳＯＩウェーハ１６を所定の厚さに仕上げる工
程において、ＳＯＩウェーハ１６表面の周辺部における
段差部１８に平坦化レジスト２４ａを埋め込み、ＳＯＩ
ウェーハ１６表面を平坦化し、更にその上に保護レジス
ト２４ｂ及び保護テープ２８を積層させて形成すること
により、段差部１８の機械的強度が一層増大させ、また
段差部１８の空隙をなくすことができるため、上記第１
又は第２の実施例の場合と同様又はそれ以上の効果を奏
することができる。
スト２４ａ及び保護レジスト２４ｂを除去した後、所定
の厚さに仕上げたＳＯＩウェーハ１６を後処理工程に移
行する（図４（ｄ）参照）。このように第３の実施例に
よれば、ＳＯＩウェーハ１６を所定の厚さに仕上げる工
程において、ＳＯＩウェーハ１６表面の周辺部における
段差部１８に平坦化レジスト２４ａを埋め込み、ＳＯＩ
ウェーハ１６表面を平坦化し、更にその上に保護レジス
ト２４ｂ及び保護テープ２８を積層させて形成すること
により、段差部１８の機械的強度が一層増大させ、また
段差部１８の空隙をなくすことができるため、上記第１
又は第２の実施例の場合と同様又はそれ以上の効果を奏
することができる。
【００３０】
【発明の効果】以上のように本発明によれば、支持基板
上に絶縁層を介して半導体層が張り合わされているウェ
ーハを所定の厚さに仕上げる際に、ウェーハ表面の周辺
部における支持基板と半導体層とがなす段差部を平坦化
レジストによって埋め込んでウェーハ表面を平坦化する
工程と、平坦化されたウェーハの半導体層及び平坦化レ
ジスト上に保護膜を形成する工程と、ウェーハ表面全面
を平坦化レジスト及び保護膜によって覆った状態でウェ
ーハの支持基板裏面を研磨し又は化学的にエッチングす
る工程とを有することにより、段差部の機械的強度が増
大し、また段差部の空隙がなくなるため、段差部の割れ
や欠け等をなくし、また段差部へのエッチング液の染み
込みをなくすることが可能になる。
上に絶縁層を介して半導体層が張り合わされているウェ
ーハを所定の厚さに仕上げる際に、ウェーハ表面の周辺
部における支持基板と半導体層とがなす段差部を平坦化
レジストによって埋め込んでウェーハ表面を平坦化する
工程と、平坦化されたウェーハの半導体層及び平坦化レ
ジスト上に保護膜を形成する工程と、ウェーハ表面全面
を平坦化レジスト及び保護膜によって覆った状態でウェ
ーハの支持基板裏面を研磨し又は化学的にエッチングす
る工程とを有することにより、段差部の機械的強度が増
大し、また段差部の空隙がなくなるため、段差部の割れ
や欠け等をなくし、また段差部へのエッチング液の染み
込みをなくすることが可能になる。
【００３１】これにより、ウェーハを所定の厚さに仕上
げる工程において、ウェーハ周辺部の段差部に起因する
不良の発生を防止することができ、従って製造歩留まり
の向上を実現することができる。
げる工程において、ウェーハ周辺部の段差部に起因する
不良の発生を防止することができ、従って製造歩留まり
の向上を実現することができる。
【図１】本発明の第１の実施例による半導体装置の製造
方法を説明するための工程図である。
方法を説明するための工程図である。
【図２】図１に示す半導体装置の製造方法に使用するレ
ジスト塗布装置を説明するための概略図である。
ジスト塗布装置を説明するための概略図である。
【図３】本発明の第２の実施例による半導体装置の製造
方法を説明するための工程図である。
方法を説明するための工程図である。
【図４】本発明の第３の実施例による半導体装置の製造
方法を説明するための工程図である。
方法を説明するための工程図である。
【図５】従来の半導体装置の製造方法を説明するための
工程図である。
工程図である。
【図６】従来の半導体装置の製造方法を説明するための
工程図である。
工程図である。
１０…支持基板 １２…絶縁層 １４…ＳＯＩ層 １６…ＳＯＩウェーハ １８…段差部 ２０…真空吸着用の孔 ２２…ステージ ２４…レジスト ２４ａ…平坦化レジスト ２４ｂ…保護レジスト ２６…レジスト滴下ノズル ２８…保護テープ ３０…支持基板 ３２…絶縁層 ３４…ＳＯＩ層 ３６…ＳＯＩウェーハ ３８…段差部 ４０…保護レジスト ４２…保護テープ ４４…空隙
Claims (4)
- 【請求項１】 支持基板上に絶縁層を介して半導体層が
張り合わされているウェーハを所定の厚さに仕上げる半
導体装置の製造方法において、 前記ウェーハ表面の周辺部における前記支持基板と前記
半導体層とがなす段差部を平坦化レジストによって埋め
込み、前記ウェーハ表面を平坦化する工程と、 平坦化された前記ウェーハの前記半導体層及び前記平坦
化レジスト上に保護膜を形成する工程と、 前記ウェーハ表面全面を前記平坦化レジスト及び前記保
護膜によって覆った状態で、前記ウェーハが所定の厚さ
になるまで、前記ウェーハの前記支持基板裏面を研磨し
又は化学的にエッチングする工程とを有することを特徴
とする半導体装置の製造方法。 - 【請求項２】 請求項１記載の半導体装置の製造方法に
おいて、 前記保護膜が、前記ウェーハの前記半導体層及び前記平
坦化レジスト上に塗布された保護レジストであることを
特徴とする半導体装置の製造方法。 - 【請求項３】 請求項１記載の半導体装置の製造方法に
おいて、 前記保護膜が、前記ウェーハの前記半導体層及び前記平
坦化レジスト上に張り付けられた保護テープであること
を特徴とする半導体装置の製造方法。 - 【請求項４】 請求項１記載の半導体装置の製造方法に
おいて、 前記保護膜が、前記ウェーハの前記半導体層及び前記平
坦化レジスト上に塗布された保護レジスト並びに前記保
護レジスト及び前記平坦化レジスト上に張り付けられた
保護テープであることを特徴とする半導体装置の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3868693A JPH06252109A (ja) | 1993-02-26 | 1993-02-26 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3868693A JPH06252109A (ja) | 1993-02-26 | 1993-02-26 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06252109A true JPH06252109A (ja) | 1994-09-09 |
Family
ID=12532183
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3868693A Withdrawn JPH06252109A (ja) | 1993-02-26 | 1993-02-26 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06252109A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004349649A (ja) * | 2003-05-26 | 2004-12-09 | Shinko Electric Ind Co Ltd | ウエハーの薄加工方法 |
| JP2006054349A (ja) * | 2004-08-12 | 2006-02-23 | Fuji Electric Holdings Co Ltd | 半導体装置の製造方法 |
| JP2011060893A (ja) * | 2009-09-08 | 2011-03-24 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| JP2012079910A (ja) * | 2010-10-01 | 2012-04-19 | Disco Abrasive Syst Ltd | 板状物の加工方法 |
| JP2012079911A (ja) * | 2010-10-01 | 2012-04-19 | Disco Abrasive Syst Ltd | 板状物の加工方法 |
| JP2018078149A (ja) * | 2016-11-07 | 2018-05-17 | 株式会社デンソー | 半導体ウエハおよびその製造方法 |
| JP2020013911A (ja) * | 2018-07-19 | 2020-01-23 | 東京エレクトロン株式会社 | 基板処理システム及び基板処理方法 |
-
1993
- 1993-02-26 JP JP3868693A patent/JPH06252109A/ja not_active Withdrawn
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004349649A (ja) * | 2003-05-26 | 2004-12-09 | Shinko Electric Ind Co Ltd | ウエハーの薄加工方法 |
| JP2006054349A (ja) * | 2004-08-12 | 2006-02-23 | Fuji Electric Holdings Co Ltd | 半導体装置の製造方法 |
| JP2011060893A (ja) * | 2009-09-08 | 2011-03-24 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| JP2012079910A (ja) * | 2010-10-01 | 2012-04-19 | Disco Abrasive Syst Ltd | 板状物の加工方法 |
| JP2012079911A (ja) * | 2010-10-01 | 2012-04-19 | Disco Abrasive Syst Ltd | 板状物の加工方法 |
| JP2018078149A (ja) * | 2016-11-07 | 2018-05-17 | 株式会社デンソー | 半導体ウエハおよびその製造方法 |
| JP2020013911A (ja) * | 2018-07-19 | 2020-01-23 | 東京エレクトロン株式会社 | 基板処理システム及び基板処理方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6204079B1 (en) | Selective transfer of elements from one support to another support | |
| US7262488B2 (en) | Substrate with enhanced properties for planarization | |
| KR101148050B1 (ko) | 플레이트들의 전달 방법 | |
| CN102194667A (zh) | 使用热机械作用通过修整制造多层结构的过程 | |
| JPH0636414B2 (ja) | 半導体素子形成用基板の製造方法 | |
| JP2833305B2 (ja) | 半導体基板の製造方法 | |
| JPH09326376A (ja) | 半導体装置の製造方法 | |
| US8807184B2 (en) | Reduction of edge chipping during wafer handling | |
| JPH10223497A (ja) | 貼り合わせ基板の作製方法 | |
| JPH07106285A (ja) | 半導体製造方法 | |
| JPH0485827A (ja) | 半導体装置の製造方法 | |
| JPH06252109A (ja) | 半導体装置の製造方法 | |
| JPH05226305A (ja) | 張合せウェハの製造方法 | |
| JPH10335195A (ja) | 張り合わせ基板の製造方法 | |
| JPH1126336A (ja) | 貼り合わせ半導体基板及びその製造方法 | |
| JPS63266830A (ja) | 表面平坦化方法 | |
| TWI766595B (zh) | 鍵合兩半導體結構的方法 | |
| JPH0629386A (ja) | 半導体装置の分割方法 | |
| JP3518083B2 (ja) | 基板の製造方法 | |
| JPH04354371A (ja) | 半導体装置の構造およびその製造方法 | |
| JPH02237066A (ja) | 半導体装置の製造方法 | |
| TW202236382A (zh) | 鍵合兩半導體結構的方法 | |
| JPH03188630A (ja) | 半導体基板の製法 | |
| JP2022164271A (ja) | 積層デバイスチップの製造方法 | |
| JPH04340719A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20000509 |