JP2022164271A - 積層デバイスチップの製造方法 - Google Patents

積層デバイスチップの製造方法 Download PDF

Info

Publication number
JP2022164271A
JP2022164271A JP2021069658A JP2021069658A JP2022164271A JP 2022164271 A JP2022164271 A JP 2022164271A JP 2021069658 A JP2021069658 A JP 2021069658A JP 2021069658 A JP2021069658 A JP 2021069658A JP 2022164271 A JP2022164271 A JP 2022164271A
Authority
JP
Japan
Prior art keywords
wafer
resin layer
groove
device chip
support
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2021069658A
Other languages
English (en)
Inventor
俊輔 寺西
Toshisuke Teranishi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Disco Corp
Original Assignee
Disco Abrasive Systems Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Disco Abrasive Systems Ltd filed Critical Disco Abrasive Systems Ltd
Priority to JP2021069658A priority Critical patent/JP2022164271A/ja
Priority to US17/656,737 priority patent/US20220336409A1/en
Priority to KR1020220042593A priority patent/KR20220143574A/ko
Priority to CN202210371977.9A priority patent/CN115223931A/zh
Priority to TW111113822A priority patent/TW202242976A/zh
Publication of JP2022164271A publication Critical patent/JP2022164271A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B28—WORKING CEMENT, CLAY, OR STONE
    • B28D—WORKING STONE OR STONE-LIKE MATERIALS
    • B28D5/00—Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor
    • B28D5/02—Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor by rotary tools, e.g. drills
    • B28D5/022—Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor by rotary tools, e.g. drills by cutting with discs or wheels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/074—Stacked arrangements of non-apertured devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/08145—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83862—Heat curing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06524—Electrical connections formed on device or on substrate, e.g. a deposited or grown layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H01L2225/06544—Design considerations for via connections, e.g. geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06565—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices having the same size and there being no auxiliary carrier between the devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Mechanical Engineering (AREA)
  • Dicing (AREA)
  • Particle Formation And Scattering Control In Inkjet Printers (AREA)
  • Laser Beam Processing (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

【課題】積層デバイスチップの側面への異物の付着を抑制できる新たな積層デバイスチップの製造方法を提供する。【解決手段】積層デバイスチップの製造方法は、第１支持体２１に固定された第１ウェーハ１１を裏面側から薄くして、第１溝１７に設けられた第１樹脂層１９を第１ウェーハ１１の裏面側に露出させる第１ウェーハ加工ステップと、第１ウェーハ１１の裏面側に露出した第１樹脂層１９と、第２ウェーハ３１の第２溝３７に設けられた第２樹脂層３９と、が重なるように、第１ウェーハ１１の裏面側と第２ウェーハ３１の表面側３１ａとを貼り合わせる貼り合わせステップと、第２ウェーハ３１を裏面３１ｂ側から薄くして、第２溝３７に設けられた第２樹脂層３９を第２ウェーハ３１の裏面３１ｂ側に露出させる第２ウェーハ加工ステップと、第１樹脂層１９と第２樹脂層３９とを切断することで、積層デバイスチップを製造する樹脂層切断ステップと、を含む。【選択図】図９

Description

本発明は、複数のデバイスチップが重ねられた構造を持つ積層デバイスチップの製造方法に関する。
携帯電話機やパーソナルコンピュータに代表される電子機器では、電子回路等のデバイスを備えるデバイスチップが必須の構成要素になっている。デバイスチップは、例えば、シリコン等の半導体材料でなるウェーハの表面を分割予定ライン（ストリート）で複数の領域に区画し、各領域にデバイスを形成した後、この分割予定ラインでウェーハを分割することにより得られる。
近年では、デバイスチップの更なる小型化及び高密度化を実現するために、デバイスが形成された複数のウェーハを厚みの方向に重ねて接着するウェーハオンウェーハ（Wafer On Wafer）と呼ばれる技術が実用化されている（例えば、特許文献１参照）。複数のウェーハを重ねて積層ウェーハを形成した後には、この積層ウェーハを分割予定ラインに沿って分割することで、複数のデバイスチップが重ねられた構造を持つ積層デバイスチップが得られる。
ところで、ウェーハオンウェーハに使用されるウェーハが薄くなると、積層ウェーハを切断して積層デバイスチップへと分割する際に、ウェーハが破損し易くなる。そこで、ウェーハの分割予定ラインに表面側から溝を形成し、このウェーハの表面を支持体に貼付してから、ウェーハを研削して裏面側に溝を露出させることで、ウェーハを複数のデバイスチップへと分割しながら薄くする方法を採用することが検討されている（例えば、特許文献２参照）。
特開２００８－１５３４９９号公報 特開２０１５－１１９１０９号公報
上述の方法により、支持体に支持された状態のデバイスチップを得た後には、例えば、同様の方法で得られる別のデバイスチップをこれに重ねることで、積層デバイスチップを形成することができる。ところが、この方法でデバイスチップを厚みの方向に重ねて積層デバイスチップを形成すると、隣接する２つの積層デバイスチップの間に隙間が形成される。
そのため、例えば、この方法で得られる積層デバイスチップに対して、更に、絶縁体による膜や金属による電極等を形成しようとすると、隙間に面する積層デバイスチップの側面にも、絶縁体や金属による異物が付着してしまう。そのため、上述の方法を採用する場合には、後に、積層デバイスチップに付着した異物を除去する工程が必要となっていた。
本発明はかかる問題点に鑑みてなされたものであり、その目的は、積層デバイスチップの側面への異物の付着を抑制できる新たな積層デバイスチップの製造方法を提供することである。
本発明の一側面によれば、複数の分割予定ラインによって区画された表面の複数の領域のそれぞれにデバイスが設けられたウェーハを用いて、複数のデバイスチップが重ねられた構造を持つ積層デバイスチップを製造する積層デバイスチップの製造方法であって、第１ウェーハの複数の分割予定ラインに沿って、該第１ウェーハの表面から、該第１ウェーハを分割して得られる第１デバイスチップの仕上がり厚さに相当する深さの第１溝を形成する第１溝形成ステップと、該第１ウェーハの該第１溝に第１樹脂層を形成する第１樹脂層形成ステップと、第２ウェーハの複数の分割予定ラインに沿って、該第２ウェーハの表面から、該第２ウェーハを分割して得られる第２デバイスチップの仕上がり厚さに相当する深さの第２溝を形成する第２溝形成ステップと、該第２ウェーハの該第２溝に第２樹脂層を形成する第２樹脂層形成ステップと、該第１ウェーハの表面側を、板状の第１支持体に固定する固定ステップと、該第１支持体に固定された該第１ウェーハを裏面側から該第１デバイスチップの仕上がり厚さに相当する厚さまで薄くして、該第１溝に設けられた該第１樹脂層を該第１ウェーハの裏面側に露出させる第１ウェーハ加工ステップと、該第１ウェーハの裏面側に露出した該第１樹脂層と、該第２ウェーハの該第２溝に設けられた該第２樹脂層と、が該第１ウェーハの裏面に垂直な方向から見て重なるように、該第１ウェーハの裏面側と該第２ウェーハの表面側とを貼り合わせる貼り合わせステップと、該第１ウェーハに貼り合わせられた該第２ウェーハを裏面側から該第２デバイスチップの仕上がり厚さに相当する厚さまで薄くして、該第２溝に設けられた該第２樹脂層を該第２ウェーハの裏面側に露出させる第２ウェーハ加工ステップと、該第１溝に沿って該第１樹脂層を切断し、該第２溝に沿って該第２樹脂層を切断することで、側面が該第１樹脂層に覆われた第１デバイスチップと、側面が該第２樹脂層に覆われた第２デバイスチップと、が重ねられた構造を持つ積層デバイスチップを製造する樹脂層切断ステップと、を含む積層デバイスチップの製造方法が提供される。
本発明の別の一側面によれば、複数の分割予定ラインによって区画された表面の複数の領域のそれぞれにデバイスが設けられたウェーハを用いて、複数のデバイスチップが重ねられた構造を持つ積層デバイスチップを製造する積層デバイスチップの製造方法であって、第１ウェーハの複数の分割予定ラインに沿って、該第１ウェーハの表面から、該第１ウェーハを分割して得られる第１デバイスチップの仕上がり厚さに相当する深さの第１溝を形成する第１溝形成ステップと、該第１ウェーハの該第１溝に第１樹脂層を形成する第１樹脂層形成ステップと、該第１ウェーハの表面側を、板状の第１支持体に固定する第１固定ステップと、該第１支持体に固定された該第１ウェーハを裏面側から該第１デバイスチップの仕上がり厚さに相当する厚さまで薄くして、該第１溝に設けられた該第１樹脂層を該第１ウェーハの裏面側に露出させる第１ウェーハ加工ステップと、第２ウェーハの複数の分割予定ラインに沿って、該第２ウェーハの表面から、該第２ウェーハを分割して得られる第２デバイスチップの仕上がり厚さに相当する深さの第２溝を形成する第２溝形成ステップと、該第２ウェーハの該第２溝に第２樹脂層を形成する第２樹脂層形成ステップと、該第２ウェーハの表面側を、板状の第２支持体に固定する第２固定ステップと、該第２支持体に固定された該第２ウェーハを裏面側から該第２デバイスチップの仕上がり厚さに相当する厚さまで薄くして、該第２溝に設けられた該第２樹脂層を該第２ウェーハの裏面側に露出させる第２ウェーハ加工ステップと、該第２ウェーハから該第２支持体を分離した上で、該第１ウェーハの裏面側に露出した該第１樹脂層と、該第２ウェーハの表面側に露出した該第２樹脂層と、が該第１ウェーハの裏面に垂直な方向から見て重なるように、該第１ウェーハの裏面側と該第２ウェーハの表面側とを貼り合わせる貼り合わせステップと、該第１溝に沿って該第１樹脂層を切断し、該第２溝に沿って該第２樹脂層を切断することで、側面が該第１樹脂層に覆われた第１デバイスチップと、側面が該第２樹脂層に覆われた第２デバイスチップと、が重ねられた構造を持つ積層デバイスチップを製造する樹脂層切断ステップと、を含む積層デバイスチップの製造方法が提供される。
本発明の更に別の一側面によれば、複数の分割予定ラインによって区画された表面の複数の領域のそれぞれにデバイスが設けられたウェーハを用いて、複数のデバイスチップが重ねられた構造を持つ積層デバイスチップを製造する積層デバイスチップの製造方法であって、第１ウェーハの複数の分割予定ラインに沿って、該第１ウェーハの表面から、該第１ウェーハを分割して得られる第１デバイスチップの仕上がり厚さに相当する深さの第１溝を形成する第１溝形成ステップと、該第１ウェーハの該第１溝に第１樹脂層を形成する第１樹脂層形成ステップと、該第１ウェーハの表面側を、板状の第１支持体に固定する第１固定ステップと、該第１支持体に固定された該第１ウェーハを裏面側から該第１デバイスチップの仕上がり厚さに相当する厚さまで薄くして、該第１溝に設けられた該第１樹脂層を該第１ウェーハの裏面側に露出させる第１ウェーハ加工ステップと、第２ウェーハの複数の分割予定ラインに沿って、該第２ウェーハの表面から、該第２ウェーハを分割して得られる第２デバイスチップの仕上がり厚さに相当する深さの第２溝を形成する第２溝形成ステップと、該第２ウェーハの該第２溝に第２樹脂層を形成する第２樹脂層形成ステップと、該第２ウェーハの表面側を、板状の第２支持体に固定する第２固定ステップと、該第２支持体に固定された該第２ウェーハを裏面側から該第２デバイスチップの仕上がり厚さに相当する厚さまで薄くして、該第２溝に設けられた該第２樹脂層を該第２ウェーハの裏面側に露出させる第２ウェーハ加工ステップと、該第１ウェーハの裏面側に露出した該第１樹脂層と、該第２ウェーハの裏面側に露出した該第２樹脂層と、が該第１ウェーハの裏面に垂直な方向から見て重なるように、該第１ウェーハの裏面側と該第２ウェーハの裏面側とを貼り合わせる貼り合わせステップと、該第２ウェーハから該第２支持体を分離した上で、該第１溝に沿って該第１樹脂層を切断し、該第２溝に沿って該第２樹脂層を切断することで、側面が該第１樹脂層に覆われた第１デバイスチップと、側面が該第２樹脂層に覆われた第２デバイスチップと、が重ねられた構造を持つ積層デバイスチップを製造する樹脂層切断ステップと、を含む積層デバイスチップの製造方法が提供される。
好ましくは、該第１ウェーハのデバイスと、該第１ウェーハに貼り合わせられた該第２ウェーハのデバイスと、を接続する貫通電極を形成する貫通電極形成ステップを更に含む。また、好ましくは、樹脂層切断ステップでは、該第１ウェーハから該第１支持体を分離した上で、該第１溝に沿って該第１樹脂層を切断し、該第２溝に沿って該第２樹脂層を切断する。
本発明の各側面にかかる積層デバイスチップの製造方法では、第１デバイスチップの仕上がり厚さに相当する深さの第１溝を第１ウェーハに形成した上で、この第１溝に第１樹脂層を形成し、また、第２デバイスチップの仕上がり厚さに相当する深さの第２溝を第２ウェーハに形成した上で、この第２溝に第２樹脂層を形成する。
そのため、第１ウェーハから得られる第１デバイスチップの側面と、第２ウェーハから得られる第２デバイスチップの側面とは、それぞれ、第１樹脂層と、第２樹脂層と、で覆われた状態になる。すなわち、第１デバイスチップと、第２デバイスチップと、が重ねられた構造を持つ積層デバイスチップの側面も、第１樹脂層と、第２樹脂層と、で覆われた状態になる。これにより、積層デバイスチップの側面への異物の付着を抑制できる。
また、第１ウェーハが第１デバイスチップの仕上がり厚さまで薄くなり、第２ウェーハが第２デバイスチップの仕上がり厚さまで薄くなると、第１ウェーハが第１デバイスチップへと分割され、第２ウェーハが第２デバイスチップへと分割される。そのため、第１溝に沿って第１樹脂層を切断し、第２溝に沿って第２樹脂層を切断するだけで、積層デバイスチップを完成させることができる。すなわち、積層デバイスチップへの切断の際に、第１ウェーハや第２ウェーハが破損することもない。
図１は、第１ウェーハを模式的に示す斜視図である。 図２は、第１ウェーハを模式的に示す断面図である。 図３は、第１溝が形成された第１ウェーハを模式的に示す断面図である。 図４は、第１溝に第１樹脂層が設けられた第１ウェーハを模式的に示す断面図である。 図５は、第１ウェーハが板状の第１支持体に固定される様子を示す断面図である。 図６は、第１支持体と、第１支持体に固定された第１ウェーハとを模式的に示す断面図である。 図７は、第１支持体と、薄くなった第１ウェーハとを模式的に示す断面図である。 図８は、第２ウェーハが第１ウェーハに貼り合わせられる様子を模式的に示す断面図である。 図９は、第１支持体と、第１ウェーハと、第１ウェーハに貼り合わせられた第２ウェーハとを模式的に示す断面図である。 図１０は、第１支持体と、第１ウェーハと、薄くなった第２ウェーハとを模式的に示す断面図である。 図１１は、第１支持体と、貫通電極が形成された第１ウェーハ及び第２ウェーハとを模式的に示す断面図である。 図１２は、第１支持体と、複数の積層デバイスチップとを模式的に示す断面図である。
以下、添付図面を参照しながら、本発明の実施形態について説明する。図１は、本実施形態にかかる積層デバイスチップの製造方法で使用される第１ウェーハ１１を模式的に示す斜視図であり、図２は、第１ウェーハ１１を模式的に示す断面図である。なお、図１及び図２では、本実施形態で使用される複数のウェーハのうちの第１ウェーハ１１のみを例示しているが、本実施形態で使用される第２ウェーハ３１（図８参照）の構造も同様である。
図１及び図２に示すように、第１ウェーハ１１は、例えば、シリコン（Ｓｉ）等の半導体を用いて円盤状に構成されており、概ね円形の表面１１ａ及び裏面１１ｂを備える。この第１ウェーハ１１の表面１１ａ側は、互いに交差する複数の分割予定ライン（ストリート）１３で複数の小領域に区画されており、各小領域には、ＩＣ（Integrated Circuit）等のデバイス１５が設けられている。
なお、本実施形態では、シリコン等の半導体でなる円盤状の第１ウェーハ１１を用いているが、第１ウェーハ１１の材質、形状、構造、大きさ等に制限はない。例えば、他の半導体、セラミックス、樹脂、金属等の材料でなる基板を第１ウェーハ１１として用いることもできる。同様に、デバイス１５の種類、数量、形状、構造、大きさ、配置等にも制限はない。
本実施形態にかかる積層デバイスチップの製造方法では、例えば、この第１ウェーハ１１の複数の分割予定ライン１３に沿って、第１ウェーハ１１の表面１１ａから、第１ウェーハ１１を分割して得られる第１デバイスチップの仕上がり厚さに相当する深さの第１溝を形成する（第１溝形成ステップ）。図３は、第１溝１７が形成された第１ウェーハ１１を模式的に示す断面図である。
第１溝１７を形成する際には、例えば、ダイヤモンド等の砥粒を樹脂等の結合剤で固定することにより得られる円環状（円盤状）の切削ブレード（切削工具）が使用される。具体的には、この切削ブレードを、概ね水平な回転軸の周りに回転（自転）させて、第１ウェーハ１１に切り込ませながら、切削ブレードと第１ウェーハ１１とを分割予定ライン１３に沿って相対的に移動させる。なお、第１ウェーハ１１と切削ブレードとが接触する加工点には、純水等の加工液が供給される。
本実施形態では、第１ウェーハ１１を分割して得られる第１デバイスチップの仕上がり厚さを僅かに超える深さまで、切削ブレードを第１ウェーハ１１に切り込ませる。これにより、第１ウェーハ１１を表面１１ａから切削して、第１デバイスチップの仕上がり厚さを僅かに超える深さの第１溝１７を形成できる。
ただし、第１溝１７を形成する方法に特段の制限はない。例えば、第１ウェーハ１１に吸収される波長のレーザービームを使用する、いわゆるアブレーション加工と呼ばれる方法で、第１ウェーハ１１に第１溝１７を形成することもできる。また、第１ウェーハ１１に対する高い反応性を持つ気体（プラズマを含む）や液体を使用するエッチングにより、第１ウェーハ１１に第１溝１７を形成しても良い。更に、これらの方法を任意に組み合わせて、第１ウェーハ１１に第１溝１７を形成することもできる。
全ての分割予定ライン１３に第１溝１７を形成した後には、この第１溝１７に液状の材料を充填し、第１樹脂層を形成する（第１樹脂層形成ステップ）。図４は、第１溝１７に第１樹脂層１９が設けられた第１ウェーハ１１を模式的に示す断面図である。液状の材料を第１溝１７に充填する際には、例えば、スピンコーティング、スプレーコーティング、スクリーン印刷、ディップコーティング、インクジェット等の方法が用いられる。もちろん、他の方法で第１溝１７に液状の材料を充填しても良い。
第１溝１７に充填される液状の材料としては、ある程度の高い耐熱性と、第１ウェーハ１１に近い熱膨張係数（代表的には、線膨張係数）と、を合わせ備える材料を用いることが望ましい。例えば、第１ウェーハ１１がシリコンを用いて構成されている場合には、ウェーハオンウェーハでウェーハ同士の貼り合わせに使用されるベンゾシクロブテン（ＢＣＢ）や、ファンアウトパッケージで使用されるモールド樹脂用の材料等を用いると良い。
ただし、第１溝１７に充填される液状の材料は、これらに限定されない。液状の材料を第１溝１７に充填した後には、例えば、加熱、乾燥、又は光の照射等の方法で液状の材料を硬化させる。これにより、第１ウェーハ１１の第１溝１７に、この第１溝１７の側面及び底面を覆う第１樹脂層１９が形成される。
本実施形態では、上述した方法と同様の方法で、第１ウェーハ１１とは別の第２ウェーハ３１にも第２溝３７（図８参照）と第２樹脂層３９（図８参照）とを形成する。すなわち、第２ウェーハ３１の複数の分割予定ライン（ストリート）に沿って、第２ウェーハ３１の表面３１ａ（図８参照）から、第２ウェーハ３１を分割して得られる第２デバイスチップの仕上がり厚さに相当する深さの第２溝３７を形成する（第２溝形成ステップ）。
本実施形態では、第２ウェーハ３１を表面３１ａから切削して、第２デバイスチップの仕上がり厚さを僅かに超える深さの第２溝３７を形成する。また、この第２溝３７に液状の材料を充填し、第２樹脂層３９を形成する（第２樹脂層形成ステップ）。第２溝３７に充填される液状の材料は、第１溝１７に充填される液状の材料と同様である。すなわち、ある程度の高い耐熱性と、第２ウェーハ３１に近い熱膨張係数（代表的には、線膨張係数）と、を合わせ備える材料を用いることが望ましい。
なお、第１溝１７の形成（第１溝形成ステップ）、第１樹脂層１９の形成（第１樹脂層形成ステップ）、第２溝３７の形成（第２溝形成ステップ）、及び、第２樹脂層３９の形成（第２樹脂層形成ステップ）は、本実施形態にかかる一連の工程に矛盾を生じない任意のタイミング及び順序で行うことができる。
例えば、第２ウェーハ３１に第２溝３７及び第２樹脂層３９を形成してから、第１ウェーハ１１に第１溝１７及び第１樹脂層１９を形成することもできる。また、第１溝１７及び第１樹脂層１９の形成と、第２溝３７及び第２樹脂層３９の形成と、が並列に行われても良い。
第１ウェーハ１１に第１溝１７及び第１樹脂層１９を形成した後には、この第１ウェーハ１１の表面１１ａ側を板状の第１支持体に固定する（固定ステップ）。図５は、第１ウェーハ１１が板状の第１支持体２１に固定される様子を示す断面図であり、図６は、第１支持体２１と、第１支持体２１に固定された第１ウェーハ１１とを模式的に示す断面図である。
第１支持体２１は、代表的には、樹脂でなる基板や、ガラスでなる基板、第１ウェーハ１１と同種又は異種のウェーハ等であり、第１ウェーハ１１を支持できる大きさに構成されている。具体的には、第１支持体２１は、第１ウェーハ１１の表面１１ａと同等か、又はそれ以上の大きさの表面２１ａ及び裏面２１ｂを有している。
第１ウェーハ１１の表面１１ａ側を第１支持体２１に固定する際には、例えば、図５に示すように、第１支持体２１の表面２１ａに、接着力を示す接着剤を含んだ接着層（仮接着層）２３が設けられる。接着層２３としては、完成した積層デバイスチップを第１支持体２１から適切に分離できるように、例えば、紫外線等の光や熱によって接着力が低下する液状の材料が使用される。
ただし、第１ウェーハ１１を固定する際に用いられる接着層２３は、これに限定されない。例えば、積層デバイスチップに合わせて第１支持体２１を切断し、第１支持体２１と積層デバイスチップとを含む完成品（チップ）を製造するような場合には、接着層２３として、長期にわたって接着力が低下し難い材料を使用しても良い。
第１支持体２１の表面２１ａに設けられた接着層２３に第１ウェーハ１１の表面１１ａ側を密着させることで、図６に示すように、第１ウェーハ１１が第１支持体２１に固定される。その後には、加熱、乾燥、又は光の照射等の方法で、接着層２３を硬化等させると良い。なお、この接着層２３は、第１支持体２１側ではなく、第１ウェーハ１１側に設けられることもある。
第１ウェーハ１１を第１支持体２１に固定した後には、この第１ウェーハ１１を裏面１１ｂ側から第１デバイスチップの仕上がり厚さに相当する厚さまで薄くして、第１溝１７に設けられた第１樹脂層１９を第１ウェーハ１１の裏面側に露出させる（第１ウェーハ加工ステップ）。図７は、第１支持体２１と、薄くなった第１ウェーハ１１とを模式的に示す断面図である。
第１ウェーハ１１を薄くする際には、例えば、ダイヤモンド等の砥粒を樹脂等の結合剤で固定することにより得られる研削用の砥石が下面側に設けられた円環状（円盤状）の研削ホイール（研削工具）が使用される。具体的には、研削ホイールと第１ウェーハ１１（第１支持体２１）とを、概ね鉛直な回転軸の周りにそれぞれ回転（自転）させながら、研削ホイールを下降させて、砥石を第１ウェーハ１１の裏面１１ｂに押し当てる。なお、第１ウェーハ１１と砥石とが接触する加工点には、純水等の加工液が供給される。
本実施形態では、第１ウェーハ１１を分割して得られる第１デバイスチップ２５の仕上がり厚さに相当する高さの位置（第１デバイスチップ２５の裏面２５ａに相当する高さの位置）まで、砥石の下面を下降させる。これにより、第１ウェーハ１１を裏面１１ｂ側から研削して、第１デバイスチップ２５の仕上がり厚さに相当する厚さまで薄くできる。
その結果、図７に示すように、第１溝１７の底部が除去され、第１溝１７に設けられた第１樹脂層１９が第１ウェーハ１１の裏面側（第１デバイスチップ２５の裏面２５ａ側）に露出することになる。つまり、第１ウェーハ１１は、分割予定ライン１３に形成された第１溝１７に沿って、複数の第１デバイスチップ２５へと分割される。
なお、第１ウェーハ１１を薄くする方法に特段の制限はない。例えば、発泡ポリウレタンに代表される樹脂や不織布等でなる研磨パッド（研磨工具）を使用する研磨により、第１ウェーハ１１を薄くすることもできる。第１ウェーハ１１に対する高い反応性を持つ気体（プラズマを含む）や液体を使用するエッチングにより、第１ウェーハ１１を薄くしても良い。更に、これらの方法を任意に組み合わせて、第１ウェーハ１１を薄くしても良い。
第１ウェーハ１１を薄くした後には、この第１ウェーハ１１の裏面側（第１デバイスチップ２５の裏面２５ａ側）に、第２樹脂層３９が設けられた状態の第２ウェーハ３１の表面３１ａ側を貼り合わせる（貼り合わせステップ）。図８は、第２ウェーハ３１が第１ウェーハ１１に貼り合わせられる様子を模式的に示す断面図であり、図９は、第１支持体２１と、第１ウェーハ１１と、第１ウェーハ１１に貼り合わせられた第２ウェーハ３１とを模式的に示す断面図である。
第１ウェーハ１１の裏面側に第２ウェーハ３１の表面３１ａ側を貼り合わせる際には、図８に示すように、第１ウェーハ１１の裏面に、接着力を示す接着剤を含んだ接着層２７が設けられる。接着層２７としては、例えば、ベンゾシクロブテン（ＢＣＢ）のような、長期にわたって接着力が低下し難い接着剤を含む液状の材料が使用される。
ただし、第１ウェーハ１１と第２ウェーハ３１との貼り合わせに用いられる接着層２７は、これに限定されない。第１ウェーハ１１の裏面（第１デバイスチップ２５の裏面２５ａ側）に設けられた接着層２７に第２ウェーハ３１の表面３１ａ側を密着させることで、図９に示すように、第１ウェーハ１１と第２ウェーハ３１とが貼り合わせられる。
具体的には、第１ウェーハ１１の裏面側に露出した第１樹脂層１９と、第２ウェーハ３１の第２溝３７に設けられた第２樹脂層３９と、が第１ウェーハ１１の裏面に垂直な方向から見て重なるように、第１ウェーハ１１の裏面側と第２ウェーハ３１の表面３１ａ側とを貼り合わせる。
つまり、第１デバイスチップ２５の裏面２５ａに対して、第２ウェーハ３１のデバイス３５を重ねるように、第１ウェーハ１１の裏面側と第２ウェーハ３１の表面３１ａ側とを貼り合わせる。その後には、加熱、乾燥、又は光の照射等の方法で、接着層２７を硬化等させると良い。なお、この接着層２７は、第１ウェーハ１１側ではなく、第２ウェーハ３１側に設けられることもある。
また、上述のような接着剤を含む接着層２７を用いずに、第１ウェーハ１１と第２ウェーハ３１とを貼り合わせても良い。例えば、第１ウェーハ１１の裏面側と第２ウェーハ３１の表面３１ａ側とに薄い酸化膜を形成し、この酸化膜同士を接触させて接合させることにより、第１ウェーハ１１と第２ウェーハ３１とを貼り合わせることができる。なお、酸化膜同士を接合させた後には、加熱等の方法で接合を強化すると良い。
第１ウェーハ１１の裏面側に第２ウェーハ３１の表面３１ａ側を貼り合わせた後には、この第２ウェーハ３１を裏面３１ｂ側から第２デバイスチップの仕上がり厚さに相当する厚さまで薄くして、第２溝３７に設けられた第２樹脂層３９を第２ウェーハ３１の裏面側に露出させる（第２ウェーハ加工ステップ）。図１０は、第１支持体２１と、第１ウェーハ１１と、薄くなった第２ウェーハ３１とを模式的に示す断面図である。
第２ウェーハ３１を薄くする方法は、第１ウェーハ１１を薄くする方法と同様である。すなわち、研削ホイール（研削工具）を使用する研削、研磨パッド（研磨工具）を使用する研磨、又は第２ウェーハ３１に対する高い反応性を持つ気体（プラズマを含む）や液体を使用するエッチング等の方法が用いられる。
本実施形態では、第１ウェーハ１１の場合と同様に、第２ウェーハ３１を分割して得られる第２デバイスチップ４５の仕上がり厚さに相当する厚さまで第２ウェーハ３１を研削して薄くする。その結果、図１０に示すように、第２溝３７の底部が除去され、第２溝３７に設けられた第２樹脂層３９が第２ウェーハ３１の裏面側（第２デバイスチップ４５の裏面４５ａ側）に露出することになる。つまり、第２ウェーハ３１は、分割予定ラインに形成された第２溝３７に沿って、複数の第２デバイスチップ４５へと分割される。
第２ウェーハ３１を薄くした後には、第１ウェーハ１１（第１デバイスチップ２５）のデバイス１５と、第１ウェーハ１１に貼り合わせられた第２ウェーハ３１（第２デバイスチップ４５）のデバイス３５と、を接続する貫通電極を形成する（貫通電極形成ステップ）。図１１は、第１支持体２１と、貫通電極４７が形成された第１ウェーハ１１及び第２ウェーハ３１とを模式的に示す断面図である。
デバイス１５とデバイス３５とを接続する貫通電極４７を形成する際には、まず、第２デバイスチップ４５の裏面４５ａ側から、貫通電極４７の形成予定領域に、少なくとも第２デバイスチップ４５を貫通して第１デバイスチップ２５のデバイス１５に達する貫通孔を形成する。貫通孔を形成する方法に特段の制限はないが、例えば、フォトリソグラフィにより得られるマスクを利用するエッチング等の方法を用いると良い。
デバイス１５に達する貫通孔を形成した後には、この貫通孔に、デバイス１５とデバイス３５とを接続する貫通電極４７を形成する。貫通電極４７を形成する方法に特段の制限はないが、例えば、めっき、スパッタリング、ＣＶＤ（Chemical Vapor Deposition）等の方法を用いて、貫通電極４７を構成する導電性の金属を貫通孔に充填すると良い。
本実施形態では、第１ウェーハ１１の第１溝１７に第１樹脂層１９を設けることで、第１ウェーハ１１を分割して得られる第１デバイスチップ２５の側面を第１樹脂層１９で覆っている。同様に、第２ウェーハ３１の第２溝３７に第２樹脂層３９を設けることで、第２ウェーハ３１を分割して得られる第２デバイスチップ４５の側面を第２樹脂層３９で覆っている。よって、貫通電極４７を形成する際に、第１デバイスチップ２５の側面や第２デバイスチップ４５の側面等に、金属による異物が付着することがない。
貫通電極４７を形成した後には、第１溝１７に沿って第１樹脂層１９を切断し、第２溝３７に沿って第２樹脂層３９を切断することで、第１デバイスチップ２５と第２デバイスチップ４５とが重ねられた構造を持つ積層デバイスチップを製造する（樹脂層切断ステップ）。図１２は、第１支持体２１と、複数の積層デバイスチップ５１とを模式的に示す断面図である。
第１樹脂層１９と第２樹脂層３９とを切断する際には、例えば、ダイヤモンド等の砥粒を樹脂等の結合剤で固定することにより得られる円環状（円盤状）の切削ブレード（切削工具）が使用される。ただし、この切削ブレードの幅は、第１溝１７や第２溝３７を形成する際に使用される切削ブレードの幅よりも狭い。
具体的には、この切削ブレードを、概ね水平な回転軸の周りに回転（自転）させて、第１樹脂層１９及び第２樹脂層３９に切り込ませながら、第１溝１７及び第２溝３７に沿って、第１ウェーハ１１及び第２ウェーハ３１と切削ブレードとを相対的に移動させる。なお、第１樹脂層１９及び第２樹脂層３９と切削ブレードとが接触する加工点には、純水等の加工液が供給される。
本実施形態では、第１デバイスチップ２５の側面や第２デバイスチップ４５の側面を加工しないように、かつ、第１樹脂層１９と第２樹脂層３９とを完全に切断できるように、第１樹脂層１９と第２樹脂層３９とに切削ブレードを切り込ませる。これにより、第１樹脂層１９と第２樹脂層３９とを切断するカーフ４９を形成し、側面が第１樹脂層１９に覆われた第１デバイスチップ２５と、側面が第２樹脂層３９に覆われた第２デバイスチップ４５と、が重ねられた構造を持つ積層デバイスチップ５１を製造できる。
ただし、第１樹脂層１９と第２樹脂層３９とを切断する方法に特段の制限はない。例えば、第１樹脂層１９と第２樹脂層３９とに吸収される波長のレーザービームを使用する、いわゆるアブレーション加工と呼ばれる方法で、第１樹脂層１９と第２樹脂層３９とを切断することもできる。第１樹脂層１９と第２樹脂層３９とを切断した後には、接着層２３の接着力を低下させて、積層デバイスチップ５１を第１支持体２１から分離すると良い。
以上のように、本実施形態にかかる積層デバイスチップの製造方法では、第１デバイスチップ２５の仕上がり厚さに相当する深さの第１溝１７を第１ウェーハ１１に形成した上で、この第１溝１７に第１樹脂層１９を形成し、また、第２デバイスチップ４５の仕上がり厚さに相当する深さの第２溝３７を第２ウェーハ３１に形成した上で、この第２溝３７に第２樹脂層３９を形成する。
そのため、第１ウェーハ１１から得られる第１デバイスチップ２５の側面と、第２ウェーハ３１から得られる第２デバイスチップ４５の側面とは、それぞれ、第１樹脂層１９と、第２樹脂層３９と、で覆われた状態になる。すなわち、第１デバイスチップ２５と、第２デバイスチップ４５と、が重ねられた構造を持つ積層デバイスチップ５１の側面も、第１樹脂層１９と、第２樹脂層３９と、で覆われた状態になる。これにより、積層デバイスチップ５１の側面への異物の付着を抑制できる。
また、第１ウェーハ１１が第１デバイスチップ２５の仕上がり厚さまで薄くなり、第２ウェーハ３１が第２デバイスチップ４５の仕上がり厚さまで薄くなると、第１ウェーハ１１が第１デバイスチップ２５へと分割され、第２ウェーハ３１が第２デバイスチップ４５へと分割される。そのため、第１溝１７に沿って第１樹脂層１９を切断し、第２溝３７に沿って第２樹脂層３９を切断するだけで、積層デバイスチップ５１を完成させることができる。すなわち、積層デバイスチップ５１への切断の際に、第１ウェーハ１１や第２ウェーハ３１が破損することもない。
なお、本発明は、上述した実施形態の記載に制限されず種々変更して実施可能である。例えば、上述した実施形態では、薄く加工される前の第２ウェーハ３１を第１ウェーハ１１に貼り合わせているが、第２ウェーハ３１を薄く加工した上で第１ウェーハ１１に貼り合わせても良い。この変形例では、第１ウェーハ１１の表面１１ａ側を第１支持体２１に固定（第１固定ステップ）する場合と同様の手順で、第２樹脂層３９が設けられた第２ウェーハ３１の表面３１ａ側を第２支持体（不図示）に固定する（第２固定ステップ）。
第１ウェーハ１１を第１支持体２１に固定した後には、第１ウェーハ１１を裏面１１ｂ側から第１デバイスチップ２５の仕上がり厚さに相当する厚さまで薄くして、第１溝１７に設けられた第１樹脂層１９を第１ウェーハ１１の裏面側に露出させる（第１ウェーハ加工ステップ）。
そして、第２ウェーハ３１を第２支持体に固定した後には、第２ウェーハ３１を裏面３１ｂ側から第２デバイスチップ４５の仕上がり厚さに相当する厚さまで薄くして、第２溝３７に設けられた第２樹脂層３９を第２ウェーハ３１の裏面側に露出させる（第２ウェーハ加工ステップ）。
第１ウェーハ１１と第２ウェーハ３１とを薄くした後には、例えば、第２ウェーハ３１から第２支持体を分離した上で、第１ウェーハ１１の裏面側と第２ウェーハ３１の表面３１ａ側とを貼り合わせる（貼り合わせステップ）。より具体的には、第１ウェーハ１１の裏面側に露出した第１樹脂層１９と、第２ウェーハ３１の表面３１ａ側に露出した第２樹脂層３９と、が第１ウェーハ１１の裏面に垂直な方向から見て重なるように、第１ウェーハ１１の裏面側と第２ウェーハ３１の表面３１ａ側とを貼り合わせる。
なお、第２ウェーハ３１から第２支持体を分離する際には、第２ウェーハ３１の裏面側にダイシングテープを貼付し、ダイシングテープを介して第２ウェーハ３１を支持すると良い。第１ウェーハ１１と第２ウェーハ３１との貼り合わせに用いられる接着層は、上述した実施形態の接着層２７と同様である。
第１ウェーハ１１と第２ウェーハ３１とを貼り合わせた後には、必要に応じて貫通電極を形成する（貫通電極形成ステップ）。そして、第１溝１７に沿って第１樹脂層１９を切断し、第２溝３７に沿って第２樹脂層３９を切断することで、第１デバイスチップ２５と第２デバイスチップ４５とが重ねられた構造を持つ積層デバイスチップを製造する（樹脂層切断ステップ）。
なお、この変形例では、第１ウェーハ１１と第２ウェーハ３１とを薄くした後に、第２ウェーハ３１から第２支持体を分離した上で、第１ウェーハ１１の裏面側と第２ウェーハ３１の表面３１ａ側とを貼り合わせているが、第２ウェーハ３１から第２支持体を分離することなく、第１ウェーハ１１と第２ウェーハ３１とを貼り合わせても良い。
この場合には、第１ウェーハ１１の裏面側に露出した第１樹脂層１９と、第２ウェーハ３１の裏面側に露出した第２樹脂層３９と、が第１ウェーハ１１の裏面に垂直な方向から見て重なるように、第１ウェーハ１１の裏面側と第２ウェーハ３１の裏面側とを貼り合わせることになる（貼り合わせステップ）。
そして、その後、第２ウェーハ３１から第２支持体を分離した上で、第１溝１７に沿って第１樹脂層１９を切断し、第２溝３７に沿って第２樹脂層３９を切断すれば良い（樹脂層切断ステップ）。この場合にも、同様に、側面が第１樹脂層１９に覆われた第１デバイスチップ２５と、側面が第２樹脂層３９に覆われた第２デバイスチップ４５と、が重ねられた構造を持つ積層デバイスチップが得られる。
また、上述した実施形態及び変形例では、第１ウェーハ１１（及び第２ウェーハ３１）が第１支持体２１に固定された状態で、第１樹脂層１９と第２樹脂層３９とを切断しているが、第１ウェーハ１１から第１支持体２１を分離した上で、第１樹脂層１９と第２樹脂層３９とを切断しても良い。
また、上述した実施形態及び変形例では、デバイス１５とデバイス３５とを接続する貫通電極４７を形成しているが、この貫通電極４７は、必ずしも形成されなくて良い。例えば、デバイス１５とデバイス３５とを接続するための電極等が予め設けられている場合には、貫通電極４７の形成にかかる工程を省略できる。
また、上述した実施形態及び変形例では、２つのウェーハを貼り合わせることにより、２つのデバイスチップが重ねられた構造の積層デバイスチップを形成しているが、同様の方法で３つ以上のウェーハを貼り合わせることにより、３つ以上のデバイスチップが重ねられた構造の積層デバイスチップを形成することもできる。
その他、上述の実施形態及び変形例にかかる構造、方法等は、本発明の目的の範囲を逸脱しない限りにおいて適宜変更して実施できる。
１１ ：第１ウェーハ
１１ａ ：表面
１１ｂ ：裏面
１３ ：分割予定ライン
１５ ：デバイス
１７ ：第１溝
１９ ：第１樹脂層
２１ ：第１支持体
２１ａ ：表面
２１ｂ ：裏面
２３ ：接着層
２５ ：第１デバイスチップ
２５ａ ：裏面
２７ ：接着層
３１ ：第２ウェーハ
３１ａ ：表面
３１ｂ ：裏面
３５ ：デバイス
３７ ：第２溝
３９ ：第２樹脂層
４５ ：第２デバイスチップ
４５ａ ：裏面
４７ ：貫通電極
４９ ：カーフ
５１ ：積層デバイスチップ

Claims (5)

  1. 複数の分割予定ラインによって区画された表面の複数の領域のそれぞれにデバイスが設けられたウェーハを用いて、複数のデバイスチップが重ねられた構造を持つ積層デバイスチップを製造する積層デバイスチップの製造方法であって、
    第１ウェーハの複数の分割予定ラインに沿って、該第１ウェーハの表面から、該第１ウェーハを分割して得られる第１デバイスチップの仕上がり厚さに相当する深さの第１溝を形成する第１溝形成ステップと、
    該第１ウェーハの該第１溝に第１樹脂層を形成する第１樹脂層形成ステップと、
    第２ウェーハの複数の分割予定ラインに沿って、該第２ウェーハの表面から、該第２ウェーハを分割して得られる第２デバイスチップの仕上がり厚さに相当する深さの第２溝を形成する第２溝形成ステップと、
    該第２ウェーハの該第２溝に第２樹脂層を形成する第２樹脂層形成ステップと、
    該第１ウェーハの表面側を、板状の第１支持体に固定する固定ステップと、
    該第１支持体に固定された該第１ウェーハを裏面側から該第１デバイスチップの仕上がり厚さに相当する厚さまで薄くして、該第１溝に設けられた該第１樹脂層を該第１ウェーハの裏面側に露出させる第１ウェーハ加工ステップと、
    該第１ウェーハの裏面側に露出した該第１樹脂層と、該第２ウェーハの該第２溝に設けられた該第２樹脂層と、が該第１ウェーハの裏面に垂直な方向から見て重なるように、該第１ウェーハの裏面側と該第２ウェーハの表面側とを貼り合わせる貼り合わせステップと、
    該第１ウェーハに貼り合わせられた該第２ウェーハを裏面側から該第２デバイスチップの仕上がり厚さに相当する厚さまで薄くして、該第２溝に設けられた該第２樹脂層を該第２ウェーハの裏面側に露出させる第２ウェーハ加工ステップと、
    該第１溝に沿って該第１樹脂層を切断し、該第２溝に沿って該第２樹脂層を切断することで、側面が該第１樹脂層に覆われた該第１デバイスチップと、側面が該第２樹脂層に覆われた該第２デバイスチップと、が重ねられた構造を持つ積層デバイスチップを製造する樹脂層切断ステップと、を含む積層デバイスチップの製造方法。
  2. 複数の分割予定ラインによって区画された表面の複数の領域のそれぞれにデバイスが設けられたウェーハを用いて、複数のデバイスチップが重ねられた構造を持つ積層デバイスチップを製造する積層デバイスチップの製造方法であって、
    第１ウェーハの複数の分割予定ラインに沿って、該第１ウェーハの表面から、該第１ウェーハを分割して得られる第１デバイスチップの仕上がり厚さに相当する深さの第１溝を形成する第１溝形成ステップと、
    該第１ウェーハの該第１溝に第１樹脂層を形成する第１樹脂層形成ステップと、
    該第１ウェーハの表面側を、板状の第１支持体に固定する第１固定ステップと、
    該第１支持体に固定された該第１ウェーハを裏面側から該第１デバイスチップの仕上がり厚さに相当する厚さまで薄くして、該第１溝に設けられた該第１樹脂層を該第１ウェーハの裏面側に露出させる第１ウェーハ加工ステップと、
    第２ウェーハの複数の分割予定ラインに沿って、該第２ウェーハの表面から、該第２ウェーハを分割して得られる第２デバイスチップの仕上がり厚さに相当する深さの第２溝を形成する第２溝形成ステップと、
    該第２ウェーハの該第２溝に第２樹脂層を形成する第２樹脂層形成ステップと、
    該第２ウェーハの表面側を、板状の第２支持体に固定する第２固定ステップと、
    該第２支持体に固定された該第２ウェーハを裏面側から該第２デバイスチップの仕上がり厚さに相当する厚さまで薄くして、該第２溝に設けられた該第２樹脂層を該第２ウェーハの裏面側に露出させる第２ウェーハ加工ステップと、
    該第２ウェーハから該第２支持体を分離した上で、該第１ウェーハの裏面側に露出した該第１樹脂層と、該第２ウェーハの表面側に露出した該第２樹脂層と、が該第１ウェーハの裏面に垂直な方向から見て重なるように、該第１ウェーハの裏面側と該第２ウェーハの表面側とを貼り合わせる貼り合わせステップと、
    該第１溝に沿って該第１樹脂層を切断し、該第２溝に沿って該第２樹脂層を切断することで、側面が該第１樹脂層に覆われた該第１デバイスチップと、側面が該第２樹脂層に覆われた該第２デバイスチップと、が重ねられた構造を持つ積層デバイスチップを製造する樹脂層切断ステップと、を含む積層デバイスチップの製造方法。
  3. 複数の分割予定ラインによって区画された表面の複数の領域のそれぞれにデバイスが設けられたウェーハを用いて、複数のデバイスチップが重ねられた構造を持つ積層デバイスチップを製造する積層デバイスチップの製造方法であって、
    第１ウェーハの複数の分割予定ラインに沿って、該第１ウェーハの表面から、該第１ウェーハを分割して得られる第１デバイスチップの仕上がり厚さに相当する深さの第１溝を形成する第１溝形成ステップと、
    該第１ウェーハの該第１溝に第１樹脂層を形成する第１樹脂層形成ステップと、
    該第１ウェーハの表面側を、板状の第１支持体に固定する第１固定ステップと、
    該第１支持体に固定された該第１ウェーハを裏面側から該第１デバイスチップの仕上がり厚さに相当する厚さまで薄くして、該第１溝に設けられた該第１樹脂層を該第１ウェーハの裏面側に露出させる第１ウェーハ加工ステップと、
    第２ウェーハの複数の分割予定ラインに沿って、該第２ウェーハの表面から、該第２ウェーハを分割して得られる第２デバイスチップの仕上がり厚さに相当する深さの第２溝を形成する第２溝形成ステップと、
    該第２ウェーハの該第２溝に第２樹脂層を形成する第２樹脂層形成ステップと、
    該第２ウェーハの表面側を、板状の第２支持体に固定する第２固定ステップと、
    該第２支持体に固定された該第２ウェーハを裏面側から該第２デバイスチップの仕上がり厚さに相当する厚さまで薄くして、該第２溝に設けられた該第２樹脂層を該第２ウェーハの裏面側に露出させる第２ウェーハ加工ステップと、
    該第１ウェーハの裏面側に露出した該第１樹脂層と、該第２ウェーハの裏面側に露出した該第２樹脂層と、が該第１ウェーハの裏面に垂直な方向から見て重なるように、該第１ウェーハの裏面側と該第２ウェーハの裏面側とを貼り合わせる貼り合わせステップと、
    該第２ウェーハから該第２支持体を分離した上で、該第１溝に沿って該第１樹脂層を切断し、該第２溝に沿って該第２樹脂層を切断することで、側面が該第１樹脂層に覆われた該第１デバイスチップと、側面が該第２樹脂層に覆われた該第２デバイスチップと、が重ねられた構造を持つ積層デバイスチップを製造する樹脂層切断ステップと、を含む積層デバイスチップの製造方法。
  4. 該第１ウェーハのデバイスと、該第１ウェーハに貼り合わせられた該第２ウェーハのデバイスと、を接続する貫通電極を形成する貫通電極形成ステップを更に含む請求項１から請求項３のいずれかに記載の積層デバイスチップの製造方法。
  5. 樹脂層切断ステップでは、該第１ウェーハから該第１支持体を分離した上で、該第１溝に沿って該第１樹脂層を切断し、該第２溝に沿って該第２樹脂層を切断する請求項１から請求項４のいずれかに記載の積層デバイスチップの製造方法。
JP2021069658A 2021-04-16 2021-04-16 積層デバイスチップの製造方法 Pending JP2022164271A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2021069658A JP2022164271A (ja) 2021-04-16 2021-04-16 積層デバイスチップの製造方法
US17/656,737 US20220336409A1 (en) 2021-04-16 2022-03-28 Laminated device chip manufacturing method
KR1020220042593A KR20220143574A (ko) 2021-04-16 2022-04-06 적층 디바이스칩의 제조 방법
CN202210371977.9A CN115223931A (zh) 2021-04-16 2022-04-11 层叠器件芯片的制造方法
TW111113822A TW202242976A (zh) 2021-04-16 2022-04-12 層積元件晶片的製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021069658A JP2022164271A (ja) 2021-04-16 2021-04-16 積層デバイスチップの製造方法

Publications (1)

Publication Number Publication Date
JP2022164271A true JP2022164271A (ja) 2022-10-27

Family

ID=83601676

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021069658A Pending JP2022164271A (ja) 2021-04-16 2021-04-16 積層デバイスチップの製造方法

Country Status (5)

Country Link
US (1) US20220336409A1 (ja)
JP (1) JP2022164271A (ja)
KR (1) KR20220143574A (ja)
CN (1) CN115223931A (ja)
TW (1) TW202242976A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024101030A1 (ja) * 2022-11-11 2024-05-16 タツモ株式会社 積層デバイスの製造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008153499A (ja) 2006-12-19 2008-07-03 Sharp Corp 半導体装置の製造方法
JP6341554B2 (ja) 2013-12-19 2018-06-13 国立大学法人東京工業大学 半導体装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024101030A1 (ja) * 2022-11-11 2024-05-16 タツモ株式会社 積層デバイスの製造方法

Also Published As

Publication number Publication date
KR20220143574A (ko) 2022-10-25
US20220336409A1 (en) 2022-10-20
CN115223931A (zh) 2022-10-21
TW202242976A (zh) 2022-11-01

Similar Documents

Publication Publication Date Title
JP6504750B2 (ja) ウェーハの加工方法
TWI479553B (zh) 半導體晶粒分離方法及半導體晶粒區塊或半導體晶粒列的陣列
JP5943544B2 (ja) 積層デバイスの製造方法及び積層デバイス
TW201906022A (zh) 不同厚度晶粒之晶圓接合的方法
TWI767022B (zh) 基板處理方法及基板處理系統
US10933618B2 (en) Carrier plate removing method
US10804131B2 (en) Carrier plate removing method
JP2022164271A (ja) 積層デバイスチップの製造方法
JP5748198B2 (ja) 積層デバイスの製造方法及び積層デバイス
JP4528758B2 (ja) 転写テープ及びこの転写テープを用いた半導体装置の製造方法
JP5223215B2 (ja) ウェハー構造体及びその製造方法
JP7262904B2 (ja) キャリア板の除去方法
JP6349121B2 (ja) 積層デバイスの製造方法
TWI805872B (zh) 晶圓的加工方法
JP2013247133A (ja) 表面保護テープの貼着方法
JP7171138B2 (ja) デバイスチップの製造方法
JP6991673B2 (ja) 剥離方法
JP7262903B2 (ja) キャリア板の除去方法
JP2023018321A (ja) キャリア板の除去方法
US20230207303A1 (en) Semiconductor packaging method
JP4874769B2 (ja) 表面保護テープ及びこの表面保護テープを用いた半導体装置の製造方法
JP2022147411A (ja) パッケージデバイスの製造方法
KR20230132694A (ko) 패키지 디바이스의 제조 방법
TW202238941A (zh) 半導體裝置的製造方法、及半導體裝置
TW202314791A (zh) 層積元件晶片的製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20240219