JP2016004795A - 貼り合わせウェーハ形成方法 - Google Patents

貼り合わせウェーハ形成方法 Download PDF

Info

Publication number
JP2016004795A
JP2016004795A JP2014122053A JP2014122053A JP2016004795A JP 2016004795 A JP2016004795 A JP 2016004795A JP 2014122053 A JP2014122053 A JP 2014122053A JP 2014122053 A JP2014122053 A JP 2014122053A JP 2016004795 A JP2016004795 A JP 2016004795A
Authority
JP
Japan
Prior art keywords
wafer
center position
outer peripheral
bonding
wafers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014122053A
Other languages
English (en)
Other versions
JP6298723B2 (ja
Inventor
祥一 児玉
Shoichi Kodama
祥一 児玉
展秀 前田
Nobuhide Maeda
展秀 前田
ヨンソク キム
Yong Suk Kim
ヨンソク キム
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Disco Corp
Original Assignee
Disco Abrasive Systems Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Disco Abrasive Systems Ltd filed Critical Disco Abrasive Systems Ltd
Priority to JP2014122053A priority Critical patent/JP6298723B2/ja
Publication of JP2016004795A publication Critical patent/JP2016004795A/ja
Application granted granted Critical
Publication of JP6298723B2 publication Critical patent/JP6298723B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32135Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319Arrangement of the layer connectors prior to mounting
    • H01L2224/83191Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body

Abstract

【課題】薄化された複数のウェーハを破損させることなく、良好に積層すること。
【解決手段】貼り合わせウェーハ形成方法は、複数のウェーハ(11)を薄化してベースウェーハ(21)に貼り合わせて貼り合わせウェーハ(51)を形成する方法であり、ウェーハのデバイス領域(A1)に形成されたアライメントマーク(14)を基準に、デバイス領域の中心位置(C1)を算出するステップと、デバイス領域の中心位置を基準にウェーハの外周の面取り部(15)を除去するステップと、ウェーハの裏面(11b)側を研削して薄化するステップと、アライメントマークによってベースウェーハ上に複数のウェーハを積層するステップとを有する構成にした。
【選択図】図6

Description

本発明は、複数のデバイスが積層されるように、複数のウェーハを貼り合わせる貼り合わせウェーハ形成方法に関する。
近年、新たな三次元実装技術として、ワイヤボンディングの代わりにSi貫通電極(Through−Silicon Via:TSV)を用いた実装技術が注目されている。TSV技術を用いると、配線長がワイヤより短いため配線抵抗やインダクタンスが大幅に低減でき、消費電力も大幅に低減できるというメリットがある。デバイスチップの積層方法としては、複数のウェーハ同士を積層し、積層したウェーハを貫くように貫通電極を形成して、ウェーハ同士を接続する積層方法(Wafer on Wafer:WOW)が開発されつつある(例えば、特許文献1参照)。
この積層方法においては、赤外線カメラ等の撮像手段によって、上下に積層される複数のウェーハの位置合わせが行われる。この場合、手前側(上側)のウェーハの表面上に形成されたアライメントマークが撮像手段によって撮像されると共に、手前側のウェーハを透過して奥側(下側)のウェーハの表面上に形成されたアライメントマークが撮像手段によって撮像される。そして、撮像手段による撮像画像に基づいて、双方のウェーハのアライメントマーク同士を合致させるようにして、複数のウェーハの位置合わせ作業(アライメント)が実施される。
また、ウェーハの外周には製造工程中における割れや発塵防止のために面取り加工が施されている。このようなウェーハが薄化されると、面取りされたウェーハの外周がナイフエッジ状になって脆くなり、外周側から欠けが生じてウェーハが破損するおそれがある。このため、薄化されたウェーハを積層する際には、ナイフエッジになりうる面取り部を事前にトリミング加工によってウェーハの外周から除去している(例えば、特許文献2参照)。トリミング加工は、例えば、ウェーハ毎に外周を基準としてウェーハの中心位置が算出され、この中心位置を基準として実施される(例えば、特許文献3参照)。
特開2012−134231号公報 特開2005−116614号公報 特開2006−093333号公報
ウェーハの表面中央には複数のデバイスが配設された円形のデバイス領域が形成されているが、デバイス領域はウェーハの中心からずれて形成される場合がある。この場合、ウェーハの外周から求められたウェーハの中心位置を基準にトリミング加工されると、トリミング加工の加工中心に対してデバイス領域の中心が偏心する。また、アライメントマークは、デバイス領域内でデバイスとの間で所定の位置関係になるように設計されている。よって、ウェーハに対するデバイス領域の位置ズレを考慮することなくウェーハの外周がトリミング加工され、ウェーハの外周とアライメントマークの間に所定の位置関係が成立することがない。
このため、貼り合わせウェーハの双方のウェーハがアライメントマークで位置合わせされると、積層後のウェーハの外周にズレが生じて、はみ出したウェーハの外周位置から破損し易くなるという問題がある。
本発明はこのような点に鑑みてなされたものであり、薄化された複数のウェーハを破損させることなく、良好に積層することができる貼り合わせウェーハ形成方法を提供することを目的とする。
本発明の貼り合わせウェーハ形成方法は、表面に複数の分割予定ラインが格子状に形成され該複数の分割予定ラインによって区画された複数の領域にデバイスが形成されたデバイス領域と該デバイス領域を囲繞し外周に面取り部を備えた外周余剰領域とを有する複数のウェーハを薄化してベースウェーハに貼り合わせて貼り合わせウェーハを形成する貼り合わせウェーハ形成方法であって、ウェーハの表面には、該ベースウェーハと複数のウェーハとを積層させる位置を合わせ用のアライメントマークが少なくとも2個形成されており、該アライメントマークを撮像手段で検出し、検出した該アライメントマークを基準にウェーハの中心を算出する中心位置検出ステップと、該中心位置検出ステップで検出された中心位置を基準に切削ブレードを該外周余剰領域に位置付けて切り込み、ウェーハを相対的に回転させて該外周余剰領域の面取り部を除去する外周余剰領域除去ステップと、該外周余剰領域除去ステップを実施した後に、該アライメントマークを使用して該ベースウェーハと積層させるウェーハとの位置合わせを行い貼り合わせるウェーハ貼り合わせステップと、該外周余剰領域除去ステップを実施した後で且つ該ウェーハ貼り合わせステップを実施する前又は後に、ウェーハ裏面側を研削して薄化する薄化ステップと、から構成される。
この構成によれば、ウェーハの外周を基準にすることなく、2個以上のアライメントマークを基準にウェーハの中心位置が算出される。このため、ウェーハに対するデバイス領域の位置ズレ(偏心)に左右されずに、デバイス領域の中心位置を基準にウェーハの外周余剰領域の面取り部が除去される。これにより、薄化後のウェーハの外周とアライメントマークとの間には所定の位置関係が成立する。そして、アライメントマークを使用してベースウェーハ上に複数のウェーハが位置合わせされることで、積層後のウェーハの外周のズレを最小限に抑えて、ウェーハのはみ出しによる破損が防止される。
本発明によれば、ウェーハの外周基準の中心位置ではなく、2個以上のアライメントマークを基準にウェーハの中心位置を算出するようにしたので、トリミング後のウェーハを外周のズレを抑えて良好に積層することができる。
本実施の形態に係るウェーハ及びベースウェーハの概略斜視図である。 比較例に係るトリミング加工及び貼り合わせウェーハの説明図である。 本実施の形態に係る中心位置検出ステップの一例を示す図である。 本実施の形態に係る外周余剰領域除去ステップの一例を示す図である。 本実施の形態に係る薄化ステップの一例を示す図である。 本実施の形態に係るウェーハ貼り合わせステップの一例を示す図である。
以下、添付図面を参照して、本実施の形態に係る貼り合わせウェーハ形成方法について説明する。先ず、図1を参照して、ウェーハ及びベースウェーハについて説明する。図1は、本実施の形態に係るウェーハ及びベースウェーハの概略斜視図である。
図1に示すように、ウェーハ11は、略円板状に形成されており、表面11aに形成された格子状の分割予定ライン12によって複数の領域に区画されている。ウェーハ11の表面11aは、分割予定ライン12に区画された各領域に複数のデバイス13が形成された円形のデバイス領域A1と、デバイス領域A1を囲繞する環状の外周余剰領域A2とに分けられている。デバイス領域A1には、ウェーハ11の積層する際の位置合わせ用に2個のアライメントマーク14が形成されている。また、外周余剰領域A2には、製造工程中における割れや発塵防止のための面取り部15と結晶方位を示すノッチ16が形成されている。
2個のアライメントマーク14は、デバイス領域A1内のデバイス13との間で所定の位置関係が規定されるため、デバイス領域A1の中心位置C1との間でも所定の位置関係が規定されている。例えば、2個のアライメントマーク14は、円形のデバイス領域A1の中心位置C1を挟んで対向し、この中心位置C1から等間隔の距離だけ離れた位置に形成されている。すなわち、2個のアライメントマーク14を結んだ中央箇所がデバイス領域A1の中心位置C1となるように、2個のアライメントマーク14の位置が形成されている。なお、アライメントマーク14は、デバイス領域A1の中心位置C1を算出できるように2個以上形成されていればよい。
なお、図1においては不図示とするが、各デバイス13の表面には電極17(図3参照)が形成されている。さらに、ウェーハ11の表面11aには、電極17を覆うように絶縁用の酸化膜28(図3参照)が形成されている。
ベースウェーハ21は、デバイス23の大きさ、内部構造等が異なるものの、外観上はウェーハ11と類似した構成になる。従って、ベースウェーハ21の詳細な構成については、符号の下二桁目の「1」を「2」に変更して図1中括弧内に併記することで説明を省略する。なお、ウェーハ11及びベースウェーハ21は、シリコン、ガリウム砒素等の半導体基板にIC、LSI等のデバイスが形成された半導体ウェーハであるが、特に材質は限定されない。また、ウェーハ11及びベースウェーハ21は、同一の材質で形成されてもよいし、異なる材質で形成されていてもよい。
ところで、複数のウェーハ11をベースウェーハ21上に積層する際には、デバイス領域A1内のアライメントマーク14を基準にウェーハ11同士が位置合わせされる。上記したように、アライメントマーク14の形成位置は、デバイス領域A1の中心位置C1に関連付けて規定されている。図2Aに示すように、ウェーハ11の外周を基準にウェーハ11の面取り部15がトリミング加工されると、トリミング加工の加工中心C2がデバイス領域A1の中心位置C1から偏心する場合がある。この場合には、図2Bに示すように、アライメントマーク14に基づいて、薄化後の複数のウェーハ11が積層されると、ウェーハ11の外周にズレが生じてしまう。
そこで、本実施の形態に係る貼り合わせウェーハ形成方法では、アライメントマーク14の形成位置とデバイス領域A1の中心位置C1が一定の位置関係にあることに着目し、ウェーハ11の外周ではなくアライメントマーク14を基準に中心位置C1を算出している。そして、2個のアライメントマーク14からデバイス領域A1の中心位置C1を算出し、この中心位置C1を基準にウェーハ11の面取り部15をトリミング加工するようにしている(図4参照)。これにより、アライメントマーク14によって複数のウェーハ11が位置合わせされても、ベースウェーハ21上に積層された複数のウェーハ11の外周のズレが最小限に抑えられる。
以下、本実施の形態に係る貼り合わせウェーハ形成方法について、図3から図6を参照して詳細に説明する。図3は中心位置検出ステップの一例を示す図である。図4は外周余剰領域除去ステップの一例を示す図である。図5は薄化ステップの一例を示す図である。図6はウェーハ貼り合わせステップの一例を示す図である。なお、説明の便宜上、本実施の形態に係るウェーハは、ウェーハの中心に対してデバイス領域が位置ズレしているものとして説明する。
図3に示すように、先ず中心位置検出ステップが実施される。中心位置検出ステップでは、切削装置(不図示)のチャックテーブル31上にウェーハ11が保持される。ウェーハ11は、デバイス13側の表面11aを上に向けて、ウェーハ11の中心位置C3がチャックテーブル31の回転軸(Z軸)に一致するように保持されている。また、ウェーハ11の上方には光学顕微鏡等の撮像手段32が位置付けられて、撮像手段32によってデバイス領域A1に形成された2個のアライメントマーク14が検出される。この2個のアライメントマーク14を基準にデバイス領域A1の中心位置C1がウェーハ11の中心として算出される。
具体的には、撮像手段32で撮像されたアライメントマーク14の画像データから、アライメントマーク14の形成位置(XY座標)が検出される。そして、不図示の制御装置において、2個のアライメントマーク14の形成位置を結ぶ直線の中心位置を算出することで、デバイス領域A1の中心位置C1が算出される。このようにして、アライメントマーク14を基準としたデバイス領域A1の中心位置C1が検出される。本実施の形態では、デバイス領域A1の中心位置C1は、ウェーハ11の中心位置C3に対して位置ズレしており、チャックテーブル31の回転軸(Z軸)に対して偏心している。
図4に示すように、中心位置検出ステップを実施した後には、外周余剰領域除去ステップが実施される。外周余剰領域除去ステップでは、ウェーハ11の上方で切削ブレード33が移動され、デバイス領域A1の中心位置C1を基準に切削ブレード33がウェーハ11の外周余剰領域A2に位置付けられる。このとき、切削ブレード33の回転軸(Y軸)がウェーハ11の中心線と一致するように位置合わせされている。そして、噴射ノズル(不図示)から切削水が噴射されると共に切削ブレード33が高速回転され、切削ブレード33によってウェーハ11の面取り部15が切り込まれる。
続いて、切削ブレード33に対してチャックテーブル31がZ軸回りに相対的に回転することで、ウェーハ11上側の面取り部15が除去されて、ウェーハ11の外周に沿った段状溝35が形成される。このとき、デバイス領域A1の中心位置C1がチャックテーブル31の回転軸(ウェーハの中心位置C3)に対して偏心しているため、デバイス領域A1の中心位置C1から一定距離を保つように切削ブレード33がY軸方向に移動される。このように、デバイス領域A1の中心位置C1とチャックテーブル31の回転軸の偏心量を吸収するように切削ブレード33をY軸方向に移動させて、デバイス領域A1の中心位置C1を加工中心としてウェーハ11の面取り部15が除去される。
この場合、切削ブレード33によって、後工程である薄化ステップでの仕上げ厚さよりも、ウェーハ11が深く切り込まれている。このため、ウェーハ11の外周には、薄化ステップ後のウェーハ11の外周がナイフエッジ状に残ることがない。また、切削ブレード33の回転方向は、ウェーハ11に対してダウンカットになる向きに設定され、切削屑を含む切削水がウェーハ11上に飛散することが抑制される。
図5に示すように、外周余剰領域除去ステップを実施した後には、薄化ステップが実施される。薄化ステップでは、仮接着剤38によってウェーハ11の表面11a側にサポート部材37が貼着される。サポート部材37は、円形のシリコン基板であり、ウェーハ11に貼着されることでウェーハ11の剛性が高められる。これにより、研削加工時にウェーハ11の反りが抑えられると共に、薄化後のウェーハ11の搬送を容易にしている。なお、サポート部材37は、シリコン基板に限らず、ガラス基板で形成されてもよい。また、仮接着剤38は、サポート部材37の材質に応じて、例えば、紫外線硬化樹脂、ワックス等が用いられる。
サポート部材37にウェーハ11が貼着されると、ウェーハ11が研削装置(不図示)に搬入される。研削装置では、チャックテーブル(不図示)にサポート部材37側が保持され、ウェーハ11の裏面11b側から研削ホイール(不図示)で研削される。そして、ウェーハ11が仕上げ厚さになるまで研削されてウェーハ11が薄化される。このとき、ウェーハ11の外周余剰領域A2の表面側の面取り部15(図4参照)が外周余剰領域除去ステップにおいて事前に除去されているため、ウェーハ11の外周余剰領域A2に面取り部15が残ってナイフエッジ状に形成されることがない。
なお、薄化ステップにおいて、ウェーハ11に対するサポート部材37の貼着は、専用の装置によって実施されてもよいし、オペレータによる手作業によって実施されてもよい。また、薄化後のウェーハ11に反りが生じず、十分な強度が得られる場合には、ウェーハ11にサポート部材37を貼着しない構成にしてもよい。また、本実施の形態では、ウェーハ11とサポート部材37を略同形に形成したが、サポート部材37はウェーハ11を安定的に支持可能であればよく、円板状に限らず矩形状に形成されてもよい。
図6Aに示すように、薄化ステップを実施した後には、ウェーハ貼り合わせステップが実施される。ウェーハ貼り合わせステップでは、ウェーハ11の裏面11b側の全域に永久接着剤42が塗布される。永久接着剤42は、後工程や製品としての使用時においても接着状態を確保できる接着特性を有している。次に、貼り合わせ装置(不図示)にウェーハ11とベースウェーハ21が搬入され、真空の作業空間内でウェーハ11の裏面11b側(永久接着剤42側)が、ベースウェーハ21の表面21a側に対面される。また、ウェーハ11の上方にはIRカメラ等のシリコンを透過して撮像可能な撮像手段41が位置付けられる。
そして、撮像手段41によって、シリコンで形成されたサポート部材37を透過して、ウェーハ11の表面11aのアライメントマーク14が撮像される。さらに、ウェーハ11を透過して、ベースウェーハ21の表面21aのアライメントマーク24が撮像される。ウェーハ11及びベースウェーハ21のアライメントマーク14、24同士を合致させて、ベースウェーハ21に対するウェーハ11の位置合わせ(アライメント)が実施される。この状態で、永久接着剤42を介してベースウェーハ21にウェーハ11を貼り合わせることで、ベースウェーハ21の各デバイス23に対してウェーハ11の各デバイス13が上下方向で整列される。このようにして、ベースウェーハ21の表面21aにウェーハ11の裏面11bを貼り合わせた貼り合わせウェーハ51(図6B参照)が形成される。
次に、図6Bに示すように、貼り合わせウェーハ51からサポート部材37が剥離される。この場合、ウェーハ11の表面11a側の仮接着剤38に対して紫外線照射等の所定処理を施して接着力を低下させた後、ウェーハ11の表面11a側からサポート部材37が剥離される。これにより、ベースウェーハ21の表面21aに1段目のウェーハ11が積層される。さらに、図6Cに示すように、ベースウェーハ21上に1段目のウェーハ11が積層されると、1段目のウェーハ11の上に2段目のウェーハ11が積層される。この場合も、ベースウェーハ21に対する1段目のウェーハ11の貼り合わせと同様にして、1段目のウェーハ11上に2段目のウェーハ11が積層される。
このウェーハ11の貼り合わせが繰り返されることで、ベースウェーハ21の表面21a側に複数段のウェーハ11が積層される。上記したように、外周余剰領域除去ステップにおいて、各ウェーハ11の面取り部15が、デバイス領域A1の中心位置C1を基準として除去されている(図4参照)。また、デバイス領域A1の中心位置C1とアライメントマーク14との間には一定の位置関係が成立しているため、アライメントマーク14とウェーハ11の外周との間にも一定の位置関係が成立する。このため、アライメントマーク14を合致させるようにして複数のウェーハ11が積層されることで、複数のウェーハ11の外周のズレが最小限に抑えられている。
なお、ウェーハ貼り合わせステップでは、永久接着剤42による接着に代えて、ウェーハ11とベースウェーハ21、又はウェーハ11同士を常温接合して貼り合わせを行ってもよい。常温接合とは、真空中で接合面の不要な物質を除去し、ウェーハ11とベースウェーハ21の接合面を密着させて、接合面間の分子間力によって接合する方法である。この場合、薄化ステップにおいて、サポート部材37とウェーハ11を常温接合して貼り合わせてもよい。
このようにして貼り合わせウェーハ51が形成されると、エッチングによって複数のウェーハ11に貫通孔が形成され、貫通箇所に貫通電極が形成されることで各ウェーハ11の各電極17とベースウェーハ21の各電極27が電気的に接続される。その後、ベースウェーハ21が裏面側から研削されて薄化された後、貼り合わせウェーハ51が分割予定ライン12(図1参照)に沿ってフルカットされて、個々のデバイスチップに分割される。
以上のように、本実施の形態に係る貼り合わせウェーハ形成方法では、ウェーハ11の外周を基準にすることなく、2個以上のアライメントマーク14を基準にウェーハ11の中心位置が算出される。このため、ウェーハ11に対するデバイス領域A1の位置ズレ(偏心)に左右されずに、デバイス領域A1の中心位置C1を基準にウェーハ11の外周余剰領域A2の面取り部15が除去される。これにより、薄化後のウェーハ11の外周とアライメントマーク14との位置関係との間には所定の位置関係が成立する。そして、アライメントマーク14を使用してベースウェーハ21上に複数のウェーハが位置合わせされることで、積層後のウェーハ11の外周のズレを最小限に抑えて、ウェーハ11のはみ出しによる破損が防止される。
なお、本発明は上記実施の形態に限定されず、種々変更して実施することが可能である。上記実施の形態において、添付図面に図示されている大きさや形状などについては、これに限定されず、本発明の効果を発揮する範囲内で適宜変更することが可能である。その他、本発明の目的の範囲を逸脱しない限りにおいて適宜変更して実施することが可能である。
例えば、本実施の形態において、外周余剰領域除去ステップを実施した後で、かつウェーハ貼り合わせステップの前に薄化ステップを実施する構成にしたが、この構成に限定されない。薄化ステップは、外周余剰領域除去ステップを実施した後で、かつウェーハ貼り合わせステップの後に実施される構成にしてもよい。この場合には、ウェーハ11の表面11a側にサポート部材37を貼着する必要がなく、サポート部材37の貼着作業を省略することができる。
なお、本実施の形態に係る中心位置検出ステップにおいて、2個のアライメントマーク14を結ぶ直線の中心をデバイス領域A1の中心位置C1として算出したが、この構成に限定されない。2個以上のアライメントマーク14からデバイス領域A1の中心位置C1を算出可能であれば、アライメントマーク14の形成位置、形状、算出方法は特に限定されない。
また、本実施の形態に係る外周余剰領域除去ステップでは、デバイス領域A1の中心位置C1とチャックテーブル31の回転軸の偏心量を吸収させるように切削ブレード33を動かしながらトリミング加工する構成にしたが、この構成に限定されない。外周領域余剰ステップでは、デバイス領域A1の中心位置C1をチャックテーブル31の回転軸(中心位置)に位置付け直した後、デバイス領域A1の中心位置C1を中心としてトリミング加工する構成にしてもよい。
以上説明したように、本発明は、薄化された複数のウェーハを破損させることなく、良好に積層することができるという効果を有し、特にベースウェーハ上に複数のウェーハを積層した貼り合わせウェーハ形成方法に有用である。
11 ウェーハ
11a 表面
11b 裏面
12 分割予定ライン
13 デバイス
14 アライメントマーク
15 面取り部
21 ベースウェーハ
32 撮像手段
33 切削ブレード
51 貼り合わせウェーハ
A1 デバイス領域
A2 外周余剰領域
C1 中心位置

Claims (1)

  1. 表面に複数の分割予定ラインが格子状に形成され該複数の分割予定ラインによって区画された複数の領域にデバイスが形成されたデバイス領域と該デバイス領域を囲繞し外周に面取り部を備えた外周余剰領域とを有する複数のウェーハを薄化してベースウェーハに貼り合わせて貼り合わせウェーハを形成する貼り合わせウェーハ形成方法であって、
    ウェーハの表面には、該ベースウェーハと複数のウェーハとを積層させる位置を合わせ用のアライメントマークが少なくとも2個形成されており、
    該アライメントマークを撮像手段で検出し、検出した該アライメントマークを基準にウェーハの中心を算出する中心位置検出ステップと、
    該中心位置検出ステップで検出された中心位置を基準に切削ブレードを該外周余剰領域に位置付けて切り込み、ウェーハを相対的に回転させて該外周余剰領域の面取り部を除去する外周余剰領域除去ステップと、
    該外周余剰領域除去ステップを実施した後に、該アライメントマークを使用して該ベースウェーハと積層させるウェーハとの位置合わせを行い貼り合わせるウェーハ貼り合わせステップと、
    該外周余剰領域除去ステップを実施した後で且つ該ウェーハ貼り合わせステップを実施する前又は後に、ウェーハ裏面側を研削して薄化する薄化ステップと、
    から構成される貼り合わせウェーハ形成方法。
JP2014122053A 2014-06-13 2014-06-13 貼り合わせウェーハ形成方法 Active JP6298723B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014122053A JP6298723B2 (ja) 2014-06-13 2014-06-13 貼り合わせウェーハ形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014122053A JP6298723B2 (ja) 2014-06-13 2014-06-13 貼り合わせウェーハ形成方法

Publications (2)

Publication Number Publication Date
JP2016004795A true JP2016004795A (ja) 2016-01-12
JP6298723B2 JP6298723B2 (ja) 2018-03-20

Family

ID=55223910

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014122053A Active JP6298723B2 (ja) 2014-06-13 2014-06-13 貼り合わせウェーハ形成方法

Country Status (1)

Country Link
JP (1) JP6298723B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170115439A (ko) * 2016-04-07 2017-10-17 가부시기가이샤 디스코 가공 방법
JP2019114634A (ja) * 2017-12-22 2019-07-11 株式会社ディスコ ウェーハの加工方法および貼り合わせウェーハの加工方法
CN112071747A (zh) * 2020-09-17 2020-12-11 武汉新芯集成电路制造有限公司 晶圆键合方法
WO2020261994A1 (ja) * 2019-06-25 2020-12-30 株式会社村田製作所 複合部品およびその製造方法
JP2021068870A (ja) * 2019-10-28 2021-04-30 東京エレクトロン株式会社 基板処理方法及び基板処理システム

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109534283B (zh) * 2018-11-15 2020-09-25 赛莱克斯微系统科技(北京)有限公司 一种微机电器件制备方法及装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006032661A (ja) * 2004-07-16 2006-02-02 Disco Abrasive Syst Ltd 切削装置
JP2009255214A (ja) * 2008-04-15 2009-11-05 Disco Abrasive Syst Ltd 加工装置
JP2010157670A (ja) * 2009-01-05 2010-07-15 Nikon Corp 半導体装置の製造方法及び半導体製造装置
JP2012134233A (ja) * 2010-12-20 2012-07-12 Disco Abrasive Syst Ltd 治具プレート及び該治具プレートを使用した半導体デバイスチップの積層方法
JP2013004836A (ja) * 2011-06-20 2013-01-07 Disco Abrasive Syst Ltd 半導体ウエーハの加工方法
JP2015523724A (ja) * 2012-06-12 2015-08-13 エリッヒ・タールナー 基板・製品基板組み合わせ体並びに基板・製品基板組み合わせ体を製造する装置及び方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006032661A (ja) * 2004-07-16 2006-02-02 Disco Abrasive Syst Ltd 切削装置
JP2009255214A (ja) * 2008-04-15 2009-11-05 Disco Abrasive Syst Ltd 加工装置
JP2010157670A (ja) * 2009-01-05 2010-07-15 Nikon Corp 半導体装置の製造方法及び半導体製造装置
JP2012134233A (ja) * 2010-12-20 2012-07-12 Disco Abrasive Syst Ltd 治具プレート及び該治具プレートを使用した半導体デバイスチップの積層方法
JP2013004836A (ja) * 2011-06-20 2013-01-07 Disco Abrasive Syst Ltd 半導体ウエーハの加工方法
JP2015523724A (ja) * 2012-06-12 2015-08-13 エリッヒ・タールナー 基板・製品基板組み合わせ体並びに基板・製品基板組み合わせ体を製造する装置及び方法

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170115439A (ko) * 2016-04-07 2017-10-17 가부시기가이샤 디스코 가공 방법
KR102314055B1 (ko) 2016-04-07 2021-10-15 가부시기가이샤 디스코 가공 방법
JP2019114634A (ja) * 2017-12-22 2019-07-11 株式会社ディスコ ウェーハの加工方法および貼り合わせウェーハの加工方法
JP7051421B2 (ja) 2017-12-22 2022-04-11 株式会社ディスコ ウェーハの加工方法および貼り合わせウェーハの加工方法
WO2020261994A1 (ja) * 2019-06-25 2020-12-30 株式会社村田製作所 複合部品およびその製造方法
JPWO2020261994A1 (ja) * 2019-06-25 2021-12-09 株式会社村田製作所 複合部品およびその製造方法
JP2021068870A (ja) * 2019-10-28 2021-04-30 東京エレクトロン株式会社 基板処理方法及び基板処理システム
JP7398242B2 (ja) 2019-10-28 2023-12-14 東京エレクトロン株式会社 基板処理方法及び基板処理システム
CN112071747A (zh) * 2020-09-17 2020-12-11 武汉新芯集成电路制造有限公司 晶圆键合方法
CN112071747B (zh) * 2020-09-17 2024-02-27 武汉新芯集成电路制造有限公司 晶圆键合方法

Also Published As

Publication number Publication date
JP6298723B2 (ja) 2018-03-20

Similar Documents

Publication Publication Date Title
JP6298723B2 (ja) 貼り合わせウェーハ形成方法
KR102163441B1 (ko) 웨이퍼의 가공 방법
JP5307593B2 (ja) 積層ウェーハの分割方法
JP2017028160A (ja) ウエーハの加工方法
JP2016096295A (ja) 2層構造ウェーハの加工方法
JP2009176793A (ja) ウエーハの分割方法
JP6385727B2 (ja) 貼り合わせウェーハ形成方法
JP2007200917A (ja) ウエーハの分割方法
JP2019220632A (ja) 被加工物の加工方法
JP5936312B2 (ja) 半導体ウエーハの加工方法
JP2020027888A (ja) キャリア板の除去方法
JP2009176957A (ja) 積層型半導体装置の製造方法
JP2016219757A (ja) 被加工物の分割方法
JP2013211409A (ja) ウエーハの加工方法
JP2012222310A (ja) ウェーハの加工方法
JP6298720B2 (ja) 積層デバイスの製造方法
JP2008120947A (ja) 転写テープ及びこの転写テープを用いた半導体装置の製造方法
JP5508108B2 (ja) 半導体装置の製造方法
JP5508111B2 (ja) 半導体装置の製造方法
JP6084114B2 (ja) パッケージ基板の加工方法
KR102223697B1 (ko) 패키지 디바이스 칩의 제조 방법
JP6195483B2 (ja) 積層ウェーハの加工方法
JP6808525B2 (ja) ウエーハの加工方法
TW201935549A (zh) 晶圓之加工方法
JP6318016B2 (ja) 積層デバイスの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170413

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180122

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180130

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180226

R150 Certificate of patent or registration of utility model

Ref document number: 6298723

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250