JP6385727B2 - 貼り合わせウェーハ形成方法 - Google Patents

貼り合わせウェーハ形成方法 Download PDF

Info

Publication number
JP6385727B2
JP6385727B2 JP2014122143A JP2014122143A JP6385727B2 JP 6385727 B2 JP6385727 B2 JP 6385727B2 JP 2014122143 A JP2014122143 A JP 2014122143A JP 2014122143 A JP2014122143 A JP 2014122143A JP 6385727 B2 JP6385727 B2 JP 6385727B2
Authority
JP
Japan
Prior art keywords
wafer
support member
silicon substrate
bonded
bonding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014122143A
Other languages
English (en)
Other versions
JP2016004799A (ja
Inventor
祥一 児玉
祥一 児玉
展秀 前田
展秀 前田
ヨンソク キム
ヨンソク キム
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Disco Corp
Original Assignee
Disco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Disco Corp filed Critical Disco Corp
Priority to JP2014122143A priority Critical patent/JP6385727B2/ja
Publication of JP2016004799A publication Critical patent/JP2016004799A/ja
Application granted granted Critical
Publication of JP6385727B2 publication Critical patent/JP6385727B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Pressure Welding/Diffusion-Bonding (AREA)

Description

本発明は、複数のデバイスが積層された貼り合わせウェーハ形成方法に関する。
近年、新たな三次元実装技術として、ワイヤの代わりにSi貫通電極(Through−Silicon Via:TSV)を用いた実装技術が注目されている。TSV技術を用いると、配線長がワイヤより短いため配線抵抗やインダクタンスが大幅に低減でき、消費電力も大幅に低減できるというメリットがある。一方、半導体デバイスチップの積層方法として、複数の半導体ウェーハ同士を積層し、積層したウェーハを貫く貫通電極を形成してウェーハ同士を接続する積層方法が開発されつつある(Wafer on wafer:WOW、例えば特許文献1)。
WOWにあっては、複数の半導体デバイスチップをサポート基板上に配設して樹脂で充填した半導体デバイス基板を複数作成し、これら半導体デバイス基板を接着剤で接着して積層させる積層方法が採用される場合がある。かかる積層方法によって積層ウェーハが形成され、この積層ウェーハを半導体デバイスチップに応じて分割することで、個々の積層デバイスが製造される。
特開2012−134231号公報
しかし、上記のように、接着剤で半導体デバイス基板同士を接着させると、積層デバイスにおける接着剤の樹脂が周囲の温度変化等によって大きく膨張したり収縮したりする、という問題がある。このため、積層デバイスの機能が低下したり信頼性が悪化したりするという問題がある。
本発明は、上記問題に鑑みてなされたものであり、その目的は、周囲の雰囲気によってデバイスの機能や信頼性が低下することを防止することができる貼り合わせウェーハの形成方法を提供することである。
本発明の貼り合わせウェーハの形成方法は、シリコン基板の表面に複数のデバイスが形成され且つデバイスの表面が酸化膜で被覆されたウェーハを薄化して、シリコン基板の表面に複数のデバイスが形成され且つデバイスの表面が酸化膜で被覆されたベースウェーハに貼り合わせて、貼り合わせウェーハを形成する貼り合わせウェーハの形成方法であって、ウェーハ表面側の酸化膜と、シリコン基板からなるサポート部材とを当接させて常温接合により接合するサポート部材接合ステップと、サポート部材接合ステップを実施した後に、サポート部材側をチャックテーブルに保持し、露呈するウェーハのシリコン基板の裏面側を研削して薄化をする薄化ステップと、薄化ステップを実施した後で、且つ、ベースウェーハ貼り合わせステップを実施する前に、薄化されたウェーハのシリコン基板の裏面側に、シリコン基板の表面に複数のデバイスが形成され且つデバイスの表面が酸化膜で被覆された別のウェーハの表面側の酸化膜を当接させて常温接合により接合し、別のウェーハの露呈する裏面側を薄化することを順次繰り返して、複数のウェーハを積層させる積層ウェーハ形成ステップと、積層ウェーハ形成ステップを実施した後に、薄化したウェーハのシリコン基板の裏面と、ベースウェーハ表面側の酸化膜とを当接させて常温接合により接合するベースウェーハ貼り合わせステップと、ベースウェーハ貼り合わせステップを実施した後に、ベースウェーハ側を保持手段に保持して、サポート部材を研削で薄化するサポート部材薄化ステップと、サポート部材薄化ステップを実施した後に、ベースウェーハ側を保持テーブルに保持して、露呈する薄化されたサポート部材側からウェーハ及びベースウェーハの各デバイスの電極間を接続する半導体デバイス接続ステップと、を備える、ことを特徴とする。
この方法では、ウェーハとベースウェーハとを常温接合によって強固に接合できるので、それらの間に接着剤が介在しなくなり、接着剤の膨張や収縮を原因とするデバイスの機能低下を回避することができる。これにより、周囲の温度変化等の雰囲気による悪影響を受け難くすることができ、貼り合わせウェーハから形成される積層デバイスの信頼性を向上することができる。また、ベースウェーハに積層するウェーハを複数枚としても、ウェーハ同士が常温接合されるので、積層するウェーハの枚数が増えても、周囲の雰囲気によってデバイスの機能や信頼性が低下することを防止することができる。
本発明によれば、ウェーハとベースウェーハとを常温接合によって接合できるので、周囲の雰囲気によってデバイスの機能や信頼性が低下することを防止することができる。
実施の形態に係る貼り合わせウェーハの形成方法に用いるウェーハ及びベースウェーハの概略斜視図である。 トリミングステップの説明図である。 サポート部材接合ステップの説明図である。 薄化ステップの説明図である。 ベースウェーハ貼り合わせステップの説明図である。 サポート部材薄化ステップの説明図である。 半導体デバイス接続ステップの説明図である。 ベースウェーハ薄化ステップの説明図である。 分割ステップの説明図である。 積層ウェーハ形成ステップの説明図である。 積層ウェーハ形成ステップ実施後のベースウェーハ貼り合わせステップの説明図である。
以下、添付図面を参照して、本実施の形態に係る貼り合わせウェーハの形成方法ついて説明する。先ず、図1を参照して、ウェーハ及びベースウェーハについて説明する。図1は、ウェーハ及びベースウェーハの概略斜視図である。
図1に示すように、ウェーハ10は、円板状の第1シリコン基板11を備え、第1シリコン基板11の表面11aには格子状に交差する複数の第1分割予定ライン(ストリート)12が設定されている。ウェーハ10は、LSI等の半導体からなる複数の第1デバイス13を更に備え、第1デバイス13は、第1分割予定ライン12によって区画された各領域に形成されている。第1デバイス13の表面には、第1電極14(図2参照、図1では不図示)が形成され、第1電極14の面内中央部には開口14aが形成されている。図1の符号11bは、第1シリコン基板11の裏面11bであり、ウェーハ10の裏面となる。第1シリコン基板11の表面11a及び第1デバイス13の表面は、SiO膜からなる第1酸化膜16(図2参照、図1では不図示)で被覆されている。
ウェーハ10に対し、ベースウェーハ20は、材質や内部構造等が異なるものの、開口14aが形成されていない点を除き、外観上は類似した構成となる。従って、ベースウェーハ20の構成については、ウェーハ10の各構成の名称の「第1」を「第2」に変更し、符号の下二桁目の「1」を「2」に変更して図1中括弧内に併記することで、説明を省略する。
続いて、本実施の形態に係る貼り合わせウェーハの形成方法について、図2乃至図7を参照して説明する。図2は、トリミングステップの説明図、図3は、サポート部材接合ステップの説明図、図4は、薄化ステップの説明図、図5は、ベースウェーハ貼り合わせステップの説明図、図6は、サポート部材薄化ステップの説明図、図7は、半導体デバイス接続ステップの説明図である。なお、図2乃至図7に示す各ステップは、あくまでも一例に過ぎず、この構成に限定されるものではない。
まず、図2に示すように、ウェーハ10に対してトリミングステップを実施する。このステップでは、切削装置(不図示)のテーブル30上にウェーハ10を保持する。ウェーハ10は、第1酸化膜16を上に向けてウェーハ10の中心がテーブル30の回転軸に一致するように保持される。そして、高速回転する切削ブレード31で第1シリコン基板11の外周部分を切り込み、テーブル30を介してウェーハ10を1回転することで、第1シリコン基板11の外周部分を切削ブレード31によって除去する。この除去によって、円弧状の断面となる第1シリコン基板11の外周部分のうち、表面11aから厚み方向中間部までが除去され、裏面11b側の一部が残った形状に形成される。
トリミングステップを実施した後、図3に示すように、サポート部材接合ステップを実施する。このステップでは、サポート部材35を用いる。サポート部材35は、ウェーハ10と平面サイズが略同一となる円板状のシリコン基板からなる。トリミングステップでは、先ず、常温接合装置Mの内部において、ウェーハ10とサポート部材35とを上下方向に整列しつつ、サポート部材35の図3中上面に対し、ウェーハ10の第1酸化膜16側を下向きとして対面した状態とする。そして、常温接合装置Mの内部を超真空とし、ウェーハ10の第1酸化膜16と、サポート部材35の上面とを当接し、第1酸化膜16のSiOと、サポート部材35のSiとの間の常温接合によって接合する。
ここで、サポート部材接合ステップの常温接合において、超真空は、1.0×10−4[Pa]未満に設定している。また、常温接合では、ウェーハ10及びサポート部材35の各接合面をイオンビームで活性化し、活性化された接合面同士を当接することによって接合している。
サポート部材接合ステップを実施した後、図4に示すように、薄化ステップを実施する。このステップでは、先ず、相互に接合したウェーハ10及びサポート部材35を研削装置(不図示)のチャックテーブル36上で保持する。このとき、サポート部材35側がチャックテーブル36に保持され、ウェーハ10における第1シリコン基板11の二点鎖線で示す裏面11b側が上向きとなって露呈する。この状態で、二点鎖線で示す裏面11b側を研削装置(不図示)で研削し、第1シリコン基板11を所定の仕上げ厚みになるまで研削を継続して薄化する。この薄化では、トリミングステップで除去されなかった第1シリコン基板11の裏面11b側の外周部分が除去され、第1シリコン基板11の外周がナイフエッジ状になることが回避される。
薄化ステップを実施した後、ベースウェーハ貼り合わせステップを実施する。このステップでは、先ず、図5Aに示すように、超真空中において、サポート部材35が接合されたウェーハ10における第1シリコン基板11の裏面11b側を、ベースウェーハ20における第2シリコン基板21の表面21a側(第2酸化膜26側)に対面させる。次いで、ウェーハ10とベースウェーハ20とのアライメントを行い、第1デバイス13と第2デバイス23とが上下方向に整列して対応した状態に位置付ける。そして、図5Bに示すように、ウェーハ10における第1シリコン基板11の裏面11bと、ベースウェーハ20の第2酸化膜26とを超真空中で当接し、第1シリコン基板11のSiと、第2酸化膜26のSiOとの間の常温接合によって接合する。この常温接合によって、ウェーハ10とベースウェーハ20とが貼り合わされた貼り合わせウェーハ38が形成される。常温接合は、上記と同様の要領で行われるので、ここでは説明及び常温接合装置の図示を省略する。
ベースウェーハ貼り合わせステップを実施した後、サポート部材薄化ステップを実施する。このステップでは、先ず、図6Aに示すように、切削装置(不図示)のテーブル(保持手段)40によって、貼り合わせウェーハ38のベースウェーハ20側を吸着保持する。このとき、貼り合わせウェーハ38ではサポート部材35が上向きとなり、貼り合わせウェーハ38の中心をテーブル40の回転軸に一致させる。そして、高速回転する切削ブレード41でサポート部材35の外周部分を切り込み、テーブル40を介して貼り合わせウェーハ38を1回転することで、サポート部材35の外周部分を切削ブレード41によって除去する。
サポート部材35の外周部分を除去した後、図6Bに示すように、二点鎖線で示すサポート部材35の図中上面を研削装置(不図示)で研削し、サポート部材35を所定の仕上げ厚みに薄化する。
サポート部材薄化ステップを実施した後、図7に示すように、半導体デバイス接続ステップを実施する。このステップでは、先ず、貼り合わせウェーハ38のベースウェーハ20側を保持テーブル42に保持し、薄化されたサポート部材35を露呈した状態とする。そして、ウェーハ10の第1電極14とベースウェーハ20の第2電極24との間を接続する貫通電極45をサポート部材35側から形成する。
貫通電極45の形成は、サポート部材35の露呈する上面にレジストを塗布し、パターンに従ってレジストを露光してマスク(不図示)を形成する。マスクでは、第1電極14の開口14aの真上において開口14aより広い領域でレジストが除去された状態となる。このマスクを介してドライエッチングを施すことで、サポート部材35、ウェーハ10及び第2酸化膜26を貫通して第2電極24に達する貫通孔46を形成する。エッチングでは、サポート部材35から第1電極14まではマスクのレジストを除去した部分で腐食が進行し、第1電極14から第2電極24までは開口14aの大きさで腐食が進行する。従って、貼り合わせウェーハ38を断面視した貫通孔46の形状は、下方に向かうに従って階段状に細くなるように形成される。貫通孔46を形成してからレジストを剥離した後、サポート部材35の上面側から、貫通孔46内に銅を充填して上端側を平坦に形成する。これにより、貫通孔46の内部に貫通電極45が形成される。貫通電極45は、貫通孔46の内側形状に応じた形状となり、断面視で下方に向かうに従って階段状に細くなるように形成される。貫通電極45は、下端が第2電極24に接続され、段差が形成された延在方向中間部で第1電極14に接続される。従って、貫通電極45によって、ウェーハ10の第1デバイス13と、ベースウェーハ20の第2デバイス23とが電気的に接続される。
以上説明した方法によって本実施の形態に係る貼り合わせウェーハ38の形成が完了し、この貼り合わせウェーハ38に対し、以下に述べるベースウェーハ薄化ステップ、分割ステップを実施することで積層デバイスが形成される。図8は、ベースウェーハ薄化ステップの説明図、図9は、分割ステップの説明図である。図8及び図9に示す各ステップは、あくまでも一例に過ぎず、この構成に限定されるものではない。なお、上記貼り合わせウェーハの形成方法と、ベースウェーハ薄化ステップ及び分割ステップとを含んで積層デバイスの製造方法が構成される。
完成された貼り合わせウェーハ38に対し、先ず、図8に示すように、ベースウェーハ薄化ステップを実施する。このステップでは、ベースウェーハ20における第2シリコン基板21の裏面21b側を研削装置(不図示)によって研削し、第2シリコン基板21を所定の仕上げ厚みに形成する。そして、研削後に、研磨装置(不図示)によって裏面21bを研磨して平坦化する。
ベースウェーハ薄化ステップを実施した後、図9に示すように、分割ステップを実施する。このステップでは、貼り合わせウェーハ38における第2基板21の裏面21bと環状フレーム50とにダイシングテープ51を貼着し、貼り合わせウェーハ38を環状フレーム50で支持する。そして、ダイシングテープ51が貼着された状態の貼り合わせウェーハ38を切削装置(不図示)のテーブル53上に載置してから、切削すべき第1分割予定ライン12を検出する。この検出結果に基づき、切削装置(不図示)の切削ブレード54を第1分割予定ライン12に沿って位置付ける。そして、切削ブレード54の下端がダイシングテープ51の厚み方向中間に達するように位置付けてから、高速回転する切削ブレード54と、貼り合わせウェーハ38とを第1分割予定ライン12の延在方向に相対移動する。これにより、貼り合わせウェーハ38がフルカットで切削加工され、貼り合わせウェーハ38が全ての第1分割予定ライン12に沿って個々の積層デバイスDに分割される。
以上のように、本実施の形態に係る積層デバイスの製造方法では、ウェーハ10とベースウェーハ20とを常温接合による化学結合で強固に接合することができる。これにより、積層デバイスDにおけるウェーハ10とベースウェーハ20との界面には接着剤がなくなり、周囲の温度変化等の雰囲気によって接着剤が膨張や収縮することによる影響を受けないようにすることができる。これにより、雰囲気の変化により積層デバイスDの機能が低下することを回避でき、積層デバイスDの信頼性の向上を図ることができる。
また、従来方法によって複数枚のウェーハを接着剤で接着する場合、貫通電極形成時のエッチングにおいて、シリコン用と接着剤用との2種類のエッチング液を使用する必要がある。この場合、特にシリコンのエッチングの際、接着剤がウェーハの面方向にエッチングされてしまう傾向が大きく、貫通孔をウェーハの厚み方向に形成するにはエッチング液の選択等の条件設定が難しい、という問題があった。この点、本実施の形態の方法では、接着剤を使用せずにウェーハ10とベースウェーハ20とを接合したので、従来方法のようにエッチング液等の条件を設定しなくてもよくなる。これにより、本実施の形態の方法は、ウエットエッチングとしてもエッチングによって貼り合わせウェーハ38の厚み方向に貫通孔46を容易に形成することができる。
また、従来方法では、ウェーハにガラス板からなるサポート部材を仮接着剤で接着し、ウェーハの積層後にサポート部材を剥離している。これに対し、本実施の形態の方法では、接合したサポート部材35を剥離していない。その理由の一つは、接着剤を用いることなくサポート部材35をウェーハ10に常温接合により接合しており、積層デバイスDにおいて接着剤の膨張及び収縮の影響を受けることがないからである。また、他の理由としては、サポート部材35をシリコン基板として、ウェーハ10と同様に薄化、エッチング等の処理を行えるようにしたからである。これにより、本実施の形態の方法は、従来方法との比較において、仮接着剤の使用やサポート部材の剥離等を省略できる点で、作業負担の軽減を図ることができる。
なお、本発明は上記実施の形態に限定されず、種々変更して実施することが可能である。上記実施の形態において、添付図面に図示されている大きさや形状などについては、これに限定されず、本発明の効果を発揮する範囲内で適宜変更することが可能である。その他、本発明の目的の範囲を逸脱しない限りにおいて適宜変更して実施することが可能である。
例えば、分割ステップは、上記のように、切削ブレード54によるフルカットでの切削加工に限定されるものではない。例を挙げると、レーザビームを照射するアブレーション加工によるフルカット、切削加工やアブレーション加工によるハーフカット後ブレーキング装置を使用する割断、貼り合わせウェーハ38内に改質層を形成した後、ブレーキング装置を使用する割断等で貼り合わせウェーハ38を個々の積層デバイスDに分割するようにしてもよい。ここで、アブレーションとは、レーザビームの照射強度が所定の加工閾値以上になると、固体表面で電子、熱的、光科学的及び力学的エネルギーに変換され、その結果、中性原子、分子、正負のイオン、ラジカル、クラスタ、電子、光が爆発的に放出され、固体表面がエッチングされる現象をいう。
また、上記貼り合わせウェーハ38では、ベースウェーハ20に対して1枚のウェーハ10を積層したが、ウェーハ10の積層数を複数としてもよい。この場合、図10に示すように、積層ウェーハ形成ステップを実施する。積層ウェーハ形成ステップは、薄化ステップ(図4参照)を実施した後、ウェーハ10とは別のウェーハ10Aを積層する。別のウェーハ10Aは、ウェーハ10と同様の構成をなすものであり、ウェーハ10に対応する各構成の符号末尾に「A」を付加した符号を付す。別のウェーハ10Aは、ウェーハ10と同様に外周をトリミングする。そして、トリミング後、常温接合装置(不図示)における超真空中において、ウェーハ10における第1シリコン基板11の裏面11bに対し、別のウェーハ10Aの第1酸化膜16Aを当接し、第1酸化膜16AのSiOと、第1シリコン基板11のSiとの間の常温接合によって接合する。この接合を完了した後、別のウェーハ10Aにおいて露呈する裏面11bA側を研削装置(不図示)で研削し、第1シリコン基板11Aを図中二点鎖線で示す所定の仕上げ厚みになるまで研削を継続して薄化する。
上記と同様に要領を順次繰り返すことによって別のウェーハ10Aを複数枚積層することができる。
上記積層ウェーハ形成ステップは、ベースウェーハ貼り合わせステップを実施する前に実施する。積層ウェーハ形成ステップ実施後のベースウェーハ貼り合わせステップは、図11に示すように、別のウェーハ10Aにおける第1シリコン基板11Aの裏面11bAと、ベースウェーハ20の第2酸化膜26とを常温接合装置(不図示)における超真空中で当接し、常温接合によって接合する。なお、常温接合は、上記と同様の要領で行われるので説明を省略する。以上のように、積層ウェーハ形成ステップでは、ウェーハ10、10A同士を常温接合するので、接着剤を用いずにウェーハ10、10A同士を強固に接合することができる。従って、積層枚数が多数となる貼り合わせウェーハ38としても、かかる貼り合わせウェーハ38から形成される積層デバイスDの信頼性が低下することを防止することができる。
また、上記の実施の形態においては、上記各ステップは別々の装置で実施されてもよいし、同一の装置で実施されてもよい。
以上説明したように、本発明は、複数のデバイスが積層された積層デバイスを形成する際に有用であり、周囲の雰囲気によってデバイスの機能や信頼性が低下することを防止することができるという効果を有する。
10 ウェーハ
10A 別のウェーハ
12 第1分割予定ライン
13 第1デバイス
14 第1電極
16 第1酸化膜
20 ベースウェーハ
22 第2分割予定ライン
23 第2デバイス
24 第2電極
26 第2酸化膜
35 サポート部材
36 チャックテーブル
38 貼り合わせウェーハ
40 テーブル(保持手段)
42 保持テーブル
D 積層デバイス

Claims (1)

  1. シリコン基板の表面に複数のデバイスが形成され且つデバイスの表面が酸化膜で被覆されたウェーハを薄化して、シリコン基板の表面に複数のデバイスが形成され且つデバイスの表面が酸化膜で被覆されたベースウェーハに貼り合わせて、貼り合わせウェーハを形成する貼り合わせウェーハの形成方法であって、
    該ウェーハ表面側の該酸化膜と、シリコン基板からなるサポート部材とを当接させて常温接合により接合するサポート部材接合ステップと、
    該サポート部材接合ステップを実施した後に、該サポート部材側をチャックテーブルに保持し、露呈する該ウェーハの該シリコン基板の裏面側を研削して薄化をする薄化ステップと、
    該薄化ステップを実施した後で、薄化された該ウェーハの該シリコン基板の該裏面側に、シリコン基板の表面に複数のデバイスが形成され且つデバイスの表面が酸化膜で被覆された別のウェーハの該表面側の該酸化膜を当接させて常温接合により接合し、該別のウェーハの露呈する裏面側を薄化することを順次繰り返して、複数のウェーハを積層させる積層ウェーハ形成ステップと、
    該積層ウェーハ形成ステップを実施した後に、該薄化した該ウェーハの該シリコン基板の裏面と、該ベースウェーハ表面側の該酸化膜とを当接させて常温接合により接合するベースウェーハ貼り合わせステップと、
    該ベースウェーハ貼り合わせステップを実施した後に、該ベースウェーハ側を保持手段に保持して、該サポート部材を研削で薄化するサポート部材薄化ステップと、
    該サポート部材薄化ステップを実施した後に、該ベースウェーハ側を保持テーブルに保持して、露呈する薄化された該サポート部材側から該ウェーハ及び該ベースウェーハの各デバイスの電極間を接続する半導体デバイス接続ステップと、
    を備える貼り合わせウェーハの形成方法。
JP2014122143A 2014-06-13 2014-06-13 貼り合わせウェーハ形成方法 Active JP6385727B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014122143A JP6385727B2 (ja) 2014-06-13 2014-06-13 貼り合わせウェーハ形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014122143A JP6385727B2 (ja) 2014-06-13 2014-06-13 貼り合わせウェーハ形成方法

Publications (2)

Publication Number Publication Date
JP2016004799A JP2016004799A (ja) 2016-01-12
JP6385727B2 true JP6385727B2 (ja) 2018-09-05

Family

ID=55223912

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014122143A Active JP6385727B2 (ja) 2014-06-13 2014-06-13 貼り合わせウェーハ形成方法

Country Status (1)

Country Link
JP (1) JP6385727B2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6737224B2 (ja) * 2017-04-17 2020-08-05 株式会社Sumco 多層膜soiウェーハの製造方法
CN112005341B (zh) * 2018-04-27 2024-01-09 东京毅力科创株式会社 基板处理系统和基板处理方法
JP7224138B2 (ja) * 2018-10-23 2023-02-17 株式会社ダイセル 半導体装置製造方法
JP7285059B2 (ja) * 2018-10-23 2023-06-01 株式会社ダイセル 半導体装置製造方法
WO2020170597A1 (ja) * 2019-02-18 2020-08-27 東京エレクトロン株式会社 基板処理装置及び基板処理方法
JP7412161B2 (ja) * 2019-12-23 2024-01-12 東京エレクトロン株式会社 基板処理装置及び基板処理方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6821826B1 (en) * 2003-09-30 2004-11-23 International Business Machines Corporation Three dimensional CMOS integrated circuits having device layers built on different crystal oriented wafers
JP3751972B2 (ja) * 2003-12-02 2006-03-08 有限会社ボンドテック 接合方法及びこの方法により作成されるデバイス並びに表面活性化装置及びこの装置を備えた接合装置
US7385283B2 (en) * 2006-06-27 2008-06-10 Taiwan Semiconductor Manufacturing Co., Ltd. Three dimensional integrated circuit and method of making the same
US20080291767A1 (en) * 2007-05-21 2008-11-27 International Business Machines Corporation Multiple wafer level multiple port register file cell
FR2923081B1 (fr) * 2007-10-26 2009-12-11 3D Plus Procede d'interconnexion verticale de modules electroniques 3d par des vias.
JP5172751B2 (ja) * 2009-03-19 2013-03-27 株式会社東芝 三次元積層型半導体集積回路の製造方法
US8912017B2 (en) * 2011-05-10 2014-12-16 Ostendo Technologies, Inc. Semiconductor wafer bonding incorporating electrical and optical interconnects
JP5772329B2 (ja) * 2011-07-19 2015-09-02 ソニー株式会社 半導体装置の製造方法、半導体装置、電子機器
JP6175701B2 (ja) * 2012-06-04 2017-08-09 マクロニックス インターナショナル カンパニー リミテッド 3d積層マルチチップモジュールの製造方法

Also Published As

Publication number Publication date
JP2016004799A (ja) 2016-01-12

Similar Documents

Publication Publication Date Title
JP6391999B2 (ja) 積層デバイスの製造方法
JP6385727B2 (ja) 貼り合わせウェーハ形成方法
JP6504750B2 (ja) ウェーハの加工方法
JP2020520118A (ja) 処理された積層ダイ
KR100741864B1 (ko) 반도체장치의 제조방법
CN105047612B (zh) 晶片的加工方法
TWI732949B (zh) 晶圓的加工方法
JP6815692B2 (ja) ウェーハの加工方法
JP2007096115A (ja) 半導体装置の製造方法
TWI719266B (zh) 中介載板的製造方法
JP2005167024A (ja) 半導体装置及びその製造方法
JP6298723B2 (ja) 貼り合わせウェーハ形成方法
US9219011B2 (en) Separation of chips on a substrate
JP6341554B2 (ja) 半導体装置の製造方法
JP6298720B2 (ja) 積層デバイスの製造方法
TW201820447A (zh) 晶圓的加工方法
JP4528758B2 (ja) 転写テープ及びこの転写テープを用いた半導体装置の製造方法
TW202044369A (zh) 晶圓之製造方法以及層積元件晶片之製造方法
JP6349121B2 (ja) 積層デバイスの製造方法
JP6318016B2 (ja) 積層デバイスの製造方法
JP2017050408A (ja) 積層ウェーハの製造方法
JP6195483B2 (ja) 積層ウェーハの加工方法
JP6266402B2 (ja) 積層デバイスの製造方法
JP2018133371A (ja) ウエーハの加工方法
JP4874769B2 (ja) 表面保護テープ及びこの表面保護テープを用いた半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170413

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20171214

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171226

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180223

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180710

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180808

R150 Certificate of patent or registration of utility model

Ref document number: 6385727

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250