JP6385727B2 - 貼り合わせウェーハ形成方法 - Google Patents
貼り合わせウェーハ形成方法 Download PDFInfo
- Publication number
- JP6385727B2 JP6385727B2 JP2014122143A JP2014122143A JP6385727B2 JP 6385727 B2 JP6385727 B2 JP 6385727B2 JP 2014122143 A JP2014122143 A JP 2014122143A JP 2014122143 A JP2014122143 A JP 2014122143A JP 6385727 B2 JP6385727 B2 JP 6385727B2
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- support member
- silicon substrate
- bonded
- bonding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Pressure Welding/Diffusion-Bonding (AREA)
Description
10A 別のウェーハ
12 第1分割予定ライン
13 第1デバイス
14 第1電極
16 第1酸化膜
20 ベースウェーハ
22 第2分割予定ライン
23 第2デバイス
24 第2電極
26 第2酸化膜
35 サポート部材
36 チャックテーブル
38 貼り合わせウェーハ
40 テーブル(保持手段)
42 保持テーブル
D 積層デバイス
Claims (1)
- シリコン基板の表面に複数のデバイスが形成され且つデバイスの表面が酸化膜で被覆されたウェーハを薄化して、シリコン基板の表面に複数のデバイスが形成され且つデバイスの表面が酸化膜で被覆されたベースウェーハに貼り合わせて、貼り合わせウェーハを形成する貼り合わせウェーハの形成方法であって、
該ウェーハ表面側の該酸化膜と、シリコン基板からなるサポート部材とを当接させて常温接合により接合するサポート部材接合ステップと、
該サポート部材接合ステップを実施した後に、該サポート部材側をチャックテーブルに保持し、露呈する該ウェーハの該シリコン基板の裏面側を研削して薄化をする薄化ステップと、
該薄化ステップを実施した後で、薄化された該ウェーハの該シリコン基板の該裏面側に、シリコン基板の表面に複数のデバイスが形成され且つデバイスの表面が酸化膜で被覆された別のウェーハの該表面側の該酸化膜を当接させて常温接合により接合し、該別のウェーハの露呈する裏面側を薄化することを順次繰り返して、複数のウェーハを積層させる積層ウェーハ形成ステップと、
該積層ウェーハ形成ステップを実施した後に、該薄化した該ウェーハの該シリコン基板の裏面と、該ベースウェーハ表面側の該酸化膜とを当接させて常温接合により接合するベースウェーハ貼り合わせステップと、
該ベースウェーハ貼り合わせステップを実施した後に、該ベースウェーハ側を保持手段に保持して、該サポート部材を研削で薄化するサポート部材薄化ステップと、
該サポート部材薄化ステップを実施した後に、該ベースウェーハ側を保持テーブルに保持して、露呈する薄化された該サポート部材側から該ウェーハ及び該ベースウェーハの各デバイスの電極間を接続する半導体デバイス接続ステップと、
を備える貼り合わせウェーハの形成方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014122143A JP6385727B2 (ja) | 2014-06-13 | 2014-06-13 | 貼り合わせウェーハ形成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014122143A JP6385727B2 (ja) | 2014-06-13 | 2014-06-13 | 貼り合わせウェーハ形成方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016004799A JP2016004799A (ja) | 2016-01-12 |
JP6385727B2 true JP6385727B2 (ja) | 2018-09-05 |
Family
ID=55223912
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014122143A Active JP6385727B2 (ja) | 2014-06-13 | 2014-06-13 | 貼り合わせウェーハ形成方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6385727B2 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6737224B2 (ja) * | 2017-04-17 | 2020-08-05 | 株式会社Sumco | 多層膜soiウェーハの製造方法 |
CN112005341B (zh) * | 2018-04-27 | 2024-01-09 | 东京毅力科创株式会社 | 基板处理系统和基板处理方法 |
JP7224138B2 (ja) * | 2018-10-23 | 2023-02-17 | 株式会社ダイセル | 半導体装置製造方法 |
JP7285059B2 (ja) * | 2018-10-23 | 2023-06-01 | 株式会社ダイセル | 半導体装置製造方法 |
WO2020170597A1 (ja) * | 2019-02-18 | 2020-08-27 | 東京エレクトロン株式会社 | 基板処理装置及び基板処理方法 |
JP7412161B2 (ja) * | 2019-12-23 | 2024-01-12 | 東京エレクトロン株式会社 | 基板処理装置及び基板処理方法 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6821826B1 (en) * | 2003-09-30 | 2004-11-23 | International Business Machines Corporation | Three dimensional CMOS integrated circuits having device layers built on different crystal oriented wafers |
JP3751972B2 (ja) * | 2003-12-02 | 2006-03-08 | 有限会社ボンドテック | 接合方法及びこの方法により作成されるデバイス並びに表面活性化装置及びこの装置を備えた接合装置 |
US7385283B2 (en) * | 2006-06-27 | 2008-06-10 | Taiwan Semiconductor Manufacturing Co., Ltd. | Three dimensional integrated circuit and method of making the same |
US20080291767A1 (en) * | 2007-05-21 | 2008-11-27 | International Business Machines Corporation | Multiple wafer level multiple port register file cell |
FR2923081B1 (fr) * | 2007-10-26 | 2009-12-11 | 3D Plus | Procede d'interconnexion verticale de modules electroniques 3d par des vias. |
JP5172751B2 (ja) * | 2009-03-19 | 2013-03-27 | 株式会社東芝 | 三次元積層型半導体集積回路の製造方法 |
US8912017B2 (en) * | 2011-05-10 | 2014-12-16 | Ostendo Technologies, Inc. | Semiconductor wafer bonding incorporating electrical and optical interconnects |
JP5772329B2 (ja) * | 2011-07-19 | 2015-09-02 | ソニー株式会社 | 半導体装置の製造方法、半導体装置、電子機器 |
JP6175701B2 (ja) * | 2012-06-04 | 2017-08-09 | マクロニックス インターナショナル カンパニー リミテッド | 3d積層マルチチップモジュールの製造方法 |
-
2014
- 2014-06-13 JP JP2014122143A patent/JP6385727B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2016004799A (ja) | 2016-01-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6391999B2 (ja) | 積層デバイスの製造方法 | |
JP6385727B2 (ja) | 貼り合わせウェーハ形成方法 | |
JP6504750B2 (ja) | ウェーハの加工方法 | |
JP2020520118A (ja) | 処理された積層ダイ | |
KR100741864B1 (ko) | 반도체장치의 제조방법 | |
CN105047612B (zh) | 晶片的加工方法 | |
TWI732949B (zh) | 晶圓的加工方法 | |
JP6815692B2 (ja) | ウェーハの加工方法 | |
JP2007096115A (ja) | 半導体装置の製造方法 | |
TWI719266B (zh) | 中介載板的製造方法 | |
JP2005167024A (ja) | 半導体装置及びその製造方法 | |
JP6298723B2 (ja) | 貼り合わせウェーハ形成方法 | |
US9219011B2 (en) | Separation of chips on a substrate | |
JP6341554B2 (ja) | 半導体装置の製造方法 | |
JP6298720B2 (ja) | 積層デバイスの製造方法 | |
TW201820447A (zh) | 晶圓的加工方法 | |
JP4528758B2 (ja) | 転写テープ及びこの転写テープを用いた半導体装置の製造方法 | |
TW202044369A (zh) | 晶圓之製造方法以及層積元件晶片之製造方法 | |
JP6349121B2 (ja) | 積層デバイスの製造方法 | |
JP6318016B2 (ja) | 積層デバイスの製造方法 | |
JP2017050408A (ja) | 積層ウェーハの製造方法 | |
JP6195483B2 (ja) | 積層ウェーハの加工方法 | |
JP6266402B2 (ja) | 積層デバイスの製造方法 | |
JP2018133371A (ja) | ウエーハの加工方法 | |
JP4874769B2 (ja) | 表面保護テープ及びこの表面保護テープを用いた半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170413 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20171214 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20171226 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180223 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180710 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180808 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6385727 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |