KR100834381B1 - 반도체 디바이스 제조방법 - Google Patents

반도체 디바이스 제조방법 Download PDF

Info

Publication number
KR100834381B1
KR100834381B1 KR1020070022037A KR20070022037A KR100834381B1 KR 100834381 B1 KR100834381 B1 KR 100834381B1 KR 1020070022037 A KR1020070022037 A KR 1020070022037A KR 20070022037 A KR20070022037 A KR 20070022037A KR 100834381 B1 KR100834381 B1 KR 100834381B1
Authority
KR
South Korea
Prior art keywords
wafer
etching
semiconductor device
manufacturing
laser
Prior art date
Application number
KR1020070022037A
Other languages
English (en)
Inventor
박승욱
도재천
징리 양
홍주표
양시중
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020070022037A priority Critical patent/KR100834381B1/ko
Application granted granted Critical
Publication of KR100834381B1 publication Critical patent/KR100834381B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Dicing (AREA)

Abstract

반도체 디바이스 제조방법이 개시된다. 접착층을 개재하여, 제1 웨이퍼를 지지체에 적층하는 단계; 에칭 또는 레이저를 이용하여 제1 웨이퍼를 소정의 단위로 분할하는 단계; 제1 웨이퍼에 소정의 패턴을 형성하는 단계를 포함하는 반도체 디바이스 제조방법은, 에칭 또는 레이저와 같은 기계적이지 않은 방법을 이용하여 웨이퍼를 분할함으로써, 다이의 이동 또는 회전을 방지할 수 있어, 웨이퍼 레벨 패키지의 효율을 증대시킬 수 있다.
웨이퍼, 지지판, 분할, 에칭, 레이저

Description

반도체 디바이스 제조방법{method for manufacturing semi-conductor device}
도 1은 본 발명의 제1 실시예에 따른 반도체 디바이스 제조방법을 나타내는 순서도.
도 2는 도 1의 반도체 디바이스 제조방법을 나타내는 흐름도.
도 3은 도 1의 반도체 디바이스 제조방법에서 연삭공정이 생략된 경우를 나타내는 흐름도.
도 4는 지지체에 적층되어 분할된 제1 웨이퍼를 나타내는 사시도.
도 5는 본 발명의 제2 실시예에 따른 반도체 디바이스 제조방법을 나타내는 순서도.
도 6은 제1 웨이퍼에 제2 웨이퍼가 본딩 된 모습을 나타내는 단면도.
도 7은 본 발명의 제3 실시예에 따른 반도체 디바이스 제조방법을 나타내는 순서도.
<도면의 주요 부분에 대한 부호의 설명>
110: 지지체 120: 접착층
130: 제1 웨이퍼 132: 다이(die)
134: 패턴 136: 비아
140: 제2 웨이퍼 142: 비아
144: 본딩수단
본 발명은 반도체 디바이스 제조방법에 관한 것이다.
웨이퍼는 FAB(Fabrication) 공정을 마친 후 패키지 공정으로 진행되기 전에는 통상 원판 형상을 하고 있으며, 원판 형의 웨이퍼는 칩으로 제품화하기에는 부적합한 두께를 지니고 있다. 때문에, 웨이퍼를 원하는 두께로, 예를 들면 약 7mil, 가공하여 패키지 공정 시 본딩되는 칩의 방열성을 향상시키기 위해 웨이퍼 뒷면에 대한 연삭을 실시하게 된다.
또한, 1차적인 패키지 공정을 수행한 후 또는 수행 전에 웨이퍼를 소정의 단위로 분할하는 공정을 실시하게 된다.
종래기술에 따르면, 이러한 연삭공정과 분할공정을 기계적인 방법으로 실시함으로써, 이 과정에서 발생하는 스트레스(stress)에 의하여 분할되는 다이가 이동 또는 회전(tilt)할 염려가 발생하는 문제가 있었다.
본 발명은 WSS(wafer supporting system)을 이용하여 각 디바이스를 핸들링하고, 지지체 상에서 발생할 수 있는 이동 또는 회전을 방지할 수 있는 방법을 제공하는 것이다.
본 발명의 일 측면에 따르면, 접착층을 개재하여, 제1 웨이퍼를 지지체에 적층하는 단계; 에칭 또는 레이저를 이용하여 제1 웨이퍼를 소정의 단위로 분할하는 단계; 제1 웨이퍼에 소정의 패턴을 형성하는 단계를 포함하는 반도체 디바이스 제조방법을 제공할 수 있다.
분할에 이용되는 에칭은, 반응성 이온 에칭(RIE), 플라즈마 에칭 또는 습식 에칭 가운데 어느 하나일 수 있으며, 제1 웨이퍼를 분할하기 전에 제1 웨이퍼의 표면에 보호층 형성하는 단계를 더 수행할 수 있다.
한편, 제1 웨이퍼를 소정의 두께만큼 연삭할 수 있다. 이러한 연삭은 분할 이후에 수행될 수 있는데, 이 때 연삭은 에칭 또는 레이저를 이용하여 수행될 수 있다. 연삭에 이용되는 에칭은, 반응성 이온 에칭(RIE), 플라즈마 에칭 또는 습식 에칭 가운데 어느 하나일 수 있다.
접착층은, 자외선 반응성 재질, 열 반응성 재질, 레이저 반응성 재질 가운데 어느 하나로 이루어질 수 있다.
분할 이후에, 제1 웨이퍼를 관통하는 비아를 형성할 수 있으며, 제1 웨이퍼 에는 제2 웨이퍼를 본딩 할 수도 있다.
전술한 것 외의 다른 측면, 특징, 이점이 이하의 도면, 특허청구범위 및 발명의 상세한 설명으로부터 명확해질 것이다.
이하, 본 발명에 따른 반도체 디바이스 제조방법의 바람직한 실시예를 첨부도면을 참조하여 상세히 설명하기로 하며, 첨부 도면을 참조하여 설명함에 있어, 동일하거나 대응하는 구성 요소는 동일한 도면번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
도 1은 본 발명의 제1 실시예에 따른 반도체 디바이스 제조방법을 나타내는 순서도이고, 도 2는 도 1의 반도체 디바이스 제조방법을 나타내는 흐름도이다. 도 2를 참조하면, 지지체(110), 접착층(120), 제1 웨이퍼(130), 다이(132)가 도시되어 있다.
먼저, 접착층을 개재하여 제1 웨이퍼를 지지층에 적층한다(S110). 접착층(120)을 개재하여 제1 웨이퍼(130)를 지지층에 적층함으로써, 제1 웨이퍼(130)를 지지층에 고정시킬 수 있게 되고, 이를 바탕으로 웨이퍼 레벨의 핸들링을 구현할 수 있게 된다. 즉, 제1 웨이퍼(130)를 다이(132)로 분할 한 다음, 개별적인 패키징을 구현하는 것이 아니라, 웨이퍼 레벨에서 일괄적인 패키징을 구현한 다음 이를 분할함으로써, 효율적으로 반도체 디바이스를 제조할 수 있게 되는 것이다. 접착층(120)을 개재하여 제1 웨이퍼가 지지층에 적층된 모습이 도 2의 (b)에 도시되어 있다.
한편, 모든 패키징 공정이 완료된 다음, 제1 웨이퍼(130)를 지지체(110) 및 접착층(120)으로부터 분리하는 공정을 수행하게 되는데, 이러한 분리 공정을 수월하게 실시할 수 있도록, 접착층(120)을 자외선 반응성 재질, 열 반응성 재질, 레이저 반응성 재질 가운데 어느 하나로 구성할 수 있다. 즉, 접착층(120)을 자외선, 열 또는 레이저에 의해 점성 등이 변화하는 물질로 구성함으로써, 분리 전에 자외선, 열 또는 레이저를 제공하여 접착층(120)의 접착력을 낮추어 분리 공정을 수월하게 수행할 수 있는 것이다.
다음으로, 제1 웨이퍼를 소정의 두께만큼 연삭한다(S120). 연삭 이전의 제1 웨이퍼(130)가 반도체 디바이스의 소형화, 박형화를 구현하기에는 적합하지 않은 정도의 두께를 가지고 있는 경우, 제1 웨이퍼(130)를 원하는 두께로 가공할 필요가 있다. 이를 위하여, 제1 웨이퍼(130)를 소정의 두께만큼 연삭할 수 있는 것이다. 이러한 방법으로 제1 웨이퍼가 연삭된 모습이 도 2의 (c)에 도시되어 있다.
한편, 상술한 필요성이 제기되지 않는 경우, 즉, 제1 웨이퍼(130)의 두께가 문제되지 않는 경우라면, 도 3에 도시된 바와 같이, 제1 웨이퍼(130)를 연삭하는 공정을 생략할 수도 있음은 물론이다.
다음으로, 에칭 또는 레이저를 이용하여 제1 웨이퍼를 소정의 단위로 분할한다(S130). 기계적인 방법이 아닌 에칭 또는 레이저 드릴링을 이용하여 분할을 수행하는 경우, 각 단위 즉, 다이(132)에 제공되는 스트레스를 최소화할 수 있게 되어 다이(132)가 이동 또는 회전되는 것을 방지할 수 있게 되기 때문이다. 분할을 위한 에칭 방식으로는 반응성 이온 에칭(RIE), 플라즈마 에칭, 습식 에칭 등이 이용될 수 있다. 이러한 방법으로 소정의 단위로 분할된 제1 웨이퍼의 모습이 도 2의 (d)에 도시되어 있다.
한편, 에칭 등을 이용하여 제1 웨이퍼를 분할하기에 앞서, 제1 웨이퍼의 표면을 보호하기 위하여 제1 웨이퍼의 표면에 보호층을 형성할 수 있다(S125). 제1 웨이퍼(130)의 표면에는, 반도체 디바이스로서의 기능을 수행하기 위한 소정의 패턴(134) 등이 형성될 수 있으므로, 분할 시 이러한 표면이 손상되는 것을 방지하기 위한 것이다. 예를 들면, 에칭을 이용하여 제1 웨이퍼(130)를 분할하는 경우, 내 에칭성을 갖는 보호필름(미도시)을 제1 웨이퍼(130)의 표면에 부착하는 방법을 이용할 수 있다. 이 밖에도 분할 방법에 상응하여 다양한 방법으로 보호층을 형성할 수 있음은 물론이다.
다음으로, 제1 웨이퍼에 소정의 패턴을 형성한다(S140). 이렇게 형성되는 패턴(134)에 의해 각각의 다이(132)는 소정의 기능을 수행할 수 있게 된다. 패턴(134)이 형성된 제1 웨이퍼(130)의 모습이 도 4에 도시되어 있다.
한편, 제1 웨이퍼(130)를 분할함에 있어 기계적인 방법이 아닌, 에칭 또는 레이저를 이용함으로써 각각의 다이(132)가 지지체(110) 상에서 이동 또는 회전하는 것을 방지할 수 있게 되므로, 웨이퍼 레벨로 패턴(134)을 형성함에 있어 그 효율이 증대될 수 있음은 앞서 설명한 바와 같다.
도 5는 본 발명의 제2 실시예에 따른 반도체 디바이스 제조방법을 나타내는 순서도이고, 도 6은 제1 웨이퍼에 제2 웨이퍼가 본딩 된 모습을 나타내는 단면도이다. 도 6을 참조하면, 지지체(110), 접착층(120), 제1 웨이퍼(130), 다이(132), 패턴(134), 비아(136, 142), 제2 웨이퍼(140), 본딩수단(144)이 도시되어 있다.
본 실시예는 앞서 설명한 제1 실시예와 비교하여, 제1 웨이퍼(130)에 소정의 패턴(134)을 형성한 다음에 분할을 수행하고, 다층의 패키지를 구현하기 위하여 제1 웨이퍼(130)에 제2 웨이퍼(140)를 본딩하는 단계를 더 수행하는 것에 차이가 있다.
먼저, 접착층(120)을 개재하여 제1 웨이퍼(130)를 지지층에 적층하고(S210), 제1 웨이퍼(130)를 소정의 두께만큼 연삭한다(S220). 이에 대한 설명은, 앞선 제1 실시예에 대한 설명으로 갈음하도록 한다. 제1 웨이퍼(130)의 두께가 문제되지 않는 경우라면, 도 3에 도시된 바와 같이, 제1 웨이퍼(130)를 연삭하는 공정을 생략할 수 있음도 마찬가지이다.
다음으로, 제1 웨이퍼에 소정의 패턴을 형성한다(S230). 이렇게 형성되는 패턴(134)에 의해 각각의 다이(132)는 소정의 기능을 수행할 수 있게 된다. 패턴(134)이 형성된 제1 웨이퍼(130)의 모습이 도 4에 도시되어 있다.
그 다음, 에칭 또는 레이저를 이용하여 제1 웨이퍼(130)를 소정의 단위로 분할한다(S240). 기계적인 방법이 아닌 에칭 또는 레이저 드릴링을 이용하여 분할을 수행하는 경우, 다이(132)에 제공되는 스트레스를 최소화할 수 있게 되어 다이(132)가 이동 또는 회전되는 것을 방지할 수 있게 되기 때문이다. 분할을 위한 에칭 방식으로는 반응성 이온 에칭(RIE), 플라즈마 에칭, 습식 에칭 등이 이용될 수 있다.
다음으로, 제1 웨이퍼(130)에 제2 웨이퍼(140)를 본딩한다(S250). 이는 다층의 패키지를 구현하기 위한 것이다. 이러한 본딩을 위해 제1 웨이퍼의 상면에 접착제와 같은 본딩수단(144)을 도포하고, 그 위에 제2 웨이퍼(140)를 안착시키는 방법을 이용할 수 있다. 물론 이러한 방법은 일 예에 불과하며, 다양한 방법을 이용할 수 있다.
제1 웨이퍼(130)에 본딩되는 제2 웨이퍼(140)는, 웨이퍼 레벨일 수도 있지만, 다이 레벨일 수도 있다. 여기서, 웨이퍼 레벨이란 웨이퍼가 분할되지 않고 원판의 형상을 유지한 상태를 의미하며, 다이 레벨이란 원판 형상에서 각각의 다이로 분할된 상태를 의미한다.
제1 웨이퍼(130)를 분할함에 있어 에칭 또는 레이저를 이용하여 다이(132)가 지지체(110) 상에서 이동 또는 회전하는 것을 방지할 수 있게 되므로, 이와 같이 제1 웨이퍼(130)에 제2 웨이퍼(140)를 본딩하여 다층 패키지를 형성함에 있어서도 그 효율이 증대될 수 있게 되는 것이다. 이러한 방법으로 제1 웨이퍼(130)에 제2 웨이퍼(140)가 본딩된 모습이 도 6에 도시되어 있다.
도 7은 본 발명의 제3 실시예에 따른 반도체 디바이스 제조방법을 나타내는 순서도이다. 본 실시예에 따른 반도체 디바이스 제조방법은 앞서 설명한 실시예들과 비교하여, 웨이퍼를 연삭하는 공정보다 웨이퍼를 분할하는 공정을 먼저 수행하는 경우를 제시하는 것에 그 차이가 있다.
먼저, 접착층(120)을 개재하여, 제1 웨이퍼(130)를 지지체(110)에 적층하 고(S310). 에칭 또는 레이저를 이용하여 제1 웨이퍼(130)를 소정의 단위로 분할한다(S320).
이 후, 제1 웨이퍼(130)를 소정의 두께만큼 연삭한다(S330). 이러한 연삭공정은, 제1 웨이퍼(130)를 분할하는 경우와 마찬가지로, 에칭 또는 레이저를 이용하여 수행될 수 있다. 기계적인 방법이 아닌 에칭 또는 레이저를 이용하여 연삭공정을 수행하는 경우, 제1 웨이퍼(130)에 제공되는 스트레스를 최소화할 수 있게 되어 제1 웨이퍼(130)가 이동 또는 회전되는 것을 방지할 수 있게 되기 때문이다. 연삭공정을 위한 에칭 방식으로는 반응성 이온 에칭(RIE), 플라즈마 에칭, 습식 에칭 등이 이용될 수 있다.
다음으로, 제1 웨이퍼(130)에 소정의 패턴(134)을 형성하고(S340), 이 후 제1 웨이퍼(130)에 제2 웨이퍼(140)를 본딩할 수 있다(S350).
이상, 본 발명의 여러 실시예에 따른 반도체 디바이스 제조방법에 대해 설명하였으며, 제시된 공정들의 조합 또는 순서의 변경 등과 같은 많은 실시예들이 본 발명의 특허청구범위 내에 존재한다.
상술한 바와 같이 본 발명의 바람직한 실시예에 따르면, 에칭 또는 레이저와 같은 기계적이지 않은 방법을 이용하여 제1 웨이퍼를 분할함으로써, 다이의 이동 또는 회전을 방지할 수 있어, 웨이퍼 레벨 패키지의 효율을 증대시킬 수 있다.

Claims (8)

  1. 접착층을 개재하여, 제1 웨이퍼를 지지체에 적층하는 단계;
    에칭 또는 레이저를 이용하여 상기 제1 웨이퍼를 분할하는 단계;
    상기 제1 웨이퍼에 패턴을 형성하는 단계를 포함하되,
    상기 접착층은,
    자외선 반응성 재질, 열 반응성 재질, 레이저 반응성 재질 가운데 어느 하나로 이루어지는 것을 특징으로 하는 반도체 디바이스 제조방법.
  2. 제1항에 있어서,
    상기 분할에 이용되는 에칭은,
    반응성 이온 에칭(RIE), 플라즈마 에칭 또는 습식 에칭 가운데 어느 하나인 것을 특징으로 하는 반도체 디바이스 제조방법.
  3. 제1항에 있어서,
    상기 제1 웨이퍼를 분할하기 전에, 상기 제1 웨이퍼의 표면에 보호층을 형성하는 단계를 더 수행하는 것을 특징으로 하는 반도체 디바이스 제조방법.
  4. 제1항에 있어서,
    상기 제1 웨이퍼를 연삭하는 단계를 더 포함하는 반도체 디바이스 제조방법.
  5. 제4항에 있어서,
    상기 연삭은 상기 분할 이후에, 에칭 또는 레이저를 이용하여 수행되는 것을 특징으로 하는 반도체 디바이스 제조방법.
  6. 제5항에 있어서,
    상기 연삭에 이용되는 에칭은,
    반응성 이온 에칭(RIE), 플라즈마 에칭 또는 습식 에칭 가운데 어느 하나인 것을 특징으로 하는 반도체 디바이스 제조방법.
  7. 삭제
  8. 제1항에 있어서,
    상기 제1 웨이퍼에 제2 웨이퍼를 본딩하는 단계를 더 포함하는 반도체 디바이스 제조방법.
KR1020070022037A 2007-03-06 2007-03-06 반도체 디바이스 제조방법 KR100834381B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070022037A KR100834381B1 (ko) 2007-03-06 2007-03-06 반도체 디바이스 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070022037A KR100834381B1 (ko) 2007-03-06 2007-03-06 반도체 디바이스 제조방법

Publications (1)

Publication Number Publication Date
KR100834381B1 true KR100834381B1 (ko) 2008-06-04

Family

ID=39769766

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070022037A KR100834381B1 (ko) 2007-03-06 2007-03-06 반도체 디바이스 제조방법

Country Status (1)

Country Link
KR (1) KR100834381B1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001144037A (ja) 1999-11-17 2001-05-25 Fujitsu Ltd 半導体装置の製造方法及び製造装置
JP2005191039A (ja) * 2003-12-24 2005-07-14 Matsushita Electric Ind Co Ltd 半導体ウェハの処理方法
JP2006286900A (ja) * 2005-03-31 2006-10-19 Furukawa Electric Co Ltd:The チップの製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001144037A (ja) 1999-11-17 2001-05-25 Fujitsu Ltd 半導体装置の製造方法及び製造装置
JP2005191039A (ja) * 2003-12-24 2005-07-14 Matsushita Electric Ind Co Ltd 半導体ウェハの処理方法
JP2006286900A (ja) * 2005-03-31 2006-10-19 Furukawa Electric Co Ltd:The チップの製造方法

Similar Documents

Publication Publication Date Title
US9355881B2 (en) Semiconductor device including a dielectric material
KR102181666B1 (ko) 상이한 두께의 다이에 대한 웨이퍼 접합 방법
US7626251B2 (en) Microelectronic die assembly having thermally conductive element at a backside thereof and method of making same
JP5289484B2 (ja) 積層型半導体装置の製造方法
JP5960389B2 (ja) 半導体集積回路チップを分離および搬送する方法
TWI767022B (zh) 基板處理方法及基板處理系統
CN108206169B (zh) 包含在裸芯边缘处的裸芯接合垫的半导体装置
TWI579971B (zh) 半導體裝置之製造方法
KR20150092675A (ko) 반도체 소자의 제조 방법
JP2019057575A (ja) 半導体装置の製造方法および半導体装置
US9064950B2 (en) Fabrication method for a chip package
US7888237B2 (en) Method of cutting semiconductor wafer, semiconductor chip apparatus, and chamber to cut wafer
US10350711B2 (en) Semiconductor device and manufacturing method thereof
JP4908597B2 (ja) 電子素子の個片化方法
KR100834381B1 (ko) 반도체 디바이스 제조방법
JP6482454B2 (ja) 電子部品の製造方法ならびに電子部品製造装置
TWI525763B (zh) 晶片封裝體及其形成方法
JP5223215B2 (ja) ウェハー構造体及びその製造方法
US7956435B2 (en) Semiconductor device
KR101687706B1 (ko) 지지봉을 이용한 박형 칩의 적층방법
JP2022164271A (ja) 積層デバイスチップの製造方法
CN108206161B (zh) 包含角部凹陷的半导体装置
JP2017050408A (ja) 積層ウェーハの製造方法
TW201729308A (zh) 晶圓級封裝結構的製造方法
JP2014204004A (ja) 基板組立体、基板組立体の製造方法およびチップパッケージの製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee