KR101687706B1 - 지지봉을 이용한 박형 칩의 적층방법 - Google Patents

지지봉을 이용한 박형 칩의 적층방법 Download PDF

Info

Publication number
KR101687706B1
KR101687706B1 KR1020150060474A KR20150060474A KR101687706B1 KR 101687706 B1 KR101687706 B1 KR 101687706B1 KR 1020150060474 A KR1020150060474 A KR 1020150060474A KR 20150060474 A KR20150060474 A KR 20150060474A KR 101687706 B1 KR101687706 B1 KR 101687706B1
Authority
KR
South Korea
Prior art keywords
thin
substrate
chips
chip
thin chips
Prior art date
Application number
KR1020150060474A
Other languages
English (en)
Other versions
KR20160128709A (ko
Inventor
유봉석
Original Assignee
주식회사 에스에프에이반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 에스에프에이반도체 filed Critical 주식회사 에스에프에이반도체
Priority to KR1020150060474A priority Critical patent/KR101687706B1/ko
Publication of KR20160128709A publication Critical patent/KR20160128709A/ko
Application granted granted Critical
Publication of KR101687706B1 publication Critical patent/KR101687706B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/074—Stacked arrangements of non-apertured devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/49—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions wire-like arrangements or pins or rods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/48147—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked with an intermediate bond, e.g. continuous wire daisy chain

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)

Abstract

본 발명은 기판 상면에 고단 적층되는 박형 칩의 휨을 방지할 수 있도록 한 지지봉을 이용한 박형 칩의 적층방법에 관한 것으로, 기판의 상면 일측에 일정한 높이를 갖는 지지봉을 고정하는 단계; 상기 지지봉이 고정된 상기 기판 상면에 박형 칩을 사선방향으로 순차적 안착시키되, 사선방향으로 순차적 안착되는 상기 박형 칩이 상기 지지봉에 접촉되도록 하는 단계; 상기 박형 칩 각각과 상기 기판을 와이어 본딩하는 단계;를 포함한다.

Description

지지봉을 이용한 박형 칩의 적층방법{ stacking method of thin type chip }
본 발명은 박형 칩의 적층방법에 관한 것으로, 더욱 상세하게는 기판 상면에 고단 적층되는 박형 칩의 휨을 방지할 수 있도록 한 박형 칩의 적층방법에 관한 것이다.
메모리 반도체 패키징 공정에서 보다 많은 용량의 메모리를 집적화하기 위하여 규격화된 기판 위에 박형 칩을 고단으로 적층하는 경우가 늘고 있다.
즉, 웨이퍼의 후면을 연삭하고, 후면이 연삭된 웨이퍼를 절단하며, 웨이퍼를 절단하여 얻어진 칩을 기판 위에 고단 적층하고, 적층된 칩과 기판 사이를 와이어 본딩하는 경우가 늘고 있다.
이때, 웨이퍼는, 표면의 패턴 층이 다양한 재질로 형성되므로 각 층간 열팽창계수 등이 상이하고, 각 층간 접착제의 열 수축 정도 등이 상이하며, 후면 연삭 과정에서 마찰열에 의해 소성 변형하므로 쉽게 휘게 된다.
이와 같은 이유로 웨이퍼가 휠 경우, 웨이퍼 손상 우려가 커지는 바, 웨이퍼 핸들링이 보다 주의 깊게 이루어져야 하므로 핸들링 시스템이 정교해져야만 하는 문제가 있었다.
또한, 웨이퍼가 휠 경우, 이에 의해 얻어지는 박형 칩 자체도 휘게 되며, 특히 도 1에 도시된 바와 같이 박형 칩(30)이 기판(10) 상면에 사선방향으로 적층, 즉 상부층 박형 칩(30)의 일단부가 하부층 박형 칩(30)의 일단을 벗어나 적층될 때 하부층 박형 칩(30)을 벗어난 상부층 박형 칩(30)의 일부가 공중에 뜬 상태로 되어 자중에 의해 하부로 처지게 되므로 박형 칩(30)의 휨이 심화된다.
이와 같이 기판에 고단으로 적층되는 박형 칩의 휨이 심화될 경우, 특히 차후 몰딩 과정에서 박형 칩이 부러지거나 깨지는 등 손상이 유발되는 경우가 빈번하였을 뿐만 아니라 와이어 본딩 과정에서 휨 발생 부위가 상하로 유동하여 와이어와 본딩패드 사이의 부착력이 저하되는 문제가 있었다.
상기의 이유로 해당분야에서는 기판에 고단 적층되는 박형 칩의 휨을 방지할 수 있도록 하는 박형 칩의 적층방법의 개발을 시도하고 있으나, 현재까지는 만족할만한 결과를 얻지 못하고 있는 실정이다.
본 발명은 상기와 같은 실정을 감안하여 제안된 것으로, 기판 위에 박형 칩을 고단 적층할 때 박형 칩의 휨으로 인하여 박형 칩의 손상이 유발되었던 문제를 해소할 수 있도록 한 박형 칩의 적층방법을 제공하는 데 그 목적이 있다.
또한, 본 발명은 기판 위에 박형 칩을 고단 적층할 때 박형 칩의 휨 발생 부위가 상하로 유동함에 따라 와이어와 본딩패드 사이의 부착력이 저하되었던 문제를 해소할 수 있도록 한 박형 칩의 적층방법을 제공하는 데 그 목적이 있다.
상기의 목적을 달성하기 위한 본 발명 제1실시예에 의한 지지봉을 이용한 박형 칩의 적층방법은, 기판의 상면 일측에 일정한 높이를 갖는 지지봉을 고정하는 단계; 상기 지지봉이 고정된 상기 기판 상면에 박형 칩을 사선방향으로 순차적 안착시키되, 사선방향으로 순차적 안착되는 상기 박형 칩이 상기 지지봉에 접촉되도록 하는 단계; 상기 박형 칩 각각과 상기 기판을 와이어 본딩하는 단계;를 포함한다.
상기 기판은 인쇄회로기판 또는 리드프레임의 어느 하나이다.
상기 지지봉은 상기 박형 칩의 두께에 비해 두꺼운 두께로 형성된다.
상기 지지봉은 금속 또는 경질 합성수지로 형성된다.
상기 지지봉은 상단 및 하단에 타부위에 비해 단면적이 넓은 안착면이 형성된다.
상기 지지봉은 상기 기판에 높이를 달리하여 복수로 고정될 수 있다.
또한, 본 발명 제2실시예에 의한 지지봉을 이용한 박형 칩의 적층방법은, 기판의 상면 일측에 일정한 높이를 갖는 지지봉을 고정하는 단계; 상기 지지봉이 고정된 상기 기판 상면에 박형 칩을 사선방향으로 순차적 안착시키되, 사선방향으로 순차적 안착되는 상기 박형 칩이 상기 기판에 고정된 상기 지지봉에 접촉되도록 하는 단계; 사선방향으로 순차적 안착된 상기 박형 칩의 단부에 다른 지지봉을 추가 고정하는 단계; 사선방향으로 순차적 안착된 상기 박형 칩의 상부로 다른 박형 칩을 역사선방향으로 순차적으로 안착시키되, 역사선방향으로 순차적 안착되는 상기 박형 칩이 추가 고정된 상기 지지봉에 접촉되도록 하는 단계; 상기 박형 칩 각각과 상기 기판을 와이어 본딩하는 단계;를 포함한다.
상기 지지봉은 사선방향으로 순차적 안착된 상기 박형 칩의 단부에 높이를 달리하여 복수로 추가 고정될 수 있다.
본 발명에 의한 박형 칩의 적층방법은, 기판 상면에 고단 적층되는 박형 칩이 지지봉과 접촉하는 바, 고단 적층되는 박형 칩이 지지봉에 의해 지지되어 하부로의 처짐이 방지되므로 고단 적층되는 박형 칩의 휨을 방지할 수 있는 효과가 있다.
도 1은 고단 적층되는 박형 칩의 휨을 설명하기 위한 예시도.
도 2는 본 발명 제1실시예에 의한 지지봉을 이용한 박형 칩 적층방법의 공정도.
도 3은 본 발명 제1실시예에서 지지봉 고정을 설명하기 위한 예시도.
도 4는 본 발명 제1실시예에서 박형 칩 안착을 설명하기 위한 예시도.
도 5는 본 발명 제1실시예에서 와이어 본딩을 설명하기 위한 예시도.
도 6은 본 발명 제2실시예에 의한 지지봉을 이용한 박형 칩 적층방법 공정도
도 7은 본 발명 제2실시예에서 지지봉 추가 고정을 설명하기 위한 예시도
도 8은 본 발명 제2실시예에서 박형 칩 추가 안착을 설명하기 위한 예시도
도 9는 본 발명 제2실시예에서 와이어 본딩을 설명하기 위한 예시도
이하, 첨부 도면에 의거 본 발명에 대하여 상세히 설명하면 다음과 같다.
도 2에 도시된 바와 같이 본 발명 제1실시예에 의한 지지봉을 이용한 박형 칩의 적층방법은, 지지봉을 고정하는 단계(S1)와, 박형 칩을 안착하는 단계(S2)와, 와이어를 본딩하는 단계(S3)를 포함한다.
상기 단계(S1)는 기판(10)의 상면 일측에 일정한 높이를 갖는 지지봉(20)을 고정한다.
상기 기판(10)은 인쇄회로기판 또는 리드프레임의 어느 하나일 수 있다.
상기 기판(10)이 인쇄회로기판 또는 리드프레임의 어느 하나임으로써 인쇄회로기판의 상면에 박형 칩(30)이 적층되거나, 리드프레임의 상면에 상기 박형 칩(30)이 적층된다.
상기 지지봉(20)은 상기 박형 칩(30)의 두께에 비해 두꺼운 두께로 형성되는 것이 바람직하다.
상기 지지봉(20)이 상기 박형 칩(30)의 두께에 비해 두꺼운 두께로 형성됨으로써 상기 지지봉(20)을 통해 고단 적층되는 박형 칩(30)의 안정적 지지가 가능하다.
상기 지지봉(20)은 금속 또는 경질 합성수지로 형성되는 것이 바람직하다.
상기 지지봉(20)이 금속 또는 경질 합성수지로 형성됨으로써 재질 특성상 상기 지지봉(20)을 통해 고단 적층되는 박형 칩(30)의 안정적 지지가 가능하다.
상기 지지봉(20)은 와이어로 형성될 수 있다.
상기 지지봉(20)이 와이어로 형성됨으로써 와이어를 일정 길이로 절단하는 것만으로 상기 지지봉(20)이 간단히 형성된다.
상기 지지봉(20)은 상단 및 하단에 타부위에 비해 단면적이 넓은 안착면(21)이 형성되는 것이 바람직하다.
상기 지지봉(20)의 상단 및 하단에 타부위에 비해 단면적이 넓은 안착면(21)이 형성됨으로써 상기 안착면(21)에 접착제를 도포하거나 와이어 본딩함에 따라 상기 지지봉(20)의 고정이 안정된다.
상기 지지봉(20)은 높이를 달리하여 상기 기판(10)에 복수로 고정될 수 있다.
상기 지지봉(20)이 높이를 달리하여 상기 기판(10)에 복수로 고정됨으로써 상기 지지봉(20) 각각을 통해 고단 적층되는 상기 박형 칩(30)을 지지할 수 있게 되므로 상기 지지봉(20)에 의한 상기 박형 칩(30)의 지지가 안정된다.
상기 단계(S2)는, 상기 지지봉(20)이 고정된 상기 기판(10) 상면에 상기 박형 칩(30)을 사선방향으로 순차적 안착시키되, 사선방향으로 순차적 안착되는 상기 박형 칩(30)이 상기 지지봉(20)에 접촉되도록 한다.
이와 같은 상기 단계(S2)에서 상기 지지봉(20) 상단에는 사선방향으로 고단 적층되는 상기 박형 칩(30)의 최상층 저면이 접촉하는 것이 바람직하다.
상기 단계(S2)에서 상기 지지봉(20) 상단에 사선방향으로 고단 적층되는 상기 박형 칩(30)의 최상층 저면이 접촉함으로써 상기 지지봉(20)의 지지에 의해 상기 박형 칩(30) 최상층의 휨이 방지될 뿐만 아니라 상기 박형 칩(30) 최상층 하부에 위치하는 하부층의 휨 또한 방지된다.
그리고 상기 단계(S2)에서 상기 박형 칩(30)들은 서로 간에 접합되는 것은 물론이다.
상기 단계(S2)에서 상기 박형 칩(30)들이 서로 간에 접합됨으로써 상기 지지봉(20)에 의해 사선방향으로 고단 적층되는 상기 박형 칩(30)의 최상층이 지지될 때 이의 하부에 접합된 하부층의 휨 또한 방지된다.
한편, 단계(S2)는 사선방향으로 고단 적층되는 상기 박형 칩(30)이 상기 지지봉(20)에 접촉되도록 하는 것에 특징이 있을 뿐 이외 사항은 통상의 박형 칩 안착 방법을 따른다.
상기 단계(S3)는 상기 박형 칩(30) 각각과 상기 기판(10)을 와이어(40) 본딩한다.
상기 박형 칩(30) 각각과 상기 기판(10)을 와이어(40) 본딩함으로써 고단 적층되는 상기 박형 칩(30)과 상기 기판(10)이 전기적으로 연결된다.
한편, 상기 단계(S3)는 통상의 와이어 본딩 방법을 따른다.
또한, 도 6에 도시된 바와 같이 본 발명 제2실시예에 의한 지지봉을 이용한 박형 칩 적층방법은, 지지봉을 고정하는 단계(S1')와, 박형 칩을 안착하는 단계(S2')와, 지지봉을 추가 고정하는 단계(S3')와, 박형 칩을 추가 안착하는 단계(S4')와, 와이어를 본딩하는 단계(S5')를 포함한다.
상기 단계(S1') 및 상기 단계(S2')는 제1실시예에서의 상기 단계(S1) 및 상기 단계(S2)와 동일하다.
상기 단계(S3')는 사선방향으로 순차적 안착된 상기 박형 칩(30)의 단부에 다른 지지봉(20')을 추가 고정한다.
여기서, 상기 지지봉(20')은 사선방향으로 순차적 안착된 상기 박형 칩(30)의 단부에 높이를 달리하여 복수로 추가 고정될 수 있다.
상기 지지봉(20')이 사선방향으로 순차적 안착된 상기 박형 칩(30)의 단부에 높이를 달리하여 복수로 추가 고정됨으로써 상기 지지봉(20) 각각을 통해 아래에서 설명하는 역사선방향으로 순차적 안착되는 상기 박형 칩(30')을 지지할 수 있게 되므로 상기 지지봉(20')에 의한 상기 박형 칩(30')의 지지가 안정된다.
상기 단계(S4')는 사선방향으로 순차적 안착된 상기 박형 칩(30)의 상부로 다른 박형 칩(30')을 역사선방향으로 순차적으로 안착시키되, 역사선방향으로 순차적 안착되는 상기 박형 칩(30')이 추가 고정된 상기 지지봉(20')에 접촉되도록 한다.
이와 같은 상기 단계(S4')에서 상기 박형 칩(30')들은 서로 간에 접합된다.
상기 단계(S4')에서 상기 박형 칩(30')들이 서로 간에 접합됨으로써 상기 지지봉(20')에 의해 역사선방향으로 고단 적층되는 상기 박형 칩(30')의 어느 한 층이 지지될 때 이의 하부에 접합된 하부층의 휨 또한 방지된다.
한편, 상기 단계(S4')는 사선방향으로 순차적 안착된 상기 박형 칩(30)의 상부로 상기 박형 칩(30')을 역사선방향으로 순차적으로 안착시키되, 역사선방향으로 순차적 안착되는 상기 박형 칩(30')이 추가 고정된 상기 지지봉(20')에 접촉되도록 하는 것에 특징이 있을 뿐 이외 사항은 통상의 박형 칩 안착 방법을 따른다.
상기 단계(S5')는 역사선방향으로 순차적 안착되는 상기 박형 칩(30')과 상기 기판(10) 사이에 와이어(40)의 본딩이 추가될 뿐 제1실시예에서의 상기 단계(S3)와 동일하다.
본 발명 제1실시예에 의한 지지봉을 이용한 박형 칩의 적층방법을 통한 박형 칩(30)의 적층에 관하여 상세히 설명하면 다음과 같다.
먼저, 도 3에 도시된 바와 같이 상기 기판(10) 상면의 일측에 상기 지지봉(20)이 고정된다.
즉, 본 발명 제1실시예에 의한 상기 단계(S1)가 실시된다.
이때, 상기 지지봉(20)은 하단에 타부위에 비해 단면적이 넓은 상기 안착면(21)이 형성되는바, 상기 안착면(21)과 상기 기판(10) 사이에 접착제를 도포함으로써 상기 기판(10)상에 상기 지지봉(20)의 고정이 가능하다.
다음으로, 도 4에 도시된 바와 같이 상기 기판(10) 상면에 상기 박형 칩(30)이 순차적으로 안착된다.
즉, 본 발명 제1실시예에 의한 상기 단계(S2)가 실시된다.
이때, 상기 박형 칩(30)은 개별 와이어(40) 본딩 부위 확보를 위하여 사선 방향, 즉 상부층의 일단부가 하부층의 일단으로부터 벗어나 상기 지지봉(20)측을 향하는 상태로 안착되므로 상기 박형 칩(30)의 안착이 진행됨에 따라 상기 박형 칩(30)과 상기 지지봉(20)이 접촉한다.
이와 같이 고단 적층되는 상기 박형 칩(30)이 상기 지지봉(20)에 접촉함으로써 상기 지지봉(20)에 의해 고단 적층되는 상기 박형 칩(30)의 저면이 지지되어 하부 처짐이 차단되므로 이에 의해 고단 적층되는 상기 박형 칩(30)의 휨이 방지된다.
여기서, 상기 지지봉(20)은 그 두께가 상기 박형 칩(30)에 비해 두꺼운 것일 뿐만 아니라 금속 또는 경질 합성수지로 형성되는 바, 상기 지지봉(20)에 의한 상기 박형 칩(30)의 지지가 안정된다.
다음으로, 도 5에 도시된 바와 같이 고단 적층되는 상기 박형 칩(30) 각각과 상기 기판(10)이 와이어(40) 본딩된다.
즉, 본 발명 제1실시예에 의한 상기 단계(S3)가 실시된다.
고단 적층되는 상기 박형 칩(30) 각각과 상기 기판(10)이 와이어(40) 본딩됨에 따라 상기 기판(10)과 고단 적층되는 상기 박형 칩(30) 각각이 전기적으로 연결된다.
그리고 본 발명 제2실시예에 의한 지지봉을 이용한 박형 칩의 적층방법을 통한 박형 칩(30)의 적층에 관하여 상세히 설명하면 다음과 같다.
먼저, 상기 기판(10) 상면의 일측에 상기 지지봉(20)이 고정된다.
즉, 본 발명 제2실시예에 의한 상기 단계(S1')가 실시된다.
이때, 상기 지지봉(20)은 하단에 타부위에 비해 단면적이 넓은 상기 안착면(21)이 형성되는바, 상기 안착면(21)과 상기 기판(10) 사이에 접착제를 도포함으로써 상기 기판(10)상에 상기 지지봉(20)의 고정이 가능하다.
다음으로, 상기 기판(10) 상면에 상기 박형 칩(30)이 순차적으로 안착된다.
즉, 본 발명 제2실시예에 의한 상기 단계(S2')가 실시된다.
이때, 상기 박형 칩(30)은 개별 와이어(40) 본딩 부위 확보를 위하여 사선 방향, 즉 상부층의 일단부가 하부층의 일단으로부터 벗어나 상기 지지봉(20)측을 향하는 상태로 안착되므로 상기 박형 칩(30)의 안착이 진행됨에 따라 상기 박형 칩(30)과 상기 지지봉(20)이 접촉한다.
이와 같이 고단 적층되는 상기 박형 칩(30)이 상기 지지봉(20)에 접촉함으로써 상기 지지봉(20)에 의해 고단 적층되는 상기 박형 칩(30)의 저면이 지지되어 하부 처짐이 차단되므로 이에 의해 고단 적층되는 상기 박형 칩(30)의 휨이 방지된다.
여기서, 상기 지지봉(20)은 그 두께가 상기 박형 칩(30)에 비해 두꺼운 것일 뿐만 아니라 금속 또는 경질 합성수지로 형성되는 바, 상기 지지봉(20)에 의한 상기 박형 칩(30)의 지지가 안정된다.
다음으로, 도 7에 도시된 바와 같이 사선방향으로 안착된 상기 박형 칩(30)의 단부에 다른 지지봉(20')이 추가 고정된다.
즉, 본 발명 제2실시예에 의한 상기 단계(S3')가 실시된다.
이때, 상기 지지봉(20')은 하단에 타부위에 비해 단면적이 넓은 상기 안착면(21)이 형성되어 있는바, 상기 안착면(21)과 상기 박형 칩(30)의 단부 사이에 접착제를 도포함으로써 상기 박형 칩(30)의 단부에 상기 지지봉(20')의 추가 고정이 가능하다.
다음으로, 도 8에 도시된 바와 같이 상기 박형 칩(30) 상부로 다른 박형 칩(30')이 순차적으로 추가 안착된다.
즉, 본 발명 제2실시예에 의한 상기 단계(S4')가 실시된다.
이때, 상기 박형 칩(30')은 개별 와이어(40) 본딩 부위 확보를 위하여 역사선 방향, 즉 상부층의 일단부가 하부층의 일단으로부터 벗어나 추가 고정된 상기 지지봉(20')측을 향하는 상태로 안착되므로 상기 박형 칩(30')의 추가 안착이 진행됨에 따라 상기 박형 칩(30')과 상기 지지봉(20')이 접촉한다.
이와 같이 추가 안착되는 상기 박형 칩(30')이 상기 지지봉(20')에 접촉함으로써 상기 지지봉(20')에 의해 추가 안착되는 상기 박형 칩(30')의 저면이 지지되어 하부 처짐이 차단되므로 이에 의해 고단 적층되는 상기 박형 칩(30')의 휨이 방지된다.
다음으로, 도 9에 도시된 바와 같이 고단 적층되는 상기 박형 칩(30) 각각과 상기 기판(10)이 와이어(40) 본딩된다.
즉, 본 발명 제2실시예에 의한 상기 단계(S5')가 실시된다.
고단 적층되는 상기 박형 칩(30, 30') 각각과 상기 기판(10)이 와이어(40) 본딩됨에 따라 상기 기판(10)과 고단 적층되는 상기 박형 칩(30, 30') 각각이 전기적으로 연결된다.
상기에서와 같이 본 발명에 의한 박형 칩의 적층방법은, 기판(10) 상면에 고단 적층되는 박형 칩(30, 30')이 지지봉(20, 20')과 접촉하는 바, 고단 적층되는 박형 칩(30, 30')이 지지봉(20, 20')에 의해 지지되어 하부로의 처짐이 방지되므로 고단 적층되는 박형 칩(30, 30')의 휨을 방지할 수 있는 효과가 있다.
이상에서 설명한 바와 같은 본 발명은 상기한 실시예에 한정되지 아니하므로 청구범위에서 청구하는 본 발명의 요지를 벗어나지 않는 범위 내에서 변경 가능한 것이며, 그와 같은 변경은 이하 청구범위 기재에 의하여 정의되는 본 발명의 보호범위 내에 있게 된다.
10 : 기판
20, 20' : 지지봉
21 : 안착면
30, 30' : 박형 칩
40 : 와이어
S1, S1' : 지지봉을 고정하는 단계
S2, S2' : 박형 칩을 안착하는 단계
S3 : 와이어를 본딩하는 단계
S3' : 지지봉을 추가 고정하는 단계
S4' : 박형 칩을 추가 안착하는 단계
S5' : 와이어를 본딩하는 단계

Claims (7)

  1. 삭제
  2. 기판의 상면 일측에 일정한 높이를 갖는 지지봉을 고정하는 단계;
    상기 지지봉이 고정된 상기 기판 상면에 박형 칩을 사선방향으로 순차적 안착시키되, 사선방향으로 순차적 안착되는 상기 박형 칩이 상기 기판에 고정된 상기 지지봉에 접촉되도록 하는 단계;
    사선방향으로 순차적 안착된 상기 박형 칩의 단부에 다른 지지봉을 추가 고정하는 단계;
    사선방향으로 순차적 안착된 상기 박형 칩의 상부로 다른 박형 칩을 역사선방향으로 순차적으로 안착시키되, 역사선방향으로 순차적 안착되는 상기 박형 칩이 추가 고정된 상기 지지봉에 접촉되도록 하는 단계;
    상기 박형 칩 각각과 상기 기판을 와이어 본딩하는 단계;
    를 포함하는 것인 지지봉을 이용한 박형 칩의 적층방법.
  3. 제2항에 있어서, 상기 기판은,
    인쇄회로기판 또는 리드프레임의 어느 하나인 것
    인 지지봉을 이용한 박형 칩의 적층방법.
  4. 제2항에 있어서, 상기 지지봉은,
    상기 박형 칩의 두께에 비해 두꺼운 두께로 형성되는 것
    인 지지봉을 이용한 박형 칩의 적층방법.
  5. 제2항에 있어서, 상기 지지봉은,
    상단 및 하단에 타부위에 비해 단면적이 넓은 안착면이 형성되는 것
    인 지지봉을 이용한 박형 칩의 적층방법.
  6. 제2항에 있어서, 상기 지지봉은,
    상기 기판에 높이를 달리하여 복수로 고정되는 것
    인 지지봉을 이용한 박형 칩의 적층방법.
  7. 제2항에 있어서, 상기 지지봉은,
    상기 기판 및 상기 박형 칩에 높이를 달리하여 복수로 고정되는 것
    인 지지봉을 이용한 박형 칩의 적층방법.
KR1020150060474A 2015-04-29 2015-04-29 지지봉을 이용한 박형 칩의 적층방법 KR101687706B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020150060474A KR101687706B1 (ko) 2015-04-29 2015-04-29 지지봉을 이용한 박형 칩의 적층방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150060474A KR101687706B1 (ko) 2015-04-29 2015-04-29 지지봉을 이용한 박형 칩의 적층방법

Publications (2)

Publication Number Publication Date
KR20160128709A KR20160128709A (ko) 2016-11-08
KR101687706B1 true KR101687706B1 (ko) 2016-12-19

Family

ID=57527962

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150060474A KR101687706B1 (ko) 2015-04-29 2015-04-29 지지봉을 이용한 박형 칩의 적층방법

Country Status (1)

Country Link
KR (1) KR101687706B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111554672B (zh) * 2020-05-14 2022-09-27 甬矽电子(宁波)股份有限公司 一种芯片叠装结构和芯片叠装方法
CN111554673A (zh) * 2020-05-14 2020-08-18 甬矽电子(宁波)股份有限公司 一种多层芯片堆叠封装结构和多层芯片堆叠封装方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100574223B1 (ko) * 2004-10-04 2006-04-27 삼성전자주식회사 멀티칩 패키지 및 그 제조방법
KR20090043945A (ko) * 2007-10-30 2009-05-07 주식회사 하이닉스반도체 스택 패키지

Also Published As

Publication number Publication date
KR20160128709A (ko) 2016-11-08

Similar Documents

Publication Publication Date Title
TWI634628B (zh) 具有支撐構件之堆疊式半導體晶粒組件及相關之系統及方法
TWI605528B (zh) 包封晶粒、含有包封晶粒之微電子封裝體以及用於製造該微電子封裝體之方法（二）
US20060258044A1 (en) Method of manufacturing a semiconductor device comprising stacked chips and a corresponding semiconductor device
JP5543086B2 (ja) 半導体装置及びその製造方法
US20090152691A1 (en) Leadframe having die attach pad with delamination and crack-arresting features
JP6649308B2 (ja) 半導体装置およびその製造方法
TWI652743B (zh) 半導體晶片的封裝裝置以及半導體裝置的製造方法
US10084110B2 (en) Low warpage wafer bonding through use of slotted substrates
KR101590453B1 (ko) 휨 개선을 위한 반도체 칩 다이 구조 및 방법
JP2008078367A (ja) 半導体装置
KR102466362B1 (ko) 지지 기판 및 이를 사용한 반도체 패키지의 제조방법
US20190311964A1 (en) Method for manufacturing semiconductor device, and mounting device
JP2017055052A (ja) 半導体装置および半導体装置の製造方法
KR101687706B1 (ko) 지지봉을 이용한 박형 칩의 적층방법
JP2015076604A (ja) 半導体パッケージ用フレーム補強材およびこれを用いた半導体パッケージの製造方法
US20070287227A1 (en) Stacked Chips with Underpinning
US11177241B2 (en) Semiconductor device with top die positioned to reduce die cracking
KR20140124871A (ko) 비균일 진공 프로파일 다이 부착 팁
TW201816903A (zh) 半導體裝置的製造方法以及封裝裝置
KR101675737B1 (ko) 지지대를 이용한 박형 칩 적층방법
US20100055834A1 (en) Semiconductor device manufacturing method
TWI638410B (zh) 降低封裝基板翹曲的方法及半成品結構
TW202008528A (zh) 半導體裝置及其製造方法
JP2011054653A (ja) 半導体装置の製造方法
US20170084490A1 (en) Method for making ic with stepped sidewall and related ic devices

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190930

Year of fee payment: 4