KR101675737B1 - 지지대를 이용한 박형 칩 적층방법 - Google Patents

지지대를 이용한 박형 칩 적층방법 Download PDF

Info

Publication number
KR101675737B1
KR101675737B1 KR1020150079060A KR20150079060A KR101675737B1 KR 101675737 B1 KR101675737 B1 KR 101675737B1 KR 1020150079060 A KR1020150079060 A KR 1020150079060A KR 20150079060 A KR20150079060 A KR 20150079060A KR 101675737 B1 KR101675737 B1 KR 101675737B1
Authority
KR
South Korea
Prior art keywords
thin
support
substrate
thin chip
chip
Prior art date
Application number
KR1020150079060A
Other languages
English (en)
Inventor
유재복
정현학
Original Assignee
주식회사 에스에프에이반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 에스에프에이반도체 filed Critical 주식회사 에스에프에이반도체
Priority to KR1020150079060A priority Critical patent/KR101675737B1/ko
Application granted granted Critical
Publication of KR101675737B1 publication Critical patent/KR101675737B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
    • H01L23/4006—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws
    • H01L23/4012—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws for stacked arrangements of a plurality of semiconductor devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/074—Stacked arrangements of non-apertured devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector involving a temporary auxiliary member not forming part of the bonding apparatus, e.g. removable or sacrificial coating, film or substrate

Abstract

본 발명은 기판 상면에 고단 적층되는 박형 칩의 휨을 방지할 수 있도록 한 지지대를 이용한 박형 칩 적층방법에 관한 것으로, 기판의 상면 일측에 일정한 높이를 갖는 지지대를 고정하는 단계; 상기 지지대가 고정된 상기 기판 상면에 박형 칩을 사선방향으로 순차적 안착시키되, 순차적으로 안착되는 상기 박형 칩의 단부가 상기 지지대에 접촉되도록 하는 단계; 상기 박형 칩 각각과 상기 기판을 와이어 본딩하는 단계;를 포함한다.

Description

지지대를 이용한 박형 칩 적층방법{ stacking method of thin type chip }
본 발명은 박형 칩 적층방법에 관한 것으로, 더욱 상세하게는 기판 상면에 고단 적층되는 박형 칩의 휨을 방지할 수 있도록 하는 박형 칩 적층방법에 관한 것이다.
메모리 반도체 패키징 공정에서 보다 많은 용량의 메모리를 집적화하기 위하여 규격화된 기판 위에 박형 칩을 고단으로 적층하는 경우가 늘고 있다.
즉, 웨이퍼의 후면을 연삭하고, 후면이 연삭된 웨이퍼를 절단하며, 웨이퍼를 절단하여 얻어진 칩을 기판 위에 고단 적층하고, 적층된 칩과 기판 사이를 와이어 본딩하는 경우가 늘고 있다.
이때, 웨이퍼는, 표면의 패턴 층이 다양한 재질로 형성되므로 각 층간 열팽창계수 등이 상이하고, 각 층간 접착제의 열 수축 정도 등이 상이하며, 후면 연삭 과정에서 마찰열에 의해 소성 변형하므로 쉽게 휘게 된다.
이와 같은 이유로 웨이퍼가 휠 경우, 웨이퍼 손상 우려가 커지는 바, 웨이퍼 핸들링이 보다 주의 깊게 이루어져야 하므로 핸들링 시스템이 정교해져야만 하는 문제가 있었다.
또한, 웨이퍼가 휠 경우, 이에 의해 얻어지는 박형 칩 자체도 휘게 되며, 특히 도 1에 도시된 바와 같이 박형 칩(30)이 기판(10) 상면에 사선방향으로 적층, 즉 상부층 박형 칩(30)의 일단부가 하부층 박형 칩(30)의 일단을 벗어나 적층될 때 하부층 박형 칩(30)을 벗어난 상부층 박형 칩(30)의 일부가 공중에 뜬 상태로 되어 자중에 의해 하부로 처지게 되므로 박형 칩(30)의 휨이 심화된다.
이와 같이 기판에 고단으로 적층되는 박형 칩의 휨이 심화될 경우, 특히 몰딩 과정에서 박형 칩이 부러지거나 깨지는 등 손상이 유발되는 경우가 빈번하였을 뿐만 아니라 와이어 본딩 과정에서 휨 발생 부위가 상하로 유동하여 와이어와 본딩패드 사이의 부착력이 저하되는 문제가 있었다.
상기의 이유로 해당분야에서는 기판에 고단 적층되는 박형 칩의 휨을 방지할 수 있도록 하는 박형 칩 적층방법의 개발을 시도하고 있으나, 현재까지는 만족할만한 결과를 얻지 못하고 있는 실정이다.
본 발명은 상기와 같은 실정을 감안하여 제안된 것으로, 기판 위에 박형 칩을 고단 적층할 때 박형 칩의 휨으로 인하여 박형 칩의 손상이 유발되었던 문제를 해소할 수 있도록 한 박형 칩 적층방법을 제공하는 데 그 목적이 있다.
또한, 본 발명은 기판 위에 박형 칩을 고단 적층할 때 박형 칩의 휨 발생 부위가 상하로 유동함에 따라 와이어와 본딩패드 사이의 부착력이 저하되었던 문제를 해소할 수 있도록 한 박형 칩 적층방법을 제공하는 데 그 목적이 있다.
상기의 목적을 달성하기 위한 본 발명에 의한 지지대를 이용한 박형 칩 적층방법은, 기판의 상면 일측에 일정한 높이를 갖는 지지대를 고정하는 단계; 상기 지지대가 고정된 상기 기판 상면에 박형 칩을 사선방향으로 순차적 안착시키되, 순차적으로 안착되는 상기 박형 칩의 단부가 상기 지지대에 접촉되도록 하는 단계; 상기 박형 칩 각각과 상기 기판을 와이어 본딩하는 단계;를 포함한다.
상기 기판은 인쇄회로기판 또는 리드프레임의 어느 하나이다.
상기 지지대는 감광성 재료로 형성된다.
상기 지지대는 일정한 폭의 블럭 형태로 형성될 수 있다.
상기 블럭 형태로 형성되는 지지대는 상단의 높이가 고단 적층되는 상기 박형 칩의 최상층 저면 높이와 동일할 수 있다.
상기 지지대는 고단 적층되는 상기 박형 칩과 마주하는 일면이 단차를 이루는 계단 형태로 형성될 수 있다.
상기 계단 형태로 형성되는 지지대는 각 단의 높이가 고단 적층되는 상기 박형 칩 각각의 높이와 동일하다.
본 발명에 의한 지지대를 이용한 박형 칩의 적층방법은, 기판의 상면 일측에 지지대가 고정되고, 기판 상면에 사선방향으로 순차적 안착되는 박형 칩의 단부가 지지대와 접촉하는 바, 고단 적층되는 박형 칩의 어느 한 층 저면 또는 각층 저면이 지지대에 의해 지지되어 하부로의 처짐이 방지되므로 고단 적층되는 박형 칩의 휨을 방지할 수 있는 효과가 있다.
도 1은 고단 적층되는 박형 칩의 휨을 설명하기 위한 예시도.
도 2는 본 발명에 의한 지지대를 이용한 박형 칩 적층방법의 개략적 공정도.
도 3은 본 발명에서 지지대의 고정을 설명하기 위한 예시도.
도 4는 본 발명에서 박형 칩의 안착을 설명하기 위한 예시도.
도 5는 본 발명에서 와이어의 본딩을 설명하기 위한 예시도.
도 6은 본 발명에서 지지대의 다른 형태를 보인 단면도.
도 7은 본 발명에서 지지대를 통한 박형 칩 각층 지지를 설명하기 위한 예시도.
이하, 첨부 도면에 의거 본 발명에 대하여 상세히 설명하면 다음과 같다.
도 2에 도시된 바와 같이 본 발명에 의한 지지대를 이용한 박형 칩 적층방법은, 지지대를 고정하는 단계(S1)와, 박형 칩을 안착하는 단계(S2)와, 와이어를 본딩하는 단계(S3)를 포함한다.
상기 단계(S1)는 기판(10)의 상면 일측에 일정한 높이를 갖는 지지대(20)를 고정한다.
상기 기판(10)은 인쇄회로기판 또는 리드프레임의 어느 하나일 수 있다.
상기 기판(10)이 인쇄회로기판 또는 리드프레임의 어느 하나임으로써 인쇄회로기판의 상면에 박형 칩(30)이 적층되거나, 리드프레임의 상면에 상기 박형 칩(30)이 적층된다.
상기 지지대(20)는 감광성 재료로 형성되는 것이 바람직하다.
상기 지지대(20)가 감광성 재료로 형성됨으로써 상기 지지대(20)에 의해 상기 박형 칩(30)이 지지되면 상기 지지대(20)의 재질 특성상 상기 박형 칩(30)에 미치는 잔류 응력 등이 완화되므로 잔류 응력 등으로 인한 상기 박형 칩(30)의 휨이 방지된다.
상기 지지대(20)는 일정한 폭의 블럭 형태로 형성될 수 있다.
상기 지지대(20)가 블럭 형태로 형성됨으로써 그 상면에 의해 고단 적층되는 상기 박형 칩(30)의 어느 한 층 저면이 지지된다.
이때, 블럭 형태로 형성되는 상기 지지대(20)는 상단의 높이가 고단 적층되는 상기 박형 칩(30)의 최상층 저면 높이와 동일할 수 있다.
블럭 형태로 형성되는 상기 지지대(20)의 상단 높이가 고단 적층되는 상기 박형 칩(30)의 최상층 저면 높이와 동일함으로써 블럭 형태 상기 지지대(20)에 의해 고단 적층되는 상기 박형 칩(30)의 최상층 저면이 지지된다.
또한, 상기 지지대(20)는 고단 적층되는 상기 박형 칩(30)과 마주하는 일면이 단차를 이루는 계단 형태로 형성될 수 있다.
상기 지지대(20)가 계단 형태로 형성됨으로써 각단의 상면에 의해 고단 적층되는 상기 박형 칩(30)의 각층 저면이 지지된다.
이때, 계단 형태로 형성되는 상기 지지대(20)의 각단 높이는 고단 적층되는 상기 박형 칩(30)의 각층 높이와 동일한 것이 바람직하다.
계단 형태로 형성되는 상기 지지대(20)의 각단 높이가 고단 적층되는 상기 박형 칩(30)의 각층 높이와 동일함으로써 계단 형태로 형성된 상기 지지대(20)의 각단 상면과 고단 적층되는 박형 칩(30)의 각층 저면이 긴밀히 접촉하게 되므로 계단 형태로 형성되는 상기 지지대(20)에 의해 고단 적층되는 상기 박형 칩(30)의 각층이 안정적으로 지지된다.
상기 단계(S2)는, 상기 지지대(20)가 고정된 상기 기판(10) 상면에 상기 박형 칩(30)을 사선방향으로 순차적 안착시키되, 순차적으로 안착되는 상기 박형 칩(30)의 단부가 상기 지지대(20)에 접촉되도록 한다.
이와 같은 상기 단계(S2)에서 블럭 형태로 형성되는 상기 지지대(20) 상면에는 고단 적층되는 상기 박형 칩(30)의 최상층 저면이 접촉하는 것이 바람직하다.
상기 단계(S2)에서 블럭 형태로 형성되는 상기 지지대(20) 상면에 고단 적층되는 상기 박형 칩(30)의 최상층 저면이 접촉함으로써 블럭 형태로 형성되는 상기 지지대(20)의 지지에 의해 상기 박형 칩(30) 최상층의 휨이 방지될 뿐만 아니라 상기 박형 칩(30) 최상층 하부에 위치하는 하부층의 휨 또한 방지된다.
그리고 상기 단계(S2)에서 상기 박형 칩(30)들은 서로 간에 접합되는 것은 물론이다.
상기 단계(S2)에서 상기 박형 칩(30)들이 서로 간에 접합됨으로써 블럭 형태 상기 지지대(20)에 의해 고단 적층되는 상기 박형 칩(30)의 최상층이 지지될 때 이의 하부에 접합된 하부층의 휨 또한 방지된다.
한편, 상기 단계(S2)는 고단 적층되는 상기 박형 칩(30)이 상기 지지대(20)에 접촉되도록 하는 것에 특징이 있을 뿐 이외 사항은 통상의 박형 칩 안착방법을 따른다.
상기 단계(S3)는 상기 박형 칩(30) 각각과 상기 기판(10)을 와이어(40) 본딩한다.
상기 박형 칩(30) 각각과 상기 기판(10)을 와이어(40) 본딩함으로써 고단 적층되는 상기 박형 칩(30)과 상기 기판(10)이 전기적으로 연결된다.
한편, 상기 단계(S3)는 통상의 와이어 본딩 방법을 따른다.
본 발명에 의한 지지대를 이용한 박형 칩 적층방법을 통한 박형 칩(30)의 적층에 관하여 상세히 설명하면 다음과 같다.
먼저, 도 3에 도시된 바와 같이 상기 기판(10) 상면의 일측에 상기 지지대(20)가 고정된다.
즉, 본 발명에 의한 상기 단계(S1)가 실시된다.
이때, 상기 지지대(20)는 블럭 형태 외에 도 6에 도시된 바와 같이 계단 형태일 수 있다.
다음으로, 도 4에 도시된 바와 같이 상기 기판(10) 상면에 상기 박형 칩(30)이 순차적으로 안착된다.
즉, 본 발명에 의한 상기 단계(S2)가 실시된다.
이때, 상기 박형 칩(30)은 개별 와이어(40) 본딩 부위 확보를 위하여 사선 방향, 즉 상부층의 일단부가 하부층의 일단으로부터 벗어나 상기 지지대(20)측을 향하는 상태로 안착되므로 상기 박형 칩(30)의 안착이 진행됨에 따라 상기 박형 칩(30)과 상기 지지대(20)가 접촉한다.
이때, 블럭 형태 상기 지지대(20)의 상단 높이가 고단 적층되는 상기 박형 칩(30)의 최상층 저면 높이와 동일하게 되면 블럭 형태 상기 지지대(20)에 의해 고단 적층되는 상기 박형 칩(30)의 최상층 저면이 지지되어 하부 처짐이 차단되므로 이에 의해 고단 적층되는 상기 박형 칩(30)의 휨이 방지된다.
또한, 계단 형태 상기 지지대(20)는 각단 높이가 고단 적층되는 상기 박형 칩(30) 각층 높이와 동일하게 함으로써 도 7에 도시된 바와 같이 계단 형태 상기 지지대(20)에 의해 고단 적층되는 상기 박형 칩(30)의 각층 저면이 지지되어 하부 처짐이 차단되므로 이에 의해 고단 적층되는 상기 박형 칩(30)의 휨이 방지된다.
한편, 본 발명에서 상기 지지대(20)는 감광성 재료로 형성되는 바, 상기 지지대(20)에 의해 고단 적층되는 상기 박형 칩(30)이 지지될 때 상기 지지대(20)의 재질 특성상 고단 적층되는 상기 박형 칩(30)에 미치는 잔류 응력 등이 완화되므로 잔류 응력 등으로 인한 상기 박형 칩(30)의 휨이 방지된다.
다음으로, 도 5에 도시된 바와 같이 고단 적층되는 상기 박형 칩(30) 각각과 상기 기판(10)이 와이어(40) 본딩된다.
즉, 본 발명에 의한 상기 단계(S3)가 실시된다.
고단 적층되는 상기 박형 칩(30) 각각과 상기 기판(10)이 와이어(40) 본딩됨에 따라 상기 기판(10)과 고단 적층되는 상기 박형 칩(30) 각각이 전기적으로 연결된다.
상기에서와 같이 본 발명에 의한 지지대를 이용한 박형 칩의 적층방법은, 상기 기판(10)의 상면 일측에 상기 지지대(20)가 고정되고, 상기 기판(10) 상면에 사선방향으로 순차적 안착되는 상기 박형 칩(30)은 상기 지지대(20)와 접촉하는 바, 고단 적층되는 상기 박형 칩(30)의 어느 한 층 저면 또는 각층 저면이 상기 지지대(20)에 의해 지지되어 하부로의 처짐이 방지되므로 고단 적층되는 상기 박형 칩(30)의 휨을 방지할 수 있다.
이상에서 설명한 바와 같은 본 발명은 상기한 실시예에 한정되지 아니하므로 청구범위에서 청구하는 본 발명의 요지를 벗어나지 않는 범위 내에서 변경 가능한 것이며, 그와 같은 변경은 이하 청구범위 기재에 의하여 정의되는 본 발명의 보호범위 내에 있게 된다.
10 : 기판
20 : 지지대
30 : 박형 칩
40 : 와이어
S1 : 지지대를 고정하는 단계
S2 : 박형 칩을 안착하는 단계
S3 : 와이어를 본딩하는 단계

Claims (7)

  1. 기판의 상면 일측에 일정한 높이를 갖는 지지대를 고정하는 단계; 상기 지지대가 고정된 상기 기판 상면에 박형 칩을 사선방향으로 순차적 안착시키되, 순차적으로 안착되는 상기 박형 칩의 단부가 상기 지지대에 접촉되도록 하는 단계; 상기 박형 칩 각각과 상기 기판을 와이어 본딩하는 단계를 포함하는 것인 지지대를 이용한 박형 칩 적층방법에 있어서,
    상기 기판은 인쇄회로기판 또는 리드프레임의 어느 하나로 구성되며,
    상기 지지대는 감광성 재료로 형성되고, 일정한 폭의 블럭 형태로 형성되고, 상기 지지대의 상단의 높이가 고단 적층되는 상기 박형 칩의 최상층 저면 높이와 동일하고, 상기 지지대에서 고단 적층되는 상기 박형 칩과 마주하는 일면이 단차를 이루는 계단 형태로 형성되고, 상기 지지대의 각 단의 높이가 고단 적층되는 상기 박형 칩 각각의 높이와 동일하고,
    상기 지지대가 상기 감광성 재료로 형성됨으로써 상기 지지대에 의해 상기 박형 칩이 지지되면 상기 지지대의 재질 특성상 상기 박형 칩에 미치는 잔류 응력 등이 완화되므로 잔류 응력 등으로 인한 상기 박형 칩의 휨이 방지되는 것을 특징으로 하는 박형 칩 적층방법.
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
KR1020150079060A 2015-06-04 2015-06-04 지지대를 이용한 박형 칩 적층방법 KR101675737B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020150079060A KR101675737B1 (ko) 2015-06-04 2015-06-04 지지대를 이용한 박형 칩 적층방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150079060A KR101675737B1 (ko) 2015-06-04 2015-06-04 지지대를 이용한 박형 칩 적층방법

Publications (1)

Publication Number Publication Date
KR101675737B1 true KR101675737B1 (ko) 2016-11-14

Family

ID=57528550

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150079060A KR101675737B1 (ko) 2015-06-04 2015-06-04 지지대를 이용한 박형 칩 적층방법

Country Status (1)

Country Link
KR (1) KR101675737B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100914985B1 (ko) * 2008-01-28 2009-09-02 주식회사 하이닉스반도체 반도체 패키지
KR20100112899A (ko) * 2009-04-10 2010-10-20 주식회사 하이닉스반도체 적층 반도체 패키지
KR20150049712A (ko) * 2013-10-30 2015-05-08 에스케이하이닉스 주식회사 수직 인터포저를 갖는 패키지 기판과 그 제조방법 및 이를 이용한 스택 패키지
KR20150114233A (ko) * 2014-04-01 2015-10-12 삼성전자주식회사 반도체 패키지 및 이의 제조방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100914985B1 (ko) * 2008-01-28 2009-09-02 주식회사 하이닉스반도체 반도체 패키지
KR20100112899A (ko) * 2009-04-10 2010-10-20 주식회사 하이닉스반도체 적층 반도체 패키지
KR20150049712A (ko) * 2013-10-30 2015-05-08 에스케이하이닉스 주식회사 수직 인터포저를 갖는 패키지 기판과 그 제조방법 및 이를 이용한 스택 패키지
KR20150114233A (ko) * 2014-04-01 2015-10-12 삼성전자주식회사 반도체 패키지 및 이의 제조방법

Similar Documents

Publication Publication Date Title
US7208345B2 (en) Method of manufacturing a semiconductor device comprising stacked chips and a corresponding semiconductor device
US8779558B2 (en) Chip package structure and manufacturing method thereof
TWI605528B (zh) 包封晶粒、含有包封晶粒之微電子封裝體以及用於製造該微電子封裝體之方法（二）
US9786612B2 (en) Methods of processing wafer-level assemblies to reduce warpage, and related assemblies
US7101620B1 (en) Thermal release wafer mount tape with B-stage adhesive
US20090051043A1 (en) Die stacking in multi-die stacks using die support mechanisms
KR20180027679A (ko) 반도체 패키지 및 그의 제조 방법
JP6649308B2 (ja) 半導体装置およびその製造方法
KR102466362B1 (ko) 지지 기판 및 이를 사용한 반도체 패키지의 제조방법
US20170200853A1 (en) Low warpage wafer bonding through use of slotted substrates
CN108206169B (zh) 包含在裸芯边缘处的裸芯接合垫的半导体装置
TW201714265A (zh) 封裝結構及其製造方法
KR101590453B1 (ko) 휨 개선을 위한 반도체 칩 다이 구조 및 방법
US20070287227A1 (en) Stacked Chips with Underpinning
KR101687706B1 (ko) 지지봉을 이용한 박형 칩의 적층방법
KR101675737B1 (ko) 지지대를 이용한 박형 칩 적층방법
US20100055834A1 (en) Semiconductor device manufacturing method
US11177241B2 (en) Semiconductor device with top die positioned to reduce die cracking
US20150318268A1 (en) Multi-chip package and method of manufacturing the same
US20150243597A1 (en) Semiconductor device capable of suppressing warping
US9806034B1 (en) Semiconductor device with protected sidewalls and methods of manufacturing thereof
US10910293B1 (en) Leadframe with die pad having cantilevers to secure electronic component
US11011505B2 (en) Semiconductor memory and manufacturing method thereof
KR20100009685A (ko) 반도체 패키지 및 그 제조 방법
TW202401722A (zh) 半導體裝置及其製造方法

Legal Events

Date Code Title Description
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190930

Year of fee payment: 4