KR20100009685A - 반도체 패키지 및 그 제조 방법 - Google Patents

반도체 패키지 및 그 제조 방법 Download PDF

Info

Publication number
KR20100009685A
KR20100009685A KR1020080070426A KR20080070426A KR20100009685A KR 20100009685 A KR20100009685 A KR 20100009685A KR 1020080070426 A KR1020080070426 A KR 1020080070426A KR 20080070426 A KR20080070426 A KR 20080070426A KR 20100009685 A KR20100009685 A KR 20100009685A
Authority
KR
South Korea
Prior art keywords
chip
cap
mems
bonding pad
mems chip
Prior art date
Application number
KR1020080070426A
Other languages
English (en)
Other versions
KR100953351B1 (ko
Inventor
이준수
김정태
정종대
이재진
Original Assignee
앰코 테크놀로지 코리아 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 앰코 테크놀로지 코리아 주식회사 filed Critical 앰코 테크놀로지 코리아 주식회사
Priority to KR1020080070426A priority Critical patent/KR100953351B1/ko
Publication of KR20100009685A publication Critical patent/KR20100009685A/ko
Application granted granted Critical
Publication of KR100953351B1 publication Critical patent/KR100953351B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1433—Application-specific integrated circuit [ASIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Micromachines (AREA)

Abstract

본 발명은 반도체 패키지 및 그 제조 방법에 관한 것으로서, 더욱 상세하게는 웨이퍼 상태의 MEMS 칩을 이용하여 전체적인 두께 및 크기를 줄일 수 있고, MEMS 칩에 대한 스트레스를 감소시킬 수 있는 구조의 반도체 패키지 및 그 제조 방법에 관한 것이다.
이를 위해, 본 발명은 다수의 MEMS 칩이 집적된 웨이퍼와; 상기 웨이퍼 상태에서 각 MEMS 칩의 상면을 덮어주며 부착되되, 각 MEMS 칩의 본딩패드를 제외하고 부착되는 캡과; 상기 캡의 상면에 부착되는 ASIC 칩과; 상기 ASIC 칩의 본딩패드와 상기 MEMS 칩의 본딩패드 상호간을 전기적으로 연결하는 와이어와; 상기 ASIC 칩의 상면 전체, 상기 캡의 상면 일부, 상기 MEMS 칩의 본딩패드 부위에 걸쳐 몰딩되되, 상기 와이어를 내재시키며 몰딩된 몰딩 컴파운드 수지와; 상기 ASIC 칩의 본딩패드와 일치되는 부위의 몰딩 컴파운드 수지를 제거시켜 형성된 입출력단자 부착용 홀과; 상기 입출력 단자 부착용 홀을 통해, 상기 ASIC 칩의 본딩패드에 융착되는 솔더볼; 을 포함하여 구성된 것을 특징으로 하는 반도체 패키지 및 그 제조 방법을 제공한다.
반도체 패키지, MEMS 칩, ASIC 칩, 캡, 솔더볼, 웨이퍼

Description

반도체 패키지 및 그 제조 방법{Semiconductor package and method for manufacturing the same}
본 발명은 반도체 패키지 및 그 제조 방법에 관한 것으로서, 더욱 상세하게는 웨이퍼 상태의 MEMS 칩을 이용하여 전체적인 두께 및 크기를 줄일 수 있고, MEMS 칩에 대한 스트레스를 감소시킬 수 있는 구조의 반도체 패키지 및 그 제조 방법에 관한 것이다.
통상적으로, 압력, 가속도, 소리 또는 광과 같은 물리적 현상을 전기적 신호로 변환하는 마이크로-전자 기계적 시스템(MEMS) 디바이스가 공지되어 있으며, 여기에는 MEMS 칩과 ASIC 칩이 포함되어 있다.
현재, 상기 MEMS 칩과 ASIC 칩을 각종 기판(인쇄회로기판, 리드프레임, LCC 등)에 적층하여 부착하거나, 측방향으로 배치하여 패키징하여 하나의 디바이스로 제공되고 있다.
여기서, 상기 MEMS 칩을 인쇄회로기판을 이용하여 패키징시킨 일례로서, 종 래의 반도체 패키지 및 그 제조 방법을 첨부한 도 3을 참조로 살펴보면 다음과 같다.
먼저, 인쇄회로기판(40)의 칩부착 영역에 MEM 칩(12)이 부착된다.
다음으로, 상기 MEMS 칩(12)에 대한 신호 처리 소자로서 보다 작은 크기를 갖는 ASIC 칩(20)이 상기 MEMS 칩(12)상에 접착수단(42)을 이용하여 적층 부착된다.
이때, 상기 MEMS 칩(12)의 테두리 부분에 형성된 본딩패드(14)들은 접착수단(42)이 도포되지 않고 상부로 노출된 상태가 된다.
이어서, 상기 ASIC 칩(20)의 본딩패드(22)와 상기 MEMS 칩(12)의 본딩패드(14)가 상호간에 전기적 신호 교환을 위해 와이어(18)로 연결되는 바, 상기 ASIC 칩(20)의 본딩패드(22)에 1차 본딩(볼 본딩)이 이루어지고, 상기 MEMS 칩(12)의 본딩패드(14)에 2차 본딩(스티치 본딩)이 이루어진다.
또한, 상기 ASIC 칩(20)의 본딩패드(22)와 상기 인쇄회로기판(40)의 와이어 본딩영역(44: 전도성패턴)도 상호간에 전기적 신호 교환을 위해 와이어(18)로 연결되는 바, 상기 ASIC 칩(20)의 본딩패드(22)에 1차 본딩(볼 본딩)이 이루어지고, 상기 인쇄회로기판(40)의 와이어 본딩영역(44)에 2차 본딩(스티치 본딩)이 이루어진다.
다음으로, 상기 인쇄회로기판(40)의 몰딩 영역에 걸쳐 몰딩 컴파운드 수지(28)에 의한 몰딩 공정이 진행되어, 상기 MEMS 칩(12)과, ASIC 칩(20)과, 와이어(18) 등이 외부로부터 보호되도록 몰딩 컴파운드 수지(28)에 의하여 감싸여지게 된다.
그러나, 상기와 같은 종래의 MEMS 칩을 포함하는 반도체 패키지는 다음과 같은 단점이 있었다.
ⅰ) 우선, 인쇄회로기판이 포함됨에 따라 전체 패키지의 크기 및 두께가 상당히 크고 높아서, 소형화를 저해하는 단점이 있다.
ⅱ) MEMS 칩과 ASIC 칩, 그리고 ASIC 칩과 기판간의 와이어 본딩이 이루어짐에 따라 와이어 갯수가 증가하고, 와이어 루프에 의한 패키지의 두께 증가를 초래하는 단점이 있으며, 와이어 본딩 갯수가 증가함에 따라 전기적 접촉저항과 고주파의 RF(Radio Frequency)에 대해 매우 높은 인덕턴스에 의해 큰 신호손실을 유발하는 단점이 있다.
ⅲ) MEMS 칩과, ASIC 칩과, 와이어 등이 몰딩 컴파운드 수지에 의하여 감싸여짐에 따라, 몰딩 컴파운드 수지의 높이만큼 패키지의 두께가 더욱 증가하는 단점이 있다.
ⅳ) MEMS 칩과 ASIC 칩 사이의 접착수단, 그리고 몰딩 컴파운드 수지가 공정간의 열에 의하여 수축 또는 팽창할 때 발생하는 스트레스(stress)는 민감한 로직을 구현하는 MEMS 칩의 오작동 원인이 되고 있다.
본 발명은 상기와 같은 제반 문제점을 감안하여 안출한 것으로서, 별도의 기 판을 사용하지 않고 웨이퍼 상태의 MEMS 칩에 ASIC 칩을 캡을 사이에 두고 적층하고, MEMS 칩과 ASIC칩간을 최소한의 와이어로 본딩함과 더불어 최소한의 면적에 걸쳐 몰딩을 하며, ASIC 칩에 입출력단자로서 솔더볼을 융착시킨 후, 개개의 패키지로 소잉함으로써, 전체적인 반도체 패키지의 크기 및 두께를 줄일 수 있고, MEMS 칩에 대한 스트레스를 줄여서 MEMS 칩의 오작동을 방지할 수 있도록 한 반도체 패키지 및 그 제조 방법을 제공하는데 그 목적이 있다.
상기한 목적을 달성하기 위한 본 발명은 다수의 MEMS 칩이 집적된 웨이퍼와; 상기 웨이퍼 상태에서 각 MEMS 칩의 상면을 덮어주며 부착되되, 각 MEMS 칩의 본딩패드를 제외하고 부착되는 캡과; 상기 캡의 상면에 부착되는 ASIC 칩과; 상기 ASIC 칩의 본딩패드와 상기 MEMS 칩의 본딩패드 상호간을 전기적으로 연결하는 와이어와; 상기 ASIC 칩의 상면 전체, 상기 캡의 상면 일부, 상기 MEMS 칩의 본딩패드 부위에 걸쳐 몰딩되되, 상기 와이어를 내재시키며 몰딩된 몰딩 컴파운드 수지와; 상기 ASIC 칩의 본딩패드와 일치되는 부위의 몰딩 컴파운드 수지를 제거시켜 형성된 입출력단자 부착용 홀과; 상기 입출력 단자 부착용 홀을 통해, 상기 ASIC 칩의 본딩패드에 융착되는 솔더볼; 을 포함하여 구성된 것을 특징으로 하는 반도체 패키지를 제공한다.
바람직한 일 구현예로서, 상기 캡은 절연물질로 만들어진 것으로서, 상기 MEMS 칩과의 접촉면적을 최소로 하면서 지지되는 다리부와, 상기 ASIC 칩이 안착되 도록 상기 다리부의 상단부를 연결하며 일체로 된 판형의 탑재판으로 구성된 것을 특징으로 한다.
바람직한 다른 구현예로서, 상기 MEMS 칩의 면적은 캡의 면적에 비하여 크고, 상기 캡에 의하여 덮혀지지 않는 상기 MEMS 칩의 본딩패드는 일측 테두리 부분에만 형성된 것을 특징으로 한다.
바람직한 또 다른 구현예로서, 상기 ASIC 칩의 본딩패드는 상기 MEMS 칩의 일측 테두리 부분에 형성된 본딩패드와 인접되도록 ASIC 칩의 일측 테두리 부분에 형성된 와이어 본딩용 본딩패드와, 상기 솔더볼이 융착되는 볼 융착용 본딩패드로 구성된 것을 특징으로 한다.
또한, 상기 입출력단자 부착용 홀은 레이저 또는 화학적 에칭 방법에 의하여 몰딩 컴파운드 수지의 해당 부위를 제거시켜 형성된 것을 특징으로 한다.
상기한 목적을 달성하기 위한 본 발명은 다수의 MEMS 칩이 집적된 웨이퍼의 제공 단계와; 상기 웨이퍼 상태에서 각 MEMS 칩의 상면에 캡을 덮어주며 부착하되, 각 MEMS 칩의 본딩패드를 제외하고 캡을 부착하는 단계와; 상기 캡의 상면에 ASIC 칩을 부착하는 단계와; 상기 ASIC 칩의 본딩패드와 상기 MEMS 칩의 본딩패드 상호간을 도전성의 와이어로 연결하는 단계와; 상기 ASIC 칩의 상면 전체, 상기 캡의 상면 일부, 상기 MEMS 칩의 본딩패드 부위에 걸쳐 몰딩 컴파운드 수지로 몰딩하되, 상기 와이어가 내재되도록 몰딩하는 단계와; 상기 ASIC 칩의 본딩패드와 일치되는 부위의 몰딩 컴파운드 수지를 제거하여 입출력단자 부착용 홀을 형성하는 단계와; 상기 입출력 단자 부착용 홀을 통해 외부로 노출되는 상기 ASIC 칩의 본딩패드에 솔더볼을 융착하는 단계; 를 포함하는 것을 특징으로 하는 반도체 패키지 제조 방법을 제공한다.
바람직한 일 구현예로서, 상기 웨이퍼의 소잉라인을 따라 개개의 MEMS 칩으로 분리하는 소잉을 실시하되, 상기 소잉라인 위쪽에 몰딩된 몰딩 컴파운드 수지도 함께 소잉라인을 따라 소잉되어, 개개의 반도체 패키지로 분리하는 단계를 더 포함하는 것을 특징으로 한다.
또한, 상기 입출력단자 부착용 홀을 형성하기 위하여, 상기 몰딩 컴파운드 수지의 해당 부위를 제거하는 레이저 또는 화학적 에칭이 실시되는 것을 특징으로 한다.
상기한 과제 해결 수단을 통하여, 본 발명은 다음과 같은 효과를 제공할 수 있다.
1) 기판을 사용하지 않고 웨이퍼 상태에서 MEMS 칩에 ASIC 칩을 적층 구성함으로써, 전체 패키지 두께를 현격히 줄이는 동시에 제조비용을 절감할 수 있다.
2) MEMS 칩상에 캡을 두어 ASIC 칩을 적층 구성함으로써, MEMS 칩에 대한 스트레스를 줄일 수 있고, 그에따라 MEMS 칩의 구현 로직에 대한 신뢰성을 제공할 수 있다.
3) 몰딩 컴파운드 수지의 두께 및 와이어의 루프 하이트를 줄임으로써, 반도체 패키지의 전체 두께를 보다 얇게 줄일 수 있다.
이하, 본 발명의 바람직한 실시예를 첨부도면을 참조로 상세하게 설명하기로 한다.
본 발명은 별도의 기판을 사용하지 않고 웨이퍼 상태의 MEMS 칩을 이용하여 패키징을 구현한 점, MEMS칩과 ASIC 칩 사이에 MEMS 칩을 보호하는 캡을 배치하고 전체적인 반도체 패키지의 크기 및 두께를 줄여줌에 따라 MEMS 칩의 오작동을 일으키는 스트레스를 감소시킨 점 등에 주안점이 있는 반도체 패키지 및 그 제조 방법을 제공하고자 한 것이다.
첨부한 도 1a 및 도 1b은 본 발명에 따른 반도체 패키지 제조 방법을 순서대로 설명하는 단면도이고, 도 2는 본 발명에 따른 반도체 패키지를 나타내는 단면도이다.
먼저, 다수의 MEMS 칩(12)이 가로 및 세로 방향으로 집적된 웨이퍼(10)가 제공되며, 각 MEMS 칩(12)의 경계부에는 추후 개개의 칩으로 분리시킬 수 있는 소잉라인(24)으로 형성된다.
이때, 상기 MEMS 칩(12)의 본딩패드(14)는 일측 테두리 부분에만 형성된다.
다음으로, 상기 웨이퍼(10) 상태에서 각 MEMS 칩(12)의 상면을 덮어줄 수 있는 캡(16)을 구비하여 MEMS 칩(12)의 상면에 부착한다.
상기 캡(16)은 절연물질로 만들어진 것으로서, 상기 MEMS 칩(12)과의 접촉면적을 최소로 하면서 MEMS 칩(12)상에 지지되는 다리부(16a)와, 하기와 같이 ASIC 칩(20)이 안착되도록 상기 다리부(16a)의 상단부를 연결하며 일체로 형성된 판형의 탑재판(16b)으로 구성된다.
이때, 상기 MEMS 칩(12)의 면적은 캡(16)의 면적에 비하여 크고, 상기 캡(16)에 의하여 덮혀지지 않는 상기 MEMS 칩(12)의 본딩패드(14)는 위쪽을 향하여 노출된 상태가 된다.
이어서, 상기 캡(16)의 탑재판(16b) 상면에 보다 작은 크기를 갖는 ASIC 칩(20)을 부착한다.
상기 ASIC 칩(20)의 본딩패드(22)는 상기 MEMS 칩(12)의 일측 테두리 부분에 형성된 본딩패드(14)와 인접되도록 ASIC 칩(20)의 일측 테두리 부분에 형성된 와이어 본딩용 본딩패드(22a)와, 하기와 같이 솔더볼(26)이 융착되도록 ASIC 칩(20)의 나머지 테두리 부분에 형성되는 다수의 볼 융착용 본딩패드(22b)로 구성된다.
이렇게 구비된 ASIC 칩(20)은 상기 캡(16)의 탑재판(16b) 정중앙에 부착되지 않고, 상기 MEMS 칩(12)의 본딩패드(14)에 최대한 가까운 위치 즉, 상기 캡(16)의 탑재판(16b) 일측쪽에 치우치며 부착되어, 상기 ASIC 칩(20)의 와이어 본딩용 본딩패드(22a)와 상기 MEMS 칩(12)의 본딩패드(14)가 서로 최대로 인접되는 상태가 되도록 한다.
연이어, 상기 ASIC 칩(20)의 본딩패드(22)중 와이어 본딩용 본딩패드(22a)와 상기 MEMS 칩(12)의 본딩패드(14) 상호간을 도전성 와이어(18)로 연결하는 바, 상기 ASIC 칩(20)의 와이어 본딩용 본딩패드(22a)와 상기 MEMS 칩(12)의 본딩패드(14)가 서로 최대로 인접되는 상태이므로, 와이어의 길이를 절감할 수 있다.
이때, 상기 ASIC 칩(20)의 와이어 본딩용 본딩패드(22a)와 상기 MEMS 칩(12)의 본딩패드(14)를 연결하는 상기 와이어(18)의 루프 높이(Loop Height)는 최대한 낮게 하여, 패키지의 두께를 보다 줄일 수 있도록 한다.
다음으로, 상기 ASIC 칩(20)의 상면 전체, 상기 캡(16)의 상면 일부(ASIC 칩에 의하여 커버되지 않은 부분), 상기 MEMS 칩(12)의 본딩패드(14) 부위에 걸쳐 몰딩 컴파운드 수지(28)로 몰딩하는 단계가 진행되며, 이때 상기 와이어(18)는 몰딩 컴파운드 수지(28)내에 내재되는 상태가 된다.
이어서, 상기 몰딩 컴파운드 수지(28)의 일부 즉, 상기 ASIC 칩(20)의 볼 부착용 본딩패드(22b)와 일치되는 부위의 몰딩 컴파운드 수지(28)를 레이저 또는 화학적 에칭 방법으로 제거함으로써, 몰딩 컴파운드 수지(28)에 입출력단자 부착용 홀(30)이 관통 형성되는 동시에 상기 ASIC 칩(20)의 볼 부착용 본딩패드(22b)가 외부로 노출되는 상태가 된다.
따라서, 상기 몰딩 컴파운드 수지(28)에 관통 형성된 입출력 단자 부착용 홀(30)을 통해 외부로 노출되어 있는 상기 ASIC 칩(20)의 볼 부착용 본딩패드(22b)에 최종 입출력단자로서 솔더볼(26)을 융착시킨다.
최종적으로, 상기 웨이퍼(10)의 소잉라인(24) 즉, 각 MEMS 칩(12)간의 경계라인을 따라 소잉장비의 블레이드에 의한 소잉을 실시하여, 웨이퍼 상태의 MEMS 칩(12)을 개개의 단위로 분리시킨다.
이때, 상기 웨이퍼(10)의 소잉라인(24) 위쪽에 몰딩된 몰딩 컴파운드 수지(28)도 함께 소잉라인을 따라 소잉됨으로써, 상기 MEMS 칩(12)과 ASIC 칩(20)이 캡(16)을 사이에 두고 적층 구성된 개개의 반도체 패키지(100)로 분리되어진다.
이와 같이, 별도의 기판을 사용하지 않고 웨이퍼 상태의 MEMS 칩(12)에 캡(16)을 사이에 두고 ASIC 칩(20)을 적층함으로써, 반도체 패키지(100)의 전체 두께를 현격하게 줄일 수 있고, 기판이 제외된 상태이므로 제조비용 또한 절감할 수 있으며, MEMS 칩이 캡에 의하여 덮혀지며 보호되는 상태가 되어 MEMS 칩에 대한 스트레스를 줄일 수 있고, 그에 따라 MEMS 칩의 오작동을 방지할 수 있다.
도 1a 및 도 1b는 본 발명에 따른 반도체 패키지 제조 방법을 순서대로 설명하는 단면도,
도 2는 본 발명에 따른 반도체 패키지를 나타내는 단면도,
도 3은 종래의 반도체 패키지를 설명하는 단면도.
<도면의 주요 부분에 대한 부호의 설명>
10 : 웨이퍼 12 : MEMS 칩
14 : MEMS 칩의 본딩패드 16 : 캡
16a : 다리부 16b : 탑재판
18 : 와이어 20 : ASIC 칩
22 : ASIC 칩의 본딩패드 22a : 와이어 본딩용 본딩패드
22b : 볼 융착용 본딩패드 24 : 소잉라인
26: 솔더볼 28 : 몰딩 컴파운드 수지
30 : 입출력 단자 부착용 홀 100 : 반도체 패키지

Claims (8)

  1. 다수의 MEMS 칩이 집적된 웨이퍼와;
    상기 웨이퍼 상태에서 각 MEMS 칩의 상면을 덮어주며 부착되되, 각 MEMS 칩의 본딩패드를 제외하고 부착되는 캡과;
    상기 캡의 상면에 부착되는 ASIC 칩과;
    상기 ASIC 칩의 본딩패드와 상기 MEMS 칩의 본딩패드 상호간을 전기적으로 연결하는 와이어와;
    상기 ASIC 칩의 상면 전체, 상기 캡의 상면 일부, 상기 MEMS 칩의 본딩패드 부위에 걸쳐 몰딩되되, 상기 와이어를 내재시키며 몰딩된 몰딩 컴파운드 수지와;
    상기 ASIC 칩의 본딩패드와 일치되는 부위의 몰딩 컴파운드 수지를 제거시켜 형성된 입출력단자 부착용 홀과;
    상기 입출력 단자 부착용 홀을 통해, 상기 ASIC 칩의 본딩패드에 융착되는 솔더볼;
    을 포함하여 구성된 것을 특징으로 하는 반도체 패키지.
  2. 청구항 1에 있어서, 상기 캡은 절연물질로 만들어진 것으로서, 상기 MEMS 칩과의 접촉면적을 최소로 하면서 지지되는 다리부와, 상기 ASIC 칩이 안착되도록 상기 다리부의 상단부를 연결하며 일체로 된 판형의 탑재판으로 구성된 것을 특징으 로 하는 반도체 패키지.
  3. 청구항 1 또는 청구항 2에 있어서, 상기 MEMS 칩의 면적은 상기 캡의 면적에 비하여 크고, 상기 캡에 의하여 덮혀지지 않는 상기 MEMS 칩의 본딩패드는 일측 테두리 부분에만 형성된 것을 특징으로 하는 반도체 패키지.
  4. 청구항 1에 있어서, 상기 ASIC 칩의 본딩패드는 상기 MEMS 칩의 일측 테두리 부분에 형성된 본딩패드와 인접되도록 ASIC 칩의 일측 테두리 부분에 형성된 와이어 본딩용 본딩패드와, 상기 솔더볼이 융착되는 볼 융착용 본딩패드로 구성된 것을 특징으로 하는 반도체 패키지.
  5. 청구항 1에 있어서, 상기 입출력단자 부착용 홀은 레이저 또는 화학적 에칭 방법에 의하여 몰딩 컴파운드 수지의 해당 부위를 제거시켜 형성된 것을 특징으로 하는 반도체 패키지.
  6. 다수의 MEMS 칩이 집적된 웨이퍼의 제공 단계와;
    상기 웨이퍼 상태에서 각 MEMS 칩의 상면에 캡을 덮어주며 부착하되, 각 MEMS 칩의 본딩패드를 제외하고 캡을 부착하는 단계와;
    상기 캡의 상면에 ASIC 칩을 부착하는 단계와;
    상기 ASIC 칩의 본딩패드와 상기 MEMS 칩의 본딩패드 상호간을 도전성의 와이어로 연결하는 단계와;
    상기 ASIC 칩의 상면 전체, 상기 캡의 상면 일부, 상기 MEMS 칩의 본딩패드 부위에 걸쳐 몰딩 컴파운드 수지로 몰딩하되, 상기 와이어가 내재되도록 몰딩하는 단계와;
    상기 ASIC 칩의 본딩패드와 일치되는 부위의 몰딩 컴파운드 수지를 제거하여 입출력단자 부착용 홀을 형성하는 단계와;
    상기 입출력 단자 부착용 홀을 통해 외부로 노출되는 상기 ASIC 칩의 본딩패드에 솔더볼을 융착하는 단계;
    를 포함하는 것을 특징으로 하는 반도체 패키지 제조 방법.
  7. 청구항 6에 있어서, 상기 웨이퍼의 소잉라인을 따라 개개의 MEMS 칩으로 분리하는 소잉을 실시하되, 상기 소잉라인 위쪽에 몰딩된 몰딩 컴파운드 수지도 함께 소잉라인을 따라 소잉되어, 개개의 반도체 패키지로 분리하는 단계를 더 포함하는 것을 특징으로 하는 반도체 패키지 제조 방법.
  8. 청구항 7에 있어서, 상기 입출력단자 부착용 홀을 형성하기 위하여, 상기 몰딩 컴파운드 수지의 해당 부위를 제거하는 레이저 또는 화학적 에칭이 실시되는 것을 특징으로 하는 반도체 패키지 제조 방법.
KR1020080070426A 2008-07-21 2008-07-21 반도체 패키지 및 그 제조 방법 KR100953351B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080070426A KR100953351B1 (ko) 2008-07-21 2008-07-21 반도체 패키지 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080070426A KR100953351B1 (ko) 2008-07-21 2008-07-21 반도체 패키지 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20100009685A true KR20100009685A (ko) 2010-01-29
KR100953351B1 KR100953351B1 (ko) 2010-04-20

Family

ID=41817959

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080070426A KR100953351B1 (ko) 2008-07-21 2008-07-21 반도체 패키지 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR100953351B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9236286B2 (en) 2013-12-02 2016-01-12 Samsung Electro-Mechanics Co., Ltd. Micro electro mechanical systems sensor module package and method of manufacturing the same
CN105470212A (zh) * 2014-09-26 2016-04-06 意法半导体(马耳他)有限公司 用于半导体器件的封装及其组装方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7118991B2 (en) 2004-04-01 2006-10-10 Delphi Technologies, Inc. Encapsulation wafer process
DE102004020173B4 (de) 2004-04-24 2014-02-20 Robert Bosch Gmbh Mikrostrukturiertes Bauelement und ein Verfahren zum Herstellen eines mikrostrukturierten Bauelements

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9236286B2 (en) 2013-12-02 2016-01-12 Samsung Electro-Mechanics Co., Ltd. Micro electro mechanical systems sensor module package and method of manufacturing the same
CN105470212A (zh) * 2014-09-26 2016-04-06 意法半导体(马耳他)有限公司 用于半导体器件的封装及其组装方法
US9527727B2 (en) * 2014-09-26 2016-12-27 Stmicroelectronics (Malta) Ltd Packages for semiconductor devices and methods for assembling same
CN105470212B (zh) * 2014-09-26 2019-01-01 意法半导体(马耳他)有限公司 用于半导体器件的封装及其组装方法

Also Published As

Publication number Publication date
KR100953351B1 (ko) 2010-04-20

Similar Documents

Publication Publication Date Title
US6518655B2 (en) Multi-chip package-type semiconductor device
US6531784B1 (en) Semiconductor package with spacer strips
KR100415279B1 (ko) 칩 적층 패키지 및 그 제조 방법
US7598599B2 (en) Semiconductor package system with substrate having different bondable heights at lead finger tips
US20110089564A1 (en) Adhesive on wire stacked semiconductor package
KR101676620B1 (ko) 적층 반도체 패키지
WO2002062118A1 (en) A stackable microcircuit layer formed from a plastic encapsulated microcircuit and method of making the same
JP2005519471A (ja) 積層ダイ半導体装置
JP2003078106A (ja) チップ積層型パッケージ素子及びその製造方法
KR100825784B1 (ko) 휨 및 와이어 단선을 억제하는 반도체 패키지 및 그제조방법
US20100123236A1 (en) Semiconductor package having adhesive layer and method of manufacturing the same
US20120286410A1 (en) Semiconductor device packaging method and semiconductor device package
US6855573B2 (en) Integrated circuit package and manufacturing method therefor with unique interconnector
KR100953351B1 (ko) 반도체 패키지 및 그 제조 방법
KR100808582B1 (ko) 칩 적층 패키지
US20070200213A1 (en) Integrated circuit chip and package
US20080308913A1 (en) Stacked semiconductor package and method of manufacturing the same
KR100207902B1 (ko) 리드 프레임을 이용한 멀티 칩 패키지
CN110581121A (zh) 半导体封装
KR20080020137A (ko) 역피라미드 형상의 적층 반도체 패키지
KR100747980B1 (ko) 반도체 패키지 및 그 제조 방법
KR100456815B1 (ko) 반도체 패키지 및 이것의 반도체 칩 부착방법
KR20080084075A (ko) 적층 반도체 패키지
KR20060075073A (ko) 웨이퍼 레벨 패키지의 제조방법
KR100708050B1 (ko) 반도체패키지

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130402

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20140403

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160404

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20170407

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20180404

Year of fee payment: 9