KR20020034492A - 반도체 소자의 제조방법 - Google Patents

Abstract

본 발명은 박막의 응력에 의해 기판이 휘어지는 것을 방지하도록 한 반도체 소자의 제조방법에 관한 것으로서, 반도체 기판의 전면에 제 1 박막을 증착할 때 상기 제 2 박막과 동일한 응력을 갖는 제 2 박막을 상기 반도체 기판의 후면에 증착하는 것을 특징으로 한다.

Description

반도체 소자의 제조방법{method for manufacturing in a semiconductor device}

본 발명은 반도체 제조 공정에 관한 것으로, 특히 박막 증착시 박막 자체에 생긴 응력에 의해 웨이퍼(Wafer)가 휘는 것을 방지하는데 적당한 반도체 소자의 제조방법에 관한 것이다.

일반적으로 반도체 제조 공정이 점점 미소화 되어감에 따라 미소한 패턴(pattern)을 구현하기 위한 보다 정밀한 노광 공정이 요구되고 있다.

실제로 특히 미소한 패턴을 형성하여 공정을 진행하는 워드 라인(게이트) 형성 공정의 경우 예전에는 문제가 되지 않았고, 공정의 마진 부분에서 미소한 웨이퍼의 휨에 의해 발생한 미스얼라인(misalign)이 제조 공정의 수율(yield)을 떨어뜨리는 원인으로 대두되고 있다.

이러한 문제를 노광 장비 측면에서 보면 미세한 패턴을 하기 위해 정밀한 포커싱(focusing)을 할 경우 그만큼 노광 마진도 감소한다.

따라서 이러한 문제를 해결하기 위해서는 이전보다 훨씬 엄격하게 휨 정도가 제어된 상태로 노광 공정을 진행할 필요가 요구된다.

웨이퍼의 휨은 기본적으로 웨이퍼 자체의 제조 공정에서 발생할 수도 있으나 웨이퍼 제조 업체의 품질관리에서도 발생할 수 있다.

특히, 상기와 같은 웨이퍼의 휨은 워드 라인 박막의 증착 공정에서의 박막 자체에 생긴 응력에 의해 웨이퍼의 휨이 발생하게 된다.

이러한 웨이퍼 휨의 원인이 되는 응력의 조절은 박막의 요구 조건이기는 하나 관리하는 것이 용이하지 않고 후속 열공정의 불균일성에 의해서도 많은 영향을 받게 된다.

도 1은 종래의 기판 전면에 박막이 증착된 상태에서 기판의 휨을 나타낸 모식도이다.

도 1에서와 같이, 반도체 기판(11)의 전면에 워드 라인용 박막(12)을 증착한다.

이때 상기 반도체 기판(11)의 전면에 증착된 박막(12)의 응력 상태는 2축 상태가 되어 반도체 기판(11)의 거의 한가지 곡률을 가지면서 휘는 모양을 갖게 된다.

상기와 같이 종래에는 반도체 기판의 전면에 박막이 증착되면 박막 자체에서 인가되는 응력에 의해 기판이 휘어지는 문제점이 있었다.

본 발명은 상기와 같은 종래의 문제점을 해결하기 위해 안출한 것으로 박막의 응력에 의해 기판이 휘어지는 것을 방지하도록 한 반도체 소자의 제조방법을 제공하는데 그 목적이 있다.

도 1은 종래의 기판 전면에 박막이 증착된 상태에서 기판의 휨을 나타낸 모식도

도 2는 본 발명에 의한 기판 전면에 박막이 증착된 상태에서 기판의 상태를 나타낸 모식도

도면의 주요 부분에 대한 부호의 설명

21 : 반도체 기판 22 : 제 1 박막

23 : 제 2 박막

상기와 같은 목적을 달성하기 위한 본 발명에 의한 반도체 소자의 제조방법은 반도체 기판의 전면에 제 1 박막을 증착할 때 상기 제 2 박막과 동일한 응력을 갖는 제 2 박막을 상기 반도체 기판의 후면에 증착하는 것을 특징으로 한다.

이하, 첨부된 도면을 참고하여 본 발명에 의한 반도체 소자의 제조방법을 상세히 설명하면 다음과 같다.

도 2는 본 발명에 의한 기판 전면에 박막이 증착된 상태에서 기판의 상태를 나타낸 모식도이다.

도 2에 도시한 바와 같이, 반도체 기판(21)의 전면에 워드 라인용 제 1 박막(22)을 증착할 때 상기 반도체 기판(21)의 후면에도 상기 제 1 박막(22)과 동일한 응력을 갖는 제 2 박막(23)을 증착한다.

따라서 상기 반도체 기판(21)의 전면에 증착된 제 1 박막(22)에 응력이 인가되면 반도체 기판(21)은 제 1 박막(22)과 포커스 균형(force equilibrium)을 이루기 위해 변형을 하게 된다.

상기와 같이 응력이 인가된 반도체 기판(21)의 후면에 제 2 박막(23)을 증착할 경우 제 2 박막(23)에 인가된 응력은 동일하나 반도체 기판(21)의 휨은 해소된다.

즉, 본 발명은 종래와 같이 박막의 응력으로 야기되는 반도체 기판의 휨은 같은 응력 상태를 갖는 박막을 반도체 기판의 뒷면에 증착함으로써 제어가 가능하다.

한편, 박막이 이상적인 2축 응력 상태를 갖지는 않으나 반도체 기판의 후면에 증착된 박막도 앞면에 증착된 박막과 동일한 열공정을 받아서 같은 불균일성을 갖게 되면 노광 공정에서 미스얼라인을 야기하는 반도체 기판의 휨 제어가 가능하다.

이상에서 설명한 바와 같이 본 발명에 의한 반도체 소자의 제조방법은 기판의 전면에 증착되는 박막과 동일한 응력을 갖는 박막을 기판의 후면에 증착함으로서 0.13㎛이하의 미세 회로의 제품 생산에서 웨이퍼의 휨에 의해 노광 공정시 발생하는 노광 불량을 줄일 수 있는 효과가 있다.

즉, 종래와 같이 웨이퍼의 휨에 의해 노광 불량을 줄이기 위해 값비싼 노광 장비의 투자나 노광 공정의 개발 없이 현재의 기술로도 노광 불량을 줄일 수 있어 많은 경비와 노력을 감소시킬 수 있다.

Claims (1)

1. 반도체 기판의 전면에 제 1 박막을 증착할 때 상기 제 2 박막과 동일한 응력을 갖는 제 2 박막을 상기 반도체 기판의 후면에 증착하는 것을 특징으로 하는 반도체 소자의 제조방법.