KR100599446B1 - 반도체 소자의 미세 패턴 형성방법 - Google Patents
반도체 소자의 미세 패턴 형성방법 Download PDFInfo
- Publication number
- KR100599446B1 KR100599446B1 KR1020000051309A KR20000051309A KR100599446B1 KR 100599446 B1 KR100599446 B1 KR 100599446B1 KR 1020000051309 A KR1020000051309 A KR 1020000051309A KR 20000051309 A KR20000051309 A KR 20000051309A KR 100599446 B1 KR100599446 B1 KR 100599446B1
- Authority
- KR
- South Korea
- Prior art keywords
- photoresist
- pattern
- forming
- semiconductor device
- fine pattern
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/004—Photosensitive materials
- G03F7/09—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers
- G03F7/095—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers having more than one photosensitive layer
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/26—Processing photosensitive materials; Apparatus therefor
- G03F7/40—Treatment after imagewise removal, e.g. baking
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/004—Photosensitive materials
- G03F7/016—Diazonium salts or compounds
- G03F7/021—Macromolecular diazonium compounds; Macromolecular additives, e.g. binders
- G03F7/0212—Macromolecular diazonium compounds; Macromolecular additives, e.g. binders characterised by the polymeric binder or the macromolecular additives other than the diazo resins or the polymeric diazonium compounds
- G03F7/0215—Natural gums; Proteins, e.g. gelatins; Macromolecular carbohydrates, e.g. cellulose; Polyvinyl alcohol and derivatives thereof, e.g. polyvinylacetals
Abstract
본 발명은 반도체 제조 기술에 관한 것으로, 특히 반도체 소자 제조 공정 중 리소그래피 공정에 관한 것이다. 본 발명은 레지스트 플로우 공정시 포토레지스트 패턴에 오버행 프로파일이 유발되는 것을 방지할 수 있는 반도체 소자의 미세 패턴 형성방법을 제공하는데 그 목적이 있다. 본 발명의 특징적인 반도체 소자의 미세 패턴 형성방법은, 소정의 식각 대상층 상에 제1 포토레지스트를 도포하는 제1 단계; 상기 제1 포토레지스트 상에 상기 제1 포토레지스트에 비해 유리전이 온도가 높은 제2 포토레지스트를 도포하는 제2 단계; 상기 제1 및 제2 포토레지스트에 대해 노광 및 현상 공정을 실시하여 포토레지스트 패턴을 형성하는 제3 단계; 열처리를 실시하여 상기 포토레지스트 패턴을 플로우 시키는 제4 단계; 및 상기 포토레지스트 패턴을 식각 마스크로 사용하여 상기 식각 대상층을 식각하는 제5 단계를 포함하여 이루어진다.
레지스트 플로우 공정, 미세 패턴, 해상 한계, 오버행 프로파일, 버티컬 프로파일
Description
도 1a 내지 도 1c는 종래의 RFP 공정을 이용한 콘택홀 형성 공정도.
도 2는 200nm의 콘택 패턴을 종래의 RFP 공정을 이용하여 약 125nm의 콘택 패턴으로 축소시킨 경우의 콘택 단면 SEM 사진.
도 3a 내지 도 3c는 본 발명의 일 실시예에 따른 RFP 공정을 이용한 콘택홀 형성 공정도.
도 4는 본 발명의 RFP 공정을 이용하여 형성된 콘택 단면 SEM 사진.
* 도면의 주요 부분에 대한 부호의 설명
30 : 기판
31 : 층간절연막
32 : 제1 포토레지스트
33 : 제2 포토레지스트
본 발명은 반도체 제조 기술에 관한 것으로, 특히 반도체 소자 제조 공정 중 리소그래피 공정에 관한 것이다.
반도체 소자의 집적도가 증가함에 따라 디자인 룰의 축소가 가속되고 있다. 이러한 디자인 룰의 축소는 리소그래피 공정의 발전 즉, 포토레지스트의 개발, 새로운 노광원의 개발, 노광 장비의 개발 등에 따른 것이다.
현재 상용화 단계에 있는 KrF 노광 장비의 해상 한계는 0.16㎛ 정도이며, 차세대 초고집적 반도체의 경우 더욱 더 미세한 패턴을 요구하고 있어 디자인 룰의 축소에 대한 압력이 증대되고 있다.
이러한 요구에 부응하여 노광 장비의 교체 없이 해상 한계 이하의 미세 패턴을 형성하기 위한 기술로 레지스트 플로우 공정(resist flow process, RFP)이 개발되었다. RFP 공정은 노광 및 현상 공정을 통해 이미 형성된 포토레지스트 패턴을 포토레지스트의 유리전이 온도 이상의 온도에서 일정 시간동안 가열하여 포토레지스트를 플로우를 유발함으로써 패턴의 크기를 줄이는 공정이다. 이러한 RFP 공정을 통해 KrF 노광 장비를 사용하여 0.16㎛ 이하의 미세 패턴을 형성할 수 있게 되었다.
첨부된 도면 도 1a 내지 도 1c는 종래의 RFP 공정을 이용한 콘택홀 형성 공정을 도시한 것이다.
종래의 RFP 공정을 이용한 콘택홀 형성 공정은 우선, 도 1a에 도시된 바와 같이 소정의 하부 공정을 마친 기판(10) 상에 층간절연막(11)을 형성하고, 그 상부에 포토레지스트를 도포한 다음, 노광 및 현상 공정을 통해 포토레지스트 패턴(12)을 형성한다.
다음으로, 도 1b에 도시된 바와 같이 포토레지스트의 유리전이 온도 이상의 온도로 일정 시간동안 열처리를 실시하여 포토레지스트 패턴(12)을 플로우 시킨다.
이어서, 도 1c에 도시된 바와 같이 포토레지스트 패턴(12)을 식각 마스크로 사용하여 층간절연막(11)을 건식 식각함으로써 콘택홀을 형성한다.
상기와 같은 종래의 RFP 공정을 이용한 콘택홀 형성 공정은 RFP 공정을 실시함에 있어서 어느 한계 이상의 온도와 시간을 초과하면 포토레지스트 패턴(12)이 과도한 플로우가 유발되고, 또한 포토레지스트와 하부층인 층간절연막(11)의 흡착성 때문에 상기 도 1b에 도시된 바와 같이 포토레지스트 패턴(12)의 오버행(overhang)(A)을 유발하게 된다. 이와 같은 포토레지스트 패턴(12)의 오버행(A)은 결과적으로 식각시에 버티컬한 콘택 프로파일을 얻을 수 없도록 하는 문제점을 유발하게 된다.
첨부된 도면 도 2는 200nm의 콘택 패턴을 종래의 RFP 공정을 이용하여 약 125nm의 콘택 패턴으로 축소시킨 경우의 콘택 단면 SEM 사진으로, 132℃ 온도에서 90초 동안 가열한 결과 도시된 바와 같이 포토레지스트 패턴에 오버행 프로파일이 유발됨을 확인할 수 있었다.
상기와 같은 문제점은 비단 콘택홀 형성시에만 나타나는 것이 아니라, 다른 패턴 형성 공정시에도 나타날 수 있다.
상기와 같은 종래기술의 문제점을 해결하기 위하여 제안된 본 발명은, 레지스트 플로우 공정시 포토레지스트 패턴에 오버행 프로파일이 유발되는 것을 방지할 수 있는 반도체 소자의 미세 패턴 형성방법을 제공하는데 그 목적이 있다.
상기의 기술적 과제를 달성하기 위한 본 발명의 특징적인 반도체 소자의 미세 패턴 형성방법은, 소정의 식각 대상층 상에 제1 포토레지스트를 도포하는 제1 단계; 상기 제1 포토레지스트 상에 상기 제1 포토레지스트에 비해 유리전이 온도가 높은 제2 포토레지스트를 도포하는 제2 단계; 상기 제1 및 제2 포토레지스트에 대해 노광 및 현상 공정을 실시하여 포토레지스트 패턴을 형성하는 제3 단계; 열처리를 실시하여 상기 포토레지스트 패턴을 플로우 시키는 제4 단계; 및 상기 포토레지스트 패턴을 식각 마스크로 사용하여 상기 식각 대상층을 식각하는 제5 단계를 포함하여 이루어진다.
바람직하게, 상기 제2 포토레지스트는 상기 제1 포토레지스트에 비해 1∼10℃ 높은 유리전이 온도를 가진다.
바람직하게, 상기 제2 포토레지스트는 상기 제1 포토레지스트에 비해 5∼7배 두꺼운 두께로 도포한다.
바람직하게, 상기 열처리는 상기 제2 포토레지스트의 유리전이 온도보다 1∼10℃ 높은 온도에서 50∼200초 동안 실시한다.
바람직하게, 상기 제1 및 제2 포토레지스트는 각각 폴리비닐 페놀계, 폴리하이드록시 스타일렌계, 폴리노르보넨계, 폴리 아다만계, 폴리 이미드계, 폴리 아크릴레이트계, 폴리메타 아크릴레이트계 중 어느 하나의 단중합체 또는 공중합체로 이루어진다.
이하, 본 발명이 속한 기술분야에서 통상의 지식을 가진 자가 본 발명을 보다 용이하게 실시할 수 있도록 하기 위하여 본 발명의 바람직한 실시예를 소개하기로 한다.
첨부된 도면 도 3a 내지 도 3c는 본 발명의 일 실시예에 따른 RFP 공정을 이용한 콘택홀 형성 공정을 도시한 것으로, 이하 이를 참조하여 설명한다.
본 실시예에 따르면, 우선, 도 3a에 도시된 바와 같이 소정의 하부 공정을 마친 기판(30) 상에 층간절연막(31)을 형성하고, 그 상부에 포토레지스트를 이중으로 도포한 다음, 노광 및 현상 공정을 통해 포토레지스트 패턴을 형성한다. 이때, 하부에 도포되는 제1 포토레지스트(32)는 상부에 도포되는 제2 포토레지스트(33)에 비해 유리전이 온도(Tg)가 1∼10℃ 정도 낮은 재료를 사용하는 것이 바람직하며, 제1 포토레지스트(32)에 비해 제2 포토레지스트(33)의 두께가 5∼7배 정도 두껍게 도포되도록 하는 것이 바람직하다. 한편, 제1 및 제2 포토레지스트(32, 33)는 폴리비닐 페놀계, 폴리하이드록시 스타일렌계, 폴리노르보넨계, 폴리 아다만계, 폴리 이미드계, 폴리 아크릴레이트계, 폴리메타 아크릴레이트계의 단중합체 또는 공중합 체의 레지스트를 선택하여 사용할 수 있으며, 레지스트 내의 중합체 성분을 조절함으로써 레지스트의 유리전이 온도를 조절할 수 있다. 단, 노광 특성이 서로 유사해야 한다.
다음으로, 도 3b에 도시된 바와 같이 제2 포토레지스트(33)의 유리전이 온도 이상의 온도(바람직하게는 1∼10℃ 높은 온도)로 일정 시간(바람직하게는 50∼200초) 동안 기판을 가열하여 포토레지스트 패턴을 플로우 시킨다.
이어서, 도 3c에 도시된 바와 같이 포토레지스트 패턴을 식각 마스크로 사용하여 층간절연막(31)을 건식 식각함으로써 콘택홀을 형성한다.
상기와 같이 하부에 유리전이 온도가 상대적으로 낮은 포토레지스트를 도포하고 그 상부에 유리전이 온도가 상대적으로 낮은 포토레지스트를 도포한 다음, 노광 및 현상 공정을 통해 포토레지스트 패턴을 형성한 상태에서 기판을 고온으로 가열하면, 유리전이 온도가 낮은 포토레지스트가 먼저 플로우 되다가 유리전이 온도가 높은 포토레지스트가 플로우 되는 시점에서, 유리전이 온도가 낮은 포토레지스트가 하부층과 유리전이 온도가 높은 포토레지스트의 흠착력을 감소시키는 완충 작용을 하기 때문에 포토레지스트 패턴에 오버행 프로파일이 형성되는 것을 억제하게 된다. 이에 따라 더욱 미세한 패턴을 얻을 수 있으며, 후속 식각시에도 버티컬한 패턴 프로파일을 얻을 수 있다.
첨부된 도면 도 4는 본 발명의 RFP 공정을 이용하여 형성된 콘택 단면 SEM 사진으로, 0.08㎛ 두께의 유리전이 온도가 낮은 포토레지스트와 0.5㎛ 두께의 유리전이 온도가 높은 포토레지스트를 사용하여 포토레지스트 패턴을 형성한 후 132℃ 온도에서 90초 동안 가열한 후의 상태를 나타내고 있다. 본 발명의 RFP 공정을 통해 200nm의 콘택 패턴을 약 120nm의 콘택 패턴으로 축소시킬 수 있었으며, 그 패턴 프로파일 또한 버티컬한 프로파일을 얻을 수 있었다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
예컨대, 전술한 실시예에서는 RFP 공정을 이용하여 콘택홀을 형성하는 경우를 일례로 들어 설명하였으나, 본 발명은 콘택홀 이외의 다른 미세 패턴을 형성하는 모든 경우에 적용할 수 있다.
전술한 본 발명은 RFP 공정에 수반되는 포토레지스트의 오버행 프로파일 발생을 억제하여 보다 미세하고 버티컬한 미세 패턴 프로파일을 얻을 수 있으며, 이로 인하여 노광 장비의 해상 한계 이하의 미세 패턴 형성 공정의 신뢰도 및 재현성을 확보할 수 있는 효과가 있다.
Claims (5)
- 소정의 식각 대상층 상에 제1 포토레지스트를 도포하는 제1 단계;상기 제1 포토레지스트 상에 상기 제1 포토레지스트에 비해 유리전이 온도가 높은 제2 포토레지스트를 도포하는 제2 단계;상기 제1 및 제2 포토레지스트에 대해 노광 및 현상 공정을 실시하여 포토레지스트 패턴을 형성하는 제3 단계;열처리를 실시하여 상기 포토레지스트 패턴을 플로우 시키는 제4 단계; 및상기 포토레지스트 패턴을 식각 마스크로 사용하여 상기 식각 대상층을 식각하는 제5 단계를 포함하여 이루어진 반도체 소자의 미세 패턴 형성방법.
- 제1항에 있어서,상기 제2 포토레지스트는 상기 제1 포토레지스트에 비해 1∼10℃ 높은 유리전이 온도를 가지는 것을 특징으로 하는 반도체 소자의 미세 패턴 형성방법.
- 제2항에 있어서,상기 제2 포토레지스트는 상기 제1 포토레지스트에 비해 5∼7배 두꺼운 두께 로 도포하는 것을 특징으로 하는 반도체 소자의 미세 패턴 형성방법.
- 제2항에 있어서,상기 열처리는 상기 제2 포토레지스트의 유리전이 온도보다 1∼10℃ 높은 온도에서 50∼200초 동안 실시하는 것을 특징으로 하는 반도체 소자의 미세 패턴 형성방법.
- 제1항 내지 제4항 중 어느 한 항에 있어서,상기 제1 및 제2 포토레지스트는 각각 폴리비닐 페놀계, 폴리하이드록시 스타일렌계, 폴리노르보넨계, 폴리 아다만계, 폴리 이미드계, 폴리 아크릴레이트계, 폴리메타 아크릴레이트계 중 어느 하나의 단중합체 또는 공중합체로 이루어진 것을 특징으로 하는 반도체 소자의 미세 패턴 형성방법.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020000051309A KR100599446B1 (ko) | 2000-08-31 | 2000-08-31 | 반도체 소자의 미세 패턴 형성방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020000051309A KR100599446B1 (ko) | 2000-08-31 | 2000-08-31 | 반도체 소자의 미세 패턴 형성방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20020017795A KR20020017795A (ko) | 2002-03-07 |
KR100599446B1 true KR100599446B1 (ko) | 2006-07-12 |
Family
ID=19686546
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020000051309A KR100599446B1 (ko) | 2000-08-31 | 2000-08-31 | 반도체 소자의 미세 패턴 형성방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100599446B1 (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100983938B1 (ko) * | 2008-08-11 | 2010-09-27 | 주식회사 동부하이텍 | 반도체 소자의 미세 패턴 형성 방법 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100498716B1 (ko) * | 2002-12-13 | 2005-07-01 | 주식회사 하이닉스반도체 | 미세 패턴 형성방법 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05267254A (ja) * | 1992-03-17 | 1993-10-15 | Oki Electric Ind Co Ltd | 半導体素子のパターン形成方法 |
KR19990058937A (ko) * | 1997-12-30 | 1999-07-26 | 구본준 | 반도체소자의 패터닝 방법 |
-
2000
- 2000-08-31 KR KR1020000051309A patent/KR100599446B1/ko not_active IP Right Cessation
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05267254A (ja) * | 1992-03-17 | 1993-10-15 | Oki Electric Ind Co Ltd | 半導体素子のパターン形成方法 |
KR19990058937A (ko) * | 1997-12-30 | 1999-07-26 | 구본준 | 반도체소자의 패터닝 방법 |
Non-Patent Citations (2)
Title |
---|
05267254 |
1019990058937 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100983938B1 (ko) * | 2008-08-11 | 2010-09-27 | 주식회사 동부하이텍 | 반도체 소자의 미세 패턴 형성 방법 |
Also Published As
Publication number | Publication date |
---|---|
KR20020017795A (ko) | 2002-03-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6420097B1 (en) | Hardmask trim process | |
JP2001230186A5 (ko) | ||
JP3506248B2 (ja) | 微小構造の製造方法 | |
US20080020327A1 (en) | Method of formation of a damascene structure | |
JPH0425126A (ja) | 半導体装置の製造方法 | |
US5403438A (en) | Process for forming pattern | |
KR100599446B1 (ko) | 반도체 소자의 미세 패턴 형성방법 | |
US6444410B1 (en) | Method of improving photoresist profile | |
KR100917820B1 (ko) | 반도체 소자의 콘택홀 형성 방법 | |
KR20090086821A (ko) | 반도체 소자의 형성 방법 | |
KR20090067997A (ko) | 반도체 소자의 레지스트 패턴 형성방법 | |
KR100498716B1 (ko) | 미세 패턴 형성방법 | |
KR100545185B1 (ko) | 미세 콘택홀 형성 방법 | |
KR100399060B1 (ko) | 반도체 제조용 레지스트 패턴 형성방법 | |
KR100390912B1 (ko) | 반도체 소자의 콘택홀 형성방법 | |
KR100427711B1 (ko) | 반도체소자의콘택홀형성방법 | |
KR100231735B1 (ko) | 반도체 소자의 미세패턴 형성방법 | |
KR100673099B1 (ko) | 반도체소자의 미세패턴 형성 방법 | |
KR101150460B1 (ko) | 반도체 소자의 형성 방법 | |
KR100431992B1 (ko) | 레티클을 이용한 반도체소자의 제조방법 | |
KR0144229B1 (ko) | 반도체 소자의 미세 콘택 형성 방법 | |
JP2006186020A (ja) | 半導体装置の製造方法 | |
KR20030092865A (ko) | 반도체소자의 미세패턴 형성방법 | |
JP2023142358A (ja) | パターニング方法及びパターニング装置 | |
KR100510616B1 (ko) | 반도체 제조 공정에서의 barc 패터닝 및 식각 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20100624 Year of fee payment: 5 |
|
LAPS | Lapse due to unpaid annual fee |