TWI559371B - 來自疊對之晶圓彎曲的修正方法 - Google Patents

來自疊對之晶圓彎曲的修正方法 Download PDF

Info

Publication number
TWI559371B
TWI559371B TW104111436A TW104111436A TWI559371B TW I559371 B TWI559371 B TW I559371B TW 104111436 A TW104111436 A TW 104111436A TW 104111436 A TW104111436 A TW 104111436A TW I559371 B TWI559371 B TW I559371B
Authority
TW
Taiwan
Prior art keywords
substrate
layer
particles
backside surface
planarizing
Prior art date
Application number
TW104111436A
Other languages
English (en)
Other versions
TW201604931A (zh
Inventor
安東J 德維利耶
Original Assignee
東京威力科創股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 東京威力科創股份有限公司 filed Critical 東京威力科創股份有限公司
Publication of TW201604931A publication Critical patent/TW201604931A/zh
Application granted granted Critical
Publication of TWI559371B publication Critical patent/TWI559371B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26Bombardment with radiation
    • H01L21/263Bombardment with radiation with high-energy radiation
    • H01L21/265Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/2658Bombardment with radiation with high-energy radiation producing ion implantation of a molecular ion, e.g. decaborane
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26Bombardment with radiation
    • H01L21/263Bombardment with radiation with high-energy radiation
    • H01L21/265Bombardment with radiation with high-energy radiation producing ion implantation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10Measuring as part of the manufacturing process
    • H01L22/12Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Plasma & Fusion (AREA)

Description

來自疊對之晶圓彎曲的修正方法
本案主張於2014年4月9日所提申、題為「Method for Correcting Wafer Bow from Overlay」的美國臨時專利申請案第61/977,282號之優先權,該臨時專利申請案係在此整體併入做為參考。
[相關申請案之交互參照]
本揭露內容關於半導體製造,且尤其是關於的晶圓疊對。
半導體製造涉及許多不同的步驟及製程。已知一典型的製程為光微影(亦稱為微影(microlithography))。光微影使用射線(像是紫外光或可見光)以產生半導體元件設計中的精細圖案。可使用包含光微影、蝕刻、膜沉積、表面清洗、金屬化等半導體製造技術來製造許多類型的半導體元件(像是二極體、電晶體、及積體電路)。
使用曝光系統(亦稱做工具)以實施光微影技術。曝光系統通常包含照射系統、用以產生電路圖案的光罩(reticle)(亦稱做遮罩)或空間光調節器(Spatial Light Modulator,SLM)、投射系統、及用以將覆有光敏阻劑之半導體晶圓對準的晶圓對準檯。照射系統較佳地以一矩形狹縫照射場照射光罩或SLM之一區域。投射 系統將光罩圖案之被照射區域的像投射至晶圓上。為了準確投射,重要的是將光的圖案曝照在相對平整或平坦(較佳地具有小於10奈米之高度偏差)的晶圓上。
隨著半導體元件製造科技的進步,對於用以生產半導體元件的光微影系統及塗覆機/顯影機有越來越多的要求。此包含對於基板對準之準確度的要求。基板通常係固定於夾盤(亦稱做晶圓檯)上。在曝光期間,被曝照於基板上的特徵部必須與基板上既存的特徵部疊對。為了達成理想的疊對表現,基板係在曝光之前與基板檯對準。然而,在對準之後之基板相對於基板檯的任何移動皆可能造成疊對錯誤。
各種製造程序皆可能造成基板的擴張及/或收縮,結果為翹曲或彎曲的基板。舉例來說,在曝光期間,基板係因由曝光射束傳送到基板的能量而被局部加熱。基板亦在退火製程期間被加熱。此加熱造成基板擴張。假如未檢查到基板擴張,則該擴張超過疊對錯誤的要求。再者,假如基板及基板夾盤之間的箝制力不足以避免基板擴張,則基板可能在基板夾盤上滑動而將造成更大的基板擴張,導致更大的疊對錯誤。在一些製程中,滑動可能更加顯著,像是在極紫外光(EUV)系統中,因為在曝光期間圍繞基板的環境為真空。因此,真空箝制並非總是可能,且必須使用較弱的靜電箝制來代替真空箝制。
其它製造步驟亦可能造成基板擴張及收縮。舉例來說,沉積的膜可能造成基板收縮。又,各種退火及摻雜步驟可能在一特定基板中產生顯著量的彎曲。退火步驟尤其可能產生疊對挑戰。此等不同製造步驟的結果為非平整或非平坦的基板。舉例來說,基板的背側可能有具高點及低點兩者的Z高度差異(鉛直高度上的差異)。起因於如此彎曲的該高度差異可為約一微米左右至大約 100微米。此起伏係重大的,因為由各種曝光工具所曝光的半導體元件或結構係在數十奈米至數百奈米的尺度下被曝光。因此具有數千奈米至10,000奈米的變形差異可能使良率大幅降低。
用以處理被部份處理之基板上的基板彎曲及非平整曲度的習知技術著重於用以將基板夾持(或箝制或吸著)於基板固持器以使曲度平整化的夾持技術。然而,在有如此顯著彎曲的情況下,可能非常難以或不可能僅藉由夾持基板便將基板準確地平整化。因此,希望有基板彎曲修正技術以在基板被傳送或送回掃描機進行額外的曝光之前修正基板彎曲及改善疊對。
在此揭露之技術包含用以將基板平整化的方法,該平整化可改善疊對。在示範方法中,接收基板以供處理。此基板具有複數半導體結構,該等半導體結構在該基板之頂部表面上係至少被部份製造。基板具有非平坦的背側表面。背側表面係因複數半導體結構的製造而非平坦。背側表面係與頂部表面相反。在基板之背側表面上識別變形區域。基於所識別之基板的背側表面上的變形區域而引導顆粒撞擊該基板之該背側表面,從而使該背側表面變得平坦,其使得後續的微製造步驟能夠成功。
當然,如在此所述之不同步驟的討論順序係為了明晰之起見而呈現。一般來說,此等步驟可以任何合適順序來執行。此外,儘管可能在本揭露內容之不同處討論在此之不同特徵、技術、配置等之每一者,然而所意圖者為該等概念之每一者可獨立於彼此或與彼此結合來執行。因此,本發明可以許多不同方式來實施及看待。
注意,本「發明內容」段落並未敘明本揭露內容或所請發明之每一實施例及/或增長性新穎實施態樣。反而是,本「發明內容」僅提供不同實施 例及超越習知技術之相應新穎特點的初步討論。針對本發明及實施例之額外細節及/或可能的思考角度,請讀者參照如以下所進一步討論之本揭露內容的「實施方式」段落及相應圖式。
105‧‧‧基板
111‧‧‧頂部表面
112‧‧‧背側表面
155‧‧‧參考平坦線
161‧‧‧第一層
162‧‧‧第二層
171‧‧‧區域
172‧‧‧區域
173‧‧‧區域
參照以下與隨附圖式一併考量的詳細描述將易於更全面地理解本發明之各種實施例及其許多伴隨優點。圖式係未必按照比例,而是將重點放在說明技術特徵、原理及概念。
圖1A及1B為示範之彎曲基板的示意圖。
圖2A為根據在此揭露之實施例而處理中的基板區段之示意圖。
圖2B為根據在此揭露之實施例之已處理的基板區段之示意圖。
圖3A為根據在此揭露之實施例而處理中的基板區段之示意圖。
圖3B為根據在此揭露之實施例之已處理的基板區段之示意圖。
圖4A及4B為根據在此揭露之實施例使彎曲被修正之示範基板的示意圖。
圖5為表現如在此所述之示範變形特徵的說明圖。
圖6為根據在此揭露之實施例之待處理的基板區段之示意圖。
圖7為根據在此揭露之實施例而處理中的基板區段之示意圖。
圖8為根據在此揭露之實施例而接受顆粒轟擊的基板區段之示意圖。
圖9為根據在此揭露之實施例使彎曲被修正之示範基板的示意圖。
圖10為根據在此揭露之實施例之待處理的基板區段之示意圖。
圖11為根據在此揭露之實施例而處理中的基板區段之示意圖。
圖12為根據在此揭露之實施例而接受顆粒轟擊的基板區段之示意圖。
圖13為根據在此揭露之實施例使彎曲被修正之示範基板的示意圖。
在此之技術包含利用不同劑量、密度、及空間位置的顆粒處理基板的背側或背側表面,使得藉由起因於基板交互作用之內部能量所控制的應力改變基板彎曲而改善疊對。換言之,在此之技術包含針對基板背側表面之目標性的顆粒轟擊以藉由減少變形點將基板平坦化或使基板變得更為平坦。基板之頂側(與背側相反者)通常接受膜疊堆、已製造之元件、部份製造之元件、特徵部等。因此,基板之頂側亦可能被已知為工作表面。在半導體製造中,基板通常因為在其上沉積及/或製造之各種膜及元件的疊對而變得翹曲或彎曲。如此製程可能包含退火及其它傾向於使基板翹曲的處理。然而,在此之技術修正如此基板的翹曲及彎曲。
在此之一實施例包含用以將基板平整化的方法。方法包含接收待平整化之基板、或提供待平整化之基板或以其它方式取得待平整化之基板。圖1A顯示示範基板105。參考平坦線155並非基板105之一部分,而僅顯示一平坦或平整的參考點。基板105具有複數半導體結構,該複數半導體結構在基板105之頂部表面111上係至少被部份製造。舉例來說,如此結構可包含閘極、電晶體、溝槽、貫孔、硬遮罩、膜等。因此,基板105可為半導體級基板。基板具有非平坦的背側表面112。背側表面112係由於複數半導體結構的製造而非平坦。背側 表面112係相反於頂部表面111(亦被已知為工作表面)。在圖1B中,參考平坦線155係移動至背側表面112以幫助顯示基板105的彎曲。注意,整個基板可能有彎曲(包含頂部表面111),且此彎曲至少顯示於背側表面112。亦注意,基板105於起初可能平坦,因為表面高度偏差可能維持在約10奈米或甚至100奈米的容許度內。亦注意,在此之非平坦係相關於微米距離或微米尺度。舉例來說,可將大於約5微米至大約300微米的表面高度偏差視為非平坦。因此,由肉眼檢查,基板可能呈現完美平整,但是相對於光微影系統的解析能力而言,如此彎曲的基板可能使準確的曝光變得困難或不可能。
習知上,一特定基板可能發展出介於5及100微米之間的彎曲或變形。一般來說,如此不平整的基板會由於難以對焦(除了其它挑戰之外)而無法在光微影工具被成功曝光。習知上,準確的曝光只有藉著以足夠的力量將翹曲的基板向下吸著於基板夾盤上而將該基板固持得平整到足以被準確曝光才有可能。然而,如此用以補償非平整基板的夾持並不理想,因為如此(來自夾盤的)拉曳可能產生使基板特徵部及膜移動的內應力。此產生疊對扭曲,其可能破壞圖案化製程,特別是在發展中的3D整合技術的情況下。舉例來說,隨著膜在基板處理的前段變得愈厚,此在基板上引入愈多應力,其可能產生更多彎曲而使得疊對特徵變得非常難以修正。習知上,光微影掃描機內部的夾持機構嘗試將基板夾持或固持得平整到做為一平坦基板之大約10奈米以內。然而,此夾持製程使基板之內應力扭曲且可能將疊對特徵移動到失準。
在接收具有表面變形的基板以後,識別在基板之背側表面上的變形區域。如此變形量測可用各種機制(像是光學偵測、反射技術、及聲學量測)來完成。可使用此量測來產生基板的變形特徵,該變形特徵描繪背側表面上的 變形區域。此量測實質上量測基板彎曲。做為非限制性實施例,此可包含產生一特定基板之包含相關於平面座標系統之Z高度量測值或相對變形的x、y或徑向位置。此可為正值或負值以區別凸部及凹部,然而亦可使用其它標定系統。因此,變形特徵依基板上的橫向位置(空間位置)描繪高度上的相對差異。
一旦量測變形且識別或運算變形特徵,便可識別需要凸調整或凹調整的區域。然後可使用離子射束橫跨基板背側在伴隨強度調整的情況下將基板逐行掃描(raster scan),俾以產生在基板上修正變形之凹調整或凸調整。此可包含基於所識別之在基板之背側表面上的變形區域而引導顆粒撞擊基板的背側表面。換言之,變形特徵係用以藉著修正一特定基板之曲度的顆粒轟擊/佈植來修正基板上的彎曲。
圖5為表現示範變形特徵之說明圖。在此示範變形特徵中,可藉由不同程度的亮度及暗度來顯示一特定圓形基板之不同類型的變形(凸或凹)及變形量。此表現方式可有用於想像不同類型的變形在整個特定基板上可能如何分佈。實際上,任何特定的變形特徵可僅被儲存於電腦記憶體,且其可被儲存成類似於格柵影像(raster image)檔案或其它依格柵位置(x-y位置)識別顏色或量級及類型的檔案。在如此變形特徵已被識別的情況下,便可產生顆粒轟擊圖案,其可為例如變形特徵之反量(inverse)或可僅僅與變形特徵對準。
產生凹調整或相對的凸調整取決於被引導而撞擊背側表面之顆粒或離子的類型。此可取決於顆粒、離子的類型、及降落能量。可選定顆粒類型、離子類型及降落能量以造成晶格結構之位移或造成一特定晶格結構之晶格緻密化。在離子轟擊期間,基於位置的瞄準可藉由移動離子射束引導器、移動離子射束系統、或可使基板相對於離子射束移動而完成。可以基板之一完整處 理階段來進行修正,或可使用複數處理階段。舉例來說,基於一特定的變形特徵或變形圖,首先可概略修正最大量級的變形,然後此可後接著第二階段或後續階段以實現微調修正。因此,假如希望漸進地修正變形,則可具有複數階段的顆粒轟擊。當需要相對大的修正時,如此漸進的修正可為有益。在其它實施例中,針對修正可執行單一處理階段。
在一實施例中,引導顆粒包含基於所修正之變形類型而變化顆粒參數。引導顆粒亦可包含將造成晶格擴張的顆粒引導於背側表面上被識別為具有凹度的區域,及將造成晶格收縮的顆粒引導於背側表面上被識別為具有凸度的區域。存在著不同的方式使佈植物影響一特定材料或與該特定材料交互作用。佈植物可破壞晶格而伴隨有晶格緻密化,或產生使晶格擴張的間隙(interstitial)位置。圖2A、2B、3A、及3B說明此者。注意,此等視圖僅顯示基板105之區段,而背側表面朝向頁面頂端。在一示範修正中,圖2A顯示一基板之剖面區段,該基板帶有在此區段中具凹度或向內變形之背側表面112。為了修正此凹度,在此位置將特定離子佈植到基板內而使得內部壓應力產生,其造成晶格結構膨脹或增大。所得到的晶格結構係顯示於圖2B,與圖2A相比,其現在具有平坦的表面。所導致的膨脹量取決於顆粒類型、顆粒及能量用量、所佈植的顆粒數目等。
或者是,可使用離子轟擊來造成使基板表面向內塌陷之晶格緻密化,藉以製作出較小的結構。圖3A顯示基板105之剖面區段,其顯示背側表面112之凸部。亦將顆粒朝此凸部引導。此等顆粒破壞基板材料中的一些晶格結構,造成背側表面的塌陷或收縮。所得到的平坦表面係顯示於圖3B。圖4A及4B為來 自圖1A及1B的基板105在用以將基板平整化的顆粒處理之後可能如何呈現的示意圖。
達成膜/基板曲度的一特定擴張或收縮可取決於一特定佈植物的機制及相應之受處理晶格結構的性質。結果可包含在一特定膜或基板材料中產生或引入壓應力,或在一特定膜或基板材料中產生或引入拉應力。可就相對強度及物種而使用離子射束來掃描及處理整個基板背部,然後任何不平整的表面特徵便可被修正。舉例來說,一特定基板起初可能做為一相對翹曲或不平整的基板而開始,然後被修正成平整狀態。注意,如此翹曲係相關於半導體尺度。舉例來說,任一翹曲對於肉眼可能並不可見,因為翹曲之基板呈現平整,但是如此翹曲可能在數十微米至數百微米的尺度,而希望將如此翹曲修正到數百或數十奈米或更少以內。在半導體結構係以數十奈米及更小者被製造的情況下,可能非常難以克服如此在微米尺度的翹曲距離來準確完成整個製造過程。
其它實施例可包含在背側表面上沉積一或更多膜以協助彎曲修正。圖6顯示帶有朝向頁面頂端之背側表面112、且具有可見之彎曲的基板105。在引導顆粒撞擊背側表面之前將第一層161沉積在基板105的背側表面112上。第一層161可具有拉應力或壓應力。然後,引導顆粒撞擊基板之背側表面包含引導顆粒於特定位置撞擊第一層161,使得在該等特定位置的拉應力減輕或在該等特定位置的壓應力減輕。換言之,可在背側表面112上沉積將基板向內拉、或向外推的膜。對於拉應力膜,結果可為將基板彎曲成使得該基板好像一碗盆。圖7顯示帶有第一層161的基板105,第一層161造成橫跨基板之曲度。圖8顯示為了鬆弛第一層161中的應力而在不同位置撞擊第一層161的顆粒。顆粒轟擊的位置及 量可基於變形特徵,其可為在沉積第一層161之前、或沉積第一層161之後的特徵。然後,圖9顯示在鬆弛(或增加)第一層161中的應力之後的示範結果。
或者是,可將第一層161沉積成具有中性應力。引導顆粒撞擊基板之背側表面包含引導顆粒於特定位置撞擊第一層,在該等特定位置造成凹度上的增加或減少。可針對第一層161選定不同的膜及材料,俾以由特定的顆粒轟擊來增加或減少凹度。
其它實施例可包含用以協助彎曲修正的二或更多層。圖10顯示帶有朝向頁面頂端之背側表面112、且具有可見之彎曲的基板105。在引導顆粒撞擊背側表面之前將第一層161沉積在背側表面112上。第一層161可具有拉應力。在引導顆粒撞擊背側表面112之前將第二層162沉積在第一層161上。第二層162可具有壓應力。注意,就該二或更多層而言可將壓應力及拉應力反轉。圖11顯示在其上沉積有二層之背側表面112的示範結果。在一些實施例中,第二層162可定義一起伏圖案,使得第一層之部份者顯露以容許選擇性的調整。
引導顆粒撞擊基板之背側表面可包含引導顆粒於第一特定位置選擇性地撞擊第一層161以在該等第一特定位置造成凹度(或凸度)上的增加,且引導顆粒撞擊基板之背側表面可包含引導顆粒於第二特定位置選擇性地撞擊第二層162以在該等第二特定位置造成凹度(或凸度)上的減少。引導顆粒於第一特定位置選擇性地撞擊第一層161可包含以垂直於背側表面的角度將顆粒朝該背側表面引導。舉例來說,在圖12中,顆粒於區域171及173以垂直入射角撞擊基板。引導顆粒於第二特定位置選擇性地撞擊第二層162可包含以相對於背側表面傾斜的角度將顆粒朝該背側表面引導,使得顆粒主要撞擊第二層162。舉例來說,在圖12中,顆粒於區域172以傾斜入射角撞擊基板。在其它實施例中,引導 顆粒撞擊基板之背側表面可包含藉由控制被朝背側表面引導之顆粒的入射角而選擇性地控制第一層161及第二層162之間的顆粒轟擊量,因為入射角選擇性地控制所引發之凹度量。第二層162可在基板的背側表面上於起伏圖案內的特徵部之方向上提供應力,像是在基板上之線條的方向之應力。圖13遂顯示在鬆弛及/或增加第一層161及第二層162中的應力之後的示範結果。
因此,在一些實施例中,可使二或更多層或膜與彼此交互作用以改善彎曲修正。該等層可以不同的能量位準與彼此交互作用。可將一些所沉積的層加以紋理化以減輕晶圓滑動或夾持效應。一層可定義圖案(起伏圖案),且可為其它層之遮罩。然後,所定義圖案中的結構或線條可遮蔽下方層免於以斜角進入的顆粒,如圖12所示。藉由將顆粒佈植於抬升的結構中,此等結構可膨脹,而不造成下方層的膨脹或緻密化。利用如此在背側表面上的起伏圖案或層組合,凹調整及凸調整兩者可同時進行或藉由改變顆粒射束之入射角而使用相同的顆粒射束來進行。舉例來說,撞擊一材料之底部表面的垂直入射顆粒可造成該材料的收縮,而用以撞擊突出的材料之結構側壁的斜角轟擊可導致膨脹。因此,凸調整及凹調整可同時且/或利用相同類型的顆粒射束來進行。
注意,用於修正基板彎曲的材料及膜可皆為犧牲性的且亦無須具電活性,此在材料選擇上提供彈性。非有機的膜及材料可為有益的背側表面層。亦可針對蝕刻或抗蝕刻性質選定膜及材料。假如希望幫助避免對基板之工作表面上之任何電元件的損傷,可使基板表面以晶圓邊緣被固持。
有關層的選定,可基於所修正之基板類型、彎曲量、層交互作用等而選定不同類型的材料。做為非限制性範例,可沉積100-300奈米之氮化物層, 其可提供相對強的拉應力且可傾向於將基板拉曳成碗盆狀。然後可將顆粒射束引導於背側表面上的特定x-y位置,其造成此等轟擊位置鬆弛且變得平整。
在另一範例中,藉由使用二或更多遮罩,可同時進行凹調整及凸調整。層之一者提供取向於一特定方向或複數方向之結構的起伏圖案。此等圖案化的點遂提供x-y分量以供改變任意方向上的凹度。舉例來說,要引起正凹度改變,執行撞擊底部膜(像是氮化物)之開放表面的垂直入射轟擊。然後,對於負凹度改變,可將傾斜斜角射束引導於基板之特定區域。利用傾斜的斜角顆粒射束,底部膜(例如,氮化物)將受遮蔽免於轟擊,而突出的結構(例如,氧化物鰭部)吸收顆粒並經歷膨脹效應。可產生高度上約2-5微米左右、或若非如此具有高高寬比的氧化物鰭部。如此高高寬比可有益於遮蔽下方層,使得可使用較小的偏離法線之顆粒轟擊角度,而下方層被遮蔽。換言之,利用在背側表面上的二或更多膜,可藉由依基板之背側表面上的區域調整顆粒轟擊角度而進行凹調整或凸調整。利用在此之技術,具有任何翹曲形狀的基板皆可被調整及修正。
注意,可使用任何習知或發展中的技術以便將背側表面膜圖案化,該等技術包含光微影、直寫(direct write)、噴泡印刷(bubble jet print)、定向自組裝、滾印、投射式、網印技術等。注意,如此背側表面圖案可在比所製造之特定電元件(像是電晶體或電容)者更大的尺度下產生。做為非限制性範例,數百奈米或數十微米的特徵部對於修正習知晶圓的晶圓彎曲而言可為有效。
其它用以將基板平整化的方法可包含接收一基板,該基板具有在其頂部表面上之至少被部份製造的複數半導體結構。基板起初在半導體結構的製造之前係平坦的。基板具有起因於複數半導體結構的製造而非平坦的背側表面。背側表面與頂部表面相反。識別在基板之背側表面上之具凸度及凹度的區 域而定義疊對特徵。在引導顆粒撞擊背側表面之前將第一層沉積在背側表面上,該第一層具有拉應力。在引導顆粒撞擊背側表面之前將第二層沉積在第一層上。第二層具有壓應力且定義一起伏圖案,使得第一層之部分者顯露。基於基板之背側表面上的疊對特徵而引導顆粒撞擊基板之背側表面,該等顆粒造成表面擴張或表面收縮,使得背側表面變得平坦。藉由控制被朝背側表面引導的顆粒之入射角而選擇性地控制第一層及第二層之間的顆粒轟擊量,使得入射角選擇性地控制所引發之凹度或凸度量。
用以將基板平整化的另一實施例包含接收具有非平坦之背側表面的基板。背側表面係與頂部表面相反,該頂部表面為結構係形成於其上的工作表面。在基板之背側表面上識別變形區域,並基於所識別之該基板之該背側表面上的變形區域將顆粒佈植在該基板之該背側表面(或一或更多沉積的膜)中,使得變形區域在變形量上減少。
實施例可包含經由基於電漿的系統或經由氣體團簇離子射束系統來引導顆粒。顆粒可包含離子、分子、原子、原子團簇、分子團簇等。變化顆粒參數可包含選定顆粒尺寸及能量、轟擊持續時間、顆粒量等。舉例來說,如此變化可包含基於變形特徵而就背側表面上的一特定空間位置(x,y位置)選定顆粒尺寸及能量。
離子佈植系統及離子射束系統係為已知且多年來被用作對矽摻雜不同材料以獲得有利性質(像是改善之載子遷移率)的系統。典型的離子佈植設備包含離子源及加速機構,該離子源像是用以產生電漿之電漿腔室,該加速機構將顆粒朝目標(像是基板)加速及/或引導。注意,離子在行進期間可能被中性化,使得帶電顆粒或中性顆粒撞擊目標表面。顆粒可做為顆粒團被引導,像是 在使用氣體團簇離子射束(GCIB)系統的情況下。可將離子佈植系統用於整片投射(blanket projection)(像是利用電漿通量)或瞄準投射(像是離子射束)。
因此,可使用佈植或轟擊以增加或減少凹度或凸度。在製造一特定基板的期間可使用複數次修正。舉例來說,在若干遮罩化及/或蝕刻步驟之後,一特定基板可能發展出一特定的變形特徵,其可利用在此之技術加以修正。後續的製造步驟(持續的蝕刻、膜施加等)可能鬆弛該特徵並再次導致非平坦的基板。因此,可在不同製造程序之間於一特定基板上執行複數獨立的平整化操作。在一實施例中,執行(或重複)背側表面轟擊,直到具有凸度及凹度的區域減少而使得在背側表面中的Z高度變化係小於約20奈米。
使用在此之技術的一有利製造結果為修正基板彎曲係在將金屬沉積於接點上之後修正彎曲,該將金屬沉積於接點上係做為至後段製程處理之轉換的一部分。在此轉換處理期間,可具有往往會產生大量彎曲的佈植退火步驟。在此階段,準確的疊對對於具有與前段對齊的後段而言係為重要。因此,在此退火之後或在此轉換階段之後修正變形特徵可為非常有益。此技術亦可在後續金屬層的施加之間具有好處。此可取決於元件的等級。舉例來說,在高等級元件的情況下,可針對每一金屬層的圖案化使用變形修正步驟。然而,在低等級元件的情況下,無須在每一金屬層的施加之間執行變形修正。因此,在此之技術可大幅改善良率。換言之,在此之技術可修正彎曲並從而影響疊對的非均勻性。換言之,在此之技術提供疊對修正的方法。儘管由彎曲基板產生平坦基板的顯著好處為改善後續曝光操作的準確性,然而亦實現其它處理上的好處,像是改善之基板搬運。
在先前的描述中已提出特定細節,像是處理系統的具體幾何配置及其中所用之不同構件與製程的描述。然而,應理解在此之技術可在偏離自此等特定細節之其它實施例中執行,且如此細節係為了說明之目的而並非限制。在此揭露之實施例已參照隨附圖式而描述。同樣地,為了說明之目的,已提出特定數量、材料、及配置以提供徹底的理解。儘管如此,可在沒有如此特定細節的情況下執行實施例。實質上具有相同功能性結構之構件係藉由相似的參照號碼來表示,而因此可能略去任何多餘的描述。
不同技術已被描述成複數獨立操作以協助理解不同的實施例。不應將描述順序解讀成暗示此等操作係必定順序相依。事實上,此等操作未必以所呈現順序而執行。所述操作可以不同於所述實施例者之順序來執行。在額外的實施例中,可執行不同額外的操作且/或可略去所述之操作。
在此所用之「基板」或「目標基板」泛指根據本發明所處理的物件。基板可包含元件(尤其是半導體或其它電子元件)之任何材料部份或結構,且可例如為基底基板結構(像是半導體晶圓、光罩)、或基底基板結構上或上覆於基底基板結構之層(像是薄膜)。因此,基板並不限於任何經圖案化或未經圖案化之特定基底結構、下方層或上覆層,而是將其設想成包含任何如此層或基底結構、及層及/或基底結構之任何組合。描述可能提及特定類型的基板,但此僅係為了說明之目的。
該領域中具有通常知識者亦將理解可具有許多針對以上所說明技術之操作而做的變化形,而該等變化形仍舊達成本發明之相同目的。吾人意圖使如此變化形為本揭露內容之範圍所涵蓋。因此,並未打算使先前之本發明 實施例的描述具限制性。反而是,將對於本發明實施例之任何限制提出於以下請求項中。
111‧‧‧頂部表面
112‧‧‧背側表面
155‧‧‧參考平坦線
161‧‧‧第一層
162‧‧‧第二層
171‧‧‧區域
172‧‧‧區域
173‧‧‧區域

Claims (20)

  1. 一種用以將基板平整化的方法,該方法包含: 接收一基板,該基板具有至少被部份製造於該基板之一頂部表面上的複數半導體結構,該基板具有非平坦的一背側表面,該背側表面係因該複數半導體結構的製造而非平坦,該背側表面係與該頂部表面相反; 識別在該基板之該背側表面上的變形區域; 基於所識別之在該基板之該背側表面上的該等變形區域,引導顆粒撞擊該基板之該背側表面。
  2. 如申請專利範圍第1項之用以將基板平整化的方法,其中識別該等變形區域包含產生該基板之一變形特徵,該變形特徵識別在該背側表面上的該等變形區域。
  3. 如申請專利範圍第2項之用以將基板平整化的方法,其中該變形特徵依該基板上的橫向位置描繪高度上的相對差異。
  4. 如申請專利範圍第2項之用以將基板平整化的方法,其中引導顆粒包含基於該變形特徵,而變化被引導於該背側表面之一特定空間位置的顆粒量。
  5. 如申請專利範圍第1項之用以將基板平整化的方法,更包含: 在引導顆粒撞擊該背側表面之前,將一第一層沉積在該背側表面上,該第一層具有拉應力或壓應力,其中引導顆粒撞擊該基板之該背側表面包含引導顆粒於特定位置撞擊該第一層,造成在該等特定位置之拉應力或壓應力的減輕。
  6. 如申請專利範圍第1項之用以將基板平整化的方法,更包含: 在引導顆粒撞擊該背側表面之前,將一第一層沉積在該背側表面上,該第一層具有中性應力,其中引導顆粒撞擊該基板之該背側表面包含引導顆粒於特定位置撞擊該第一層而在該等特定位置造成凹度上的增加或減少。
  7. 如申請專利範圍第1項之用以將基板平整化的方法,更包含: 在引導顆粒撞擊該背側表面之前,將一第一層沉積在該背側表面上,該第一層具有拉應力,及 在引導顆粒撞擊該背側表面之前,將一第二層沉積在該第一層上,該第二層具有壓應力。
  8. 如申請專利範圍第7項之用以將基板平整化的方法,其中該第二層定義一起伏圖案,使得該第一層之部份者顯露;且 其中引導顆粒撞擊該基板之該背側表面包含引導顆粒於第一特定位置選擇性地撞擊該第一層,以在該等第一特定位置造成凹度上的增加;且 其中引導顆粒撞擊該基板之該背側表面包含引導顆粒於第二特定位置選擇性地撞擊該第二層,以在該等第二特定位置造成凹度上的減少。
  9. 如申請專利範圍第8項之用以將基板平整化的方法,其中引導顆粒於該等第一特定位置選擇性地撞擊該第一層包含以垂直於該背側表面的角度將顆粒朝該背側表面引導;且 其中引導顆粒於該等第二特定位置選擇性地撞擊該第二層包含以相對於該背側表面傾斜的角度將顆粒朝該背側表面引導,使得顆粒主要撞擊該第二層。
  10. 如申請專利範圍第7項之用以將基板平整化的方法,其中該第二層定義一起伏圖案,使得該第一層之部份者顯露;且 其中引導顆粒撞擊該基板之該背側表面包含藉由控制被朝該背側表面引導之顆粒的入射角,而選擇性地控制該第一層及該第二層之間的顆粒轟擊量,該入射角選擇性地控制所引發之凹度量。
  11. 如申請專利範圍第10項之用以將基板平整化的方法,其中該第二層在該基板的該背側表面上於該起伏圖案內的特徵部之方向上提供應力。
  12. 如申請專利範圍第1項之用以將基板平整化的方法,其中識別該等變形區域包含量測基板彎曲。
  13. 如申請專利範圍第1項之用以將基板平整化的方法,其中引導顆粒包含基於所修正之變形類型而變化顆粒參數。
  14. 如申請專利範圍第13項之用以將基板平整化的方法,其中引導顆粒包含: 引導造成晶格擴張的顆粒於該背側表面上之被識別為具有凹度的區域,及 引導造成晶格收縮的顆粒於該背側表面上之被識別為具有凸度的區域。
  15. 如申請專利範圍第13項之用以將基板平整化的方法,其中變化顆粒參數包含選定顆粒尺寸及能量,且其中針對該背側表面上的一特定空間位置選定顆粒尺寸及能量係基於一變形特徵。
  16. 如申請專利範圍第1項之用以將基板平整化的方法,其中引導顆粒包含引導選自於由離子、分子、原子、原子團簇及分子團簇所組成之群組的顆粒。
  17. 一種用以將基板平整化的方法,該方法包含: 接收一基板,該基板具有至少被部份製造於該基板之一頂部表面上的複數半導體結構,該基板起初在該複數半導體結構的製造之前係平坦的,該基板具有非平坦的一背側表面,該背側表面係因該複數半導體結構的製造而非平坦,該背側表面係與該頂部表面相反; 識別在該基板之該背側表面上之具凸度及凹度的區域而定義一疊對特徵; 在引導顆粒撞擊該背側表面之前將一第一層沉積在該背側表面上,該第一層具有拉應力; 在引導顆粒撞擊該背側表面之前將一第二層沉積在該第一層上,該第二層具有壓應力且定義一起伏圖案,使得該第一層之部分者顯露; 基於該基板之該背側表面上的該疊對特徵而引導顆粒撞擊該基板之該背側表面,該等顆粒造成表面擴張或表面收縮,使得該背側表面變得平坦;且 藉由控制被朝該背側表面引導的顆粒之入射角而選擇性地控制該第一層及該第二層之間的顆粒轟擊量,該入射角選擇性地控制所引發之凹度量。
  18. 如申請專利範圍第17項之用以將基板平整化的方法,其中該背側表面變得平坦包含減少具有凸度及凹度的區域,使得在該背側表面中的Z高度變化係小於約20奈米。
  19. 一種用以將基板平整化的方法,該方法包含: 接收一基板,該基板具有非平坦的背側表面,該背側表面係與頂部表面相反,該頂部表面為結構係形成於其上的工作表面; 識別在該基板之該背側表面上的變形區域;及 基於所識別之該基板之該背側表面上的該等變形區域,將顆粒佈植在該基板之該背側表面中,使得該等變形區域在變形量上減少。
  20. 如申請專利範圍第19項之用以將基板平整化的方法,更包含: 在將顆粒佈植在該背側表面中之前,將一第一層沉積在該背側表面上,該第一層具有拉應力或壓應力,其中將顆粒佈植在該基板之該背側表面中包含於特定位置將顆粒佈植在該第一層中,造成在該等特定位置之拉應力或壓應力的減輕。
TW104111436A 2014-04-09 2015-04-09 來自疊對之晶圓彎曲的修正方法 TWI559371B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US201461977282P 2014-04-09 2014-04-09

Publications (2)

Publication Number Publication Date
TW201604931A TW201604931A (zh) 2016-02-01
TWI559371B true TWI559371B (zh) 2016-11-21

Family

ID=54265685

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104111436A TWI559371B (zh) 2014-04-09 2015-04-09 來自疊對之晶圓彎曲的修正方法

Country Status (3)

Country Link
US (1) US9824894B2 (zh)
TW (1) TWI559371B (zh)
WO (1) WO2015157507A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10475808B2 (en) 2017-08-30 2019-11-12 Macronix International Co., Ltd. Three dimensional memory device and method for fabricating the same

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10818611B2 (en) 2015-07-01 2020-10-27 Ii-Vi Delaware, Inc. Stress relief in semiconductor wafers
US10128197B2 (en) * 2015-11-09 2018-11-13 Applied Materials, Inc. Bottom processing
US9911608B2 (en) 2016-01-26 2018-03-06 Micron Technology, Inc. Method of forming patterns
JP7164289B2 (ja) * 2016-09-05 2022-11-01 東京エレクトロン株式会社 半導体プロセッシング中のオーバレイを制御するための湾曲を制御する応力の位置特定チューニング
US10068787B2 (en) * 2016-12-30 2018-09-04 Sunpower Corporation Bowing semiconductor wafers
WO2020073218A1 (en) * 2018-10-10 2020-04-16 Applied Materials, Inc. Techniques and apparatus for anisotropic stress compensation in substrates using ion implantation
US20230038611A1 (en) * 2020-01-30 2023-02-09 Lam Research Corporation Uv cure for local stress modulation
US11569134B2 (en) * 2020-04-14 2023-01-31 International Business Machines Corporation Wafer backside engineering for wafer stress control
US11990425B2 (en) 2020-09-30 2024-05-21 Tokyo Electron Limited Stress relief in semiconductor wafers
US20220399272A1 (en) * 2021-06-14 2022-12-15 Taiwan Semiconductor Manufacturing Co., Ltd. System and method to reduce layout dimensions using non-perpendicular process scheme
US20230008350A1 (en) * 2021-07-08 2023-01-12 Tokyo Electron Limited Method of adjusting wafer shape using multi-directional actuation films
US12001147B2 (en) * 2021-11-19 2024-06-04 Tokyo Electron Limited Precision multi-axis photolithography alignment correction using stressor film
US20230251574A1 (en) * 2022-02-04 2023-08-10 Tokyo Electron Limited Method to enhance lithography pattern creation using semiconductor stress film tuning
US20230326738A1 (en) * 2022-04-08 2023-10-12 Tokyo Electron Limited Method for chuck compensation via wafer shape control
US20240103385A1 (en) * 2022-09-28 2024-03-28 Applied Materials, Inc. Frequency and Amplitude Modulation of Implant Dose for Stress Management

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5374564A (en) * 1991-09-18 1994-12-20 Commissariat A L'energie Atomique Process for the production of thin semiconductor material films
US20020158702A1 (en) * 2001-04-27 2002-10-31 Nokia Corporation Method and system for wafer-level tuning of bulk acoustic wave resonators and filters
US20060051938A1 (en) * 2002-02-25 2006-03-09 Connell Michael E Wafer back side coating to balance stress from passivation layer on front of wafer and be used as die attach adhesive
KR20110044046A (ko) * 2009-10-22 2011-04-28 주식회사 하이닉스반도체 균일한 토폴로지를 갖는 반도체 소자 제조 방법

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5851929A (en) * 1996-01-04 1998-12-22 Micron Technology, Inc. Controlling semiconductor structural warpage in rapid thermal processing by selective and dynamic control of a heating source
JP2001344710A (ja) * 2000-06-05 2001-12-14 Tdk Corp ウエハの平面度制御方法及び薄膜磁気ヘッドの製造方法
JP2007024737A (ja) * 2005-07-20 2007-02-01 Hitachi High-Technologies Corp 半導体の欠陥検査装置及びその方法
US8900715B2 (en) * 2008-06-11 2014-12-02 Infineon Technologies Ag Semiconductor device
US8440578B2 (en) * 2011-03-28 2013-05-14 Tel Epion Inc. GCIB process for reducing interfacial roughness following pre-amorphization
WO2013145348A1 (ja) * 2012-03-30 2013-10-03 新東工業株式会社 半導体素子用基板の反り矯正装置及び反り矯正方法
JP5820404B2 (ja) 2013-02-05 2015-11-24 株式会社東芝 平坦化方法及び平坦化装置
US20150044783A1 (en) * 2013-08-12 2015-02-12 Micron Technology, Inc. Methods of alleviating adverse stress effects on a wafer, and methods of forming a semiconductor device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5374564A (en) * 1991-09-18 1994-12-20 Commissariat A L'energie Atomique Process for the production of thin semiconductor material films
US20020158702A1 (en) * 2001-04-27 2002-10-31 Nokia Corporation Method and system for wafer-level tuning of bulk acoustic wave resonators and filters
US20060051938A1 (en) * 2002-02-25 2006-03-09 Connell Michael E Wafer back side coating to balance stress from passivation layer on front of wafer and be used as die attach adhesive
KR20110044046A (ko) * 2009-10-22 2011-04-28 주식회사 하이닉스반도체 균일한 토폴로지를 갖는 반도체 소자 제조 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10475808B2 (en) 2017-08-30 2019-11-12 Macronix International Co., Ltd. Three dimensional memory device and method for fabricating the same

Also Published As

Publication number Publication date
US9824894B2 (en) 2017-11-21
WO2015157507A1 (en) 2015-10-15
TW201604931A (zh) 2016-02-01
US20150294917A1 (en) 2015-10-15

Similar Documents

Publication Publication Date Title
TWI559371B (zh) 來自疊對之晶圓彎曲的修正方法
TWI776817B (zh) 半導體製程中應力之位置特定調整以控制彎曲並進一步控制疊對
US11201057B2 (en) Techniques and apparatus for anisotropic stress compensation in substrates using ion implantation
US9748148B2 (en) Localized stress modulation for overlay and EPE
CN114097062A (zh) 用于调整衬底上膜的应力过渡的方法
EP1229385B1 (en) Method of correcting a photomask and method of manufacturing a semiconductor device
TWI286266B (en) Mask, exposure method and manufacturing method for semiconductor apparatus
JP2015177032A (ja) リソグラフィ装置及び物品の製造方法
US9293292B2 (en) Drawing apparatus, and method of manufacturing article
US9455124B2 (en) Drawing apparatus, and method of manufacturing article
WO2003083913A1 (fr) Procede de correction d'un dessin de masque, procede de fabrication d'un dispositif semi-conducteur, procede de fabrication d'un masque et masque
US12001147B2 (en) Precision multi-axis photolithography alignment correction using stressor film
US20050069786A1 (en) Stencil mask, production method thereof, exposure apparatus, exposure method and electronic device production method
JP6305800B2 (ja) マスク製造装置及びマスク製造方法
US10429747B2 (en) Hybrid laser and implant treatment for overlay error correction
JP5075012B2 (ja) レジスト材料に構造体を形成する方法及び電子ビーム露光装置
TW202410113A (zh) 改善解析度的方法
JPH04297016A (ja) X線マスク作成方法
JP2005327983A (ja) ステンシルマスクおよびその製造方法、並びに露光方法
JP2005286293A (ja) ステンシルマスクおよびその製造方法、並びに半導体装置の製造方法
JP2005252035A (ja) マスク、マスクブランクス、露光方法および半導体装置の製造方法
JP2005045137A (ja) レチクルの作製方法、レチクル及び露光方法
JP2000243686A (ja) チップ周辺部の回路パターン及びアライメントマークの露光方法とそれを用いた半導体デバイスの製造方法