KR101124408B1 - 매립된 종의 선형 포커싱된 레이저-어닐링 - Google Patents

매립된 종의 선형 포커싱된 레이저-어닐링 Download PDF

Info

Publication number
KR101124408B1
KR101124408B1 KR1020057005159A KR20057005159A KR101124408B1 KR 101124408 B1 KR101124408 B1 KR 101124408B1 KR 1020057005159 A KR1020057005159 A KR 1020057005159A KR 20057005159 A KR20057005159 A KR 20057005159A KR 101124408 B1 KR101124408 B1 KR 101124408B1
Authority
KR
South Korea
Prior art keywords
substrate
electromagnetic radiation
species
embedded
annealing
Prior art date
Application number
KR1020057005159A
Other languages
English (en)
Other versions
KR20050084592A (ko
Inventor
딘 씨. 제닝스
알미르 알-바야티
Original Assignee
어플라이드 머티어리얼스, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 어플라이드 머티어리얼스, 인코포레이티드 filed Critical 어플라이드 머티어리얼스, 인코포레이티드
Publication of KR20050084592A publication Critical patent/KR20050084592A/ko
Application granted granted Critical
Publication of KR101124408B1 publication Critical patent/KR101124408B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26533—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically inactive species in silicon to make buried insulating layers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/02—Positioning or observing the workpiece, e.g. with respect to the point of impact; Aligning, aiming or focusing the laser beam
    • B23K26/06—Shaping the laser beam, e.g. by masks or multi-focusing
    • B23K26/073—Shaping the laser spot
    • B23K26/0738—Shaping the laser spot into a linear shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y30/00—Nanotechnology for materials or surface science, e.g. nanocomposites

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Electromagnetism (AREA)
  • Plasma & Fusion (AREA)
  • Mechanical Engineering (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

반도체 물질을 포함하는 기판에 종을 주입하는 단계; 및 상기 기판의 표며에 대해 선형으로 포커싱된 전자기 방사선을 병진이동시키는 단계를 포함하는 방법이 제공되며, 상기 전자기 방사선은 열적으로 상기 종에 영향을 미치기에 충분하다. 전자기 방사선 소스; 챔버내에 반도체 기판을 수용할 수 있는 치수의 스테이지; 상기 전자기 방사선 소스와 스테이지 사이에 배치되어 상기 전자기 방사선 소스로부터의 방사선을 상기 스테이지상에 배치되는 기판의 직경에 의해 결정된 길이를 갖는 라인으로 포커싱하는 광학 부재; 및 상기 전자기 방사선 소스에 결합되며 상기 기판이 방사선에 노출되는 깊이를 제어하기 위한 기계식 판독가능 프로그램 명령을 가지는 제어기를 포함하는 장치가 제공된다.

Description

매립된 종의 선형 포커싱된 레이저-어닐링{LINEARLY FOCUSED LASER-ANNEALING OF BURIED SPECIES}
본 발명은 방사선 라인으로 기판을 스캐닝하는 열처리에 관한 것이다.
IC 시장은 보다 큰 메모리 캐패시티, 보다 빠른 스위칭 속도, 및 보다 작은 피쳐 사이즈를 지속적으로 요구하고 있다. 이러한 요구 조건을 달성하기 위해 취해지는 산업상 주요한 단계 중 하나는 대형 퍼니스내에서의 웨이퍼(예를 들어, 실리콘 웨이퍼)와 같은 기판의 배치식(batch) 프로세싱을 작은 챔버내에서의 단일 기판 프로세싱으로 변화시키는 것이다.
단일 기판 프로세싱 동안, 전형적으로 기판은 고온으로 가열되어 웨이퍼내에 형성된 다수의 IC 소자들에서 다양한 화학적 및 물리적 반응이 발생할 수 있다. 특정 분야에 있어서, IC 소자의 바람직한 전기적 성능은 이온주입된 영역이 어닐링될 것을 요구한다. 일반적으로, 어닐링은 이전에 비정질로 이루어진 반도체 기판의 영역을 보다 결정성 구조로 재형성하여, 기판의 결정성 격자속으로 이들의 원자를 통합시킴으로써 도펀트를 활성화시킨다. 어닐링과 같은 열적 프로세스는 짧은 시간내에 기판에 비교적 많은 양의 열 에너지를 제공한 후, 열적 프로세스를 종결시키기 위해 기판을 신속히 냉각시키는 단계를 필요로 한다. 현재 사용되는 열적 프로세스의 예로는 RTP(Rapid Thermal Processing) 및 임펄스(스파크) 어닐링이 있다. 이러한 프로세스는 광범위하게 사용되고 있지만, 현재의 기술은 이상적이지 못하다. 기판 온도는 너무 느리게 램핑되어 기판이 장시간 고온에 노출되는 경향이 있다. 이러한 문제점은 기판 크기 증가, 스위칭 속도 증가 및/또는 피쳐 크기 감소에 따라 심각해지고 있다.
일반적으로, 이러한 열적 프로세스는 예정된 열적 레시피에 따라 제어된 조건하에서 기판을 가열한다. 기본적으로 이러한 열적 레시피는, 반도체 기판이 가열되어야 하는 온도; 온도 변화율, 즉, 온도 램프-업 및 램프-다운 비율; 및 특정 온도에서 열적 프로세싱 시스템이 유지되는 시간으로 구성된다. 예를 들어, 열적 레시피는 기판이 각각의 개별 온도 범위에서 60초 이상의 프로세싱 시간 동안 실온에서 1200℃ 이상의 온도로 가열되는 것을 요구할 수 있다.
또한, 최소 확산과 같은 소정의 목적을 만족시키기 위해, 반도체 기판이 고온으로 처리되는 시간량이 제한되어야 한다. 이를 달성하기 위해서, 온도 램프 업 및 램프 다운 비율은 바람직하게는 높다. 다른 말로, 낮은 온도에서 높은 온도로 또는 이와 반대로 가능한 단시간 내에 기판의 온도를 조절하는 것이 바람직하다.
고온 램프 비율을 위한 요구조건은 RTP의 개선을 유도하며, 전형적인 온도 램프-업 속도는 200 내지 400℃/초(℃/s) 범위로, 종래의 퍼니스에 대한 5 내지 15℃/분과 비교된다. 전형적인 램프-다운 비율은 80 내지 150℃/s의 범위에 있다. RTP의 단점은 회로 소자가 전형적으로 반도체 기판(예를 들어, 실리콘 웨이퍼)의 최상 수 미크론에만 존재하더라도 전체 기판을 가열한다는 것이다. 이는 기판이 빨리 가열되고 냉각될 수 있는 방법을 제한한다. 또한, 일단 전체 기판이 상승된 온도에 있는 경우, 주변 스페이서 또는 구조물 속으로만 열이 방산될 수 있다. 결과적으로, RTP 시스템 기술 상태는 400℃/s 램프-업 비율 및 150℃/s 램프-다운 비율을 달성하기 위해 연구중이다.
유사한 피쳐 크기를 유지하면서 IC 소자 스위칭 속도를 증가시킬 수 있는 가망성이 있는 기술중 하나는 SOI(Semiconductor On Insulator) 기술이다. SOI 기술은 반도체 기판 속으로 산소 종을 주입하고 기판속에 수백 내지 수천 옴스트롱(Å)의 깊이에서 절연층을 형성하기 위해 기판을 어닐링하고, 절연층 상에 나노결정성 반도체 영역 및 절연층 하부에 벌크 반도체 기판을 형성하는 단계를 수반한다. 절연체층상의 나노결정성층은 그 내부 및 그 위에 소자를 형성하는데 사용된다. 일반적으로, 이러한 소자는 통상적으로 종래의 회로 소자 프로세싱을 수반하는 필수적인 이온주입 없이(예를 들어, 웰 이온주입 없이) 형성된다. 따라서, 소자의 스위칭 속도는 빨라지며 누설 전류와 같은 제한요인은 감소된다.
상기 설명된 일반적인 SOI 프로세스는 절연체층을 형성하기 위해 RTP 단계를 필요로 한다. 상기 설명된 것처럼, 대표적으로 산소 종이 주입되고 Otswald Ripening으로 공지된 프로세스를 통해 절연체층을 형성하기 위해 열적 어닐링이 수행된다. 이러한 SOI 형성 프로세스가 갖는 문제점 중 하나는 종래의 RTP 프로레싱을 사용하는 어닐링 시간은 상업적으로 이용가능하기에는 너무 긴 경향이 있다는 것이다.
본 발명의 방법이 개시된다. 일 실시예에 따른 방법은, 반도체 물질을 포함하는 기판 속으로 산소 종과 같은 종을 주입하는 단계 및 기판 표면에 대해 선형으로 집중된 전자기 방사선을 병진이동시키는 단계를 포함한다. 전자기 방사선은 종에 열적으로 영향을 미치기에 충분할 수 있다, 예를 들어 기판내에 산화물(예를 들어, SiO2)층을 형성하도록 산소 종에 열적으로 영향을 미칠 수 있다. 레이저 소스로부터 이용가능한 방사선과 같이 집중된 전자기 방사선을 이용함으로써, 반도체 물질의 절연층은 종래의 RTP 프로세싱 보다 훨씬 더 신속하게 형성될 수 있다. 전자기 방사선은 임의의 주어진 모멘트에서 기판 표면의 작은 부분을 가열할 수 있어, 매우 짧은 시간의 어닐링을 달성할 수 있다. 기판 물질의 용융점 이상은 아니지만 그와 근접하게 기판 온도를 상승시킬 수 있는 방사선을 이용함으로써, 예를 들어, 절연층의 형성은 신속하고 균일하게 이루어질 수 있다.
또한 전자기 방사선 소스 및 챔버내에 반도체 기판을 수용하기에 적합한 치수를 갖는 스테이지를 포함하는 장치가 개시된다. 광학 부재가 전자기 소스와 스테이지 사이에 배치되어 전자기 방사선 소스로부터의 방사선이 스테이지상에 위치되는 기판의 직경에 의해 검출되는 길이를 갖는 선으로 포커싱된다. 제어기는 전자기 방사선 소스와 결합될 수 있다. 제어기는 상기 제어기가 기판이 방사선에 노출되는 깊이를 제어할 수 있도록 기계식(machine) 판독가능 프로그램 명령을 포함한다. 따라서, SOI 프로세스와 같은 프로세스에서, 반도체 기판속으로 산소 종이 주입되는 경우, 장치의 제어기는 전자기 방사선 소스를 제어하여 일반적으로 선형 형태로 절연층의 형성을 위해 필요한 깊이에서만 기판을 가열할 수 있다. 종래의 RTP 프로세스에서 처럼 전체 기판이 가열되지 않기 때문에, 절연층을 형성하기 위한 어닐링이 종래의 RTP 프로세스에서 보다 더 신속하게 수행될 수 있다.
본 발명의 특징, 양상 및 장점은 하기의 상세한 설명, 첨부된 청구항 및 첨부된 도면을 참조로 보다 명확해질 것이다.
도 1은 산소 주입에 노출되는 반도체 기판의 일부의 개략적 측단면도,
도 2는 기판속으로 산소 종 주입에 따른 도 1의 기판을 나타내는 도면,
도 3은 절연층(예를 들어 산화물)의 형성에 따른 도 2의 기판을 나타내는 도면,
도 4는 반도체 기판을 열적으로 처리하기 위한 장치의 개략적 측단면도,
도 5는 도 4에 도시된 기판 및 스테이지의 상부도,
도 6은 본 발명의 또다른 실시예에 따라, 반도체 기판을 열적으로 처리하기 위한 또다른 장치의 개략적 측단면도,
도 7은 기판을 열적으로 처리하는 방법의 흐름도,
도 8은 열적 프로세싱 동안 기판 상에 걸쳐 고정된 지점에서의 온도 그래프.
도 1-3은 예를 들어 IC 다이 또는 칩 제조를 위해 사용될 수 있는 SOI(semiconductor on insulator) 기판을 형성하는 프로세스를 나타낸다. 도 1은 실리콘 웨이퍼와 같은 반도체 기판의 일부를 나타내며, 대표적인 직경은 200mm 또 는 300mm이며 대표적인 두께는 1,000 미크론 이하(예를 들어, 750 미크론)를 갖는다. 도 1은 산소 종을 나타내며, 산소(O2)는 산소 이온(O+) 형태로, 기판(100) 속으로 주입된다(이온주입된다). SOI 프로세스에 따라, 반도체 기판 속으로의 산소 주입은 기판내에서 산소 원자의 가우시안 분포를 따른다. 대표적으로, 산소 종은 초기에 SiOx를 형성하는 경향이 있으며, x는 0 내지 2이다. 도 2를 참조로, 이들 SiOx 분자는 밀집되는(도면부호 110으로 표시됨) 경향이 있으며, 바람직하게 1200℃ 이상의 온도의 열적 어닐링이 이루어지는 경우, 공지된 Otswald ripening 프로세스를 통해 SiO2의 절연층을 형성한다.
도 3은 어닐링에 따른 도 2의 구조를 나타낸다. 도 3은 부분적으로-공핍된(PD) 또는 완전히-공핍된(FD) 소자가 절연층(120) 위의 단결정성층상에 제조되는지에 따라, 기판속으로 200Å 내지 3000Å의 정도의(대표적으로는, 기판 속으로 100Å 내지 1500Å의 깊이 정도의) 깊이에 형성된 절연층(120)을 포함하는 기판(100)을 나타낸다. 절연층(120)상에는 반도체(예를 들어, 실리콘) 물질의 단결정층(130)이 놓인다. 절연층(120) 아래에는 기판(100) 벌크가 제공된다. 일단 형성되면, 트랜지스터, 레지스터, 캐패시터 등과 같은 능동 및 수동 소자가 단결정층(130)에 형성될 수 있다. FD SOI에 대해, 전형적으로 실리콘의 단결정층(130)은 100Å 내지 400Å(예를 들어, 200Å)에서 변하며 SiO2의 절연층(120)은 200Å 내지 800Å(예를 들어, 400Å)에서 변한다. PD SOI에 대해, 실리콘의 단결정층(130)은 500Å 내지 1500Å(예를 들어, 1000Å)에서 변하며 SiO2의 절연층(120)은 1000Å 내지 3000Å(예를 들어, 2000Å)에서 변한다.
도 4는 도 3(예를 들어, 도 2의 열적 어닐링 구조(100))에 도시된 SOI 구조를 형성하기 위해 반도체 기판을 열적으로 프로세싱하기 위한 장치의 측면도이다. 유사한 장치는 "Thermal Flux Processing by Scanning"이란 명칭으로 2002년 4월 18일자로 출원된 공동소유로 양도된 US 특허 출원번호 10/126,419호 및 "Thermal Flux Deposition by Scanning"이란 명칭으로 2002년 7월 23일자로 출원된 US 특허 출원번호 10/202,119호에 개시되어 있으며, 상기 문헌들은 본 명세서에서 참조된다. 앞서 주목한 바와 같이, 열적 프로세스는 어닐링이며 어닐링은 나머지 도면을 통해 개시된다. 도 4를 참조로, 장치(200)는 연속파 전자기 방사선 소스(202), 상부에 반도체 기판(214)을 수용하도록 구성된 스테이지(216), 및 전자기 방사선 소스(202)와 스테이지(216) 사이에 배치된 광학계(202)를 포함한다. 장치(200)는 스테이지(216)와 기판(214), 및 선택적으로 광학계(202)와 전자기 방사선 소스(202)를 수용하는 크기인 챔버(205)를 더 포함할 수 있다.
전자기 방사선 소스(202)는 광(예를 들어, 레이저 광)과 같은 전자기 방사선의 광선 또는 연속파(continuous wave)를 방출할 수 있다. 연속파에 의해, 방사선 소스는 버스트형(burst), 펄스형 또는 플래시형 광이 아닌 연속적으로 방사선을 방출할 수 있다. 예를 들어, 종래의 레이저 어닐링에서 사용되는 레이저와는 달리, 적절한 연속파 전자기 방사선 소스가 열적 프로세싱을 예상되는 기간 동안 연속적으로 방사선을 방출할 수 있다. 일 실시예에서, 전자기 방사선 소스(202)는 적어도 15초 동안 연속적으로 방사선을 방출할 수 있다.
또한, 일 실시예에서, 연속파 전자기 방사선은 기판의 표면 또는 그 부근에서 흡수된다. 실리콘 기판에 대해(도 1-3에서는 기판(100)), 연속파 전자기 방사선은 바람직하게 190nm 내지 950nm(예를 들어, 808nm)의 파장을 갖는다.
일 실시예에서, 전자기 방사선 소스(202)는 다수의 레이저 다이오드들을 포함하며, 이들 각각은 동일한 파장에서 균일하며 공간적으로 간섭성인 광을 산출한다. 또 다른 실시예에서, 레이저 다이오드/다이오드들의 전력은 0.5kW 내지 50kW(예를 들어 적절하게는 5kW)의 범위를 갖는다. 적절한 레이저 다이오드는 California의 Spectra-Physics 또는 Missouri의 St.Charles의 Cutting Edge Optronics, Inc.에 의해 제조된다. 이러한 적절한 레이저로는 Spectra Physics의 MONSOON？ 멀티-바 모듈(MBM)이 있으며, 레이저 다이오드 당 40 내지 480 와트의 연속파 전력을 제공한다. 일 실시예에서, 전자기 방사선(202)은 제어기(226)에 전기적으로 접속된다. 제어기(226)는 전자기 방사선 소스(202)의 세기를 제어하기 위해 기계식 판독가능 프로그램 명령(명령 로직)을 포함할 수 있다.
도 4에 도시된 실시예에서, 광학계(220)는 기판(214)의 표면(224)에 수직인 방향으로(도시된 것처럼) 연속파 전자기 방사선 소스(202)로부터의 방사선(204)을 조준하기 위해 하나 이상의 조준기(206)를 포함한다. 다음 조준된 방사선(208)은 적어도 하나의 렌즈(210)에 의해 반도체 기판(214)의 상부 표면(224)에서 방사선 라인(222)으로 포커싱된다. 광학계(220)는 제어기(226)와 전기적으로 접속된다. 제어기(226)는 원하는 라인 길이(예를 들어, 기판(214)의 전체 직경에 대해) 및 라인 폭(예를 들어, 3㎛ 내지 500㎛)으로 조준된 방사선(228)을 포커싱하기 위한 기계식 판독가능 프로그램 명령(명령 로직)을 포함한다.
렌즈(210)는 라인으로 방사선을 포커싱할 수 있는 렌즈 또는 일련의 렌즈들이다. 일 실시예에서, 렌즈(210)는 실린더형 렌즈이다. 선택적으로, 렌즈(210)는 하나 이상의 오목 렌즈, 볼록 렌즈, 평면 거울, 오목 거울, 볼록 거울, 굴절 렌즈, 회절 렌즈, 프레넬 렌즈, 그래디언트 인덱스 렌즈(gradient index lenses) 등일 수 있다.
스테이지(216)는 하기 설명되는 바와 같이, 병진이동시키는 동안 안전하게 기판(214)을 보유할 수 있는 플랫폼이다. 일 실시예에서, 스테이지(216)는 마찰, 중력, 기계적 또는 전기적 시스템과 같이 기판을 보유하는 메카니즘을 포함한다. 이러한 적절한 보유 메커니즘의 예로는 기계적 클램프, 정전기 또는 진공 척 등을 포함한다.
또한 장치(200)는 서로에 대해 방사선 라인(222)과 스테이지(216)를 병진이동시키도록 구성된 병진이동 메카니즘(218)을 포함한다. 일 실시예에서, 병진이동 메카니즘(218)은 스테이지(216)에 접속되어 전자기 방사선 소스(202) 및/또는 광학계(202)에 대해 스테이지(216)를 이동시킨다. 또 다른 실시예에서, 병진이동 메카니즘(218)은 전자기 방사선 소스(202) 및/또는 광학계(220)에 접속되어 스테이지(216)에 대해 전자기 방사선 소스(202) 및/또는 광학계(220)를 이동시킨다. 또 다른 실시예에서, 병진이동 메카니즘(218)은 전자기 방사선 소스(202) 및/또는 광학계(220), 및 스테이지(216)를 이동시킨다. 컨베이어 시스템, 랙 및 피니언 시스템 등과 같은 임의의 적절한 병진이동 메카니즘이 사용될 수 있다.
또한, 일 실시예에서 병진이동 메카니즘(218)은 제어기(226)에 전기적으로 접속되어, 스테이지(216)와 방사선 라인(222)이 서로에 대해 움직이는 스캔 속도를 제어한다. 또한, 서로에 대한 스테이지(216)와 방사선 라인(222)의 병진이동은 대표적으로 기판(214)의 상부 표면(224)에 평행하며 방사선의 라인(222)에 수직인 경로를 따른다(도시된 바와 같이). 일 실시예에서, 병진이동 메커니즘(218)은 일정 속도로 움직인다. 대표적으로, 이러한 일정한 속도는 35 미크론 라인 폭에 걸쳐 초당 약 2 센티미터(cm/s)이다. 또 다른 실시예에서, 스테이지(216) 및 방사선 라인(222)의 서로에 대한 병진이동은 스테이지(216) 상에서 각진 방사선이 선형으로 포커싱되는 한 서로에 대해 수직인 경로를 갖지 않는다. 제어기(226)는 스테이지(216) 및/또는 전자기 방사선 소스(202)의 서로에 대한 병진이동을 위해 기계식 판독가능 프로그램(명령 로직)을 포함하여 방사선 라인(222)은 기판(214)의 전체 표면에 대한 경로를 따라 이동할 수 있다. 또 다른 실시예에서, 기계식 판독가능 프로그램 명령은 필수적인 반응을 위한 적절한 깊이를 얻기 위해 스캔 속도 또는 방사선 세기에 대해 레시피를 조절하기 위한 명령 로직을 포함한다. SOI 프로세스와 관련하여, 전자기 방사선을 이용하는 열적 프로세싱의 목적들 중 하나는 기판 표면 아래에 절연층을 형성하는 것이며, 명령 로직은 특정 프로세스(예를 들어, FDSOI 또는 PDSOI)에 대한 레시피에 따라 전자기 방사선 소스(202)의 세기 또는 병진이동 메카니즘(218)의 스캔 속도를 조절할 수 있다.
도 5는 도 4에 도시된 기판 및 스테이지의 상부도이다. 일 실시예에서, 기판(214)은 200mm 또는 300mm의 직경 및 약 750 미크론의 두께를 갖는 원형 웨이퍼이다. 또한, 일 실시예에서, 방사선 라인(222)은 적어도 기판(214)의 전체 직경 또는 폭에 걸쳐 연장되는 길이를 갖는다. 방사선 라인(222)은 3 내지 500 미크론 정도(on the order of)의 폭(228)을 갖는다. 일 실시예에서, 방사선 라인(222)은 약 35 미크론의 폭(228)을 갖는다. 폭은 방사선의 최대 세기의 절반에서 측정된다(다르게는 Full Width Half Max(FWHM)으로 공지됨). 도시된 실시예에서, 라인 길이는 그것의 폭보다 길다. 일 실시예에서, 방사선 라인(222)은 반도체 기판(214)을 선형으로 횡단하여(traverse), 항상 고정된 라인 또는 코드(chord)(252)에 평행하게 유지된다. 또다른 실시예에서, 연속파 전자기 방사선의 라인은 반도체 기판의 전체 폭에 걸쳐 연장되지 않는다. 오히려 라인은 반도체 기판의 일부 폭에 걸쳐 연장된다. 본 실시예에서, 연속파 전자기 방사선의 라인은 기판 표면에 걸쳐 복수의 스캔을 형성할 수 있다.
방사선 라인(222)의 전력 밀도는 10kW/cm2 내지 200kW/cm2 사이이며 60kW/cm2의 공칭 범위를 갖는다. 일반적으로, 이들 전력 밀도에서 기판 전체 표면을 방사하는 것이 쉽게 달성될 수 있는 것은 아니지만, 이들 세기를 갖는 방사선의 라인을 기판에 대해 스캔할 수 있다. 예를 들어, 100 cm/s에서 스캔된 70kW/cm2의 피크 전력 밀도를 갖는 방사선 라인의 400 미크론 폭을 이용하는 실험은 4 million ℃/s를 초과하는 램프-업 및 램프-다운 비율로 약 1170℃으로 실리콘 기판 표면을 가열한 다.
도 6은 기판을 열적으로 프로세싱하기 위한 또 다른 장치의 측면도이다. 실시에는 장치의 광학계 부분의 또 다른 장치를 나타낸다. 본 실시예에서, 장치(300)는 렌즈(210)의 광학계(320) 및 하나 이상의 광섬유(308) 및 프리즘(306)과 같은 하나 이상의 방사선 가이드를 포함한다. 도파관, 거울 또는 확산기와 같은 방사선 가이드가 사용되거나 선택적으로 사용될 수 있다. 본 실시예에서, 스테이지(216), 기판(224) 및 선택적으로 광학계(320)(전체 부분을 포함하는)의 일부분 및 전자기 방사선 소스(202)은 챔버(205)내에 포함될 수 있다.
도 6을 참조로, 전자기 방사선 소스(202)로부터의 방사선은 하나 이상의 광섬유(308)를 향하게 방사선의 방향을 수정하는 프리즘(306)을 향한다. 방사선은 광섬유(들)(308)를 거쳐 렌즈(210)를 향해 전달되어, 방사선 라인(22)으로 포커싱된다.
전술한 광학계(220)(도 4) 또는 광학계(320)(도 6)의 다수의 상이한 조합이 연속파 전자기 방사선 소스로부터의 방사선을 방사선 라인으로 전달하고 포커싱하는데 사용될 수 있다는 것을 인식해야 한다. 또한, 레이저 다이오드의 선형 어레이는 방사선 소스로서 사용될 수 있다. 부가적으로, 방사선 확산기와 같이 균일한 방사선 분포를 산출하기 위한 임의의 적절한 수단이 사용될 수 있다.
도 7은 SOI 프로세스의 일부로서 반도체 기판(214)을 열적으로 프로세싱하기 위한 방법의 흐름도이다. 도 7 및 흐름도(400)를 참조로, O2와 같은 산소 종이 반도체 기판속으로 주입된다(이온주입된다)(블록 410). 산소 종 주입은 순차적인 어닐링을 위해 사용되는 장치보다는 동일한 또는 상이한 환경(예를 들어, 챔버)에서 수행된다. 기판(214)속으로의 산소 종의 주입에 따라, 기판(214)은 전자기 방사선 소스를 이용하는 순차적인 어닐링 동안 기판으로의 열적 스트레스를 방지하기에 충분한 베이스 온도로 선택적으로 가열될 수 있다(블록 420). 대표적인 베이스 온도는 실리콘 웨이퍼에 대해 600 내지 700℃ 정도이다. 도 4 및 6과 관련하여 상기 설명된 장치는 블록(402)에서 제공된다. 도 4에서와 동일한 부품에 대한 참조번호가 이후에 사용된다. 다음 제어기(226)는 블록(404)에서,방사선 라인(222)과 기판이 서로에 대해 움직일 수 있는 스캔 속도를 검출한다. 이러한 검출은 예를 들어, 기판을 프로세싱하기 위한 열적 레시피; 기판 특성; 전자기 방사선 소스(202)의 전력; 방사선 라인의 폭; 방사선 라인에서의 전력 밀도 등을 기초로 한다. 실리콘 웨이퍼 상에서의 SOI 프로세스에서, 예를 들어, 일 실시예에서, 적절한 열적 레시피는 절연층(예를 들어, 도 3의 절연층(120))을 형성하기 위해 실리콘의 융점(예를 들어 1410℃ 이상)을 초과하지 않는 온도에 도달하도록 기판(214)을 가열하도록 호출된다.
전자기 방사선 소스(202)는 블록(406)에서 방사선(204)의 연속파를 방출한다. 일 실시예에서, 이러한 방사선(204)은 단계(408)에서 방사선(208)의 조준된 빔으로 조준된다. 방사선(208)의 조준된 빔은 블록(410)에서 방사선 라인(222)으로 포커싱된다. 예정된 스캔 가속도 또는 속도에 따라, 스테이지(216) 및 방사선 라인(222)이 서로에 대해 병진이동 메카니즘(218)(도 5)에 의해 블록(412)에서 병진이동된다. 이러한 병진이동은 방사선 라인(222)에 수직인 경로를 따라 기판 상부 표면에 평행하여, 방사선 라인(222)은 반도체 기판(214)의 전체 표면을 횡단한다. 일 실시예에서, 병진이동 메카니즘(218)은 방사선 소스 및 광학계를 약 2cm/s로 기판의 상부 표면 위에서 스캔한다.
도 8은 도 7과 관련하여 상기 설명된 방법에 따라 수행되는 열적 프로세싱 동안 기판 상에 그리고 기판에 걸쳐 고정된 지점에서 시간 및 깊이 대 온도의 그래프(500)이다. 온도 축(502)은 고정된 지점에서 0 내지 1400℃의 온도를 나타낸다. 축(504)은 고정된 지점에서 상부 표면으로부터 기판(214)속으로의 깊이를 나탄내다(도 4). 축(506)은 스캐닝 시작 후 소정의 지점에서의 초 시간을 나타낸다. 고정된 지점은 508에 위치되는 것으로 가정된다.
도 4 및 도 8을 참조로, 방사선 라인(22)이 기판(214)의 상부 표면(224)에 대해 스캔됨에 따라, 기판상의 라인 또는 초드(chord)는 열이 발생되도록 처리된다. 방사선 라인(222)이 고정된 지점(508)에 도달하기 이전에, 본 실시예에서 고정된 지점에서 기판 단면에 거쳐 그리고 기판 상부 표면에서 고정된 지점(508)에서의 온도는 참조번호 516으로 표시된 것처럼, 대기 온도 또는 소정 예정된 베이스라인 온도(예를 들어, 600℃ 내지 700℃)이다. 방사선 라인(222)이 508의 고정된 지점에 도달함에 따라, 기판(214)의 상부 표면에서의 온도는 본 실시예에서 참조번호 510으로 표시된 것처럼 순간적으로 거의 1200℃로 램프업된다. 동시에, 기판은 참조번호 512로 표시된 것처럼 표면으로부터 온도의 극적인 감소를 야기시키는 히트싱크로서 작용한다. 예를 들어, 상부 표면상의 지점들로부터 0.04cm에서 온도는 약 200℃이다. 따라서, 가열 효과는 상부 표면에서만 국부적으로 이루어진다. 이는 기판(214)의 표면(224)(도 4) 부근의 영역에서만 열적 프로세싱을 요구한다. SOI 프로세스와 관련하여, 1000Å 내지 3000Å(10-9cm)의 깊이는 방사선 라인(222)으로부터 대략 최고 열 발생을 수용하도록 표면에 충분히 가깝다. 방사선 세기 및 고정된 지점(208)상에서 방사선 라인(222)의 잔류 시간은 상기 지점에서 열 발생을 결정한다.
고정된 지점 위를 통과하여 고정된 지점으로부터 방사선 라인이 멀어짐에 따라, 온도는 참조번호 514로 도시된 것처럼 급속히 떨어진다. 이는 기판(214)이 대표적으로 보다 차가운 기판의 나머지 거쳐 상부 표면에서 열을 확산시키는 히트싱크로서 작용하기 때문이다. 기판의 벌크로의 이러한 열전달은 열이 국부적으로 강한 흡수 소자 영역으로부터 낮은 흡수 소자 영역으로 확산되기에 충분한 시간을 가짐에 따라 균일한 열적 노출을 보조한다. 또한, 패턴 밀도 효과는 RTP와 비교될 수 있다. 그러나, 시간 스케일은 RTP의 경우 열전달이 기판의 수백-미크론 두께와 상반되게 수 미크론의 확산 깊이로 제한되도록 충분히 짧아, 전체 요구되는 전력을 크게 감소시킬 수 있다. 기판 벌크는 크게 가열되지 않아, 온도 램프 다운을 위한 이상적인 히트 싱크를 제공한다.
지금까지의 설명에서, 본 발명은 특정 실시예를 참조로 설명하였다. 일 실시에에서, SOI 프로세스는 예를 들어, 기판속으로의 종(산소)의 주입 및 산소종에 열적으로 영향을 미칠수 있는 기판에 대해 선형으로 포커싱된 전자기 방사선 병진이동 및 기판에 절연층 형성과 관련하여 개시하였다. 그러나, 하기의 청구항과 같이 본 발명의 광범위한 사상 및 정신을 이탈하지 않고 다양한 병진이동 및 변조가 가능하다. 예를 들어, 산소 이외의 종이 기판에 주입되어 열적으로 영향을 받을 수 있다. 상세한 설명 및 도면은 본 발명을 제한하는 것이 아니라 설명을 위한 것이다.

Claims (18)

  1. 매립된 종의 선형 포커싱된 어닐링 방법으로서,
    반도체 물질을 포함하는 기판 안에 종(species)을 주입하는 단계; 및
    상기 기판 내에서 반도체 물질과 반응하도록 상기 종에 열적으로 영향을 미칠 수 있는 시간 기간 동안 상기 기판의 소자 측 표면에 걸쳐 선형으로 포커싱된 전자기 방사선을 연속적으로 병진이동시키는 단계를 포함하고,
    상기 전자기 방사선은 연속적으로 방출하는 전자기 방사선 소스로부터 포커싱되어 병진이동 동안 연속적으로 방출된 방사선 라인의 형태로 상기 기판의 전체 직경에 걸쳐 선형으로 연속적으로 연장하는 것을 특징으로 하는
    매립된 종의 선형 포커싱된 어닐링 방법.
  2. 제 1 항에 있어서,
    상기 종은 산소를 포함하는 것을 특징으로 하는
    매립된 종의 선형 포커싱된 어닐링 방법.
  3. 제 2 항에 있어서,
    상기 반도체 물질은 실리콘을 포함하며, 상기 전자기 방사선은 실리콘 융점에 가깝게 상기 기판의 일부분을 상승시킬 수 있는 것을 특징으로 하는
    매립된 종의 선형 포커싱된 어닐링 방법.
  4. 제 3 항에 있어서,
    상기 기판의 일부분은 상기 기판의 표면으로부터 3000 옴스트롱 미만을 포함하는 것을 특징으로 하는
    매립된 종의 선형 포커싱된 어닐링 방법.
  5. 제 1 항에 있어서,
    상기 전자기 방사선을 병진이동시키기 이전에, 상기 방법은 전자기 방사선의 병진이동에 기여할 수 있는 스트레스를 방지할 수 있는 온도까지 상기 기판을 가열하는 단계를 포함하는 것을 특징으로 하는
    매립된 종의 선형 포커싱된 어닐링 방법.
  6. 제 1 항에 있어서,
    상기 선형으로 포커싱된 전자기 방사선은 500 미크론 미만의 라인 폭을 갖는 것을 특징으로 하는
    매립된 종의 선형 포커싱된 어닐링 방법.
  7. 매립된 종의 선형 포커싱된 어닐링 방법으로서,
    기판 안에 산소 종을 주입하는 단계; 및
    병진이동 동안 상기 기판의 전체 직경에 걸쳐 선형으로 연속적으로 연장하는 포커싱된 라인의 형태로 상기 기판의 소자 측 표면에 걸쳐 연속적으로 방출된 전자기 방사선을 선형으로 병진이동시킴으로써 상기 기판에 산화물 막을 형성하는 단계
    를 포함하는 것을 특징으로 하는
    매립된 종의 선형 포커싱된 어닐링 방법.
  8. 제 7 항에 있어서,
    상기 기판은 실리콘을 포함하며, 상기 전자기 방사선은 실리콘의 융점에 가깝게 상기 기판의 일부분을 상승시킬 수 있는 것을 특징으로 하는
    매립된 종의 선형 포커싱된 어닐링 방법.
  9. 제 8 항에 있어서,
    상기 기판의 일부분은 상기 기판의 표면으로부터 1000 나노미터 미만을 포함하는 것을 특징으로 하는
    매립된 종의 선형 포커싱된 어닐링 방법.
  10. 제 7 항에 있어서,
    상기 전자기 방사선을 병진이동시키기 이전에, 상기 방법은 전자기 방사선의 병진이동에 기여할 수 있는 스트레스를 방지할 수 있는 온도까지 상기 기판을 가열하는 단계를 포함하는 것을 특징으로 하는
    매립된 종의 선형 포커싱된 어닐링 방법.
  11. 제 7 항에 있어서,
    상기 선형으로 포커싱된 전자기 방사선은 500미크론 미만의 라인 폭을 갖는 것을 특징으로 하는
    매립된 종의 선형 포커싱된 어닐링 방법.
  12. 매립된 종의 선형 포커싱된 어닐링을 위한 장치로서,
    전자기 방사선 소스;
    챔버내에 반도체 기판을 수용하도록 구성된 치수를 갖는 스테이지;
    상기 전자기 방사선 소스와 상기 스테이지 사이에 배치되어, 상기 스테이지상에 배치될 기판의 전체 직경에 의해 결정된 길이에 걸쳐 연속적으로 연장하는 연속적으로 방출된 라인이도록 상기 전자기 방사선 소스로부터의 방사선을 포커싱하는 광학 부재; 및
    상기 전자기 방사선 소스에 연결되며 상기 기판이 방사선에 노출되는 깊이를 제어하기 위한 기계식 판독가능 프로그램 명령을 포함하는 제어기
    를 포함하는 것을 특징으로 하는
    매립된 종의 선형 포커싱된 어닐링을 위한 장치.
  13. 제 12 항에 있어서,
    상기 제어기는 상기 전자기 방사선 소스로부터의 방사선 출력을 제어하기 위한 기계식 판독가능 프로그램 명령을 포함하는 것을 특징으로 하는
    매립된 종의 선형 포커싱된 어닐링을 위한 장치.
  14. 제 12 항에 있어서,
    상기 장치는 상기 전자기 방사선 소스와 스테이지 중 하나에 결합된 병진이동기를 더 포함하며, 상기 제어기는 상기 스테이지에 걸쳐서 상기 방사선이 병진이동되도록 상기 스테이지와 상기 전자기 방사선 소스 중 하나를 병진이동시키기 위한 기계식 판독가능 프로그램 명령을 포함하는 것을 특징으로 하는
    매립된 종의 선형 포커싱된 어닐링을 위한 장치.
  15. 제 14 항에 있어서,
    상기 방사선은 반응이 발생하는데 필요한 상기 스테이지 상에 배치될 것으로 예상되는 기판내 깊이에서 열 에너지를 발생시키는 것을 특징으로 하는
    매립된 종의 선형 포커싱된 어닐링을 위한 장치.
  16. 제 1 항에 있어서,
    상기 병진이동시키는 단계는 상기 기판의 표면에 걸쳐 전자기 방사선의 연속적인 라인을 제 1 방향으로 병진이동시키는 단계를 포함하고
    상기 라인이 상기 제 1 라인과 상이한 제 2 라인으로 연장하는
    매립된 종의 선형 포커싱된 어닐링 방법.
  17. 제 1 항에 있어서,
    병진이동 동안 연속적으로 방출된 라인은 적어도 상기 기판의 전체 직경이나 폭에 걸쳐 연장하는 길이를 갖는 방사선 라인을 포함하는
    매립된 종의 선형 포커싱된 어닐링 방법.
  18. 제 1 항에 있어서,
    상기 연속적으로 방출된 라인은 병진이동 동안 단일 전력 밀도로 그리고 단일 스캔 속도로 상기 기판의 전체 표면을 횡단(traverse)하는
    매립된 종의 선형 포커싱된 어닐링 방법.
KR1020057005159A 2002-09-30 2003-09-17 매립된 종의 선형 포커싱된 레이저-어닐링 KR101124408B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US10/261,379 2002-09-30
US10/261,379 US8288239B2 (en) 2002-09-30 2002-09-30 Thermal flux annealing influence of buried species
PCT/US2003/030183 WO2004032215A1 (en) 2002-09-30 2003-09-17 Linearly focused laser-annealing of buried species

Publications (2)

Publication Number Publication Date
KR20050084592A KR20050084592A (ko) 2005-08-26
KR101124408B1 true KR101124408B1 (ko) 2012-04-19

Family

ID=32029976

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020057005159A KR101124408B1 (ko) 2002-09-30 2003-09-17 매립된 종의 선형 포커싱된 레이저-어닐링

Country Status (6)

Country Link
US (2) US8288239B2 (ko)
EP (1) EP1547134A1 (ko)
KR (1) KR101124408B1 (ko)
CN (1) CN100349263C (ko)
AU (1) AU2003270886A1 (ko)
WO (1) WO2004032215A1 (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6970644B2 (en) 2000-12-21 2005-11-29 Mattson Technology, Inc. Heating configuration for use in thermal processing chambers
US7015422B2 (en) 2000-12-21 2006-03-21 Mattson Technology, Inc. System and process for heating semiconductor wafers by optimizing absorption of electromagnetic energy
US6987240B2 (en) * 2002-04-18 2006-01-17 Applied Materials, Inc. Thermal flux processing by scanning
US7300891B2 (en) * 2005-03-29 2007-11-27 Tokyo Electron, Ltd. Method and system for increasing tensile stress in a thin film using multi-frequency electromagnetic radiation
US7265066B2 (en) * 2005-03-29 2007-09-04 Tokyo Electron, Ltd. Method and system for increasing tensile stress in a thin film using collimated electromagnetic radiation
JP2007005563A (ja) * 2005-06-23 2007-01-11 Sumco Corp Ｓｉｍｏｘウェーハの製造方法
US7804042B2 (en) * 2007-06-18 2010-09-28 Applied Materials, Inc. Pryometer for laser annealing system compatible with amorphous carbon optical absorber layer
US7947584B2 (en) * 2008-05-02 2011-05-24 Applied Materials, Inc. Suitably short wavelength light for laser annealing of silicon in DSA type systems
CN103894734A (zh) * 2012-12-31 2014-07-02 上海微电子装备有限公司 一种激光退火装置及其操作方法
US9018108B2 (en) 2013-01-25 2015-04-28 Applied Materials, Inc. Low shrinkage dielectric films
DE102017130298A1 (de) 2017-12-18 2019-06-19 Bundesdruckerei Gmbh Vorrichtung und Verfahren zum Messen von Bilddaten

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010020722A1 (en) * 2000-03-07 2001-09-13 Chien-Kuo Yang Step-like silicon on isolation structure
WO2001073769A1 (en) * 2000-03-27 2001-10-04 Ultratech Stepper, Inc. Apparatus having line source of radiant energy for exposing a substrate

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4309225A (en) * 1979-09-13 1982-01-05 Massachusetts Institute Of Technology Method of crystallizing amorphous material with a moving energy beam
US5266502A (en) * 1990-04-03 1993-11-30 Olympus Optical Co., Ltd. STM memory medium
KR100292330B1 (ko) * 1992-05-01 2001-09-17 이데이 노부유끼 반도체장치와그제조방법및실리콘절연기판의제조방법
KR0132495B1 (ko) * 1994-04-13 1998-04-16 이헌조 체감센서의 상부구조 제조방법
JP3469337B2 (ja) * 1994-12-16 2003-11-25 株式会社半導体エネルギー研究所 半導体装置の作製方法
US5854803A (en) * 1995-01-12 1998-12-29 Semiconductor Energy Laboratory Co., Ltd. Laser illumination system
JPH10284431A (ja) * 1997-04-11 1998-10-23 Sharp Corp Ｓｏｉ基板の製造方法
US6535535B1 (en) * 1999-02-12 2003-03-18 Semiconductor Energy Laboratory Co., Ltd. Laser irradiation method, laser irradiation apparatus, and semiconductor device
US6393042B1 (en) 1999-03-08 2002-05-21 Semiconductor Energy Laboratory Co., Ltd. Beam homogenizer and laser irradiation apparatus
US6796148B1 (en) * 1999-09-30 2004-09-28 Corning Incorporated Deep UV laser internally induced densification in silica glasses
US6383042B1 (en) * 2000-04-11 2002-05-07 Bombardier Motor Corporation Of America Axial twist propeller hub
US6451631B1 (en) * 2000-08-10 2002-09-17 Hitachi America, Ltd. Thin film crystal growth by laser annealing
US20020098712A1 (en) * 2000-11-30 2002-07-25 Jaideep Mavoori Multi-thickness oxide growth with in-situ scanned laser heating
SG120880A1 (en) * 2001-08-31 2006-04-26 Semiconductor Energy Lab Laser irradiation method, laser irradiation apparatus, and method of manufacturing a semiconductor device
JP2003086604A (ja) * 2001-09-10 2003-03-20 Advanced Lcd Technologies Development Center Co Ltd 薄膜半導体装置及びその基板ならびにその製造方法
US6987240B2 (en) * 2002-04-18 2006-01-17 Applied Materials, Inc. Thermal flux processing by scanning
US7005601B2 (en) * 2002-04-18 2006-02-28 Applied Materials, Inc. Thermal flux processing by scanning

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010020722A1 (en) * 2000-03-07 2001-09-13 Chien-Kuo Yang Step-like silicon on isolation structure
WO2001073769A1 (en) * 2000-03-27 2001-10-04 Ultratech Stepper, Inc. Apparatus having line source of radiant energy for exposing a substrate

Also Published As

Publication number Publication date
WO2004032215A1 (en) 2004-04-15
CN1685479A (zh) 2005-10-19
US8288239B2 (en) 2012-10-16
US8796769B2 (en) 2014-08-05
US20130008878A1 (en) 2013-01-10
AU2003270886A1 (en) 2004-04-23
US20040063290A1 (en) 2004-04-01
CN100349263C (zh) 2007-11-14
KR20050084592A (ko) 2005-08-26
EP1547134A1 (en) 2005-06-29

Similar Documents

Publication Publication Date Title
US8796769B2 (en) Thermal flux annealing influence of buried species
US7005601B2 (en) Thermal flux processing by scanning
US7674999B2 (en) Fast axis beam profile shaping by collimation lenslets for high power laser diode based annealing system
TW384506B (en) Formation of ultra-shallow semiconductor junction using microwave annealing
KR100968687B1 (ko) 반도체 장치의 제조 방법 및 반도체 장치의 제조 장치
JP5079207B2 (ja) 走査による熱束処理
KR101019929B1 (ko) 펄싱된 레이저 어닐링 시스템 구조체
JP5611212B2 (ja) 基板のアニールにおける熱量の管理
KR102584138B1 (ko) 저부 처리
JP2014060423A (ja) 基板に形成された熱処理構造用の方法および装置
JP5558006B2 (ja) 基板に形成された熱処理構造用の方法および装置
US6762136B1 (en) Method for rapid thermal processing of substrates
JP5687249B2 (ja) 走査による熱束処理
US20140363986A1 (en) Laser scanning for thermal processing
WO2008024211A2 (en) Fast axis beam profile shaping
JP2004152888A (ja) 半導体装置の製造方法及びレーザアニーリング装置
JP2008306211A (ja) 半導体装置の製造方法及びレーザアニーリング装置
JP2008306210A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee