JP2010192611A - 半導体装置基板の製造方法および半導体装置基板 - Google Patents
半導体装置基板の製造方法および半導体装置基板 Download PDFInfo
- Publication number
- JP2010192611A JP2010192611A JP2009034273A JP2009034273A JP2010192611A JP 2010192611 A JP2010192611 A JP 2010192611A JP 2009034273 A JP2009034273 A JP 2009034273A JP 2009034273 A JP2009034273 A JP 2009034273A JP 2010192611 A JP2010192611 A JP 2010192611A
- Authority
- JP
- Japan
- Prior art keywords
- polycrystalline silicon
- substrate
- stress control
- control layer
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Abstract
【課題】特定方向の基板反りを抑制できる半導体装置基板の製造方法を実現する。
【解決手段】ガラス基板11の裏面に、ストライプ形状にパターニングされた応力制御層51を形成する。応力制御層51の形成後に、ガラス基板11のおもて面にCLC技術を用いて多結晶シリコン膜を形成する。応力制御層51のストライプの長手方向は、CLC技術において使用される連続波レーザの走査方向と垂直な方向に一致させる。
【選択図】図1
【解決手段】ガラス基板11の裏面に、ストライプ形状にパターニングされた応力制御層51を形成する。応力制御層51の形成後に、ガラス基板11のおもて面にCLC技術を用いて多結晶シリコン膜を形成する。応力制御層51のストライプの長手方向は、CLC技術において使用される連続波レーザの走査方向と垂直な方向に一致させる。
【選択図】図1
Description
本発明は、多結晶シリコンTFTを備えた半導体装置基板の製造方法であって、特に、液晶表示装置およびプラズマディスプレイ装置等の平面ディスプレイ装置に用いられる表示装置用基板の製造方法に関する。
液晶表示装置やプラズマディスプレイ装置等の平面ディスプレイ装置は、近年大画面化が進んでおり、大型ガラス基板を用いて作成される。また、これらの平面ディスプレイ装置では、ガラス基板上に形成される画素回路や駆動回路部分において、多くの薄膜トランジスタを有している。
これらの平面ディスプレイ装置において用いられる薄膜トランジスタは、多くは多結晶シリコン薄膜トランジスタ(TFT)である。多結晶シリコンTFTは、当然ながら半導体層として多結晶シリコン層を有するが、ガラス基板上に形成される多結晶シリコン層は、通常、以下の手順で形成される。尚、以下の説明では、基板のほぼ全面に成膜されたものを「膜」と表現し、その膜をパターニングしたものを「層」と表現している。
1) ガラス基板上のほぼ全面にアモルファスシリコン膜を成膜する。
2) 上記アモルファスシリコン膜を結晶化し、多結晶シリコン膜とする。
3) 上記多結晶シリコン膜をパターニングし、多結晶シリコン層を形成する。
1) ガラス基板上のほぼ全面にアモルファスシリコン膜を成膜する。
2) 上記アモルファスシリコン膜を結晶化し、多結晶シリコン膜とする。
3) 上記多結晶シリコン膜をパターニングし、多結晶シリコン層を形成する。
上記2)におけるシリコン結晶化に関しては、近年、連続波レーザーラテラル結晶化(以下、CLC)技術が開発されている。上記CLC技術は、図8に示すように、ガラス基板100上に成膜されたアモルファスシリコン膜101に、数百〜数十μmのスポット径に絞られた連続波グリーンレーザ102を走査しながら照射し、アモルファスシリコン膜101を多結晶シリコン膜103に結晶化する技術である。
多結晶シリコンTFTにおいて、CLC技術を用いてシリコン半導体膜の結晶化を行った場合には、閾値ばらつきの小さいトランジスタを形成できることが知られている。
しかしながら、上述のような従来技術は、CLC技術を用いたシリコン半導体膜の結晶化の際に、ガラス基板における反りを生じさせるという問題がある。より具体的には、連続波レーザを一定方向に走査することにより、その走査方向と垂直な方向にシリコン膜が収縮し、面内の一方向に応力を発生させる。この応力がガラス基板を引っ張ることにより、図9に示すように、走査方向と垂直な方向に基板全体に反りを生じさせる。
このような基板の反りの発生は、製造装置の内外での基板搬送や、製造装置内での基板アライメントに悪影響を及ぼす。
尚、特許文献1〜3には、基板反りを抑制するために、基板裏面に応力の釣り合いによって基板反りを抑制するための応力制御膜を形成することが開示されている。しかしながら、特許文献1〜3における応力制御膜は、基板裏面の全面に形成されるものであって、CLC技術を用いた際の特定方向の基板反りに対しては有効でない。
本発明は、上記の問題点に鑑みてなされたものであり、その目的は、特定方向の基板反りを抑制できる半導体装置基板の製造方法を実現することにある。
上記の課題を解決するために、本発明は、支持基板の一方の面に多結晶シリコン層を有する多結晶シリコン薄膜トランジスタが形成されており、上記多結晶シリコン層はアモルファスシリコン膜に連続波レーザを走査しながら照射することで結晶化した多結晶シリコン膜をパターニングして得られるものである半導体装置基板の製造方法において、上記支持基板の少なくとも一方の面に、上記連続波レーザの走査方向とは垂直な方向を長手方向とするストライプ形状にパターニングされ、上記多結晶シリコン膜による上記支持基板の反りを抑制する応力制御層を形成し、上記応力制御層の形成後に、上記多結晶シリコン膜を形成することを特徴としている。
上記の構成によれば、上記多結晶シリコン膜の内部応力と上記応力制御層の内部応力とを釣り合わせることによって、基板の反りを低減することができる。特に、上記応力制御層は、ストライプ形状にパターニングされていることから、その内部応力をストライプの長手方向に集中して作用させることができ、CLC技術によって形成される多結晶シリコン膜によって生じる異方性の基板反りを抑制できる。
また、上記半導体装置基板の製造方法では、上記応力制御層は、上記支持基板における上記多結晶シリコン薄膜トランジスタの形成面と同一側の面のみに形成される構成とすることができる。
上記応力制御層の内部応力の向きを多結晶シリコン膜の内部応力の向きと逆向きにすれば、上記応力制御層を上記多結晶シリコン薄膜トランジスタの形成面側に形成しても基板反りを抑制することが可能である。そして、この場合は、応力制御膜を形成する際に、基板を裏返す必要が無く、応力制御膜の作成が容易になるといったメリットがある。
また、上記半導体装置基板の製造方法では、上記応力制御層は、上記支持基板における上記多結晶シリコン薄膜トランジスタの形成面と反対側の面のみに形成される構成とすることができる。また、この場合、上記応力制御層は、上記多結晶シリコン膜をパターニングして上記多結晶シリコン層を形成した後に除去することも可能である。
本発明は、以上のように、支持基板の一方の面に多結晶シリコン層を有する多結晶シリコン薄膜トランジスタが形成されており、上記多結晶シリコン層はアモルファスシリコン膜に連続波レーザを走査しながら照射する(すなわち、CLC技術)ことで結晶化した多結晶シリコン膜をパターニングして得られるものである半導体装置基板の製造方法において、上記支持基板の少なくとも一方の面に、上記連続波レーザの走査方向とは垂直な方向を長手方向とするストライプ形状にパターニングされた応力制御層を形成し、上記応力制御層の形成後に、上記多結晶シリコン膜を形成する構成である。
それゆえ、上記応力制御層の内部応力をストライプの長手方向に集中して作用させることができ、CLC技術によって形成される多結晶シリコン膜によって生じる異方性の基板反りを抑制できるといった効果を奏する。
〔実施の形態1〕
以下、本発明の第1の実施の形態について詳細に説明する。
以下、本発明の第1の実施の形態について詳細に説明する。
本発明において、表示装置とは、液晶表示装置やプラズマディスプレイ装置や有機EL表示装置等の平面ディスプレイ装置である。また、ここでの半導体装置基板とは、画素回路や駆動回路等を有する基板であり、基板上に多結晶シリコンTFTが形成されているものである。
本実施の形態では、本発明を液晶表示装置におけるTFTアレイ基板の製造に適用した場合を例示する。まずは、液晶表示装置の一般的構成を図2を参照して説明する。
図2に示す液晶表示装置は、TFTアレイ基板10と対向基板20との間に液晶層30を挟んで構成されている。TFTアレイ基板10は、ガラス基板11を有しており、ガラス基板11における対向基板20との対向面側に配線層12および配向膜13を備えており、上記対向面と反対側の面に偏光板14を備えている。また、対向基板20は、ガラス基板21を有しており、ガラス基板21におけるTFTアレイ基板10との対向面側に配線層22および配向膜23を備えており、上記対向面と反対側の面に偏光板24を備えている。上記液晶表示装置が透過型の場合は、液晶パネルの背面にバックライトが配置される。また、液晶パネル内にカラーフィルタを備えることでカラー表示が可能となる。
TFTアレイ基板10には、配線層11において、少なくとも画素回路が形成されており、画素回路はスイッチング素子としての多結晶シリコンTFTを含んでいる。次に、TFTアレイ基板10における多結晶シリコンTFTの構成および基本的な製造手順を図3を参照して説明する。
TFTアレイ基板10では、ガラス基板11上に絶縁性を有するベースコート膜41を成膜し、ベースコート膜41上に、配線層12として多結晶シリコンTFTおよび各配線が形成される。
多結晶シリコンTFTの製造においては、先ず、ベースコート膜41上に半導体層42を形成し、さらに半導体層42および半導体層42から露出するベースコート膜41を覆うようにゲート絶縁膜43を成膜する。ゲート絶縁膜43上に、半導体層42のチャネル領域に重なるようにゲート電極44を形成し、ゲート電極44を覆うように層間絶縁膜45を成膜する。そして、ゲート絶縁膜43および層間絶縁膜45を半導体層42まで貫通するようにコンタクトホールを開けた後、半導体層42のソース・ドレイン部にソース・ドレイン電極層46を形成する。
尚、上記の多結晶シリコンTFT製造工程においては、熱アニール、レーザアニール、不純物注入、洗浄等の各種工程が存在し、アニール工程においては膜中に応力が発生し、TFTアレイ基板10の全体に反りを生じさせる。特に、本実施の形態では、半導体層42の形成工程におけるレーザアニールとしてCLC技術を用いるものとする。すなわち、半導体層42の形成工程では、アモルファスシリコン膜を成膜した後、該アモルファスシリコン膜をCLC技術によって多結晶シリコン膜に結晶化し、該多結晶シリコン膜をフォトリソグラフィ技術等でパターニングして半導体層42を形成する。この場合、多結晶シリコン膜に生じる応力によって、レーザ走査方向と垂直な方向に基板全体に反りを生じさせることは前述したとおりである。
これより、本実施の形態における上記基板反りを抑制する方法について図1を参照して説明する。尚、以下の説明では、TFTアレイ基板10におけるTFTの形成面をおもて面、その反対側の面(すなわち、TFTが形成されない側の面)を裏面と定義する。
先ず、図1(a)に示すように、ガラス基板11の裏面において応力制御層51を形成する。この応力制御層51は、応力制御膜をストライプ状にパターニングすることによって得られるものであり、また、応力制御層51の形成タイミングは、少なくとも、半導体層42となる多結晶シリコン膜の形成前であればよく、他の層や膜との形成順序は特に限定されない。例えば、図3におけるベースコート膜41は、応力制御層51の前に形成されていてもよく、応力制御層51の後に形成されてもよい。
応力制御膜は、内部応力を持つ膜であり、例えばCVD(Chemical Vapor Deposition)で成膜されるSiNx等の膜である。SiNxの膜では、成膜の際にCVD装置の原料ガスの流量比(ガス組成比)によって、内部応力の働く方向が圧縮か引張かに変化することが知られている(図4参照)。但し、応力制御層51の材料は特に限定されるものではなく、SiO2やAl2O3等、内部応力を有する膜を形成できる他の材料であってもよい。
ここでは、ガラス基板11の裏面に、応力制御膜を圧縮応力が働く流量比で成膜し、該応力制御膜をストライプ状にパターニングすることで応力制御層51を形成する。このとき、応力制御層51におけるパターニングは、ストライプの長手方向を、CLC技術によるアモルファスシリコン膜から多結晶シリコン膜への結晶化過程におけるレーザの走査方向と垂直な方向に一致させる。
このようにパターニングされた応力制御層51は、ストライプの長手方向、すなわちレーザ走査方向と垂直な方向に圧縮応力を有するため、ガラス基板11の裏面が凹となるように、ガラス基板11にレーザ走査方向と垂直な方向に基板に反りを生じさせる。
応力制御層51が形成されたガラス基板11に、その後、おもて面に多結晶シリコン膜を形成すると、応力制御層51による応力と多結晶シリコン膜による応力とが基板の反りに対して互いに逆方向に作用する。このため、これら2つの応力が釣り合うように、応力制御層51を形成すれば、図1(b)に示すように、ガラス基板11に生じる反りを抑制することができる。尚、応力制御層51によって生じる応力は、膜の材料組成や層のパターニング形状を調整することによって制御可能である。
応力制御層51は、TFTアレイ基板10の製造途中で除去されても良く、あるいは、最後まで除去されずに残されていても良い。応力制御層51を除去する場合には、多結晶シリコン膜がパターニングされ、多結晶シリコンTFTにおける半導体層42が形成された後とする。すなわち、多結晶シリコン膜がパターニングされた後は、多結晶シリコン膜による応力が大幅に減少するため、その後は応力制御層51を除去したほうがガラス基板11の反りを低減させることができる。応力制御層51を除去せずに残す場合には、除去工程を省略することで工程の簡略化を図ることができる。
応力制御層51の形成後であって、多結晶シリコン膜の形成前もしくは多結晶シリコン膜のパターニング後(半導体層42の形成後)は、応力制御層51による応力がガラス基板11に作用することによって、ガラス基板11の裏面が凹となるような反りを生じさせる。しかしながら、ガラス基板11の裏面が凹となる反りは、従来の多結晶シリコン膜によるガラス基板11の裏面が凸となる反りにくらべて大きな問題は無い。これについて説明すると以下の通りである。
TFTアレイ基板10は、TFTアレイの形成側、すなわちガラス基板11のおもて面側に対して多くの成膜処理やパターニング処理が施されるため、製造装置への基板搬送や基板ステージへの吸着においては、基板裏面からの吸着を受ける。このため、従来のようにガラス基板11の裏面が凸となる反りがある場合、図5(b)に示すように、基板が吸着孔を十分に塞がず、吸着エラーを生じ易い。一方、ガラス基板11の裏面が凹となる反りがある場合には、図5(a)に示すように、基板の面全体でステージを覆うことができ、効率よく吸着孔を覆うことができ、吸着エラーを生じにくい。このため、露光やドライエッチングをはじめとする工程を容易にでき、その結果として良好な性能のTFTを作成することができる。
また、ストライプ形状にパターニングされる応力制御層51のパターン幅およびピッチのオーダーは特に限定されない。すなわち、基板全体に数本のストライプが形成されるように大きなオーダーで形成されても良く、あるいは、図6に示すように、TFTアレイ基板10に形成される配線等と同様に微細オーダーとしても良い。但し、応力制御層51を除去せずに残す場合には、そのパターンオーダーが大きいと、特に透過型液晶表示装置に本発明を適用した場合に、表示画面において応力制御層51のパターンが視認される虞がある。このような場合には、応力制御層51のパターンオーダーを十分に小さくすることが好ましい。
〔実施の形態2〕
上記実施の形態1では、応力制御層51はガラス基板11の裏面に形成されている。しかしながら、応力制御層の形成位置はTFTアレイに干渉しない限り、基板のおもて面側に配置されていても良い。本実施の形態2では、応力制御層を基板のおもて面側に配置した場合の構成例を示す。
上記実施の形態1では、応力制御層51はガラス基板11の裏面に形成されている。しかしながら、応力制御層の形成位置はTFTアレイに干渉しない限り、基板のおもて面側に配置されていても良い。本実施の形態2では、応力制御層を基板のおもて面側に配置した場合の構成例を示す。
図7に示すTFTアレイ基板10’では、TFTアレイ基板10における応力制御層51の代わりに応力制御層52が設けられている。図7の構成では、応力制御層52は、ベースコート膜41の成膜後に形成され、ベースコート膜41とゲート絶縁膜43との間に配置されている。但し、応力制御層52の形成は、基板に反りを生じさせる多結晶シリコン膜の形成前の工程であれば、どのようなタイミングで形成されても良い。例えば、応力制御層52はベースコート膜41の成膜前に形成されてもよい。
このように、応力制御層52をTFTアレイ基板10’のおもて面側に配置した構成では、応力制御層52に生じる応力は、多結晶シリコン膜に生じる応力と逆向きとされる必要がある。すなわち、多結晶シリコン膜に生じる応力は圧縮応力であるため、応力制御層52は引っ張り応力が働く条件にて成膜されなければならない。
本実施の形態2では、応力制御層を基板のおもて面側に配置するため、該応力制御層が半導体装置に干渉しないように、パターニングにおいて制約を受けることになる。しかしながら、応力制御膜を形成する際に、基板を裏返す必要が無く、応力制御膜の作成が容易になるといったメリットがある。
上記実施の形態1,2において、TFTアレイ基板の支持基板はガラス基板とされているが、本発明はこれに限定されるものではなく、プラスチック等の樹脂基板を用いるものであっても良い。樹脂基板は、ガラス基板よりも反りが生じ易く、本発明を好適に適用できる。
また、本発明では、実施の形態1における応力制御層51、および実施の形態2における応力制御層52の両方を同一のTFTアレイ基板に形成しても良い。この場合、応力制御層51,52および多結晶シリコン膜の3つの層および膜の応力の釣り合いによって基板反りを抑制してもよい。
本発明は上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。
本発明は、多結晶シリコン薄膜トランジスタが形成される半導体装置基板の反りを抑制することができ、液晶表示装置やプラズマディスプレイ装置等の平面ディスプレイ装置に用いられる表示装置用基板に利用することができる。
10、10’ TFTアレイ基板(半導体装置基板)
11 ガラス基板(支持基板)
42 半導体層(多結晶シリコン層)
51,52 応力制御層
11 ガラス基板(支持基板)
42 半導体層(多結晶シリコン層)
51,52 応力制御層
Claims (6)
- 支持基板の一方の面に多結晶シリコン層を有する多結晶シリコン薄膜トランジスタが形成されており、上記多結晶シリコン層はアモルファスシリコン膜に連続波レーザを走査しながら照射することで結晶化した多結晶シリコン膜をパターニングして得られるものである半導体装置基板の製造方法において、
上記支持基板の少なくとも一方の面に、上記連続波レーザの走査方向とは垂直な方向を長手方向とするストライプ形状にパターニングされ、上記多結晶シリコン膜による上記支持基板の反りを抑制する応力制御層を形成し、
上記応力制御層の形成後に、上記多結晶シリコン膜を形成することを特徴とする半導体装置基板の製造方法。 - 上記応力制御層は、上記支持基板における上記多結晶シリコン薄膜トランジスタの形成面と同一側の面のみに形成されることを特徴とする請求項1に記載の半導体装置基板の製造方法。
- 上記応力制御層は、上記支持基板における上記多結晶シリコン薄膜トランジスタの形成面と反対側の面のみに形成されることを特徴とする請求項1に記載の半導体装置基板の製造方法。
- 上記応力制御層は、上記多結晶シリコン膜をパターニングして上記多結晶シリコン層を形成した後に除去されることを特徴とする請求項3に記載の半導体装置基板の製造方法。
- 支持基板の一方の面に多結晶シリコン層を有する多結晶シリコン薄膜トランジスタが形成されており、上記多結晶シリコン層はアモルファスシリコン膜に連続波レーザを走査しながら照射することで結晶化した多結晶シリコン膜をパターニングして得られるものである半導体装置基板において、
上記支持基板の少なくとも一方の面に、上記多結晶シリコン膜よりも前に形成され、上記多結晶シリコン膜による上記支持基板の反りを抑制する層として、上記連続波レーザの走査方向とは垂直な方向を長手方向とするストライプ形状にパターニングされた応力制御層が形成されていることを特徴とする半導体装置基板。 - 上記応力制御層は、上記支持基板における上記多結晶シリコン薄膜トランジスタの形成面と同一側の面のみに形成されていることを特徴とする請求項5に記載の半導体装置基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009034273A JP2010192611A (ja) | 2009-02-17 | 2009-02-17 | 半導体装置基板の製造方法および半導体装置基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009034273A JP2010192611A (ja) | 2009-02-17 | 2009-02-17 | 半導体装置基板の製造方法および半導体装置基板 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010192611A true JP2010192611A (ja) | 2010-09-02 |
Family
ID=42818342
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009034273A Pending JP2010192611A (ja) | 2009-02-17 | 2009-02-17 | 半導体装置基板の製造方法および半導体装置基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010192611A (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8530900B2 (en) | 2011-11-29 | 2013-09-10 | Panasonic Corporation | Method for selectively forming crystalline silicon layer regions above gate electrodes |
JP2021034693A (ja) * | 2019-08-29 | 2021-03-01 | 株式会社ブイ・テクノロジー | レーザアニール装置および結晶化膜の形成方法 |
CN113169127A (zh) * | 2019-05-15 | 2021-07-23 | 华为技术有限公司 | 一种芯片封装装置及其制备方法 |
WO2023028729A1 (en) * | 2021-08-30 | 2023-03-09 | Yangtze Memory Technologies Co., Ltd. | Wafer stress control and semiconductor structure |
US11929119B2 (en) | 2021-06-30 | 2024-03-12 | Yangtze Memory Technologies Co., Ltd. | Three-dimensional memory devices and memory system |
US11996152B2 (en) | 2021-06-30 | 2024-05-28 | Yangtze Memory Technologies Co., Ltd. | Three-dimensional memory devices and methods for forming the same |
US12020750B2 (en) | 2021-09-21 | 2024-06-25 | Yangtze Memory Technologies Co., Ltd. | Three-dimensional memory devices |
-
2009
- 2009-02-17 JP JP2009034273A patent/JP2010192611A/ja active Pending
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8530900B2 (en) | 2011-11-29 | 2013-09-10 | Panasonic Corporation | Method for selectively forming crystalline silicon layer regions above gate electrodes |
CN113169127A (zh) * | 2019-05-15 | 2021-07-23 | 华为技术有限公司 | 一种芯片封装装置及其制备方法 |
JP2021034693A (ja) * | 2019-08-29 | 2021-03-01 | 株式会社ブイ・テクノロジー | レーザアニール装置および結晶化膜の形成方法 |
WO2021039365A1 (ja) * | 2019-08-29 | 2021-03-04 | 株式会社ブイ・テクノロジー | レーザアニール装置および結晶化膜の形成方法 |
US11929119B2 (en) | 2021-06-30 | 2024-03-12 | Yangtze Memory Technologies Co., Ltd. | Three-dimensional memory devices and memory system |
US11996152B2 (en) | 2021-06-30 | 2024-05-28 | Yangtze Memory Technologies Co., Ltd. | Three-dimensional memory devices and methods for forming the same |
WO2023028729A1 (en) * | 2021-08-30 | 2023-03-09 | Yangtze Memory Technologies Co., Ltd. | Wafer stress control and semiconductor structure |
US12020750B2 (en) | 2021-09-21 | 2024-06-25 | Yangtze Memory Technologies Co., Ltd. | Three-dimensional memory devices |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5588740B2 (ja) | Tft−lcdアレイ基板およびその製造方法 | |
US10539836B2 (en) | Display substrate, method of fabricating the same, and display device | |
JP5172178B2 (ja) | 薄膜トランジスタ、それを用いた表示装置、及びそれらの製造方法 | |
WO2018090482A1 (zh) | 阵列基板及其制备方法、显示装置 | |
JP2007005757A (ja) | 薄膜トランジスタ、および、それの製造方法、並びに、液晶表示装置、および、それの製造方法 | |
KR100965259B1 (ko) | 유기전계발광표시장치 및 그의 제조방법 | |
WO2013149477A1 (zh) | 薄膜晶体管、制备该薄膜晶体管的掩模板、阵列基板及显示装置 | |
US10699905B2 (en) | Low-temperature polysilicon (LTPS), thin film transistor (TFT), and manufacturing method of array substrate | |
WO2017177498A1 (zh) | Tft基板及其制作方法 | |
JP2010192611A (ja) | 半導体装置基板の製造方法および半導体装置基板 | |
WO2020224095A1 (zh) | 阵列基板及制备方法、显示装置 | |
WO2017028499A1 (zh) | 低温多晶硅薄膜、薄膜晶体管及各自制备方法、显示装置 | |
WO2015096309A1 (zh) | 薄膜晶体管及其制造方法、阵列基板、显示装置 | |
WO2014046068A1 (ja) | アクティブマトリックス基板、表示装置、及び、その製造方法 | |
JP5032077B2 (ja) | 表示装置及びその製造方法 | |
JP2010243741A (ja) | 薄膜トランジスタアレイ基板、及びその製造方法、並びに液晶表示装置 | |
WO2020047916A1 (zh) | 有机发光二极管驱动背板制造方法 | |
US9041001B2 (en) | Thin film transistor array panel and manufacturing method thereof | |
KR100988084B1 (ko) | 박막 트랜지스터 제조방법 | |
US7528020B2 (en) | Method for forming thin film transistor | |
JP2015046459A (ja) | エッチング方法、電子デバイスの製造方法および偏光板の製造方法 | |
JP5668696B2 (ja) | 薄膜トランジスタ基板の製造方法 | |
US10825930B2 (en) | Thin film transistor and manufacture method thereof | |
JP2007012652A (ja) | 薄膜トランジスタ基板および薄膜トランジスタ基板の製造方法 | |
JP2000029068A (ja) | 液晶表示装置 |