JP5668696B2 - 薄膜トランジスタ基板の製造方法 - Google Patents
薄膜トランジスタ基板の製造方法 Download PDFInfo
- Publication number
- JP5668696B2 JP5668696B2 JP2012005268A JP2012005268A JP5668696B2 JP 5668696 B2 JP5668696 B2 JP 5668696B2 JP 2012005268 A JP2012005268 A JP 2012005268A JP 2012005268 A JP2012005268 A JP 2012005268A JP 5668696 B2 JP5668696 B2 JP 5668696B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- thin film
- silicon nitride
- film
- nitride film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Description
図1は、本発明の薄膜トランジスタ基板の一例を示す平面図であり、図2は図1におけるA−A'断面図である。尚、一部の層については、図1の平面図への図示を省略し、図2の断面図のみに図示してある。
次に、図8の断面工程図に基づいて、薄膜トランジスタ基板の製造方法の第1実施形態を説明する。尚、図8の断面工程図は、図1におけるA−A'断面に相当し、本第1実施形態においては、図1および図2を用いて説明した薄膜トランジスタ基板1の製造を説明する。
次に、薄膜トランジスタ基板の製造方法の第2実施形態を説明する。
次に、薄膜トランジスタ基板の製造方法の第3実施形態を説明する。
Claims (4)
- 窒化シリコン膜とその上部の酸化シリコン膜との積層構造からなるゲート絶縁膜を基板上に形成する工程と、
前記窒化シリコン膜に溝パターンを形成する工程と、
前記ゲート絶縁膜上に半導体薄膜を成膜する工程と、
前記溝パターンを形成した後の前記半導体薄膜を結晶化するアニール処理工程とを含み、
前記窒化シリコン膜中の水素濃度が1%以下となる条件で前記窒化シリコン膜を成膜し、前記アニール処理工程を行い、
前記溝パターンの底部には、前記窒化シリコン膜が残されている
薄膜トランジスタ基板の製造方法。 - 前記窒化シリコン膜中の水素濃度を1%以下とすることにより、前記アニール処理工程での熱ストレスによる基板の反りを防止する
請求項1記載の薄膜トランジスタ基板の製造方法。 - 前記窒化シリコン膜を10nm〜40nmの膜厚で形成する
請求項1または2記載の薄膜トランジスタ基板の製造方法。 - 前記基板はガラス材料からなる
請求項1乃至3のうちいずれか1つに記載の薄膜トランジスタ基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012005268A JP5668696B2 (ja) | 2012-01-13 | 2012-01-13 | 薄膜トランジスタ基板の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012005268A JP5668696B2 (ja) | 2012-01-13 | 2012-01-13 | 薄膜トランジスタ基板の製造方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005187629A Division JP2007012652A (ja) | 2005-06-28 | 2005-06-28 | 薄膜トランジスタ基板および薄膜トランジスタ基板の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012099847A JP2012099847A (ja) | 2012-05-24 |
JP5668696B2 true JP5668696B2 (ja) | 2015-02-12 |
Family
ID=46391336
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012005268A Expired - Fee Related JP5668696B2 (ja) | 2012-01-13 | 2012-01-13 | 薄膜トランジスタ基板の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5668696B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6169856B2 (ja) | 2013-02-13 | 2017-07-26 | 浜松ホトニクス株式会社 | 裏面入射型エネルギー線検出素子 |
JP6251661B2 (ja) * | 2014-09-26 | 2017-12-20 | 株式会社日立製作所 | 超音波トランスデューサ、その製造方法、超音波トランスデューサアレイ及び超音波検査装置 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS644070A (en) * | 1987-06-26 | 1989-01-09 | Hitachi Ltd | Thin film transistor and manufacture thereof |
JPH0717059Y2 (ja) * | 1987-07-31 | 1995-04-19 | 三洋電機株式会社 | 液晶表示パネル用電極基板 |
JP2718119B2 (ja) * | 1988-12-13 | 1998-02-25 | 富士通株式会社 | 薄膜トランジスタ |
JPH039531A (ja) * | 1989-06-07 | 1991-01-17 | Toshiba Corp | 薄膜半導体装置 |
JP2885458B2 (ja) * | 1990-02-27 | 1999-04-26 | 株式会社東芝 | 薄膜トランジスタ |
JP2938121B2 (ja) * | 1990-03-30 | 1999-08-23 | 株式会社東芝 | 薄膜半導体装置の製造方法 |
JPH10189996A (ja) * | 1996-12-20 | 1998-07-21 | Sony Corp | 薄膜半導体装置の製造方法 |
JP2001189461A (ja) * | 1999-10-21 | 2001-07-10 | Matsushita Electric Ind Co Ltd | 薄膜トランジスタ及びそれを用いた液晶表示装置 |
JP4493933B2 (ja) * | 2002-05-17 | 2010-06-30 | 株式会社半導体エネルギー研究所 | 表示装置 |
JP4403354B2 (ja) * | 2002-09-11 | 2010-01-27 | ソニー株式会社 | 薄膜回路基板 |
JP2004327844A (ja) * | 2003-04-25 | 2004-11-18 | Toppan Printing Co Ltd | 窒化シリコン膜、およびその製造方法、ならびに機能デバイス |
-
2012
- 2012-01-13 JP JP2012005268A patent/JP5668696B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2012099847A (ja) | 2012-05-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101383705B1 (ko) | 박막 트랜지스터, 박막 트랜지스터를 포함하는 표시 장치및 그 제조 방법 | |
US9171956B2 (en) | Thin film transistor and display device using the same | |
KR100965259B1 (ko) | 유기전계발광표시장치 및 그의 제조방법 | |
JP2012014099A (ja) | アクティブマトリックス基板、及び液晶装置 | |
TWI447916B (zh) | 顯示裝置 | |
JP5309387B2 (ja) | 半導体層とこの半導体層を用いた半導体装置および表示装置 | |
JP2006317726A (ja) | 断線修正方法及びアクティブマトリックス基板の製造方法並びに表示装置 | |
US8058654B2 (en) | Display device and manufacturing method thereof | |
JP2010192611A (ja) | 半導体装置基板の製造方法および半導体装置基板 | |
JPH08264802A (ja) | 半導体作製方法、薄膜トランジスタ作製方法および薄膜トランジスタ | |
JP5475250B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
JP5668696B2 (ja) | 薄膜トランジスタ基板の製造方法 | |
JP5032077B2 (ja) | 表示装置及びその製造方法 | |
JP2007012652A (ja) | 薄膜トランジスタ基板および薄膜トランジスタ基板の製造方法 | |
KR101763414B1 (ko) | 박막 트랜지스터 및 그것을 구비한 평판 표시 장치 | |
US8530900B2 (en) | Method for selectively forming crystalline silicon layer regions above gate electrodes | |
JP5899533B2 (ja) | 結晶性薄膜の形成方法及び薄膜トランジスタの製造方法 | |
US8441016B2 (en) | Thin-film transistor, display device, and manufacturing method for thin-film transistors | |
KR20080047773A (ko) | 폴리실리콘 박막 트랜지스터 기판 및 그 제조 방법 | |
KR100964230B1 (ko) | 평판표시장치 및 그 제조방법 | |
JP5253990B2 (ja) | 薄膜トランジスタ | |
KR20120000254A (ko) | 간접 열 결정화 박막 트랜지스터 기판 및 그 제조 방법 | |
JP2009283554A (ja) | 半導体装置およびその製造方法 | |
JP2010245438A (ja) | 薄膜トランジスタ、表示装置、及びそれらの製造方法 | |
KR101447998B1 (ko) | 표시 장치의 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130711 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130829 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140402 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140526 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20141118 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20141201 |
|
LAPS | Cancellation because of no payment of annual fees |