JPH039531A - 薄膜半導体装置 - Google Patents

薄膜半導体装置

Info

Publication number
JPH039531A
JPH039531A JP14314489A JP14314489A JPH039531A JP H039531 A JPH039531 A JP H039531A JP 14314489 A JP14314489 A JP 14314489A JP 14314489 A JP14314489 A JP 14314489A JP H039531 A JPH039531 A JP H039531A
Authority
JP
Japan
Prior art keywords
film
substrate
thin film
silicon nitride
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP14314489A
Other languages
English (en)
Inventor
Shiyuuichi Uchikoga
修一 内古閑
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP14314489A priority Critical patent/JPH039531A/ja
Publication of JPH039531A publication Critical patent/JPH039531A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Thin Film Transistor (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の目的〕 −(産業上の利用分野) 本発明はガラスを基板に用いた薄膜半導体装置に係り、
特にアルカリイオンを含むガラスを基板とする薄膜半導
体装置に関する。
(従来の技術) 従来はガラスを基板とした薄膜半導体装置を形成する際
、基板にはナトリウム等の不純物イオンを含まない無ア
ルカリガラスが用いられていた。
これはソーダライムガラス等のアルカリイオンを含むガ
ラスにはナトリウム等の不純物イオンが含まれており、
この不純物イオンが薄膜半導体装置を構成する膜やその
他装置の構成各部に拡散し、Isd−Vg特性等薄膜半
導体装置の特性を劣化させると考えられていたためであ
る。安価であるにもかかわらず性質的にアルカリイオン
を含むガラスは薄膜半導体装置には不適当とされ、その
ため無アルカリガラスが基板として利用されていた。し
かし無アルカリガラスはその製法等により高価であるた
め薄膜半導体装置のコストも当然上ってしまう。特に薄
膜半導体装置をスイッチング素子として用いる液晶表示
装置の場合、大型化が望まれており、少しでもコストを
削減する必要がある。
そこで、アルカリイオンを含む安価なガラスの欠点を補
正してガラス基板に利用する発明がいくつかなされてい
る。
アルカリイオンを組成としてもつガラスを基板に用いた
薄膜半導体装置を形成する際、不純物イオンの拡散を抑
える為にガラス基板にシリコン酸化膜を形成し、コーテ
ィング層を基板に設けることが常套手段となっている。
この種の装置としては例えば特開昭61−128225
号公報が知られている。
しかしシリコン酸化膜のコーティングではガラス基板か
らのナトリウム等の不純物イオンの拡散を十分に抑える
ことができず、信頼性のある液晶表示装置を得ることが
できなかった。
またシリコン酸化膜の代りにシリコン窒化膜を用いた例
もある。ここで不純物の拡散を防ぐという面ではシリコ
ン窒化膜の方がシリコン酸化膜よりも優れている。しか
しシリコン窒化膜をガラス基板全面に残すことは薄膜半
導体装置形成のプロセスとの整合性から困難である。
第5図はゲート絶縁膜が全てシリコン窒化膜である場合
の逆スタッガード型の薄膜トランジスタ(以下TPTと
称す)の構成を示す断面図である。
例えば半導体層(56)としてCVD法を用いたアモル
ファスシリコンを用いたとする。半導体層(56)を島
状にバターニングする際、ゲート絶縁膜(55)を全て
シリコン窒化膜(53a、 53b)のみで形成すると
、シリコン窒化膜(53a、 53b)は半導体層(5
6)であるアモルファスシリコンと同じ形にバターニン
グされてしまい、ガラス基板全面に残すことができない
。この様にシリコン窒化膜(53a、 53b)をガラ
ス基板(51)全面に残すことが従来のシリコン窒化膜
(53a、 53b)の単層膜による方法ではできず、
シリコン窒化膜(53a、 53b)の平坦性を保つこ
とができなかった。
以上2つの組み合わせ例として特開昭61−78165
号公報の様に、ガラス基板に基板側からシリコン酸化膜
を形成し、更にその上にシリコン窒化膜を形成したもの
もある。シリコン酸化膜を基板側に形成することで基板
の荒れを防ぎ、シリコン窒化膜を平坦に形成させること
を目的としたもので、ガラス基板に無アルカリガラスを
用いた場合には効果は大きいが、アルカリガラスを用い
た場合にはガラス基板からのイオンの拡散を防ぐという
効果を充分に得ることはできなかった。
これらのことから従来技術だけでは基板からの不純物拡
散を防止した信頼性のある薄膜半導体装置を得ることは
できなかった。
(発明が解決しようとする課題) 上述した様に、従来の薄膜半導体装置においてはガラス
基板全面に、平坦にガラス基板の不純物イオンの拡散を
十分に抑えるコーティング層を形成することができなか
った。
そこで本発明は不純物イオンを含む安価なガラスを基板
に用いても不純物の拡散を十分に防止するコーティング
層をガラス基板全面に設けることで特性の信頼性のある
薄膜半導体装置を提供することを目的とする。
[発明の構成〕 (課題を解決する為の手段) 上記目的を達成する為に本発明は、ガラスを基板に用い
、その上に金属薄膜電極、ゲート絶縁膜を有する薄膜半
導体装置において、ガラス基板側から基板全面にシリコ
ン窒化膜、シリコン酸化膜の順で薄膜層を構成されてお
り、前記このシリコン窒化膜、シリコン酸化膜の積層膜
若しくはこの積層膜の内のシリコン酸化膜が前記ゲート
膜絶縁膜を兼ねた構成となっている。またこの構成にさ
らにガラス基板と金属薄膜電極との間にシリコン窒化膜
を設けた構成をとってもよい6(作 用) ナトリウム等の不純物イオンを含む安価なガラスを基板
に用いた薄膜半導体装置であっても、基板側からシリコ
ン窒化膜、シリコン酸化膜の順で二層薄膜層を設けるこ
とでガラス基板からの不純物の拡散を充分に抑えること
ができる。また、シリコン窒化股上全面にシリコン酸化
膜を形成しているので、シリコン窒化膜を基板全面に残
すことができ、薄膜半導体装置形成プロセスとの整合性
がはかれる。
さらに、シリコン窒化膜を薄膜半導体装置の金属WI膜
電極の下層薄膜とすることで、ガラス基板と金属薄膜電
極の密着性を改善することもできる。
(実施例) 以下図面を参照して本発明の詳細な説明する。
〈実施例1〉 第1図は本発明を液晶表示装置において実施した1例の
構成を示す断面図である。
液晶表示装置の信頼性を劣化させる様な組成をもつガラ
スを基板0)とし、その上にゲート電極■を設ける。そ
の上にゲート絶縁膜■として、ガラス基板側からシリコ
ン窒化膜(3a)、シリコン酸化膜Ω)、シリコン窒化
膜(3b)の順で堆積し、更に半導体層0、ソース・ド
レインコンタクト層■を堆積させる1次にこの半導体層
0とソース・ドレインコンタクト層■を所望の形にバタ
ーニングし、次いで表示電極(ハ)とソース・ドレイン
電極0を形成する。
ここで実施例1の具体的データを示す。
ナトリウムイオンを約12%含有する安価なソーダライ
ムガラスを基板■とし、その上にスパッタ法により堆積
されたMo−Ta膜2500人をバターニングしゲート
電極■を設ける0次にこれらの上にガラス基板側からC
VD法によりシリコン窒化膜(3a)、シリコン酸化膜
(へ)の順で計3500人堆積させ、ゲート絶縁膜■と
する。この膜厚は電気的絶縁性を確保するためにピンホ
ール等の欠陥も考慮した値であるが、この時基板側から
の不純物の拡散を抑えるシリコン窒化膜(3a)はピン
ホール、欠陥なしに堆積させるには500人は必要であ
り、またシリコン窒化膜(3a)をガラス基板全面に残
す為にシリコン酸化膜に)は1500人程度必要なので
、シリコン窒化膜(3a)の膜厚を500人〜2000
人とする。更にこれらの上にCVd法でシリコン窒化膜
(3b)、半導体層0としてアモルファスシリコンを3
000人、ソース・ドレインコンタクト層■としてリン
をドープしたアモルファスシリコンを500人堆積させ
る。この3つの層をバターニングする際、シリコン酸化
膜に)をエツチングしない為にCF4+O□によるドラ
イエツチングを行えば、シリコン酸化膜(へ)をシリコ
ン窒化膜(3a)のストッパーとして全面に残すことが
できる。その後スパッタ法により1500人堆積された
ITOを表示電極(ハ)としてパタニングし、Mo、A
I金属薄膜を各々500人。
1tim堆積し、ソースドレイン塩pi0として液晶表
示装置のTPTとする。
この様な構成のTPTの特徴は以下の通りである。
■ 基板側のシリコン窒化膜(3a)からソース・ドレ
インコンタクト層■までを真空を破らずに連続して堆積
可能なので、TPTの信頼性及びスループット向上に貢
献することができる ■ シリコン窒化膜(3a)はシリコン酸化膜(イ)と
共にゲート絶縁rJ!i■の役割を果していると共にガ
ラス基板からの不純物イオンの拡散を抑えるコーティン
グの役割を果している ■ 一方、シリコン酸化膜(至)はシリコン窒化膜(3
a)をガラス基板全面に残すストッパーの役割を果して
いる 液晶表示装置の信頼性を劣化させる様な組成をもつ安価
なガラスを基板にしたTPTをその形成プロセスをm雑
にすることなく液晶表示装置に用いることができる。そ
の結果、大型液晶表示装置をコメトを従来捏上げること
なく提供することも可能となる。
第6図にガラス基板の基板側からシリコン酸化膜、シリ
コン窒化膜の順に堆積した従来技術に依った場合のドレ
イン電流−ゲート電圧曲線を破線で、本発明に依った場
合のドレイン電流−ゲート電圧を実線で示している。同
図によれば、本発明によりオン−オフ化、ドレイン電流
の立ち上りが改善されたことがわかる。
〈実施M2> 第2図も請求項2記載の本発明を液晶表示装置において
実施した1例の構成を示す断面図である。
第1図に示されている前述の実施例と異なる点はガラス
基板(21)からの不純物の拡散を抑える役割をしてい
るシリコン窒化膜(23a)をゲート電極(22)の下
に設けたことである。この場合にもシリコン窒化膜(2
3a)の膜厚は500人〜2000人必要である。ゲー
ト電極(22)に用いる金属と、ガラス基板(21)の
組み合わせによっては密着性の悪いものがある。例えば
タングステン、モリブデン、銅等は空気中で酸化されや
すく、これらの金属の空気中での最高加工温度はタング
ステンが300℃、モリブデンが200℃、銅が100
℃となっており、また基板に用いるガラスはほう硅酸ガ
ラス系かソーダガラス系かなど、ガラスの種類によって
最高温度が異ってくる。この様なTPTのゲート電極(
22)とガラス基板(21)の密着性の問題点を第2図
に示した実施例によって改善することができる。
この様な構成のTPTにおいては、第2図に示している
様な逆スタッガード型である必要はなく、例えばスタッ
ガード型やコプラナー型の様に半導体層がガラス基板に
接する様な構造をしたものであっても電気的特性に問題
のないTPTを提供することができる。
〈実施例3〉 第3図は請求項1記載の本発明の実施例の1つの構成を
示す断面図である。実施例1,2との相違点は、半導体
層(36)の上にシリコン窒化膜(33)を設けた点で
ある。
この様な例の場合も基板に用いるガラスと、ゲート電極
とする金属の密着性が悪い時には、実施例2と同様シリ
コン窒化膜をゲート電極の下にも設けることができる。
〈実施例4〉 第4図は本発明を用いたフォトコンダクション型イメー
ジセンサTFTの断面図である。フォトコンダクション
型イメージセンサには従来基板として無アルカリガラス
が用いられていたが1図に示している様にゲート電極(
42)の上にゲート絶縁膜としてシリコン窒化膜(43
) 、シリコン酸化膜(44)の二層膜を設けることで
、基板に安価なイオンガラスを利用することができる。
〔発明の効果〕
以上詳述した様に1本発明によれば、薄膜半導体装置の
ガラス基板側からシリコン窒化膜、シリコン酸化膜の順
で薄膜層を形成することで、ガラス基板からの不純物の
拡散を全面的に抑えることが可能となり、不純物イオン
を含む安価なアルカリガラスを基板に用いても、特性の
劣化していない信頼性の高い薄膜半導体装置を複雑な形
成プロセスを経ることなく提供することができる。
【図面の簡単な説明】
第1図は本発明の薄膜半導体装置の第1の実施例の構成
を示す断面図、第2図は第2の実施例の構成を示す断面
図、第3図は第3の実施例の構成を示す断面図、第4図
は第4の実施例の構成を示す断面図、第5図は従来の薄
膜半導体装置の構成を示す断面図、第6図は第1の実施
例と従来例のドレイン電流−ゲート電圧を示した特性図
である。 1、2.31.41.51   ガラス基板2、22.
32.42.52   ゲート電極3a、 3b、 2
3a、 23b、 33a、 33b、 33c、 4
3.53a、 53bシリコン窒化膜 4 、24.34.44     シリコン酸化膜5、
25.35.55     ゲート絶縁膜6 、26.
36.46.56   半導体層7、27.37.47
.57   ソース・ドレインコンタクト層8、28.
38 9 、29.39.49.59 0 01 02 03 表示電極 ソース・ドレイン電極 ブロック電極 絶縁層 反射層 マトリックス駆動線

Claims (2)

    【特許請求の範囲】
  1. (1)ガラスを基板に用い、その上に金属薄膜電極、ゲ
    ート絶縁膜を有する薄膜半導体装置において、前記ガラ
    スを基板全面に基板側からシリコン窒化膜、シリコン酸
    化膜の順で薄膜層が形成されており、前記シリコン窒化
    膜と前記シリコン酸化膜の積層膜若しくは積層膜の内の
    シリコン酸化膜が前記ゲート絶縁膜を兼ねていることを
    特徴とする薄膜半導体装置。
  2. (2)前記基板と前記金属薄膜電極との間にシリコン窒
    化膜を設けたことを特徴とする請求項1記載の薄膜半導
    体装置。
JP14314489A 1989-06-07 1989-06-07 薄膜半導体装置 Pending JPH039531A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14314489A JPH039531A (ja) 1989-06-07 1989-06-07 薄膜半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14314489A JPH039531A (ja) 1989-06-07 1989-06-07 薄膜半導体装置

Publications (1)

Publication Number Publication Date
JPH039531A true JPH039531A (ja) 1991-01-17

Family

ID=15331957

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14314489A Pending JPH039531A (ja) 1989-06-07 1989-06-07 薄膜半導体装置

Country Status (1)

Country Link
JP (1) JPH039531A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4997360A (en) * 1988-04-23 1991-03-05 Sumitomo Electric Industries, Ltd. Apparatus for manufacturing heat-shrinkable resin tube
JP2001089190A (ja) * 1991-03-27 2001-04-03 Semiconductor Energy Lab Co Ltd 薄膜トランジスタ
WO2001029898A1 (fr) * 1999-10-21 2001-04-26 Matsushita Electric Industrial Co., Ltd. Transistor en couches minces, procede de fabrication associe et afficheur lcd a transistor en couches minces
US7855106B2 (en) 1991-08-26 2010-12-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for forming the same
JP2012099847A (ja) * 2012-01-13 2012-05-24 Sony Corp 薄膜トランジスタ基板の製造方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4997360A (en) * 1988-04-23 1991-03-05 Sumitomo Electric Industries, Ltd. Apparatus for manufacturing heat-shrinkable resin tube
JP2001089190A (ja) * 1991-03-27 2001-04-03 Semiconductor Energy Lab Co Ltd 薄膜トランジスタ
US7855106B2 (en) 1991-08-26 2010-12-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for forming the same
WO2001029898A1 (fr) * 1999-10-21 2001-04-26 Matsushita Electric Industrial Co., Ltd. Transistor en couches minces, procede de fabrication associe et afficheur lcd a transistor en couches minces
US6974972B1 (en) 1999-10-21 2005-12-13 Matsushita Electric Industrial Co., Ltd. Thin-film transistor, and liquid crystal display device using the same
CN1319177C (zh) * 1999-10-21 2007-05-30 松下电器产业株式会社 薄膜晶体管、其制造方法以及使用它的液晶装置和衬底
JP2012099847A (ja) * 2012-01-13 2012-05-24 Sony Corp 薄膜トランジスタ基板の製造方法

Similar Documents

Publication Publication Date Title
JP2508851B2 (ja) 液晶表示素子用アクティブマトリクス基板とその製造方法
JP2776083B2 (ja) 液晶表示装置およびその製造方法
JP2001125134A (ja) アクティブマトリクス基板及びその製造方法
US5864149A (en) Staggered thin film transistor with transparent electrodes and an improved ohmic contact structure
JPS6270817A (ja) 薄膜電界効果トランジスタ・マトリクス・アドレス形液晶表示装置用の構造とその製造方法
JPH1195256A (ja) アクティブマトリクス基板
JPH01102434A (ja) マトリックス型液晶表示パネル
JPH039531A (ja) 薄膜半導体装置
US5877083A (en) Method of manufacturing a semiconductor device
JPH0690372B2 (ja) 液晶表示素子
JPH03126921A (ja) 液晶表示装置
JP3053093B2 (ja) アクティブマトリクス液晶表示装置
JP2001358212A (ja) 電極基板の製造方法、並びにこの製造方法により製造された電極基板、これを用いた液晶装置
JPS60261174A (ja) マトリツクスアレ−
JPS61145582A (ja) 表示装置
JP3167817B2 (ja) アクティブマトリックス型液晶表示装置
JPH08262492A (ja) 液晶表示装置
JPH0425700B2 (ja)
JPS62124530A (ja) 液晶表示素子
JP2506067B2 (ja) 透過型液晶表示装置
JP2808742B2 (ja) Tftパネルおよびその製造方法
JPH0922024A (ja) 液晶表示装置
JP2656555B2 (ja) 薄膜トランジスタならびにそれを用いたアクティブマトリクス回路基板と画像表示装置
JP2818013B2 (ja) 薄膜トランジスタ装置およびその装置を製造する方法
JPH02137826A (ja) 透過型アクティブマトリクス液晶表示装置