JPS6270817A - 薄膜電界効果トランジスタ・マトリクス・アドレス形液晶表示装置用の構造とその製造方法 - Google Patents
薄膜電界効果トランジスタ・マトリクス・アドレス形液晶表示装置用の構造とその製造方法Info
- Publication number
- JPS6270817A JPS6270817A JP61180271A JP18027186A JPS6270817A JP S6270817 A JPS6270817 A JP S6270817A JP 61180271 A JP61180271 A JP 61180271A JP 18027186 A JP18027186 A JP 18027186A JP S6270817 A JPS6270817 A JP S6270817A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- gate
- silicon
- disposed
- aluminum
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 46
- 239000004973 liquid crystal related substance Substances 0.000 title claims description 29
- 230000005669 field effect Effects 0.000 title claims description 22
- 238000004519 manufacturing process Methods 0.000 title claims description 22
- 239000010409 thin film Substances 0.000 title claims description 21
- 239000011159 matrix material Substances 0.000 title claims description 8
- 239000010410 layer Substances 0.000 claims description 100
- 229910052782 aluminium Inorganic materials 0.000 claims description 46
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 46
- 239000000463 material Substances 0.000 claims description 42
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 37
- 239000000758 substrate Substances 0.000 claims description 24
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 claims description 20
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 16
- 238000000576 coating method Methods 0.000 claims description 16
- 229910052710 silicon Inorganic materials 0.000 claims description 16
- 239000010703 silicon Substances 0.000 claims description 16
- 239000011248 coating agent Substances 0.000 claims description 15
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 14
- 238000001465 metallisation Methods 0.000 claims description 13
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical group N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 13
- 238000000151 deposition Methods 0.000 claims description 12
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 10
- 230000008021 deposition Effects 0.000 claims description 10
- 239000010936 titanium Substances 0.000 claims description 10
- 229910052719 titanium Inorganic materials 0.000 claims description 10
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 7
- 229910052750 molybdenum Inorganic materials 0.000 claims description 7
- 239000011733 molybdenum Substances 0.000 claims description 7
- 230000001681 protective effect Effects 0.000 claims description 7
- QTBSBXVTEAMEQO-UHFFFAOYSA-N Acetic acid Chemical compound CC(O)=O QTBSBXVTEAMEQO-UHFFFAOYSA-N 0.000 claims description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 6
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 claims description 6
- 239000004065 semiconductor Substances 0.000 claims description 6
- 238000004544 sputter deposition Methods 0.000 claims description 6
- 229910052751 metal Inorganic materials 0.000 claims description 5
- 239000002184 metal Substances 0.000 claims description 5
- 238000000059 patterning Methods 0.000 claims description 5
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 claims description 4
- 238000005566 electron beam evaporation Methods 0.000 claims description 3
- 238000005530 etching Methods 0.000 claims description 3
- 238000001020 plasma etching Methods 0.000 claims description 3
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 claims description 2
- 229910000147 aluminium phosphate Inorganic materials 0.000 claims description 2
- 229910017604 nitric acid Inorganic materials 0.000 claims description 2
- 239000000377 silicon dioxide Substances 0.000 claims description 2
- 235000012239 silicon dioxide Nutrition 0.000 claims description 2
- 238000002161 passivation Methods 0.000 claims 3
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims 1
- 229910003437 indium oxide Inorganic materials 0.000 claims 1
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(iii) oxide Chemical compound [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 claims 1
- 239000011241 protective layer Substances 0.000 claims 1
- 238000007740 vapor deposition Methods 0.000 claims 1
- 238000001039 wet etching Methods 0.000 claims 1
- 239000007772 electrode material Substances 0.000 description 11
- 230000000694 effects Effects 0.000 description 6
- 230000003287 optical effect Effects 0.000 description 5
- 230000008569 process Effects 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 235000013351 cheese Nutrition 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- 150000004767 nitrides Chemical class 0.000 description 3
- 239000002210 silicon-based material Substances 0.000 description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 238000006731 degradation reaction Methods 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 238000004381 surface treatment Methods 0.000 description 2
- 238000000637 aluminium metallisation Methods 0.000 description 1
- 239000007864 aqueous solution Substances 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000005253 cladding Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 239000000975 dye Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 230000002650 habitual effect Effects 0.000 description 1
- 238000005984 hydrogenation reaction Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- SBEQWOXEGHQIMW-UHFFFAOYSA-N silicon Chemical compound [Si].[Si] SBEQWOXEGHQIMW-UHFFFAOYSA-N 0.000 description 1
- 238000005728 strengthening Methods 0.000 description 1
- XOLBLPGZBRYERU-UHFFFAOYSA-N tin dioxide Chemical compound O=[Sn]=O XOLBLPGZBRYERU-UHFFFAOYSA-N 0.000 description 1
- 229910001887 tin oxide Inorganic materials 0.000 description 1
- 239000012780 transparent material Substances 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78651—Silicon transistors
- H01L29/7866—Non-monocrystalline silicon transistors
- H01L29/78663—Amorphous silicon transistors
- H01L29/78669—Amorphous silicon transistors with inverted-type structure, e.g. with bottom gate
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F2202/00—Materials and properties
- G02F2202/10—Materials and properties semiconductor
- G02F2202/103—Materials and properties semiconductor a-Si
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Nonlinear Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Mathematical Physics (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
発明の背景
この発明は全般的にマトリクス・アドレス形液晶表示装
置に用いられる薄膜電界効果トランジスタの構造とその
製造方法に関する。更に具体的に云えば、この発明は電
界効果トランジスタ（ＦＥＴ）の製造方法と構造に特定
の材料を利用することに関する。更に特定すれば、この
発明は非晶質シリコン上のアルミニウム接点と、透明な
電極材料としての酸化インジウム錫の間の材料の両立性
の聞届を解決することに関する。
置に用いられる薄膜電界効果トランジスタの構造とその
製造方法に関する。更に具体的に云えば、この発明は電
界効果トランジスタ（ＦＥＴ）の製造方法と構造に特定
の材料を利用することに関する。更に特定すれば、この
発明は非晶質シリコン上のアルミニウム接点と、透明な
電極材料としての酸化インジウム錫の間の材料の両立性
の聞届を解決することに関する。
典型的には液晶表示装置は、１対の平坦なパネル間に所
定量の液晶材料を収容して、その外側の縁を密封するこ
とによって構成される。こういう液晶材料は典型的には
２種類に大別される。即ち、ダイクロイック染料とゲス
ト／ホスト系又は捩りネマチック材料である。一般的に
平坦なパネルの内面には予定のパターンで透明な電極材
料が配置されている。１つのパネルは１個の透明な「大
地平面」電極によって完全に覆われる場合が多い。
定量の液晶材料を収容して、その外側の縁を密封するこ
とによって構成される。こういう液晶材料は典型的には
２種類に大別される。即ち、ダイクロイック染料とゲス
ト／ホスト系又は捩りネマチック材料である。一般的に
平坦なパネルの内面には予定のパターンで透明な電極材
料が配置されている。１つのパネルは１個の透明な「大
地平面」電極によって完全に覆われる場合が多い。
反対側のパネルには、この明細書で「画素」電極と呼ぶ
透明な電極の配列が設けられる。この為、液晶表示装置
の典型的なセルは、画素電極と大地電極の間に配置され
た液晶材料を含んでいて、これか事実上透明な前側及び
後側パネルの間に配置されたキャパシタ形の構造を構成
する。然し、一般的に２つのパネルとその上に配置され
る電極の内、一方が透明であることしか要求されない。
透明な電極の配列が設けられる。この為、液晶表示装置
の典型的なセルは、画素電極と大地電極の間に配置され
た液晶材料を含んでいて、これか事実上透明な前側及び
後側パネルの間に配置されたキャパシタ形の構造を構成
する。然し、一般的に２つのパネルとその上に配置され
る電極の内、一方が透明であることしか要求されない。
動作について説明すると、液晶材料の両側にある電極の
間に印加された電圧により、液晶材料の配向が影響を受
ける。典型的には、画素電極に印加された電圧が液晶材
料の光学的な性質を変える。
間に印加された電圧により、液晶材料の配向が影響を受
ける。典型的には、画素電極に印加された電圧が液晶材
料の光学的な性質を変える。
この光学的な変化により、液晶表示（ＬＣＤ）スクリー
ンに情報が表示される。普通のデジタル・ウォッチの表
示装置及びあるミニチュア・テレビジョン受像機に使わ
れる更に最近のＬＣＤ表示スクリーンでは、反射光の変
化によって可視効果が発生されるのが典型的である。然
し、透明な前側及び後側電極と透明な電極とを利用する
ことにより、透過効果によって可視効果を発生すること
も出来る。蛍光灯形の装置を含めて、表示装置に別々に
給電される光源を用いることにより、こういう透過効果
を容易にすることが出来る。画素電極の配列と整合する
モザイク形カラー・フィルタを用いることにより、ＬＣ
Ｄ表示スクリーンを用いてカラー像を発生することも出
来る。ある構造は、可視効果を強める為に又は所望の可
視効果を得る為に、偏光フィルタを用いることがある。
ンに情報が表示される。普通のデジタル・ウォッチの表
示装置及びあるミニチュア・テレビジョン受像機に使わ
れる更に最近のＬＣＤ表示スクリーンでは、反射光の変
化によって可視効果が発生されるのが典型的である。然
し、透明な前側及び後側電極と透明な電極とを利用する
ことにより、透過効果によって可視効果を発生すること
も出来る。蛍光灯形の装置を含めて、表示装置に別々に
給電される光源を用いることにより、こういう透過効果
を容易にすることが出来る。画素電極の配列と整合する
モザイク形カラー・フィルタを用いることにより、ＬＣ
Ｄ表示スクリーンを用いてカラー像を発生することも出
来る。ある構造は、可視効果を強める為に又は所望の可
視効果を得る為に、偏光フィルタを用いることがある。
ＬＣＤ表示装置の個々の画素を逐次的にターンオン及び
ターンオフする為に、種々の電気的な機構が用いられて
いる。例えば、この目的の為に金属酸化物バリスタ装置
が使われてきた。然し、薄膜半導体スイッチ素子を利用
するのがこの発明では最も適切である。特に、この発明
のスイッチ素子は非晶質シリコン層を用いた薄膜電界効
果トランジスタで構成される。ＬＣＤ装置では、こうい
う装置は、その寸法を小さくすることが出来ること、消
費電力が少ないこと、スイッチング速度、製造の容易さ
並びに普通のＬＣＤ構造との両立性の点で好ましい。然
し、ある所望の半導体スイッチ素子構造の製造方法は、
透明なＬＣＤＮ極に成る材料を用いることと両立しない
ことが判った。
ターンオフする為に、種々の電気的な機構が用いられて
いる。例えば、この目的の為に金属酸化物バリスタ装置
が使われてきた。然し、薄膜半導体スイッチ素子を利用
するのがこの発明では最も適切である。特に、この発明
のスイッチ素子は非晶質シリコン層を用いた薄膜電界効
果トランジスタで構成される。ＬＣＤ装置では、こうい
う装置は、その寸法を小さくすることが出来ること、消
費電力が少ないこと、スイッチング速度、製造の容易さ
並びに普通のＬＣＤ構造との両立性の点で好ましい。然
し、ある所望の半導体スイッチ素子構造の製造方法は、
透明なＬＣＤＮ極に成る材料を用いることと両立しない
ことが判った。
具体的に云うと、モリブデンの様な普通の電極材料は、
非晶質シリコンとの結合がそれ程良くなく、パターンを
定めるのは一層困難であることがあるので、非晶質シリ
コンを用いて製造されるＦＥＴのソース及びドレイン電
極として、アルミニウム層を用いるのが望ましいことが
判った。発明者の研究によると、真性シリコンに対する
良好なソース及びドレイン接点は、アルミニウムのメタ
ライズを用いることによって最も確実に得られることが
判った。都合の悪いことに、ＬＣＤ配列を製造しようと
して、アルミニウムと酸化インジウム錫（ＩＴＯ）の画
素電極の間に材料の両立性の問題があることが判った。
非晶質シリコンとの結合がそれ程良くなく、パターンを
定めるのは一層困難であることがあるので、非晶質シリ
コンを用いて製造されるＦＥＴのソース及びドレイン電
極として、アルミニウム層を用いるのが望ましいことが
判った。発明者の研究によると、真性シリコンに対する
良好なソース及びドレイン接点は、アルミニウムのメタ
ライズを用いることによって最も確実に得られることが
判った。都合の悪いことに、ＬＣＤ配列を製造しようと
して、アルミニウムと酸化インジウム錫（ＩＴＯ）の画
素電極の間に材料の両立性の問題があることが判った。
アルミニウム、ＩＴＯ，エッチャント、レジスト現像剤
又はその他の水溶液が同時に接触している時、酸化イン
ジウム錫（ＩＴｏ）の画素電極が劣化する。その結果、
酸化インジウム錫層が「スイス・チーズ」形になる。こ
の為、この発明で取上げる問題は、出来るだけ少ないマ
スク工程を用いて、簡単な方法で、材料の両立性の問題
を避けながら、アルミニウム層のソース及びドレイン接
点材料の利点を生かすことが出来る様にする方法を工夫
することである。一般的に、プロセスが複雑になればな
る程、その結果得られた装置の信頼性が低く、プロセス
の歩留りが低下するから、マスク工程の数は少なくする
ことが希望される。
又はその他の水溶液が同時に接触している時、酸化イン
ジウム錫（ＩＴｏ）の画素電極が劣化する。その結果、
酸化インジウム錫層が「スイス・チーズ」形になる。こ
の為、この発明で取上げる問題は、出来るだけ少ないマ
スク工程を用いて、簡単な方法で、材料の両立性の問題
を避けながら、アルミニウム層のソース及びドレイン接
点材料の利点を生かすことが出来る様にする方法を工夫
することである。一般的に、プロセスが複雑になればな
る程、その結果得られた装置の信頼性が低く、プロセス
の歩留りが低下するから、マスク工程の数は少なくする
ことが希望される。
非晶質シリコン電界効果トランジスタについて述べた文
献は非常に多数ある。アルミニウムのソース及びドレイ
ンを用いたＦＥＴを記述するある文献は装置の性質につ
いて論じているが、表示装置に用いる場合については単
に示唆しているに過ぎない。表示装置の用途について説
明した他の文献は、ソース及びドレインの材料を特定し
ないのが典型的であり、断面を示しているが、これから
、同じ様なソース及びドレインとＩＴＯの材料の両立性
の問題が起こっていることが判る。こういう装置、並び
に発明者が考慮に入れたその他の装置に使われる方法に
伴なう問題は、８回もの多数のマスク工程を必要とする
ことであり、この為ＬＣＤ装置の生産の歩留りを高くす
る為には、極めてきれいな処理環境が必要であることで
ある。表示装置の寸法及び複雑さが高まるにつれ、こう
いう歩留りの問題は一層重要になる。
献は非常に多数ある。アルミニウムのソース及びドレイ
ンを用いたＦＥＴを記述するある文献は装置の性質につ
いて論じているが、表示装置に用いる場合については単
に示唆しているに過ぎない。表示装置の用途について説
明した他の文献は、ソース及びドレインの材料を特定し
ないのが典型的であり、断面を示しているが、これから
、同じ様なソース及びドレインとＩＴＯの材料の両立性
の問題が起こっていることが判る。こういう装置、並び
に発明者が考慮に入れたその他の装置に使われる方法に
伴なう問題は、８回もの多数のマスク工程を必要とする
ことであり、この為ＬＣＤ装置の生産の歩留りを高くす
る為には、極めてきれいな処理環境が必要であることで
ある。表示装置の寸法及び複雑さが高まるにつれ、こう
いう歩留りの問題は一層重要になる。
これに関連した論文としては、下記のものがある。アプ
ライド・フィジックス誌、第２６巻第８３頁乃至第８６
頁（１９８１年）所載のＡ、 Ｊ。
ライド・フィジックス誌、第２６巻第８３頁乃至第８６
頁（１９８１年）所載のＡ、 Ｊ。
スネル他の論文「非晶質シリコン電界効果トランジスタ
及び集積回路の応用」、アプライド・フィジックス・レ
ターズ誌、第３８巻第１０号（１９８１年５月号）所載
のＭ、Ｊ、バラエルの論文「非晶質シリコン−窒化シリ
コン薄膜トランジスタ」、ヒユーレットφパッカードΦ
ジャーナル所載のＭ、モーリン及びＭ、ルコンテレック
の論文「平坦パネル表示装置用のシリコンＴＦＴ」、ア
プライド・フィジックス誌、第２４巻第３５７頁乃至第
３６２頁（１９８１年）所載のＧ、 Ｊ、スネル他の
論文「アドレス可能な液晶表示パネルに於ける非晶質シ
リコン電界効果トランジスタの応用」、プロシーディン
ゲス・オブ・ザ・サード・インターナショナル・ディス
プレイ・リサーチ・コンファレンス、ＳＩＤ及びＩＴＥ
、論文番号５゜３（１８３年１０月）所載のＭ、スガタ
他の論文ｒＴＦＴ−アドレス形液体カラー表示装置」、
及びアプライド・フィジックス−レターズ誌、第３６巻
第９号（１９８０年５月号）所載のＨ，ハガマ及びＭ、
マツムラの論文「非晶質シリコン薄膜金属酸化物半導体
トランジスタ」。
及び集積回路の応用」、アプライド・フィジックス・レ
ターズ誌、第３８巻第１０号（１９８１年５月号）所載
のＭ、Ｊ、バラエルの論文「非晶質シリコン−窒化シリ
コン薄膜トランジスタ」、ヒユーレットφパッカードΦ
ジャーナル所載のＭ、モーリン及びＭ、ルコンテレック
の論文「平坦パネル表示装置用のシリコンＴＦＴ」、ア
プライド・フィジックス誌、第２４巻第３５７頁乃至第
３６２頁（１９８１年）所載のＧ、 Ｊ、スネル他の
論文「アドレス可能な液晶表示パネルに於ける非晶質シ
リコン電界効果トランジスタの応用」、プロシーディン
ゲス・オブ・ザ・サード・インターナショナル・ディス
プレイ・リサーチ・コンファレンス、ＳＩＤ及びＩＴＥ
、論文番号５゜３（１８３年１０月）所載のＭ、スガタ
他の論文ｒＴＦＴ−アドレス形液体カラー表示装置」、
及びアプライド・フィジックス−レターズ誌、第３６巻
第９号（１９８０年５月号）所載のＨ，ハガマ及びＭ、
マツムラの論文「非晶質シリコン薄膜金属酸化物半導体
トランジスタ」。
発明の要約
この発明の好ましい実施例では、薄膜電界効果トランジ
スタを製造する方法が、チタンをゲート電極材料に用い
、酸化インジウム錫を画素電極材料に用い、ソース及び
ドレイン電極を非晶質シリコン面に結合する手段として
アルミニウムを用いる多数の工程からなる方法である。
スタを製造する方法が、チタンをゲート電極材料に用い
、酸化インジウム錫を画素電極材料に用い、ソース及び
ドレイン電極を非晶質シリコン面に結合する手段として
アルミニウムを用いる多数の工程からなる方法である。
この発明の方法では、絶縁基板の上にゲート・メタライ
ズ層のパターンを配置する。材料の両立性の理由で、ゲ
ート層はチタンで構成される。次に、基板の上に酸化イ
ンジウム錫の画素電極のパターンを配置した後、窒化シ
リコンのような保護絶縁層、非晶質シリコン層及びアル
ミニウム層を配置する。アルミニウム層のパターンを定
めて、アイランド構造を形成し、これが最終的にＦＥＴ
のソース及びドレイン部分を構成する。こ＼で、窒化シ
リコン層が酸化インジウム錫の上の所定位置にある状態
でアルミニウム層のパターンを定め、こうして画素電極
を上に述べた「スイス・チーズ」効果から保護している
ことに注意する必要がある。その後、窒化シリコン層及
び非晶質シリコン層もパターンを定めて、アルミニウム
のソース及びドレインのパターンを含むアイランドを形
成し、こうして形成された各々のアイランドが窒化シリ
コン層、非晶質シリコン層及びアルミニウム層を含む構
造を作る。その後、基板の上にソース及びドレイン・メ
タライズ層を適用し、この層のパターンを定めて、アル
ミニウムと電気的に接続されたソース及びドレイン接点
を設け、それと同時に、ソース及びドレイン電極のパタ
ーンを定めることによって、ソース（データ）及びドレ
イン線が形成される。
ズ層のパターンを配置する。材料の両立性の理由で、ゲ
ート層はチタンで構成される。次に、基板の上に酸化イ
ンジウム錫の画素電極のパターンを配置した後、窒化シ
リコンのような保護絶縁層、非晶質シリコン層及びアル
ミニウム層を配置する。アルミニウム層のパターンを定
めて、アイランド構造を形成し、これが最終的にＦＥＴ
のソース及びドレイン部分を構成する。こ＼で、窒化シ
リコン層が酸化インジウム錫の上の所定位置にある状態
でアルミニウム層のパターンを定め、こうして画素電極
を上に述べた「スイス・チーズ」効果から保護している
ことに注意する必要がある。その後、窒化シリコン層及
び非晶質シリコン層もパターンを定めて、アルミニウム
のソース及びドレインのパターンを含むアイランドを形
成し、こうして形成された各々のアイランドが窒化シリ
コン層、非晶質シリコン層及びアルミニウム層を含む構
造を作る。その後、基板の上にソース及びドレイン・メ
タライズ層を適用し、この層のパターンを定めて、アル
ミニウムと電気的に接続されたソース及びドレイン接点
を設け、それと同時に、ソース及びドレイン電極のパタ
ーンを定めることによって、ソース（データ）及びドレ
イン線が形成される。
ソース又はドレイン線の一方が個々の画素電極と電気的
に接触する様に接続され、ＦＥＴのこれらの２つの電極
の他方がデータ線に接続される。ゲート電極がゲート駆
動線に接続される。
に接触する様に接続され、ＦＥＴのこれらの２つの電極
の他方がデータ線に接続される。ゲート電極がゲート駆
動線に接続される。
従って、この発明の目的は、薄膜電界効果トランジスタ
を製造する方法を提供することである。
を製造する方法を提供することである。
この発明の別の目的は、液晶表示装置の製造に関連して
、薄膜電界効果トランジスタの構造とその製造方法を提
供することである。
、薄膜電界効果トランジスタの構造とその製造方法を提
供することである。
この発明の別の目的は、その下にある非晶質シリコン材
料に対するソース及びドレイン・メタライズ部の接触を
改善した能動マトリクス形ＬＣＤ表示装置を提供するこ
とである。
料に対するソース及びドレイン・メタライズ部の接触を
改善した能動マトリクス形ＬＣＤ表示装置を提供するこ
とである。
この発明の別の目的は、ＬＣＤ装置の画素電極の劣化を
少なくする様に、薬品の両立性、特にエッチャントに対
する両立性を持つ材料、構造及び方法を提供することで
ある。
少なくする様に、薬品の両立性、特にエッチャントに対
する両立性を持つ材料、構造及び方法を提供することで
ある。
最後に、これに限らないが、この発明の目的は、製造の
歩留りを高くし、部品及び表示装置の信頼性を一層高く
する様な、薄膜電界効果トランジスタ及び関連したＬＣ
Ｄ表示装置を製造する方法と構造を提供することである
。
歩留りを高くし、部品及び表示装置の信頼性を一層高く
する様な、薄膜電界効果トランジスタ及び関連したＬＣ
Ｄ表示装置を製造する方法と構造を提供することである
。
この発明の要旨は特許請求の範囲に具体的且つ明確に記
載しであるが、この発明自体の構成、作用及びその他の
目的並びに利点は、以下図面について説明する所から最
もよく理解されよう。
載しであるが、この発明自体の構成、作用及びその他の
目的並びに利点は、以下図面について説明する所から最
もよく理解されよう。
発明の詳細な説明
第１図はマトリクス・アドレス形液晶表示装置回路の回
路図である。特に、画素電極１６のＮＸ間個の配列とそ
れに関連したＦＥＴスイッチング素子５０が示されてい
る。行ｉにあるスイッチング素子のゲート電極がゲート
駆動線Ｇ、に接続される。同様に、各列ｊにあるソース
電極がデータ線又はソース線Ｓ、に接続される。この図
では、ｊは１乃至Ｍでありｉは１乃至Ｎである。然し、
多くのＦＥＴ構造はソース及びドレインの性質が対称的
であり、多くの場合、ソースとドレインの接続を逆にし
てもよいことを承知されたい。然し、第１図は特に各々
の画素電極１６が関連したスイッチング素子すなわちＦ
ＥＴのドレインに接続されることを示している。動作に
ついて説明すると、ゲート線Ｇ、及びデータ線Ｓ、に適
当な信号を同時に印加することにより、１番目の行及び
ｊ番目の列にある画素がオンに切換えられる。これによ
って画素電極１６に電圧が印加され、それがこの画素電
極１６と大地平面電極又は対向電極（第１図では見えな
い）の間に配置された液晶材料の光学的な性質を変える
様に作用する。画素電極１６は酸化シンジウム錫の様な
透明な導電材料で構成される。しかし、従来行なわれて
いる様な非晶質シリコン電界効果トランジスタの処理は
、非晶質シリコンとの電気的な接触を高めるのに特に役
立つアルミニウムに対するエッチャントを使うこと＼両
立しない。従って、非晶質シリコンＦＥＴ構造で望まし
い材料成分によっては、画素電極材料として酸化インジ
ウム錫を用いる液晶表示装置にこういうＦＥＴ構造を使
う場合には、処理及び製造上の難点が生ずることが判る
。
路図である。特に、画素電極１６のＮＸ間個の配列とそ
れに関連したＦＥＴスイッチング素子５０が示されてい
る。行ｉにあるスイッチング素子のゲート電極がゲート
駆動線Ｇ、に接続される。同様に、各列ｊにあるソース
電極がデータ線又はソース線Ｓ、に接続される。この図
では、ｊは１乃至Ｍでありｉは１乃至Ｎである。然し、
多くのＦＥＴ構造はソース及びドレインの性質が対称的
であり、多くの場合、ソースとドレインの接続を逆にし
てもよいことを承知されたい。然し、第１図は特に各々
の画素電極１６が関連したスイッチング素子すなわちＦ
ＥＴのドレインに接続されることを示している。動作に
ついて説明すると、ゲート線Ｇ、及びデータ線Ｓ、に適
当な信号を同時に印加することにより、１番目の行及び
ｊ番目の列にある画素がオンに切換えられる。これによ
って画素電極１６に電圧が印加され、それがこの画素電
極１６と大地平面電極又は対向電極（第１図では見えな
い）の間に配置された液晶材料の光学的な性質を変える
様に作用する。画素電極１６は酸化シンジウム錫の様な
透明な導電材料で構成される。しかし、従来行なわれて
いる様な非晶質シリコン電界効果トランジスタの処理は
、非晶質シリコンとの電気的な接触を高めるのに特に役
立つアルミニウムに対するエッチャントを使うこと＼両
立しない。従って、非晶質シリコンＦＥＴ構造で望まし
い材料成分によっては、画素電極材料として酸化インジ
ウム錫を用いる液晶表示装置にこういうＦＥＴ構造を使
う場合には、処理及び製造上の難点が生ずることが判る
。
第２図はこの発明の液晶表示装置の一部分を示す。具体
的に云うと、第２図はＬＣＤ表示装置の上側及び下側の
両方のパネルを示す。更にＦＥＴ構造と画素電極の間の
物理的な関係も示されている。第２図に示す上側のＬＣ
Ｄパネル７０は典型的には硝子の様な材料で構成される
。パネル７０の下面の上には透明な対向電極又は大地平
面電極として作用する、酸化インジウム錫の様な材料の
薄い被覆７６が配置される。大地平面電極７６と画素電
極１６の間に現れる電位差により、これらの電極の間に
配置された液晶材料に光学的な変化が生ずる。ＬＣＤ装
置に情報が表示されるのは、この電位差によって生ずる
光学的な効果である。
的に云うと、第２図はＬＣＤ表示装置の上側及び下側の
両方のパネルを示す。更にＦＥＴ構造と画素電極の間の
物理的な関係も示されている。第２図に示す上側のＬＣ
Ｄパネル７０は典型的には硝子の様な材料で構成される
。パネル７０の下面の上には透明な対向電極又は大地平
面電極として作用する、酸化インジウム錫の様な材料の
薄い被覆７６が配置される。大地平面電極７６と画素電
極１６の間に現れる電位差により、これらの電極の間に
配置された液晶材料に光学的な変化が生ずる。ＬＣＤ装
置に情報が表示されるのは、この電位差によって生ずる
光学的な効果である。
ＦＥＴ５０及び画素電極１６が下側のＬＣＤ表示パネル
１０の上の絶縁被覆１２の上に配置されている。典型的
には、被覆１２は二酸化シリコンの様な材料で構成され
る。パネル１０は典型的には硝子の様な材料で構成され
る。一般的に、パネル７０、電極７６、画素電極１６、
被覆１２及びパネル１０は何れも透明な材料で構成する
ことが出来る。これは、所望の像を形成する為に後方照
明を用いるＬＣＤ表示装置で特に有用である。然し、上
側パネル７０又は下側基板（パネル）１０と、それに関
連した電極被覆の一方だけが透明であればよい。
１０の上の絶縁被覆１２の上に配置されている。典型的
には、被覆１２は二酸化シリコンの様な材料で構成され
る。パネル１０は典型的には硝子の様な材料で構成され
る。一般的に、パネル７０、電極７６、画素電極１６、
被覆１２及びパネル１０は何れも透明な材料で構成する
ことが出来る。これは、所望の像を形成する為に後方照
明を用いるＬＣＤ表示装置で特に有用である。然し、上
側パネル７０又は下側基板（パネル）１０と、それに関
連した電極被覆の一方だけが透明であればよい。
前に述べた様に、１つのＬＣＤ表示パネルの上に画素電
極１６が配置される。各々の画素電極１６をそれに付設
された半導体スイッチ素子と接続することが必要である
。この発明では、半導体スイッチ素子５０が、好ましく
はチタンで構成されたゲート電極１４を含む非晶質シリ
コンをベースとした電界効果トランジスタで構成される
。ゲート電極１４の上に絶縁層１８が配置され、これは
典型的には窒化シリコンの様な材料で構成される。
極１６が配置される。各々の画素電極１６をそれに付設
された半導体スイッチ素子と接続することが必要である
。この発明では、半導体スイッチ素子５０が、好ましく
はチタンで構成されたゲート電極１４を含む非晶質シリ
コンをベースとした電界効果トランジスタで構成される
。ゲート電極１４の上に絶縁層１８が配置され、これは
典型的には窒化シリコンの様な材料で構成される。
絶縁層１８の上に非晶質シリコンの能動層２０が配置さ
れる。一般的に、ソース及びドレイン電極を能動シリコ
ン材料と直接的に接触する様に配置することが望ましい
。然し、ソース及びドレイン・メタライズ層に用いられ
るモリブデンの様な材料は、真性非晶質シリコンと良好
な電気的な接点を形成しないことがある。その為、非晶
質シリコンに対する電気接続を容易にすると共に良くす
るために中間接点金属を用いることが望ましい。この発
明では、この為、ソース電極２４ａ及び２４ｂに対して
夫々アルミニウム被覆２２ａ、２２ｂを用いる。同時に
、ドレイン電極２４ｂ及びソース電極２４ａは図示の様
に製造並びに配置して、画素電極１６と電気的に接触さ
せる。最後に、窒化シリコンの様な不活性化材料の層２
６を下側のＬＣＤ表示基板の上に配置する。
れる。一般的に、ソース及びドレイン電極を能動シリコ
ン材料と直接的に接触する様に配置することが望ましい
。然し、ソース及びドレイン・メタライズ層に用いられ
るモリブデンの様な材料は、真性非晶質シリコンと良好
な電気的な接点を形成しないことがある。その為、非晶
質シリコンに対する電気接続を容易にすると共に良くす
るために中間接点金属を用いることが望ましい。この発
明では、この為、ソース電極２４ａ及び２４ｂに対して
夫々アルミニウム被覆２２ａ、２２ｂを用いる。同時に
、ドレイン電極２４ｂ及びソース電極２４ａは図示の様
に製造並びに配置して、画素電極１６と電気的に接触さ
せる。最後に、窒化シリコンの様な不活性化材料の層２
６を下側のＬＣＤ表示基板の上に配置する。
第２図から、酸化インジウム錫層（１６）とゲート電極
１４及びそれに関連したゲート駆動線のメタライズ層と
が共に絶縁被覆１２と接触していることに注意されたい
。これらの層を製造方法の大体同じ工程で沈積する場合
、これらの層に選ばれる材料はある程度の両立性がなけ
ればならない。
１４及びそれに関連したゲート駆動線のメタライズ層と
が共に絶縁被覆１２と接触していることに注意されたい
。これらの層を製造方法の大体同じ工程で沈積する場合
、これらの層に選ばれる材料はある程度の両立性がなけ
ればならない。
これは、これらの層のパターンを定めるのに用いられる
エッチャントについて特に云えることである。従って、
この発明の構造と方法は、ゲート電極材料としてチタン
を用い、透明な画素電極材料として酸化インジウム錫を
用いる。然し、こういう両立性の問題が、上側基板（パ
ネル）７０の上に配置される大地平面電極には及ばない
ことに注意されたい。
エッチャントについて特に云えることである。従って、
この発明の構造と方法は、ゲート電極材料としてチタン
を用い、透明な画素電極材料として酸化インジウム錫を
用いる。然し、こういう両立性の問題が、上側基板（パ
ネル）７０の上に配置される大地平面電極には及ばない
ことに注意されたい。
第３Ａ図はゲート駆動線ＧＩ とデータ駆動線ＳＪの交
点の近辺にあるスイッチング素子５０とそれに関連する
画素電極１６の物理的な構造の細部を示す平面図である
。説明を全うする為に、対応する構造が第３Ｂ図に断面
図で示されている。
点の近辺にあるスイッチング素子５０とそれに関連する
画素電極１６の物理的な構造の細部を示す平面図である
。説明を全うする為に、対応する構造が第３Ｂ図に断面
図で示されている。
特に第３Ａ及び３Ｂ図は、絶縁層１８及び非晶質シリコ
ン層２０で主に構成された絶縁性のアイランドが存在す
ることを示している。このアイランドがデータ線ＳＪ及
びゲート線Ｇ１ の間を絶縁する。データ線Ｓ１が薄膜
ＦＥＴに対するソース電極（又は逆の場合はドレイン電
極）として直接的に作用し得ることが判る。ゲート電極
１４はゲート駆動線Ｇｉの延長部として設けることが好
ましいことも判る。ゲート駆動線及びゲート電極は同じ
処理工程で製造して同じ材料で構成することが最も好ま
しく、この発明では、酸化インジウム錫の画素電極との
両立性を確実にする為に、チタンを用いる。
ン層２０で主に構成された絶縁性のアイランドが存在す
ることを示している。このアイランドがデータ線ＳＪ及
びゲート線Ｇ１ の間を絶縁する。データ線Ｓ１が薄膜
ＦＥＴに対するソース電極（又は逆の場合はドレイン電
極）として直接的に作用し得ることが判る。ゲート電極
１４はゲート駆動線Ｇｉの延長部として設けることが好
ましいことも判る。ゲート駆動線及びゲート電極は同じ
処理工程で製造して同じ材料で構成することが最も好ま
しく、この発明では、酸化インジウム錫の画素電極との
両立性を確実にする為に、チタンを用いる。
ゲート電極が早い段階の処理工程で製造されていて、そ
の下にある絶縁基板の上に配置され、ゲート絶縁層がゲ
ート及びソース電極を絶縁するから、第２図及び第３Ｂ
図に示すＦＥＴ構造は転倒形ＦＥＴと呼ばれる。然し、
この言葉は電気的な性質を指すのではなく、物理的な関
係を示すに過ぎない。
の下にある絶縁基板の上に配置され、ゲート絶縁層がゲ
ート及びソース電極を絶縁するから、第２図及び第３Ｂ
図に示すＦＥＴ構造は転倒形ＦＥＴと呼ばれる。然し、
この言葉は電気的な性質を指すのではなく、物理的な関
係を示すに過ぎない。
第１図、第２図及び第３図に示す構造は容易に作ること
が出来る様に見えるかも知れないが、図示の構造を製造
するには、材料と材料エッチャントの重要な両立性の問
題があることを理解されたい。この発明の方法は、こう
いう両立性の問題を解決すると同時に、最小限の数のマ
スク作業を用いる製造方法になる様な材料と工程を用い
る。一般的に、多数のマスク作業を使うことは、装置の
信頼性及び歩留りの問題がある為に避けるべきである。
が出来る様に見えるかも知れないが、図示の構造を製造
するには、材料と材料エッチャントの重要な両立性の問
題があることを理解されたい。この発明の方法は、こう
いう両立性の問題を解決すると同時に、最小限の数のマ
スク作業を用いる製造方法になる様な材料と工程を用い
る。一般的に、多数のマスク作業を使うことは、装置の
信頼性及び歩留りの問題がある為に避けるべきである。
この為、第４Ａ図乃至第４１図は、第１図乃至第３図に
示した装置を製造する時の種々の工程を示している。特
に、これらの図面に示す製造方法は、透明な電極材料と
して酸化インジウム錫を用いるのと両立し得る様な、薄
膜非晶質シリコンをベースとしたＦＥＴスイッチング素
子を使う装置を製造する場合である。
示した装置を製造する時の種々の工程を示している。特
に、これらの図面に示す製造方法は、透明な電極材料と
して酸化インジウム錫を用いるのと両立し得る様な、薄
膜非晶質シリコンをベースとしたＦＥＴスイッチング素
子を使う装置を製造する場合である。
この発明の方法では、第４Ａ図に示すように、先ず硝子
の様な絶縁基板をきれいにして表面を処理に適した品質
にし、次に基板１０の片側に酸化シリコン層の様な絶縁
被覆１２を設けて、更に処理する為の安定な面を作る。
の様な絶縁基板をきれいにして表面を処理に適した品質
にし、次に基板１０の片側に酸化シリコン層の様な絶縁
被覆１２を設けて、更に処理する為の安定な面を作る。
然し、随意選択により、絶縁被覆１２は除いてもよい。
絶縁被覆１２は典型的には約１２００人の厚さにスパッ
タリングによって沈積した酸化シリコン層で構成される
。
タリングによって沈積した酸化シリコン層で構成される
。
その後、チタンを沈積し、パターンを定め、プラズマ・
エッチングにより、ＦＥＴのゲート電極とゲート駆動線
を形成する。絶縁被覆１２の上にゲート電極とゲート駆
動線を沈積することは、一般的に普通のマスク及びパタ
ーン形成方法に従って行なわれる。例えば、電子ビーム
蒸着により、チタン層を約８００人の厚さに沈積するこ
とが出来る。この層をレジストで被覆し、所望のマスク
・パターンに露出する。その後基板をプラズマ・エッチ
ングにかけて、ゲート・パターンを形成する。この発明
の好ましい実施例では、この工程でレジストの酸素によ
る灰化を実施し、二重の作用を行なわせる。即ち、レジ
ストをきれいに除くと共に、ゲート金属を酸素の雰囲気
に露出し、これによって、アイランドを限定する際のプ
ラズマ−エツチングの前に、ゲート金属を強化する。
エッチングにより、ＦＥＴのゲート電極とゲート駆動線
を形成する。絶縁被覆１２の上にゲート電極とゲート駆
動線を沈積することは、一般的に普通のマスク及びパタ
ーン形成方法に従って行なわれる。例えば、電子ビーム
蒸着により、チタン層を約８００人の厚さに沈積するこ
とが出来る。この層をレジストで被覆し、所望のマスク
・パターンに露出する。その後基板をプラズマ・エッチ
ングにかけて、ゲート・パターンを形成する。この発明
の好ましい実施例では、この工程でレジストの酸素によ
る灰化を実施し、二重の作用を行なわせる。即ち、レジ
ストをきれいに除くと共に、ゲート金属を酸素の雰囲気
に露出し、これによって、アイランドを限定する際のプ
ラズマ−エツチングの前に、ゲート金属を強化する。
第４Ｂ図はこの発明の方法の次の工程を示す。
この工程では、酸化インジウム錫の画素電極材料をスパ
ッタリングによって沈積し、湿式エッチにかける。従っ
て、第４Ｂ図に示す方法の工程は、この発明で用いる２
番目のマスク工程である。画素電極の形成は、ゲート材
料のパターンを定めるのに使われるエッチャントに対す
る露出を避ける為に、ゲート・メタライズ・パターンを
形成した後に行なう。画素電極１６の材料は、約９００
人の厚さに酸化インジウム錫をスパッタリングによって
沈積することが好ましい。
ッタリングによって沈積し、湿式エッチにかける。従っ
て、第４Ｂ図に示す方法の工程は、この発明で用いる２
番目のマスク工程である。画素電極の形成は、ゲート材
料のパターンを定めるのに使われるエッチャントに対す
る露出を避ける為に、ゲート・メタライズ・パターンを
形成した後に行なう。画素電極１６の材料は、約９００
人の厚さに酸化インジウム錫をスパッタリングによって
沈積することが好ましい。
第４Ｃ図は絶縁層１８を沈積するこの発明の方法の次の
工程である。この層は窒化シリコンで構成することが好
ましく、この窒化シリコンは約１５００人の厚さにプラ
ズマ強化化学蒸着（ＰＥＣＶＤ）によって形成すること
が好ましい。次に、同じ様に非晶質シリコン層を約２０
００人の厚さに沈積する。ＰＥＣＶＤ方法の全般的な説
明については、ジャーナル・オブ・バキュウム・サンエ
ンス・テクノロジー誌、第１６巻第４２０頁（１９７９
年）所載のＭ、ランドの論文「無機薄膜のプラズマによ
って促進される沈積」を参照されたい。その望ましさは
一段と劣るが、スパッタリングとその後の水素添加によ
って非晶質シリコン層を形成することも出来る。この発
明の方法の重要な一面は、確実な接触を達成する為に、
非晶質シリコンの沈積に比較的に直ぐ続いて、次のアル
ミニウム層を沈積することである。そうしないと、シリ
コン面の酸化並びに汚染が起こり得る為、これは非常に
望ましいことである。アルミニウムの沈積を直ぐ行なう
ことについて云うと、この沈積は他のどんな表面処理よ
りも前に行なわれることを指摘しておきたい。例えば、
基板の表面が空気に露出している場合、アルミニウムの
沈積を約２時間以上遅らせることは望ましくない。勿論
、基板を不活性な雰囲気内に保持すれば、この期間が長
くなる。然し、非晶質シリコン材料との良好な接触を確
実にすることがこの発明の目的であるから、アルミニウ
ム層は、その後の表面処理をせずに、出来るだけ直ぐに
沈積する方が一般的に一層よい。非晶質シリコン層２０
の沈積が第４Ｄ図に示されており、アルミニウム層２２
の電子ビーム蒸着が第４Ｅ図に示されている。アルミニ
ウムは典型的には約５００人の厚さに沈積する。非晶質
シリコン層はプラズマ沈積により、約２０００人の厚さ
に沈積することが好ましい。この結果書られる構造が第
４Ｆ図に示されている。
工程である。この層は窒化シリコンで構成することが好
ましく、この窒化シリコンは約１５００人の厚さにプラ
ズマ強化化学蒸着（ＰＥＣＶＤ）によって形成すること
が好ましい。次に、同じ様に非晶質シリコン層を約２０
００人の厚さに沈積する。ＰＥＣＶＤ方法の全般的な説
明については、ジャーナル・オブ・バキュウム・サンエ
ンス・テクノロジー誌、第１６巻第４２０頁（１９７９
年）所載のＭ、ランドの論文「無機薄膜のプラズマによ
って促進される沈積」を参照されたい。その望ましさは
一段と劣るが、スパッタリングとその後の水素添加によ
って非晶質シリコン層を形成することも出来る。この発
明の方法の重要な一面は、確実な接触を達成する為に、
非晶質シリコンの沈積に比較的に直ぐ続いて、次のアル
ミニウム層を沈積することである。そうしないと、シリ
コン面の酸化並びに汚染が起こり得る為、これは非常に
望ましいことである。アルミニウムの沈積を直ぐ行なう
ことについて云うと、この沈積は他のどんな表面処理よ
りも前に行なわれることを指摘しておきたい。例えば、
基板の表面が空気に露出している場合、アルミニウムの
沈積を約２時間以上遅らせることは望ましくない。勿論
、基板を不活性な雰囲気内に保持すれば、この期間が長
くなる。然し、非晶質シリコン材料との良好な接触を確
実にすることがこの発明の目的であるから、アルミニウ
ム層は、その後の表面処理をせずに、出来るだけ直ぐに
沈積する方が一般的に一層よい。非晶質シリコン層２０
の沈積が第４Ｄ図に示されており、アルミニウム層２２
の電子ビーム蒸着が第４Ｅ図に示されている。アルミニ
ウムは典型的には約５００人の厚さに沈積する。非晶質
シリコン層はプラズマ沈積により、約２０００人の厚さ
に沈積することが好ましい。この結果書られる構造が第
４Ｆ図に示されている。
第４Ｆ図は、この方法の次の工程が、アルミニウム層が
所望のアイランド構造（この後の処理で更に完全に形成
される）から引込む様に、アルミニウム層２２のパター
ンを決めることであることを示している。アイランド構
造は特に第３Ａ図に参照数字２０．１８で示されている
。アルミニウム層２２が存在することによって接触の条
件が満たされ、酸化インジウム錫がゲート窒化物によっ
て覆われている状態でアルミニウム層がエツチングされ
るので、画素電極層１６が「スイス・チーズ」形に侵食
されることは認められない。
所望のアイランド構造（この後の処理で更に完全に形成
される）から引込む様に、アルミニウム層２２のパター
ンを決めることであることを示している。アイランド構
造は特に第３Ａ図に参照数字２０．１８で示されている
。アルミニウム層２２が存在することによって接触の条
件が満たされ、酸化インジウム錫がゲート窒化物によっ
て覆われている状態でアルミニウム層がエツチングされ
るので、画素電極層１６が「スイス・チーズ」形に侵食
されることは認められない。
第４Ｇ図は非晶質シリコン及び窒化シリコンのアイラン
ドのパターンを定めるこの方法の次の工程を示す。この
作業が４番目のマスク工程を表わす。使うマスクは、ア
ルミニウムのアイランドを形成するのに用いたのと同じ
マスクであってよい。
ドのパターンを定めるこの方法の次の工程を示す。この
作業が４番目のマスク工程を表わす。使うマスクは、ア
ルミニウムのアイランドを形成するのに用いたのと同じ
マスクであってよい。
同じマスクを使う為には、アルミニウムの除去量を一層
多くする為に、マスクを同じ対角線方向に２回前後に移
動させる二重露出を行なう。然し、一般的に、アイラン
ド構造のシリコン及び窒化物部分のパターンを定める為
に、別個のマスクを使うことが好ましい。アルミニウム
層をこの様に引込める目的は、アルミニウム層とアイラ
ンドの他の構成成分に対する材料のエッチ速度が異なる
結果として起こる慣れのあるアンダーカットを防止する
ことである。窒化シリコン及び非晶質シリコンの各層を
除去する為に用いるプラズマ・エッチャントは酸化イン
ジウム錫層を侵食しない。
多くする為に、マスクを同じ対角線方向に２回前後に移
動させる二重露出を行なう。然し、一般的に、アイラン
ド構造のシリコン及び窒化物部分のパターンを定める為
に、別個のマスクを使うことが好ましい。アルミニウム
層をこの様に引込める目的は、アルミニウム層とアイラ
ンドの他の構成成分に対する材料のエッチ速度が異なる
結果として起こる慣れのあるアンダーカットを防止する
ことである。窒化シリコン及び非晶質シリコンの各層を
除去する為に用いるプラズマ・エッチャントは酸化イン
ジウム錫層を侵食しない。
第４Ｈ図は基板の上にモリブデン層を沈積するこの発明
の方法の次の工程を示す。例えば、厚さ３０００人のモ
リブデン層２４を沈積することが出来る。第４Ｉ図に示
す様に、次に燐酸、酢酸及び弱硝酸の混合物（ＰＡＷＮ
）を用いる湿式エッチにより、酸化インジウム錫材料を
侵食せずに、この層のパターンを定める。ＰＡＷＮエッ
チが、ソース及びドレイン電極の間のチャンネルから少
量のアルミニウムをも除去する。モリブデンのソース／
ドレインの沈積により、アイランドの縁に沿ってシリサ
イドが形成され、これによってゲートとソース／ドレイ
ンの間に漏れが生ずる。然し、露出したシリコン面のプ
ラズマ・エッチング（バック・チャンネル・エツチング
）によってこういうことが除かれ、その後、露出したシ
リコン面を保護すると共に不活性化する為に、装置に低
温窒化物２６を沈積する。第４１図参照。
の方法の次の工程を示す。例えば、厚さ３０００人のモ
リブデン層２４を沈積することが出来る。第４Ｉ図に示
す様に、次に燐酸、酢酸及び弱硝酸の混合物（ＰＡＷＮ
）を用いる湿式エッチにより、酸化インジウム錫材料を
侵食せずに、この層のパターンを定める。ＰＡＷＮエッ
チが、ソース及びドレイン電極の間のチャンネルから少
量のアルミニウムをも除去する。モリブデンのソース／
ドレインの沈積により、アイランドの縁に沿ってシリサ
イドが形成され、これによってゲートとソース／ドレイ
ンの間に漏れが生ずる。然し、露出したシリコン面のプ
ラズマ・エッチング（バック・チャンネル・エツチング
）によってこういうことが除かれ、その後、露出したシ
リコン面を保護すると共に不活性化する為に、装置に低
温窒化物２６を沈積する。第４１図参照。
以上の説明から、この発明の薄膜ＦＥＴ、液晶表示装置
及び方法は、非晶質シリコンに対する電極の接触の問題
を解決すると同時に、材料の組成の両立性を維持して、
ＬＣＤ装置の製造を簡単にすることが理解されよう。特
に、ＬＣＤ装置の重要な部分は、僅か５回のマスク工程
を用いる方法で製造することが出来ることが判る。この
方法の工程は、画素電極材料の劣化が起こらない様に保
証する為に、特定の材料を用いて特定の順序で行なわれ
ることが判る。この発明の装置並びに方法は、非常に多
種類の液晶表示装置並びに非常に多種類の液晶材料と両
立し得る様になっていることか判る。この発明は、応答
の良い、分解能の高い液晶表示装置を確実に、且つ高い
歩留りで製造することが出来る様に、比較的普通のＶＬ
Ｓ Ｉ処理方法を用いて容易に製造し得るものであるこ
とが理解されよう。
及び方法は、非晶質シリコンに対する電極の接触の問題
を解決すると同時に、材料の組成の両立性を維持して、
ＬＣＤ装置の製造を簡単にすることが理解されよう。特
に、ＬＣＤ装置の重要な部分は、僅か５回のマスク工程
を用いる方法で製造することが出来ることが判る。この
方法の工程は、画素電極材料の劣化が起こらない様に保
証する為に、特定の材料を用いて特定の順序で行なわれ
ることが判る。この発明の装置並びに方法は、非常に多
種類の液晶表示装置並びに非常に多種類の液晶材料と両
立し得る様になっていることか判る。この発明は、応答
の良い、分解能の高い液晶表示装置を確実に、且つ高い
歩留りで製造することが出来る様に、比較的普通のＶＬ
Ｓ Ｉ処理方法を用いて容易に製造し得るものであるこ
とが理解されよう。
この発明の好ましい実施例を詳しく説明したが、当業者
には種々の変更が考えられよう。従って、特許請求の範
囲はこの発明の範囲内に含まれるこの様な全ての変更を
包括するものであることを承知されたい。
には種々の変更が考えられよう。従って、特許請求の範
囲はこの発明の範囲内に含まれるこの様な全ての変更を
包括するものであることを承知されたい。
第１図はこの発明の薄膜ＦＥＴを用いる状況を示す回路
図、第２図はこの発明のＦＥＴ構造を含むＬＣＤ画素セ
ルの一部分の側面断面図、第３Ａ図はこの発明のＦＥＴ
及び画素電極の一部分の平面図、第３Ｂ図は第３Ａ図の
平面図に示した部分とＦＥＴ構造の整合関係を特に示す
側面断面図、第４Ａ図乃至第４Ｊ図はこの発明のＦＥＴ
構造及びＬＣＤ構造を製造する時の逐次的な工程を示す
側面断面図である。 （主な符号の説明） １０；基板 １２：絶縁被覆 １４：ゲート電極 １６：画素電極 １８：ゲート絶縁層 ２０：非晶質シリコン ２２ニアルミニウム被覆 ２４ａ：ソース電極 ２４ｂ＝ドレイン電極 Ｊり乙−ノ ７号乙ｒ４Ａ ｌ巧７町４Ｂ Ｊｌ巨り菟コ ノｑ乙７４ｊ
図、第２図はこの発明のＦＥＴ構造を含むＬＣＤ画素セ
ルの一部分の側面断面図、第３Ａ図はこの発明のＦＥＴ
及び画素電極の一部分の平面図、第３Ｂ図は第３Ａ図の
平面図に示した部分とＦＥＴ構造の整合関係を特に示す
側面断面図、第４Ａ図乃至第４Ｊ図はこの発明のＦＥＴ
構造及びＬＣＤ構造を製造する時の逐次的な工程を示す
側面断面図である。 （主な符号の説明） １０；基板 １２：絶縁被覆 １４：ゲート電極 １６：画素電極 １８：ゲート絶縁層 ２０：非晶質シリコン ２２ニアルミニウム被覆 ２４ａ：ソース電極 ２４ｂ＝ドレイン電極 Ｊり乙−ノ ７号乙ｒ４Ａ ｌ巧７町４Ｂ Ｊｌ巨り菟コ ノｑ乙７４ｊ
Claims (1)
- 【特許請求の範囲】 １）特に能動マトリクス形液晶表示装置に有用な転倒形
薄膜電界効果トランジスタに於て、絶縁被覆を持つ基板
と、該基板の絶縁被覆の上に配置されたチタンで構成さ
れるゲート電極と、前記ゲート電極の上に配置されたゲ
ート絶縁層と、該ゲート絶縁層の上に配置されている非
晶質シリコン層とを有し、該非晶質シリコン層及び前記
ゲート絶縁層はアイランドの形状を持っており、更に、
前記アイランドの上に配置されたアルミニウム層を有し
、該アルミニウム層はその中に絶縁性のすき間を持ち、
該すき間が前記ゲート電極の上方に配置されていて、前
記絶縁性のすき間の片側で前記アルミニウム層と接触す
る様に配置された電界効果トランジスタのソース線のメ
タライズ部及び前記絶縁性のすき間の反対側で前記アル
ミニウム層と接触するドレイン線のメタライズ部を限定
し、更に、前記絶縁被覆の上に配置されていて画素電極
を形成する酸化インジウム錫層を有し、該画素電極が前
記ソース又はドレイン線のメタライズ部と電気的に接触
している転倒形薄膜電界効果トランジスタ構造。 ２）特許請求の範囲１）に記載した転倒形薄膜電界効果
トランジスタ構造に於て、前記ソース線及びドレイン線
のメタライズ部がモリブデンで構成されている転倒形薄
膜電界効果トランジスタ構造。 ３）特許請求の範囲１）に記載した転倒形薄膜電界効果
トランジスタ構造に於て、前記基板の絶縁被覆が二酸化
シリコンで構成されている転倒形薄膜電界効果トランジ
スタ構造。 ４）特許請求の範囲１）に記載した転倒形薄膜電界効果
トランジスタ構造に於て、前記アルミニウム層が前記ア
イランドの縁から引込んでいる転倒形薄膜電界効果トラ
ンジスタ構造。 ５）能動マトリクス形液晶表示装置内に薄膜電界効果ト
ランジスタを製造する方法に於て、絶縁基板の上にゲー
ト・メタライズ層のパターンを配置し、該ゲート金属は
チタンで構成され、該パターンがゲート電極を含んでお
り、 前記基板の上に酸化インジウム錫を材料とする画素電極
のパターンを配置し、 前記ゲート金属パターン及び前記画素電極パターンを含
む前記基板の上に保護絶縁層を配置し、該保護絶縁層の
上にシリコン層を配置し、 該シリコンの上にアルミニウム層を配置し、該アルミニ
ウム層のパターンを定めて、前記シリコン層と接触する
、前記ゲート電極の上方に配置されたアルミニウムのア
イランドを形成し、該アルミニウムのアイランドと略同
じ所を伸びるアイランドを形成する様に、前記保護絶縁
層及び前記シリコン層のパターンを定めることにより、
形成された各々のアイランドが保護層、シリコン層及び
アルミニウム層を含む様にし、 前記基板の上にソース及びドレイン・メタライズ層を配
置し、 電界効果トランジスタ装置を形成する様に、前記ソース
及びドレイン、メタライズ層及び前記アルミニウム層の
パターンを定める工程を含む方法。 ６）特許請求の範囲５）に記載した方法に於て、前記ゲ
ート・メタライズ層のパターンが蒸着及びプラズマ・エ
ッチングによって配置される方法。 ７）特許請求の範囲５）に記載した方法に於て、前記画
素電極のパターンがスパッタリングによる沈積及び湿式
エッチングによって配置される方法。 ８）特許請求の範囲５）に記載した方法に於て、前記保
護絶縁層が窒化シリコンのプラズマ強化化学蒸着によっ
て配置される方法。 ９）特許請求の範囲５）に記載した方法に於て、前記非
晶質シリコンがプラズマ強化化学蒸着によって配置され
る方法。 １０）特許請求の範囲５）に記載した方法に於て、前記
アルミニウム層が電子ビーム蒸着によって配置される方
法。 １１）特許請求の範囲５）に記載した方法に於て、前記
ソース及びドレイン・メタライズ層がスパッタリングに
よって配置される方法。 １２）特許請求の範囲５）に記載した方法に於て、前記
ソース及びドレイン・メタライズ層のパターンを決める
工程が、燐酸、酢酸及び弱硝酸の溶液内でのエッチング
を含んでいる方法。 １３）特許請求の範囲５）に記載した方法に於て、更に
、前記基板の上に不活性化層を配置することを含む方法
。 １４）特許請求の範囲１３）に記載した方法に於て、前
記不活性化層が窒化シリコンのプラズマ強化化学蒸着に
よって形成される方法。 １５）特許請求の範囲５）に記載した方法に於て、前記
シリコン及び前記保護絶縁層のパターンを定めることに
よってアイランドが作られ、該アイランド上で前記アル
ミニウム層がアイランドの縁から引込んでいる様にする
方法。 １６）特許請求の範囲５）に記載した方法に於て、前記
保護絶縁層が窒化シリコンで構成される方法。 １７）特許請求の範囲５）に記載した方法に於て、前記
シリコンが非晶質シリコンで構成される方法。 １８）特許請求の範囲１３）に記載した方法に於て、前
記不活性化層が窒化シリコンで構成される方法。 １９）少なくともその一方が透明である１対の平坦な基
板と、該基板の間に配置され、その間に収容された所定
量の液晶材料と、前記少なくとも一方の基板の上に配置
された酸化インジウム錫の画素電極の配列と、液晶材料
が前記画素電極及び当該大地平面電極の間に配置される
様に、他方の基板の上に配置された少なくとも１つの大
地平面電極と、１組の導電データ線と、１組の導電ゲー
ト線と、前記画素電極に付設された半導体スイッチ素子
の配列とを有し、各々のスイッチ素子は、チタンで構成
されていて前記ゲート線に電気接続されるゲート電極を
含み、前記スイッチ素子は各々のスイッチ素子でゲート
絶縁層の上に配置されたシリコン層及び該シリコン層の
上に配置されたアルミニウム層をも含んでおり、該アル
ミニウム層は絶縁性のすき間を持っていて、該すき間は
前記ゲート電極の上方に配置されて、ソース及びドレイ
ンを持つ電界効果トランジスタを構成し、前記スイッチ
素子のゲートが１つのゲート線に接続され、前記ソース
及びドレインが前記アルミニウム層を介してデータ線及
び画素電極の一方に接続される能動マトリクス形液晶表
示装置。 ２０）特許請求の範囲１９）に記載した能動マトリクス
形液晶表示装置に於て、前記ソース線及びデータ線がモ
リブデンで構成されている能動マトリクス形液晶表示装
置。 ２１）特許請求の範囲１９）に記載した能動マトリクス
形液晶表示装置に於て、前記シリコン層が非晶質シリコ
ンで構成される能動マトリクス形液晶表示装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US76193985A | 1985-08-02 | 1985-08-02 | |
| US761939 | 1985-08-02 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6270817A true JPS6270817A (ja) | 1987-04-01 |
Family
ID=25063667
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61180271A Pending JPS6270817A (ja) | 1985-08-02 | 1986-08-01 | 薄膜電界効果トランジスタ・マトリクス・アドレス形液晶表示装置用の構造とその製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| EP (1) | EP0211402B1 (ja) |
| JP (1) | JPS6270817A (ja) |
| DE (1) | DE3636232A1 (ja) |
| FR (1) | FR2585864B1 (ja) |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4933296A (en) * | 1985-08-02 | 1990-06-12 | General Electric Company | N+ amorphous silicon thin film transistors for matrix addressed liquid crystal displays |
| US4704783A (en) * | 1986-05-05 | 1987-11-10 | General Electric Company | Method for passivating the back channel of amorphous silicon field effect transistors |
| US4774207A (en) * | 1987-04-20 | 1988-09-27 | General Electric Company | Method for producing high yield electrical contacts to N+ amorphous silicon |
| JPH0690372B2 (ja) * | 1987-08-26 | 1994-11-14 | シャープ株式会社 | 液晶表示素子 |
| US4778258A (en) * | 1987-10-05 | 1988-10-18 | General Electric Company | Protective tab structure for use in the fabrication of matrix addressed thin film transistor liquid crystal displays |
| FR2631743A1 (fr) * | 1988-05-23 | 1989-11-24 | Gen Electric | Structure a electrodes non coplanaires pour affichage matriciel a cristaux liquides a transistors en couches minces de silicium amorphe et procede de fabrication |
| US5618739A (en) * | 1990-11-15 | 1997-04-08 | Seiko Instruments Inc. | Method of making light valve device using semiconductive composite substrate |
| US5347154A (en) * | 1990-11-15 | 1994-09-13 | Seiko Instruments Inc. | Light valve device using semiconductive composite substrate |
| JPH05243579A (ja) * | 1992-02-28 | 1993-09-21 | Canon Inc | 半導体装置 |
| TW214603B (en) * | 1992-05-13 | 1993-10-11 | Seiko Electron Co Ltd | Semiconductor device |
| US5633176A (en) * | 1992-08-19 | 1997-05-27 | Seiko Instruments Inc. | Method of producing a semiconductor device for a light valve |
| JP3526058B2 (ja) | 1992-08-19 | 2004-05-10 | セイコーインスツルメンツ株式会社 | 光弁用半導体装置 |
| JPH0798460A (ja) | 1992-10-21 | 1995-04-11 | Seiko Instr Inc | 半導体装置及び光弁装置 |
| JPH06188265A (ja) * | 1992-12-22 | 1994-07-08 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
| DE4310640C1 (de) * | 1993-03-31 | 1994-05-11 | Lueder Ernst | Verfahren zur Herstellung einer Matrix aus a-Si:H-Dünnschichttransistoren |
| JP3106786B2 (ja) * | 1993-08-26 | 2000-11-06 | 松下電器産業株式会社 | 半導体装置およびその製造方法 |
| TW321731B (ja) * | 1994-07-27 | 1997-12-01 | Hitachi Ltd |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57128382A (en) * | 1981-02-02 | 1982-08-09 | Canon Kk | Electrooptical display device |
| JPS59121876A (ja) * | 1982-12-28 | 1984-07-14 | Toshiba Corp | 薄膜デバイス用ガラス基板 |
| JPS59124162A (ja) * | 1982-12-29 | 1984-07-18 | Sharp Corp | 薄膜トランジスタ |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3806365A (en) * | 1971-08-20 | 1974-04-23 | Lee Corp | Process for use in the manufacture of semiconductive devices |
| JPS5793542A (en) * | 1980-12-03 | 1982-06-10 | Hitachi Ltd | Semiconductor integrated circuit device |
| US4736229A (en) * | 1983-05-11 | 1988-04-05 | Alphasil Incorporated | Method of manufacturing flat panel backplanes, display transistors and displays made thereby |
| DE3680806D1 (de) * | 1985-03-29 | 1991-09-19 | Matsushita Electric Ind Co Ltd | Duennschicht-transistorenanordnung und methode zu deren herstellung. |
-
1986
- 1986-07-30 EP EP19860110556 patent/EP0211402B1/en not_active Expired
- 1986-08-01 JP JP61180271A patent/JPS6270817A/ja active Pending
- 1986-08-01 FR FR8611187A patent/FR2585864B1/fr not_active Expired - Fee Related
- 1986-10-24 DE DE19863636232 patent/DE3636232A1/de not_active Withdrawn
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57128382A (en) * | 1981-02-02 | 1982-08-09 | Canon Kk | Electrooptical display device |
| JPS59121876A (ja) * | 1982-12-28 | 1984-07-14 | Toshiba Corp | 薄膜デバイス用ガラス基板 |
| JPS59124162A (ja) * | 1982-12-29 | 1984-07-18 | Sharp Corp | 薄膜トランジスタ |
Also Published As
| Publication number | Publication date |
|---|---|
| DE3636232A1 (de) | 1988-04-28 |
| EP0211402A2 (en) | 1987-02-25 |
| EP0211402B1 (en) | 1991-05-08 |
| FR2585864A1 (fr) | 1987-02-06 |
| FR2585864B1 (fr) | 1991-10-25 |
| EP0211402A3 (en) | 1988-05-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2637079B2 (ja) | 能動マトリクス液晶表示装置内の薄膜電界効果トランジスタを製造する方法 | |
| JP2637078B2 (ja) | 転倒薄膜電界効果トランジスタのゲート電極材料を沈積する方法 | |
| JPS6270817A (ja) | 薄膜電界効果トランジスタ・マトリクス・アドレス形液晶表示装置用の構造とその製造方法 | |
| US4778258A (en) | Protective tab structure for use in the fabrication of matrix addressed thin film transistor liquid crystal displays | |
| JPH1031235A (ja) | 液晶表示装置 | |
| KR20040095045A (ko) | 박막 트랜지스터 어레이 기판 및 그 제조 방법 | |
| JP3765203B2 (ja) | 液晶表示装置 | |
| US5210045A (en) | Dual dielectric field effect transistors for protected gate structures for improved yield and performance in thin film transistor matrix addressed liquid crystal displays | |
| JP2005123610A (ja) | 薄膜トランジスタアレイ基板の製造方法 | |
| US4855806A (en) | Thin film transistor with aluminum contacts and nonaluminum metallization | |
| JPS60100173A (ja) | 液晶表示装置の製造方法 | |
| US4889411A (en) | Process and structure for thin film transistor with aluminum contacts and nonaluminum metallization in liquid crystal displays | |
| JPH04265945A (ja) | アクティブマトリクス基板 | |
| JPH0792491A (ja) | アクティブマトリクス表示装置用薄膜トランジスタ基板 | |
| JP2556550B2 (ja) | Ｎ▲上＋▼非晶質シリコンに対する高歩留りの電気的コンタクトを形成するための方法 | |
| JP3167817B2 (ja) | アクティブマトリックス型液晶表示装置 | |
| JPS5922361A (ja) | アクティブマトリクス液晶表示装置 | |
| JPH08262491A (ja) | 液晶表示素子およびその製造方法 | |
| JP2506067B2 (ja) | 透過型液晶表示装置 | |
| CA1307062C (en) | Process and structure for thin film transistor matrix addressed liquid crystal displays | |
| JP2001255549A (ja) | 液晶表示装置 | |
| JP3187004B2 (ja) | 液晶表示装置およびその製造方法 | |
| JPH02137826A (ja) | 透過型アクティブマトリクス液晶表示装置 | |
| JPH021947A (ja) | 薄膜トランジスタの製造方法 | |
| JPS63119256A (ja) | アクテイブマトリクス基板の製造方法 |