DE3636232A1 - Duennfilm-feldeffekttransistor und verfahren zu seiner herstellung - Google Patents

Duennfilm-feldeffekttransistor und verfahren zu seiner herstellung

Info

Publication number
DE3636232A1
DE3636232A1 DE19863636232 DE3636232A DE3636232A1 DE 3636232 A1 DE3636232 A1 DE 3636232A1 DE 19863636232 DE19863636232 DE 19863636232 DE 3636232 A DE3636232 A DE 3636232A DE 3636232 A1 DE3636232 A1 DE 3636232A1
Authority
DE
Germany
Prior art keywords
layer
silicon
gate
aluminum
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19863636232
Other languages
English (en)
Inventor
Harold George Parks
William Weidman Piper
George Edward Possin
Donald Earl Castleberry
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
General Electric Co
Original Assignee
General Electric Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by General Electric Co filed Critical General Electric Co
Publication of DE3636232A1 publication Critical patent/DE3636232A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78663—Amorphous silicon transistors
    • H01L29/78669—Amorphous silicon transistors with inverted-type structure, e.g. with bottom gate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2202/00—Materials and properties
    • G02F2202/10—Materials and properties semiconductor
    • G02F2202/103—Materials and properties semiconductor a-Si

Description

Die Erfindung bezieht sich allgemein auf eine Struktur und auf ein Verfahren zum Herstellen von Dünnfilm-Feldeffekttransisto­ ren, die in Matrix-adressierten Flüssigkristallanzeigen ver­ wendet werden. Insbesondere bezieht sich die Erfindung auf die Verwendung spezifischer Materialien in dem Herstellungsverfah­ ren und dem Aufbau von Feldeffekttransistoren. Dabei bezieht sich die Erfindung insbesondere auch auf die Lösung von Material­ kompatibilitätsproblemen zwischen Aluminiumkontakten auf amor­ phem Silizium und Indiumzinnoxid als ein transparentes Elektro­ denmaterial.
Eine Flüssigkristallanzeigevorrichtung weist üblicherweise zwei ebene Platten auf, die an ihren äußeren Rändern abgedichtet sind und eine Menge an Flüssigkristallmaterial enthalten. Diese Flüs­ sigkristallmaterialien fallen üblicherweise in zwei Kategorien: zweifarbige Farbstoffe und ein Gast/Wirtsystem oder verdrill­ te nematische Materialien. Die ebenen Platten besitzen im all­ gemeinen transparentes Elektrodenmaterial, das auf ihren Innen­ flächen in vorbestimmten Mustern angeordnet ist. Die eine Plat­ te ist häufig vollständig durch eine einzelne transparente "Masseebene-"Elektrode überdeckt. Die entgegengesetzte Platte ist mit einer Anordnung (Array) aus transparenten Elektroden versehen, die hier als Bildelement- oder Pixel-Elektroden be­ zeichnet sind. Somit enthält eine übliche Zelle in einer Flüs­ sigkristallanzeige Flüssigkristallmaterial, das zwischen einer Pixel-Elektrode und einer Masse-Elektrode angeordnet ist, die tatsächlich eine kondensatorähnliche Struktur bilden, die zwi­ schen transparenten Vorder- und Rückplatten angeordnet ist. Im allgemeinen ist jedoch Transparenz nur für eine der zwei Platten und die darauf angeordneten Elektroden erforderlich.
Im Betrieb wird die Orientierung des Flüssigkristallmaterials durch Spannungen beeinflußt, die an die Elektroden auf jeder Seite des Flüssigkristallmaterials angelegt werden. Üblicher­ weise bewirkt eine Spannung, die an die Pixel-Elektrode ange­ legt wird, eine Änderung in den optischen Eigenschaften des Flüssigkristallmaterials. Diese optische Änderung bewirkt die Anzeige von Information auf dem Flüssigkristall-Anzeigeschirm. Bei üblichen digitalen Überwachungsanzeigen und in neueren LCD- Schirmen, die in gewissen Miniatur-Fernsehempfängern verwendet werden, wird die sichtbare Wirkung üblicherweise durch Änderun­ gen von reflektiertem Licht erzeugt. Die Verwendung von transpa­ renten Vorder- und Rückplatten und transparenten Elektroden gestattet jedoch auch, daß visuelle Effekte durch transmissive Wirkungen erzeugt werden. Diese transmissiven Wirkungen können durch getrennt gespeiste Lichtquellen für die Anzeige, wozu Leuchtstofflampen gehören, verstärkt werden. LCD-Schirme können auch verwendet werden, um Farbbilder durch die Einfügung von Farbfiltermosaiken in Übereinstimmung mit der Pixel-Elektroden­ anordnung zu erzeugen. Einige Strukturen können Polarisierungs­ filter verwenden, um entweder die gewünschte visuelle Wirkung zu verstärken oder für diese zu sorgen.
Es werden verschiedene elektrische Mechanismen verwendet, um einzelne Pixel-Elemente in einer Flüssigkristallanzeige nachein­ ander ein- und auszuschalten. Beispielsweise sind Metalloxid- Varistorvorrichtungen für diesen Zweck verwendet worden. Die Verwendung von Dünnfilm-Halbleiterschaltelementen ist jedoch hier höchst interessant. Insbesondere weist das Schaltelement gemäß der Erfindung einen Dünnfilm-Feldeffekttransistor auf, der eine Schicht aus amorphem Silizium verwendet. Diese Vorrichtun­ gen werden in LCD-Vorrichtungen bevorzugt wegen ihrer potentiell kleinen Größe, des geringen Energieverbrauchs, der Schaltge­ schwindigkeiten, der leichten Herstellung und der Kompatibili­ tät mit üblichen LCD-Strukturen. Es hat sich jedoch herausge­ stellt, daß Fertigungsverfahren für gewisse gewünschte Halblei­ ter-Schaltelementstrukturen inkompatibel mit der Verwendung von gewissen Materialien sind, die in den transparenten LCD-Elektro­ den benutzt werden. Insbesondere wurde gefunden, daß es wün­ schenswert ist, eine Aluminiumschicht als die Source- und Drain- Elektroden des Feldeffekttransistors (FET) zu verwenden, der unter Benutzung von amorphem Silikon gefertigt wird, da sich üb­ liche Elektrodenmaterialien, wie beispielsweise Molybdän, nicht so gut mit amorphem Silizium verbinden und es schwieriger wird, Muster herzustellen. Erfindungsgemäß wurde gefunden, daß gute Source- und Drain-Kontakte mit intrinsikem Silizium auf höchst zuverlässige Weise mit Aluminiummetallisierung erhalten werden. Leider haben jedoch Versuche zur Herstellung einer LCD-Array ein Materialkompatibilitätsproblem zwischen Aluminium und der Indiumzinnoxid-Pixel-Elektrode aufgezeigt. Eine Verschlechterung in den Indiumzinnoxid-Pixel-Elektroden entstand, wenn Aluminium, Indiumzinnoxid und Ätzmittel, Decklackentwickler oder andere wässrige Lösungen gleichzeitig in Berührung waren. Das Ergebnis ist das Aussehen wie ein "Schweizer Käse" der Indiumzinnoxid- Schicht. Demzufolge ist es wünschenswert, ein Verfahren zur Ver­ fügung zu haben, das die Vorteile von Aluminium-Source-Drain- Kontaktmaterial gestattet, während Materialkompatibilitätsprob­ leme in einfacher Weise vermieden werden, wobei möglichst wenige Maskierungsschritte zu verwenden sind. Die Anzahl der Maskie­ rungsschritte sollte klein sein, denn im allgemeinen ist die Betriebssicherheit der entstehenden Vorrichtung und die Prozeß­ ausbeute desto kleiner je größer die Komplexität des Prozesses bzw. Verfahrens ist.
Es gibt viel Literatur, in der Feldeffekttransistoren aus amor­ phem Silizium beschrieben ist. Ein Teil der Literatur, die Alu­ minium-Source-Drain-Feldeffektoren beschreibt, erörtert auch Vorrichtungseigenschaften mit reinen Vermutungen für Anzeige­ applikationen. Andere Literatur, die Anzeigeapplikationen be­ schreibt, spezifiziert üblicherweise nicht das Source-Drain- Material, sondern gibt Querschnitte an, die zeigen, daß ähnliche Source-Drain-Indiumzinnoxid-Materialkompatibilitätsprobleme auf­ getreten sind. Das Problem mit dem Verfahren, das bei diesen Vorrichtungen und anderen auftrat, die untersucht worden sind, besteht darin, daß sie nicht weniger als acht Maskierungsschrit­ te erfordern und somit eine extrem reine Verfahrensumgebung be­ nötigen, um eine hohe Produktionsausbeute für die LCD-Vorrichtun­ gen zu erzielen. Wenn die Anzeigengröße und die Komplexität zu­ nehmen, werden diese Ausbeuteprobleme noch signifikanter.
Zu den Artikeln in dieser Richtung gehören die folgenden: "Application of Amorphous Silicon Field Effect Transistors and Integrated Circuits" von AJ Snell et al., Applied Physics, Band 26, Seiten 83-86 (1981);
"Amorphous Silicon - Silicon Nitride Thin Film Transistors" von MJ Powell, Applied Physics Letters, Band 38, Nr. 10 (Mai 1981); "Silicon TFT′s for Flat Panel Displays" von F. Morin und M. LeContellec, Hewlett Packard Journal;
"Application of Amorphous Silicon Field Effect Transistors in Adressable Liquid Cristal Display Panels", von GJ Snell et al., Applied Physics, Band 24, Seiten 357-362 (1981);
"A TFT-Addressed Liquid Color Display" von M. Sugatr et al., Proceedings of the Third International Display Research Confe­ rence, SID und ITE, Paper Nr. 5.3 (Oktober 1983) und "Amorphous-Silicon Thin-Film Metal-Oxide-Semiconductor Transis­ tors" von H. Hagama und M. Matsumura, Applied Physics Letters, Band 36, Nr. 9 (Mai 1980).
Es ist eine Aufgabe der Erfindung, ein Verfahren zum Herstellen von Dünnfilm-Feldeffekttransistoren zu schaffen. Weiterhin sollen eine Struktur und ein Verfahren für die Dünnfilm-Feld­ effekttransistorfertigung in Verbindung mit der Fertigung von Flüssigkristallanzeigevorrichtungen geschaffen werden. Weiter­ hin soll eine aktive Matrix-LCD-Anzeige geschaffen werden, die einen verbesserten Source-Drain-Metallisierungskontakt mit darunter liegendem amorphem Siliziummaterial aufweist. Es sollen weiterhin Materialien, Strukturen und Verfahren geschaffen wer­ den, die chemische Kompatibilität, insbesondere in bezug auf Ätzmittel, aufweisen, um die Verschlechterung in Pixel-Elektro­ den in LCD-Vorrichtungen zu vermindern. Schließlich sollen ein Verfahren und eine Struktur für die Fertigung von Dünnfilm-Feld­ effekttransistoren und zugeordneten LCD-Vorrichtungen geschaf­ fen werden, die eine erhöhte Fertigungsausbeute und betriebssi­ cherere Komponenten und Anzeigen ermöglichen.
Gemäß einem bevorzugten Ausführungsbeispiel der Erfindung ent­ hält ein Verfahren zur Fertigung von Dünnfilm-Feldeffekttran­ sistoren ein vielstufiges Verfahren, das Titan als ein Gate- Elektrodenmaterial, Indiumzinnoxid als ein Pixel-Elektrodenma­ terial und Aluminium als ein Mittel zum Verbinden von Source­ und Drain-Elektroden mit einer amorphen Siliziumoberfläche ver­ wendet. In dem erfindungsgemäßen Verfahren wird eine Gate-Metal­ lisierungsmusterschicht auf einem isolierenden Substrat ange­ ordnet. Aus Gründen der Materialkompatibilität weist die Gate- Schicht Titan auf. Ein Indiumzinnoxid-Pixel-Elektrodenmuster wird dann auf dem Substrat angeordnet, worauf eine Schicht aus Sili­ ziumnitrid, eine Schicht aus amorphem Silizium und eine Schicht aus Aluminium folgen. Die Aluminiumschicht ist so gemustert, daß eine Inselstruktur gebildet wird, die eventuell die Source- und Drain-Abschnitte des FET aufweist. Es ist wichtig darauf hinzu­ weisen, daß die Aluminiumschicht mit der Siliziumnitridschicht über dem Indiumzinnoxid gemustert wird, wodurch die Pixel-Elek­ trode vor dem oben erwähnten "Schweizer Käse"-Effekt geschützt wird. Die Siliziumnitridschicht und die Schicht aus amorphem Silizium werden dann ebenfalls gemustert, um Inseln zu bilden, die das Source- und Drain-Muster des Aluminiums enthalten, wo­ durch eine Struktur erzeugt wird, in der jede gebildete Insel eine Schicht aus Siliziumnitrid, amorphem Silizium und Aluminium enthält. Die Source- und Drain-Metallisierung wird dann über das Substrat aufgebracht, und diese Schicht wird mit einem Muster versehen, um Source- und Drain-Kontakte in elektrischer Verbin­ dung mit dem Aluminium auszubilden, und gleichzeitig hat die Musterbildung der Source- und Drain-Elektroden die Bildung der Source (Daten)- und Drain-Leitungen zur Folge. Entweder die Source- oder Drain-Leitungen werden so verbunden, daß sie in elektrischem Kontakt mit den einzelnen Pixel-Elektroden sind, wobei die andere dieser zwei FET-Elektroden mit den Datenlei­ tungen verbunden wird. Die Gate-Elektroden werden mit den Gate- Treiberleitungen verbunden.
Die Erfindung wird nun mit weiteren Merkmalen und Vorteilen an­ hand der Beschreibung und Zeichnung von Ausführungsbeispielen näher erläutert.
Fig. 1 ist ein schematisches elektrisches Schaltbild und zeigt den Zusammenhang, in dem die Dünnfilm-Feld­ effekttransistoren verwendet werden.
Fig. 2 ist eine Seitenschnittansicht von einem Abschnitt einer LCD-Pixelzelle, die die FET-Struktur gemäß der Erfindung enthält.
Fig. 3A ist eine Draufsicht auf einen FET und einen Ab­ schnitt einer Pixel-Elektrode gemäß der Erfindung.
Fig. 3B ist eine Seitenschnittansicht und zeigt deutli­ cher die Ausrichtung der FET-Struktur mit Ab­ schnitten, die in der Draufsicht gemäß Fig. 3A gezeigt sind.
Fig. 4A-4J sind Seitenschnittansichten und zeigen aufeinander­ folgende Schritte bzw. Stufen in der Fertigung der FET-Struktur und LCD-Struktur gemäß der Erfindung.
Fig. 1 zeigt in schematischer Form eine Matrix-adressierte Flüssigkristallanzeigeschaltung. Insbesondere ist dort eine N×M Anordnung (Array) von Pixel-Elektroden 16 zusammen mit zugehörigen FET-Schaltelementen 50 gezeigt. Die Gate-Elektroden der Schaltelemente in Reihe i sind mit einer Gate-Treiberlei­ tung G i verbunden. In ähnlicher Weise ist die Source-Elektrode in jeder Spalte j mit einer Daten- oder Source-Leitung S j ver­ bunden. In der gezeigten Figur reicht j von 1 bis M und i reicht von 1 bis N. Es sei jedoch darauf hingewiesen, daß viele FET- Strukturen symmetrisch sind in bezug auf die Source- und Drain- Eigenschaften und daß in vielen Fällen die Source- und Drain- Verbindungen umgekehrt sein können. Gemäß Fig. 1 ist jedoch je­ de Pixel-Elektrode 16 mit der Drain-Elektrode ihres zugeordneten Schalt-FET verbunden. Im Betrieb wird das Pixel-Element in der i-ten Reihe und der j-ten Spalte dadurch eingeschaltet, daß gleichzeitig entsprechende Signale an die Gate-Leitung G i und die Datenleitung S j angelegt werden. Dadurch wird eine Spannung an die Pixel-Elektroden 16 angelegt, die die Wirkung hat, die optischen Eigenschaften der Flüssigkristallmaterialien zu verän­ dern, die zwischen der Pixel-Elektrode 16 und der Messeebene- oder Gegenelektrode (nicht sichtbar in Fig. 1) angeordnet sind. Die Pixel-Elektroden 16 weisen ein transparentes leitfähiges Material auf, wie beispielsweise Indiumzinnoxid. Jedoch ist die Verarbei­ tung von amorphes Silizium enthaltenden Feldeffekttransistoren, wie sie üblicherweise ausgeführt werden, unvereinbar mit der Ver­ wendung gewisser Ätzmittel für Aluminium, das besonders nützlich ist zum Verbessern des elektrischen Kontaktes mit dem amorphen Silizium. Es wird deshalb deutlich, daß gewisse Materialkompo­ nenten, die in amorphes Silizium enthaltenden FET-Strukturen wünschenswert sind, Verarbeitungs- und Fertigungsschwierigkeiten immer dann zur Folge haben, wo diese FET-Strukturen in Flüssig­ kristallanzeigen verwendet werden, die Indiumzinnoxid als Pixel- Elektrodenmaterial verwenden.
Fig. 2 zeigt einen Teil einer Flüssigkristallanzeigenvorrich­ tung gemäß einem Ausführungsbeispiel der Erfindung. Insbesondere stellt Fig. 2 sowohl die obere als auch die untere Platte für eine Flüssigkristallanzeige dar. Weiterhin ist die physikalische Relation zwischen der FET-Struktur und einer Pixel-Elektrode gezeigt. In Fig. 2 ist eine obere LCD-Platte 70 gezeigt, die üblicherweise ein Material wie beispielsweise Glas enthält. Wei­ terhin ist auf der unteren Oberfläche der Platte 70 ein dünner Überzug 76 aus einem Material, wie beispielsweise Indiumzinnoxid, angeordnet, der als eine transparente Gegenelektrode oder Masse­ ebenen- Elektrode wirkt. Elektrische Potentialunterschiede, die zwischen der Masseebenen- Elektrode 76 und der Pixel-Elektrode 16 auftreten, erzeugen optische Änderungen in dem Flüssigkristall­ material 60, das zwischen diesen Elektroden angeordnet ist. Es sind diese durch die Potentialdifferenz erzeugten optischen Wir­ kungen, die die Anzeige von Information auf der LCD-Vorrichtung bewirken. Der FET 50 und die Pixel-Elektrode 16 sind auf einem isolierfähigen Überzug 12 auf der unteren LCD-Platte 10 angeordnet. Der Überzug 12 weist üblicherweise ein Material wie beispiels­ weise Siliziumdioxid auf. Die Platte 10 weist üblicherweise ein Material wie beispielsweise Glas auf. Im allgemeinen können die Platte 70, die Plattenelektroden 76, die Pixel-Elektrode 16, der Überzug 12 und die Platte 10 alle transparentes Material aufwei­ sen. Dies ist besonders nützlich bei Flüssigkristallanzeigen, in denen eine Rückbeleuchtung verwendet wird, um das gewünschte Bild zu formen. Nötig ist jedoch nur, daß entweder die obere Platte 70 oder das untere Substrat 10 zusammen mit dem zugeordneten Elektrodenüberzug transparent sind.
Wie vorstehend erwähnt ist, sind die Pixel-Elektroden 16 auf der einen der LCD-Platten angeordnet. Es ist weiterhin notwendig, jede Pixel-Elektrode mit ihrem zugehörigen Halbleiterschaltele­ ment zu verbinden. Bei der hier beschriebenen Applikation weist das Halbleiterschaltelement 50 einen Feldeffekttransistor auf einer Basis von amorphem Silizium auf, der eine Gate-Elektrode 14 aufweist, die vorzugsweise Titan enthält. Über der Gate-Elek­ trode 14 ist eine Isolierschicht 18 angeordnet, die üblicherweise ein Material wie beispielsweise Siliziumnitrid aufweist. Über der Isolierschicht 18 ist eine aktive Schicht aus amorphem Silizium 20 angeordnet. Im allgemeinen ist es wünschenswert, die Source­ und Drain-Elektroden in einem direkten Kontakt mit dem aktiven Siliziummaterial anzuordnen. Jedoch können Materialien, wie bei­ spielsweise Molybdän, die in der Source- und Drain-Metallisie­ rungsschicht verwendet werden, keinen guten elektrischen Kontakt mit dem intrinsiken amorphen Silizium bilden. Deshalb ist es wünschenswert, ein Zwischenkontaktmetall zu verwenden, um die elektrische Verbindung mit dem amorphen Silizium zu erleichtern und zu verbessern. Gemäß der vorliegenden Erfindung führt hierzu die Verwendung von Aluminiumüberzügen 22 a und 22 b für die Source- Elektroden 24 a bzw. 24 b. Zur gleichen Zeit werden die Drain-Elek­ trode 24 b und die Source-Elektrode 24 a so gefertigt und angeord­ net, daß sie einen elektrischen Kontakt mit der Pixel-Elektrode 16 in der gezeigten Weise bilden. Schließlich ist eine Schicht aus einem Passivierungsmaterial 26, wie beispielsweise Silizium­ nitrid, über dem unteren LCD-Substrat angeordnet.
Aus Fig. 2 ist weiterhin ersichtlich, daß die Gate-Elektrode 14 zusammen mit den zugeordneten Gate-Treiberleitungen mit der Schicht 12 in Kontakt ist, wie dies auch für die Indiumzinnoxid- Schicht 16 gilt. Wenn diese Schichten in etwa in dem gleichen Schritt in dem Herstellungsverfahren abzuscheiden sind, müssen die Materialien, die für diese Schichten ausgewählt sind, einen ge­ wissen Grad an Kompatibilität aufweisen. Dies gilt insbesondere in bezug auf die Ätzmittel, die beim Ausbilden von Mustern in diesen Schichten verwendet werden. Demzufolge verwendet die Struktur und das Verfahren gemäß der Erfindung Titan als ein Gate-Elektrodenmaterial und Indiumzinnoxid als ein transparentes Pixel-Elektrodenmaterial. Es sei jedoch darauf hingewiesen, daß diese Kompatibilitätsprobleme nicht für die Masseebene- Elektrode 76 gelten, die auf dem oberen Substrat 70 angeordnet ist.
Fig. 3A ist eine Draufsicht und zeigt im Detail die physikali­ sche Struktur eines Schaltelementes 50 und seine zugehörige Pixel-Elektrode 16 in der Nähe des Schnittes der Gate-Treiber­ leitung G i und der Daten-Treiberleitung S j . Der Vollständigkeit halber sind entsprechende Strukturen in Fig. 3B im Schnitt dar­ gestellt. Insbesondere zeigt Fig. 3A das Vorhandensein einer isolierenden Insel, die hauptsächlich die Isolierschicht 18 und die Schicht 20 aus amorphem Silizium aufweist. Diese Insel bil­ det eine Isolation zwischen der Datenleitung S j und der Gate­ Leitung G i . Es ist weiterhin ersichtlich, daß die Daten-Leitung S j auch direkt als Source-Elektrode (oder die Drain-Elektrode in einem umgekehrten Fall) für einen Dünnfilm-FET dienen kann. Ferner wird deutlich, daß die Gate-Elektrode 14 vorzugsweise als eine Verlängerung der Gate-Treiberleitung G i ausgebildet ist. Die Gate-Treiberleitungen und die Gate-Elektroden werden vorzugs­ weise in dem gleichen Fertigungsschritt hergestellt und weisen das gleiche Material auf, und in diesem Ausführungsbeispiel wird Titan verwendet, um die Kompatibilität mit der aus Indium­ zinnoxid bestehenden Pixel-Elektrode 16 sicherzustellen.
Da die Gate-Elektrode in einem frühen Fertigungsschritt herge­ stellt und auf dem darunter liegenden, isolierenden Substrat angeordnet ist und da die Gate-Isolierschicht auch die Gate­ und Source-Elektroden isoliert, werden die in den Fig. 2 und 3B gezeigten FET-Strukturen als invertierte FET′s beschrieben. Dieser Begriff bezieht sich jedoch nur auf ihre physikalischen und nicht auf ihre elektrischen Eigenschaften.
Es mag zwar den Anschein haben, daß die in den Fig. 1,2 und 3 gezeigte Struktur auf einfache Weise aufgebaut werden kann, es muß dabei aber berücksichtigt werden, daß es bei der Ferti­ gung der gezeigten Struktur signifikante Material- und Material- Ätzmittel-Kompatibilitätsprobleme gibt. Das Verfahren gemäß der Erfindung verwendet Materialien und Schritte, die diese Kompati­ bilitätsprobleme überwinden und zur gleichen Zeit ein Herstel­ lungsverfahren zur Folge haben, das eine minimale Anzahl von Maskierungsoperationen verwendet. Die Verwendung einer großen Anzahl von Maskierungsoperationen muß im allgemeinen vermieden werden wegen der Probleme bezüglich der Betriebssicherheit der Vorrichtung und der Ausbeute. Dementsprechend stellen Fig. 4A bis 4J verschiedene Schritte bei der Fertigung der in den Fig. 1 bis 3 gezeigten Vorrichtung dar. Insbesondere ist das in diesen Figuren dargestellte Verfahren auf die Herstellung von Dünnfilm-FET-Schaltelementvorrichtungen auf der Basis von amor­ phem Silizium gerichtet, die mit der Verwendung von Indiumzinn­ oxid als ein transparentes Elektrodenmaterial kompatibel sind.
In dem Verfahren gemäß der Erfindung wird ein isolierendes Sub­ strat, wie beispielsweise Glas, gereinigt, um die Oberfläche auf Verarbeitungsqualität zu bringen. Dann wird der Isolierüberzug 12, wie beispielsweise eine Schicht aus Siliziumoxid, auf der einen Seite des Substrates 10 ausgebildet, um eine stabile Ober­ fläche für die weitere Verarbeitung herzustellen. Die Schicht 12 kann jedoch fakultativ entfernt werden.
Der Isolierüberzug 12 weist üblicherweise eine Schicht von zer­ stäubtem Siliziumoxid auf, das in einer Dicke von etwa 1200 Angström abgeschieden ist.
Titan wird dann abgeschieden, mit einem Muster versehen und Plas­ ma-geätzt, um die Gates der FET′s und die Gate-Treiberleitungen auszubilden. Die Abscheidung der Gate-Treiberleitungen auf dem Isolierüberzug 12 wird im allgemeinen durch übliche Maskierungs- und Musterungstechniken ausgeführt. Beispielsweise kann eine Titanschicht durch Elektronenstrahlverdampfung bis zu einer Dic­ ke von etwa 800 Angström abgeschieden werden. Diese Schicht wird mit einem Abdecklack überzogen und dem gewünschten Maskierungs­ muster ausgesetzt. Das Substrat wird dann Plasma-geätzt, um die Gate-Muster auszubilden. In einem bevorzugten Ausführungsbei­ spiel der Erfindung wird an dieser Stelle ein Sauerstoffpolieren des Abdecklackes ausgeführt, wodurch ein doppelter Zweck erreicht wird, nämlich das Reinigen des Abdecklackes als auch das Aus­ setzen des Gate-Metalls in eine Sauerstoffumgebung, die das Gate- Metall zäh macht vor dem Plasma-Ätzen während der Inselbildung.
Fig. 4B stellt den nächsten Schritt in dem erfindungsgemäßen Verfahren dar. Bei diesem Schritt wird das aus Indiumzinnoxid bestehende Pixel-Elektrodenmaterial 16 durch Sprühen abgeschie­ den und naß geätzt. Der in Fig. 4B gezeigte Verfahrensschritt stellt deshalb den zweiten Maskierungsschritt dar, der gemäß der Erfindung verwendet wird. Die Ausbildung der Pixel-Elektroden wird nach der Ausbildung des Gate-Metallisierungsmusters ausge­ führt, um das Aussetzen gegenüber den Ätzmitteln zu vermeiden, die zum Herstellen des Musters des Gate-Materials verwendet wer­ den. Das Material der Pixel-Elektrode 16 wird vorzugsweise durch Zerstäuben von Indiumzinnoxid bis zu einer Dicke von etwa 900 Angström abgeschieden.
Fig. 4C stellt den nächsten Schritt in dem erfindungsgemäßen Verfahren dar, der die Abscheidung der Isolierschicht 18 be­ inhaltet. Diese Schicht weist vorzugsweise Siliziumnitrid auf, das vorzugsweise durch Plasma-verstärkte chemische Dampfabschei­ dung bis zu einer Dicke von etwa 1500 Angström ausgebildet wird. Als nächstes wird eine Schicht aus amorphem Silizium in ähnli­ cher Weise bis zu einer Dicke von etwa 2000 Angström abgeschie­ den. Bezüglich einer allgemeinen Beschreibung der vorgenannten chemischen Dampfabscheidung wird auf "Plasma-promoted Deposition of Thin Inorganic Films" von M. Rand in J. Vac. Sci. Tech., Band 16, Seite 420 (1979) verwiesen. Auch wenn es weniger wün­ schenswert ist, so ist es auch möglich, die aus amorphem Sili­ zium bestehende Schicht durch Zerstäuben und anschließendes Hydrieren herzustellen. Ein wichtiger Aspekt des erfindungsge­ mäßen Verfahrens besteht darin, daß die nächste Schicht aus Aluminium relativ unmittelbar nach der Abscheidung von amorphem Silizium abgeschieden wird, um einen sicheren Kontakt zu errei­ chen. Dies ist sehr wünschenswert wegen der Oxidation und Ver­ unreinigung der Siliziumoberfläche, die anderenfalls auftreten könnten. Bezüglich der Unmittelbarkeit bzw. Unverzüglichkeit der Abscheidung von Aluminium wird darauf hingewiesen, daß diese Ab­ scheidung vor irgendeiner anderen Oberflächenbehandlung erfolgt. Beispielsweise ist es unerwünscht, die Abscheidung von Aluminium für länger als etwa 2 Stunden zu verzögern, wenn die Substrat­ oberfläche Luft ausgesetzt ist. Die Aufbewahrung des Substrates in inerten Atmosphären würde diese Zeitperiode selbstverständlich verlängern. Da es jedoch eine Aufgabe der vorliegenden Erfindung ist, einen guten Kontakt mit dem aus amorphem Silizium bestehen­ den Material herzustellen, ist es im allgemeinen besser, die Aluminiumschicht so bald wie möglich ohne anschließende Oberflä­ chenbehandlung abzuscheiden. Die Abscheidung der Siliziumschicht 20 ist in Fig. 4D dargestellt, und die Elektronenstrahlver­ dampfung der Aluminiumschicht 22 ist in Fig. 4E gezeigt. Das Aluminium wird üblicherweise bis zu einer Dicke von etwa 500 Angström abgeschieden. Die Siliziumschicht wird vorzugsweise durch Plasma-Abscheidung bis zu einer Dicke von etwa 2000 Angström abgeschieden. Die daraus resultierende Struktur ist in Fig. 4E gezeigt.
Fig. 4F zeigt, daß der nächste Schritt in dem Verfahren die Ausbildung des Musters der Aluminiumschicht 22 ist, so daß die Aluminiumschicht zurückgeschnitten ist von der gewünschten Insel­ struktur (in der nachfolgenden Verarbeitung vollständiger aus­ gebildet), was insbesondere durch die Bezugszahlen 18 und 20 in Fig. 3A angedeutet ist. Das Vorhandensein der Aluminium­ schicht 22 erfüllt die Kontaktbedingungen, und da sie geätzt wird, während das Indiumzinnoxid von Gate-Nitrid überdeckt ist, wird kein "Schweizer-Käse" Angriff der Pixel-Elektrodenschicht 16 beobachtet.
Fig. 4G stellt den nächsten Schritt in dem Verfahren dar, in dem die Inselmuster aus amorphem Silizium und Siliziumnitrid ausgebildet werden. Diese Operation stellt den vierten Maskie­ rungsschritt dar. Die verwendete Maske kann die gleiche Maske sein, die zur Ausbildung der Aluminium-Inseln verwendet wurde. Um die gleiche Maske zu verwenden, wird eine doppelte Exposion durchgeführt, bei der die Maske in der gleichen diagonalen Rich­ tung zweimal vor- und zurückgeschoben wird, um eine größere Aluminiumbeseitigung sicherzustellen. Im allgemeinen ist es je­ doch vorzuziehen, eine getrennte Maske zur Musterausbildung der Silizium- und Nitridabschnitte der Inselstruktur zu verwenden. Der Zweck dieses Zurückschneidens oder Zurücksetztens der Alu­ miniumschicht besteht darin, ein Unterschneiden zu verhindern, das als eine Folge der unterschiedlichen Materialätzgeschwin­ digkeiten für Aluminium und die anderen Inselbestandteile auftre­ ten könnte. Das Plasma-Ätzmittel, das zum Beseitigen der Sili­ ziumnitrid- und aus amorphem Silizium bestehenden Schichten ver­ wendet wurde, greift die Indiumzinnoxidschicht nicht an.
Fig. 4H stellt den nächsten Schritt in dem erfindungsgemäßen Verfahren dar, in dem eine Schicht aus Molybdän auf dem Substrat abgeschieden wird. Beispielsweise kann eine 3000 Angström dicke Molybdänschicht 24 auf diese Weise abgeschieden werden. Wie in Fig. 4I gezeigt ist, wird diese Schicht dann mit einem Muster versehen, wobei ein nasses Ätzen mit einer Mischung von Phosphor-, Essig- und schwacher Salpetersäure ohne Angriff des Indiumzinn­ oxidmaterials verwendet wird. Das vorgenannte Ätzmittel besei­ tigt auch die kleine Aluminiummenge von dem Kanal zwischen den Source- und Drain-Streifen. Die Source-Drain-Molybdän-Abschei­ dung bildet ein Silizid um den Rand der Insel, was eine Gate­ und Source-Drain-Leckage zur Folge hat. Dies wird jedoch elimi­ niert durch Plasma-Ätzen der freiliegenden Siliziumoberfläche (Rückkanalätzen), und die Vorrichtung wird dann mit einem Nie­ dertemperaturnitrid versehen zum Schützen und Passivieren der freiliegenden Siliziumoberfläche. Diesbezüglich wird auf Fig. 4J verwiesen.
Aus der vorstehenden Beschreibung wird deutlich, daß der Dünnfilm-FET und die Flüssigkristallanzeigenvorrichtung und das Verfahren gemäß der Erfindung das Problem des Elektro­ denkontaktes mit dem amorphen Silizium vermeiden, während gleich­ zeitig die Materialverbindungskompatibilität für die vereinfach­ te Fertigung der LCD-Vorrichtung beibehalten wird. Insbesondere ist zu sehen, daß die wesentlichen Teile der LCD-Vorrichtung in einem Verfahren gefertigt werden können, das nur fünf Mas­ kierungsschritte verwendet. Es ist weiterhin deutlich geworden, daß die Verfahrensschritte in einer bestimmten Reihenfolge mit speziellen Materialien ausgeführt werden, um sicherzustellen, daß eine Beeinträchtigung bzw. Verschlechterung des Pixel-Elek­ trodenmaterials nicht auftritt. Weiterhin ist hervorzuheben, daß die Einrichtung und das Verfahren gemäß der Erfindung so sind, daß sie mit einer großen Vielfalt von Flüssigkristallan­ zeige-Systemen und mit einer großen Vielfalt von Flüssigkristall­ materialien kompatibel sind. Es ist auch von großem Vorteil, daß bei der Fertigung gemäß der Erfindung relativ übliche Verarbei­ tungsmethoden für sehr große Verpackungsdichten (VLSI) verwendet werden können, um eine sichere Fertigung mit hoher Ausbeute von Flüssigkristallanzeigevorrichtungen zu ermöglichen, die ein hohes Auflösungsvermögen besitzen.

Claims (21)

1. Dünnfilm-Feldeffekttransistorstruktur für eine eine aktive Matrix aufweisende Flüssigkristallanzeige, gekennzeichnet durch
ein Substrat (10) mit einem Isolierüberzug (12) darauf
eine Gate-Elektrode (14), die Titan enthält und auf dem isolierenden Substratüberzug (12) angeordnet ist, eine Gate-Isolierschicht (18), die über der Gate-Elektro­ de (14) angeordnet ist,
eine amorphes Silizium enthaltende Schicht (20), die über der Gate-Isolationsschicht (18) angeordnet ist, wobei die Siliziumschicht (20) und die Gate-Isolationsschicht (18) eine Inselkonfiguration aufweisen,
eine Aluminiumschicht (22), die über der Insel angeordnet ist, wobei in der Aluminiumschicht (22) ein Isolierspalt ausgebildet ist, der so über der Gate-Elektrode (14) ange­ ordnet ist, daß eine Feldeffekttransistor-Source-Leitungs­ metallisierung, die in Kontakt mit der Aluminiumschicht auf der einen Seite des Isolierspalts angeordnet ist,
und eine Drain-Leitungsmetallisierung in Kontakt mit der Aluminiumschicht auf der anderen Seite des Isolierspaltes gebildet ist, und
eine Schicht (16) aus Indiumzinnoxid, die auf dem Isolier­ überzug (12) so angeordnet ist, daß eine Pixel-Elektrode gebildet ist, wobei die Pixel-Elektrode in elektrischem Kontakt mit der Source- oder Drain-Leitungsmetallisie­ rung (24) ist.
2. Feldeffekttransistor nach Anspruch 1, dadurch gekennzeichnet, daß die Source- und Drain-Leitungsmetallisierung (24) Molybdän aufweist.
3. Feldeffekttransistor nach Anspruch 1, dadurch gekennzeichnet, daß der isolierende Substratüberzug (12) Siliziumdioxid aufweist.
4. Feldeffekttransistor nach Anspruch 1, dadurch gekennzeichnet, daß die Aluminiumschicht (22) von den Rändern der Insel zurückgesetzt ist.
5. Verfahren zum Herstellen von Dünnfilm-Feldeffekttransis­ toren in aktiven Matrix-Flüssigkristall­ anzeigevorrichtungen, gekennzeichnet durch:
Anordnen eines Gate-Metallisierungsschichtmusters auf einem isolierenden Substrat, wobei das Gate-Metall Titan enthält und das Muster Gate-Elektroden aufweist,
Anordnen eines Pixel-Elektrodenmusters auf dem Substrat, wobei das Pixel-Elektrodenmaterial Indiumzinnoxid auf­ weist,
Anordnen einer Isolierschutzschicht ----- über dem Sub­ strat mit dem Gate-Metallmuster und dem Pixel-Elektroden­ muster,
Anordnen einer Siliziumschicht über der Isolierschutzschicht,
Anordnen einer Aluminiumschicht über dem Silizium,
Ausbilden eines Musters in der Aluminiumschicht zum Bil­ den von Inseln aus Aluminium in Kontakt mit der Siliziumschicht, wobei die Inseln über ---------------- den Gate-Elektroden angeordnet werden,
Ausbilden von Mustern in den Isolierschutz- und Silizium­ schichten zum Bilden von Inseln im wesentlichen in glei­ cher Ausdehnung mit den Aluminium-Inseln, wobei jede ge­ bildete Insel eine Schutzschicht, eine Silizium- und eine Aluminiumschicht aufweist,
Anordnen einer Source- und Drain-Metallisierungsschicht über dem Substrat, und
Ausbilden von Mustern in der Source- und Drain-Metalli­ sierungsschicht und der Aluminiumschicht, um Feldeffekt­ transistorvorrichtungen auszubilden.
6. Verfahren nach Anspruch 5, dadurch gekennzeichnet, daß das Gate-Metallisierungsschichtmuster durch Dampf­ abscheiden und plasma-Ätzen angeordnet wird.
7. Verfahren nach Anspruch 5, dadurch gekennzeichnet, daß das Pixel-Elektrodenmuster durch Sprühabscheiden und nasses Ätzen angeordnet wird.
8. Verfahren nach Anspruch 5, dadurch gekennzeichnet, daß die Isolierschutzschicht durch Plasma-verstärkte chemische Dampfabscheidung von Siliziumnitrid angeordnet wird.
9. Verfahren nach Anspruch 5, dadurch gekennzeichnet, daß amorphes Silizium durch Plasma-verstärkte chemi­ sche Dampfabscheidung angeordnet wird.
10. Verfahren nach Anspruch 5, dadurch gekennzeichnet, daß die Aluminiumschicht durch Elektronenstrahlverdampfung angeordnet wird.
11. Verfahren nach Anspruch 5, dadurch gekennzeichnet, daß die Source- und Drain-Metallisierungsschicht durch Sprühen angeordnet wird.
12. Verfahren nach Anspruch 5, dadurch gekennzeichnet, daß das Ausbilden des Source- und Drain-Metallisierungs­ schichtmusters das Ätzen in einer Lösung aus Phosphor­ säure, Essigsäure und schwacher Salpetersäure aufweist.
13. Verfahren nach Anspruch 5, dadurch gekennzeichnet, daß eine Passivierungsschicht über dem ------------------ Substrat angeordnet wird.
14. Verfahren nach Anspruch 13, dadurch gekennzeichnet, daß die Passivierungsschicht durch Plasma-verstärkte chemische Dampfabscheidung von Siliziumnitrid ausge­ bildet wird.
15. Verfahren nach Anspruch 5, dadurch gekennzeichnet, daß die Silizium- und Isolierschutzschichtmusterbildung Inseln erzeugt, auf denen die Aluminiumschicht von den Insel­ rändern zurückgesetzt ist.
16. Verfahren nach Anspruch 5, dadurch gekennzeichnet, daß die Isolierschutzschicht Siliziumnitrid aufweist.
17. Verfahren nach Anspruch 5, dadurch gekennzeichnet, daß das Silizium amorphes Silizium aufweist.
18. Verfahren nach Anspruch 13, dadurch gekennzeichnet, daß die Passivierungsschicht Siliziumnitrid aufweist.
19. Flüssigkristallanzeige mit einer aktiven Matrix, gekennzeichnet durch :
zwei ebene Substrate (10, 70), von denen wenigstens eines transparent ist,
eine Menge aus Flüssigkristallmaterial (70), die zwischen den Substraten angeordnet und enthalten ist,
eine Anordnung (array) aus Indiumzinnoxid-Pixel-Elektro­ den (16), die auf dem wenigstens einen Substrat angeord­ net sind,
wenigstens eine erdebenen Elektrode (76), die auf dem anderen der Substrate so angeordnet ist, daß das Flüssig­ kristallmaterial (60) zwischen den Pixel-Elektroden und den erdebenen Elektroden angeordnet ist,
einen Satz elektrisch leitfähiger Daten-Leitungen,
einen Satz elektrisch leitfähiger Gate-Leitungen,
eine Anordnung (array) von Halbleiter-Schaltelementen (50), die den Pixel-Elektroden zugeordnet sind, wobei jedes Schaltelement eine Gate-Elektrode (14), die Titan aufweist und elektrisch mit den Gate-Leitungen verbunden ist, und eine Schicht (20) aus --- Silizium aufweist,
die über der Gate-Isolationsschicht (18) und einer Alu­ miniumschicht (22) angeordnet ist, die über der aus Silizium bestehenden Schicht in jedem Schaltelement angeordnet ist, wobei in der Aluminiumschicht (22) ein Isolierspalt enthalten ist, der über der Gate-Elektrode so angeordnet ist, daß ein Feldeffekttransistor mit Source und Drain gebildet ist, wobei die Gate-Elektroden des Schaltelements mit jeweils einer der Gate-Leitungen verbunden und die Source- und Drain-Elektroden mit einer der Daten-Leitungen oder Pixel-Elektroden durch die Alu­ miniumschicht verbunden sind.
20. Flüssigkristallanzeige nach Anspruch 19, dadurch gekennzeichnet, daß die Source- und Daten-Leitungen Molybdän aufweisen.
21. Flüssigkristallanzeige nach Anspruch 19, dadurch gekennzeichnet, daß die Siliziumschicht amorphes Silizium aufweist.
DE19863636232 1985-08-02 1986-10-24 Duennfilm-feldeffekttransistor und verfahren zu seiner herstellung Withdrawn DE3636232A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US76193985A 1985-08-02 1985-08-02

Publications (1)

Publication Number Publication Date
DE3636232A1 true DE3636232A1 (de) 1988-04-28

Family

ID=25063667

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19863636232 Withdrawn DE3636232A1 (de) 1985-08-02 1986-10-24 Duennfilm-feldeffekttransistor und verfahren zu seiner herstellung

Country Status (4)

Country Link
EP (1) EP0211402B1 (de)
JP (1) JPS6270817A (de)
DE (1) DE3636232A1 (de)
FR (1) FR2585864B1 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3714482A1 (de) * 1986-05-05 1987-11-12 Gen Electric Verfahren zum passivieren des rueckkanals von feldeffekttransistoren aus amorphem silizium
DE3636221C2 (de) * 1985-08-02 1999-12-16 Gen Electric Verfahren zum Herstellen von Dünnfilm-Feldeffekttransistoren

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4774207A (en) * 1987-04-20 1988-09-27 General Electric Company Method for producing high yield electrical contacts to N+ amorphous silicon
JPH0690372B2 (ja) * 1987-08-26 1994-11-14 シャープ株式会社 液晶表示素子
US4778258A (en) * 1987-10-05 1988-10-18 General Electric Company Protective tab structure for use in the fabrication of matrix addressed thin film transistor liquid crystal displays
FR2631743A1 (fr) * 1988-05-23 1989-11-24 Gen Electric Structure a electrodes non coplanaires pour affichage matriciel a cristaux liquides a transistors en couches minces de silicium amorphe et procede de fabrication
US5618739A (en) * 1990-11-15 1997-04-08 Seiko Instruments Inc. Method of making light valve device using semiconductive composite substrate
US5347154A (en) * 1990-11-15 1994-09-13 Seiko Instruments Inc. Light valve device using semiconductive composite substrate
JPH05243579A (ja) * 1992-02-28 1993-09-21 Canon Inc 半導体装置
TW214603B (en) * 1992-05-13 1993-10-11 Seiko Electron Co Ltd Semiconductor device
JP3526058B2 (ja) * 1992-08-19 2004-05-10 セイコーインスツルメンツ株式会社 光弁用半導体装置
US5633176A (en) * 1992-08-19 1997-05-27 Seiko Instruments Inc. Method of producing a semiconductor device for a light valve
JPH0798460A (ja) 1992-10-21 1995-04-11 Seiko Instr Inc 半導体装置及び光弁装置
JPH06188265A (ja) * 1992-12-22 1994-07-08 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
DE4310640C1 (de) * 1993-03-31 1994-05-11 Lueder Ernst Verfahren zur Herstellung einer Matrix aus a-Si:H-Dünnschichttransistoren
JP3106786B2 (ja) * 1993-08-26 2000-11-06 松下電器産業株式会社 半導体装置およびその製造方法
TW321731B (de) * 1994-07-27 1997-12-01 Hitachi Ltd

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3806365A (en) * 1971-08-20 1974-04-23 Lee Corp Process for use in the manufacture of semiconductive devices
JPS5793542A (en) * 1980-12-03 1982-06-10 Hitachi Ltd Semiconductor integrated circuit device
JPS57128382A (en) * 1981-02-02 1982-08-09 Canon Kk Electrooptical display device
JPS59121876A (ja) * 1982-12-28 1984-07-14 Toshiba Corp 薄膜デバイス用ガラス基板
JPS59124162A (ja) * 1982-12-29 1984-07-18 Sharp Corp 薄膜トランジスタ
US4736229A (en) * 1983-05-11 1988-04-05 Alphasil Incorporated Method of manufacturing flat panel backplanes, display transistors and displays made thereby
EP0196915B1 (de) * 1985-03-29 1991-08-14 Matsushita Electric Industrial Co., Ltd. Dünnschicht-Transistorenanordnung und Methode zu deren Herstellung

Non-Patent Citations (6)

* Cited by examiner, † Cited by third party
Title
"A TFT-Addressed Liquid Color Display" von M. Sugatr et al., Proceedings of the Third Interna- tional Display Research Conference, SID und ITE, Paper Nr. 5.3 (Oktober 1983) *
"Amorphous-Silicon Thin-Film Metal-Oxide-Semicon- ductor Transistors" von H. Hagama u. M. Matsumura,Applied Physics Letters, Bd. 36, Nr. 9 (Mai 1980) *
"Amourphous Silicon - Silicon Nitride Thin Film Transistors" von MJ Powell, Applied Physics Letters, Bd. 38, Nr. 10 (Mai 1981) *
"Application of Amorphous Silicon Field Effect Transistors and Integrated Circuits" von AJ Snell et al., Applied Physics, Bd. 26, S. 83-86 (1981) *
"Application of Amorphous Silicon Field Effect Transistors in Adressable Liquid Cristal Display Panels", von GJ Snell et al., Applied Physics, Bd. 24, S. 357-362 (1981) *
"Silicon TFT's for Flat Panel Displays" von F. Morin und M. LeContellec, Hewlett Packard Journal *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3636221C2 (de) * 1985-08-02 1999-12-16 Gen Electric Verfahren zum Herstellen von Dünnfilm-Feldeffekttransistoren
DE3714482A1 (de) * 1986-05-05 1987-11-12 Gen Electric Verfahren zum passivieren des rueckkanals von feldeffekttransistoren aus amorphem silizium

Also Published As

Publication number Publication date
JPS6270817A (ja) 1987-04-01
FR2585864A1 (fr) 1987-02-06
FR2585864B1 (fr) 1991-10-25
EP0211402A3 (en) 1988-05-04
EP0211402A2 (de) 1987-02-25
EP0211402B1 (de) 1991-05-08

Similar Documents

Publication Publication Date Title
DE3636220C2 (de) Verfahren zum Formen von Gate-Elektrodenmaterial in einem invertierten Dünnfilm-Feldeffekttransistor
DE3636221C2 (de) Verfahren zum Herstellen von Dünnfilm-Feldeffekttransistoren
DE19906815B4 (de) Flüssigkristallanzeige und Verfahren zur Herstellung derselben
DE19809084C2 (de) Flüssigkristallanzeigevorrichtung und Herstellungsverfahren dafür
DE3636232A1 (de) Duennfilm-feldeffekttransistor und verfahren zu seiner herstellung
DE19758065C2 (de) Verfahren zur Herstellung eines aktiven Paneels für eine Flüssigkristallanzeigevorrichtung
DE10150432B4 (de) Arraysubstrat für eine Flüssigkristallanzeige und Verfahren zu dessen Herstellung
DE19814676C2 (de) Flüssigkristallanzeige und Herstellungsverfahren dafür
DE3832991A1 (de) Zellstruktur fuer matrix-adressierte fluessigkristallanzeigen und verfahren zu deren herstellung
DE102004053587B4 (de) Flüssigkristalldisplay-Tafel und Verfahren zu deren Herstellung
DE3604368C2 (de)
DE4318028A1 (de) Flüssigkristallanzeigeeinrichtung und Verfahren zu deren Herstellung
DE102009044337A1 (de) Arraysubstrat für ein Display sowie Verfahren zum Herstellen desselben
DE10317627A1 (de) Verfahren zur Herstellung eines Matrixsubstrats für eine Flüssigkristallanzeigevorrichtung
DE19710248C2 (de) Flüssigkristallanzeige mit aktiver Matrix und Herstellungsverfahren dafür
DE102004048723A1 (de) Herstellverfahren für ein Dünnschichttransistorarray-Substrat
DE3545400A1 (de) Elektrochrome vorrichtung
DE69817597T2 (de) Verfahren zur Herstellung einer Farbfilterstruktur
DE2741440A1 (de) Elektrochromatische anzeigevorrichtung
US4855806A (en) Thin film transistor with aluminum contacts and nonaluminum metallization
US4889411A (en) Process and structure for thin film transistor with aluminum contacts and nonaluminum metallization in liquid crystal displays
DE2837433A1 (de) Fluessigkristall-anzeigetafel in matrixanordnung
DE2805884C3 (de) Flüssigkristall-Anzeigevorrichtung mit einer Fluoreszenzplatte
DE19754784B4 (de) Verfahren zur Herstellung einer Matrix aus Dünnschichttransistoren mit Speicherkapazitäten
EP1189096B1 (de) Flüssigkristall-Lichtmodulator

Legal Events

Date Code Title Description
8128 New person/name/address of the agent

Representative=s name: SIEB, R., DIPL.-CHEM. DR.RER.NAT., PAT.-ANW., 6947

8110 Request for examination paragraph 44
8139 Disposal/non-payment of the annual fee