DE19758065C2 - Verfahren zur Herstellung eines aktiven Paneels für eine Flüssigkristallanzeigevorrichtung - Google Patents
Verfahren zur Herstellung eines aktiven Paneels für eine FlüssigkristallanzeigevorrichtungInfo
- Publication number
- DE19758065C2 DE19758065C2 DE19758065A DE19758065A DE19758065C2 DE 19758065 C2 DE19758065 C2 DE 19758065C2 DE 19758065 A DE19758065 A DE 19758065A DE 19758065 A DE19758065 A DE 19758065A DE 19758065 C2 DE19758065 C2 DE 19758065C2
- Authority
- DE
- Germany
- Prior art keywords
- gate
- electrode
- bus line
- insulation layer
- pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
- G02F1/13458—Terminal pads
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136213—Storage capacitors associated with the pixel electrode
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
- G02F1/13629—Multilayer wirings
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Description
Die Erfindung betrifft ein Verfahren zur Herstellung eines
aktiven Paneels für eine Aktivmatrixflüssigkristallanzeigevorrichtung ("active matrix
liquid crystal display", AMLCD), die ein aktives Paneel mit
Dünnschichttransistoren ("thin film transistors", TFT's) und
Pixelelektroden aufweist, welche zu einer Matrix auf dem Paneel
angeordnet sind.
Unter Anzeigevorrichtungen zur Darstellung von Bildern auf
einem Bildschirm werden Flachpaneelanzeigevorrichtungen mit
Dünnschichttransistoren wegen ihres geringen Gewichts und ihrer
einfachen Anpassung bevorzugt verwendet. Forschungsaktivitäten
wurden insbesondere wegen der zur Darstellung von Spielfilmen
geeigneten hohen Auflösung und schnellen Reaktionszeit von
Flüssigkristallanzeigevorrichtungen auf deren Entwicklung
konzentriert.
Eine Flüssigkristallanzeigevorrichtung (LCD) bedient sich
bekannter LCD-Polarisationstechniken und optischer Anisotropie
eines Flüssigkristallmaterials. Durch Steuerung der Ausrichtung
von stäbchenförmigen Flüssigkristallmolekülen mit Hilfe von
Polarisationstechnik wird aufgrund der Anisotropie des
Flüssigkristallmaterials der Durchtritt von Licht durch das
Flüssigkristallmaterial hindurch ermöglicht oder verhindert.
Dieses Prinzip wird bei der Flüssigkristallanzeigevorrichtung
angewendet. AMLCD's mit zu einer Matrix angeordneten
Dünnschichttransistoren (TFT's) und an die TFT's
angeschlossenen Pixelelektroden bieten Bilder hoher Qualität
und sind zur Zeit weit verbreitet. Der Aufbau einer
herkömmlichen AMLCD wird im folgenden beschrieben.
Ein Farbfilterpaneel einer LCD weist eine sequentielle
Anordnung von roten, blauen und grünen Farbfiltern auf einem
transparenten Substrat auf, welche auf einem transparenten
Substrat an Stellen entsprechend und über den matrixförmig
angeordneten Pixeln angeordnet sind. Zwischen diesen
Farbfiltern ist eine schwarze Matrix (black matrix)
gitterförmig ausgebildet. Auf den Farbfiltern ist eine
gemeinsame Elektrode ausgebildet.
Ein aktives Paneel einer LCD weist Pixelelektroden auf,
die matrixförmig gestaltet auf einem transparenten Substrat
ausgebildet sind. Entlang der Spaltenrichtung der
Pixelelektroden sind Signalbusleitungen zwischen den
Pixelelektroden auf dem Substrat ausgebildet. Entlang der
Zeilenrichtung der Pixelelektroden sind Datenbusleitungen
zwischen den Pixelelektroden auf dem Substrat ausgebildet. In
einem Eckbereich einer jeden Pixelelektrode ist jeweils ein TFT
zum Ansteuern dieser Pixelelektrode auf dem Substrat
ausgebildet. Eine Gateelektrode des TFT ist an eine
Signalbusleitung (d. h. Gatebusleitung) angeschlossen. Eine
Sourceelektrode eines TFT ist an eine Datenbusleitung (d. h.
Sourcebusleitung) angeschlossen. Außerdem kann eine
Speicherkondensatorelektrode parallel zur Gatebusleitung und
die Pixelelektrode kreuzend ausgebildet sein. Ein Pad (eine
Anschlußfläche) ist am Endbereich jeder Busleitung ausgebildet.
Das Farbfilterpaneel und das aktive Paneel sind mit einem
bestimmten Abstand zueinander (d. h. einem Zellspalt) derart
zusammengefügt, daß der Pixelaufbau auf dem aktiven Paneel und
die Farbfilter auf dem Farbfilterpaneel einander zugewandt
sind. Der Zellspalt wird mit Flüssigkristallmaterial
ausgefüllt, um das Flüssigkristallpaneel einer LCD zu
vervollständigen.
Das Verfahren zur Herstellung einer
Flüssigkristallanzeigevorrichtung ist sehr kompliziert und
umfaßt mehrere Prozesse. Das Verfahren zur Herstellung eines
aktiven Paneels mit TFT's und Pixelelektroden ist sogar noch
komplizierter. Deswegen ist es wichtig, das Verfahren zur
Herstellung eines aktiven Paneels zu vereinfachen, um die
Defektmöglichkeit während des Herstellungsprozesses zu
verringern.
Ein herkömmliches Verfahren zur Herstellung eines aktiven
Paneels wird mit Hilfe von Fig. 1, die eine Draufsicht des aktiven
Paneels zeigt, und mit Hilfe der Fig. 2A bis 2H beschrieben,
welche Querschnittsansichten entlang der Linie II-II aus Fig.
1 zeigen.
Wie aus Fig. 1 und 2A ersichtlich, wird Aluminium oder
Aluminiumlegierung auf ein transparentes Substrat 11 durch
Vakuumbedampfen aufgebracht und mit Hilfe einer ersten Maske
strukturiert, um die Gatebusleitungen 13, Gatepads 15,
Gateelektroden 17, Sourcepads 25 und eine Kurzschlußschiene 21
auszubilden. Die Gatebusleitung 13 ist an die Gateelektroden 17
angeschlossen, welche in Zeilenrichtung angeordnet sind. Das
Gatepad 15 ist am Ende der Gatebusleitung 13 angeordnet. Die
Kurzschlußschiene 21 schließt die Gatepads 15 an die Sourcepads
25 an und umrandet die Peripherie des Substrats 11. Die
Sourcepads 25 sind an den Endbereichen der Sourcebusleitungen
23 angeordnet, welche später ausgebildet werden. Hier kann die
Gatebusleitung 13 auch als eine Elektrode eines
Speicherkondensators ausgebildet werden.
Wie aus Fig. 2B ersichtlich, werden die wie oben
beschrieben aus Metall ausgebildeten Elemente unter Verwendung
der Kurzschlußschiene 21 als Anode anodisiert, um eine
anodische Oxidschicht 13a auf deren Oberfläche auszubilden.
Damit werden Unebenheiten ("hillocks") auf der
Aluminiumoberfläche vermieden. Die Gateelektroden 17, Gatepads
15, Gatebusleitungen 13 und Sourcepads 25 werden anodisiert, da
sie an die Kurzschlußschiene 21 angeschlossen sind. Hier sind
die Gatepads 15 und die Sourcepads 25 teilweise durch eine
zweite Maske abgedeckt, um die Bildung einer Oxidschicht auf
ihrer zur Oberfläche des Substrats 11 parallelen Oberfläche zu
verhindern.
Wie aus Fig. 2C ersichtlich, wird auf das Substrat
einschließlich der Elektroden, Leitungen und Pads
Siliziumnitrid oder Siliziumoxid durch Vakuumbedampfen
aufgetragen, um eine Gateisolierungsschicht 29 auszubilden.
Dann werden intrinsisches Halbleitermaterial und dotiertes
intrinsisches Halbleitermaterial aufeinanderfolgend aufgebracht
und mit Hilfe einer dritte Maske strukturiert, um eine
Halbleiterschicht 31 und eine ohmische Kontaktschicht 33 auf
der Gateisolierungsschicht 29 über jeder Gateelektrode 17
auszubilden.
Wie aus Fig. 2D ersichtlich, wird mit Hilfe einer vierten
Maske ein erstes Gatekontaktloch 51 über jedem Gatepad 15 und
ein erstes Sourcekontaktloch über jedem Sourcepad 25 in der
Gateisolierungsschicht 29 ausgebildet. Hier wird durch die
Kontaktlöcher 51 und 61 jeweils derjenige Bereich der Gatepads
und derjenige Bereich der Sourcepads freigelegt, welche nicht
anodisiert sind.
Wie aus Fig. 2E ersichtlich, wird die gesamte
resultierende Oberfläche des Substrats unter Verwendung einer
fünften Maske mit Chrom oder Chromlegierung vakuumbedampft, um
Sourceelektroden 27 und Drainelektroden 37 auf der ohmischen
Kontaktschicht 33 und Sourcebusleitungen 23 auf der
Gateisolierungsschicht auszubilden. Außerdem wird während
dieses Maskierungsschritts Chrom oder Chromlegierung auch auf
den Gatepads 15 und den Sourcepads 25 in den jeweiligen
Kontaktlöchern 51 und 61 ausgebildet. Durch das Metall in dem
ersten Sourcekontaktloch 61 ist die Sourcebusleitung 23 an das
Sourcepad 25 angeschlossen. Hier dient die Chrom- oder
Chromlegierungsschicht auf dem Sourcepad 25 zum Vermeiden von
Unebenheiten auf der darunterliegenden Aluminiumschicht und als
Sourcepadzwischenelektrode 67, die an einen Sourcepadanschluß
65 angeschlossen wird, der später ausgebildet wird. In gleicher
Weise ist das Gatepad 15 aus der Aluminiumschicht an einen
Gatepadanschluß 55 über das Chrom oder die Chromlegierung in
dem ersten Gatekontaktloch 51 angeschlossen, wobei das Chrom
oder die Chromlegierung eine Gatepadzwischenelektrode 57
bildet. Der freiliegende Bereich der ohmischen Kontaktschicht
33 zwischen der Sourceelektrode 27 und der Drainelektrode 37
wird entfernt, wobei die Sourceelektrode 27 und die
Drainelektrode 37 als Masken verwendet werden.
Wenn es notwendig ist, eine Speicherkondensatorelektrode
19 auszubilden, wird die Speicherkondensatorelektrode 19 der
(n)-ten Zeile parallel zur Gatebusleitung ausgebildet, so daß
sie die Gatebusleitung 13 der (n - 1)-ten Zeile teilweise
überlappt.
Wie aus Fig. 2F ersichtlich, wird die gesamte
resultierende Oberfläche des Substrats einschließlich der
Sourceelektroden 27 und der Drainelektroden 37 mit einem
Isolierungsmaterial wie Siliziumoxid oder Siliziumnitrid
vakuumbedampft, um eine zweite Isolierungsschicht 35
auszubilden. Die zweite Isolierungsschicht 35 wird mit Hilfe
einer sechsten Maske strukturiert, um darin ein zweites
Gatekontaktloch 53 über dem Gatepad 15, ein zweites
Sourcekontaktloch 63 über dem Sourcepad 25, und ein
Drainkontaktloch 71 über der Drainelektrode 37 auszubilden. Das
Gatepad 15 ist an den Gatepadanschluß (wird später ausgebildet)
durch das zweite Gatekontaktloch 53 hindurch angeschlossen, das
Sourcepad 25 ist an einen Sourcepadanschluß (wird später
ausgebildet) durch das zweite Sourcekontaktloch 63 hindurch
angeschlossen, und die Drainelektrode 37 ist an eine
Pixelelektrode 39 (wird später ausgebildet) durch das
Drainkontaktloch 71 hindurch angeschlossen.
Falls die Speicherkondensatorelektrode 19 ausgebildet
wird, wird die zweite Isolierungsschicht 35 auch über der
Speicherkondensatorelektrode 19 entfernt, um ein
Speicherkondensatorkontaktloch 75 auszubilden, durch das
hindurch die Speicherkondensatorelektrode 19 an die
Pixelelektrode 39 (wird später ausgebildet) angeschlossen wird.
Wie aus Fig. 2G ersichtlich, wird ein Bereich der
Kurzschlußschiene 21, welcher aus Aluminium hergestellt ist und
an die Gatepads 15 und an die Gatebusleitungen 13 und die
Gateelektroden 17 sowie an die Sourcepads 25 angeschlossen ist,
mit Hilfe einer siebten Maske entfernt.
Wie aus Fig. 2H ersichtlich, wird die gesamte
resultierende Oberfläche des Substrats einschließlich der
Schutzschicht 35 mit Indium-Zinn-Oxid vakuumbedampft und mit
Hilfe einer achten Maske strukturiert, um Pixelelektroden 39,
Gatepadanschlüsse 55 und Sourcepadanschlüsse 65 zu bilden.
Wie oben beschrieben, werden acht Masken während der
Ausbildung des aktiven Paneels verwendet. Je mehr
Maskierungsschritte erforderlich sind, um so schlechter ist die
Qualität der LCD. Außerdem dauert der Strukturierungsvorgang
einschließlich der Maskierungsschritte im allgemeinen relativ
lange. Deswegen kann die Verringerung der Anzahl der
Maskierungsschritte bereits um einen Schritt die Kosten
reduzieren und die Produktionsausbeute erhöhen.
Dementsprechend betrifft die Erfindung eine
Flüssigkristallanzeige und ein Verfahren, bei denen die
Nachteile des Standes der Technik vermieden werden.
Eine Aufgabe der Erfindung ist es, ein Verfahren zur
Herstellung eines aktiven Paneels für eine LCD mit weniger
Maskierungsschritten bereitzustellen, mit dem auf die
Maskenanordnungen zurückzuführende kumulierte Fehler
verringert, die Produktionsausbeute erhöht, die Qualität
verbessert und die Prozeßdauer und die Kosten reduziert werden
können.
Um diese Aufgabe zu lösen, weist ein erfindungsgemäßes
Verfahren zur Herstellung eines aktiven Paneels die im
Patentanspruch 1 angegebenen Schritte auf.
Die Erfindung wird anhand von Ausführungsformen mit Hilfe
der Zeichnungen näher erläutert.
In der Zeichnung zeigen:
Fig. 1 eine vergrößerte Draufsicht eines Bereichs eines
aktiven Paneels einer herkömmlichen
Flüssigkristallanzeigevorrichtung;
Fig. 2A bis 2H Querschnittsansichten eines aktiven
Paneels einer herkömmlichen Flüssigkristallanzeigevorrichtung
entlang der Linie II-II aus Fig. 1 nach einzelnen
Herstellungsschritten gemäß einem herkömmlichen Verfahren;
Fig. 3 eine vergrößerte Draufsicht eines Bereichs eines
aktiven Paneels einer Flüssigkristallanzeigevorrichtung gemäß
einer ersten Ausführungsform der Erfindung;
Fig. 4A bis 4F Querschnittsansichten eines aktiven
Paneels einer Flüssigkristallanzeigevorrichtung gemäß der
ersten Ausführungsform der Erfindung entlang der Linie IV-IV
aus Fig. 3 nach einzelnen Herstellungsschritten;
Fig. 5A bis 5F Querschnittsansichten eines aktiven
Paneels einer Flüssigkristallanzeigevorrichtung gemäß einer
zweiten Ausführungsform der Erfindung entlang der Linie IV-IV
aus Fig. 3 nach einzelnen Herstellungsschritten;
Fig. 6 eine vergrößerte Draufsicht eines Bereichs eines
aktiven Paneels einer Flüssigkristallanzeigevorrichtung gemäß
einer dritten Ausführungsform der Erfindung; und
Fig. 7A bis 7F Querschnittsansichten eines aktiven
Paneels einer Flüssigkristallanzeigevorrichtung gemäß der
dritten Ausführungsform der Erfindung entlang der Linie VII-VII
aus Fig. 6 nach einzelnen Herstellungsschritten.
Im folgenden werden die bevorzugten Ausführungsformen der
Erfindung näher erläutert.
In dem Verfahren zur Herstellung eines aktiven Paneels
einer Flüssigkeitsanzeigevorrichtung gemäß der Erfindung ist
die Anzahl der Maskierungsschritte auf sechs reduziert. Um das
zu erreichen, wird bei dem Verfahren gemäß der Erfindung der
Anodisierungsschritt beseitigt. Deswegen ist es nicht
erforderlich, eine Kurzschlußschiene auszubilden und diese
später abzuschneiden. Zusätzlich wird das Sourcepad im Schritt
des Ausbilden der Sourcebusleitung ausgebildet anstatt im
Schritt des Ausbilden des Gatepads. Deswegen kann das
Sourcepadkontaktloch, durch welches hindurch der
Sourcepadanschluß an das Sourcepad angeschlossen ist, direkt
durch Strukturieren der zweiten Isolierungsschicht ausgebildet
werden, anstatt durch das Strukturieren in zwei Schritten gemäß
dem Stand der Technik. Darüber hinaus kann ein
Gatepadkontaktloch, durch welches hindurch ein Gatepad an einen
externen Anschluß angeschlossen ist, direkt durch
gleichzeitiges Strukturieren einer Gateisolierungsschicht und
einer zweiten Isolierungsschicht ausgebildet werden. Deswegen
können Formungsschritte, wie das Abtrennen der
Kurzschlußschiene, eliminiert werden und die Anzahl der
Schritte zum Ausbilden der Gatepadkontaktlöcher und der
Sourcepadkontaktlöcher kann von zwei auf einen reduziert
werden.
Durch die Erfindung werden Unebenheiten auf der
Aluminiumschicht vermieden, indem die Aluminiumschicht von
einer zweiten Metallschicht bedeckt wird anstatt die
Aluminiumschicht zu anodisieren. Die Gatebusleitung weist ein
Metall mit niedrigem Widerstand und geringer
Oberflächenstabilität und ein Schutzmetall mit hohem Widerstand
und besserer Oberflächenstabilität auf. Ferner ist die
Metallschicht des Gatepads und des Sourcepads mit dem leitenden
Material des entsprechenden Padanschlußes ohne eine
Gatepadzwischenschicht oder eine Sourcepadzwischenschicht
verbunden, wie dies in den Ausführungsformen gemäß dem Stand
der Technik üblich ist.
Im einzelnen wird ein erstes Metall auf dem Substrat durch
Vakuumbedampfen aufgetragen und mit Hilfe einer ersten Maske in
eine gewünschte Form gebracht, um Gatebusleitungen auszubilden.
Ein zweites Metall wird auf die gesamte resultierende
Oberfläche des Substrats einschließlich der Gatebusleitungen
durch Vakuumbedampfen aufgetragen und unter Verwendung einer
zweiten Maske strukturiert, um Gateelektroden und Gatepads
sowie zweite Gatebusleitungen auf den Gatebusleitungen diese
bedeckend auszubilden. Ein Isolierungsmaterial wird durch
Vakuumbedampfen auf die resultierende Oberfläche des Substrats
einschließlich der Gateelektroden, der zweiten
Gatebusleitungen, welche die Gatbusleitungen bedecken, und der
Gatepads aufgetragen, um eine Gateisolierungsschicht
auszubilden. Ein Halbleitermaterial und ein dotiertes
Halbleitermaterial werden nacheinander auf der
Gateisolierungsschicht aufgetragen und unter Verwendung einer
dritten Maske in eine gewünschte Form gebracht, um eine
Halbleiterschicht und eine dotierte Halbleiterschicht über
jeder Gateelektrode auszubilden. Ein drittes Metall wird durch
Vakuumbedampfen auf die resultierende Oberfläche des Substrats
einschließlich der Halbleiterschicht, der dotierten
Halbleiterschicht und der Gateisolierungsschicht aufgetragen
und unter Verwendung einer vierten Maske in eine gewünschte
Form gebracht, um Sourceelektroden und Drainelektroden auf der
dotierten Halbleiterschicht sowie Sourcebusleitungen und
Sourcepads auf der Gateisolierungsschicht auszubilden. Ein
Bereich der dotierten Halbleiterschicht, welcher zwischen der
Sourceelektrode und der Drainelektrode freiliegt, wird durch
Ätzen entfernt, wobei die Sourceelektrode und die
Drainelektrode als Masken benutzt werden. Ein
Isolierungsmaterial wird durch Vakuumbedampfen auf die
resultierende Oberfläche des Substrats aufgetragen, um eine
zweite Isolierungsschicht auszubilden. Dann werden unter
Verwendung einer fünften Maske jeweils ein Kontaktloch über den
Drainelektroden und den Sourcepads durch selektives Entfernen
der zweiten Isolierungsschicht und jeweils ein Kontaktloch über
den Gatepads durch selektives Entfernen sowohl der
Gateisolierungsschicht als auch der zweiten Isolierungsschicht
ausgebildet. Ein leitendes Material wird durch Vakuumbedampfen
auf die gesamte resultierende Oberfläche des Substrats
einschließlich der zweiten Isolierungsschicht aufgetragen und
unter Verwendung einer sechsten Maske in eine gewünschte Form
gebracht, um Pixelelektroden, die an die Drainelektroden durch
die Drainelektrodenkontaktlöcher hindurch angeschlossen sind,
Gatepadanschlüsse, die an die Gatepads durch die
Gatepadkontaktlöcher hindurch angeschlossen sind, und
Sourcepadanschlüsse auszubilden, die an die Sourcepads durch
die Sourcepadkontaktlöcher hindurch angeschlossen sind. So kann
gemäß der Erfindung ein aktives Paneel in sechs
Maskierungsschritten hergestellt werden. Das Verfahren gemäß
der Erfindung wird mit Bezug auf die bevorzugten
Ausführungsformen näher erläutert.
Bezogen auf die Fig. 3 und die Fig. 4A bis 4F (die
Fig. 4A bis 4F zeigen Querschnittsansichten entlang der
Linie IV-IV aus Fig. 3 nach den einzelnen Verfahrensschritten)
wird das Verfahren zur Herstellung des aktiven Paneels einer
AMLCD gemäß einer ersten Ausführungsform der Erfindung
beschrieben.
Wie aus Fig. 4A ersichtlich, wird Aluminium oder
Aluminiumlegierung durch Vakuumbedampfen auf ein transparentes
Glassubstrat 111 aufgebracht und unter Verwendung einer ersten
Maske in eine gewünschte Form gebracht, um Gatebusleitungen 113
auszubilden. Hier können Bereiche der Gatebusleitungen 113 als
eine Elektrode eines jeweiligen Speicherkondensators verwendet
werden.
Wie aus Fig. 4B ersichtlich, wird dann ein Metall wie
Chrom, Molybdän, Tantal oder Antimon durch Vakuumbedampfen auf
die gesamte resultierende Oberfläche des Substrats
einschließlich der Gatebusleitungen 113 aufgebracht und unter
Verwendung einer zweiten Maske strukturiert, um Gateelektroden
117 und Gatepads 115 in den Endbereichen der Gatebusleitungen
113 auszubilden. Gleichzeitig werden zweite Gatebusleitungen
113a ausgebildet, welche die Gatebusleitungen 113 mit dem
erwähnten Metall bedecken, um Unebenheiten (hillocks) auf der
Aluminiumoberfläche zu verhindern. Dafür ist gemäß der
Erfindung keine Kurzschlußschiene erforderlich, da es nicht
erforderlich ist, die Gateelektroden 117, die Gatepads 115 und
die zweiten Gatebusleitungen 113a zu anodisieren.
Wie aus Fig. 4C ersichtlich, wird ein
Isolierungsmaterial, wie Siliziumoxid oder Siliziumnitrid,
durch Vakuumbedampfen auf die resultierende Oberfläche des
Substrats einschließlich der zweiten Gatebusleitungen 113a
aufgetragen, um eine Gateisolierungsschicht 129 auszubilden.
Ein Halbleitermaterial und ein dotiertes Halbleitermaterial
werden durch Vakuumbedampfen nacheinander auf die Oberfläche
der Gateisolierungsschicht 129 aufgetragen und unter Verwendung
einer dritten Maske strukturiert, um eine Halbleiterschicht 131
und eine ohmische Kontaktschicht 133 über jeder Gateelektrode
117 auszubilden.
Wie aus Fig. 4D ersichtlich, wird Chrom oder
Chromlegierung durch Vakuumbedampfen auf der Isolierungsschicht
129 einschließlich der ohmischen Kontaktschicht 133 aufgetragen
und unter Verwendung einer vierten Maske strukturiert, um
Sourceelektroden 127 und Drainelektroden 137 auf der ohmischen
Kontaktschicht 133 einander gegenüberliegend auszubilden, sowie
Sourcebusleitungen 123, Speicherkondensatorelektroden 119 und
Sourcepads 125 auf der Isolierungsschicht 129 auszubilden.
Danach wird der zwischen der Sourceelektrode 127 und de
Drainelektrode 137 freiliegende Bereich der ohmischen
Kontaktschicht 133 entfernt, wobei die Sourceelektrode 127 und
die Drainelektrode 137 als Masken verwendet werden. Alle
entlang einer Spalte angeordneten Sourceelektroden 127 sind an
eine zugehörige Sourcebusleitung 123 angeschlossen. Die
Speicherkondensatorelektrode des Pixels in der (n)-ten Zeile
ist derart ausgebildet, daß sie die Gatebusleitung 113 und die
zweite Gatebusleitung 113a in der (n - 1)-ten Zeile überlappt,
wie in Fig. 3 gezeigt ist.
Wie aus Fig. 4E ersichtlich, wird Isolierungsmaterial,
wie Siliziumoxid oder Siliziumnitrid durch Vakuumbedampfen auf
die resultierende Oberfläche einschließlich der
Sourceelektroden 127, der Drainelektroden 137, der
Sourcebusleitungen 123, der Speicherkondensatorelektroden 119
und der Sourcepads 125 aufgetragen, um eine zweite
Isolierungsschicht 135 auszubilden. Die zweite
Isolierungsschicht 135 wird dann unter Verwendung einer fünften
Maske strukturiert, um ein Drainkontaktloch 171 über der
Drainelektrode 137 und ein Sourcepadkontaktloch 161 über dem
Sourcepad 125 auszubilden. Gleichzeitig (d. h. mit Hilfe der
fünften Maske) werden die zweite Isolierungsschicht 135 und die
Gateisolierungsschicht 129 über dem Gatepad 115 entfernt, um
ein Gatepadkontaktloch 151 auszubilden. Außerdem wird die
zweite Isolierungsschicht 135 in dem Bereich entfernt, in
welchem der Speicherkondensator ausgebildet werden soll, um ein
Speicherkondensatorkontaktloch 175 über der
Speicherkondensatorelektrode 119 auszubilden.
Wie aus Fig. 4F ersichtlich, wird Indium-Zinn-Oxid durch
Vakuumbedampfen auf die gesamte resultierende Oberfläche des
Substrats einschließlich der zweiten Isolierungsschicht 135
aufgebracht und unter Verwendung einer sechsten Maske
strukturiert, um Pixelelektroden 139 auszubilden. Jede
Pixelelektrode 139 ist an die zugeordnete Drainelektrode 137
durch das entsprechende Drainkontaktloch 171 hindurch und an
die Speicherkondensatorelektrode 119 durch das entsprechende
Speicherkondensatorkontaktloch 175 hindurch angeschlossen.
Gleichzeitig (d. h. mit Hilfe der sechsten Maske) wird ein
Sourcepadanschluß 165 aus dem Indium-Zinn-Material
strukturiert, der an das Sourcepad 125 durch das
Sourcepadkontaktloch 161 hindurch angeschlossen wird. In
gleicher Weise wird ein Gatepadanschluß 155 aus dem Indium-
Zinn-Material strukturiert der an das Gatepad 115 durch das
Gatekontaktloch 151 hindurch angeschlossen wird.
Bezogen auf die Fig. 3 und die Fig. 5A bis 5F (die
Fig. 5A bis 5F zeigen Querschnittsansichten entlang der
Linie IV-IV aus Fig. 3 nach den einzelnen
Herstellungsschritten) wird das Verfahren zur Herstellung des
aktiven Paneels einer AMLCD gemäß einer zweiten Ausführungsform
der Erfindung beschrieben.
Wie aus Fig. 5A ersichtlich, wird Aluminium oder
Aluminiumlegierung durch Vakuumbedampfen auf ein transparentes
Glassubstrat 111 aufgebracht und unter Verwendung einer ersten
Maske strukturiert, um Gatebusleitungen 113, Gateelektroden 117
und Gatepads 115 auszubilden.
Wie aus Fig. 5B ersichtlich, wird dann ein Metall wie
Chrom, Molybdän, Tantal oder Antimon durch Vakuumbedampfen auf
die gesamte resultierende Oberfläche des Substrats
einschließlich der Gatebusleitungen 113, Gateelektroden 117 und
Gatepads 115 aufgebracht und unter Verwendung einer zweiten
Maske strukturiert, um zweite Gateelektroden 117a, zweite
Gatepads 115a und zweite Gatebusleitungen 113a auszubilden, die
jeweils die Gateelektroden 117, die Gatepads 115 bzw. die
Gatebusleitungen 113 bedecken, um Unebenheiten (hillocks) auf
der Aluminiumoberfläche zu verhindern. Dafür ist gemäß der
Erfindung keine Kurzschlußschiene erforderlich, da es nicht
erforderlich ist, die zweiten Gateelektroden 117a, die zweiten
Gatepads 115a und die zweiten Gatebusleitungen 113a zu
anodisieren.
Wie aus Fig. 5C ersichtlich, wird ein
Isolierungsmaterial, wie Siliziumoxid oder Siliziumnitrid,
durch Vakuumbedampfen auf die resultierende Oberfläche des
Substrats einschließlich der zweiten Gatebusleitungen 113a, der
zweiten Gateelektroden 117a und der zweiten Gatepads 115a
aufgetragen, um eine Gateisolierungsschicht 129 auszubilden.
Ein Halbleitermaterial und ein dotiertes Halbleitermaterial
werden durch Vakuumbedampfen nacheinander auf die Oberfläche
der Gateisolierungsschicht 129 aufgetragen und unter Verwendung
einer dritten Maske strukturiert, um eine Halbleiterschicht 131
und eine ohmische Kontaktschicht 133 über den Gateelektroden
117 und den zweiten Gateelektroden 117a auszubilden.
Wie aus Fig. 5D ersichtlich, wird Chrom oder
Chromlegierung durch Vakuumbedampfen auf der Isolierungsschicht
129 einschließlich der ohmischen Kontaktschicht 133 aufgetragen
und unter Verwendung einer vierten Maske in eine gewünschte
Form gebracht, um Sourceelektroden 127 und Drainelektroden 137
auf der ohmischen Kontaktschicht 133 einander gegenüberliegend
auszubilden, sowie Sourcebusleitungen 123,
Speicherkondensatorelektroden 119 und Sourcepads 125 auf der
Gateisolierungsschicht 129 auszubilden. Danach wird der
zwischen der Sourceelektrode 127 und der Drainelektrode 137
freiliegende Bereich der ohmischen Kontaktschicht 133 entfernt,
wobei die Sourceelektrode 127 und die Drainelektrode 137 als
Masken verwendet werden. Die Speicherkondensatorelektrode des
Pixels in der (n)-ten Zeile ist derart ausgebildet, daß sie die
Gatebusleitung 113 und die zweite Gatebusleitung 113a in der
(n - 1)-ten Zeile überlappt, wie in Fig. 3 gezeigt wird.
Wie aus Fig. 5E ersichtlich, wird Isolierungsmaterial,
wie Siliziumoxid oder Siliziumnitrid durch Vakuumbedampfen auf
die resultierende Oberfläche einschließlich der
Sourceelektroden 127, der Drainelektroden 137, der
Sourcebusleitungen 123, der Speicherkondensatorelektroden 119
und der Sourcepads 125 aufgetragen, um eine zweite
Isolierungsschicht 135 auszubilden. Die zweite
Isolierungsschicht 135 wird unter Verwendung einer fünften
Maske strukturiert, um ein Drainkontaktloch 171 über der
Drainelektrode 137 und ein Sourcepadkontaktloch 161 über dem
Sourcepad 125 auszubilden. Gleichzeitig (d. h. mit Hilfe der
fünften Maske) werden die zweite Isolierungsschicht 135 und die
Gateisolierungsschicht 129 über dem Gatepad 115 entfernt, um
ein Gatepadkontaktloch 151 auszubilden. Außerdem wird die
zweite Isolierungsschicht 135 in dem Bereich entfernt, in
welchem der Speicherkondensator ausgebildet werden soll, um ein
Speicherkondensatorkontaktloch 175 über der
Speicherkondensatorelektrode 119 auszubilden.
Wie aus Fig. 5F ersichtlich, wird Indium-Zinn-Oxid durch
Vakuumbedampfen auf die gesamte resultierende Oberfläche
einschließlich der zweiten Isolierungsschicht 135 aufgebracht
und unter Verwendung einer sechsten Maske strukturiert, um
Pixelelektroden 139 auszubilden. Jede Pixelelektrode 139 ist an
die zugeordnete Drainelektrode 137 durch das entsprechende
Drainkontaktloch 171 hindurch und an die zugeordnete
Speicherkondensatorelektrode 119 durch das entsprechende
Speicherkondensatorkontaktloch 175 hindurch angeschlossen.
Gleichzeitig (d. h. mit Hilfe der sechsten Maske) wird ein
Sourcepadanschluß 165 aus dem Indium-Zinn-Material ausgebildet,
der an das Sourcepad 125 durch das Sourcepadkontaktloch 161
hindurch angeschlossen wird. In gleicher Weise wird ein
Gatepadanschluß 155 aus dem Indium-Zinn-Material ausgebildet,
der an das Gatepad 115 durch das Gatekontaktloch 151 hindurch
angeschlossen wird.
Bezogen auf die Fig. 6 und die Fig. 7A bis 7F (die
Fig. 7A bis 7F zeigen Querschnittsansichten entlang der
Linie VII-VII aus Fig. 6 nach den einzelnen
Herstellungsschritten) wird das Verfahren zur Herstellung des
aktiven Paneels einer AMLCD gemäß einer dritten Ausführungsform
der Erfindung beschrieben. Dies ist ein Beispiel eines
erfindungsgemäßen Verfahrens zum getrennten Ausbilden der
Speicherkondensatorleitung in der Vorrichtung gemäß der ersten
Ausführungsform. Dies kann auch bei dem Verfahren gemäß der
zweiten Ausführungsform angewendet werden.
Wie aus Fig. 7A ersichtlich, wird Aluminium oder
Aluminiumlegierung durch Vakuumbedampfen auf ein transparentes
Glassubstrat 111 aufgebracht und unter Verwendung einer ersten
Maske strukturiert, um Gatebusleitungen 113 auszubilden. Hier
werden Speicherkondensatorleitungen 141 während des Ausbilden
der Aluminiumschicht parallel zu den Gatebusleitungen 113
derart ausgebildet, daß sie die Pixel überqueren (siehe Fig.
6).
Wie aus Fig. 7B ersichtlich, wird dann ein Metall wie
Chrom, Molybdän, Tantal oder Antimon durch Vakuumbedampfen auf
die gesamte resultierende Oberfläche des Substrats 111
einschließlich der Gatebusleitungen 113 (nicht gezeigt) und der
Speicherkondensatorleitungen 141 aufgebracht und unter
Verwendung einer zweiten Maske strukturiert, um Gateelektroden
117 und Gatepads 115 in den Endbereichen der Gatebusleitungen
113 auszubilden. Gleichzeitig werden zweite Gatebusleitungen
113a (nicht gezeigt) ausgebildet, um die Gatebusleitungen 113
zu bedecken. Da die zweiten Gatebusleitungen 113a aus einem der
oben genannten Metalle ausgebildet sind, werden Unebenheiten
auf der Aluminiumoberfläche vermieden. Hier werden die zweiten
Speicherkondensatorleitungen 141a ebenfalls während des
Ausbilden der zweiten Gatebusleitungen ausgebildet, um die
Speicherkondensatorleitungen 141 zu bedecken. Dafür ist gemäß
der Erfindung keine Kurzschlußschiene erforderlich, da es nicht
erforderlich ist, die Gateelektroden 117, die Gatepads 115, die
zweiten Gatebusleitungen 113a und die zweiten
Speicherkondensatorleitungen 141a zu anodisieren.
Wie aus Fig. 7C ersichtlich, wird ein
Isolierungsmaterial, wie Siliziumoxid oder Siliziumnitrid,
durch Vakuumbedampfen auf die resultierende Oberfläche des
Substrats einschließlich der zweiten Gatebusleitungen 113a, der
Gateelektroden 117, der Gatepads 115 und der zweiten
Speicherkondensatorleitungen 141a aufgetragen, um eine
Gateisolierungsschicht 129 auszubilden. Ein Halbleitermaterial
und ein dotiertes Halbleitermaterial werden durch
Vakuumbedampfen nacheinander auf die Oberfläche der
Gateisolierungsschicht 129 aufgetragen und unter Verwendung
einer dritten Maske strukturiert, um eine Halbleiterschicht 131
und eine ohmische Kontaktschicht 133 über jeder Gateelektrode
117 auszubilden.
Wie aus Fig. 7D ersichtlich, wird Chrom oder
Chromlegierung durch Vakuumbedampfen auf der Isolierungsschicht
129 einschließlich der ohmischen Kontaktschicht 133 aufgetragen
und unter Verwendung einer vierten Maske strukturiert, um
Sourceelektroden 127 und Drainelektroden 137 auf der ohmischen
Kontaktschicht 133 einander gegenüberliegend auszubilden, sowie
Sourcebusleitungen 123 und Sourcepads 125 auf der
Gateisolierungsschicht 129 auszubilden. Hier werden die
Speicherkondensatorelektroden 119 auf der
Gateisolierungsschicht 129 ausgebildet, so daß sie die
Speicherkondensatorleitungen 141 und die zweiten
Speicherkondensatorleitungen 141a überlappen. Danach wird der
zwischen der Sourceelektrode 127 und der Drainelektrode 137
freiliegende Bereich der ohmischen Kontaktschicht 133 entfernt,
wobei die Sourceelektrode 127 und die Drainelektrode 137 als
Masken verwendet werden.
Wie aus Fig. 7E ersichtlich, wird Isolierungsmaterial,
wie Siliziumoxid oder Siliziumnitrid durch Vakuumbedampfen auf
die resultierende Oberfläche des Substrats 111 einschließlich
der Sourceelektroden 127, der Drainelektroden 137, der
Sourcebusleitungen 123, der Speicherkondensatorelektroden 119
und der Sourcepads 125 aufgetragen, um eine zweite
Isolierungsschicht 135 auszubilden. Die zweite
Isolierungsschicht 135 wird dann unter Verwendung einer fünften
Maske strukturiert, um ein Drainkontaktloch 171 über der
Drainelektrode 137 und ein Sourcekontaktloch 161 über dem
Sourcepad 125 auszubilden. Gleichzeitig (d. h. mit Hilfe der
fünften Maske) werden die zweite Isolierungsschicht 135 und die
Gateisolierungsschicht 129 über dem Gatepad 115 entfernt, um
ein Gatepadkontaktloch 151 auszubilden. Außerdem wird die
zweite Isolierungsschicht 135 in dem Bereich selektiv entfernt,
in welchem die Speicherkondensatorleitung 119 ausgebildet ist,
um ein Speicherkondensatorkontaktloch 175 über der
Speicherkondensatorelektrode 119 auszubilden.
Wie aus Fig. 7F ersichtlich, wird Indium-Zinn-Oxid durch
Vakuumbedampfen auf die gesamte resultierende Oberfläche
einschließlich der zweiten Isolierungsschicht 135 aufgebracht
und unter Verwendung einer sechsten Maske in eine gewünschte
Form gebracht, um Pixelelektroden 139 auszubilden. Jede
Pixelelektrode 139 ist an die zugehörige Drainelektrode 137
durch das entsprechende Drainkontaktloch 171 hindurch und an
die zugehörige Speicherkondensatorelektrode 119 durch das
entsprechende Speicherkondensatorkontaktloch 175 hindurch
angeschlossen. Gleichzeitig (d. h. mit Hilfe der sechsten Maske)
wird ein Sourcepadanschluß 165 aus dem Indium-Zinn-Material
ausgebildet, der an das Sourcepad 125 durch das
Sourcepadkontaktloch 161 hindurch angeschlossen wird. In
gleicher Weise wird ein Gatepadanschluß 155 aus dem Indium-
Zinn-Material ausgebildet, der an das Gatepad 115 durch das
Gatepadkontaktloch 151 hindurch angeschlossen wird.
Claims (17)
1. Verfahren zur Herstellung eines aktiven Paneels für eine
Flüssigkristallanzeigevorrichtung mit folgenden Schritten:
Ausbilden einer ersten Gatebusleitung (113) auf einem Substrat (111);
Ausbilden einer zweiten Gatebusleitung (113a) auf der ersten Gatebusleitung (113) und einer Gateelektrode (117), die aus der zweiten Gatebusleitung (113a) hervorsteht;
Ausbilden einer Gateisolierungsschicht (129) auf der gesamten resultierenden Oberfläche des Substrats (111);
Ausbilden einer Halbleiterschicht (131) auf der Gateisolierungsschicht (129) über der Gateelektrode (117);
Ausbilden einer ohmischen Kontaktschicht (133) auf der Halbleiterschicht (131);
Ausbilden einer Sourcebusleitung (123) auf der Gateisolierungsschicht (129) sowie einer Sourceelektrode (127), die aus der Sourcebusleitung (123) hervorsteht, und einer Drainelektrode (137) auf der ohmischen Kontaktschicht (133);
Ausbilden einer zweiten Isolierungsschicht (135) auf der gesamten resultierenden Oberfläche des Substrats (111);
Ausbilden eines Drainkontaktlochs (171) in der zweiten Isolierungsschicht (135), wobei die Drainelektrode (137) freigelegt wird; und
Ausbilden einer Pixelelektrode (139), welche an die Drainelektrode (137) durch das Drainkontaktloch (171) hindurch angeschlossen wird, auf der zweiten Isolierungsschicht (135), wobei
im Schritt des Ausbilden der ersten Gatebusleitung (113) außerdem eine erste Gateelektrode (117), welche aus der ersten Gatebusleitung (113) hervorsteht und ein erstes Gatepad (115) am Ende der ersten Gatebusleitung (113) auf dem Substrat ausgebildet werden;
im Schritt des Ausbilden der zweiten Gatebusleitung (113a) die Gateelektrode, welche aus der zweiten Gatebusleitung (113a) hervorsteht, als eine zweite Gateelektrode (117a) ausgebildet wird, welche die erste Gateelektrode (117) bedeckt und außerdem ein zweites Gatepad (115a) ausgebildet wird, welches das erste Gatepad (115) bedeckt;
im Schritt des Ausbilden des Drainkontaktlochs (171) außerdem ein Gatepadkontaktloch (151) zum Freilegen des Gatepads in der Gateisolierungsschicht (129) und der zweiten Isolierungsschicht (135) ausgebildet wird; und
im Schritt des Ausbilden der Pixelelektrode (139) außerdem ein Gatepadanschlußpol (155) an das Gatepad (115) in dem Gatepadkontaktloch (151) angeschlossen ausgebildet wird.
Ausbilden einer ersten Gatebusleitung (113) auf einem Substrat (111);
Ausbilden einer zweiten Gatebusleitung (113a) auf der ersten Gatebusleitung (113) und einer Gateelektrode (117), die aus der zweiten Gatebusleitung (113a) hervorsteht;
Ausbilden einer Gateisolierungsschicht (129) auf der gesamten resultierenden Oberfläche des Substrats (111);
Ausbilden einer Halbleiterschicht (131) auf der Gateisolierungsschicht (129) über der Gateelektrode (117);
Ausbilden einer ohmischen Kontaktschicht (133) auf der Halbleiterschicht (131);
Ausbilden einer Sourcebusleitung (123) auf der Gateisolierungsschicht (129) sowie einer Sourceelektrode (127), die aus der Sourcebusleitung (123) hervorsteht, und einer Drainelektrode (137) auf der ohmischen Kontaktschicht (133);
Ausbilden einer zweiten Isolierungsschicht (135) auf der gesamten resultierenden Oberfläche des Substrats (111);
Ausbilden eines Drainkontaktlochs (171) in der zweiten Isolierungsschicht (135), wobei die Drainelektrode (137) freigelegt wird; und
Ausbilden einer Pixelelektrode (139), welche an die Drainelektrode (137) durch das Drainkontaktloch (171) hindurch angeschlossen wird, auf der zweiten Isolierungsschicht (135), wobei
im Schritt des Ausbilden der ersten Gatebusleitung (113) außerdem eine erste Gateelektrode (117), welche aus der ersten Gatebusleitung (113) hervorsteht und ein erstes Gatepad (115) am Ende der ersten Gatebusleitung (113) auf dem Substrat ausgebildet werden;
im Schritt des Ausbilden der zweiten Gatebusleitung (113a) die Gateelektrode, welche aus der zweiten Gatebusleitung (113a) hervorsteht, als eine zweite Gateelektrode (117a) ausgebildet wird, welche die erste Gateelektrode (117) bedeckt und außerdem ein zweites Gatepad (115a) ausgebildet wird, welches das erste Gatepad (115) bedeckt;
im Schritt des Ausbilden des Drainkontaktlochs (171) außerdem ein Gatepadkontaktloch (151) zum Freilegen des Gatepads in der Gateisolierungsschicht (129) und der zweiten Isolierungsschicht (135) ausgebildet wird; und
im Schritt des Ausbilden der Pixelelektrode (139) außerdem ein Gatepadanschlußpol (155) an das Gatepad (115) in dem Gatepadkontaktloch (151) angeschlossen ausgebildet wird.
2. Verfahren nach Anspruch 1, wobei
im Schritt des Ausbilden der zweiten Gatebusleitung (113a) die Gateelektrode (117), welche aus der zweiten Gatebusleitung (113a) hervorsteht, auf dem Substrat (111) ausgebildet wird und ein Gatepad (115) am Ende der zweiten Gatebusleitung (113a) auf dem Substrat (111) ausgebildet wird;
im Schritt des Ausbilden des Drainkontaktlochs (171) außerdem ein Gatepadkontaktloch (151) zum Freilegen des Gatepads (115) in der Gateisolierungsschicht (129) und der zweiten Isolierungsschicht (135) ausgebildet wird; und
im Schritt des Ausbilden der Pixelelektrode (139) außerdem ein Gatepadanschlußpol (155) in dem Gatepadkontaktloch (151) an das Gatepad (115) angeschlossen ausgebildet wird.
im Schritt des Ausbilden der zweiten Gatebusleitung (113a) die Gateelektrode (117), welche aus der zweiten Gatebusleitung (113a) hervorsteht, auf dem Substrat (111) ausgebildet wird und ein Gatepad (115) am Ende der zweiten Gatebusleitung (113a) auf dem Substrat (111) ausgebildet wird;
im Schritt des Ausbilden des Drainkontaktlochs (171) außerdem ein Gatepadkontaktloch (151) zum Freilegen des Gatepads (115) in der Gateisolierungsschicht (129) und der zweiten Isolierungsschicht (135) ausgebildet wird; und
im Schritt des Ausbilden der Pixelelektrode (139) außerdem ein Gatepadanschlußpol (155) in dem Gatepadkontaktloch (151) an das Gatepad (115) angeschlossen ausgebildet wird.
3. Verfahren nach einem der Ansprüche 1 oder 2, wobei
im Schritt des Ausbilden der Sourcebusleitung (123) außerdem ein Sourcepad (125) am Ende der Sourcebusleitung ausgebildet wird;
im Schritt des Ausbilden des Drainkontaktlochs (171) außerdem ein Sourcepadkontaktloch (161) zum Freilegen des Sourcepads (125) in der zweiten Isolierungsschicht (135) ausgebildet wird; und
im Schritt des Ausbilden der Pixelelektrode (139) außerdem ein Sourcepadanschlußpol (165) ausgebildet wird, der an das Sourcepad (125) in dem Sourcepadkontaktloch (161) angeschlossen wird.
im Schritt des Ausbilden der Sourcebusleitung (123) außerdem ein Sourcepad (125) am Ende der Sourcebusleitung ausgebildet wird;
im Schritt des Ausbilden des Drainkontaktlochs (171) außerdem ein Sourcepadkontaktloch (161) zum Freilegen des Sourcepads (125) in der zweiten Isolierungsschicht (135) ausgebildet wird; und
im Schritt des Ausbilden der Pixelelektrode (139) außerdem ein Sourcepadanschlußpol (165) ausgebildet wird, der an das Sourcepad (125) in dem Sourcepadkontaktloch (161) angeschlossen wird.
4. Verfahren nach einem der Ansprüche 1 bis 3, wobei
im Schritt des Ausbilden der Sourcebusleitung (123) außerdem eine Speicherkondensatorelektrode (119) auf der Gatisolierungsschicht (129) über einem ausgewählten Abschnitt der zweiten Gatebusleitung (113a) ausgebildet wird;
im Schritt des Ausbilden des Drainkontaktlochs (171) außerdem ein Speicherkondensatorkontaktloch (175) zum Freilegen der Speicherkondensatorelektrode (119) in der zweiten Isolierungsschicht (135) ausgebildet wird, so daß im Schritt des Ausbilden der Pixelelektrode (139) die Pixelelektrode (139) an die Speicherkondensatorelektrode (119) in dem Speicherkondensatorkontaktloch (175) angeschlossen wird.
im Schritt des Ausbilden der Sourcebusleitung (123) außerdem eine Speicherkondensatorelektrode (119) auf der Gatisolierungsschicht (129) über einem ausgewählten Abschnitt der zweiten Gatebusleitung (113a) ausgebildet wird;
im Schritt des Ausbilden des Drainkontaktlochs (171) außerdem ein Speicherkondensatorkontaktloch (175) zum Freilegen der Speicherkondensatorelektrode (119) in der zweiten Isolierungsschicht (135) ausgebildet wird, so daß im Schritt des Ausbilden der Pixelelektrode (139) die Pixelelektrode (139) an die Speicherkondensatorelektrode (119) in dem Speicherkondensatorkontaktloch (175) angeschlossen wird.
5. Verfahren nach einem der Ansprüche 1 bis 3, wobei
im Schritt des Ausbilden der ersten Gatebusleitung (113) außerdem eine Speicherkondensatorleitung (141) parallel zur ersten Gatebusleitung (113) auf dem Substrat ausgebildet wird;
im Schritt des Ausbilden der Sourcebusleitung (123) außerdem eine Speicherkondensatorelektrode (119) auf der Gateisolierungsschicht (129) über einem Bereich der Speicherkondensatorleitung (141) ausgebildet wird;
im Schritt des Ausbilden des Drainkontaktlochs (171) außerdem ein Speicherkondensatorkontaktloch (175) zum Freilegen der Speicherkondensatorelektrode (119) in der zweiten Isolierungsschicht (135) ausgebildet wird, so daß im Schritt des Ausbilden der Pixelelektrode (139) die Pixelelektrode an die Speicherkondensatorelektrode (119) in dem Speicherkondensatorkontaktloch (175) angeschlossen wird.
im Schritt des Ausbilden der ersten Gatebusleitung (113) außerdem eine Speicherkondensatorleitung (141) parallel zur ersten Gatebusleitung (113) auf dem Substrat ausgebildet wird;
im Schritt des Ausbilden der Sourcebusleitung (123) außerdem eine Speicherkondensatorelektrode (119) auf der Gateisolierungsschicht (129) über einem Bereich der Speicherkondensatorleitung (141) ausgebildet wird;
im Schritt des Ausbilden des Drainkontaktlochs (171) außerdem ein Speicherkondensatorkontaktloch (175) zum Freilegen der Speicherkondensatorelektrode (119) in der zweiten Isolierungsschicht (135) ausgebildet wird, so daß im Schritt des Ausbilden der Pixelelektrode (139) die Pixelelektrode an die Speicherkondensatorelektrode (119) in dem Speicherkondensatorkontaktloch (175) angeschlossen wird.
6. Verfahren nach einem der Ansprüche 1 bis 5, wobei
die erste Gatebusleitung (113) aus Aluminium oder
Aluminiumlegierung ausgebildet wird.
7. Verfahren nach einem der Ansprüche 1 bis 6, wobei
die zweite Gatebusleitung (113a) aus Chrom, Molybdän,
Tantal oder Antimon ausgebildet wird.
8. Verfahren nach einem der Ansprüche 1 bis 7, wobei die
Pixelelektrode (139) aus Indium-Zinn-Oxid ausgebildet wird.
9. Aktives Paneel für eine Flüssigkristallanzeigevorrichtung,
die aufweist:
ein Substrat (111)
eine Gateelektrode (117) und eine Gatebusleitung (113) mit einem Gatepad (115) an deren Ende auf dem Substrat, wobei die Gateelektrode (117) an die Gatebusleitung (113) angeschlossen ist;
eine Gateisolierungsschicht (129), welche das Substrat (111) einschließlich der Gateelektrode (117) und der Gatebusleitung (113) mit dem Gatepad (115) bedeckt;
eine Sourcebusleitung (123) mit einem Sourcepad (125) an deren Ende auf der Gatisolierungsschicht (129);
eine Halbleiterschicht (131) auf der Gateisolierungsschicht (129) über der Gateelektrode (117);
eine ohmische Kontaktschicht (133) auf der Halbleiterschicht (131);
eine Sourceelektrode (127) und eine Drainelektrode (137) auf der ohmischen Kontaktschicht (133), wobei die Sourceelektrode (127) an die Sourcebusleitung (123) angeschlossen ist;
eine zweite Isolierungsschicht (135) auf der resultierenden Oberfläche des Substrats (111);
eine Pixelelektrode (139) auf der zweiten Isolierungsschicht (135), wobei die Pixelelektrode (139) an die Drainelektrode (137) in dem Drainkontaktloch (171) in der zweiten Isolierungsschicht (135) angeschlossen ist; wobei
die Gatebusleitung eine erste Metallschicht aufweist und eine zweite Metallschicht aufweist, welche die erste Metallschicht bedeckt,
das Gatepad (115) an eine erste leitende Schicht in dem Gatepadkontaktloch (151)angeschlossen ist, welches über dem Gatepad (115) in der Gateisolierungsschicht (129) und der zweiten Isolierungsschicht (135) ausgebildet ist, und
das Sourcepad (125) an eine zweite leitende Schicht in dem Sourcepadkontaktloch (161) angeschlossen ist, welches über dem Sourcepad (125) in der zweiten Isolierungsschicht (135) ausgebildet ist.
ein Substrat (111)
eine Gateelektrode (117) und eine Gatebusleitung (113) mit einem Gatepad (115) an deren Ende auf dem Substrat, wobei die Gateelektrode (117) an die Gatebusleitung (113) angeschlossen ist;
eine Gateisolierungsschicht (129), welche das Substrat (111) einschließlich der Gateelektrode (117) und der Gatebusleitung (113) mit dem Gatepad (115) bedeckt;
eine Sourcebusleitung (123) mit einem Sourcepad (125) an deren Ende auf der Gatisolierungsschicht (129);
eine Halbleiterschicht (131) auf der Gateisolierungsschicht (129) über der Gateelektrode (117);
eine ohmische Kontaktschicht (133) auf der Halbleiterschicht (131);
eine Sourceelektrode (127) und eine Drainelektrode (137) auf der ohmischen Kontaktschicht (133), wobei die Sourceelektrode (127) an die Sourcebusleitung (123) angeschlossen ist;
eine zweite Isolierungsschicht (135) auf der resultierenden Oberfläche des Substrats (111);
eine Pixelelektrode (139) auf der zweiten Isolierungsschicht (135), wobei die Pixelelektrode (139) an die Drainelektrode (137) in dem Drainkontaktloch (171) in der zweiten Isolierungsschicht (135) angeschlossen ist; wobei
die Gatebusleitung eine erste Metallschicht aufweist und eine zweite Metallschicht aufweist, welche die erste Metallschicht bedeckt,
das Gatepad (115) an eine erste leitende Schicht in dem Gatepadkontaktloch (151)angeschlossen ist, welches über dem Gatepad (115) in der Gateisolierungsschicht (129) und der zweiten Isolierungsschicht (135) ausgebildet ist, und
das Sourcepad (125) an eine zweite leitende Schicht in dem Sourcepadkontaktloch (161) angeschlossen ist, welches über dem Sourcepad (125) in der zweiten Isolierungsschicht (135) ausgebildet ist.
10. Aktives Paneel nach Anspruch 9, wobei mindestens das
Gatepad oder die Gateelektrode die erste Metallschicht und die
zweite Metallschicht aufweist, welche die erste Metallschicht
bedeckt.
11. Aktives Paneel nach Anspruch 9 oder 10, das außerdem eine
Speicherkondensatorelektrode (119), die einen Abschnitt der
Gatebusleitung (113)überlappt, auf der Gateisolierungsschicht
(129) aufweist.
12. Aktives Paneel nach Anspruch 9 oder 10, das außerdem
aufweist:
eine Speicherkondensatorleitung (141) auf dem Substrat, parallel zur Gatebusleitung (113); und
eine Speicherkondensatorelektrode (119), die einen Abschnitt der Speicherkondensatorleitung (141) überlappt, auf der Gateisolierungsschicht (129).
eine Speicherkondensatorleitung (141) auf dem Substrat, parallel zur Gatebusleitung (113); und
eine Speicherkondensatorelektrode (119), die einen Abschnitt der Speicherkondensatorleitung (141) überlappt, auf der Gateisolierungsschicht (129).
13. Aktives Paneel nach einem der Ansprüche 9 bis 12, wobei
die erste Metallschicht Aluminium oder Aluminiumlegierung
aufweist.
14. Aktives Paneel nach einem der Ansprüche 9 bis 13, wobei
die zweite Metallschicht Chrom, Molybdän, Tantal oder
Antimon aufweist.
15. Aktives Paneel nach einem der Ansprüche 9 bis 14, wobei
mindestens die erste leitende Schicht oder die zweite
leitende Schicht Indium-Zinn-Oxid aufweist.
16. Aktives Paneel nach einem der Ansprüche 9 bis 15, wobei
mindestens die erste leitende Schicht oder die zweite
leitende Schicht aus dem gleichen Material wie die
Pixelelektrode (139) hergestellt ist.
17. Flüssigkristallanzeigevorrichtung, die ein aktives Paneel
nach einem der Ansprüche 9 bis 16 aufweist.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019960077958A KR100229613B1 (ko) | 1996-12-30 | 1996-12-30 | 액정 표시 장치 및 제조 방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE19758065A1 DE19758065A1 (de) | 1998-07-02 |
DE19758065C2 true DE19758065C2 (de) | 2002-04-18 |
Family
ID=19492733
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19758065A Expired - Lifetime DE19758065C2 (de) | 1996-12-30 | 1997-12-29 | Verfahren zur Herstellung eines aktiven Paneels für eine Flüssigkristallanzeigevorrichtung |
Country Status (6)
Country | Link |
---|---|
US (2) | US5982467A (de) |
JP (2) | JPH10213809A (de) |
KR (1) | KR100229613B1 (de) |
DE (1) | DE19758065C2 (de) |
FR (1) | FR2758006B1 (de) |
GB (1) | GB2320766B (de) |
Families Citing this family (47)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100244449B1 (ko) * | 1997-02-11 | 2000-02-01 | 구본준 | 박막 트랜지스터 검사용 단락 배선을 갖는 액정 표시 장치와 그 제조 방법(liquid crystal display having shorting bar for testing tft and method for manufacturing the same) |
US6949417B1 (en) * | 1997-03-05 | 2005-09-27 | Lg. Philips Lcd Co., Ltd. | Liquid crystal display and method of manufacturing the same |
KR100262954B1 (ko) * | 1997-09-03 | 2000-08-01 | 구본준 | 액정 표시 장치 제조 방법 및 그 제조 방법에 의한 구조 |
KR100271037B1 (ko) * | 1997-09-05 | 2000-11-01 | 구본준, 론 위라하디락사 | 액정 표시 장치의 구조 및 그 액정 표시 장치의 제조 방법(liquid crystal display device and the method for manufacturing the same) |
KR100271038B1 (ko) * | 1997-09-12 | 2000-11-01 | 구본준, 론 위라하디락사 | 전기적 특성 검사를 위한 단락 배선의 제조 방법 및 그 단락 배선을 포함하는 액티브 기판의 구조(a method for manufacturing a shorting bar probing an electrical state and a structure of an lcd comprising the shorting bar) |
KR100276442B1 (ko) * | 1998-02-20 | 2000-12-15 | 구본준 | 액정표시장치 제조방법 및 그 제조방법에 의한 액정표시장치 |
KR20000027776A (ko) * | 1998-10-29 | 2000-05-15 | 김영환 | 액정 표시 장치의 제조방법 |
KR100293985B1 (ko) * | 1998-11-26 | 2001-07-12 | 윤종용 | 패드신뢰성을향상시킨액정표시장치용박막트랜지스터기판및그제조방법 |
US6900854B1 (en) * | 1998-11-26 | 2005-05-31 | Samsung Electronics Co., Ltd. | Thin film transistor array panel for a liquid crystal display |
JP4004672B2 (ja) * | 1998-12-28 | 2007-11-07 | シャープ株式会社 | 液晶表示装置用基板及びその製造方法 |
US6448579B1 (en) * | 2000-12-06 | 2002-09-10 | L.G.Philips Lcd Co., Ltd. | Thin film transistor array substrate for liquid crystal display and a method for fabricating the same |
US6633058B1 (en) * | 1999-07-26 | 2003-10-14 | Dalsa, Inc. | Variable reticulation time delay and integrate sensor |
KR100309209B1 (ko) * | 1999-07-31 | 2001-09-29 | 구본준, 론 위라하디락사 | 액정 표시장치 제조방법 및 그 제조방법에 따른 액정표시장치 |
JP3391343B2 (ja) * | 1999-10-26 | 2003-03-31 | 日本電気株式会社 | アクティブマトリクス基板及びその製造方法 |
KR100361467B1 (ko) * | 2000-02-24 | 2002-11-21 | 엘지.필립스 엘시디 주식회사 | 액정표시장치의 박막트랜지스터 기판 |
JP2001343659A (ja) * | 2000-06-02 | 2001-12-14 | Casio Comput Co Ltd | アクティブマトリクス型液晶表示パネルおよびその製造方法 |
JP3710372B2 (ja) * | 2000-10-20 | 2005-10-26 | シャープ株式会社 | 液晶表示装置および投射型液晶表示装置 |
KR100710282B1 (ko) * | 2000-12-29 | 2007-04-23 | 엘지.필립스 엘시디 주식회사 | 박막트랜지스터 및 그 제조방법 |
KR100773239B1 (ko) * | 2000-12-29 | 2007-11-02 | 엘지.필립스 엘시디 주식회사 | 액정표시장치 및 그 제조방법 |
KR100796749B1 (ko) | 2001-05-16 | 2008-01-22 | 삼성전자주식회사 | 액정 표시 장치용 박막 트랜지스터 어레이 기판 |
KR100840318B1 (ko) * | 2001-12-10 | 2008-06-20 | 삼성전자주식회사 | 박막 트랜지스터 기판 및 그의 제조 방법과 액정 표시 장치 |
JP2005506575A (ja) * | 2001-09-26 | 2005-03-03 | サムスン エレクトロニクス カンパニー リミテッド | 薄膜トランジスタ基板及びその製造方法と液晶表示装置 |
KR100869112B1 (ko) * | 2002-01-14 | 2008-11-17 | 삼성전자주식회사 | 반사형 액정표시장치 및 그 제조 방법 |
CN100407428C (zh) * | 2002-02-12 | 2008-07-30 | 精工爱普生株式会社 | 薄膜半导体器件、电光装置及其制造方法 |
US6933529B2 (en) * | 2002-07-11 | 2005-08-23 | Lg. Philips Lcd Co., Ltd. | Active matrix type organic light emitting diode device and thin film transistor thereof |
TW594337B (en) * | 2003-02-14 | 2004-06-21 | Quanta Display Inc | Method of forming a liquid crystal display panel |
JP2004302466A (ja) * | 2003-03-29 | 2004-10-28 | Lg Philips Lcd Co Ltd | 水平電界印加型液晶表示装置及びその製造方法 |
CN1303467C (zh) * | 2003-04-11 | 2007-03-07 | 广辉电子股份有限公司 | 液晶显示面板的制作方法 |
KR100532087B1 (ko) * | 2003-06-20 | 2005-11-30 | 엘지.필립스 엘시디 주식회사 | 액정표시장치 |
KR100544131B1 (ko) * | 2003-09-03 | 2006-01-23 | 삼성에스디아이 주식회사 | 유기 전계 발광 소자 및 그 제조방법 |
US7220611B2 (en) * | 2003-10-14 | 2007-05-22 | Lg.Philips Lcd Co., Ltd. | Liquid crystal display panel and fabricating method thereof |
KR100560400B1 (ko) * | 2003-11-04 | 2006-03-14 | 엘지.필립스 엘시디 주식회사 | 수평 전계 인가형 박막 트랜지스터 기판 및 그 제조 방법 |
KR101050300B1 (ko) * | 2004-07-30 | 2011-07-19 | 엘지디스플레이 주식회사 | 액정 표시 장치용 어레이 기판 및 그 제조 방법 |
KR101133758B1 (ko) * | 2005-01-19 | 2012-04-09 | 삼성전자주식회사 | 센서 및 이를 구비한 박막 트랜지스터 표시판 |
KR101085450B1 (ko) * | 2005-02-07 | 2011-11-21 | 삼성전자주식회사 | 박막트랜지스터 기판과 그 제조방법 |
KR101213871B1 (ko) * | 2005-12-15 | 2012-12-18 | 엘지디스플레이 주식회사 | 박막 트랜지스터 어레이 기판 및 그 제조 방법 |
TWI282626B (en) * | 2005-12-16 | 2007-06-11 | Innolux Display Corp | TFT substrate and method for fabricating the same |
JP2008047932A (ja) * | 2007-09-18 | 2008-02-28 | Nec Lcd Technologies Ltd | 薄膜トランジスタの製造方法 |
JP2009122244A (ja) * | 2007-11-13 | 2009-06-04 | Mitsubishi Electric Corp | 薄膜トランジスタアレイ基板の製造方法、及び表示装置 |
US9041202B2 (en) | 2008-05-16 | 2015-05-26 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method of the same |
US20100224880A1 (en) * | 2009-03-05 | 2010-09-09 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
TWI413839B (zh) * | 2009-03-24 | 2013-11-01 | Hannstar Display Corp | 液晶顯示器的畫素結構與其形成方法 |
WO2012086758A1 (ja) * | 2010-12-24 | 2012-06-28 | Necライティング株式会社 | 有機エレクトロルミネッセンス素子及び有機エレクトロルミネッセンス照明装置 |
JP2012208294A (ja) * | 2011-03-29 | 2012-10-25 | Seiko Epson Corp | 電気光学装置の製造方法、電気光学装置、投射型表示装置および電子機器 |
KR102295537B1 (ko) * | 2014-09-30 | 2021-08-31 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 |
CN105679768B (zh) * | 2016-01-25 | 2019-07-12 | 武汉华星光电技术有限公司 | 阵列基板、液晶显示面板及液晶显示装置 |
CN108153072B (zh) * | 2018-01-02 | 2021-02-02 | 京东方科技集团股份有限公司 | 阵列基板及其制作方法、显示装置 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE4339721C1 (de) * | 1993-11-22 | 1995-02-02 | Lueder Ernst | Verfahren zur Herstellung einer Matrix aus Dünnschichttransistoren |
Family Cites Families (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5032883A (en) * | 1987-09-09 | 1991-07-16 | Casio Computer Co., Ltd. | Thin film transistor and method of manufacturing the same |
JPH07113726B2 (ja) * | 1989-01-10 | 1995-12-06 | 富士通株式会社 | 薄膜トランジスタマトリクスの製造方法 |
JPH0828517B2 (ja) * | 1989-07-04 | 1996-03-21 | シャープ株式会社 | 薄膜トランジスタアレイ |
JPH0338620A (ja) * | 1989-07-05 | 1991-02-19 | Sharp Corp | アクティブマトリクス基板 |
JPH0341774A (ja) * | 1989-07-10 | 1991-02-22 | Sharp Corp | 薄膜トランジスタ |
US5498573A (en) * | 1989-11-29 | 1996-03-12 | General Electric Company | Method of making multi-layer address lines for amorphous silicon liquid crystal display devices |
KR940000143B1 (ko) * | 1991-06-25 | 1994-01-07 | 재단법인 한국전자통신연구소 | 대형 박막 트랜지스터(TFT) 액정 디스플레이 패널(LCD panel)의 제조방법 |
JPH055898A (ja) * | 1991-06-27 | 1993-01-14 | Casio Comput Co Ltd | 薄膜素子形成パネル |
KR950010661B1 (ko) * | 1992-11-07 | 1995-09-21 | 엘지전자주식회사 | 티에프티 엘씨디(tft-lcd)용 신호선 제조방법 및 구조 |
JP3098345B2 (ja) * | 1992-12-28 | 2000-10-16 | 富士通株式会社 | 薄膜トランジスタマトリクス装置及びその製造方法 |
JPH06267986A (ja) * | 1993-03-17 | 1994-09-22 | Hitachi Ltd | 薄膜トランジスタの製造方法 |
JP3281167B2 (ja) * | 1994-03-17 | 2002-05-13 | 富士通株式会社 | 薄膜トランジスタの製造方法 |
US5518805A (en) * | 1994-04-28 | 1996-05-21 | Xerox Corporation | Hillock-free multilayer metal lines for high performance thin film structures |
JPH08116065A (ja) * | 1994-10-12 | 1996-05-07 | Sony Corp | 薄膜半導体装置 |
JPH08179362A (ja) * | 1994-12-22 | 1996-07-12 | Mitsubishi Electric Corp | 薄膜トランジスタアレイ基板 |
KR0175409B1 (ko) * | 1995-11-20 | 1999-02-18 | 김광호 | 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 |
EP0775931B1 (de) * | 1995-11-21 | 2005-10-05 | Samsung Electronics Co., Ltd. | Verfahren zur Herstellung einer Flüssigkristall-Anzeige |
JPH09153623A (ja) * | 1995-11-30 | 1997-06-10 | Sony Corp | 薄膜半導体装置 |
JP3625598B2 (ja) * | 1995-12-30 | 2005-03-02 | 三星電子株式会社 | 液晶表示装置の製造方法 |
-
1996
- 1996-12-30 KR KR1019960077958A patent/KR100229613B1/ko active IP Right Grant
-
1997
- 1997-09-29 US US08/939,813 patent/US5982467A/en not_active Expired - Lifetime
- 1997-12-18 JP JP9348776A patent/JPH10213809A/ja not_active Abandoned
- 1997-12-26 FR FR9716573A patent/FR2758006B1/fr not_active Expired - Lifetime
- 1997-12-29 DE DE19758065A patent/DE19758065C2/de not_active Expired - Lifetime
- 1997-12-30 GB GB9727477A patent/GB2320766B/en not_active Expired - Lifetime
-
1999
- 1999-05-05 US US09/305,641 patent/US6088072A/en not_active Expired - Lifetime
-
2010
- 2010-01-19 JP JP2010008965A patent/JP2010108000A/ja active Pending
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE4339721C1 (de) * | 1993-11-22 | 1995-02-02 | Lueder Ernst | Verfahren zur Herstellung einer Matrix aus Dünnschichttransistoren |
Also Published As
Publication number | Publication date |
---|---|
DE19758065A1 (de) | 1998-07-02 |
FR2758006A1 (fr) | 1998-07-03 |
GB2320766B (en) | 1999-08-11 |
KR19980058630A (ko) | 1998-10-07 |
GB2320766A (en) | 1998-07-01 |
FR2758006B1 (fr) | 2003-04-04 |
JPH10213809A (ja) | 1998-08-11 |
KR100229613B1 (ko) | 1999-11-15 |
US6088072A (en) | 2000-07-11 |
JP2010108000A (ja) | 2010-05-13 |
GB9727477D0 (en) | 1998-02-25 |
US5982467A (en) | 1999-11-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE19758065C2 (de) | Verfahren zur Herstellung eines aktiven Paneels für eine Flüssigkristallanzeigevorrichtung | |
DE19809084C2 (de) | Flüssigkristallanzeigevorrichtung und Herstellungsverfahren dafür | |
DE19839063B4 (de) | Flüssigkristallanzeigevorrichtung und Herstellungsverfahren dafür | |
DE19906815B4 (de) | Flüssigkristallanzeige und Verfahren zur Herstellung derselben | |
DE19814676C2 (de) | Flüssigkristallanzeige und Herstellungsverfahren dafür | |
DE3852617T2 (de) | Farb-Flüssigkristall-Anzeigevorrichtung und ihr Herstellungsverfahren. | |
DE69630255T2 (de) | Anzeigevorrichtung mit aktiver Matrix | |
DE69218092T2 (de) | Elektrodenstruktur einer Flüssigkristall-Anzeigevorrichtung und Verfahren zur Herstellung der Flüssigkristall-Anzeigevorrichtung | |
DE69808405T2 (de) | Anschlussflächenstruktur für Flüssigkristallanzeige und Halbleiterbauelement und Verfahren zu deren Herstellung | |
DE4107318C2 (de) | Flüssigkristallanzeigenvorrichtung mit TFT-Matrixsubstrat | |
DE69120329T2 (de) | Anzeigevorrichtung mit aktiver Matrix | |
DE10355666B4 (de) | Dünnschichttransistor-Matrixsubstrat sowie Verfahren zu dessen Herstellung | |
DE3783870T2 (de) | Transistor-gesteuerter elektrooptischer anzeigeschirm und verfahren zu seiner herstellung. | |
DE4318028B4 (de) | Flüssigkristallanzeigeeinrichtung und Verfahren zu deren Herstellung | |
DE69126000T2 (de) | Flachtafelanzeige | |
DE19811624B4 (de) | Aktives Paneel für eine LCD und Herstellungsverfahren für ein aktives Paneel einer LCD | |
DE69131987T2 (de) | Flüssigkristall-Anzeigevorrichtung | |
DE69017262T2 (de) | Aktiv-Matrix-Anzeigevorrichtung und Verfahren zu ihrer Herstellung. | |
DE10150432B4 (de) | Arraysubstrat für eine Flüssigkristallanzeige und Verfahren zu dessen Herstellung | |
DE19746055C2 (de) | Flüssigkristallanzeige und Herstellungsverfahren dafür | |
DE3587570T2 (de) | Farbflüssigkristallanzeigeelement. | |
DE19828591B4 (de) | Flüssigkristallanzeige mit einem hohen Öffnungsverhältnis und ein Verfahren zur Herstellung derselben | |
DE19808989B4 (de) | Dünnschichttransistor und Herstellungsverfahren dafür | |
DE69408000T2 (de) | Flüssigkristall-Anzeigevorrichtungen mit aus Metalloxid und Halbleitermaterial bestehenden Mehrschicht-Gatebusleitungen | |
DE3201122A1 (de) | Nicht-linearer widerstand und verfahren zur herstellung eines solche verwendenden matrix-fk-anzeigefeldes |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8127 | New person/name/address of the applicant |
Owner name: LG PHILIPS LCD CO., LTD., SEOUL/SOUL, KR |
|
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8327 | Change in the person/name/address of the patent owner |
Owner name: LG DISPLAY CO., LTD., SEOUL, KR |
|
R071 | Expiry of right |