JP4004672B2 - 液晶表示装置用基板及びその製造方法 - Google Patents
液晶表示装置用基板及びその製造方法 Download PDFInfo
- Publication number
- JP4004672B2 JP4004672B2 JP37278898A JP37278898A JP4004672B2 JP 4004672 B2 JP4004672 B2 JP 4004672B2 JP 37278898 A JP37278898 A JP 37278898A JP 37278898 A JP37278898 A JP 37278898A JP 4004672 B2 JP4004672 B2 JP 4004672B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- film
- bus line
- liquid crystal
- bank
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
- G02F1/13458—Terminal pads
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B1/00—Optical elements characterised by the material of which they are made; Optical coatings for optical elements
- G02B1/10—Optical coatings produced by application to, or surface treatment of, optical elements
- G02B1/14—Protective coatings, e.g. hard coatings
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/133345—Insulating layers
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1337—Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers
- G02F1/133753—Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers with different alignment orientations or pretilt angles on a same surface, e.g. for grey scale or improved viewing angle
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
- G02F1/13452—Conductors connecting driver circuitry and terminals of panels
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
- G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
- G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Spectroscopy & Molecular Physics (AREA)
- Liquid Crystal (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、液晶表示装置用基板及びその製造方法であって、基板の縁近傍に外部回路との接続用端子が設けられた液晶表示装置用基板及びその製造方法に関する。
【０００２】
【従来の技術】
図８は、従来のアクティブマトリクス型液晶表示装置の、外部との接続用端子部分の断面図を示す。ガラス基板１００の表面上に、ゲート絶縁膜１０１が形成されている。ゲート絶縁膜１０１は、各画素の薄膜トランジスタ（ＴＦＴ）のゲート絶縁膜として機能する。ゲート絶縁膜１０１の上に、ドレインバスライン１０２が形成されている。ドレインバスライン１０２は、ＴＦＴのドレイン電極に接続されている。
【０００３】
ドレインバスライン１０２を覆うように、ゲート絶縁膜１０１の上に絶縁膜１０３が形成されている。絶縁膜１０３の、外周近傍の領域上に、外部端子１０４が形成されている。外部端子１０４は、絶縁膜１０３に設けられたコンタクトホール１０５を経由してドレインバスライン１０２に接続されている。
【０００４】
ガラス基板１００に、ある間隔を隔てて対向するように、対向基板１１０が配置されている。対向基板１１０は、その縁の近傍において、接着剤１１５によりガラス基板１００に固着されている。外部端子１０４の上面のうち基板の外周側の領域は接着剤１１５による接着箇所よりも外側に配置され、露出する。ガラス基板１００と対向基板１１０との間に、液晶材料１１８が充填されている。
【０００５】
対向基板１１０をガラス基板１００に対向させて固着させる際には、基板法線方向から見たとき、対向基板１１０の縁が、ガラス基板１００の対応する縁にほぼ重なるように配置する。対向基板１１０がガラス基板１００に固着した後に、対向基板１１０の縁の近傍の部分１１０ａを切り落とす。対向基板１１０の縁近傍部分１１０ａを切り落とすことにより、外部端子１０４を外部の駆動回路に接続することが可能になる。
【０００６】
【発明が解決しようとする課題】
対向基板１１０の縁の近傍の部分１１０ａを切り落とす時に、外部端子１０４が損傷を受け、断線する場合がある。また、対向基板１１０の対向面上には、共通電極が形成されている。切り落とし時に発生する導電性のゴミにより、外部端子１０４と共通電極とが短絡する場合も起こり得る。
【０００７】
本発明の目的は、外部端子が形成された基板に対向する基板の縁の近傍部分を切り落とす時に、外部端子が損傷を受けにくい液晶表示装置用基板及びその製造方法を提供することである。
【０００８】
【課題を解決するための手段】
本発明の一観点によると、主表面内に画像表示領域が画定され、その外側の一部に端子領域が画定された第１の基板と、前記第１の基板の主表面内の前記画像表示領域上に配置された複数本の第１のバスラインと、前記第１のバスラインを覆うように、前記第１の基板の主表面上に配置された第１の絶縁膜と、前記第１のバスラインの各々に対応して前記第１の基板の端子領域上に設けられ、前記第１の絶縁膜を貫通して前記第１のバスラインの上面まで達する第１のコンタクトホールを経由し、対応する前記第１のバスラインに電気的に接続された外部端子と、前記外部端子の上面のうち少なくとも前記第１の基板の外周側の端部近傍の領域を被覆しないように、前記外部端子の上面の一部を被覆する絶縁材料からなる保護膜と、前記画像表示領域上に、前記第１のバスラインと交差するように形成された複数の第２のバスラインと、前記画像表示領域上に、前記第１のバスラインと第２のバスラインとの交差箇所の各々に対応して配置された画素電極と、前記画素電極の各々を、対応する第１及び第２のバスラインのうち一方のバスラインに接続し、他方のバスラインに印加される信号によって導通状態を制御されるスイッチング素子と、前記画素電極の上に列方向に延在するジグザグパターンに配置され、前記保護膜と同一材料で形成された第１の土手状突起パターンと、前記第１の基板の主表面に対向し、その間に液晶材料を介して該主表面からある間隔を隔てて配置され、前記第１の基板に対向する面上に共通電極が形成された第２の基板と、前記第２の基板上の前記第１の基板と対向する面上に、前記第１の土手状突起パターンと同様のジグザグパターンを有し、相互に隣り合う２本の第１の土手状突起パターンの中央に配置された第２の土手状突起パターンと、前記第１および第２の基板の対向面上に、前記各土手状突起パターンをそれぞれ覆うように形成された垂直配向膜とを有する液晶表示装置用基板が提供される。
【０００９】
外部端子の一部が保護膜で覆われているため、次工程以降の処理及び加工において、外部端子の受ける損傷を抑制することができる。また、外部端子の外周側の領域は保護膜で覆われていないため、この部分において、外部端子と外部の回路とを接続することができる。
【００１０】
本発明の他の観点によると、第１の基板を準備する工程であって、該第１の基板の主表面内に画像表示領域が画定され、その外側の一部に端子領域が画定されており、該画像表示領域上に配置された複数本の第１のバスラインと、該第１のバスラインを覆うように、前記第１の基板の主表面上に配置された第１の絶縁膜と、前記第１のバスラインの各々に対応して前記第１の基板の端子領域上に設けられ、前記第１の絶縁膜を貫通して前記第１のバスラインの上面まで達する第１のコンタクトホールを経由し、対応する前記第１のバスラインに電気的に接続された外部端子と、前記外部端子の上面のうち少なくとも前記第１の基板の外周側の端部近傍の領域を被覆しないように、前記外部端子の上面の一部を被覆する絶縁材料からなる保護膜と、前記画像表示領域上に、前記第１のバスラインと交差するように形成された複数の第２のバスラインと、前記画像表示領域上に、前記第１のバスラインと第２のバスラインとの交差箇所の各々に対応して配置された画素電極と、前記画素電極の各々を、対応する第１及び第２のバスラインのうち一方のバスラインに接続し、他方のバスラインに印加される信号によって導通状態を制御されるスイッチング素子と、前記画素電極の上に列方向に延在するジグザグパターンに配置され、前記保護膜と同一材料で形成された第１の土手状突起パターンと、該第１の土手状突起パターンを覆うように形成された垂直配向膜とが形成された前記第１の基板を準備する工程と、第２の基板を準備する工程であって、該第２の基板の表面上に形成された共通電極と、該共通電極の上に、前記第１の基板の第１の土手状突起パターンと同様のジグザグパターンを有し、相互に隣り合う２本の第１の土手状突起パターンの中央に対向して配置された第２の土手状突起パターンと、該第２の土手状突起パターンを覆うように形成された垂直配向膜とが形成された第２の基板を準備する工程と、前記第１の基板の主表面に前記第２の基板がある間隔を隔てて対向するように、前記第１の基板と第２の基板とを配置し、前記保護膜の上面のうち、少なくとも前記第１の基板の外周側の一部の領域を封止部材が被覆しないように、前記第１の基板と第２の基板とを該封止部材で固着させる工程と、前記第２の基板の縁近傍の部分を切り落とす工程であって、切り落とされた後の第２の基板の新たな縁が、前記第１の基板の法線方向から見たとき、前記保護膜の内部を通過するように切り落とす工程とを有する液晶表示装置の製造方法が提供される。
【００１１】
外部端子の一部が保護膜で覆われているため、第２の基板の縁近傍の部分を切り落とす際に、外部端子が損傷を受けにくくなる。これにより、外部端子の導通不良の発生を抑制することができる。
【００１２】
【発明の実施の形態】
図１は、第１の実施例によるホメオトロピック型液晶表示装置の平面図を示す。ガラス基板１の面内に、画像表示領域２が画定され、その外側の一部に端子領域３が画定されている。複数のゲートバスライン５が図の行方向（横方向）に延在する。相互に隣り合う２本のゲートバスラン５の間に、行方向に延在する容量バスライン６が配置されている。ゲートバスライン５と容量バスライン６をゲート絶縁膜が覆う。このゲート絶縁膜の上に、図の列方向（縦方向）に延在する複数のデータバスライン７が配置されている。
【００１３】
ゲートバスライン５とデータバスライン７との交差箇所に対応して、薄膜トランジスタ（ＴＦＴ）１０が設けられている。ＴＦＴ１０のドレイン電極は、対応するデータバスライン７に接続されている。ゲートバスライン５が、対応するＴＦＴ１０のゲート電極を兼ねる。
【００１４】
データバスライン７とＴＦＴ１０とを層間絶縁膜が覆う。２本のゲートバスライン５と２本のデータバスライン７とに囲まれた領域内に、画素電極１２が配置されている。画素電極１２は、対応するＴＦＴ１０のソース領域に接続されている。
【００１５】
容量バスライン６から分岐した補助容量支線１４が、画素電極１２の縁に沿って延在している。容量バスライン６及び補助容量支線１４は、画素電極１２との間で補助容量を形成する。容量バスライン６の電位は固定されている。
【００１６】
データバスライン７の電位が変動すると、浮遊容量に起因する容量結合により画素電極１２の電位が変動する。図１の構成では、画素電極１２が補助容量を介して容量バスライン６に接続されているため、画素電極１２の電位変動を低減することができる。
【００１７】
ＴＦＴが形成されたガラス基板１及び対向基板の対向面上に、それぞれ列方向に延在するジグザグパターンに沿って第１の突起パターン１６及び第２の突起パターン１８が形成されている。図１では、第１の突起パターン１６と第２の突起パターン１８とを区別するために、第１の突起パターン１６にハッチを付している。第１の突起パターン１６は行方向に等間隔で配列し、その折れ曲がり点は、ゲートバスライン５及び容量バスライン６の上に位置する。第２の突起パターン１８は、第１の突起パターン１６とほぼ同様のパターンを有し、相互に隣り合う２本の第１の突起パターン１６のほぼ中央に配置されている。
【００１８】
図１の下方の端子領域３内に、データバスライン７の各々に対応してデータ端子２０が配置され、左方の端子領域３内に、ゲートバスライン５の各々に対応してゲート端子２１が配置されている。各データ端子２０は、コンタクトホール２４を経由して対応するデータバスライン７に接続されている。各ゲート端子２１は、コンタクトホール２５を経由して対応するゲートバスライン５に接続されている。ゲートバスライン５及びデータバスライン７は、それぞれゲート端子２１及びデータ端子２０を介して外部の駆動回路に接続される。
【００１９】
データ端子２０のほぼ中央を行方向に横切るように、保護膜２６が配置されている。保護膜２６は、データ端子２０の上面のうち、ガラス基板１の外周側の端部近傍の領域を被覆しない。
【００２０】
図２を参照して、第１及び第２の突起パターン１６及び１８の機能について説明する。
【００２１】
図２（Ａ）は、電圧無印加状態における液晶表示装置の断面図を示す。ガラス基板１の対向面上に、第１の突起パターン１６が形成され、対向基板３６の対向面上に第２の突起パターン１８が形成されている。ＴＦＴが形成されたガラス基板１及び対向基板３６の対向面上に、突起パターン１６及び１８を覆うように、垂直配向膜２８が形成されている。ＴＦＴが形成されたガラス基板１と対向基板３６との間に、液晶分子３０を含む液晶材料２９が挟持されている。液晶分子３０は、負の誘電率異方性を有する。ガラス基板１及び対向基板３６の外側に、それぞれ偏光板３１及び３２がクロスニコル配置されている。
【００２２】
電圧無印加時には、液晶分子３０は基板表面に対して垂直に配向する。第１及び第２の突起パターン１６及び１８の斜面上の液晶分子３０ａは、その斜面に対して垂直に配向しようとする。このため、第１及び第２の突起パターン１６及び１８の斜面上の液晶分子３０ａは、基板表面に対して斜めに配向する。しかし、画素内の広い領域で液晶分子３０が垂直に配向するため、良好な黒表示状態が得られる。
【００２３】
図２（Ｂ）は、液晶分子３０が斜めになる程度の電圧を印加した状態、すなわち中間調表示状態における断面図を示す。図２（Ａ）に示すように、予め傾斜している液晶分子３０ａは、その傾斜方向により大きく傾く。その周囲の液晶分子３０も、液晶分子３０ａの傾斜に影響を受けて同一方向に傾斜する。このため、第１の突起パターン１６と第２の突起パターン１８との間の液晶分子３０は、その長軸（ディレクタ）が図の左下から右上に向かう直線に沿うように配列する。第１の突起パターン１６よりも左側の液晶分子３０及び第２の突起パターン１８よりも右側の液晶分子３０は、その長軸が図の右下から左上に向かう直線に沿うように配列する。
【００２４】
このように、１画素内に、液晶分子の傾斜方向の揃ったドメインが、複数個画定される。第１及び第２の突起パターン１６及び１８が、ドメインの境界を画定する。第１及び第２の突起パターン１６及び１８を、基板面内に関して相互に平行に配置することにより、２種類のドメインを形成することができる。図１では、第１及び第２の突起パターン１６及び１８が折れ曲がっているため、合計４種類のドメインが形成される。１画素内に複数のドメインが形成されることにより、中間調表示状態における視角特性を改善することができる。
【００２５】
図３は、図１の液晶表示装置の断面図を示す。図３の中央の破断部よりも右側及び左側の図は、それぞれ図１の一点鎖線Ａ−Ａ及び一点鎖線Ｂ−Ｂにおける断面図に相当する。ＴＦＴ基板３５と対向基板３６とが、相互にある間隙を隔てて平行に配置されている。
【００２６】
まず、ＴＦＴ基板３５の構成について説明する。ガラス基板１の対向面上に、ゲートバスライン５が形成されている。ゲートバスライン５は、厚さ１００ｎｍのＡｌ膜と厚さ５０ｎｍのＴｉ膜との２層構造を有する。ゲートバスライン５を覆うように、ガラス基板１の上にゲート絶縁膜４０が形成されている。ゲート絶縁膜４０は、厚さ４００ｎｍのＳｉＮ膜である。
【００２７】
ゲート絶縁膜４０の表面上に、ゲートバスライン５を跨ぐように活性領域４１が形成されている。活性領域４１は、厚さ３０ｎｍのノンドープアモルファスＳｉ膜である。活性領域４１の表面のうち、ゲートバスライン５の上方の領域上にチャネル保護膜４２が形成されている。チャネル保護膜４２は、厚さ１４０ｎｍのＳｉＮ膜である。チャネル保護膜４２は、図１においてＴＦＴ１０のチャネル領域を覆うようにパターニングされている。
【００２８】
活性領域４１の上面のうち、チャネル保護膜４２の両側の領域上に、それぞれソース電極４４及びドレイン電極４６が形成されている。ソース電極４４及びドレイン電極４６は、共に厚さ３０ｎｍのｎ+型アモルファスＳｉ膜、厚さ２０ｎｍのＴｉ膜、厚さ７５ｎｍのＡｌ膜、及び厚さ８０ｎｍのＴｉ膜がこの順番に積層された積層構造を有する。ゲートバスライン５、ゲート絶縁膜４０、活性領域４１、ソース電極４４、及びドレイン電極４６によりＴＦＴ１０が構成される。
【００２９】
端子領域３においては、ゲート絶縁膜４０の上にデータバスライン７の端部が配置されている。データバスライン７は、画像表示領域２内に形成されたドレイン電極４６と同一の積層構造を有する。なお、データバスライン７の下に、活性領域４１と同時に形成されるアモルファスＳｉ膜が残る。ＴＦＴ１０、及びデータバスライン７を覆うように、ゲート絶縁膜４０の上に絶縁膜４８が形成されている。絶縁膜４８は、厚さ３３０ｎｍのＳｉＮ膜である。
【００３０】
絶縁膜４８の上に、画素電極１２が形成されている。画素電極１２は、厚さ７０ｎｍのインジウム錫オキサイド（ＩＴＯ）膜であり、絶縁膜４８を貫通するコンタクトホール５０を経由してソース電極４４に接続されている。
【００３１】
画素電極１２及び絶縁膜４８の上に、第１の突起パターン１６が形成されている。第１の突起パターン１６は、フォトレジストにより形成される。画像表示領域２内の最上層を配向膜２８が覆っている。
【００３２】
端子領域３においては、絶縁膜４８の上にデータ端子２０が形成されている。データ端子２０は、画素電極１２と同時に成膜されパターニングされる。データ端子２０は、絶縁膜４８を貫通するコンタクトホール２４を経由してデータバスライン７に接続されている。データ端子２０の上面の一部を、保護膜２６が覆っている。データ端子２０の上面のうち、ガラス基板１の外周側の一部の領域は露出している。
【００３３】
次に、対向基板３６の構成について説明する。ガラス基板２７の対向面の所定の領域上にＣｒ等からなる遮光膜５２が形成されている。遮光膜５２を覆うように、ガラス基板２７の対向面上にＩＴＯからなる共通電極５４が形成されている。画像表示領域２内の共通電極５４の表面を、配向膜２８が覆う。端子領域３においては、共通電極５４が露出している。
【００３４】
対向基板３６は、その周辺部において接着剤５６によりＴＦＴ基板３５に固着されている。ＴＦＴ基板３５と対向基板３６との間の間隙が、接着剤５６により封止されている。ＴＦＴ基板３５と対向基板３６との間の間隙内に、液晶材料２９が充填されている。液晶材料２９は、負の誘電率異方性を有する。接着剤５６は、保護膜２６よりも内側の領域においてＴＦＴ基板３５に固着される。なお、接着剤５６が保護膜２６に接触するような配置としてもよい。
【００３５】
次に、ＴＦＴ基板３５と対向基板３６との貼り合わせ方法について説明する。対向基板３６をＴＦＴ基板３５に固着させる際には、基板法線方向から見たとき、対向基板３６の縁がＴＦＴ基板３５の対応する縁にほぼ重なるように配置する。固着後、対向基板３６の周辺部分３６ａを切り落とす。
【００３６】
基板法線方向から見たとき、周辺部分３６ａを切り落とした後の対向基板３６の縁は、保護膜２６の内部を通過する。このため、対向基板３６をスクライブする際に、ＴＦＴ基板３５側のデータ端子２０にキズ等が発生することを抑制できる。これにより、データ端子２０の導通不良の発生を抑制し、歩留りの向上を図ることが可能になる。また、共通電極５４の切り屑等に起因するデータ端子２０同士の短絡を防止することができる。
【００３７】
次に、図４〜図６を参照して、図３に示すＴＦＴ基板３５の作製方法を説明する。
【００３８】
図４（Ａ）に示す状態までの工程を説明する。ガラス基板１の表面上に、厚さ１００ｎｍのＡｌ膜と厚さ５０ｎｍのＴｉ膜とを順番に形成する。これらの膜の形成は、スパッタリングにより行うことができる。フォトリソグラフィ技術を用い、Ａｌ膜とＴｉ膜との２層をパターニングし、ゲートバスライン５を残す。Ａｌ膜とＴｉ膜のエッチングは、ＢＣｌ3とＣｌ2との混合ガスを用いた反応性イオンエッチング（ＲＩＥ）により行う。
【００３９】
図４（Ｂ）に示す状態までの工程を説明する。ゲートバスライン５を覆うように、ガラス基板１の上にＳｉＮからなる厚さ４００ｎｍのゲート絶縁膜４０を形成する。ゲート絶縁膜４０の上に厚さ３０ｎｍのノンドープアモルファスＳｉ膜４１ａを形成する。ゲート絶縁膜４０及びアモルファスＳｉ膜４１ａの形成は、例えばプラズマ励起型化学気相成長（ＰＥ−ＣＶＤ）により行う。
【００４０】
アモルファスＳｉ膜４１ａの上に、厚さ１４０ｎｍのＳｉＮ膜を、ＰＥ−ＣＶＤにより形成する。このＳｉＮ膜をフォトリソグラフィ技術を用いてパターニングし、チャネル保護膜４２を残す。ゲートバスライン５をフォトマスクとして用い、ガラス基板１の背面から露光することにより、レジストパターンの、図１の行方向に平行な縁を画定することができる。図１の列方向に平行な縁は、通常のフォトマスクを用いて露光することにより画定する。ＳｉＮ膜のエッチングは、緩衝弗酸系のエッチャントを用いたウェットエッチング、またはフッ素系ガスを用いたＲＩＥにより行うことができる。
【００４１】
図５（Ｃ）に示す状態までの工程を説明する。チャネル保護膜４２を覆うように、基板の全面上にＰＥ−ＣＶＤにより、厚さ３０ｎｍのｎ+型アモルファスＳｉ膜を形成する。このｎ+型アモルファスＳｉ膜の上に、スパッタリングにより厚さ２０ｎｍのＴｉ膜、厚さ７５ｎｍのＡｌ膜、及び厚さ８０ｎｍのＴｉ膜を順番に形成する。この最上層のＴｉ膜からノンドープアモルファスＳｉ膜４１ａまでをパターニングする。これらの膜のエッチングは、ＢＣｌ3とＣｌ2との混合ガスを用いたＲＩＥにより行う。このとき、ゲートバスライン５の上方の領域においては、チャネル保護膜４２がエッチング停止層として機能する。
【００４２】
ゲート絶縁膜４０の上に、ゲートバスライン５を跨ぐように、ノンドープアモルファスＳｉからなる活性領域４１が残る。また、活性領域４１の上面の、保護膜４２の両側の領域上に、それぞれソース電極４４及びドレイン電極４６が残る。端子領域上には、データバスライン７が残る。
【００４３】
図５（Ｄ）に示す状態までの工程を説明する。基板の全面上に、ＰＥ−ＣＶＤによりＳｉＮからなる厚さ３３０ｎｍの絶縁膜４８を形成する。絶縁膜４８に、ソース電極４４の上面の一部を露出させるコンタクトホール５０を形成する。同時に、データバスライン７の端部近傍の上面の一部を露出させるコンタクトホール２４を形成する。
【００４４】
図６（Ｅ）に示す状態までの工程を説明する。基板の全面上に、厚さ７０ｎｍのＩＴＯ膜を形成する。ＩＴＯ膜の形成は、例えばＤＣマグネトロンスパッタリングにより行う。このＩＴＯ膜をパターニングし、画素電極１２及びデータ端子２０を残す。ＩＴＯ膜のエッチングは、しゅう酸系のエッチャントを用いたウェットエッチングにより行う。
【００４５】
図６（Ｆ）に示す状態までの工程を説明する。基板の全面上にレジスト膜を形成し、このレジスト膜をパターニングする。これにより、画像表示領域上に第１の突起パターン１６を残し、端子領域上に保護膜２６を残す。次に、画像表示領域上に配向膜２８を形成する。
【００４６】
上記第１の実施例による方法では、図６（Ｆ）に示す工程において、保護膜２６の形成を、第１の突起パターン１６の形成と同時に行う。このため、工程数の増加を伴うことなく保護膜２６を形成することができる。
【００４７】
また、保護膜２６を用いて、製品種別、製品番号、もしくはロット番号等の識別標識を形成することも可能である。例えば、画像表示領域以外の領域に、文字、バーコード、モザイク状の２次元バーコード等を形成することができる。
【００４８】
次に、第２の実施例による液晶表示装置の製造方法について、第１の実施例による製造方法との相違点に着目して説明する。
【００４９】
図４（Ａ）に示す工程において、ゲートバスライン５をＮｄを２モル％含有するＡｌＮｄ合金で形成する。第１の実施例で用いたＡｌとＴｉとの積層構造とする場合に比べて、配線抵抗を低減することができる。
【００５０】
図５（Ｃ）に示す工程において、ソース電極４４、ドレイン電極４６、及びデータバスライン７を、厚さ３０ｎｍのｎ+型アモルファスシリコン膜、厚さ２０ｎｍのＴｉ膜、及び厚さ３００ｎｍのＡｌ膜の３層構造とする。第１の実施例のように、ｎ+型アモルファスシリコン膜、Ｔｉ膜、Ａｌ膜、Ｔｉ膜の４層構造とする場合に比べて、Ａｌ膜を厚くすることができる。このため、データバスライン７の配線抵抗を低減することができる。なお、ＲＩＥにより厚いＡｌ膜をエッチングすると、レジスト焦げ等が発生する場合がある。このような場合には、Ａｌ膜をウェットエッチングすることが好ましい。
【００５１】
第２の実施例では、ソース電極４４の最上層がＡｌ膜であるため、ＩＴＯ膜と良好な電気的接続を得ることができない。このため、以下の工程は、第１の実施例の場合と異なる。
【００５２】
図７（Ａ）に示すように、基板の全面上にＳｉＮからなる厚さ３３０ｎｍの絶縁膜４８を形成する。なお、後にテーパ形状のコンタクトホールを形成するために、上層部分のエッチング速度が下層部分のエッチング速度よりも速くなるような条件で成膜することが好ましい。
【００５３】
絶縁膜４８の上にＩＴＯ膜を形成し、このＩＴＯ膜をパターニングして、画素電極１２及びデータ端子の外部接続部２０ａを残す。
【００５４】
図７（Ｂ）に示すように、絶縁膜４８に、ソース電極４４の上面の一部を露出させるコンタクトホール５０、及びデータバスライン７の上面の一部を露出させるコンタクトホール２４を形成する。基板の全面上に、厚さ２０ｎｍのＴｉ膜を形成し、その上にフォトレジスト膜を形成する。フォトレジスト膜をパターニングし、レジストパターン６０、６１、及び６２を残す。
【００５５】
レジストパターン６０は、図１の第１の突起パターン１６に整合したパターンを有する。図１では、１本の第１の突起パターン１６が複数の画素電極１２の上を通過している。しかし、第２の実施例の場合には、相互に隣り合う画素電極１２同士がレジストパターン６０を経由して接続されないように、隣接する２つの画素電極１２の間の領域においてレジストパターン６０を分断させる。
【００５６】
レジストパターン６１は、コンタクトホール５０の上方の領域から画素電極１２の端部までを連続的に覆う。レジストパターン６２は、コンタクトホール２４の上方の領域から外部接続部２０ａの上方の一部の領域までを連続的に覆う。
【００５７】
これらのレジストパターン６０、６１、及び６２をマスクとして、その下のＴｉ膜をエッチングする。レジストパターン６０と、その下に残ったＴｉ膜６５により第１の突起パターン１６が形成される。レジストパターン６１の下に残ったＴｉ膜６６により、画素電極１２がソース電極４４に電気的に接続される。レジストパターン６２の下に残ったＴｉ膜６７により、外部接続部２０ａがデータバスライン７に電気的に接続される。Ｔｉ膜６７からなる内部接続部２０ｂと、外部接続部２０ａとにより、データ端子２０が構成される。画像表示領域上を配向膜２８で覆う。
【００５８】
第２の実施例における第１の突起パターン１６は、その下層部分に導電性のＴｉ膜６５を有する。しかし、相互に隣接する画素電極１２の間で第１の突起パターン１６が分断されているため、画素電極１２同士の短絡が生ずることはない。
【００５９】
第２の実施例では、ＩＴＯからなる画素電極１２がソース電極４４の最上層のＡｌ膜に直接接触せず、Ｔｉ膜６６を介して接続される。このため、両者間の良好な電気的接続を確保することができる。
【００６０】
また、データ端子２０の内部接続部２０ｂを覆うレジストパターン６２が、図３に示す第１の実施例の保護膜２６と同様の機能を果たす。このため、対向基板の周辺部分を切り落とす際にデータ端子２０が保護され、データ端子２０の導通不良の発生を抑制することができる。また、第１の実施例の場合と同様に、レジストパターン６２を用いて、製品種別、製品番号、もしくはロット番号等の識別標識を形成することも可能である。
【００６１】
以上実施例に沿って本発明を説明したが、本発明はこれらに制限されるものではない。例えば、種々の変更、改良、組み合わせ等が可能なことは当業者に自明であろう。
【００６２】
【発明の効果】
以上説明したように、本発明によれば、外部端子の一部分を保護膜で覆っているため、外部端子を形成した後の工程における外部端子の損傷等を軽減することができる。これにより、外部端子の導通不良の発生を抑制し、製品の歩留り向上を図ることができる。
【図面の簡単な説明】
【図１】本発明の第１の実施例による液晶表示装置の平面図である。
【図２】突起パターンの効果を説明するための、液晶表示装置の断面図である。
【図３】第１の実施例による液晶表示装置の断面図である。
【図４】第１の実施例による液晶表示装置のＴＦＴ基板の製造方法を説明するための基板の断面図（その１）である。
【図５】第１の実施例による液晶表示装置のＴＦＴ基板の製造方法を説明するための基板の断面図（その２）である。
【図６】第１の実施例による液晶表示装置のＴＦＴ基板の製造方法を説明するための基板の断面図（その３）である。
【図７】第２の実施例による液晶表示装置のＴＦＴ基板の製造方法を説明するための基板の断面図である。
【図８】従来の液晶表示装置の外部端子部分の断面図である。
【符号の説明】
１、２７ ガラス基板
２ 画像表示領域
３ 端子領域
５ ゲートバスライン
６ 容量バスライン
７ データバスライン
１０ ＴＦＴ
１２ 画素電極
１４ 補助容量支線
１６ 第１の突起パターン
１８ 第２の突起パターン
２０ データ端子
２０ａ 外部接続部
２０ｂ 内部接続部
２１ ゲート端子
２４、２５、５０ コンタクトホール
２６ 保護膜
２８ 垂直配向膜
２９ 液晶材料
３０ 液晶分子
３１、３２ 偏光板
３５ ＴＦＴ基板
３６ 対向基板
４０ ゲート絶縁膜
４１ 活性領域
４２ チャネル保護膜
４４ ソース電極
４６ ドレイン電極
４８ 絶縁膜
５２ 遮光膜
６０、６１、６２ レジストパターン
６５、６６、６７ Ｔｉ膜
【発明の属する技術分野】
本発明は、液晶表示装置用基板及びその製造方法であって、基板の縁近傍に外部回路との接続用端子が設けられた液晶表示装置用基板及びその製造方法に関する。
【０００２】
【従来の技術】
図８は、従来のアクティブマトリクス型液晶表示装置の、外部との接続用端子部分の断面図を示す。ガラス基板１００の表面上に、ゲート絶縁膜１０１が形成されている。ゲート絶縁膜１０１は、各画素の薄膜トランジスタ（ＴＦＴ）のゲート絶縁膜として機能する。ゲート絶縁膜１０１の上に、ドレインバスライン１０２が形成されている。ドレインバスライン１０２は、ＴＦＴのドレイン電極に接続されている。
【０００３】
ドレインバスライン１０２を覆うように、ゲート絶縁膜１０１の上に絶縁膜１０３が形成されている。絶縁膜１０３の、外周近傍の領域上に、外部端子１０４が形成されている。外部端子１０４は、絶縁膜１０３に設けられたコンタクトホール１０５を経由してドレインバスライン１０２に接続されている。
【０００４】
ガラス基板１００に、ある間隔を隔てて対向するように、対向基板１１０が配置されている。対向基板１１０は、その縁の近傍において、接着剤１１５によりガラス基板１００に固着されている。外部端子１０４の上面のうち基板の外周側の領域は接着剤１１５による接着箇所よりも外側に配置され、露出する。ガラス基板１００と対向基板１１０との間に、液晶材料１１８が充填されている。
【０００５】
対向基板１１０をガラス基板１００に対向させて固着させる際には、基板法線方向から見たとき、対向基板１１０の縁が、ガラス基板１００の対応する縁にほぼ重なるように配置する。対向基板１１０がガラス基板１００に固着した後に、対向基板１１０の縁の近傍の部分１１０ａを切り落とす。対向基板１１０の縁近傍部分１１０ａを切り落とすことにより、外部端子１０４を外部の駆動回路に接続することが可能になる。
【０００６】
【発明が解決しようとする課題】
対向基板１１０の縁の近傍の部分１１０ａを切り落とす時に、外部端子１０４が損傷を受け、断線する場合がある。また、対向基板１１０の対向面上には、共通電極が形成されている。切り落とし時に発生する導電性のゴミにより、外部端子１０４と共通電極とが短絡する場合も起こり得る。
【０００７】
本発明の目的は、外部端子が形成された基板に対向する基板の縁の近傍部分を切り落とす時に、外部端子が損傷を受けにくい液晶表示装置用基板及びその製造方法を提供することである。
【０００８】
【課題を解決するための手段】
本発明の一観点によると、主表面内に画像表示領域が画定され、その外側の一部に端子領域が画定された第１の基板と、前記第１の基板の主表面内の前記画像表示領域上に配置された複数本の第１のバスラインと、前記第１のバスラインを覆うように、前記第１の基板の主表面上に配置された第１の絶縁膜と、前記第１のバスラインの各々に対応して前記第１の基板の端子領域上に設けられ、前記第１の絶縁膜を貫通して前記第１のバスラインの上面まで達する第１のコンタクトホールを経由し、対応する前記第１のバスラインに電気的に接続された外部端子と、前記外部端子の上面のうち少なくとも前記第１の基板の外周側の端部近傍の領域を被覆しないように、前記外部端子の上面の一部を被覆する絶縁材料からなる保護膜と、前記画像表示領域上に、前記第１のバスラインと交差するように形成された複数の第２のバスラインと、前記画像表示領域上に、前記第１のバスラインと第２のバスラインとの交差箇所の各々に対応して配置された画素電極と、前記画素電極の各々を、対応する第１及び第２のバスラインのうち一方のバスラインに接続し、他方のバスラインに印加される信号によって導通状態を制御されるスイッチング素子と、前記画素電極の上に列方向に延在するジグザグパターンに配置され、前記保護膜と同一材料で形成された第１の土手状突起パターンと、前記第１の基板の主表面に対向し、その間に液晶材料を介して該主表面からある間隔を隔てて配置され、前記第１の基板に対向する面上に共通電極が形成された第２の基板と、前記第２の基板上の前記第１の基板と対向する面上に、前記第１の土手状突起パターンと同様のジグザグパターンを有し、相互に隣り合う２本の第１の土手状突起パターンの中央に配置された第２の土手状突起パターンと、前記第１および第２の基板の対向面上に、前記各土手状突起パターンをそれぞれ覆うように形成された垂直配向膜とを有する液晶表示装置用基板が提供される。
【０００９】
外部端子の一部が保護膜で覆われているため、次工程以降の処理及び加工において、外部端子の受ける損傷を抑制することができる。また、外部端子の外周側の領域は保護膜で覆われていないため、この部分において、外部端子と外部の回路とを接続することができる。
【００１０】
本発明の他の観点によると、第１の基板を準備する工程であって、該第１の基板の主表面内に画像表示領域が画定され、その外側の一部に端子領域が画定されており、該画像表示領域上に配置された複数本の第１のバスラインと、該第１のバスラインを覆うように、前記第１の基板の主表面上に配置された第１の絶縁膜と、前記第１のバスラインの各々に対応して前記第１の基板の端子領域上に設けられ、前記第１の絶縁膜を貫通して前記第１のバスラインの上面まで達する第１のコンタクトホールを経由し、対応する前記第１のバスラインに電気的に接続された外部端子と、前記外部端子の上面のうち少なくとも前記第１の基板の外周側の端部近傍の領域を被覆しないように、前記外部端子の上面の一部を被覆する絶縁材料からなる保護膜と、前記画像表示領域上に、前記第１のバスラインと交差するように形成された複数の第２のバスラインと、前記画像表示領域上に、前記第１のバスラインと第２のバスラインとの交差箇所の各々に対応して配置された画素電極と、前記画素電極の各々を、対応する第１及び第２のバスラインのうち一方のバスラインに接続し、他方のバスラインに印加される信号によって導通状態を制御されるスイッチング素子と、前記画素電極の上に列方向に延在するジグザグパターンに配置され、前記保護膜と同一材料で形成された第１の土手状突起パターンと、該第１の土手状突起パターンを覆うように形成された垂直配向膜とが形成された前記第１の基板を準備する工程と、第２の基板を準備する工程であって、該第２の基板の表面上に形成された共通電極と、該共通電極の上に、前記第１の基板の第１の土手状突起パターンと同様のジグザグパターンを有し、相互に隣り合う２本の第１の土手状突起パターンの中央に対向して配置された第２の土手状突起パターンと、該第２の土手状突起パターンを覆うように形成された垂直配向膜とが形成された第２の基板を準備する工程と、前記第１の基板の主表面に前記第２の基板がある間隔を隔てて対向するように、前記第１の基板と第２の基板とを配置し、前記保護膜の上面のうち、少なくとも前記第１の基板の外周側の一部の領域を封止部材が被覆しないように、前記第１の基板と第２の基板とを該封止部材で固着させる工程と、前記第２の基板の縁近傍の部分を切り落とす工程であって、切り落とされた後の第２の基板の新たな縁が、前記第１の基板の法線方向から見たとき、前記保護膜の内部を通過するように切り落とす工程とを有する液晶表示装置の製造方法が提供される。
【００１１】
外部端子の一部が保護膜で覆われているため、第２の基板の縁近傍の部分を切り落とす際に、外部端子が損傷を受けにくくなる。これにより、外部端子の導通不良の発生を抑制することができる。
【００１２】
【発明の実施の形態】
図１は、第１の実施例によるホメオトロピック型液晶表示装置の平面図を示す。ガラス基板１の面内に、画像表示領域２が画定され、その外側の一部に端子領域３が画定されている。複数のゲートバスライン５が図の行方向（横方向）に延在する。相互に隣り合う２本のゲートバスラン５の間に、行方向に延在する容量バスライン６が配置されている。ゲートバスライン５と容量バスライン６をゲート絶縁膜が覆う。このゲート絶縁膜の上に、図の列方向（縦方向）に延在する複数のデータバスライン７が配置されている。
【００１３】
ゲートバスライン５とデータバスライン７との交差箇所に対応して、薄膜トランジスタ（ＴＦＴ）１０が設けられている。ＴＦＴ１０のドレイン電極は、対応するデータバスライン７に接続されている。ゲートバスライン５が、対応するＴＦＴ１０のゲート電極を兼ねる。
【００１４】
データバスライン７とＴＦＴ１０とを層間絶縁膜が覆う。２本のゲートバスライン５と２本のデータバスライン７とに囲まれた領域内に、画素電極１２が配置されている。画素電極１２は、対応するＴＦＴ１０のソース領域に接続されている。
【００１５】
容量バスライン６から分岐した補助容量支線１４が、画素電極１２の縁に沿って延在している。容量バスライン６及び補助容量支線１４は、画素電極１２との間で補助容量を形成する。容量バスライン６の電位は固定されている。
【００１６】
データバスライン７の電位が変動すると、浮遊容量に起因する容量結合により画素電極１２の電位が変動する。図１の構成では、画素電極１２が補助容量を介して容量バスライン６に接続されているため、画素電極１２の電位変動を低減することができる。
【００１７】
ＴＦＴが形成されたガラス基板１及び対向基板の対向面上に、それぞれ列方向に延在するジグザグパターンに沿って第１の突起パターン１６及び第２の突起パターン１８が形成されている。図１では、第１の突起パターン１６と第２の突起パターン１８とを区別するために、第１の突起パターン１６にハッチを付している。第１の突起パターン１６は行方向に等間隔で配列し、その折れ曲がり点は、ゲートバスライン５及び容量バスライン６の上に位置する。第２の突起パターン１８は、第１の突起パターン１６とほぼ同様のパターンを有し、相互に隣り合う２本の第１の突起パターン１６のほぼ中央に配置されている。
【００１８】
図１の下方の端子領域３内に、データバスライン７の各々に対応してデータ端子２０が配置され、左方の端子領域３内に、ゲートバスライン５の各々に対応してゲート端子２１が配置されている。各データ端子２０は、コンタクトホール２４を経由して対応するデータバスライン７に接続されている。各ゲート端子２１は、コンタクトホール２５を経由して対応するゲートバスライン５に接続されている。ゲートバスライン５及びデータバスライン７は、それぞれゲート端子２１及びデータ端子２０を介して外部の駆動回路に接続される。
【００１９】
データ端子２０のほぼ中央を行方向に横切るように、保護膜２６が配置されている。保護膜２６は、データ端子２０の上面のうち、ガラス基板１の外周側の端部近傍の領域を被覆しない。
【００２０】
図２を参照して、第１及び第２の突起パターン１６及び１８の機能について説明する。
【００２１】
図２（Ａ）は、電圧無印加状態における液晶表示装置の断面図を示す。ガラス基板１の対向面上に、第１の突起パターン１６が形成され、対向基板３６の対向面上に第２の突起パターン１８が形成されている。ＴＦＴが形成されたガラス基板１及び対向基板３６の対向面上に、突起パターン１６及び１８を覆うように、垂直配向膜２８が形成されている。ＴＦＴが形成されたガラス基板１と対向基板３６との間に、液晶分子３０を含む液晶材料２９が挟持されている。液晶分子３０は、負の誘電率異方性を有する。ガラス基板１及び対向基板３６の外側に、それぞれ偏光板３１及び３２がクロスニコル配置されている。
【００２２】
電圧無印加時には、液晶分子３０は基板表面に対して垂直に配向する。第１及び第２の突起パターン１６及び１８の斜面上の液晶分子３０ａは、その斜面に対して垂直に配向しようとする。このため、第１及び第２の突起パターン１６及び１８の斜面上の液晶分子３０ａは、基板表面に対して斜めに配向する。しかし、画素内の広い領域で液晶分子３０が垂直に配向するため、良好な黒表示状態が得られる。
【００２３】
図２（Ｂ）は、液晶分子３０が斜めになる程度の電圧を印加した状態、すなわち中間調表示状態における断面図を示す。図２（Ａ）に示すように、予め傾斜している液晶分子３０ａは、その傾斜方向により大きく傾く。その周囲の液晶分子３０も、液晶分子３０ａの傾斜に影響を受けて同一方向に傾斜する。このため、第１の突起パターン１６と第２の突起パターン１８との間の液晶分子３０は、その長軸（ディレクタ）が図の左下から右上に向かう直線に沿うように配列する。第１の突起パターン１６よりも左側の液晶分子３０及び第２の突起パターン１８よりも右側の液晶分子３０は、その長軸が図の右下から左上に向かう直線に沿うように配列する。
【００２４】
このように、１画素内に、液晶分子の傾斜方向の揃ったドメインが、複数個画定される。第１及び第２の突起パターン１６及び１８が、ドメインの境界を画定する。第１及び第２の突起パターン１６及び１８を、基板面内に関して相互に平行に配置することにより、２種類のドメインを形成することができる。図１では、第１及び第２の突起パターン１６及び１８が折れ曲がっているため、合計４種類のドメインが形成される。１画素内に複数のドメインが形成されることにより、中間調表示状態における視角特性を改善することができる。
【００２５】
図３は、図１の液晶表示装置の断面図を示す。図３の中央の破断部よりも右側及び左側の図は、それぞれ図１の一点鎖線Ａ−Ａ及び一点鎖線Ｂ−Ｂにおける断面図に相当する。ＴＦＴ基板３５と対向基板３６とが、相互にある間隙を隔てて平行に配置されている。
【００２６】
まず、ＴＦＴ基板３５の構成について説明する。ガラス基板１の対向面上に、ゲートバスライン５が形成されている。ゲートバスライン５は、厚さ１００ｎｍのＡｌ膜と厚さ５０ｎｍのＴｉ膜との２層構造を有する。ゲートバスライン５を覆うように、ガラス基板１の上にゲート絶縁膜４０が形成されている。ゲート絶縁膜４０は、厚さ４００ｎｍのＳｉＮ膜である。
【００２７】
ゲート絶縁膜４０の表面上に、ゲートバスライン５を跨ぐように活性領域４１が形成されている。活性領域４１は、厚さ３０ｎｍのノンドープアモルファスＳｉ膜である。活性領域４１の表面のうち、ゲートバスライン５の上方の領域上にチャネル保護膜４２が形成されている。チャネル保護膜４２は、厚さ１４０ｎｍのＳｉＮ膜である。チャネル保護膜４２は、図１においてＴＦＴ１０のチャネル領域を覆うようにパターニングされている。
【００２８】
活性領域４１の上面のうち、チャネル保護膜４２の両側の領域上に、それぞれソース電極４４及びドレイン電極４６が形成されている。ソース電極４４及びドレイン電極４６は、共に厚さ３０ｎｍのｎ+型アモルファスＳｉ膜、厚さ２０ｎｍのＴｉ膜、厚さ７５ｎｍのＡｌ膜、及び厚さ８０ｎｍのＴｉ膜がこの順番に積層された積層構造を有する。ゲートバスライン５、ゲート絶縁膜４０、活性領域４１、ソース電極４４、及びドレイン電極４６によりＴＦＴ１０が構成される。
【００２９】
端子領域３においては、ゲート絶縁膜４０の上にデータバスライン７の端部が配置されている。データバスライン７は、画像表示領域２内に形成されたドレイン電極４６と同一の積層構造を有する。なお、データバスライン７の下に、活性領域４１と同時に形成されるアモルファスＳｉ膜が残る。ＴＦＴ１０、及びデータバスライン７を覆うように、ゲート絶縁膜４０の上に絶縁膜４８が形成されている。絶縁膜４８は、厚さ３３０ｎｍのＳｉＮ膜である。
【００３０】
絶縁膜４８の上に、画素電極１２が形成されている。画素電極１２は、厚さ７０ｎｍのインジウム錫オキサイド（ＩＴＯ）膜であり、絶縁膜４８を貫通するコンタクトホール５０を経由してソース電極４４に接続されている。
【００３１】
画素電極１２及び絶縁膜４８の上に、第１の突起パターン１６が形成されている。第１の突起パターン１６は、フォトレジストにより形成される。画像表示領域２内の最上層を配向膜２８が覆っている。
【００３２】
端子領域３においては、絶縁膜４８の上にデータ端子２０が形成されている。データ端子２０は、画素電極１２と同時に成膜されパターニングされる。データ端子２０は、絶縁膜４８を貫通するコンタクトホール２４を経由してデータバスライン７に接続されている。データ端子２０の上面の一部を、保護膜２６が覆っている。データ端子２０の上面のうち、ガラス基板１の外周側の一部の領域は露出している。
【００３３】
次に、対向基板３６の構成について説明する。ガラス基板２７の対向面の所定の領域上にＣｒ等からなる遮光膜５２が形成されている。遮光膜５２を覆うように、ガラス基板２７の対向面上にＩＴＯからなる共通電極５４が形成されている。画像表示領域２内の共通電極５４の表面を、配向膜２８が覆う。端子領域３においては、共通電極５４が露出している。
【００３４】
対向基板３６は、その周辺部において接着剤５６によりＴＦＴ基板３５に固着されている。ＴＦＴ基板３５と対向基板３６との間の間隙が、接着剤５６により封止されている。ＴＦＴ基板３５と対向基板３６との間の間隙内に、液晶材料２９が充填されている。液晶材料２９は、負の誘電率異方性を有する。接着剤５６は、保護膜２６よりも内側の領域においてＴＦＴ基板３５に固着される。なお、接着剤５６が保護膜２６に接触するような配置としてもよい。
【００３５】
次に、ＴＦＴ基板３５と対向基板３６との貼り合わせ方法について説明する。対向基板３６をＴＦＴ基板３５に固着させる際には、基板法線方向から見たとき、対向基板３６の縁がＴＦＴ基板３５の対応する縁にほぼ重なるように配置する。固着後、対向基板３６の周辺部分３６ａを切り落とす。
【００３６】
基板法線方向から見たとき、周辺部分３６ａを切り落とした後の対向基板３６の縁は、保護膜２６の内部を通過する。このため、対向基板３６をスクライブする際に、ＴＦＴ基板３５側のデータ端子２０にキズ等が発生することを抑制できる。これにより、データ端子２０の導通不良の発生を抑制し、歩留りの向上を図ることが可能になる。また、共通電極５４の切り屑等に起因するデータ端子２０同士の短絡を防止することができる。
【００３７】
次に、図４〜図６を参照して、図３に示すＴＦＴ基板３５の作製方法を説明する。
【００３８】
図４（Ａ）に示す状態までの工程を説明する。ガラス基板１の表面上に、厚さ１００ｎｍのＡｌ膜と厚さ５０ｎｍのＴｉ膜とを順番に形成する。これらの膜の形成は、スパッタリングにより行うことができる。フォトリソグラフィ技術を用い、Ａｌ膜とＴｉ膜との２層をパターニングし、ゲートバスライン５を残す。Ａｌ膜とＴｉ膜のエッチングは、ＢＣｌ3とＣｌ2との混合ガスを用いた反応性イオンエッチング（ＲＩＥ）により行う。
【００３９】
図４（Ｂ）に示す状態までの工程を説明する。ゲートバスライン５を覆うように、ガラス基板１の上にＳｉＮからなる厚さ４００ｎｍのゲート絶縁膜４０を形成する。ゲート絶縁膜４０の上に厚さ３０ｎｍのノンドープアモルファスＳｉ膜４１ａを形成する。ゲート絶縁膜４０及びアモルファスＳｉ膜４１ａの形成は、例えばプラズマ励起型化学気相成長（ＰＥ−ＣＶＤ）により行う。
【００４０】
アモルファスＳｉ膜４１ａの上に、厚さ１４０ｎｍのＳｉＮ膜を、ＰＥ−ＣＶＤにより形成する。このＳｉＮ膜をフォトリソグラフィ技術を用いてパターニングし、チャネル保護膜４２を残す。ゲートバスライン５をフォトマスクとして用い、ガラス基板１の背面から露光することにより、レジストパターンの、図１の行方向に平行な縁を画定することができる。図１の列方向に平行な縁は、通常のフォトマスクを用いて露光することにより画定する。ＳｉＮ膜のエッチングは、緩衝弗酸系のエッチャントを用いたウェットエッチング、またはフッ素系ガスを用いたＲＩＥにより行うことができる。
【００４１】
図５（Ｃ）に示す状態までの工程を説明する。チャネル保護膜４２を覆うように、基板の全面上にＰＥ−ＣＶＤにより、厚さ３０ｎｍのｎ+型アモルファスＳｉ膜を形成する。このｎ+型アモルファスＳｉ膜の上に、スパッタリングにより厚さ２０ｎｍのＴｉ膜、厚さ７５ｎｍのＡｌ膜、及び厚さ８０ｎｍのＴｉ膜を順番に形成する。この最上層のＴｉ膜からノンドープアモルファスＳｉ膜４１ａまでをパターニングする。これらの膜のエッチングは、ＢＣｌ3とＣｌ2との混合ガスを用いたＲＩＥにより行う。このとき、ゲートバスライン５の上方の領域においては、チャネル保護膜４２がエッチング停止層として機能する。
【００４２】
ゲート絶縁膜４０の上に、ゲートバスライン５を跨ぐように、ノンドープアモルファスＳｉからなる活性領域４１が残る。また、活性領域４１の上面の、保護膜４２の両側の領域上に、それぞれソース電極４４及びドレイン電極４６が残る。端子領域上には、データバスライン７が残る。
【００４３】
図５（Ｄ）に示す状態までの工程を説明する。基板の全面上に、ＰＥ−ＣＶＤによりＳｉＮからなる厚さ３３０ｎｍの絶縁膜４８を形成する。絶縁膜４８に、ソース電極４４の上面の一部を露出させるコンタクトホール５０を形成する。同時に、データバスライン７の端部近傍の上面の一部を露出させるコンタクトホール２４を形成する。
【００４４】
図６（Ｅ）に示す状態までの工程を説明する。基板の全面上に、厚さ７０ｎｍのＩＴＯ膜を形成する。ＩＴＯ膜の形成は、例えばＤＣマグネトロンスパッタリングにより行う。このＩＴＯ膜をパターニングし、画素電極１２及びデータ端子２０を残す。ＩＴＯ膜のエッチングは、しゅう酸系のエッチャントを用いたウェットエッチングにより行う。
【００４５】
図６（Ｆ）に示す状態までの工程を説明する。基板の全面上にレジスト膜を形成し、このレジスト膜をパターニングする。これにより、画像表示領域上に第１の突起パターン１６を残し、端子領域上に保護膜２６を残す。次に、画像表示領域上に配向膜２８を形成する。
【００４６】
上記第１の実施例による方法では、図６（Ｆ）に示す工程において、保護膜２６の形成を、第１の突起パターン１６の形成と同時に行う。このため、工程数の増加を伴うことなく保護膜２６を形成することができる。
【００４７】
また、保護膜２６を用いて、製品種別、製品番号、もしくはロット番号等の識別標識を形成することも可能である。例えば、画像表示領域以外の領域に、文字、バーコード、モザイク状の２次元バーコード等を形成することができる。
【００４８】
次に、第２の実施例による液晶表示装置の製造方法について、第１の実施例による製造方法との相違点に着目して説明する。
【００４９】
図４（Ａ）に示す工程において、ゲートバスライン５をＮｄを２モル％含有するＡｌＮｄ合金で形成する。第１の実施例で用いたＡｌとＴｉとの積層構造とする場合に比べて、配線抵抗を低減することができる。
【００５０】
図５（Ｃ）に示す工程において、ソース電極４４、ドレイン電極４６、及びデータバスライン７を、厚さ３０ｎｍのｎ+型アモルファスシリコン膜、厚さ２０ｎｍのＴｉ膜、及び厚さ３００ｎｍのＡｌ膜の３層構造とする。第１の実施例のように、ｎ+型アモルファスシリコン膜、Ｔｉ膜、Ａｌ膜、Ｔｉ膜の４層構造とする場合に比べて、Ａｌ膜を厚くすることができる。このため、データバスライン７の配線抵抗を低減することができる。なお、ＲＩＥにより厚いＡｌ膜をエッチングすると、レジスト焦げ等が発生する場合がある。このような場合には、Ａｌ膜をウェットエッチングすることが好ましい。
【００５１】
第２の実施例では、ソース電極４４の最上層がＡｌ膜であるため、ＩＴＯ膜と良好な電気的接続を得ることができない。このため、以下の工程は、第１の実施例の場合と異なる。
【００５２】
図７（Ａ）に示すように、基板の全面上にＳｉＮからなる厚さ３３０ｎｍの絶縁膜４８を形成する。なお、後にテーパ形状のコンタクトホールを形成するために、上層部分のエッチング速度が下層部分のエッチング速度よりも速くなるような条件で成膜することが好ましい。
【００５３】
絶縁膜４８の上にＩＴＯ膜を形成し、このＩＴＯ膜をパターニングして、画素電極１２及びデータ端子の外部接続部２０ａを残す。
【００５４】
図７（Ｂ）に示すように、絶縁膜４８に、ソース電極４４の上面の一部を露出させるコンタクトホール５０、及びデータバスライン７の上面の一部を露出させるコンタクトホール２４を形成する。基板の全面上に、厚さ２０ｎｍのＴｉ膜を形成し、その上にフォトレジスト膜を形成する。フォトレジスト膜をパターニングし、レジストパターン６０、６１、及び６２を残す。
【００５５】
レジストパターン６０は、図１の第１の突起パターン１６に整合したパターンを有する。図１では、１本の第１の突起パターン１６が複数の画素電極１２の上を通過している。しかし、第２の実施例の場合には、相互に隣り合う画素電極１２同士がレジストパターン６０を経由して接続されないように、隣接する２つの画素電極１２の間の領域においてレジストパターン６０を分断させる。
【００５６】
レジストパターン６１は、コンタクトホール５０の上方の領域から画素電極１２の端部までを連続的に覆う。レジストパターン６２は、コンタクトホール２４の上方の領域から外部接続部２０ａの上方の一部の領域までを連続的に覆う。
【００５７】
これらのレジストパターン６０、６１、及び６２をマスクとして、その下のＴｉ膜をエッチングする。レジストパターン６０と、その下に残ったＴｉ膜６５により第１の突起パターン１６が形成される。レジストパターン６１の下に残ったＴｉ膜６６により、画素電極１２がソース電極４４に電気的に接続される。レジストパターン６２の下に残ったＴｉ膜６７により、外部接続部２０ａがデータバスライン７に電気的に接続される。Ｔｉ膜６７からなる内部接続部２０ｂと、外部接続部２０ａとにより、データ端子２０が構成される。画像表示領域上を配向膜２８で覆う。
【００５８】
第２の実施例における第１の突起パターン１６は、その下層部分に導電性のＴｉ膜６５を有する。しかし、相互に隣接する画素電極１２の間で第１の突起パターン１６が分断されているため、画素電極１２同士の短絡が生ずることはない。
【００５９】
第２の実施例では、ＩＴＯからなる画素電極１２がソース電極４４の最上層のＡｌ膜に直接接触せず、Ｔｉ膜６６を介して接続される。このため、両者間の良好な電気的接続を確保することができる。
【００６０】
また、データ端子２０の内部接続部２０ｂを覆うレジストパターン６２が、図３に示す第１の実施例の保護膜２６と同様の機能を果たす。このため、対向基板の周辺部分を切り落とす際にデータ端子２０が保護され、データ端子２０の導通不良の発生を抑制することができる。また、第１の実施例の場合と同様に、レジストパターン６２を用いて、製品種別、製品番号、もしくはロット番号等の識別標識を形成することも可能である。
【００６１】
以上実施例に沿って本発明を説明したが、本発明はこれらに制限されるものではない。例えば、種々の変更、改良、組み合わせ等が可能なことは当業者に自明であろう。
【００６２】
【発明の効果】
以上説明したように、本発明によれば、外部端子の一部分を保護膜で覆っているため、外部端子を形成した後の工程における外部端子の損傷等を軽減することができる。これにより、外部端子の導通不良の発生を抑制し、製品の歩留り向上を図ることができる。
【図面の簡単な説明】
【図１】本発明の第１の実施例による液晶表示装置の平面図である。
【図２】突起パターンの効果を説明するための、液晶表示装置の断面図である。
【図３】第１の実施例による液晶表示装置の断面図である。
【図４】第１の実施例による液晶表示装置のＴＦＴ基板の製造方法を説明するための基板の断面図（その１）である。
【図５】第１の実施例による液晶表示装置のＴＦＴ基板の製造方法を説明するための基板の断面図（その２）である。
【図６】第１の実施例による液晶表示装置のＴＦＴ基板の製造方法を説明するための基板の断面図（その３）である。
【図７】第２の実施例による液晶表示装置のＴＦＴ基板の製造方法を説明するための基板の断面図である。
【図８】従来の液晶表示装置の外部端子部分の断面図である。
【符号の説明】
１、２７ ガラス基板
２ 画像表示領域
３ 端子領域
５ ゲートバスライン
６ 容量バスライン
７ データバスライン
１０ ＴＦＴ
１２ 画素電極
１４ 補助容量支線
１６ 第１の突起パターン
１８ 第２の突起パターン
２０ データ端子
２０ａ 外部接続部
２０ｂ 内部接続部
２１ ゲート端子
２４、２５、５０ コンタクトホール
２６ 保護膜
２８ 垂直配向膜
２９ 液晶材料
３０ 液晶分子
３１、３２ 偏光板
３５ ＴＦＴ基板
３６ 対向基板
４０ ゲート絶縁膜
４１ 活性領域
４２ チャネル保護膜
４４ ソース電極
４６ ドレイン電極
４８ 絶縁膜
５２ 遮光膜
６０、６１、６２ レジストパターン
６５、６６、６７ Ｔｉ膜
Claims (8)
- 主表面内に画像表示領域が画定され、その外側の一部に端子領域が画定された第１の基板と、
前記第１の基板の主表面内の前記画像表示領域上に配置された複数本の第１のバスラインと、
前記第１のバスラインを覆うように、前記第１の基板の主表面上に配置された第１の絶縁膜と、
前記第１のバスラインの各々に対応して前記第１の基板の端子領域上に設けられ、前記第１の絶縁膜を貫通して前記第１のバスラインの上面まで達する第１のコンタクトホールを経由し、対応する前記第１のバスラインに電気的に接続された外部端子と、
前記外部端子の上面のうち少なくとも前記第１の基板の外周側の端部近傍の領域を被覆しないように、前記外部端子の上面の一部を被覆する絶縁材料からなる保護膜と、
前記画像表示領域上に、前記第１のバスラインと交差するように形成された複数の第２のバスラインと、
前記画像表示領域上に、前記第１のバスラインと第２のバスラインとの交差箇所の各々に対応して配置された画素電極と、
前記画素電極の各々を、対応する第１及び第２のバスラインのうち一方のバスラインに接続し、他方のバスラインに印加される信号によって導通状態を制御されるスイッチング素子と、
前記画素電極の上に列方向に延在するジグザグパターンに配置され、前記保護膜と同一材料で形成された第１の土手状突起パターンと、
前記第１の基板の主表面に対向し、その間に液晶材料を介して該主表面からある間隔を隔てて配置され、前記第１の基板に対向する面上に共通電極が形成された第２の基板と、
前記第２の基板上の前記第１の基板と対向する面上に、前記第１の土手状突起パターンと同様に列方向に延在するジグザグパターンを有し、相互に隣り合う２本の第１の土手状突起パターンの中央に配置された第２の土手状突起パターンと、
前記第１および第２の基板の対向面上に、前記第１および第２の土手状突起パターンをそれぞれ覆うように形成された垂直配向膜と
を有する液晶表示装置用基板。 - 前記第１および第２の土手状突起パターンが１画素内でそれぞれ１つ以上の折れ曲げ部を有し、１画素内に液晶分子の傾斜方向の揃った複数のドメインが形成されている請求項１に記載の液晶表示装置用基板
- 前記スイッチング素子が、前記第１の絶縁膜で覆われており、前記画素電極が、前記第１の絶縁膜上に配置され、該第１の絶縁膜に形成された第２のコンタクトホールを経由して前記スイッチング素子に接続されており、前記外部端子と前記画素電極とが同一材料で形成されている請求項１に記載の液晶表示装置用基板。
- 前記スイッチング素子が、前記第１の絶縁膜で覆われており、さらに、前記画素電極の各々と、対応する前記スイッチング素子とを、前記第１の絶縁膜に設けられた第２のコンタクトホールを経由して電気的に接続する画素接続配線と、前記画素接続配線の上面を覆う被覆膜とを有し、前記外部端子が、前記端子領域上に配置された外部接続部と、該外部接続部を前記第１のバスラインに電気的に接続する内部接続部とを含み、前記保護膜が前記内部接続部の上面を被覆している請求項１に記載の液晶表示装置用基板。
- 前記画素接続配線と前記内部接続部とが同一材料で形成され、前記画素電極と前記外部接続部とが同一材料で形成され、前記保護膜と前記被覆膜とが同一材料で形成されている請求項４に記載の液晶表示装置用基板。
- さらに、前記画素電極の上に配置された前記第１の土手状突起パターンが、前記画素接続配線と同一材料で形成された下層と、前記被覆膜と同一材料で形成された上層との積層構造とされている請求項４または５に記載の液晶表示装置用基板。
- さらに、前記第２の基板をその法線方向から見たとき、該第２の基板の縁の一部が前記保護膜内を通過するように配置されている第２の基板と、前記第２の基板を、その周辺部において前記第１の基板に固着させ、該第１の基板と第２の基板との間の間隙をその外周において封止する封止部材と、前記第１の基板と第２の基板との間の間隙内に充填された液晶材料とを有する請求項１〜６のいずれか１項に記載の液晶表示装置用基板。
- 第１の基板を準備する工程であって、該第１の基板の主表面内に画像表示領域が画定され、その外側の一部に端子領域が画定されており、該画像表示領域上に配置された複数本の第１のバスラインと、該第１のバスラインを覆うように、前記第１の基板の主表面上に配置された第１の絶縁膜と、前記第１のバスラインの各々に対応して前記第１の基板の端子領域上に設けられ、前記第１の絶縁膜を貫通して前記第１のバスラインの上面まで達する第１のコンタクトホールを経由し、対応する前記第１のバスラインに電気的に接続された外部端子と、前記外部端子の上面のうち少なくとも前記第１の基板の外周側の端部近傍の領域を被覆しないように、前記外部端子の上面の一部を被覆する絶縁材料からなる保護膜と、前記画像表示領域上に、前記第１のバスラインと交差するように形成された複数の第２のバスラインと、前記画像表示領域上に、前記第１のバスラインと第２のバスラインとの交差箇所の各々に対応して配置された画素電極と、前記画素電極の各々を、対応する第１及び第２のバスラインのうち一方のバスラインに接続し、他方のバスラインに印加される信号によって導通状態を制御されるスイッチング素子と、前記画素電極の上に列方向に延在するジグザグパターンに配置され、前記保護膜と同一材料で形成された第１の土手状突起パターンと、該第１の土手状突起パターンを覆うように形成された垂直配向膜とが形成された前記第１の基板を準備する工程と、
第２の基板を準備する工程であって、該第２の基板の表面上に形成された共通電極と、該共通電極の上に、前記第１の基板の第１の土手状突起パターンと同様のジグザグパターンを有し、相互に隣り合う２本の第１の土手状突起パターンの中央に対向して配置された第２の土手状突起パターンと、該第２の土手状突起パターンを覆うように形成された垂直配向膜とが形成された第２の基板を準備する工程と、
前記第１の基板の主表面に前記第２の基板がある間隔を隔てて対向するように、前記第１の基板と第２の基板とを配置し、前記保護膜の上面のうち、少なくとも前記第１の基板の外周側の一部の領域を封止部材が被覆しないように、前記第１の基板と第２の基板とを該封止部材で固着させる工程と、
前記第２の基板の縁近傍の部分を切り落とす工程であって、切り落とされた後の第２の基板の新たな縁が、前記第１の基板の法線方向から見たとき、前記保護膜の内部を通過するように切り落とす工程と
を有する液晶表示装置の製造方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP37278898A JP4004672B2 (ja) | 1998-12-28 | 1998-12-28 | 液晶表示装置用基板及びその製造方法 |
| PCT/JP1999/007328 WO2000041033A1 (fr) | 1998-12-28 | 1999-12-27 | Substrat de dispositif a cristaux liquides et son procede de fabrication |
| TW088123031A TWI225181B (en) | 1998-12-28 | 1999-12-27 | Substrate for liquid crystal display (LCD) and manufacturing method thereof |
| KR1020017004368A KR20010085889A (ko) | 1998-12-28 | 1999-12-27 | 액정 표시 장치용 기판 및 그 제조 방법 |
| US09/886,679 US6480255B2 (en) | 1998-12-28 | 2001-06-21 | Substrate of LCD device having external terminals covered with protective film and manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP37278898A JP4004672B2 (ja) | 1998-12-28 | 1998-12-28 | 液晶表示装置用基板及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000194013A JP2000194013A (ja) | 2000-07-14 |
| JP4004672B2 true JP4004672B2 (ja) | 2007-11-07 |
Family
ID=18501048
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP37278898A Expired - Fee Related JP4004672B2 (ja) | 1998-12-28 | 1998-12-28 | 液晶表示装置用基板及びその製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6480255B2 (ja) |
| JP (1) | JP4004672B2 (ja) |
| KR (1) | KR20010085889A (ja) |
| TW (1) | TWI225181B (ja) |
| WO (1) | WO2000041033A1 (ja) |
Families Citing this family (27)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4566377B2 (ja) * | 2000-10-03 | 2010-10-20 | シャープ株式会社 | アクティブマトリクス型表示装置及びその製造方法 |
| US6833900B2 (en) * | 2001-02-16 | 2004-12-21 | Seiko Epson Corporation | Electro-optical device and electronic apparatus |
| TW548860B (en) | 2001-06-20 | 2003-08-21 | Semiconductor Energy Lab | Light emitting device and method of manufacturing the same |
| US7211828B2 (en) | 2001-06-20 | 2007-05-01 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device and electronic apparatus |
| KR100469976B1 (ko) * | 2002-04-18 | 2005-02-02 | 엘지.필립스 엘시디 주식회사 | 액정패널 및 그 제조방법 |
| US7385651B2 (en) * | 2002-12-26 | 2008-06-10 | Lg Display Co., Ltd. | Array substrate for liquid crystal display device and method of manufacturing the same |
| US8125601B2 (en) * | 2003-01-08 | 2012-02-28 | Samsung Electronics Co., Ltd. | Upper substrate and liquid crystal display device having the same |
| US20050035351A1 (en) * | 2003-08-15 | 2005-02-17 | Hung-Jen Chu | Device and method for protecting gate terminal and lead |
| KR101125252B1 (ko) * | 2004-12-31 | 2012-03-21 | 엘지디스플레이 주식회사 | 폴리 액정 표시 패널 및 그 제조 방법 |
| KR100768708B1 (ko) * | 2005-12-19 | 2007-10-19 | 주식회사 대우일렉트로닉스 | 유기전계 발광소자의 제조방법 |
| KR101298693B1 (ko) * | 2006-07-19 | 2013-08-21 | 삼성디스플레이 주식회사 | 액정표시패널 및 이의 제조 방법 |
| JP2010054536A (ja) * | 2008-08-26 | 2010-03-11 | Mitsubishi Electric Corp | 液晶表示装置およびその製造方法 |
| CN101989018B (zh) * | 2009-08-05 | 2012-09-05 | 群康科技(深圳)有限公司 | 薄膜晶体管基板 |
| KR101056427B1 (ko) * | 2009-08-13 | 2011-08-11 | 삼성모바일디스플레이주식회사 | 박막트랜지스터의 제조방법 및 그를 포함하는 유기전계발광표시장치의 제조방법 |
| US8599353B2 (en) | 2010-05-28 | 2013-12-03 | 3M Innovative Properties Company | Display comprising a plurality of substrates and a plurality of display materials disposed between the plurality of substrates that are connected to a plurality of non-overlapping integral conductive tabs |
| JP5920149B2 (ja) * | 2012-09-28 | 2016-05-18 | 株式会社Ｊｖｃケンウッド | 表示素子の製造方法 |
| JP2014109606A (ja) * | 2012-11-30 | 2014-06-12 | Jvc Kenwood Corp | 表示素子、及びその製造方法 |
| JP6168777B2 (ja) | 2013-01-23 | 2017-07-26 | 三菱電機株式会社 | 表示パネル及び表示装置ならびに当該表示パネルの製造方法 |
| US9817271B2 (en) | 2014-01-15 | 2017-11-14 | Innolux Corporation | Display panel |
| US9841629B2 (en) | 2014-01-15 | 2017-12-12 | Innolux Corporation | Display panel and display device |
| TWI530742B (zh) * | 2014-01-15 | 2016-04-21 | 群創光電股份有限公司 | 顯示面板 |
| CN105182615B (zh) * | 2014-06-04 | 2018-08-03 | 群创光电股份有限公司 | 显示面板 |
| CN104834143A (zh) * | 2015-06-03 | 2015-08-12 | 合肥京东方光电科技有限公司 | 一种阵列基板及其制备方法、显示装置 |
| US10177347B2 (en) * | 2015-07-01 | 2019-01-08 | Sharp Kabushiki Kaisha | Method for manufacturing display device |
| CN106940502B (zh) * | 2017-05-18 | 2021-11-26 | 京东方科技集团股份有限公司 | 一种液晶显示面板及显示装置 |
| JP6729658B2 (ja) * | 2018-10-16 | 2020-07-22 | セイコーエプソン株式会社 | 液晶装置および電子機器 |
| KR20210130286A (ko) * | 2020-04-21 | 2021-11-01 | 삼성디스플레이 주식회사 | 표시 패널 및 표시 장치 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6438726A (en) | 1987-08-05 | 1989-02-09 | Hitachi Ltd | Liquid crystal display device |
| JP2818013B2 (ja) * | 1990-06-13 | 1998-10-30 | スタンレー電気株式会社 | 薄膜トランジスタ装置およびその装置を製造する方法 |
| JPH0685254A (ja) * | 1992-09-04 | 1994-03-25 | Fujitsu Ltd | 薄膜トランジスタマトリックス及びその製造方法 |
| DE69413624T2 (de) * | 1993-07-27 | 1999-05-06 | Sharp Kk | Flüssigkristall-Anzeigevorrichtung |
| JP2555987B2 (ja) * | 1994-06-23 | 1996-11-20 | 日本電気株式会社 | アクティブマトリクス基板 |
| JPH08184852A (ja) | 1994-12-27 | 1996-07-16 | Sharp Corp | アクティブマトリクス型表示装置 |
| JPH08234225A (ja) * | 1995-02-28 | 1996-09-13 | Sony Corp | 液晶表示装置 |
| JP2780673B2 (ja) | 1995-06-13 | 1998-07-30 | 日本電気株式会社 | アクティブマトリクス型液晶表示装置およびその製造方法 |
| JPH10133216A (ja) * | 1996-11-01 | 1998-05-22 | Hitachi Ltd | アクティブマトリクス型液晶表示装置 |
| JP3306488B2 (ja) * | 1996-07-02 | 2002-07-24 | シャープ株式会社 | アクティブマトリクス基板 |
| KR100229613B1 (ko) * | 1996-12-30 | 1999-11-15 | 구자홍 | 액정 표시 장치 및 제조 방법 |
| JP3916722B2 (ja) * | 1997-04-30 | 2007-05-23 | シャープ株式会社 | 液晶表示装置 |
| JP2000113915A (ja) * | 1998-10-08 | 2000-04-21 | Futaba Corp | アルミニウム配線の接続構造及び接続方法 |
-
1998
- 1998-12-28 JP JP37278898A patent/JP4004672B2/ja not_active Expired - Fee Related
-
1999
- 1999-12-27 KR KR1020017004368A patent/KR20010085889A/ko not_active Application Discontinuation
- 1999-12-27 WO PCT/JP1999/007328 patent/WO2000041033A1/ja not_active Application Discontinuation
- 1999-12-27 TW TW088123031A patent/TWI225181B/zh not_active IP Right Cessation
-
2001
- 2001-06-21 US US09/886,679 patent/US6480255B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US20010050747A1 (en) | 2001-12-13 |
| US6480255B2 (en) | 2002-11-12 |
| JP2000194013A (ja) | 2000-07-14 |
| TWI225181B (en) | 2004-12-11 |
| WO2000041033A1 (fr) | 2000-07-13 |
| KR20010085889A (ko) | 2001-09-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4004672B2 (ja) | 液晶表示装置用基板及びその製造方法 | |
| JP4619997B2 (ja) | 液晶表示装置とその製造方法 | |
| JP4755168B2 (ja) | フリンジフィールド型液晶表示パネル及びその製造方法 | |
| JP4612539B2 (ja) | 液晶表示装置及びその製造方法 | |
| JP4772599B2 (ja) | 液晶表示装置とその製造方法 | |
| JP5389381B2 (ja) | 表示基板及びその製造方法 | |
| US8754415B2 (en) | High light transmittance in-plane switching liquid crystal display device and method for manufacturing the same | |
| KR20060079040A (ko) | 프린지 필드 스위칭 타입의 박막 트랜지스터 기판 및 그제조 방법 | |
| JP2015049426A (ja) | 液晶表示装置 | |
| KR101374108B1 (ko) | 액정 표시 패널과 그 제조 방법 | |
| KR100908849B1 (ko) | 횡전계형 액정표시장치용 어레이 기판, 이의 제조방법 및 이를 포함하는 한 횡전계형 액정표시장치 | |
| KR20130030975A (ko) | 액정표시장치 | |
| KR101758834B1 (ko) | 횡전계형 액정표시장치용 어레이 기판 및 이의 제조 방법 | |
| JPH11295760A (ja) | 表示装置用アレイ基板及びその製造方法 | |
| KR101970550B1 (ko) | 박막트랜지스터 기판 및 그 제조 방법 | |
| KR20000031004A (ko) | 평면 구동 방식의 액정 표시 장치 | |
| KR20110074036A (ko) | 액정표시장치용 어레이 기판과 그 제조방법 | |
| KR20090073709A (ko) | 씨오티 구조 횡전계형 액정표시장치용 어레이 기판의 제조방법 | |
| KR20080054629A (ko) | 박막 트랜지스터 어레이 기판 및 그 제조방법 | |
| JPH1031228A (ja) | 液晶表示装置及びその製造方法 | |
| KR100482343B1 (ko) | 로딩이펙트 방지를 위한 박막트랜지스터 어레이 기판 및그 제조방법 | |
| JP2001331124A (ja) | マトリクスアレイ基板 | |
| KR20080054783A (ko) | 박막 트랜지스터 어레이 기판 및 그 제조방법 | |
| KR100806883B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판 | |
| JP2002108245A (ja) | マトリクスアレイ基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050712 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050713 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20050722 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050907 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070529 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070711 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070821 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070822 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100831 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110831 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110831 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120831 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120831 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130831 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |