JP4566377B2 - アクティブマトリクス型表示装置及びその製造方法 - Google Patents
アクティブマトリクス型表示装置及びその製造方法 Download PDFInfo
- Publication number
- JP4566377B2 JP4566377B2 JP2000303852A JP2000303852A JP4566377B2 JP 4566377 B2 JP4566377 B2 JP 4566377B2 JP 2000303852 A JP2000303852 A JP 2000303852A JP 2000303852 A JP2000303852 A JP 2000303852A JP 4566377 B2 JP4566377 B2 JP 4566377B2
- Authority
- JP
- Japan
- Prior art keywords
- bus line
- gate
- forming
- display device
- active matrix
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【０００１】
【発明の属する技術分野】
本発明は、各画素にスイッチング素子を有するアクティブマトリクス型表示装置及びその製造方法に関する。
【０００２】
【従来の技術】
従来のアクティブマトリクス型表示装置について図１７及び図１８を用いて説明する。図１７は、従来のボトムゲート型のアクティブマトリクス型表示装置の概略構成を示す平面図である。図１７に示すように、基板上には、図中上下方向に延びる複数のドレインバスライン（データバスライン）１００が形成されている。また基板上には、図中左右方向に延びる破線で示した複数のゲートバスライン１０２が形成されている。これらのドレインバスライン１００とゲートバスライン１０２とで画定される領域が画素領域である。そして、各ドレインバスライン１００とゲートバスライン１０２との交差位置近傍に薄膜トランジスタ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ；ＴＦＴ）が形成されている。
【０００３】
ＴＦＴのドレイン電極１０８は、図中左側に示されたドレインバスライン１００から引き出されて、その端部がゲートバスライン１０２上に形成されたチャネル保護膜１１２上の一端辺側に位置するように形成されている。
一方、ソース電極１１０は、チャネル保護膜１１２上の他端辺側に位置するように形成されている。このような構成においてチャネル保護膜１１２直下のゲートバスライン１０２領域が当該ＴＦＴのゲート電極として機能するようになっている。図示は省略しているが、ゲートバスライン１０２上には、ゲート絶縁膜が形成され、その上にチャネルを構成する動作半導体層が形成されている。
【０００４】
各ドレインバスライン１００端部には、バスライン識別情報として用いられるドレインバスライン番号１０６が形成されている。図中左のドレインバスライン番号１０６は、図中左のドレインバスライン１００を識別する番号が２４０番であることを示している。同様に、各ゲートバスライン１０２端部にはバスライン識別情報として用いられるゲートバスライン番号（図示せず）が形成されている。両バスライン番号は、バスラインの検査や欠陥修復をする際に、特定のバスラインを識別するために用いられる。ゲートバスライン番号は、ゲートバスライン１０２を形成するゲート形成金属層をパターニングしてゲートバスライン１０２の形成と同時に形成され、ドレインバスライン番号は、ドレインバスライン１００を形成するドレイン形成金属層をパターニングしてドレインバスライン１００の形成と同時に形成される。
【０００５】
ゲート形成金属層やドレイン形成金属層、あるいはその他各層の薄膜パターンの形成には、以下に述べるフォトリソグラフィー法が用いられる。まず、薄膜の形成材料を透明絶縁性基板の全面に成膜する。次に、例えばポジ型のレジストを基板全面に塗布する。プリベークした後、薄膜パターンが形成される領域のみ遮光するマスクを用いて紫外線で露光する。現像して露光領域のレジストを溶解することにより、マスクで遮光された領域のみが残存するレジストパターンが得られる。得られたレジストパターンをエッチングマスクとしてエッチングを行うと、エッチングマスクのない領域の各層の薄膜が除去される。最後に、エッチングマスクとして用いたレジストを剥離すると所定のパターン形状を有する薄膜が得られる。
【０００６】
ステッパを用いた露光方式は、１枚の大型マスクを用いて基板全面を露光する一括露光方式と、基板を複数の領域に分割し、複数枚のマスクを切り替えながら露光する分割露光方式とに分けられる。さらに分割露光方式には、１枚のマスクを用いて同一のパターンを複数の領域に露光する繰り返し露光方式が含まれる。分割露光方式は、一括露光方式と比較すると精度が高いという特徴を有している。
【０００７】
ゲートバスライン番号あるいはドレインバスライン番号を形成するゲート形成金属層やドレイン形成金属層のパターニングでは、ＴＦＴのゲート電極１０２やソース電極１１０、ドレイン電極１０８等の、ＴＦＴの性能を左右する領域も同時に形成されるため、マスクの高い位置決め精度が要求される。そのためこれらの金属層の露光においては、一括露光方式と比較して精度の高い分割露光方式が用いられている。
【０００８】
透明絶縁性基板であるガラス基板上には、複数枚のアレイ基板形成領域が配置されている。図１８は、そのうち１枚のアレイ基板形成領域における分割露光方式を示す概略図である。ガラス基板１３０上の一領域に形成されるアレイ基板１２４は、長方形の表示領域１２８と、表示領域１２８周囲に設けられた額縁領域１３２とで構成されている。１枚のアレイ基板１２４は、図中上段左から４つの長方形の露光領域１３４、１３６、１３８、１４０、及び下段左から４つの長方形の露光領域１４２、１４４、１４６、１４８に分割されている。各露光領域に付されたＡ〜Ｆの記号は、露光に使用されるマスクの種類を示している。露光領域１３６及び１３８は共通のマスクＡを用いて繰り返し露光され、露光領域１４４及び１４６も他の共通のマスクＢを用いて繰り返し露光される。
【０００９】
【発明が解決しようとする課題】
例えば画素数が８００×６００のＳＶＧＡのカラー表示を得ようとすると、アレイ基板１２４上には、６００本のゲートバスライン１０２と、８００×３（Ｒ，Ｇ，Ｂ）＝２４００本のドレインバスライン１００が形成される。各バスラインに付されるバスライン番号は、特定のバスラインを識別したり、その位置を特定したりする目的で用いられるため、本来連続番号となることが望ましい。そのため、上述のＳＶＧＡのドレインバスライン１００の場合は、例えば図１８中左から順に、１〜２４００のバスライン番号を付すようにする。
【００１０】
ところが、ドレインバスライン１００及びドレインバスライン番号１０６等を同時に形成する金属層のパターニングには繰り返し露光方式が用いられる。このため、図１８に示す例において露光領域１３６と１３８は共通のマスクＡを用いて露光され、露光領域１３６に４０１〜１２００のドレインバスライン番号１０６が付されると、露光領域１３８にも同様の４０１〜１２００のドレインバスライン番号１０６が付されてしまう。露光領域１４４と１４６についても共通のマスクＢを用いて露光するため同様の事態が生じる。このように、露光領域１３６と１３８、あるいは露光領域１４４と１４６のドレインバスライン１００には同一のドレインバスライン番号１０６が繰り返し付され、全てのドレインバスライン１００に連続番号を付すことができない。したがって、ドレインバスライン番号１０６だけで一意にドレインバスライン１００を特定できないという問題が生じる。
【００１１】
本発明の目的は、バスラインの検査や欠陥修復を行う際に、容易に特定のバスライン等を識別できるアクティブマトリクス型表示装置及びその製造方法を提供することにある。
【００１２】
【課題を解決するための手段】
上記目的は、絶縁性基板と、前記絶縁性基板上に形成された複数のゲートバスラインと、前記ゲートバスラインにほぼ直交して配置された複数のドレインバスラインと、前記ゲートバスラインと前記ドレインバスラインとで画定された複数の画素領域と、前記絶縁性基板上に前記ゲートバスラインと同時に形成されたゲート電極と、前記ゲート電極上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成された動作半導体層と、前記動作半導体層上に形成されたチャネル保護膜と、前記チャネル保護膜を挟んで前記動作半導体層に接続されたソース電極及びドレイン電極とを有し、前記画素領域に形成された薄膜トランジスタと、前記薄膜トランジスタの前記ソース電極に接続された画素電極と、前記チャネル保護膜の形成材料で形成されている識別情報とを有することを特徴とするアクティブマトリクス型表示装置によって達成される。
【００１３】
上記本発明のアクティブマトリクス型表示装置において、前記識別情報は、数字、文字、記号又は図形で構成されていることを特徴とする。
【００１４】
上記本発明のアクティブマトリクス型表示装置において、前記バスラインの欠陥を修復するリペア配線をさらに有し、前記識別情報は、前記リペア配線を識別するために用いられることを特徴とする。
【００１５】
また上記目的は、絶縁性基板上にゲート電極及びゲートバスラインを形成する第１の工程と、前記ゲート電極及びゲートバスライン上にゲート絶縁膜を形成する第２の工程と、前記ゲート絶縁膜上に動作半導体層を形成する第３の工程と、前記動作半導体層上にチャネル保護膜を形成する第４の工程と、前記チャネル保護膜を挟んで前記動作半導体層に接続するソース電極及びドレイン電極及びドレインバスラインを形成する第５の工程とを有するアクティブマトリクス型表示装置の製造方法であって、前記第４の工程は、識別情報を前記チャネル保護膜の形成材料で形成する工程をさらに有することを特徴とするアクティブマトリクス型表示装置の製造方法によって達成される。
【００１６】
上記本発明のアクティブマトリクス型表示装置の製造方法において、前記第１の工程は、前記識別情報の形成領域の下層にゲート形成金属で金属層を形成する工程をさらに有することを特徴とする。
【００１７】
【発明の実施の形態】
本発明の一実施の形態によるアクティブマトリクス型表示装置及びその製造方法を図１乃至図１４を用いて説明する。まず、本実施の形態によるアクティブマトリクス型表示装置の構成について図１を用いて説明する。図１は、本実施の形態によるアクティブマトリクス型表示装置の概略構成を示す平面図である。図１に示すように、基板上には、図中上下方向に延びる複数のドレインバスライン（データバスライン）１００が形成されている。また基板上には、図中左右方向に延びる破線で示した複数のゲートバスライン１０２が形成されている。これらのドレインバスライン１００とゲートバスライン１０２とで画定される領域が画素領域である。そして、各ドレインバスライン１００とゲートバスライン１０２との交差位置近傍にＴＦＴが形成されている。
【００１８】
ＴＦＴのドレイン電極１０８は、図中左側に示されたドレインバスライン１００から引き出されて、その端部がゲートバスライン１０２上に形成されたチャネル保護膜１１２上の一端辺側に位置するように形成されている。
一方、ソース電極１１０は、チャネル保護膜１１２上の他端辺側に位置するように形成されている。このような構成においてチャネル保護膜１１２直下のゲートバスライン１０２領域が当該ＴＦＴのゲート電極として機能するようになっている。図示は省略しているが、ゲートバスライン１０２上には、ゲート絶縁膜が形成され、その上にチャネルを構成する動作半導体層が形成されている。
【００１９】
このように図１に示すＴＦＴ構造は、ゲート電極がゲートバスライン１０２から引き出されて形成されておらず、直線状に配線されたゲートバスライン１０２の一部をゲート電極として用いる構成になっている。
【００２０】
また、画素領域ほぼ中央を左右に延びる破線で示した領域に、蓄積容量バスライン１０４が形成されている。蓄積容量バスライン１０４の上層には、絶縁膜を介して各画素毎に蓄積容量電極１１４が形成されている。ソース電極１１０および蓄積容量電極１１４の上層には、透明電極からなる画素電極１１６が形成されている。
【００２１】
画素電極１１６は、その下方に形成された保護膜に設けられたコンタクトホール１１８を介してソース電極１１０と電気的に接続されている。また画素電極１１６は、コンタクトホール１２０を介して蓄積容量電極１１４と電気的に接続されている。
【００２２】
各ドレインバスライン１００端部には、バスライン識別情報として用いられるドレインバスライン番号４が、チャネル保護膜１１２の形成材料により、チャネル保護膜１１２の形成と同時に形成されている。ドレインバスライン番号４の下層には、ゲート形成金属でゲートバスライン１０２の形成と同時に形成された、ドレインバスライン番号４を囲む長方形の金属層２が形成されている。図中左のドレインバスライン番号４は、図中左のドレインバスライン１００の識別番号が２４０番であることを示している。一連のドレインバスライン番号４は、例えばＳＶＧＡの場合１〜２４００の数字で表される。１つの数字の大きさは、図中上下方向の幅が例えば５μｍであり、図中左右方向の長さが例えば１０μｍである。金属層２の大きさは、図中左右方向の幅が例えば２０μｍであり、図中上下方向の長さが例えば５０μｍである。
【００２３】
また、同様に各ゲートバスライン１０２端部には、バスライン識別情報として用いられるゲートバスライン番号（図示せず）が、チャネル保護膜１１２の形成材料により、チャネル保護膜１１２の形成と同時に形成されている。ゲートバスライン番号の下層には、ゲート形成金属でゲートバスライン１０２の形成と同時に形成された、ゲートバスライン番号を囲む長方形の金属層（図示せず）が形成されている。両バスライン番号は、バスラインの検査や欠陥修復をする際に、特定のバスラインを識別するために用いられる。
【００２４】
次に、本実施の形態によるアクティブマトリクス型表示装置の製造方法について、図２乃至図１４を用いて説明する。なお、図２乃至図１４において、図１に示した構成要素と同一の構成要素については同一の符号を付している。また、図２乃至図１４における（ａ）は図１のＭ−Ｍ’線で切断したアクティブマトリクス型表示装置の断面図であり、（ｂ）は図１のＮ−Ｎ’線で切断したアクティブマトリクス型表示装置の断面図である。
【００２５】
まず、図２に示すように、例えば透明絶縁性基板であるガラス基板６上に、例えばＡｌ（アルミニウム）を全面に成膜して厚さ約１５０ｎｍのゲート形成金属層８を形成する。次いでポジ型レジストを全面に塗布してレジスト層１２を形成し、第１のマスク１０を用いて露光する。その後現像すると、図３に示すように、第１のマスク１０により遮光された領域のみにレジストパターン１３、１５が形成される。
【００２６】
次に、レジストパターン１３、１５をエッチングマスクとして、例えばガスプラズマを用いたケミカルドライエッチングにより、レジストパターン１３、１５の下層にあるゲート形成金属層８以外のゲート形成金属層８を除去する（図４参照）。レジストパターン１３、１５をプラズマアッシング等により剥離すると、図５に示すように、ゲートバスライン１０２及び金属層２が形成される。
【００２７】
次に、例えばシリコン窒化膜（ＳｉＮ）をプラズマＣＶＤ法により基板全面に成膜して厚さ約４００ｎｍのゲート絶縁膜１４を形成する。続いて、動作半導体層を形成するための例えば厚さ約１５ｎｍのアモルファスシリコン（ａ−Ｓｉ）層１６、チャネル保護膜及びバスライン識別情報を形成するための例えば厚さ１２０ｎｍのシリコン窒化膜（ＳｉＮ）１８をプラズマＣＶＤ法により基板全面に形成する（図６参照）。
【００２８】
次に、図７に示すように、ポジ型レジストを全面に塗布してレジスト層２０を形成する。ゲートバスライン１０２及び金属層２をマスクとしてガラス基板６に対して背面露光を行って、ゲートバスライン１０２上に自己整合的にレジストパターン２２を形成し、金属層２上に自己整合的にレジストパターン２３を形成する（図８参照）。
【００２９】
次に、図９に示すように、チャネル保護膜１１２とゲートバスライン番号及びドレインバスライン番号４のパターンがＣｒ膜等で描画された第２のマスク２４を用いて一括露光することにより、第２のマスク２４で遮光された領域のみにレジストが残されたレジストパターン２６、２７が得られる（図１０参照）。次に、レジストパターン２６、２７をエッチングマスクとして、シリコン窒化膜１８をエッチングする。これにより、図１１（ａ）に示すように、チャネル保護膜１１２が形成され、図１１（ｂ）に示すように、バスライン識別情報として用いるドレインバスライン番号４が形成される。なお、図示は省略したが、同様にゲートバスライン番号も所定位置に形成される。
【００３０】
次に、図１２に示すように、オーミックコンタクト層となる厚さ約３０ｎｍのｎ+ａ−Ｓｉ層３０をプラズマＣＶＤ法により全面に形成する。次いで、ドレイン電極１０８、ソース電極１１０、蓄積容量電極１１４、及びドレインバスライン１００を形成するための、厚さ約１７０ｎｍのドレイン形成金属層（例えばＣｒ層）３２をスパッタリングにより成膜する。
【００３１】
次に、図１３に示すように、第３のマスク（図示せず）を用いてドレイン形成金属層３２、ｎ+ａ−Ｓｉ層３０、アモルファスシリコン層１６をパターニングし、図１３（ａ）に示すように、ドレインバスライン１００（図１３では図示せず）、ドレイン電極１０８、ソース電極１１０、蓄積容量電極１１４（図１３では図示せず）を形成する。このパターニングにおけるエッチング処理において、チャネル保護膜１１２はエッチングストッパとして機能し、その下層のアモルファスシリコン層１６はエッチングされずに残存する。また、図１３（ｂ）に示すように、チャネル保護膜の形成材料であるシリコン窒化膜１８で形成されたドレインバスライン番号４の下層のアモルファスシリコン層１６もエッチングされずに残存する。
【００３２】
次に、図１４に示すように、例えばシリコン窒化膜からなる厚さ約３００ｎｍの保護膜３６をプラズマＣＶＤ法にて形成する。次いで、図１４に示すように、第４のマスク（図示せず）を用いて保護膜３６をパターニングし、ソース電極１１０及び蓄積容量電極１１４（図１４では図示せず）上の保護膜３６を開口して、ソース電極１１０上にコンタクトホール１１８を形成し、蓄積容量電極１１４（図１４では図示せず）上にコンタクトホール１２０（図１４では図示せず）を形成する。
【００３３】
次に、ガラス基板６全面に例えばＩＴＯ（インジウム・ティン・オキサイド）からなる厚さ約７０ｎｍの透明画素電極材３８を成膜する。次いで、第５のマスク（図示せず）を用いて画素電極材３８をパターニングし、図１に示すような所定形状の画素電極１１６を形成する。画素電極１１６はコンタクトホール１１８を介してソース電極１１０と電気的に接続され、また、コンタクトホール１２０（図１４では図示せず）を介して蓄積容量電極１１４（図１４では図示せず）と電気的に接続される。
【００３４】
以上説明した工程を経て図１に示したアクティブマトリクス型表示装置のアレイ基板が完成する。この後、対向基板と貼り合せ、液晶を封止して液晶表示装置が完成する。
なお、上記工程で使用したポジ型レジストに代えてネガ型レジストを使用してもよい。その場合は、上記工程とは異なり、薄膜パターンを形成する領域以外の領域を遮光するマスクを用いる。
【００３５】
本実施の形態によれば、各バスライン番号は、ゲート形成金属層あるいはドレイン形成金属層に代えて、チャネル保護膜の形成材料で形成できるようになる。チャネル保護膜はＴＦＴの動作には直接的には関わっておらず、図１３に示したドレイン形成金属層３２、ｎ+ａ−Ｓｉ層３０、アモルファスシリコン層１６をエッチングする際に、動作半導体層となる領域のアモルファスシリコン層１６をエッチングしないためのエッチングストッパの役割を有しているだけなので、ゲート電極、ソース電極及びドレイン電極のパターニングに要する高精度のマスクは要求されない。そのため、アレイ基板全面に対して１枚のマスク（上記工程で述べた第２のマスク２４）を用いた一括露光方式で露光することができる。これにより、各バスライン番号に連続番号を付すことが可能となり、バスラインの検査や欠陥修復を行う際に、特定のバスラインを容易に識別することができるようになる。
【００３６】
次に、本実施の形態によるアクティブマトリクス型表示装置の変形例について、図１５を用いて説明する。図１５は、本実施の形態によるアクティブマトリクス型表示装置の変形例を示している。図１５（ａ）は、アクティブマトリクス型表示装置のゲートバスライン端部の平面図である。図１５（ｂ）は、図１５（ａ）のＰ−Ｐ’線で切断したアクティブマトリクス型表示装置のゲートバスライン端部の断面図である。図１５（ｂ）は、図１４（ｂ）に示した構成において、ドレインバスライン番号４がゲートバスライン番号４０となる以外は同様の構成を有しているのでその説明は省略する。
【００３７】
図１５（ａ）に示すように、基板上には図中左右に延びるゲートバスライン１０２が形成されている。ゲートバスライン１０２の幅は例えば４〜８μｍであるが、端部の一部分において、幅が例えば２０μｍに拡張された領域が、長さが例えば５０μｍに渡って形成されている。バスライン識別情報として用いられるゲートバスライン番号４０は、図１に示した金属層２上ではなく、ゲートバスライン１０２の拡張された領域上に形成されている。このように、バスライン幅を拡張して、その上層にチャネル保護膜の形成材料であるシリコン窒化膜１８でバスライン番号を付すようにしても、上記実施の形態と同様の効果を奏することができる。
【００３８】
本発明は、上記実施の形態に限らず種々の変形が可能である。
例えば、上記実施の形態では、バスライン識別情報について、ゲートバスラインあるいはドレインバスラインに付されるバスライン番号を例にとって説明したが、本発明における識別情報はこれに限らず、他の配線、例えばリペア配線等に付される配線番号にも適用することが可能である。
リペア配線は、ゲートバスラインやドレインバスライン、蓄積容量バスライン等の配線パターンの断線や、バスライン間の層間短絡が生じた際、それらを修復するために形成されている。
【００３９】
また、上記実施の形態では、バスライン識別情報に数字を用いているが、数字以外の文字、記号あるいは図形等を用いることも可能である。図１６は、本実施の形態によるアクティブマトリクス型表示装置におけるバスライン識別情報の変形例を示している。図１６（ａ）は、バスライン識別情報の平面図である。図１６（ｂ）は、図１６（ａ）のＱ−Ｑ’線で切断したバスライン識別情報の断面図である。図１６（ｂ）は、図１４（ｂ）に示した構成において、ドレインバスライン番号４が配線識別用図形４２となる以外は同様の構成を有しているのでその説明は省略する。
【００４０】
図１６（ａ）に示すように、バスライン識別情報として２つの長方形からなる配線識別用図形４２が、チャネル保護膜１１２（図１６では図示せず）の形成材料により、チャネル保護膜１１２の形成と同時に形成されている。配線識別用図形４２の下層には、ゲート形成金属でゲートバスライン１０２の形成と同時に形成された、配線識別用図形４２を囲む長方形の金属層２が形成されている。２つの長方形からなる配線識別用図形４２は、配線の識別番号が２番であることを示している。バスライン識別情報に図形を用いることで、形成本数の少ないリペア配線等において、直感的かつ容易に配線を識別できる利点がある。図１５に示した配線識別用図形４２は、対角線上に並ぶ２つの矩形形状により番号を表現する図形パターンであるが、これ以外の番号を表現しない図形パターン、例えば○、△、□等であってももちろん構わない。
【００４１】
また、上記実施の形態では、ＴＦＴをスイッチング素子に用いたアクティブマトリクス型の液晶表示装置を例にとって説明したが、本発明はこれに限らず、他の表示装置、例えば、ＴＦＴを備えたＥＬ（エレクトロルミネッセンス）表示装置等に適用することが可能である。
【００４２】
【発明の効果】
以上の通り、本発明によれば、バスラインの検査や欠陥修復をする際に、容易に特定のバスライン等を識別することができるようになる。
【図面の簡単な説明】
【図１】本発明の一実施の形態によるアクティブマトリクス型表示装置の表示パネルの概略構成を示す平面図である。
【図２】本発明の一実施の形態によるアクティブマトリクス型表示装置の表示パネルの概略の製造方法を示す工程断面図である。
【図３】本発明の一実施の形態によるアクティブマトリクス型表示装置の表示パネルの概略の製造方法を示す工程断面図である。
【図４】本発明の一実施の形態によるアクティブマトリクス型表示装置の表示パネルの概略の製造方法を示す工程断面図である。
【図５】本発明の一実施の形態によるアクティブマトリクス型表示装置の表示パネルの概略の製造方法を示す工程断面図である。
【図６】本発明の一実施の形態によるアクティブマトリクス型表示装置の表示パネルの概略の製造方法を示す工程断面図である。
【図７】本発明の一実施の形態によるアクティブマトリクス型表示装置の表示パネルの概略の製造方法を示す工程断面図である。
【図８】本発明の一実施の形態によるアクティブマトリクス型表示装置の表示パネルの概略の製造方法を示す工程断面図である。
【図９】本発明の一実施の形態によるアクティブマトリクス型表示装置の表示パネルの概略の製造方法を示す工程断面図である。
【図１０】本発明の一実施の形態によるアクティブマトリクス型表示装置の表示パネルの概略の製造方法を示す工程断面図である。
【図１１】本発明の一実施の形態によるアクティブマトリクス型表示装置の表示パネルの概略の製造方法を示す工程断面図である。
【図１２】本発明の一実施の形態によるアクティブマトリクス型表示装置の表示パネルの概略の製造方法を示す工程断面図である。
【図１３】本発明の一実施の形態によるアクティブマトリクス型表示装置の表示パネルの概略の製造方法を示す工程断面図である。
【図１４】本発明の一実施の形態によるアクティブマトリクス型表示装置の表示パネルの概略の製造方法を示す工程断面図である。
【図１５】本発明の一実施の形態によるアクティブマトリクス型表示装置の変形例を示す図である。
【図１６】本発明の一実施の形態によるアクティブマトリクス型表示装置の変形例を示す図である。
【図１７】従来のアクティブマトリクス型表示装置の表示パネルの概略構成を示す平面図である。
【図１８】従来のアクティブマトリクス型表示装置の製造工程における分割露光の概略構成を示す図である。
【符号の説明】
２ 金属層
４、１０６ ドレインバスライン番号
６、１３０ ガラス基板
８、ゲート形成金属層
１０ 第１のマスク
１２、２０ レジスト層
１３、１５、２２、２３、２６、２７ レジストパターン
１４ ゲート絶縁膜
１６ アモルファスシリコン層
１８ シリコン窒化膜
２４ 第２のマスク
３０ ｎ+ａ−Ｓｉ層
３２ ドレイン形成金属層
３４ 動作半導体層
３６ 保護膜
３８ 透明画素電極材
４０ ゲートバスライン番号
４２ 配線識別用図形
１００ ドレインバスライン
１０２ ゲートバスライン
１０４ 蓄積容量バスライン
１０８ ドレイン電極
１１０ ソース電極
１１２ チャネル保護膜
１１４ 蓄積容量電極
１１６ 画素電極
１１８、１２０ コンタクトホール
１２４ アレイ基板
１２８ 表示領域
１３２ 額縁領域
１３４、１３６、１３８、１４０、１４２、１４４、１４６、１４８ 露光領域
【発明の属する技術分野】
本発明は、各画素にスイッチング素子を有するアクティブマトリクス型表示装置及びその製造方法に関する。
【０００２】
【従来の技術】
従来のアクティブマトリクス型表示装置について図１７及び図１８を用いて説明する。図１７は、従来のボトムゲート型のアクティブマトリクス型表示装置の概略構成を示す平面図である。図１７に示すように、基板上には、図中上下方向に延びる複数のドレインバスライン（データバスライン）１００が形成されている。また基板上には、図中左右方向に延びる破線で示した複数のゲートバスライン１０２が形成されている。これらのドレインバスライン１００とゲートバスライン１０２とで画定される領域が画素領域である。そして、各ドレインバスライン１００とゲートバスライン１０２との交差位置近傍に薄膜トランジスタ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ；ＴＦＴ）が形成されている。
【０００３】
ＴＦＴのドレイン電極１０８は、図中左側に示されたドレインバスライン１００から引き出されて、その端部がゲートバスライン１０２上に形成されたチャネル保護膜１１２上の一端辺側に位置するように形成されている。
一方、ソース電極１１０は、チャネル保護膜１１２上の他端辺側に位置するように形成されている。このような構成においてチャネル保護膜１１２直下のゲートバスライン１０２領域が当該ＴＦＴのゲート電極として機能するようになっている。図示は省略しているが、ゲートバスライン１０２上には、ゲート絶縁膜が形成され、その上にチャネルを構成する動作半導体層が形成されている。
【０００４】
各ドレインバスライン１００端部には、バスライン識別情報として用いられるドレインバスライン番号１０６が形成されている。図中左のドレインバスライン番号１０６は、図中左のドレインバスライン１００を識別する番号が２４０番であることを示している。同様に、各ゲートバスライン１０２端部にはバスライン識別情報として用いられるゲートバスライン番号（図示せず）が形成されている。両バスライン番号は、バスラインの検査や欠陥修復をする際に、特定のバスラインを識別するために用いられる。ゲートバスライン番号は、ゲートバスライン１０２を形成するゲート形成金属層をパターニングしてゲートバスライン１０２の形成と同時に形成され、ドレインバスライン番号は、ドレインバスライン１００を形成するドレイン形成金属層をパターニングしてドレインバスライン１００の形成と同時に形成される。
【０００５】
ゲート形成金属層やドレイン形成金属層、あるいはその他各層の薄膜パターンの形成には、以下に述べるフォトリソグラフィー法が用いられる。まず、薄膜の形成材料を透明絶縁性基板の全面に成膜する。次に、例えばポジ型のレジストを基板全面に塗布する。プリベークした後、薄膜パターンが形成される領域のみ遮光するマスクを用いて紫外線で露光する。現像して露光領域のレジストを溶解することにより、マスクで遮光された領域のみが残存するレジストパターンが得られる。得られたレジストパターンをエッチングマスクとしてエッチングを行うと、エッチングマスクのない領域の各層の薄膜が除去される。最後に、エッチングマスクとして用いたレジストを剥離すると所定のパターン形状を有する薄膜が得られる。
【０００６】
ステッパを用いた露光方式は、１枚の大型マスクを用いて基板全面を露光する一括露光方式と、基板を複数の領域に分割し、複数枚のマスクを切り替えながら露光する分割露光方式とに分けられる。さらに分割露光方式には、１枚のマスクを用いて同一のパターンを複数の領域に露光する繰り返し露光方式が含まれる。分割露光方式は、一括露光方式と比較すると精度が高いという特徴を有している。
【０００７】
ゲートバスライン番号あるいはドレインバスライン番号を形成するゲート形成金属層やドレイン形成金属層のパターニングでは、ＴＦＴのゲート電極１０２やソース電極１１０、ドレイン電極１０８等の、ＴＦＴの性能を左右する領域も同時に形成されるため、マスクの高い位置決め精度が要求される。そのためこれらの金属層の露光においては、一括露光方式と比較して精度の高い分割露光方式が用いられている。
【０００８】
透明絶縁性基板であるガラス基板上には、複数枚のアレイ基板形成領域が配置されている。図１８は、そのうち１枚のアレイ基板形成領域における分割露光方式を示す概略図である。ガラス基板１３０上の一領域に形成されるアレイ基板１２４は、長方形の表示領域１２８と、表示領域１２８周囲に設けられた額縁領域１３２とで構成されている。１枚のアレイ基板１２４は、図中上段左から４つの長方形の露光領域１３４、１３６、１３８、１４０、及び下段左から４つの長方形の露光領域１４２、１４４、１４６、１４８に分割されている。各露光領域に付されたＡ〜Ｆの記号は、露光に使用されるマスクの種類を示している。露光領域１３６及び１３８は共通のマスクＡを用いて繰り返し露光され、露光領域１４４及び１４６も他の共通のマスクＢを用いて繰り返し露光される。
【０００９】
【発明が解決しようとする課題】
例えば画素数が８００×６００のＳＶＧＡのカラー表示を得ようとすると、アレイ基板１２４上には、６００本のゲートバスライン１０２と、８００×３（Ｒ，Ｇ，Ｂ）＝２４００本のドレインバスライン１００が形成される。各バスラインに付されるバスライン番号は、特定のバスラインを識別したり、その位置を特定したりする目的で用いられるため、本来連続番号となることが望ましい。そのため、上述のＳＶＧＡのドレインバスライン１００の場合は、例えば図１８中左から順に、１〜２４００のバスライン番号を付すようにする。
【００１０】
ところが、ドレインバスライン１００及びドレインバスライン番号１０６等を同時に形成する金属層のパターニングには繰り返し露光方式が用いられる。このため、図１８に示す例において露光領域１３６と１３８は共通のマスクＡを用いて露光され、露光領域１３６に４０１〜１２００のドレインバスライン番号１０６が付されると、露光領域１３８にも同様の４０１〜１２００のドレインバスライン番号１０６が付されてしまう。露光領域１４４と１４６についても共通のマスクＢを用いて露光するため同様の事態が生じる。このように、露光領域１３６と１３８、あるいは露光領域１４４と１４６のドレインバスライン１００には同一のドレインバスライン番号１０６が繰り返し付され、全てのドレインバスライン１００に連続番号を付すことができない。したがって、ドレインバスライン番号１０６だけで一意にドレインバスライン１００を特定できないという問題が生じる。
【００１１】
本発明の目的は、バスラインの検査や欠陥修復を行う際に、容易に特定のバスライン等を識別できるアクティブマトリクス型表示装置及びその製造方法を提供することにある。
【００１２】
【課題を解決するための手段】
上記目的は、絶縁性基板と、前記絶縁性基板上に形成された複数のゲートバスラインと、前記ゲートバスラインにほぼ直交して配置された複数のドレインバスラインと、前記ゲートバスラインと前記ドレインバスラインとで画定された複数の画素領域と、前記絶縁性基板上に前記ゲートバスラインと同時に形成されたゲート電極と、前記ゲート電極上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成された動作半導体層と、前記動作半導体層上に形成されたチャネル保護膜と、前記チャネル保護膜を挟んで前記動作半導体層に接続されたソース電極及びドレイン電極とを有し、前記画素領域に形成された薄膜トランジスタと、前記薄膜トランジスタの前記ソース電極に接続された画素電極と、前記チャネル保護膜の形成材料で形成されている識別情報とを有することを特徴とするアクティブマトリクス型表示装置によって達成される。
【００１３】
上記本発明のアクティブマトリクス型表示装置において、前記識別情報は、数字、文字、記号又は図形で構成されていることを特徴とする。
【００１４】
上記本発明のアクティブマトリクス型表示装置において、前記バスラインの欠陥を修復するリペア配線をさらに有し、前記識別情報は、前記リペア配線を識別するために用いられることを特徴とする。
【００１５】
また上記目的は、絶縁性基板上にゲート電極及びゲートバスラインを形成する第１の工程と、前記ゲート電極及びゲートバスライン上にゲート絶縁膜を形成する第２の工程と、前記ゲート絶縁膜上に動作半導体層を形成する第３の工程と、前記動作半導体層上にチャネル保護膜を形成する第４の工程と、前記チャネル保護膜を挟んで前記動作半導体層に接続するソース電極及びドレイン電極及びドレインバスラインを形成する第５の工程とを有するアクティブマトリクス型表示装置の製造方法であって、前記第４の工程は、識別情報を前記チャネル保護膜の形成材料で形成する工程をさらに有することを特徴とするアクティブマトリクス型表示装置の製造方法によって達成される。
【００１６】
上記本発明のアクティブマトリクス型表示装置の製造方法において、前記第１の工程は、前記識別情報の形成領域の下層にゲート形成金属で金属層を形成する工程をさらに有することを特徴とする。
【００１７】
【発明の実施の形態】
本発明の一実施の形態によるアクティブマトリクス型表示装置及びその製造方法を図１乃至図１４を用いて説明する。まず、本実施の形態によるアクティブマトリクス型表示装置の構成について図１を用いて説明する。図１は、本実施の形態によるアクティブマトリクス型表示装置の概略構成を示す平面図である。図１に示すように、基板上には、図中上下方向に延びる複数のドレインバスライン（データバスライン）１００が形成されている。また基板上には、図中左右方向に延びる破線で示した複数のゲートバスライン１０２が形成されている。これらのドレインバスライン１００とゲートバスライン１０２とで画定される領域が画素領域である。そして、各ドレインバスライン１００とゲートバスライン１０２との交差位置近傍にＴＦＴが形成されている。
【００１８】
ＴＦＴのドレイン電極１０８は、図中左側に示されたドレインバスライン１００から引き出されて、その端部がゲートバスライン１０２上に形成されたチャネル保護膜１１２上の一端辺側に位置するように形成されている。
一方、ソース電極１１０は、チャネル保護膜１１２上の他端辺側に位置するように形成されている。このような構成においてチャネル保護膜１１２直下のゲートバスライン１０２領域が当該ＴＦＴのゲート電極として機能するようになっている。図示は省略しているが、ゲートバスライン１０２上には、ゲート絶縁膜が形成され、その上にチャネルを構成する動作半導体層が形成されている。
【００１９】
このように図１に示すＴＦＴ構造は、ゲート電極がゲートバスライン１０２から引き出されて形成されておらず、直線状に配線されたゲートバスライン１０２の一部をゲート電極として用いる構成になっている。
【００２０】
また、画素領域ほぼ中央を左右に延びる破線で示した領域に、蓄積容量バスライン１０４が形成されている。蓄積容量バスライン１０４の上層には、絶縁膜を介して各画素毎に蓄積容量電極１１４が形成されている。ソース電極１１０および蓄積容量電極１１４の上層には、透明電極からなる画素電極１１６が形成されている。
【００２１】
画素電極１１６は、その下方に形成された保護膜に設けられたコンタクトホール１１８を介してソース電極１１０と電気的に接続されている。また画素電極１１６は、コンタクトホール１２０を介して蓄積容量電極１１４と電気的に接続されている。
【００２２】
各ドレインバスライン１００端部には、バスライン識別情報として用いられるドレインバスライン番号４が、チャネル保護膜１１２の形成材料により、チャネル保護膜１１２の形成と同時に形成されている。ドレインバスライン番号４の下層には、ゲート形成金属でゲートバスライン１０２の形成と同時に形成された、ドレインバスライン番号４を囲む長方形の金属層２が形成されている。図中左のドレインバスライン番号４は、図中左のドレインバスライン１００の識別番号が２４０番であることを示している。一連のドレインバスライン番号４は、例えばＳＶＧＡの場合１〜２４００の数字で表される。１つの数字の大きさは、図中上下方向の幅が例えば５μｍであり、図中左右方向の長さが例えば１０μｍである。金属層２の大きさは、図中左右方向の幅が例えば２０μｍであり、図中上下方向の長さが例えば５０μｍである。
【００２３】
また、同様に各ゲートバスライン１０２端部には、バスライン識別情報として用いられるゲートバスライン番号（図示せず）が、チャネル保護膜１１２の形成材料により、チャネル保護膜１１２の形成と同時に形成されている。ゲートバスライン番号の下層には、ゲート形成金属でゲートバスライン１０２の形成と同時に形成された、ゲートバスライン番号を囲む長方形の金属層（図示せず）が形成されている。両バスライン番号は、バスラインの検査や欠陥修復をする際に、特定のバスラインを識別するために用いられる。
【００２４】
次に、本実施の形態によるアクティブマトリクス型表示装置の製造方法について、図２乃至図１４を用いて説明する。なお、図２乃至図１４において、図１に示した構成要素と同一の構成要素については同一の符号を付している。また、図２乃至図１４における（ａ）は図１のＭ−Ｍ’線で切断したアクティブマトリクス型表示装置の断面図であり、（ｂ）は図１のＮ−Ｎ’線で切断したアクティブマトリクス型表示装置の断面図である。
【００２５】
まず、図２に示すように、例えば透明絶縁性基板であるガラス基板６上に、例えばＡｌ（アルミニウム）を全面に成膜して厚さ約１５０ｎｍのゲート形成金属層８を形成する。次いでポジ型レジストを全面に塗布してレジスト層１２を形成し、第１のマスク１０を用いて露光する。その後現像すると、図３に示すように、第１のマスク１０により遮光された領域のみにレジストパターン１３、１５が形成される。
【００２６】
次に、レジストパターン１３、１５をエッチングマスクとして、例えばガスプラズマを用いたケミカルドライエッチングにより、レジストパターン１３、１５の下層にあるゲート形成金属層８以外のゲート形成金属層８を除去する（図４参照）。レジストパターン１３、１５をプラズマアッシング等により剥離すると、図５に示すように、ゲートバスライン１０２及び金属層２が形成される。
【００２７】
次に、例えばシリコン窒化膜（ＳｉＮ）をプラズマＣＶＤ法により基板全面に成膜して厚さ約４００ｎｍのゲート絶縁膜１４を形成する。続いて、動作半導体層を形成するための例えば厚さ約１５ｎｍのアモルファスシリコン（ａ−Ｓｉ）層１６、チャネル保護膜及びバスライン識別情報を形成するための例えば厚さ１２０ｎｍのシリコン窒化膜（ＳｉＮ）１８をプラズマＣＶＤ法により基板全面に形成する（図６参照）。
【００２８】
次に、図７に示すように、ポジ型レジストを全面に塗布してレジスト層２０を形成する。ゲートバスライン１０２及び金属層２をマスクとしてガラス基板６に対して背面露光を行って、ゲートバスライン１０２上に自己整合的にレジストパターン２２を形成し、金属層２上に自己整合的にレジストパターン２３を形成する（図８参照）。
【００２９】
次に、図９に示すように、チャネル保護膜１１２とゲートバスライン番号及びドレインバスライン番号４のパターンがＣｒ膜等で描画された第２のマスク２４を用いて一括露光することにより、第２のマスク２４で遮光された領域のみにレジストが残されたレジストパターン２６、２７が得られる（図１０参照）。次に、レジストパターン２６、２７をエッチングマスクとして、シリコン窒化膜１８をエッチングする。これにより、図１１（ａ）に示すように、チャネル保護膜１１２が形成され、図１１（ｂ）に示すように、バスライン識別情報として用いるドレインバスライン番号４が形成される。なお、図示は省略したが、同様にゲートバスライン番号も所定位置に形成される。
【００３０】
次に、図１２に示すように、オーミックコンタクト層となる厚さ約３０ｎｍのｎ+ａ−Ｓｉ層３０をプラズマＣＶＤ法により全面に形成する。次いで、ドレイン電極１０８、ソース電極１１０、蓄積容量電極１１４、及びドレインバスライン１００を形成するための、厚さ約１７０ｎｍのドレイン形成金属層（例えばＣｒ層）３２をスパッタリングにより成膜する。
【００３１】
次に、図１３に示すように、第３のマスク（図示せず）を用いてドレイン形成金属層３２、ｎ+ａ−Ｓｉ層３０、アモルファスシリコン層１６をパターニングし、図１３（ａ）に示すように、ドレインバスライン１００（図１３では図示せず）、ドレイン電極１０８、ソース電極１１０、蓄積容量電極１１４（図１３では図示せず）を形成する。このパターニングにおけるエッチング処理において、チャネル保護膜１１２はエッチングストッパとして機能し、その下層のアモルファスシリコン層１６はエッチングされずに残存する。また、図１３（ｂ）に示すように、チャネル保護膜の形成材料であるシリコン窒化膜１８で形成されたドレインバスライン番号４の下層のアモルファスシリコン層１６もエッチングされずに残存する。
【００３２】
次に、図１４に示すように、例えばシリコン窒化膜からなる厚さ約３００ｎｍの保護膜３６をプラズマＣＶＤ法にて形成する。次いで、図１４に示すように、第４のマスク（図示せず）を用いて保護膜３６をパターニングし、ソース電極１１０及び蓄積容量電極１１４（図１４では図示せず）上の保護膜３６を開口して、ソース電極１１０上にコンタクトホール１１８を形成し、蓄積容量電極１１４（図１４では図示せず）上にコンタクトホール１２０（図１４では図示せず）を形成する。
【００３３】
次に、ガラス基板６全面に例えばＩＴＯ（インジウム・ティン・オキサイド）からなる厚さ約７０ｎｍの透明画素電極材３８を成膜する。次いで、第５のマスク（図示せず）を用いて画素電極材３８をパターニングし、図１に示すような所定形状の画素電極１１６を形成する。画素電極１１６はコンタクトホール１１８を介してソース電極１１０と電気的に接続され、また、コンタクトホール１２０（図１４では図示せず）を介して蓄積容量電極１１４（図１４では図示せず）と電気的に接続される。
【００３４】
以上説明した工程を経て図１に示したアクティブマトリクス型表示装置のアレイ基板が完成する。この後、対向基板と貼り合せ、液晶を封止して液晶表示装置が完成する。
なお、上記工程で使用したポジ型レジストに代えてネガ型レジストを使用してもよい。その場合は、上記工程とは異なり、薄膜パターンを形成する領域以外の領域を遮光するマスクを用いる。
【００３５】
本実施の形態によれば、各バスライン番号は、ゲート形成金属層あるいはドレイン形成金属層に代えて、チャネル保護膜の形成材料で形成できるようになる。チャネル保護膜はＴＦＴの動作には直接的には関わっておらず、図１３に示したドレイン形成金属層３２、ｎ+ａ−Ｓｉ層３０、アモルファスシリコン層１６をエッチングする際に、動作半導体層となる領域のアモルファスシリコン層１６をエッチングしないためのエッチングストッパの役割を有しているだけなので、ゲート電極、ソース電極及びドレイン電極のパターニングに要する高精度のマスクは要求されない。そのため、アレイ基板全面に対して１枚のマスク（上記工程で述べた第２のマスク２４）を用いた一括露光方式で露光することができる。これにより、各バスライン番号に連続番号を付すことが可能となり、バスラインの検査や欠陥修復を行う際に、特定のバスラインを容易に識別することができるようになる。
【００３６】
次に、本実施の形態によるアクティブマトリクス型表示装置の変形例について、図１５を用いて説明する。図１５は、本実施の形態によるアクティブマトリクス型表示装置の変形例を示している。図１５（ａ）は、アクティブマトリクス型表示装置のゲートバスライン端部の平面図である。図１５（ｂ）は、図１５（ａ）のＰ−Ｐ’線で切断したアクティブマトリクス型表示装置のゲートバスライン端部の断面図である。図１５（ｂ）は、図１４（ｂ）に示した構成において、ドレインバスライン番号４がゲートバスライン番号４０となる以外は同様の構成を有しているのでその説明は省略する。
【００３７】
図１５（ａ）に示すように、基板上には図中左右に延びるゲートバスライン１０２が形成されている。ゲートバスライン１０２の幅は例えば４〜８μｍであるが、端部の一部分において、幅が例えば２０μｍに拡張された領域が、長さが例えば５０μｍに渡って形成されている。バスライン識別情報として用いられるゲートバスライン番号４０は、図１に示した金属層２上ではなく、ゲートバスライン１０２の拡張された領域上に形成されている。このように、バスライン幅を拡張して、その上層にチャネル保護膜の形成材料であるシリコン窒化膜１８でバスライン番号を付すようにしても、上記実施の形態と同様の効果を奏することができる。
【００３８】
本発明は、上記実施の形態に限らず種々の変形が可能である。
例えば、上記実施の形態では、バスライン識別情報について、ゲートバスラインあるいはドレインバスラインに付されるバスライン番号を例にとって説明したが、本発明における識別情報はこれに限らず、他の配線、例えばリペア配線等に付される配線番号にも適用することが可能である。
リペア配線は、ゲートバスラインやドレインバスライン、蓄積容量バスライン等の配線パターンの断線や、バスライン間の層間短絡が生じた際、それらを修復するために形成されている。
【００３９】
また、上記実施の形態では、バスライン識別情報に数字を用いているが、数字以外の文字、記号あるいは図形等を用いることも可能である。図１６は、本実施の形態によるアクティブマトリクス型表示装置におけるバスライン識別情報の変形例を示している。図１６（ａ）は、バスライン識別情報の平面図である。図１６（ｂ）は、図１６（ａ）のＱ−Ｑ’線で切断したバスライン識別情報の断面図である。図１６（ｂ）は、図１４（ｂ）に示した構成において、ドレインバスライン番号４が配線識別用図形４２となる以外は同様の構成を有しているのでその説明は省略する。
【００４０】
図１６（ａ）に示すように、バスライン識別情報として２つの長方形からなる配線識別用図形４２が、チャネル保護膜１１２（図１６では図示せず）の形成材料により、チャネル保護膜１１２の形成と同時に形成されている。配線識別用図形４２の下層には、ゲート形成金属でゲートバスライン１０２の形成と同時に形成された、配線識別用図形４２を囲む長方形の金属層２が形成されている。２つの長方形からなる配線識別用図形４２は、配線の識別番号が２番であることを示している。バスライン識別情報に図形を用いることで、形成本数の少ないリペア配線等において、直感的かつ容易に配線を識別できる利点がある。図１５に示した配線識別用図形４２は、対角線上に並ぶ２つの矩形形状により番号を表現する図形パターンであるが、これ以外の番号を表現しない図形パターン、例えば○、△、□等であってももちろん構わない。
【００４１】
また、上記実施の形態では、ＴＦＴをスイッチング素子に用いたアクティブマトリクス型の液晶表示装置を例にとって説明したが、本発明はこれに限らず、他の表示装置、例えば、ＴＦＴを備えたＥＬ（エレクトロルミネッセンス）表示装置等に適用することが可能である。
【００４２】
【発明の効果】
以上の通り、本発明によれば、バスラインの検査や欠陥修復をする際に、容易に特定のバスライン等を識別することができるようになる。
【図面の簡単な説明】
【図１】本発明の一実施の形態によるアクティブマトリクス型表示装置の表示パネルの概略構成を示す平面図である。
【図２】本発明の一実施の形態によるアクティブマトリクス型表示装置の表示パネルの概略の製造方法を示す工程断面図である。
【図３】本発明の一実施の形態によるアクティブマトリクス型表示装置の表示パネルの概略の製造方法を示す工程断面図である。
【図４】本発明の一実施の形態によるアクティブマトリクス型表示装置の表示パネルの概略の製造方法を示す工程断面図である。
【図５】本発明の一実施の形態によるアクティブマトリクス型表示装置の表示パネルの概略の製造方法を示す工程断面図である。
【図６】本発明の一実施の形態によるアクティブマトリクス型表示装置の表示パネルの概略の製造方法を示す工程断面図である。
【図７】本発明の一実施の形態によるアクティブマトリクス型表示装置の表示パネルの概略の製造方法を示す工程断面図である。
【図８】本発明の一実施の形態によるアクティブマトリクス型表示装置の表示パネルの概略の製造方法を示す工程断面図である。
【図９】本発明の一実施の形態によるアクティブマトリクス型表示装置の表示パネルの概略の製造方法を示す工程断面図である。
【図１０】本発明の一実施の形態によるアクティブマトリクス型表示装置の表示パネルの概略の製造方法を示す工程断面図である。
【図１１】本発明の一実施の形態によるアクティブマトリクス型表示装置の表示パネルの概略の製造方法を示す工程断面図である。
【図１２】本発明の一実施の形態によるアクティブマトリクス型表示装置の表示パネルの概略の製造方法を示す工程断面図である。
【図１３】本発明の一実施の形態によるアクティブマトリクス型表示装置の表示パネルの概略の製造方法を示す工程断面図である。
【図１４】本発明の一実施の形態によるアクティブマトリクス型表示装置の表示パネルの概略の製造方法を示す工程断面図である。
【図１５】本発明の一実施の形態によるアクティブマトリクス型表示装置の変形例を示す図である。
【図１６】本発明の一実施の形態によるアクティブマトリクス型表示装置の変形例を示す図である。
【図１７】従来のアクティブマトリクス型表示装置の表示パネルの概略構成を示す平面図である。
【図１８】従来のアクティブマトリクス型表示装置の製造工程における分割露光の概略構成を示す図である。
【符号の説明】
２ 金属層
４、１０６ ドレインバスライン番号
６、１３０ ガラス基板
８、ゲート形成金属層
１０ 第１のマスク
１２、２０ レジスト層
１３、１５、２２、２３、２６、２７ レジストパターン
１４ ゲート絶縁膜
１６ アモルファスシリコン層
１８ シリコン窒化膜
２４ 第２のマスク
３０ ｎ+ａ−Ｓｉ層
３２ ドレイン形成金属層
３４ 動作半導体層
３６ 保護膜
３８ 透明画素電極材
４０ ゲートバスライン番号
４２ 配線識別用図形
１００ ドレインバスライン
１０２ ゲートバスライン
１０４ 蓄積容量バスライン
１０８ ドレイン電極
１１０ ソース電極
１１２ チャネル保護膜
１１４ 蓄積容量電極
１１６ 画素電極
１１８、１２０ コンタクトホール
１２４ アレイ基板
１２８ 表示領域
１３２ 額縁領域
１３４、１３６、１３８、１４０、１４２、１４４、１４６、１４８ 露光領域
Claims (2)
- 分割露光方式を用いて絶縁性基板上にゲート電極及びゲートバスラインを形成する第１の工程と、
前記ゲート電極及びゲートバスライン上にゲート絶縁膜を形成する第２の工程と、
前記ゲート絶縁膜上に動作半導体層を形成する第３の工程と、
一括露光方式を用いて前記動作半導体層上にチャネル保護膜を形成する第４の工程と、
分割露光方式を用いて、前記チャネル保護膜を挟んで前記動作半導体層に接続するソース電極及びドレイン電極及びドレインバスラインを形成する第５の工程と
を有するアクティブマトリクス型表示装置の製造方法であって、
前記第４の工程は、バスライン識別情報を前記チャネル保護膜の形成材料で形成する工程をさらに有すること
を特徴とするアクティブマトリクス型表示装置の製造方法。 - 請求項１記載のアクティブマトリクス型表示装置の製造方法において、
前記第１の工程は、前記バスライン識別情報の形成領域の下層にゲート形成金属で金属層を形成する工程をさらに有すること
を特徴とするアクティブマトリクス型表示装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000303852A JP4566377B2 (ja) | 2000-10-03 | 2000-10-03 | アクティブマトリクス型表示装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000303852A JP4566377B2 (ja) | 2000-10-03 | 2000-10-03 | アクティブマトリクス型表示装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002108241A JP2002108241A (ja) | 2002-04-10 |
| JP4566377B2 true JP4566377B2 (ja) | 2010-10-20 |
Family
ID=18784994
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000303852A Expired - Fee Related JP4566377B2 (ja) | 2000-10-03 | 2000-10-03 | アクティブマトリクス型表示装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4566377B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100936908B1 (ko) * | 2003-07-18 | 2010-01-18 | 삼성전자주식회사 | 전계발광 디바이스의 박막 트랜지스터, 이를 이용한전계발광 디바이스 및 이의 제조 방법 |
| WO2010125704A1 (ja) * | 2009-04-28 | 2010-11-04 | シャープ株式会社 | 液晶パネル |
| KR101900365B1 (ko) * | 2012-07-16 | 2018-09-20 | 삼성디스플레이 주식회사 | 표시장치 및 유기발광표시장치 |
| CN103926716B (zh) | 2013-12-24 | 2018-01-09 | 上海天马微电子有限公司 | 一种基板及其信号线的标注方法 |
| KR102636192B1 (ko) * | 2016-10-19 | 2024-02-16 | 티씨엘 차이나 스타 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드 | 표시 장치 |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0244722U (ja) * | 1988-09-20 | 1990-03-28 | ||
| JPH04179929A (ja) * | 1990-11-14 | 1992-06-26 | Sanyo Electric Co Ltd | 薄膜トランジスタアレーの製造方法 |
| JPH04283725A (ja) * | 1991-03-13 | 1992-10-08 | Fujitsu Ltd | 薄膜トランジスタマトリクス及びその断線修復方法 |
| JPH06230420A (ja) * | 1993-02-02 | 1994-08-19 | Fujitsu Ltd | 薄膜トランジスタマトリクスおよびその製造方法 |
| JPH08146400A (ja) * | 1994-11-16 | 1996-06-07 | Seiko Epson Corp | 液晶表示装置及び液晶表示装置の製造方法 |
| JP2000147549A (ja) * | 1998-11-05 | 2000-05-26 | Sony Corp | 液晶表示装置 |
| JP2000194013A (ja) * | 1998-12-28 | 2000-07-14 | Fujitsu Ltd | 液晶表示装置用基板及びその製造方法 |
| JP2000200051A (ja) * | 1998-10-30 | 2000-07-18 | Fujitsu Ltd | 配線の断線修復方法及び多層配線構造 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000098424A (ja) * | 1998-09-22 | 2000-04-07 | Sanyo Electric Co Ltd | 表示装置 |
-
2000
- 2000-10-03 JP JP2000303852A patent/JP4566377B2/ja not_active Expired - Fee Related
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0244722U (ja) * | 1988-09-20 | 1990-03-28 | ||
| JPH04179929A (ja) * | 1990-11-14 | 1992-06-26 | Sanyo Electric Co Ltd | 薄膜トランジスタアレーの製造方法 |
| JPH04283725A (ja) * | 1991-03-13 | 1992-10-08 | Fujitsu Ltd | 薄膜トランジスタマトリクス及びその断線修復方法 |
| JPH06230420A (ja) * | 1993-02-02 | 1994-08-19 | Fujitsu Ltd | 薄膜トランジスタマトリクスおよびその製造方法 |
| JPH08146400A (ja) * | 1994-11-16 | 1996-06-07 | Seiko Epson Corp | 液晶表示装置及び液晶表示装置の製造方法 |
| JP2000200051A (ja) * | 1998-10-30 | 2000-07-18 | Fujitsu Ltd | 配線の断線修復方法及び多層配線構造 |
| JP2000147549A (ja) * | 1998-11-05 | 2000-05-26 | Sony Corp | 液晶表示装置 |
| JP2000194013A (ja) * | 1998-12-28 | 2000-07-14 | Fujitsu Ltd | 液晶表示装置用基板及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002108241A (ja) | 2002-04-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7413940B2 (en) | Thin-film transistor and fabrication method thereof | |
| US7241648B2 (en) | Array substrates for use in liquid crystal displays and fabrication methods thereof | |
| JP2004341550A (ja) | 液晶表示装置および液晶表示装置の製造方法 | |
| KR101090246B1 (ko) | 박막 트랜지스터 표시판 | |
| JPH11153809A (ja) | フォトマスク及びアクティブ素子アレイ基板の製造方法 | |
| KR102106006B1 (ko) | 박막 트랜지스터 표시판 및 그 제조 방법 | |
| KR100679516B1 (ko) | 액정 표시 장치 및 그의 제조 방법 | |
| JP4566377B2 (ja) | アクティブマトリクス型表示装置及びその製造方法 | |
| JP5324758B2 (ja) | 薄膜トランジスタ、表示装置、およびその製造方法 | |
| KR100475111B1 (ko) | 액정표시장치의 제조방법 | |
| JPH04294329A (ja) | 液晶表示装置およびその製造方法 | |
| US6746887B1 (en) | Method of preventing a data pad of an array substrate from overetching | |
| KR100543042B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 | |
| KR100560969B1 (ko) | 액정표시장치용광마스크의제조방법 | |
| KR100729783B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판 | |
| KR100508034B1 (ko) | 박막의 사진 식각 방법 및 이를 이용한 액정 표시 장치용 박막트랜지스터 기판의 제조 방법 | |
| JPH0385530A (ja) | アクティブマトリクス表示装置 | |
| KR100213191B1 (ko) | 박막트랜지스터-액정표시장치 및 그 제조방법 | |
| KR102506159B1 (ko) | 표시 장치 | |
| KR100601171B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법 | |
| KR100796802B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 | |
| KR20070072204A (ko) | 액정표시소자 및 제조방법 | |
| KR100694576B1 (ko) | 액정 표시 장치용 어레이 기판 및 그의 제조 방법 | |
| CN107479232B (zh) | 一种阵列基板及其制造方法 | |
| KR101023319B1 (ko) | 액정 표시 장치용 어레이 기판 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050712 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050713 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20050722 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061011 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091112 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091117 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091224 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100420 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100611 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100803 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100804 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4566377 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130813 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |