JP2000147549A - 液晶表示装置 - Google Patents
液晶表示装置Info
- Publication number
- JP2000147549A JP2000147549A JP10314149A JP31414998A JP2000147549A JP 2000147549 A JP2000147549 A JP 2000147549A JP 10314149 A JP10314149 A JP 10314149A JP 31414998 A JP31414998 A JP 31414998A JP 2000147549 A JP2000147549 A JP 2000147549A
- Authority
- JP
- Japan
- Prior art keywords
- pixel
- light
- shielding layer
- pixels
- identifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
Abstract
(57)【要約】
【課題】 欠陥画素を検出する検査装置等により予め、
欠陥画素のアドレスが知見されている場合、マトリック
ス状の画素部における実際の欠陥画素の位置を容易に確
認できるようにする。 【解決手段】 液晶表示装置１は、画素３がマトリクス
状に配列された有効画素部２を備え、この画素配列の縦
方向の画素３，３間と横方向の画素３，３間とのそれぞ
れに、データ線となる導電性の第１遮光層４と、この第
１遮光層４とは絶縁された第２遮光層５とのそれぞれが
形成されて各画素３を囲むブラックマトリックス６が設
けられたものとなっている。そして、第２遮光層５と同
じ層でかつ上記の横方向の画素３，３間における第１遮
光層４の直上もしくは直下の位置に、この第１遮光層４
に隣接するもしくは近傍の画素３のアドレスに対応する
情報を示す識別子７が第２遮光層５の材料により視認可
能に形成されている。
欠陥画素のアドレスが知見されている場合、マトリック
ス状の画素部における実際の欠陥画素の位置を容易に確
認できるようにする。 【解決手段】 液晶表示装置１は、画素３がマトリクス
状に配列された有効画素部２を備え、この画素配列の縦
方向の画素３，３間と横方向の画素３，３間とのそれぞ
れに、データ線となる導電性の第１遮光層４と、この第
１遮光層４とは絶縁された第２遮光層５とのそれぞれが
形成されて各画素３を囲むブラックマトリックス６が設
けられたものとなっている。そして、第２遮光層５と同
じ層でかつ上記の横方向の画素３，３間における第１遮
光層４の直上もしくは直下の位置に、この第１遮光層４
に隣接するもしくは近傍の画素３のアドレスに対応する
情報を示す識別子７が第２遮光層５の材料により視認可
能に形成されている。
Description
【０００１】
【発明の属する技術分野】本発明は、液晶表示装置に関
し、詳細にはアクティブマトリックス型の液晶表示装置
に関する。
し、詳細にはアクティブマトリックス型の液晶表示装置
に関する。
【０００２】
【従来の技術】通常、液晶表示装置は、有効画素部にマ
トリクス状に配列された画素を選択することにより画面
上に表示パターンを形成している。この画素の選択方式
として、個々の独立した画素電極を配列し、画素電極の
それぞれに薄膜トランジスタ等のスイッチング素子を接
続して表示駆動する、いわゆるアクティブマトリクス駆
動方式が知られている。
トリクス状に配列された画素を選択することにより画面
上に表示パターンを形成している。この画素の選択方式
として、個々の独立した画素電極を配列し、画素電極の
それぞれに薄膜トランジスタ等のスイッチング素子を接
続して表示駆動する、いわゆるアクティブマトリクス駆
動方式が知られている。
【０００３】アクティブマトリクス駆動方式（以下、ア
クティブマトリクス型と記す）の液晶表示装置では、マ
トリクス状に配列された画素のそれぞれを囲む状態にブ
ラックマトリックスが設けられている。ブラックマトリ
ックスは、液晶表示装置の高精細化に伴い、画素電極の
周縁付近、つまり画素間にて生じるリバースチルトドメ
インと呼ばれる配向欠陥の領域からの光抜けを防止する
ために不可欠なものである。
クティブマトリクス型と記す）の液晶表示装置では、マ
トリクス状に配列された画素のそれぞれを囲む状態にブ
ラックマトリックスが設けられている。ブラックマトリ
ックスは、液晶表示装置の高精細化に伴い、画素電極の
周縁付近、つまり画素間にて生じるリバースチルトドメ
インと呼ばれる配向欠陥の領域からの光抜けを防止する
ために不可欠なものである。
【０００４】従来、図２に示すように、このようなブラ
ックマトリックス６は、有効画素部２における画素配列
の縦方向（垂直方向）の画素３，３間に形成されたデー
タ線となる第１遮光層４（図中、右斜め上のハッチング
で示す部分）と、画素配列の横方向（水平方向）の画素
３、３間に第１遮光層４とは絶縁された状態で形成され
た第２遮光層５（図中、右斜め下のハッチングで示す部
分）とにより構成されている。第１遮光層４および第２
遮光層５は、金属材料で形成されている。なお、図２に
おいて画素３中の（）内の数字はこの画素３のアドレス
を示している。
ックマトリックス６は、有効画素部２における画素配列
の縦方向（垂直方向）の画素３，３間に形成されたデー
タ線となる第１遮光層４（図中、右斜め上のハッチング
で示す部分）と、画素配列の横方向（水平方向）の画素
３、３間に第１遮光層４とは絶縁された状態で形成され
た第２遮光層５（図中、右斜め下のハッチングで示す部
分）とにより構成されている。第１遮光層４および第２
遮光層５は、金属材料で形成されている。なお、図２に
おいて画素３中の（）内の数字はこの画素３のアドレス
を示している。
【０００５】
【発明が解決しようとする課題】ところで、上記の液晶
表示装置において、表示に寄与しない画素欠陥が生じた
場合に、液晶表示装置を駆動しながら欠陥を検出する検
査装置を用いてその欠陥画素の位置の情報を得る、つま
り欠陥画素のアドレスを知ることは容易である。しかし
ながら、欠陥画素のアドレスが正確に判ったとしても、
１０万画素以上あるマトリックス状の有効画素部におい
て、実際の欠陥画素の正しい位置（アドレス）を確認す
ることは極めて困難である。
表示装置において、表示に寄与しない画素欠陥が生じた
場合に、液晶表示装置を駆動しながら欠陥を検出する検
査装置を用いてその欠陥画素の位置の情報を得る、つま
り欠陥画素のアドレスを知ることは容易である。しかし
ながら、欠陥画素のアドレスが正確に判ったとしても、
１０万画素以上あるマトリックス状の有効画素部におい
て、実際の欠陥画素の正しい位置（アドレス）を確認す
ることは極めて困難である。
【０００６】このため、図３に示すように、有効画素部
２以外の例えば水平方向のシフトレジスタ８中、垂直方
向のシフトレジスタ９中のそれぞれに、データ線等で使
用している金属材料を用いて、画素３の水平方向、垂直
方向のアドレスをパターニングしてアドレスマーク１０
を形成することにより、アドレスの視認を容易にする方
式が提案され、採用されている。
２以外の例えば水平方向のシフトレジスタ８中、垂直方
向のシフトレジスタ９中のそれぞれに、データ線等で使
用している金属材料を用いて、画素３の水平方向、垂直
方向のアドレスをパターニングしてアドレスマーク１０
を形成することにより、アドレスの視認を容易にする方
式が提案され、採用されている。
【０００７】ところが、この方式をもってしても、例え
ば欠陥のある画素位置が、有効画素部３の中央付近であ
った場合等では、アドレスマーク１０と欠陥画素の位置
とが離れてしまうため、位置の確認が難しいのが現状で
ある。
ば欠陥のある画素位置が、有効画素部３の中央付近であ
った場合等では、アドレスマーク１０と欠陥画素の位置
とが離れてしまうため、位置の確認が難しいのが現状で
ある。
【０００８】
【課題を解決するための手段】そこで、上記課題を解決
するために本発明に係る液晶表示装置は、画素がマトリ
クス状に配列された画素部を備え、この画素配列の縦方
向の画素間と横方向の画素間とのそれぞれに、データ線
となる導電性の第１遮光層と、この第１遮光層とは絶縁
された第２遮光層とのそれぞれが形成されて各画素を囲
むブラックマトリックスが設けられてなるものにおい
て、第２遮光層と同じ層でかつ上記の横方向の画素間に
おける第１遮光層の直上もしくは直下の位置に、この第
１遮光層に隣接するもしくは近傍の画素のアドレスに対
応する情報を示す識別子が第２遮光層の材料により視認
可能に形成された構成となっている。
するために本発明に係る液晶表示装置は、画素がマトリ
クス状に配列された画素部を備え、この画素配列の縦方
向の画素間と横方向の画素間とのそれぞれに、データ線
となる導電性の第１遮光層と、この第１遮光層とは絶縁
された第２遮光層とのそれぞれが形成されて各画素を囲
むブラックマトリックスが設けられてなるものにおい
て、第２遮光層と同じ層でかつ上記の横方向の画素間に
おける第１遮光層の直上もしくは直下の位置に、この第
１遮光層に隣接するもしくは近傍の画素のアドレスに対
応する情報を示す識別子が第２遮光層の材料により視認
可能に形成された構成となっている。
【０００９】上記発明では、画素配列の横方向の画素間
における第１遮光層の直上もしくは直下の位置に、この
第１遮光層に隣接するもしくは近傍の画素のアドレスに
対応する情報を示す識別子が視認可能に設けられている
ため、欠陥画素を検出する検査装置等により予め、欠陥
画素のアドレスが知見されていれば、このアドレスに対
応する識別子を視認することにより、マトリックス状の
画素部における実際の欠陥画素の位置が容易に確認され
る。また第１遮光層の直上もしくは直下の位置に識別子
が設けられているため、開口率を低下させる等のように
液晶表示装置の性能に影響を及ぼさない。しかも、第２
遮光層と同じ層でかつ第２遮光層の材料により識別子が
形成されていることから、識別子の形成が第２遮光層の
形成と同時に行われるものである。よって、工程数の増
加も防止しつつ形成されるものとなる。
における第１遮光層の直上もしくは直下の位置に、この
第１遮光層に隣接するもしくは近傍の画素のアドレスに
対応する情報を示す識別子が視認可能に設けられている
ため、欠陥画素を検出する検査装置等により予め、欠陥
画素のアドレスが知見されていれば、このアドレスに対
応する識別子を視認することにより、マトリックス状の
画素部における実際の欠陥画素の位置が容易に確認され
る。また第１遮光層の直上もしくは直下の位置に識別子
が設けられているため、開口率を低下させる等のように
液晶表示装置の性能に影響を及ぼさない。しかも、第２
遮光層と同じ層でかつ第２遮光層の材料により識別子が
形成されていることから、識別子の形成が第２遮光層の
形成と同時に行われるものである。よって、工程数の増
加も防止しつつ形成されるものとなる。
【００１０】
【発明の実施の形態】以下に本発明の実施形態を図面に
基づいて説明する。図１は本発明に係る液晶表示装置の
一実施形態を示す概略平面図である。図１に示すように
本実施形態の液晶表示装置１は、多数の画素３，３…が
マトリクス状に配列された有効画素部２において、有効
画素部２に形成されたブラックマトリックス６に、画素
３のアドレスに対応する情報を示す識別子７が形成され
ている点で従来と相違している。
基づいて説明する。図１は本発明に係る液晶表示装置の
一実施形態を示す概略平面図である。図１に示すように
本実施形態の液晶表示装置１は、多数の画素３，３…が
マトリクス状に配列された有効画素部２において、有効
画素部２に形成されたブラックマトリックス６に、画素
３のアドレスに対応する情報を示す識別子７が形成され
ている点で従来と相違している。
【００１１】すなわち、液晶表示装置１では、従来と同
様に、マトリクス状の有効画素部２において、画素配列
の縦方向（垂直方向）の画素３，３間に形成されたデー
タ線となる導電性の第１遮光層４と、画素配列の横方向
（水平方向）の画素３，３間に第１遮光層４とは絶縁さ
れた状態で形成された第２遮光層５とからブラックマト
リックス６が形成されている。一方、第２遮光層５と同
じ層でかつ画素配列の横方向の画素３，３間における第
１遮光層４の直上もしくは直下の位置に識別子７が形成
されている。
様に、マトリクス状の有効画素部２において、画素配列
の縦方向（垂直方向）の画素３，３間に形成されたデー
タ線となる導電性の第１遮光層４と、画素配列の横方向
（水平方向）の画素３，３間に第１遮光層４とは絶縁さ
れた状態で形成された第２遮光層５とからブラックマト
リックス６が形成されている。一方、第２遮光層５と同
じ層でかつ画素配列の横方向の画素３，３間における第
１遮光層４の直上もしくは直下の位置に識別子７が形成
されている。
【００１２】識別子７は、識別子７が形成されている第
１遮光層６に隣接する画素３もしくは近傍の画素３のア
ドレスに対応する情報を示したものであり、例えば顕微
鏡等によって視認可能に形成されている。また、上記し
たように第２遮光層５と同じ層にて形成されているとと
もに、第２遮光層５の材料で形成されたものとなってい
る。
１遮光層６に隣接する画素３もしくは近傍の画素３のア
ドレスに対応する情報を示したものであり、例えば顕微
鏡等によって視認可能に形成されている。また、上記し
たように第２遮光層５と同じ層にて形成されているとと
もに、第２遮光層５の材料で形成されたものとなってい
る。
【００１３】本実施形態では、第１遮光層４および第２
遮光層５がそれぞれ、例えば金属クロムやチタン、ニッ
ケル等の金属材料で形成されており、また各画素３毎
に、これに隣接する第１遮光層４に識別子７が形成され
ている。また識別子７は、例えば”１．１”、”２．
１”…のような画素３，３…のそれぞれアドレスを示す
数字からなっている。
遮光層５がそれぞれ、例えば金属クロムやチタン、ニッ
ケル等の金属材料で形成されており、また各画素３毎
に、これに隣接する第１遮光層４に識別子７が形成され
ている。また識別子７は、例えば”１．１”、”２．
１”…のような画素３，３…のそれぞれアドレスを示す
数字からなっている。
【００１４】なお、図示を省略しているが、本実施形態
の液晶表示装置１においても従来と同様、対向する基板
の一方の内面に、ブラックマトリックスを構成する第１
遮光層であるデータ線が、基板の縦方向に間隔をあけて
形成されているとともに、基板の横方向にゲート配線が
間隔をあけて形成されている。また、これら第１遮光層
であるデータ線とゲート配線とにより囲まれた各画素領
域内に、スイッチング素子であるトランジスタ、補助容
量線、トランジスタのゲート電極ともなるゲート線、画
素電極等が設けられている。
の液晶表示装置１においても従来と同様、対向する基板
の一方の内面に、ブラックマトリックスを構成する第１
遮光層であるデータ線が、基板の縦方向に間隔をあけて
形成されているとともに、基板の横方向にゲート配線が
間隔をあけて形成されている。また、これら第１遮光層
であるデータ線とゲート配線とにより囲まれた各画素領
域内に、スイッチング素子であるトランジスタ、補助容
量線、トランジスタのゲート電極ともなるゲート線、画
素電極等が設けられている。
【００１５】そしてこの基板の内面に、第１遮光層４と
絶縁膜を介して第２遮光層５が設けられている。例え
ば、ゲート配線を挟んで隣接する画素領域にて、一方側
の画素領域のそのゲート配線側にトランジスタやゲート
線等が形成され、他方側の画素領域の上記ゲート配線側
に補助容量線が設けられ、その他の部分に画素電極が形
成されている場合、トランジスタ等が形成された部分へ
の光の透過を防止すべく、第２遮光層５はゲート配線や
補助容量線、ゲート線等に重なるようにゲート配線に沿
って形成されている。
絶縁膜を介して第２遮光層５が設けられている。例え
ば、ゲート配線を挟んで隣接する画素領域にて、一方側
の画素領域のそのゲート配線側にトランジスタやゲート
線等が形成され、他方側の画素領域の上記ゲート配線側
に補助容量線が設けられ、その他の部分に画素電極が形
成されている場合、トランジスタ等が形成された部分へ
の光の透過を防止すべく、第２遮光層５はゲート配線や
補助容量線、ゲート線等に重なるようにゲート配線に沿
って形成されている。
【００１６】また、上記の基板に対向する基板の内面に
は、カラーフィルタや対向電極等が形成されており、こ
れら基板間に液晶層が設けられたものとなっている。
は、カラーフィルタや対向電極等が形成されており、こ
れら基板間に液晶層が設けられたものとなっている。
【００１７】この液晶表示装置１において識別子７の形
成は、第２遮光層５を形成する際に同時に行う。すなわ
ち、スパッタリング法等を用いて基板上に第２遮光層５
の形成用材料からなる膜を形成し、次いでリソグラフィ
およびエッチング技術によってこの膜をパターニングし
てデータ線である第２遮光層５を形成する際、横方向の
画素３，３間における第１遮光層４の直上もしくは直下
となる位置に識別子７を形成する。
成は、第２遮光層５を形成する際に同時に行う。すなわ
ち、スパッタリング法等を用いて基板上に第２遮光層５
の形成用材料からなる膜を形成し、次いでリソグラフィ
およびエッチング技術によってこの膜をパターニングし
てデータ線である第２遮光層５を形成する際、横方向の
画素３，３間における第１遮光層４の直上もしくは直下
となる位置に識別子７を形成する。
【００１８】ここで、カラーフィルタ等が形成された基
板が光透過性のある例えばガラス等の基板で形成されて
いる場合、第１遮光層４の直上の位置に識別子７が形成
されていれば、その基板上から基板を通して識別子７そ
のものを顕微鏡等で観察することができる。またこの場
合、第１遮光層４の直下の位置に識別子７が形成されて
いても、識別子７の形状に沿うように第１遮光層４を形
成することにより、この第１遮光層４を観察することで
識別子７を視認することができる。またトランジスタ等
が形成された基板も光透過性のある基板で形成されてい
れば、第１遮光層４の直下の位置に識別子７が形成され
ていると、この基板上から基板を通してて識別子７その
ものを顕微鏡等で観察することができる。
板が光透過性のある例えばガラス等の基板で形成されて
いる場合、第１遮光層４の直上の位置に識別子７が形成
されていれば、その基板上から基板を通して識別子７そ
のものを顕微鏡等で観察することができる。またこの場
合、第１遮光層４の直下の位置に識別子７が形成されて
いても、識別子７の形状に沿うように第１遮光層４を形
成することにより、この第１遮光層４を観察することで
識別子７を視認することができる。またトランジスタ等
が形成された基板も光透過性のある基板で形成されてい
れば、第１遮光層４の直下の位置に識別子７が形成され
ていると、この基板上から基板を通してて識別子７その
ものを顕微鏡等で観察することができる。
【００１９】上記のように液晶表示装置１では、画素配
列の横方向の画素３，３間における各第１遮光層４の直
上もしくは直下の位置に、この第１遮光層４に隣接する
画素３のアドレスの数字からなる識別子７が視認可能に
設けられている。つまり各画素３毎にこれに隣接する第
１遮光層４に識別子７が設けられている。このため、多
数の画素３，３…のうち欠陥画素を検出する検査装置等
により予め、欠陥画素のアドレスが知見されていれば、
このアドレスに対応する識別子７を顕微鏡等を用いて視
認することにより、マトリックス状の有効画素部２にお
ける実際の欠陥画素の位置を容易に確認することができ
る。
列の横方向の画素３，３間における各第１遮光層４の直
上もしくは直下の位置に、この第１遮光層４に隣接する
画素３のアドレスの数字からなる識別子７が視認可能に
設けられている。つまり各画素３毎にこれに隣接する第
１遮光層４に識別子７が設けられている。このため、多
数の画素３，３…のうち欠陥画素を検出する検査装置等
により予め、欠陥画素のアドレスが知見されていれば、
このアドレスに対応する識別子７を顕微鏡等を用いて視
認することにより、マトリックス状の有効画素部２にお
ける実際の欠陥画素の位置を容易に確認することができ
る。
【００２０】また識別子７が設けられている１遮光層４
の直上もしくは直下の位置は、遮光領域であることか
ら、識別子７が設けられていることによって開口率が低
下する等のように液晶表示装置１の性能に影響を及ぼす
ことがない。しかも、第２遮光層５と同じ層でかつ第２
遮光層５の材料により識別子７が形成されており、上記
したように識別子７の形成が第２遮光層５の形成と同時
に行われるため、工程数も増えることがない。
の直上もしくは直下の位置は、遮光領域であることか
ら、識別子７が設けられていることによって開口率が低
下する等のように液晶表示装置１の性能に影響を及ぼす
ことがない。しかも、第２遮光層５と同じ層でかつ第２
遮光層５の材料により識別子７が形成されており、上記
したように識別子７の形成が第２遮光層５の形成と同時
に行われるため、工程数も増えることがない。
【００２１】したがって、本実施形態によれば、製造歩
留りの低下や製造コストの上昇を防止しつつ、マトリッ
クス状の有効画素部２における実際の欠陥画素の位置を
容易に確認できる液晶表示装置１を実現できので、画素
欠陥の解析効率の向上を図ることができる。
留りの低下や製造コストの上昇を防止しつつ、マトリッ
クス状の有効画素部２における実際の欠陥画素の位置を
容易に確認できる液晶表示装置１を実現できので、画素
欠陥の解析効率の向上を図ることができる。
【００２２】なお、本実施形態では、識別子が画素のア
ドレスを示す数字からなる場合について述べたが、画素
のアドレスの情報を示すものであればよく、この例に限
定されない。例えば、画素のアドレスを示す数字に１対
１で対応する何らかの図形であってもよい。また、各画
素毎に識別子を形成した例を説明したが、例えば１０画
素毎といったように、簡単に視認可能な所定の間隔の画
素毎に識別子を設けることも可能である。
ドレスを示す数字からなる場合について述べたが、画素
のアドレスの情報を示すものであればよく、この例に限
定されない。例えば、画素のアドレスを示す数字に１対
１で対応する何らかの図形であってもよい。また、各画
素毎に識別子を形成した例を説明したが、例えば１０画
素毎といったように、簡単に視認可能な所定の間隔の画
素毎に識別子を設けることも可能である。
【００２３】さらに本実施形態では、液晶表示装置の対
向する基板の例えばトランジスタ側の基板の内面に第１
遮光層とともに第２遮光層が形成されてブラックマトリ
ックスが設けられているとしたが、トランジスタ側の基
板に第１遮光層が形成され、これと対向するカラーフィ
ルタ側の基板に第２遮光層が形成されてブラックマトリ
ックスが構成された液晶表示装置にも、本発明を適用で
きるのはもちろんである。
向する基板の例えばトランジスタ側の基板の内面に第１
遮光層とともに第２遮光層が形成されてブラックマトリ
ックスが設けられているとしたが、トランジスタ側の基
板に第１遮光層が形成され、これと対向するカラーフィ
ルタ側の基板に第２遮光層が形成されてブラックマトリ
ックスが構成された液晶表示装置にも、本発明を適用で
きるのはもちろんである。
【００２４】
【発明の効果】以上説明したように本発明に係る液晶表
示装置によれば、画素配列の横方向の画素間における各
第１遮光層の直上もしくは直下の位置に、この第１遮光
層に隣接する画素のアドレスの数字からなる識別子が視
認可能に設けられているので、欠陥画素を検出する検査
装置等により予め、欠陥画素のアドレスが知見されてい
れば、マトリックス状の画素部における実際の欠陥画素
の位置を容易に確認することができる。したがって、画
素欠陥の解析効率の向上を図ることができる。
示装置によれば、画素配列の横方向の画素間における各
第１遮光層の直上もしくは直下の位置に、この第１遮光
層に隣接する画素のアドレスの数字からなる識別子が視
認可能に設けられているので、欠陥画素を検出する検査
装置等により予め、欠陥画素のアドレスが知見されてい
れば、マトリックス状の画素部における実際の欠陥画素
の位置を容易に確認することができる。したがって、画
素欠陥の解析効率の向上を図ることができる。
【図１】本発明に係る液晶表示装置の一実施形態を示す
概略平面図である。
概略平面図である。
【図２】ブラックマトリックスの形成状態を示す平面図
である。
である。
【図３】従来の液晶表示装置に設けられたアドレスマー
クの一例を示す概略平面図である。
クの一例を示す概略平面図である。
１…液晶表示装置、２…有効画素部、３…画素、４…第
１遮光層、５…第２遮光層、６…ブラックマトリック
ス、７…識別子
１遮光層、５…第２遮光層、６…ブラックマトリック
ス、７…識別子
フロントページの続き Ｆターム(参考） 2G051 AA73 AC22 CA11 ED07 ED09 2H091 FA35Y FB08 FC26 GA13 LA03 LA12 2H092 JB52 JB54 JB64 JB68 MA05 MA13 MA17 NA13 NA30 PA08 PA09 5C080 AA10 BB05 DD15 EE32 FF11 JJ01 5C094 AA41 AA43 BA02 BA43 CA19 ED15
Claims (3)
- 【請求項１】 画素がマトリクス状に配列された画素部
を備え、この画素配列の縦方向の画素間と横方向の画素
間とのそれぞれに、データ線となる導電性の第１遮光層
と、該第１遮光層とは絶縁された第２遮光層とのそれぞ
れが形成されて各画素を囲むブラックマトリックスが設
けられてなる液晶表示装置において、 前記第２遮光層と同じ層でかつ前記横方向の画素間にお
ける第１遮光層の直上もしくは直下の位置に、この第１
遮光層に隣接するもしくは近傍の画素のアドレスに対応
する情報を示す識別子が前記第２遮光層の材料により視
認可能に形成されていることを特徴とする液晶表示装
置。 - 【請求項２】 前記識別子は、各画素毎にまたは所定間
隔の画素毎に形成されていることを特徴とする請求項１
記載の液晶表示装置。 - 【請求項３】 前記識別子は、画素のアドレスを示す数
字または該数字に対応した図形であることを特徴とする
請求項１記載の液晶表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10314149A JP2000147549A (ja) | 1998-11-05 | 1998-11-05 | 液晶表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10314149A JP2000147549A (ja) | 1998-11-05 | 1998-11-05 | 液晶表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000147549A true JP2000147549A (ja) | 2000-05-26 |
Family
ID=18049828
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10314149A Pending JP2000147549A (ja) | 1998-11-05 | 1998-11-05 | 液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000147549A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002108241A (ja) * | 2000-10-03 | 2002-04-10 | Fujitsu Ltd | アクティブマトリクス型表示装置及びその製造方法 |
| JP2002268078A (ja) * | 2001-03-14 | 2002-09-18 | Nec Corp | 液晶表示装置 |
-
1998
- 1998-11-05 JP JP10314149A patent/JP2000147549A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002108241A (ja) * | 2000-10-03 | 2002-04-10 | Fujitsu Ltd | アクティブマトリクス型表示装置及びその製造方法 |
| JP4566377B2 (ja) * | 2000-10-03 | 2010-10-20 | シャープ株式会社 | アクティブマトリクス型表示装置及びその製造方法 |
| JP2002268078A (ja) * | 2001-03-14 | 2002-09-18 | Nec Corp | 液晶表示装置 |
| US6812984B2 (en) | 2001-03-14 | 2004-11-02 | Nec Lcd Technologies, Ltd. | Liquid crystal display apparatus with address marks connected to connections |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6184948B1 (en) | Liquid crystal display device having a plurality of error detecting shorting bars and a method of manufacturing the same | |
| EP0708355B1 (en) | Display device | |
| US6005647A (en) | Shorting bars for a liquid crystal display and method of forming the same | |
| US20110032445A1 (en) | Thin film transistor array panel for liquid crystal display and method of manufacturing the same | |
| US8174657B2 (en) | Liquid crystal display device | |
| JP2004199049A (ja) | 液晶表示装置用アレイ基板とその製造方法 | |
| KR19980072268A (ko) | 액정 표시 장치의 구조 및 그 액정 표시 장치의 제조 방법 | |
| US5852482A (en) | TFT array of liquid crystal display where dataline and source electrode projecting therefrom cross gate lines at only two points and repair method thereof | |
| JP2803713B2 (ja) | アクティブマトリクス基板及びその製造方法 | |
| JPH11212075A (ja) | 液晶表示装置の製造方法 | |
| JPH11119254A (ja) | 反射型液晶表示装置 | |
| KR100271706B1 (ko) | 액티브 매트릭스형 액정표시소자 및 그 제조방법 | |
| KR20110044108A (ko) | 횡전계형 액정표시장치 | |
| KR100482167B1 (ko) | 액정표시장치및그제조방법 | |
| KR101258082B1 (ko) | 액정표시소자 및 제조방법 | |
| KR101197221B1 (ko) | 에프에프에스 방식 액정표시장치용 어레이 기판과 그제조방법 | |
| KR101897747B1 (ko) | 에프에프에스 방식 액정표시장치용 어레이기판 및 그 제조방법 | |
| KR100586245B1 (ko) | 액정 표시 장치 제조 방법 | |
| JP4112672B2 (ja) | 表示装置用アレイ基板及びその製造方法 | |
| KR100386458B1 (ko) | 액정 표시 장치용 어레이 기판 및 그의 제조 방법 | |
| JP2000147549A (ja) | 液晶表示装置 | |
| JPH09101541A (ja) | 表示装置用アレイ基板及びその製造方法 | |
| KR100650400B1 (ko) | 액정 표시 장치용 어레이 기판 및 그의 제조 방법 | |
| JPH0385530A (ja) | アクティブマトリクス表示装置 | |
| KR100670047B1 (ko) | 광차단막을 가지고 있는 액정 표시 장치 및 그 제조 방법 |