DE19906815B4 - Flüssigkristallanzeige und Verfahren zur Herstellung derselben - Google Patents
Flüssigkristallanzeige und Verfahren zur Herstellung derselben Download PDFInfo
- Publication number
- DE19906815B4 DE19906815B4 DE19906815A DE19906815A DE19906815B4 DE 19906815 B4 DE19906815 B4 DE 19906815B4 DE 19906815 A DE19906815 A DE 19906815A DE 19906815 A DE19906815 A DE 19906815A DE 19906815 B4 DE19906815 B4 DE 19906815B4
- Authority
- DE
- Germany
- Prior art keywords
- gate
- metal
- contact opening
- layer
- liquid crystal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
- G02F1/13458—Terminal pads
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136204—Arrangements to prevent high voltage or static electricity failures
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
- G02F1/13629—Multilayer wirings
Abstract
Herstellungsverfahren für eine Flüssigkristallanzeigevorrichtung mit folgenden Schritten
Bilden einer Gatebusleitung (113), einer Gate-Elektrode (111), eines Gatepads (115) durch aufeinanderfolgendes Aufbringen eines ersten Metalls (211) und eines zweiten Metalls (213) und durch gleichzeitiges Strukturieren des ersten Metalls (211) und des zweiten Metalls (213) unter Verwendung einer einzigen Maske,
Bilden einer Gate-Isolierschicht (117), welche die Gatebusleitung (113), die Gate-Elektrode (111) und das Gatepad (115) bedeckt,
Bilden einer Halbleiterschicht (133) über der Gate-Elektrode (111) sowie einer dotierten Halbleiterschicht (135) auf der Halbleiterschicht (133),
Bilden einer Source-Elektrode (121) und einer Drain-Elektrode (131) auf der dotierten Halbleiterschicht (135) und einer Sourcebusleitung (123) und eines Sourcepads (125) auf der Gate-Isolierschicht (117),
Bilden einer Passivierungsschicht (137) auf der Sourcebusleitung (123), der Source-Elektrode (121), der Drain-Elektrode (131) und dem Sourcepad (125),
Bilden einer Gate-Kontaktöffnung (151), welche das Gatepad (115) freilegt, einer Drain-Kontaktöffnung (171), welche die Drain-Elektrode (131) freilegt und einer Source-Kontaktöffnung (161), welche das Sourcepad (125) freilegt, und Entfernen eines Bereichs des zweiten Metalls (213), welcher durch die Gate-Kontaktöffnung (151) hindurch freiliegt und eines Bereichs des ersten Metalls (211) unter dem zweiten Metall (213), und
Bilden einer Pixel-Elektrode (141), welche mit der Drain-Elektrode (131) verbunden ist, eines Gatepad-Anschlusses (157), welcher mit dem Gatepad (115) verbunden ist, und eines Sourcepad-Anschlusses (167), welcher mit dem Sourcepad (125) verbunden ist durch Aufbringen eines leitenden Materials auf der Passivierungsschicht (137) und durch Strukturieren des leitenden Materials.
Bilden einer Gatebusleitung (113), einer Gate-Elektrode (111), eines Gatepads (115) durch aufeinanderfolgendes Aufbringen eines ersten Metalls (211) und eines zweiten Metalls (213) und durch gleichzeitiges Strukturieren des ersten Metalls (211) und des zweiten Metalls (213) unter Verwendung einer einzigen Maske,
Bilden einer Gate-Isolierschicht (117), welche die Gatebusleitung (113), die Gate-Elektrode (111) und das Gatepad (115) bedeckt,
Bilden einer Halbleiterschicht (133) über der Gate-Elektrode (111) sowie einer dotierten Halbleiterschicht (135) auf der Halbleiterschicht (133),
Bilden einer Source-Elektrode (121) und einer Drain-Elektrode (131) auf der dotierten Halbleiterschicht (135) und einer Sourcebusleitung (123) und eines Sourcepads (125) auf der Gate-Isolierschicht (117),
Bilden einer Passivierungsschicht (137) auf der Sourcebusleitung (123), der Source-Elektrode (121), der Drain-Elektrode (131) und dem Sourcepad (125),
Bilden einer Gate-Kontaktöffnung (151), welche das Gatepad (115) freilegt, einer Drain-Kontaktöffnung (171), welche die Drain-Elektrode (131) freilegt und einer Source-Kontaktöffnung (161), welche das Sourcepad (125) freilegt, und Entfernen eines Bereichs des zweiten Metalls (213), welcher durch die Gate-Kontaktöffnung (151) hindurch freiliegt und eines Bereichs des ersten Metalls (211) unter dem zweiten Metall (213), und
Bilden einer Pixel-Elektrode (141), welche mit der Drain-Elektrode (131) verbunden ist, eines Gatepad-Anschlusses (157), welcher mit dem Gatepad (115) verbunden ist, und eines Sourcepad-Anschlusses (167), welcher mit dem Sourcepad (125) verbunden ist durch Aufbringen eines leitenden Materials auf der Passivierungsschicht (137) und durch Strukturieren des leitenden Materials.
Description
- Die Erfindung betrifft eine Flüssigkristallanzeigevorrichtung (LCD), welche Dünnschichttransistoren (TFTs) aufweist, und ein Herstellungsverfahren dafür, insbesondere ein Herstellungsverfahren für LCDs, bei welchem die Anzahl der Maskierungsschritte verringert ist.
- Unter Anzeigevorrichtungen zum Anzeigen von Bildern auf einem Bildschirm sind dünne Flachpaneelanzeigevorrichtungen aufgrund ihres geringen Gewichts und ihrer leichten Anpassungsfähigkeit stark bevorzugt. Neuere Forschungsaktivitäten waren auf die Entwicklung von Flüssigkristallanzeigevorrichtungen gerichtet, da deren hohe Auflösung und kurze Reaktionszeit zum Anzeigen von bewegten Bildern geeignet ist.
- Eine Flüssigkristallanzeigevorrichtung verwendet Polarisation und optische Anisotropie eines Flüssigkristalls. Durch Steuern der Ausrichtung von stäbchenförmigen Flüssigkristallmolekülen über eine Polarisationstechnik wird aufgrund der Anisotropie des Flüssigkristalls ermöglicht oder verhindert, daß Licht durch die Flüssigkristallmoleküle hindurchtritt. Dieses Prinzip wird in einer Flüssigkristallanzeigevorrichtung verwendet. Aktiv-Matrix-Flüssigkristallanzeigevorrichtungen (AMLCDs) mit zu einer Matrix angeordneten TFTs und an diese angeschlossenen Pixelelektroden weisen eine hohe Bildqualität auf und sind weit verbreitet. Unter Bezugnahme auf
1 wird ein aktives Paneel einer herkömmlichen LCD beschrieben. - Eine herkömmliche LCD weist 2 Paneele
3 und5 auf, auf welchen eine Mehrzahl von Elementen angeordnet sind, und Flüssigkrisallmaterial ist zwischen den beiden Paneelen3 und5 angeordnet (nicht gezeigt). Das eine Paneel der LCD weist Farben reproduzierende Elemente auf, welches Paneel als Farbfilterpaneel3 bezeichnet wird. Das Farbfilterpaneel3 weist Farbfilter7 einschließlich roter (R) grüner (G) und blauer (B) Filter auf, welche aufeinanderfolgend auf einem ersten transparenten Substrat81 angeordnet sind und zu einer Matrix angeordneten Pixeln entsprechen. Zwischen den Farbfiltern7 ist eine schwarze Matrix9 gitterförmig angeordnet, um ein Vermischen von Farben an den Grenzen zwischen den Farbfiltern zu vermeiden. Eine gemeinsame Elektrode85 bedeckt die Farbfilter7 und dient als Elektrode zum Erzeugen eines elektrischen Feldes, welches an den Flüssigkristall angelegt wird. - Das andere Paneel ist ein aktives Paneel
5 , welches Schaltelemente und Busleitungen aufweist, die das elektrische Feld zum Ansteuern des Flüssigkristalls ansteuern. Das aktive Paneel5 weist eine Pixelelektrode41 auf, welche auf einem zweiten transparenten Substrat83 ausgebildet ist. Die Pixelelektrode41 ist der auf dem Farbfilterpaneel3 angeordneten gemeinsamen, Elektrode85 zugewandt angeordnet und dient als andere Elektrode zum Erzeugen des elektrischen Feldes, welches an den Flüssigkristall angelegt wird. Signalbusleitungen13 erstrecken sich entlang der Spaltenrichtung der Anordnung von Pixelelektroden41 und Datenbusleitungen23 erstrecken sich entlang der Zeilenrichtung der Anordnung von Pixelelektroden41 . Ein TFT89 , welcher als Schaltelement zum Ansteuern der Pixelelektrode41 dient, ist auf dem Substrat83 ausgebildet. Eine Gate-Elektrode11 des TFT89 ist mit der Signalbusleitung13 ("Gatebusleitung") elektrisch verbunden, eine Source-Elektrode21 ist an die Datenbusleitung23 ("Sourcebusleitung") angeschlossen. Eine Drain-Elektrode31 des TFT89 ist an die Pixel-Elektrode41 angeschlossen. - Wie aus
2 ersichtlich, ist zwischen der Source-Elektrode21 und der Drain-Elektrode31 eine Halbleiterschicht33 ausgebildet. Die Source-Elektrode21 und die Drain-Elektrode31 stehen in Ohmschem Kontakt mit der Halbleiterschicht33 . Ein Gate-Anschluß 15 und ein Source-Anschluß25 , welche externe Signale aufnehmen, sind an den Endbereichen der Gatebusleitung13 bzw. der Sourcebusleitung23 angeordnet. Ein Gatepadanschluß57 und ein Sourcepadanschluß67 sind auf dem Gatepad15 bzw. auf dem Sourcepad25 ausgebildet. Wenn ein an das Gatepad15 angelegtes externes elektrisches Signal über die Gatebusleitung13 zu der Gate-Elektrode11 weitergeleitet wird, werden an das Sourcepad25 angelegte elektrische Bilddaten über die Sourcebusleitung23 an die Source-Elektrode21 und an die Drain-Elektrode31 angelegt. Wenn an die Gatebusleitung13 kein elektrisches Signal angelegt ist, ist die Drain-Elektrode31 von der Source-Elektrode21 elektrisch isoliert. Ob das Datensignal an die Drain-Elektrode31 angelegt wird, wird durch Steuern des Signals an der Gate-Elektrode11 bestimmt. Deswegen wird das Anlegen des Datensignals an die Pixel-Elektrode41 , welche an die Drain-Elektrode31 angeschlossen ist, künstlich gesteuert. Der TFT89 dient als Schalter zum selektiven Ansteuern der Pixel-Elektrode. Eine Gate-Isolierschicht17 ist zwischen der Gatebusleitung13 und der Sourcebusleitung23 ausgebildet, um die Gatebusleitung13 und die Sourcebusleitung23 elektrisch voneinander zu isolieren. Eine Passivierungsschicht37 bedeckt die Sourcebusleitung23 , um die aus3s bis3f ersichtlichen Elemente zu schützen, welche später erläutert werden. - Das Farbfilterpaneel
3 und das aktive Paneel5 sind unter Einhaltung eines bestimmten Abstandes oder Zellspaltes einander zugewandt angeordnet. In den Zellspalt zwischen beabstandeten Paneelen3 und5 wird Flüssigkristallmaterial injiziert. Um den Zellspalt zwischen den beiden Paneelen3 und5 konstant zu halten und ein Entweichen von Flüssigkristallmaterial zu verhindern, sind die Ränder der zusammengefügten Paneele mit Epoxidharz oder vergleichbarem Material abgedichtet. - Zum Herstellen des Flüssigkristallpaneels sind viele komplexe Schritte erforderlich. Insbesondere sind zur Herstellung des aktiven Paneels, welches TFTs aufweist, viele Maskierungsschritte erforderlich, Da das aktive Paneel jene Elemente aufweist, welche vor allem die Leistung der LCD bestimmen, ist es für die Herstellung von qualitativ hochwertigen LCD-Produkten erforderlich, das Herstellungsverfahren für das aktive Paneel zu vereinfachen. Im allgemeinen ist das Herstellungsverfahren bestimmt durch die Art des Materials, aus welchem jedes Element gebildet wird, dessen Struktur sowie Verfahren zum Vermeiden von beispielsweise elektrostatischer Aufladung, welche während des Herstellungsprozesses auftritt.
- Bei der Herstellung einer herkömmlichen Miniaturflüssigkristallanzeigevorrichtung beeinflußt der Widerstand des Materials, welches zum Herstellen der Gatebusleitung verwendet wird, die Bildqualität nur sehr wenig. Bei der Herstellung einer großflächigen Flüssigkristallanzeigevorrichtung, beispielsweise für einen Computermonitor von 12 Inches Bilddiagonale oder mehr, beeinflußt jedoch dieser Widerstand die Bildqualität. Ein Metall, welches auch als Dünnschicht eine gute Oberflächenstabilität bietet, wie beispielsweise Tantal, Wolfram und Molybdän wird zum Ausbilden der Gate-Anschlußelemente (Gatebusleitung, Gate-Elektroden und Gatepads) einer herkömmlichen Miniatur LCD verwendet. Für die Herstellung der Gate-Anschlußelemente einer großflächigen LCD wird ein Metall mit einem geringen Widerstand, wie beispielsweise . Aluminium, verwendet.
- Beim Herstellen der Gate-Anschlußelemente. aus Aluminium oder Aluminiumlegierungen ergeben sich viele Probleme. Unebenheiten, welche auf der Oberfläche des Aluminiums ausgebildet werden, sind das größte Problem. Nach dem Aufbringen von Aluminium existieren kleinste Aluminiumpartikel auf der Aluminiumschicht. Während des Herstellungsverfahrens wachsen diese Partikel derart an, daß sie aufgrund der hohen Temperaturen zu Isolierschichten zerbrechen, was zu einer Verschlechterung der Qualität der LCD führt. Außerdem steigt bei Gate-Anschlußelementen aus Aluminium der Kontaktwiderstand zwischen den Gate-Anschlußelementen und Indium-Zinn-Oxid an. Beim Aufbringen des Indium-Zinn-Oxid auf dem Aluminium wird eine Al2O3-Schicht unbeabsichtigt zwischen dem Aluminium und dem Indium-Zinn-Oxid ausgebildet, wodurch der Kontaktwiderstand ansteigt. Daher wird die Übertragung des elektrischen Signals an das Gate deutlich verzögert.
- Um die Oberflächenstabilität der Aluminiumschicht zu verbessern verwendet der Stand der Technik einen Schritt, während dem die Oberfläche des Aluminiums anodisiert wird. Beim Anodisieren des Aluminiums wird der Bereich des Aluminiums, welcher an ein externes Element, wie beispielsweise das Gatepad elektrisch angeschlossen werden soll, nicht anodisiert. Stattdessen wird eine Zwischenelektrode aus einem Metall, wie Chrom, ausgebildet, um den Kontaktwiderstand in normalem Zustand zu halten. Für dieses herkömmliche Verfahren sind acht Maskierungsschritte erforderlich. Unter Bezugnahme auf die
2 und die3a bis3h wird das herkömmliche Verfahren, bei welchem die Aluminiumschicht anodisiert wird, beschrieben. Ein solches herkömmliches Verfahren ist zum Beispiel auch in derDE 197 58 065 beschrieben. - Aluminium wird auf einem transparenten Glassubstrat
1 aufgetragen. Eine Gatebusleitung13 , ein Gatepad15 , eine Gate-Elektrode11 , eine Kurzschlußleitung19 und ein Source-Kurzschlußverbinder27 werden unter Verwenden einer ersten Maske ausgebildet. Die Kurzschlußleitung19 erstreckt sich entlang des Randes des Substrates1 und ist an alle Gatepads15 angeschlossen. Daher haben alle Gate-Anschlußelemente (die Gate-Elektrode, das Gatepad, die Gatebusleitung, die Kurzschlußleitung und der Source-Kurzschlußanschluß) dasselbe elektrische Potential, so daß Leitungsunterbrechungen aufgrund der elektrischen Aufladung welche während des Herstellungsprozesses auftritt, vermieden werden. Außerdem wird eine Zerstörung der Isolierung verhindert. Der Source-Kurzschlußanschluß27 wird in einem späteren Schritt an ein Sourcepad angeschlossen. Der Source-Kurzschlußanschluß27 hält die Sourcebusleitungen während deren Herstellung auf dem gleichen elektrischen Potential wie die Kurzschlußleitung19 (siehe2 und3a ). Die Oberfläche der Gate-Anschlußelemente wird anodisiert, um das Ausbilden von Unebenheiten darauf zu verhindern. Der Bereich der Gate-Anschlußelemente, welcher mit einer anderen leitenden Schicht elektrisch verbunden werden soll, wird nicht anodisiert. Hierzu wird die Anodisierung unter Verwenden einer Lichtschutzschicht selektiv durchgeführt. Die Lichtschutzschicht wird unter Verwendung einer zweiten Maske strukturiert, so daß sie die Bereiche der Gate-Anschlußelemente, welche anodisiert werden sollen, freilegt. Dann wird der Anodisierungsschritt durchgeführt. Die strukturierte Lichtschutzschicht bedeckt einen Bereich des Gatepads15 und einen Bereich der Kurzschlußleitung27 , welche beide an ein Sourcepad angeschlossen werden, woraufhin die Anodisierung durchgeführt wird. Als Ergebnis ist wie aus3b ersichtlich, eine anodisierte Schicht91 auf einem Bereich der Aluminiumschicht ausgebildet. - Eine Gate-Isolierschicht
17 wird durch Auftragen eines Isoliermaterials, wie beispielsweise SiHx oder SiOx, auf dem Substrat ausgebildet. Ein intrinsischer Halbleiter, beispielsweise amorphes Silizium und ein dotierter Halbleiter, beispielsweise dotiertes amorphes Silizium, werden aufeinanderfolgend aufgetragen. Eine Halbleiterschicht33 und eine dotierte Halbleiterschicht35 werden durch Strukturieren der intrinsischen Halbleiterschicht und der dotierten Halbleiterschicht unter Verwendung einer dritten Maske hergestellt (siehe2 und3c ). - Der Bereich der Gate-Isolierschicht
17 , welcher das Gatepad15 und den Source-Kurzschlußanschluß27 bedeckt, wird unter Verwendung einer vierten Maske entfernt. Danach sind das Gatepad15 und der Source-Kurzschlußanschluß27 freigelegt (siehe3d ). - Chrom oder Chromlegierung wird auf das Substrat einschließlich der Gate-Isolierschicht
17 aufgetragen und strukturiert, um eine Sourcebusleitung23 , eine Source-Elektrode21 , ein Sourcepad25 , eine Drain-Elektrode31 sowie eine Gatepadzwischenelektrode53 unter Verwendung einer fünften Maske herzustellen. Das Sourcepad25 ist an dem Source-Kurzschlußanschluß27 angeschlossen, welcher durch die Gate-Isolierschicht17 hindurch freiliegt. Alle Sourcebusleitungen23 sind an die Kurzschlußleitung19 angeschlossen, so daß sie das gleiche elektrische Potential haben. Die Gatepadzwischenelektrode53 ist an das Gatepad15 angeschlossen, welches durch die Gate-Isolierschicht17 hindurch freiliegt (siehe2 und3e ). - Eine Passivierungsschicht
37 wird unter Auftragen eines Isoliermaterials, wie beispielsweise SiOx oder SiHx auf den Source-Elementen ausgebildet (Source-Elektrode, Drain-Elektrode, Sourcebusleitung, Sourcepad und Gatepadzwischenelektrode). Die Gatepad-Zwischenelektrode53 , das Source-Pad25 und die Drain-Elektrode31 werden durch Strukturieren der Passivierungsschicht37 unter Verwendung einer sechsten Maske freigelegt (siehe3f ). - Alle Gatepads
15 und alle Sourcepads25 sind an die Kurzschlußleitung19 angeschlossen. Daher haben die Sourcepads25 und die Gatepads15 während des Herstellungsprozesses das gleiche elektrische Potential, so daß Leitungsunterbrechungen aufgrund statischer Elektrizität und Zerstörung der Isolierung vermieden werden können. Bei dem fertigen LCD Produkt sollten diese Leitungen nicht aneinander angeschlossen sein. Stattdessen sollte jede Leitung individuell getrennt sein. Zum Trennen der Leitungen wird ein Bereich des Glassubstrates1 , auf welchem die Kurzschlußleitung19 angeordnet ist, durch Schneiden entfernt. Vor diesem Schneideschritt sollten alle Signalleitungen überprüft werden, um festzustellen, ob die angrenzenden Leitungen kurzgeschlossen sind und ob jede Leitung getrennt ist. Im allgemeinen wird dieser Prüfschritt durchgeführt, indem die Leitungen in eine ungeradzahlige Leitungsgruppe und eine geradzahlige Leitungsgruppe aufgeteilt werden und indem eine Spannung an die ungeradzahlige Leitungsgruppe und dann an die geradzahlige Leitungsgruppe angelegt wird, oder umgekehrt. Um die Leitungen mit dieser Methode zu prüfen, müssen die Bereiche der Kurzschlußleitung19 , welche in2 in Quadraten dargestellt sind, entfernt werden. In anderen Worten müssen vier Eckbereiche der Kurzschlußleitung19 abgeschnitten werden, so daß die Kurzschlußleitung19 in ein oberes, ein unteres, ein rechtes und ein linkes Segment aufgeteilt ist. Anschlußbereiche der geradzahligen Gatebusleitungen, welche an das linke Segment der Kurzschlußleitung19 angeschlossen sind, werden abgeschnitten, und Anschlußbereiche der ungeradzahligen Gatebusleitungen, welche an das rechte Segment der Kurzschlußleitung19 angeschlossen sind, werden abgeschnitten. Daher sind die Gatebusleitungen13 in eine geradzahlige Leitungsgruppe und eine ungeradzahlige Leitungsgruppe aufgeteilt. Die Sourcebusleitungen13 sind ebenfalls in eine ungeradzahlige und eine geradzahlige Gruppe unter Verwendung desselben Verfahrens aufgeteilt. Bei diesem Schneideschritt werden Anschlußbereiche der Leitungen, welche entfernt werden sollen, und mit dem Bezugszeichen93 indiziert sind, unter Verwendung einer siebten Maske abgeätzt (siehe3 und3g ). - Abschließend wird ein transparentes leitendes Material, beispielsweise Indium-Zinn-Oxid auf der Passivierungsschicht
37 ausgebildet. Ein Gatepadanschluß57 welcher an die Gatepadzwischenelektrode53 angeschlossen ist, ein Sourcepadanschluß67 , welcher an das Sourcepad25 angeschlossen ist, und eine Pixel-Elektrode41 welche an die Drain-Elektrode31 angeschlossen ist, werden durch Strukturieren des Indium-Zinn-Oxid unter Verwendung einer achten Maske ausgebildet (2 und3h ). - Wie oben beschrieben, sind die Gate-Anschlußelemente aus Aluminium ausgebildet und die Ausbildung von Unebenheiten auf der Oberfläche der Aluminiumschicht werden vermieden. Die Schwierigkeiten, welche von einem direkten Kontakt zwischen dem Aluminium und dem Indium-Zinn-Oxid herrühren werden durch Aufbringen von Chrom zwischen dem Gatepad und dem Indium-Zinn-Oxid überwunden. Jedoch erfordert diese Lösung zusätzliche Schritte zum Anodisieren des Aluminiums und zum Schneiden der Anschlußbereiche der Leitungen. Außerdem erfordert dieses Verfahren mindestens acht Maskierungsschritte. Jeder Maskierungsschritt, welcher zur Herstellung des aktiven Paneels der LCD verwendet wird, weist zusätzliche Schritte wie Spülen, Auftragen, Ausheizen und Ätzen auf. Daher verursacht jeder für das Herstellungsverfahren erforderliche Maskierungsschritt länger Fertigungszeiten und steigende Kosten.
- Aus der
DE 197 58 065 ist eine Flüssigkristallanzeige und ein Verfahren zum Herstellen derselben bekannt. Bei dem Herstellungsverfahren werden zum Ausbilden einer Gatebusleitung zwei Metalle übereinander aufgebracht. Ein Anodisierungsschritt zum Anodisieren der Gatbusleitung wird bei diesem Verfahren hingegen nicht durchgeführt. - Aus der
DE 197 58 065 ist eine weitere Flüssigkristallanzeige und ein l Verfahren zum Herstellen derselben bekannt. Bei dem Herstellungsverfahren werden eine Gatebusleitung, eine Datenbusleitung und ein Schalter ausgebildet und anschließend mit einer Schutzschicht überzogen. Die Schutzschicht wird teilweise wieder entfernt, um eine Kontaktierung des Schalters zu ermöglichen. - Es ist die Aufgabe der Erfindung, eine LCD, welche aus einem Metall mit geringem Widerstand gebildete Gate-Anschlußelemente aufweist, und ein Verfahren zur Herstellung derselben zu schaffen, bei welchem die Anzahl der Maskierungsschritte verringert ist. Bei den bevorzugten Ausführungsformen der Erfindung wird ein Herstellungsverfahren für LCDs verwendet, bei welchem Gate-Anschlußelemente aus einem Metall mit geringem Widerstand, wie beispielsweise Aluminium hergestellt werden, wobei die Anzahl der erforderlichen Maskierungsschritte verringert ist. Zusätzlich schafft die Erfindung ein Verfahren zum Vermeiden der Ausbildung von Unebenheiten auf der Oberfläche von Gate-Anschlußlementen, welche aus Aluminium i ausgebildet sind, für eine LCD-Vorrichtung, wobei die Anzahl der Maskierungsschritte gegenüber dem Stand der Technik verringert ist.
- Bei den bevorzugten Ausführungsformen der Erfindung werden die Gate-Anschlußelemente durch aufeinanderfolgendes Auftragen von Aluminium, welches einen niedrigen Widerstand aufweist, und einem Metall, welches einen hohen Schmelzpunkt aufweist und frei von Unebenheiten ist, wie beispielsweise Molybdän, Tantal, Wolfram und Antimon, und durch Strukturieren der aufgetragenen Metalle unter Verwendung einer einzigen Maske gebildet. Dabei wird die Bildung von Unebenheiten auf der Oberfläche des Aluminium vermieden, und die Anzahl der Maskierungsschritte wird verringert. Ein Verfahren zum aufeinanderfolgenden Auftragen von Aluminium und eines von Unebenheiten freien Metalls mit einem hohen Schmelzpunkt sowie ein gleichzeitiges Ätzen der Metalle wurde vom Anmelder entwickelt und in der koreanischen Patentanmeldung Nr. 97-07010 beschrieben. Bei dem in der koreanischen Patentanmeldung Nr. 97-07010 beschriebenen Verfahren wird eine erste Metallschicht und eine zweite Metallschicht aufeinanderfolgend aufgetragen und die erste Metallschicht und die zweite Metallschicht werden gleichzeitig unter Verwendung einer einzigen Maske naßgeätzt. Als Ergebnis davon ist die Breite der zweiten Metallschicht geringer als die Breite der ersten Metallschicht. Die Breite der ersten Metallschicht ist bevorzugt um 1 bis 4 Mikrometer (μm) größer als die Breite der zweiten Metallschicht, um die Bildung von Unebenheiten sicher zu vermeiden. Die bevorzugte Ausführungsform der Erfindung schafft ein Herstellungsverfahren für TFTs, welche aus dem obigen Metallen ausgebildete Gate-Anschlubelemente aufweisen, unter Verwendung von fünf Maskierungsschritten, sowie einen nach diesem erfindungsgemäßen Verfahren hergestellten TFT.
- Kurze Beschreibung der Zeichnung
-
1 zeigt eine dreidimensionale Ansicht einer herkömmlichen LCD. -
3 zeigt eine Draufsicht auf ein aktives Paneel der herkömmlichen LCD. -
3a bis3h zeigen Schnittansichten, aus welchen das Herstellungsverfahren des aktiven Paneels der herkömmlichen LCD ersichtlich ist. -
4 zeigt eine Draufsicht auf ein aktives Paneel einer LCD nach einer ersten bevorzugten Ausführungsform der Erfindung. -
5a bis5e zeigen Schnittansichten während der Herstellung des aktiven Paneels nach der ersten bevorzugten Ausführungsform. -
6 zeigt eine Draufsicht eines aktiven Paneels einer LCD gemäß einer zweiten bevorzugten Ausführungsform der Erfindung. -
7a bis7e zeigen Schnittansichten während der Herstellung des aktiven Paneels der zweiten bevorzugten Ausführungsform. -
8a bis8c zeigen Draufsichten auf unterschiedliche Merkmale der Gate-Kontaktöffnungen, welche über dem Gatepad des aktiven Paneels der bevorzugten Ausführungsformen ausgebildet sind. -
9a bis9c zeigen vergrößerte Schnittansichten der verschiedenen Merkmale der Gatepads und Gate-Kontaktöffnungen des aktiven Paneels gemäß den bevorzugten Ausführungsformen. - Um die Probleme des Standes der Technik zu vermeiden und das oben beschriebene neue Verfahren und die neue Struktur zu schaffen weisen bevorzugte Ausführungsformen der Erfindung ein Verfahren mit folgenden Schritten auf: Auftragen eines ersten Metalls und eines zweiten Metalls auf einem Substrat; Bilden einer Gatebusleitung, einer Gate-Elektrode, eines Gatepads und eine Kurzschlußleitung durch Strukturieren des ersten Metalls und des zweiten Metalls unter Verwendung einer einzigen Maske; aufeinanderfolgendes Auftragen eines ersten Isoliermaterials, eines intrinsischen Halbleitermaterials, und eines dotierten Halbleitermaterials; Bilden einer Halbleiterschicht und einer dotierten Halbleiterschicht durch Strukturieren der intrinsischen Halbleiterschicht und der dotierten Halbleiterschicht; Auftragen eines dritten Metalls auf dem Substrat, um eine Sourcebusleitung, eine Source-Elektrode, eine Drain-Elektrode und ein Sourcepad zu bilden; Auftragen und Strukturieren eines Isoliermaterials auf den Source-Elementen, um das Gatepad, das Sourcepad und die Drain-Elektrode freizulegen, und gleichzeitig die Anschlußbereiche der Gatebusleitungen und der Sourcebusleitungen, welche an die Kurzschlußleitungen angeschlossen sind, abzuschneiden; und Bilden einer Pixel-Elektrode, eines Gatepadanschlusses, und eines Sourcepadanschlusses aus einem transparenten leitenden Material auf der Isolierschicht.
- Die erste bevorzugte Ausführungsform der Erfindung wird unter Bezugnahme auf
4 und die5a bis5e , welche Schnittansichten entlang der Linie V-V aus4 darstellen, beschrieben. - Eine erste Metallschicht
211 wird durch Auftragen von Aluminium (A1) oder einer Aluminiumlegierung auf einem transparenten Glassubstrat101 ausgebildet. Eine zweite Metallschicht213 wird durch Auftragen eines Metalls , welches einen hohen Schmelzpunkt aufweist und frei von Unebenheiten ist, wie beispielsweise Molybdän (Mo), Tantal (Ta), Wolfram (W) und Antimon (Sb) auf dem Substrat101 ausgebildet. Eine Gatebusleitung113 , eine Gatelektrode111 , ein Gatepad115 und eine Gate-Kurzschlußleitung119 werden durch Ätzen der beiden Metallschichten211 und213 unter Verwendung einer ersten Maske ausgebildet. Während dieses Schrittes werden die zweite Metallschicht213 und die erste Metallschicht211 naßgeätzt, um die Gate-Anschlußelemente (die Gatebusleitung, die Gate-Elektrode, das Gatepad und die Gate-Kurzschlußleitung) zu bilden, so daß die Breite der zweiten Metallschicht213 geringer ist als die Breite der ersten Metallschicht211 . Eine Mehrzahl von Gatebusleitungen113 werden abgetragen und erstrecken sich horizontal auf dem Substrat101 . Die Gate-Elektrode111 , welche aus der Gatebusleitung113 abzweigt, ist in einem Eckbereich eines Pixels angeordnet. Das Gatepad115 ist an dem Endbereich der Gatebusleitung113 angeordnet. Eine Mehrzahl von Gatepads115 sind an die Gate-Kurzschlußleitung119 angeschlossen, so daß jedes Gatepad115 dasselbe elektrische Potential aufweist. Daher werden Anschlußunterbrechungen der Leitungen sowie Zerstörungen der Isolierung aufgrund der statischen Elektrizität zuverlässig vermieden (4 und5a ). - Eine Gate-Isolierschicht
117 wird durch Auftragen eines Isoliermaterials, wie beispielsweise SiNx und SiOx, oder durch Beschichten mit einem organischen Isoliermaterial wie beispielsweise BCB (Benzocyclobutan) und Acrylharz, auf dem Substrat101 ausgebildet, welches die erste Metallschicht211 und die zweite Metallschicht213 aufweist. Ein intrinsischer Halbleiter, wie beispielsweise amorphes Silizium, und ein dotierter Halbleiter, wie beispielsweise dotiertes amorphes Silizium, werden aufeinanderfolgend aufgetragen. Eine Halbleiterschicht133 und eine dotierte Halbleiterschicht135 werden durch Strukturieren des aufgetragenen intrinsischen Halbleiters und des dotierten Halbleiters unter Verwendung einer zweiten Maske ausgebildet. Die Halbleiterschicht133 ist über der Gate-Elektrode111 angeordnet (4 und5b ). - Chrom (Cr) oder Chromlegierungen werden auf der Oberfläche des Substrates
101 einschließlich der dotierten Halbleiterschicht135 aufgetragen. Eine Sourcebusleitung123 , eine Source-Elektrode121 , eine Drain-Elektrode131 , ein Sourcepad125 und eine Source-Kurzschlußleitung129 werden durch Strukturieren des aufgetragenen Chroms oder der Chromlegierung unter Verwendung einer dritten Maske ausgebildet. Eine Mehrzahl von Sourcebusleitungen123 , welche auf der Gate-Isolierschicht117 aufgetragen sind, erstrecken sich vertikal zu den Gatebusleitungen113 . Die Source-Elektrode121 , welche sich aus der Sourcebusleitung123 erstreckt, ist mit einer Seite der dotierten Halbleiterschicht135 verbunden. Die Drain-Elektrode131 , welche der Source-Elektrode121 zugewandt angeordnet ist, ist mit der anderen Seite der dotierten Halbleiterschicht135 verbunden. Das Sourcepad125 ist im Endbereich der Sourcebusleitung123 angeordnet. Alle Sourcepads125 sind an die Source-Kurzschlußleitung129 angeschlossen. Manchmal ist eine Source-Kurzschlußleitung129 , welche die ungeradzahligen Source-Pads125 verbindet, auf der Oberfläche des Substrats101 angeordnet, und eine zusätzliche Source-Kurzschlußleitung (nicht gezeigt), welche an die geradzahligen Sourcepads125 angeschlossen ist, ist auf der unteren Oberfläche des Substrats101 ausgebildet.4 zeigt einen Eckbereich des Substrates. Die ungeradzahligen Sourcepads125 sind an die Source-Kurzschlußleitung129 angeschlossen und die geradzahligen Sourcepads125 sind nicht an die Source-Kurzschlußleitung129 angeschlossen. Daher sind alle Sourcebusleitungen123 aneinander angeschlossen, so daß Leitungsunterbrechungen aufgrund von statischer Elektrizität vermieden werden (4 und5c ). - Eine Passivierungsschicht
137 wird durch Auftragen eines anorganischen Isoliermaterials, wie beispielsweise SiNx und SiOx, oder durch Beschichten mit einem organischen Isoliermaterial, wie BCB und Acrylharz, auf der Oberfläche des Substrats einschließlich der Source-Elemente gebildet (Sourcebusleitung123 , Source-Elektrode121 , Drain-Elektrode131 , Sourcepad125 und Source-Kurzschlußleitung129 ). Eine Source-Kontaktöffnung161 und eine Drain-Kontaktöffnung171 werden durch Entfernen eines Bereichs der Passivierungsschicht137 , welche das Sourcepad125 und die Drain-Elektrode131 bedeckt unter Verwendung einer vierten Maske gebildet. Eine Gate-Kontaktöffnung151 und eine Kurzschlußleitung-Schneidöffnung193 werden durch Entfernen der Passivierungsschicht137 und der Gate-Isolierschicht117 gebildet, welche das Gatepad115 und die Gate-Kurzschlußleitung119 , welche an die ungeradzahligen Gateleitungen angeschlossen ist. Der Bereich der Gate-Anschlußelemente, welcher durch die Kurzschlußleitungschneidöffnung193 freiliegt, wird bevorzugt entfernt. In anderen Worten werden die Gatebusleitungen in eine ungeradzahlige Leitungsgruppe und eine geradzahlige Leitungsgruppe mittels Schneiden der Anschlußbereiche der ungeradzahligen Gatepads oder mittels Schneiden der Anschlußbereiche der geradzahligen Gatepads aufgeteilt, wobei beide Gruppen an die Gate-Kurzschlußleitung auf der linken Seite des Substrats angeschlossen sind, so daß die ungeradzahligen Gatepads an die Gate-Kurzschlußleitung119 angeschlossen sind und die geradzahligen Gatepads nicht an die Gate-Kurzschlußleitung119 angeschlossen sind. Die geradzahligen Gatepads sind an die Gate-Kurzschlußleitung119 auf der rechten Seite des Substrats angeschlossen und die ungeradzahligen Gatepads sind nicht an die Gate-Kurzschlußleitung119 auf der rechten Seite des Substrats angeschlossen. - Im Gegensatz zum herkömmlichen Verfahren sind erfindungsgemäß keine zusätzlichen Schneideschritte erforderlich. Die Gate-Anschlußelelemente werden aus der ersten Metallschicht
211 , welche Aluminium aufweist, und aus der zweiten Metallschicht213 gebildet, welche ein Metall mit einem hohen Schmelzpunkt, wie Molybdän, Wolfram, Tantal und Antimon, aufweist. Die zweite Metallschicht213 wird während dem Trockenätzen der Passivierungsschicht137 und der Gate-Isolierungsschicht117 entfernt, da die Ätzrate der zweiten Metallschicht213 , welche Molybdän, Wolfram, Tantal oder Antimon aufweist, jener der Passivierungsschicht137 und der Gate-Isolierschicht117 sehr ähnlich ist: Um das Schneiden der Kurzschlußleitung gleichzeitig mit dem Ätzen der Passivierungsschicht137 und der Gate-Isolierschicht117 leicht zu ermöglichen, wird ein Metall verwendet, welches einen hohen Schmelzpunkt und eine der Ätzrate der Passivierungsschicht137 und der Gate-Isolierschicht117 ähnliche Ätzrate aufweist, um das Bilden von Unebenheiten auf dem Aluminium zu vermeiden. - Das verbleibende Aluminium wird unter Verwendung des folgenden Verfahrens welches im allgemeinen folgende Schritte aufweist, entfernt: Auftragen, Beschichten mit einer Lichtschutzschicht, Belichten, Entwickeln, Ätzen und Entfernen der Lichtschutzschicht. Die Passivierungsschicht
137 und die Gate-Isolierschicht werden ebenfalls durch diese Ätzprozeßschritte geätzt. Nach dem Entfernen der Lichtschutzschicht, wird der Entferner, welcher zum Entfernen der Lichtschutzschicht verwendet wird, unter Verwenden eines starken Luftstroms eliminiert und die verbleibende Oberfläche abgespült. Um das Substrat nach dem Elimieren des Entferners in einen Abspülraum zu transportieren, ist etwas Zeit erforderlich. Während dieser Zeit verunreinigt eine geringe verbliebene Menge des Lichtschutzschichtentferners die Oberfläche der Passivierungsschicht137 . Um diese Verunreinigungen zu vermeiden, wird das Substrat zuerst mit einer chemischen Wirksubstanz befeuchtet, welche kaum mit der Passivierungsschicht reagiert, und anschließend zu dem Abspülraum transportiert. Bei diesem Schritt wird eine schwache Lauge, welche gut mit der ersten Metallschicht211 , aber schlecht mit der Passivierungsschicht137 reagiert, als die chemische Wirksubstanz verwendet. Daher wird die freigelegte erste Metallschicht211 entfernt (5d ). - Ein transparentes leitendes Material, wie beispielsweise Indium-Zinn-Oxid, wird auf der Passivierungsschicht
137 aufgebracht. Eine Pixel-Elektrode141 , ein Gatepad-Anschluß157 und ein Sourcepad-Anschluß167 werden durch Strukturieren des unter Verwendung einer fünften Maske ausgebildet. Die Pixel-Elektrode141 ist an die Drain-Elektrode131 angeschlossen, welche durch die Drain-Kontaktöffnung171 freigelegt ist. Der Gatepad-Anschluß157 ist an die geätzte Seite des Gatepads115 angeschlossen, welche entlang der Form der Gate-Kontaktöffnung151 geätzt ist. Der Gatepad-Anschluß157 ist mit der geätzten Seite der zweiten Metallschicht213 und mit der geätzten Seite der ersten Metallschicht211 verbunden. Der Sourcepad-Anschluß167 ist an das Sourcepad125 , welches durch die Source-Kontaktöffnung161 hindurch freigelegt ist, angeschlossen (4 und5e ). - Bei einer zweiten bevorzugten Ausführungsform ist ein anderes Verfahren zum Ausbilden der Gate-Kurzschlußleitung und der Source-Kurzschlußleitung vorgesehen. Zum besseren Verständnis wird die zweite bevorzugte Ausführungsform unter Bezugnahme auf die
6 und7a bis7e erläutert, welche Schnittansichten entlang der Linie VII-VII aus6 sind. Die Schritte zur Herstellung von TFTs werden hier ohne Bezugnahme auf die Schnittansichten beschrieben, da sie bevorzugt dieselben wie in dem Verfahren nach der ersten bevorzugten Ausführungsform sind. - Eine erste Metallschicht
211 wird durch Auftragen von Aluminium (Al) oder einer Aluminiumlegierung auf einem transparenten Glassubstrat101 ausgebildet. Eine zweite Metallschicht213 wird durch Auftragen eines Metalls, welches einen hohen Schmelzpunkt aufweist und frei von Unebenheiten ist, wie beispielsweise Molybdän (Mo), Tantal (Ta), Wolfram (W) und Antimon (Sb) auf dem Substrat101 bildet. Eine Gatebusleitung113 , eine Gatelektrode111 , ein Gatepad115 , eine erste Gate-Kurzschlußleitung119a , eine zweite Gate-Kurzschlußleitung119b und eine erste Source-Kurzschlußleitung129a werden durch Ätzen der beiden Metallschichten211 und213 unter Verwendung einer ersten Maske gebildet. Während dieses Schrittes werden die zweite Metallschicht213 und die erste Metallschicht211 naßgeätzt, so daß die Breite der zweiten Metallschicht213 geringer ist als die Breite der ersten Metallschicht211 . Eine Mehrzahl von Gatebusleitungen113 werden angeordnet und erstrecken sich horizontal auf dem Substrat101 . Die Gate-Elektrode111 , welche sich aus der Gatebusleitung113 erstreckt, ist in einem Eckbereich eines Pixels angeordnet. Das Gatepad115 ist an dem Endbereich der Gatebusleitung113 angeordnet. Alle Gatepads115 sind an die erste Gate-Kurzschlußleitung119a angeschlossen, so daß alle Gatepads115 dasselbe elektrische Potential aufweisen. Daher werden Anschlußunterbrechungen der Leitungen sowie Zerstörungen der Isolierung aufgrund der statischen Elektrizität zuverlässig vermieden. Geradzahlige Gatebusleitungen sind über Umleitungen an die erste Gate-Kurzschlußleitung119a angschlossen, um die Gatebusleitungen einfach in eine geradzahlige Leitungsgruppe und in eine ungeradzahlige Leitungsgruppe aufzuteilen. Die zweite Gate-Kurzschlußleitung119b ist bevorzugt im wesentlichen parallel zu der ersten Gate-Kurzschlußleitung119a . Die erste Source-Kurzschlußleitung129a wird an die ungeradzahligen Sourcebusleitungen angeschlossen werden, welche während eines späteren Schrittes gebildet werden (6 und7a ) . - Eine Gate-Isolierschicht
117 wird durch Auftragen eines anorganischen Isoliermaterials, wie beispielsweise SiNx und SiOx, oder durch Beschichten mit einem organischen Isoliermaterial wie beispielsweise BCB (Benzocyclobutan) und Acrylharz, auf dem Substrat101 gebildet, welches die die erste Metallschicht211 und die zweite Metallschicht213 aufweisenden Gate-Anschlußelemente aufweist. Ein intrinsischer Halbleiter, wie beispielsweise amorphes Silizium, und ein dotierter Halbleiter, wie beispielsweise dotiertes amorphes Silizium, werden aufeinanderfolgend aufgetragen. Eine Halbleiterschicht133 und eine dotierte Halbleiterschicht135 werden durch Strukturieren des aufgetragenen intrinsischen Halbleiters und des dotierten Halbleiters unter Verwendung einer zweiten Maske gebildet. Die Halbleiterschicht133 ist über der Gate-Elektrode111 angeordnet (6 und7b ). - Chrom (Cr) oder Chromlegierung wird auf der Oberfläche des Substrates
101 einschließlich der Halbleiterschicht133 aufgetragen. Eine Sourcebusleitung123 , eine Source-Elektrode121 , eine Drain-Elektrode131 , ein Sourcepad125 und eine zweite Source-Kurzschlußleitung129b werden durch Strukturieren des aufgetragenen Chroms unter Verwendung einer dritten Maske gebildet. Eine Mehrzahl von Sourcebusleitungen123 , welche auf der Gate-Isolierschicht117 aufgetragen sind, erstrecken sich vertikal zu den Gatebusleitungen113 . Die Source-Elektrode121 , welche sich aus der Sourcebusleitung123 erstreckt, ist mit einer Seite der dotierten Halbleiterschicht verbunden (nicht gezeigt). Die Drain-Elektrode131 , welche der Source-Elektrode121 zugewandt angeordnet ist, ist mit der anderen Seite der dotierten Halbleiterschicht verbunden (nicht gezeigt). Das Sourcepad125 ist im Endbereich der Sourcebusleitung123 angeordnet. Die geradzahligen Sourcepads125 sind an die zweite Source-Kurzschlußleitung129b angeschlossen. Dementsprechend sind die geradzahligen Sourcebusleitungen123 aneinander angeschlossen, so daß das Auftreten von Leitungsunterbrechungen aufgrund elektrostatischer Aufladung vermieden wird. Obwohl die ungeradzahligen Sourcepads125 an keine Kurzschlußleitung angeschlossen sind, ist die Möglichkeit des Auftretens elektrostatischer Aufladung gering und Schäden aufgrund elektrostatischer Aufladung sind selten (6 und -
7c ) . - Eine Passivierungsschicht
137 wird durch Auftragen eines anorganischen Isoliermaterials, wie beispielsweise SiNx und SiOx, oder durch Beschichten mit einem organischen Isoliermaterial, wie BCB und Rcrylharz, auf der Oberfläche des Substrats einschließlich der Source-Elemente gebildet (Sourcebusleitung123 , Source-Elektrode121 , Drain-Elektrode131 , Sourcepad125 , zweite Source-Kurzschlußleitung129b und zweite Gate-Kurzschlußleitung119b ). Eine Source-Kontaktöffnung, 161 und eine Drain-Kontaktöffnung171 werden durch Entfernen eines Bereichs der Passivierungsschicht137 , welche das Sourcepad125 und die Drain-Elektrode131 bedeckt unter Verwendung einer vierten Maske gebildet. Eine Gate-Kurzschluß-Kontaktöffnung181 wird durch Entfernen eines Bereichs der Passivierungsschicht137 gebildet, welcher Anschlußbereiche der an die zweite Gate-Kurzschlußleitung119b angeschlossenen geradzahligen Gatepads115 bedeckt. Eine Gate-Kontaktöffnung151 und eine Kurzschlußleitung-Schneidöffnung193 werden durch Entfernen der Passivierungsschicht137 und der Gate-Isolierschicht117 gebildet, welche das Gatepad115 und umgeleitete Anschlußbereiche der ersten Gate-Kurzschlußleitung119 , welche an die geradzahligen Gatepads angeschlossen ist, bedecken. In diesem Schritt wird eine Source-Kurzschluß-Kontaktöffnung191 durch Entfernen der Passivierungsschicht137 und der Gate-Isolierschicht117 gebildet, welche einen Bereich der ersten, an die ungeradzahligen Sourcepads125 angeschlossenen Kurzschlußleitung129a bedeckt. Ein Bereich der Gate-Anschlußelemente, welcher durch die Kurzschlußleitungschneidöffnung193 freiliegt, wird bevorzugt entfernt. In anderen Worten werden die ungeradzahligen, an die erste Gate-Kurzschlußleitung119a angeschlossenen Gatepads und die geradzahligen, an die zweite Gate-Kurzschlußleitung119b angeschlossenen Gatepads mittels Schneiden der Anschlußbereiche der geradzahligen, an die erste Gate-Kurzschlußleitung angeschlossenen Gatepads115 , getrennt. - Die oben beschriebenen Anschlußbereiche werden bevorzugt unter Verwendung desselben Verfahrens wie bei der ersten bevorzugten Ausführungsform geschnitten. Die zweite Metallschicht
213 wird gleichzeitig mit dem Trockenätzen der Passivierungsschicht137 und der Gate-Isolierschicht117 entfernt. Das verbleibende Aluminium wird unter Verwendung desselben Verfahrens wie für die erste bevorzugte Ausführungsform entfernt. Nach dem Entfernen der Lichtschutzschicht, welche zum Ätzen der Passivierungsschicht137 und der Gate-Isolierschicht117 verwendet wird, wird die chemische Wirksubstanz, welche zum Entfernen der Lichtschutzschicht verwendet wird, durch Anwenden eines starken Luftstroms entfernt. Eine schwache Lauge, welche gut mit der ersten Metallschicht211 und schlecht mit der Passivierungsschicht137 reagiert, wird auf das Substrat aufgetragen. Dabei wird der Bereich der ersten Metallschicht211 , welcher durch die Kurzschlußleitungschneidöffnung193 hindurch freigelegt ist, entfernt. Beim Schneiden der geradzahligen, an die erste Gate-Kurzschlußleitung119a angeschlossenen Gatepads115 wird auch das durch die Kontaktöffnungen hindurch freigelegte Gatepad115 sowie die erste Source-Kurzschlußleitung129a , welche durch die Source-Kurzschlußöffungen191 hindurch freigelegt ist, entfernt (7d ). - Ein transparentes leitendes Material, wie beispielsweise ITO (Indiumzinnoxid) wird auf die Passivierungsschicht
137 aufgebracht. Eine Pixel-Elektrode141 , ein Gatepad-Anschluß157 und ein Sourcepad-Anschluß167 werden durch Strukturieren des ITO unter Verwendung einer fünften Maske ausgebildet. Die Pixel-Elektrode141 ist an die Drain-Elektrode131 angeschlossen, welche durch die Drain-Kontaktöffnung171 hindurch freiliegt. Der Gatepad-Anschluß157 ist an die geätzte Seite des Gatepads115 angeschlossen, welches entlang des Umrisses der Gate-Kontaktöffnung151 geätzt ist. Der Gatepad-Anschluß157 ist an die geätzte Seite der Metallschicht213 oder an die geätzte Seite der ersten Metallschicht211 des Gatepads115 angeschlossen. Einige Gatepad-Anschlüsse157 , welche an die geradzahligen Gatepads115 angeschlossen sind, sind mit den zweiten Gate-Kurzschlußleitungen199b welche durch die Gate-Kurzschlußöffnungen181 freigelegt sind, verbunden. Der Sourcepad-Anschluß167 ist an das Sourcepad125 angeschlossen, welches durch die Source-Kontaktöffnung161 hindurch freigelegt ist. Einige Sourcepad-Anschlüsse167 , welche an die ungeradzahligen Sourcepad125 angeschlossen sind, sind mit den Profilen der geätzten ersten Source-Kurzschlußleitungen129a durch die Source-Kurzschlußkontaktöffnungen191 hindurch verbunden. Die ungeradzahligen Gatepads115 sind.an die ersten Gate-Kurzschlußleitungen119a angeschlossen. Die ungeradzahligen Sourcepads125 sind an die ersten Source-Kurzschlußleitungen129a angeschlossen. Die geradzahligen Gatepads115 sind an die zweiten Gate-Kurzschlußleitungen119b angeschlossen, und die geradzahligen Sourcepads125 sind an die zweiten Source-Kurzschlußleitungen129b angeschlossen (6 und7e ). - Wie oben für die erste und zweite bevorzugte Ausführungsform beschrieben, ist der Gatepad-Anschluß
157 an die geätzte Seite der zweiten Metallschicht213 angeschlossen, welche auf die Gate-Kontaktöffnung151 ausgerichtet ist. Der Kontaktwiderstand zwischen dem Gatepad-Anschluß157 und dem Gatepad115 ist proportional zum Umfang der Kontaktöffnung. Um den Widerstand des Gatepads klein zu halten, wird bevorzugt der Umfang der Kontaktöffnung151 größer ausgebildet. Hierzu wird die Gate-Kontaktöffnung151 bevorzugt derart ausgebildet, daß sie eine Mehrzahl von kleinen Öffnungen aufweist. Die Mitte des Gatepads115 wird an einen externen Anschluß angeschlossen, um von diesem externe elektrische Signale zu empfangen. Um einen guten Kontakt mit dem externen Anschluß herzustellen, wird die Kontaktöffnung bevorzugt nicht im mittleren Bereich des Gatepads ausgebildet. Unterschiedliche Gestaltungen der Gate-Kontaktöffnung15.1 , welche eine Mehrzahl von kleinen Öffnungen über dem Gatepad aufweist und die oben beschriebenen Bedingungen erfüllt, sind aus den8a bis8c ersichtlich. - Dementsprechend haben alle an das Indium-Zinn-Oxid angeschlossenen Bereiche der Gate-Anschlußelemente, hier das Gatepad, die Anschlußbereiche der ungeradzahligen Sourcepads, welche mit der Sourcepad-Kurzschlußleitung verbunden sind, sowie Ag-Punkte, welche eine Gemeinschaftselektrode für das Gatesignal mit einer Gemeinschaftselektrode auf dem Farbfilterpaneel verbinden, bevorzugt die gleiche oben beschriebenene Struktur des Gatepads.
- Anschlußbereiche zwischen den Gate-Anschlußelementen und dem Indium-Zinn- Oxid der bevorzugten Ausführungsformen der erfindungsgemäßen LCD werden nachfolgend detailliert beschrieben. Die Beschreibung zeigt im wesentlichen das Gatepad unter Bezugnahme auf die
9a bis9c , welche Schnittansichten entlang der Linie IX-IX aus8c sind. - Da die zweite Metallschicht
213 gleichzeitig mit dem Bilden einer Gate-Kontaktöffnung151 durch Ätzen der Passivierungsschicht137 und der Gate-Isolierschicht117 geätzt wird, ist die Breite (W1) einer Isolierschicht-Kontaktöffnung151a , welche in der Gate-Isolierschicht117 ausgebildet ist, annähernd gleich der Weite (W2) einer zweiten Metallanschlußöffnung151b , welche in der zweiten Metallschicht213 ausgebildet ist. Da die erste Metallschicht211 ebenfalls entlang der zweiten Metallkontaktöffnung151b strukturiert ist, ist die Weite (W3) der ersten Metallanschlußöffnung151c im wesentlichen gleich der Weite (W2) der zweiten Metallanschlußöffnung151b . Daher ist der Gatepad-Anschluß157 an die geätzte Seite der zweiten Metallschicht213 und die geätzte Seite der ersten Metallschicht211 angeschlossen (9a ) . - Im allgemeinen ist etwas Zeit erforderlich, um das Substrat nach dem Ausbilden der Kontaktöffnungen in den Abspülraum zu transportieren und um die Lichtschutzschicht zu entfernen und eine chemische Wirksubstanz aufzubringen, welche mit der Passivierungsschicht
137 kaum reagiert und welche mit der ersten Metallschicht211 stark reagiert. Daher wird, wie aus9b ersichtlich, die erste Metallschicht211 unter der zweiten Metallschicht stärker geätzt, Indium-Zinn-Oxid, was als "Unterschneiden" bezeichnet wird. Daher ist die weite (W3) der ersten Metallanschlußöffnung153c größer als die Weite (W2) der zweiten Metallanschlußöffnung153b . In diesem Fall ist der Gatepadanschluß157 an die geätzte Seite der zweiten Metallschicht213 angeschlossen. Obwohl der Gatepad-Anschluß157 nicht an die erste Metallschicht211 angeschlossen ist, bleibt der Anschluß zwischen dem Gatepad115 und dem . - Gatepadanschluß
157 unbeeinflußt. Da die erste Metallschicht211 aus Aluminium ausgebildet wird und der Gatepad-Anschluß127 aus Indium-Zinn-Oxid ausgebildet wird, ist am Übergang zwischen dem Aluminium und dem Indium-Zinn-Oxid eine Aluminiumoxidschicht ausgebildet, welche zu einer Vergrößerung des Kontaktwiderstandes führt. Deswegen wird der Anschluß nicht davon beeinflußt, ob das Indium-Zinn-Oxid an das Aluminium angeschlossen ist. Stattdessen ist es wichtig, den Kontaktwiderstand zwischen dem Gatepad-Anschluß157 und der zweiten Metallschicht213 gering zu halten. Um dies zu erreichen, wird die Isolierschicht-Anschlußöffnung151a durch Steuern der Plasmaenergie, welche zur Zeit des Bildens der Isolierschicht-Anschlußöffnung151a und der zweiten Metallschicht-Anschlußöffnung151b verwendet wird, geschrägt ausgebildet, so daß die Weite (W1) der Isolierschicht-Anschlußöffnung151a bevorzugt größer ausgebildet ist, als die Weite (W2) der zweiten Metallanschlußöffnung151b . Daher liegt ein größerer Bereich der zweiten Metallschicht213 frei und deswegen ist der Anschlußbereich der zweiten Metallschicht213 an den Gatepad-Anschluß157 vergrößert, wodurch eine Zunahme des Kontaktwiderstandes vermieden wird. - Wie oben beschrieben, wird erfindungsgemäß eine LCD mit Gate-Anschlußelementen, welche aus einem Metall mit einem geringen Widerstand ausgebildet sind, und ein Verfahren zum Herstellen desselben, bei welchem die Anzahl der Maskierungsschritte verringert ist, geschaffen. Gate-Anschlußelemente werden durch aufeinanderfolgendes Aufbringen von Aluminium und zumindest Molybdän, Tantal, Wolfram oder Antimon ausgebildet und unter Verwendung einer einzigen Maske strukturiert. Das Zerschneiden der Kurzschlußleitung wird während der Schritte des Strukturierens der Passivierungsschicht und des Abspülens der resultierenden Oberfläche des Substrats durchgeführt. Dadurch wird die erfindungsgemäße LCD unter Verwendung von nur fünf Maskierungsschritten hergestellt, wodurch die Produktionsausbeute vergröbert ist und die Herstellungskosten und die Herstellungszeit verringert sind.
Claims (20)
- Herstellungsverfahren für eine Flüssigkristallanzeigevorrichtung mit folgenden Schritten Bilden einer Gatebusleitung (
113 ), einer Gate-Elektrode (111 ), eines Gatepads (115 ) durch aufeinanderfolgendes Aufbringen eines ersten Metalls (211 ) und eines zweiten Metalls (213 ) und durch gleichzeitiges Strukturieren des ersten Metalls (211 ) und des zweiten Metalls (213 ) unter Verwendung einer einzigen Maske, Bilden einer Gate-Isolierschicht (117 ), welche die Gatebusleitung (113 ), die Gate-Elektrode (111 ) und das Gatepad (115 ) bedeckt, Bilden einer Halbleiterschicht (133 ) über der Gate-Elektrode (111 ) sowie einer dotierten Halbleiterschicht (135 ) auf der Halbleiterschicht (133 ), Bilden einer Source-Elektrode (121 ) und einer Drain-Elektrode (131 ) auf der dotierten Halbleiterschicht (135 ) und einer Sourcebusleitung (123 ) und eines Sourcepads (125 ) auf der Gate-Isolierschicht (117 ), Bilden einer Passivierungsschicht (137 ) auf der Sourcebusleitung (123 ), der Source-Elektrode (121 ), der Drain-Elektrode (131 ) und dem Sourcepad (125 ), Bilden einer Gate-Kontaktöffnung (151 ), welche das Gatepad (115 ) freilegt, einer Drain-Kontaktöffnung (171 ), welche die Drain-Elektrode (131 ) freilegt und einer Source-Kontaktöffnung (161 ), welche das Sourcepad (125 ) freilegt, und Entfernen eines Bereichs des zweiten Metalls (213 ), welcher durch die Gate-Kontaktöffnung (151 ) hindurch freiliegt und eines Bereichs des ersten Metalls (211 ) unter dem zweiten Metall (213 ), und Bilden einer Pixel-Elektrode (141 ), welche mit der Drain-Elektrode (131 ) verbunden ist, eines Gatepad-Anschlusses (157 ), welcher mit dem Gatepad (115 ) verbunden ist, und eines Sourcepad-Anschlusses (167 ), welcher mit dem Sourcepad (125 ) verbunden ist durch Aufbringen eines leitenden Materials auf der Passivierungsschicht (137 ) und durch Strukturieren des leitenden Materials. - Herstellungsverfahren für eine Flüssigkristallanzeigevorrichtung nach Anspruch 1, wobei eine Kurzschlußleitung (
119 ), welche an alle Gatepads (115 ) angeschlossen ist, während des Schritts des Bildens des Gatepads (115 ) ausgebildet wird. - Herstellungsverfahren für eine Flüssigkristallanzeigevorrichtung nach Anspruch 2, wobei eine Kurzschlußleitung-Schneidöffnung (
193 ), welche einen Bereich der Kurzschlußleitung (119 ) freilegt, während des Schritts des Bildens der Gate-Kontaktöffnung (151 ) ausgebildet wird, und der Bereich der zweiten Metallschicht (213 ), welcher durch die Kurzschlußleitung-Schneidöffnung (193 ) hindurch freigelegt ist, sowie die erste Metallschicht (211 ) unter dem Bereich der zweiten Metallschicht (213 ), welche durch die Kurzschlußleitung-Schneidöffnung (193 ) hindurch freigelegt ist, entfernt werden. - Herstellungsverfahren für eine Flüssigkristallanzeigevorrichtung nach Anspruch 1, wobei die zweite Metallschicht (
213 ), welche durch die Gate-Kontaktöffnung (151 ) hindurch freigelegt ist, während des Schrittes des Ausbildens der Gate-Kontaktöffnung (151 ) geätzt wird, und die erste Metallschicht (213 ), welche durch die Gate-Kontaktöffnung (151 ) freigelegt ist, mittels einer chemischen Wirksubstanz während eines Abspülschrittes, welcher nach dem Schritt des Ätzens des zweiten Metalls (213 ) durchgeführt wird, entfernt wird, welche mit dem ersten Metall reagiert. - Herstellungsverfahren für eine Flüssigkristallanzeigevorrichtung nach Anspruch 4, wobei eine geätzte Seite der zweiten Metallschicht (
213 ) während des Schrittes des Ausbildens des Gatepad-Anschlusses (157 ) an den Gatepad-Anschluß (157 ) angeschlossen wird. - Herstellungsverfahren für eine Flüssigkristallanzeigevorrichtung nach Anspruch 1, wobei die Gate-Kontaktöffnung (
151 ) durch Ausbilden einer Mehrzahl von kleinen Kontaktöffnungen ausgebildet wird. - Herstellungsverfahren für eine Flüssigkristallanzeigevorrichtung nach Anspruch 6, wobei die Gate-Kontaktöffnungen (
151 ) an beiden Endbereichen des Gatepads (115 ) ausgebildet sind und die Gate-Kontaktöffnungen (151 ) nicht im mittleren Bereich des Gatepads (115 ) ausgebildet sind. - Herstellungsverfahren für eine Flüssigkristallanzeigevorrichtung mit folgenden Schritten: Bilden von Gate-Anschlußelementen (
113 ,111 ,115 ) durch Aufbringen eines ersten Metalls (211 ) und eines zweiten Metalls (213 ) sowie durch gleichzeitiges Strukturieren des ersten Metalls (211 ) und des zweiten Metalls (213 ) unter Verwendung einer einzigen Maske, Bilden einer Gate-Isolierschicht (117 ), welche die Gate-Anschlußelemente (113 ,111 ,115 ) bedeckt, und Bilden einer Kontaktöffnung (151 ), welche einen Bereich der Gate-Anschlußelemente (113 ,111 ,115 ) freilegt, durch Ätzen eines Bereiches der Isolierschicht (117 ) und aufeinanderfolgendes Entfernen des zweiten Metalls (213 ), welches durch die Kontaktöffnung (151 ) hindurch freigelegt ist, und des ersten Metalls (211 ), welches unter dem freigelegten Bereich des zweiten Metalls (213 ) angeordnet ist. - Herstellungsverfahren für eine Flüssigkristallanzeigevorrichtung nach Anspruch 8, wobei die zweite Metallschicht (
213 ), welche durch die Kontaktöffnung (151 ) hindurch freigelegt ist, während des Schrittes des Ausbildens der Kontaktöffnung (151 ) geätzt wird, und das erste Metall (211 ), welches durch die Kontaktöffnung (151 ) hindurch freigelegt ist, während eines nach dem Schritt des Ätzens des zweiten Metalls (213 ) durchgeführten Abspülschrittes mittels einer chemischen Wirksubstanz entfernt wird, welche mit dem ersten Metall (211 ) reagiert. - Herstellungsverfahren für eine Flüssigkristallanzeigevorrichtung nach Anspruch 8, wobei weiter zusätzlich eine leitende Schicht auf der Isolierschicht (
117 ) ausgebildet wird, so daß die leitende Schicht durch die Kontaktöffnung (151 ) hindurch mit der zweiten Metallschicht (213 ) verbunden wird. - Herstellungsverfahren für eine Flüssigkristallanzeigevorrichtung nach Anspruch 10, wobei eine geätzte Seite der zweiten Metallschicht (
213 ) mit der leitenden Schicht während des Schrittes des Ausbildens der leitenden Schicht verbunden wird. - Herstellungsverfahren für eine Flüssigkristallanzeigevorrichtung nach Anspruch 8, wobei die Kontaktöffnung (
151 ) durch Ausbilden mindestens einer kleinen Öffnung ausgebildet wird. - Herstellungsverfahren für eine Flüssigkristallanzeigevorrichtung nach Anspruch 12, wobei die Kontaktöffnungen an den beiden Endbereichen der Gate-Anschlußelemente (
113 ,111 ,115 ) ausgebildet sind, und in den Mittelbereichen der Gate-Anschlußelemente (113 ,111 ,115 ) keine Kontaktöffnungen ausgebildet sind. - Flüssigkristallanzeigevorrichtung, mit einem Substrat (
101 ), und einem Pad (115 ), welches aufweist ein erstes Metall (211 ) auf dem Substrat (101 ), ein zweites Metall (213 ) auf dem ersten Metall (211 ), eine Isolierschicht (117 ) auf dem zweiten Metall (213 ), eine erste Kontaktöffnung (151a ) in der Isolierschicht (117 ), eine zweite Kontaktöffnung (151b ) in der zweiten Metallschicht (213 ), welche im wesentlichen auf die erste Kontaktöffnung (151a ) ausgerichtet ist, eine dritte Kontaktöffnung (151c ) in der ersten Metallschicht (211 ), welche im wesentlichen auf die zweite Kontaktöffnung (151b ) ausgerichtet ist, und eine leitende Schicht, welche an einer geätzten Seite der zweiten Metallschicht (213 ) durch die erste Kontaktöffnung (151a ), die zweite Kontaktöffnung (151b ) und die dritte Kontaktöffnung (151c ) hindurch angeschlossen wird. - Flüssigkristallanzeigevorrichtung nach Anspruch 14, wobei die erste Kontaktöffnung (
151a ) größer als die zweite Kontaktöffnung (151b ) ausgebildet ist, so daß die leitende Schicht an die freigelegte Oberfläche des zweiten Metalls (213 ) angeschlossen wird. - Flüssigkristallanzeigevorrichtung nach Anspruch 14, wobei die zweite Kontaktöffnung (
151b ) kleiner als die dritte Kontaktöffnung (151c ) ausgebildet ist. - Flüssigkristallanzeigevorrichtung nach Anspruch 14, wobei eine Kontaktöffnung (
151a ,151b ,151c ) eine Mehrzahl von Öffnungen (151 ) aufweist. - Flüssigkristallanzeigevorrichtung nach Anspruch 17, wobei die Kontaktöffnungen (
151 ) an beiden Endbereichen des Pads (115 ) angeordnet sind und im mittleren Bereich des Pads (115 ) keine Kontaktöffnungen (151 ) ausgebildet sind. - Flüssigkristallanzeigevorrichtung nach Anspruch 14, wobei das erste Metall (
211 ) Aluminium aufweist. - Flüssigkristallanzeigevorrichtung nach Anspruch 14, wobei das zweite Metall (
213 ) zu mindest Molybdän, Tantal, Wolfram oder Antimon aufweist.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR98-5363 | 1998-02-20 | ||
KR1019980005363A KR100276442B1 (ko) | 1998-02-20 | 1998-02-20 | 액정표시장치 제조방법 및 그 제조방법에 의한 액정표시장치 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE19906815A1 DE19906815A1 (de) | 1999-09-02 |
DE19906815B4 true DE19906815B4 (de) | 2004-02-19 |
Family
ID=19533473
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19906815A Expired - Fee Related DE19906815B4 (de) | 1998-02-20 | 1999-02-18 | Flüssigkristallanzeige und Verfahren zur Herstellung derselben |
Country Status (6)
Country | Link |
---|---|
US (1) | US6172733B1 (de) |
JP (1) | JP4199357B2 (de) |
KR (1) | KR100276442B1 (de) |
DE (1) | DE19906815B4 (de) |
FR (1) | FR2775386B1 (de) |
GB (1) | GB2334619B (de) |
Families Citing this family (66)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100190041B1 (ko) * | 1995-12-28 | 1999-06-01 | 윤종용 | 액정표시장치의 제조방법 |
US6653216B1 (en) * | 1998-06-08 | 2003-11-25 | Casio Computer Co., Ltd. | Transparent electrode forming apparatus and method of fabricating active matrix substrate |
US6678017B1 (en) * | 1998-06-08 | 2004-01-13 | Casio Computer Co., Ltd. | Display panel and method of fabricating the same |
KR100280889B1 (ko) * | 1998-06-30 | 2001-02-01 | 구본준, 론 위라하디락사 | 액정 표시 장치의 패드부 제조 방법 및 그 방법에 의한 액정 표시 장치 |
EP0981066A1 (de) * | 1998-08-20 | 2000-02-23 | Gretag Imaging Ag | Lichtdichtesteuerung mittels LCD-Einrichtung |
US6255130B1 (en) * | 1998-11-19 | 2001-07-03 | Samsung Electronics Co., Ltd. | Thin film transistor array panel and a method for manufacturing the same |
JP2001053283A (ja) * | 1999-08-12 | 2001-02-23 | Semiconductor Energy Lab Co Ltd | 半導体装置及びその作製方法 |
US6387600B1 (en) * | 1999-08-25 | 2002-05-14 | Micron Technology, Inc. | Protective layer during lithography and etch |
KR100498630B1 (ko) * | 1999-09-01 | 2005-07-01 | 엘지.필립스 엘시디 주식회사 | 액정표시장치 |
US6322712B1 (en) | 1999-09-01 | 2001-11-27 | Micron Technology, Inc. | Buffer layer in flat panel display |
KR100582599B1 (ko) * | 1999-10-25 | 2006-05-23 | 엘지.필립스 엘시디 주식회사 | 액정 표시장치 제조방법 및 그 제조방법에 따른 액정표시장치 |
US6587086B1 (en) | 1999-10-26 | 2003-07-01 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device |
KR20010065038A (ko) * | 1999-12-21 | 2001-07-11 | 구본준, 론 위라하디락사 | 박막트랜지스터 및 액정표시장치용 어레이기판 제조방법 |
KR100660811B1 (ko) * | 1999-12-31 | 2006-12-26 | 엘지.필립스 엘시디 주식회사 | 액정 표시장치용 배선 형성방법 |
KR100673331B1 (ko) * | 2000-02-19 | 2007-01-23 | 엘지.필립스 엘시디 주식회사 | 액정 표시장치 제조방법 및 그 제조방법에 따른액정표시장치 |
KR100364832B1 (ko) * | 2000-05-18 | 2002-12-16 | 엘지.필립스 엘시디 주식회사 | 액정 표시장치 제조방법 |
US6930732B2 (en) * | 2000-10-11 | 2005-08-16 | Lg.Philips Lcd Co., Ltd. | Array substrate for a liquid crystal display |
KR100627649B1 (ko) * | 2000-10-30 | 2006-09-22 | 엘지.필립스 엘시디 주식회사 | 반투과 액정 표시 장치 및 그의 제조 방법 |
JP4646420B2 (ja) * | 2001-02-28 | 2011-03-09 | 三菱電機株式会社 | 薄膜トランジスタアレイ基板およびそれを用いた表示装置 |
KR100803177B1 (ko) * | 2001-05-14 | 2008-02-14 | 삼성전자주식회사 | 액정표시장치용 박막 트랜지스터 및 그 제조방법 |
KR100812137B1 (ko) * | 2001-08-22 | 2008-03-12 | 엘지.필립스 엘시디 주식회사 | 액정 표시 장치용 어레이 기판 및 그의 제조 방법 |
KR100858297B1 (ko) * | 2001-11-02 | 2008-09-11 | 삼성전자주식회사 | 반사-투과형 액정표시장치 및 그 제조 방법 |
KR100831280B1 (ko) * | 2001-12-26 | 2008-05-22 | 엘지디스플레이 주식회사 | 액정표시장치 |
KR100839150B1 (ko) * | 2002-02-06 | 2008-06-20 | 삼성전자주식회사 | 반사전극을 갖는 액정표시장치의 제조방법 |
KR100499570B1 (ko) * | 2002-09-06 | 2005-07-05 | 엘지.필립스 엘시디 주식회사 | 액정표시장치의 입력배선 형성방법 |
CN1267780C (zh) | 2002-11-11 | 2006-08-02 | Lg.飞利浦Lcd有限公司 | 用于液晶显示器的阵列基板及其制造方法 |
KR100971955B1 (ko) * | 2002-11-11 | 2010-07-23 | 엘지디스플레이 주식회사 | 액정표시장치용 어레이기판 제조방법 |
KR100904270B1 (ko) * | 2002-12-31 | 2009-06-25 | 엘지디스플레이 주식회사 | 박막 트랜지스터 어레이 기판 및 그 제조 방법 |
JP2004221234A (ja) * | 2003-01-14 | 2004-08-05 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
TW594337B (en) * | 2003-02-14 | 2004-06-21 | Quanta Display Inc | Method of forming a liquid crystal display panel |
CN1303467C (zh) * | 2003-04-11 | 2007-03-07 | 广辉电子股份有限公司 | 液晶显示面板的制作方法 |
KR100538328B1 (ko) * | 2003-06-20 | 2005-12-22 | 엘지.필립스 엘시디 주식회사 | 액정표시장치 및 그 제조방법 |
TWI366054B (en) * | 2003-06-27 | 2012-06-11 | Samsung Electronics Co Ltd | Contact structure of conductive films and thin film transistor array panel including the same |
CN1301430C (zh) * | 2003-07-01 | 2007-02-21 | 统宝光电股份有限公司 | 液晶显示器装置 |
KR101001986B1 (ko) * | 2003-10-30 | 2010-12-16 | 엘지디스플레이 주식회사 | 액정표시장치 및 그 제조방법 |
KR100560399B1 (ko) * | 2003-11-04 | 2006-03-14 | 엘지.필립스 엘시디 주식회사 | 수평 전계 인가형 박막 트랜지스터 기판 및 그 제조 방법 |
KR101002307B1 (ko) * | 2003-12-04 | 2010-12-20 | 엘지디스플레이 주식회사 | 액정표시장치와 그 제조방법 |
KR100698062B1 (ko) * | 2004-04-01 | 2007-03-23 | 엘지.필립스 엘시디 주식회사 | 액정표시소자 및 그 제조방법 |
KR100603336B1 (ko) * | 2004-04-07 | 2006-07-20 | 삼성에스디아이 주식회사 | 전계 발광 디스플레이 장치 및 이의 제조 방법 |
TWI252587B (en) * | 2004-12-14 | 2006-04-01 | Quanta Display Inc | Method for manufacturing a pixel electrode contact of a thin-film transistors liquid crystal display |
KR101107267B1 (ko) * | 2004-12-31 | 2012-01-19 | 엘지디스플레이 주식회사 | 박막 트랜지스터 기판 및 그 제조 방법과, 그를 이용한액정 패널 및 그 제조 방법 |
KR101127836B1 (ko) * | 2005-06-30 | 2012-03-21 | 엘지디스플레이 주식회사 | 박막트랜지스터 기판의 제조 방법 |
JP4020132B2 (ja) * | 2005-07-21 | 2007-12-12 | セイコーエプソン株式会社 | ディザマトリクス生成装置、ディザマトリクス生成方法、プログラムおよび画像処理装置 |
JP4921997B2 (ja) * | 2006-02-07 | 2012-04-25 | 三星電子株式会社 | 薄膜トランジスタ表示パネル及びその製造方法 |
WO2009093602A1 (ja) * | 2008-01-21 | 2009-07-30 | Nec Lcd Technologies, Ltd. | 表示装置 |
WO2009139290A1 (ja) * | 2008-05-16 | 2009-11-19 | シャープ株式会社 | アクティブマトリクス基板、表示装置、アクティブマトリクス基板の検査方法、および表示装置の検査方法 |
KR101772377B1 (ko) * | 2008-09-12 | 2017-08-29 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 표시 장치 |
KR101622978B1 (ko) * | 2008-09-19 | 2016-05-20 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체장치 |
JP5361651B2 (ja) | 2008-10-22 | 2013-12-04 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
KR102378956B1 (ko) | 2008-10-24 | 2022-03-24 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 그 제조 방법 |
CN101740631B (zh) * | 2008-11-07 | 2014-07-16 | 株式会社半导体能源研究所 | 半导体装置及该半导体装置的制造方法 |
KR101648806B1 (ko) * | 2009-07-20 | 2016-08-31 | 삼성디스플레이 주식회사 | 박막 트랜지스터 표시판 및 그 제조 방법 |
US8222090B2 (en) * | 2009-08-04 | 2012-07-17 | Fairchild Semiconductor Corporation | Modular die and mask for semiconductor processing |
KR102462043B1 (ko) * | 2009-10-16 | 2022-11-03 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
JP5848918B2 (ja) * | 2010-09-03 | 2016-01-27 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
JP5613635B2 (ja) * | 2011-07-21 | 2014-10-29 | 株式会社ジャパンディスプレイ | 表示装置 |
JP5907697B2 (ja) * | 2011-11-09 | 2016-04-26 | 三菱電機株式会社 | 配線構造及びそれを備える薄膜トランジスタアレイ基板並びに表示装置 |
KR20130105392A (ko) * | 2012-03-14 | 2013-09-25 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
KR101385244B1 (ko) * | 2012-12-28 | 2014-04-16 | 엘지디스플레이 주식회사 | 액정표시장치용 어레이 기판 및 이의 제조 방법 |
CN103928453B (zh) * | 2013-01-11 | 2016-09-28 | 北京京东方光电科技有限公司 | 一种阵列基板及其制造方法 |
CN103715138B (zh) | 2013-12-31 | 2017-01-25 | 京东方科技集团股份有限公司 | 一种阵列基板及其制造方法、显示装置 |
CN104617049B (zh) * | 2015-03-11 | 2017-06-13 | 京东方科技集团股份有限公司 | 一种阵列基板及其制作方法、显示装置 |
CN104733475A (zh) * | 2015-03-26 | 2015-06-24 | 南京中电熊猫液晶显示科技有限公司 | 一种阵列基板及其制造方法 |
CN104966674A (zh) * | 2015-07-09 | 2015-10-07 | 京东方科技集团股份有限公司 | 薄膜晶体管和阵列基板的制备方法及相关装置 |
CN205428907U (zh) * | 2016-02-17 | 2016-08-03 | 京东方科技集团股份有限公司 | 层堆叠结构、阵列基板和显示装置 |
KR102534051B1 (ko) | 2018-04-06 | 2023-05-18 | 삼성디스플레이 주식회사 | 도전층의 연결 구조 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19752649A1 (de) * | 1996-11-29 | 1998-06-04 | Lg Electronics Inc | Flüssigkristallanzeigevorrichtung und ein Verfahren zu ihrer Herstellung |
DE19758065A1 (de) * | 1996-12-30 | 1998-07-02 | Lg Electronics Inc | Flüssigkristallanzeigevorrichtung und Verfahren diese herzustellen |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5162933A (en) * | 1990-05-16 | 1992-11-10 | Nippon Telegraph And Telephone Corporation | Active matrix structure for liquid crystal display elements wherein each of the gate/data lines includes at least a molybdenum-base alloy layer containing 0.5 to 10 wt. % of chromium |
WO1992006505A1 (en) | 1990-10-05 | 1992-04-16 | General Electric Company | Thin film transistor stucture with improved source/drain contacts |
JPH04171744A (ja) * | 1990-11-02 | 1992-06-18 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
KR950010661B1 (ko) | 1992-11-07 | 1995-09-21 | 엘지전자주식회사 | 티에프티 엘씨디(tft-lcd)용 신호선 제조방법 및 구조 |
US5532853A (en) * | 1993-03-04 | 1996-07-02 | Samsung Electronics Co., Ltd. | Reparable display device matrix for repairing the electrical connection of a bonding pad to its associated signal line |
KR960016638B1 (en) * | 1993-07-20 | 1996-12-16 | Samsung Electronics Co Ltd | Active matrix liquid crystal display and its making method |
US5470790A (en) | 1994-10-17 | 1995-11-28 | Intel Corporation | Via hole profile and method of fabrication |
US5737041A (en) * | 1995-07-31 | 1998-04-07 | Image Quest Technologies, Inc. | TFT, method of making and matrix displays incorporating the TFT |
US5835177A (en) * | 1995-10-05 | 1998-11-10 | Kabushiki Kaisha Toshiba | Array substrate with bus lines takeout/terminal sections having multiple conductive layers |
JP3663261B2 (ja) * | 1995-10-05 | 2005-06-22 | 株式会社東芝 | 表示装置用アレイ基板及びその製造方法 |
DE69635239T2 (de) * | 1995-11-21 | 2006-07-06 | Samsung Electronics Co., Ltd., Suwon | Verfahren zur Herstellung einer Flüssigkristall-Anzeige |
KR0186206B1 (ko) | 1995-11-21 | 1999-05-01 | 구자홍 | 액정표시소자 및 그의 제조방법 |
KR100190041B1 (ko) * | 1995-12-28 | 1999-06-01 | 윤종용 | 액정표시장치의 제조방법 |
KR100241287B1 (ko) * | 1996-09-10 | 2000-02-01 | 구본준 | 액정표시소자 제조방법 |
KR19980032463A (ko) | 1996-10-03 | 1998-07-25 | 윌리엄비.켐플러 | 개선된 전자이주 능력을 위한 비아(via) 패드와 캡 |
KR100248123B1 (ko) | 1997-03-04 | 2000-03-15 | 구본준 | 박막트랜지스터및그의제조방법 |
KR100244447B1 (ko) | 1997-04-03 | 2000-02-01 | 구본준 | 액정 표시 장치 및 그 액정 표시 장치의 제조 방법 |
-
1998
- 1998-02-20 KR KR1019980005363A patent/KR100276442B1/ko not_active IP Right Cessation
- 1998-09-02 US US09/145,448 patent/US6172733B1/en not_active Expired - Lifetime
-
1999
- 1999-02-10 JP JP03347799A patent/JP4199357B2/ja not_active Expired - Lifetime
- 1999-02-12 GB GB9903232A patent/GB2334619B/en not_active Expired - Fee Related
- 1999-02-18 DE DE19906815A patent/DE19906815B4/de not_active Expired - Fee Related
- 1999-02-19 FR FR9902103A patent/FR2775386B1/fr not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19752649A1 (de) * | 1996-11-29 | 1998-06-04 | Lg Electronics Inc | Flüssigkristallanzeigevorrichtung und ein Verfahren zu ihrer Herstellung |
DE19758065A1 (de) * | 1996-12-30 | 1998-07-02 | Lg Electronics Inc | Flüssigkristallanzeigevorrichtung und Verfahren diese herzustellen |
Also Published As
Publication number | Publication date |
---|---|
KR100276442B1 (ko) | 2000-12-15 |
GB2334619A (en) | 1999-08-25 |
KR19990070487A (ko) | 1999-09-15 |
JP4199357B2 (ja) | 2008-12-17 |
JPH11288007A (ja) | 1999-10-19 |
FR2775386A1 (fr) | 1999-08-27 |
FR2775386B1 (fr) | 2006-03-31 |
DE19906815A1 (de) | 1999-09-02 |
GB9903232D0 (en) | 1999-04-07 |
GB2334619B (en) | 2000-12-20 |
US6172733B1 (en) | 2001-01-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE19906815B4 (de) | Flüssigkristallanzeige und Verfahren zur Herstellung derselben | |
DE19809084C2 (de) | Flüssigkristallanzeigevorrichtung und Herstellungsverfahren dafür | |
DE19839063B4 (de) | Flüssigkristallanzeigevorrichtung und Herstellungsverfahren dafür | |
DE10150432B4 (de) | Arraysubstrat für eine Flüssigkristallanzeige und Verfahren zu dessen Herstellung | |
DE19758065C2 (de) | Verfahren zur Herstellung eines aktiven Paneels für eine Flüssigkristallanzeigevorrichtung | |
DE19814676C2 (de) | Flüssigkristallanzeige und Herstellungsverfahren dafür | |
DE4318028B4 (de) | Flüssigkristallanzeigeeinrichtung und Verfahren zu deren Herstellung | |
DE19930197B4 (de) | Flüssigkristallanzeige und Verfahren zu deren Herstellung | |
DE69833717T2 (de) | Flüssigkristall-Anzeigevorrichtung mit aktiver Matrix mit querelektrischem Feld und Verfahren zu ihrer Herstellung | |
DE19811624B4 (de) | Aktives Paneel für eine LCD und Herstellungsverfahren für ein aktives Paneel einer LCD | |
DE102004015276B4 (de) | Flüssigkristallanzeige, welche zum Anlegen eines horizontalen elektrischen Feldes ausgelegt ist, und Verfahren zu deren Herstellung | |
DE4107318C2 (de) | Flüssigkristallanzeigenvorrichtung mit TFT-Matrixsubstrat | |
DE19808989B4 (de) | Dünnschichttransistor und Herstellungsverfahren dafür | |
DE69635647T2 (de) | Flüssigkristallanzeigevorrichtung | |
DE102004051624B4 (de) | Dünnschichttransistor-Substrat für eine Anzeigevorrichtung und Herstellungsverfahren desselben | |
DE19808990C2 (de) | Dünnschichttransistor und Herstellungsverfahren dafür | |
DE4424748C2 (de) | Verfahren zum Bilden von Elektroden mit niedrigem Widerstand sowie Flachtafelanzeigevorrichtung | |
DE69133246T2 (de) | Anzeigevorrichtung mit aktiver Matrix , Verfahren zu ihrer Herstellung und Verfahren zur Behandlung defekter Pixel | |
DE3714164A1 (de) | Fluessigkristallanzeige | |
DE10354866B4 (de) | Verfahren zum Herstellen einer Flüssigkristallanzeigevorrichtung | |
DE19828591A1 (de) | Flüssigkristallanzeige mit einem hohen Öffnungsverhältnis und ein Verfahren zur Herstellung derselben | |
DE102006028322A1 (de) | Flüssigkristallanzeigevorrichtung und Herstellungsverfahren | |
DE102004048723B4 (de) | Herstellverfahren für ein Dünnschichttransistorarray-Substrat | |
DE19710248C2 (de) | Flüssigkristallanzeige mit aktiver Matrix und Herstellungsverfahren dafür | |
DE3603332C2 (de) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8127 | New person/name/address of the applicant |
Owner name: LG PHILIPS LCD CO., LTD., SEOUL/SOUL, KR |
|
8364 | No opposition during term of opposition | ||
8327 | Change in the person/name/address of the patent owner |
Owner name: LG DISPLAY CO., LTD., SEOUL, KR |
|
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |