DE102004015276B4

DE102004015276B4 - Flüssigkristallanzeige, welche zum Anlegen eines horizontalen elektrischen Feldes ausgelegt ist, und Verfahren zu deren Herstellung

Info

Publication number: DE102004015276B4
Application number: DE102004015276A
Authority: DE
Inventors: Byung Chul Ahn; Byoung Ho Lim
Original assignee: LG Philips LCD Co Ltd
Current assignee: LG Display Co Ltd
Priority date: 2003-03-29
Filing date: 2004-03-29
Publication date: 2007-07-12
Anticipated expiration: 2024-03-30
Also published as: US20070263166A1; US7248323B2; CN100592172C; JP2004302466A; CN1550857A; TW200419238A; DE102004015276A1; TWI242671B; US7986380B2; US20040189919A1

Abstract

Verfahren zum Herstellen eines Dünnschichttransistor-Matrixsubstrats, das folgende Schritte aufweist:
Ausbilden einer metallischen Gateschicht auf einem Substrat (145);
Strukturieren der metallischen Gateschicht, um dadurch eine erste Gruppe leitender Strukturen, welche eine Gateleitung (102), eine Gateelektrode (108) des Dünnschichttransistors, eine zur Gateleitung parallele gemeinsame Leitung (116), eine gemeinsame Elektrode (118), einen Gateanschluss (124) und einen gemeinsamen Anschluss (136) aufweist, zu bilden;
Ausbilden einer Gateisolationsschicht (146) auf dem Substrat (145), welches die erste Gruppe leitender Strukturen aufweist;
nacheinander Ausbilden einer Halbleiterschicht und einer ersten und einer zweiten metallischen Source-/Drainschicht auf der Gateisolationsschicht (146);
Strukturieren der ersten und der zweiten metallischen Source-/Drainschicht, so dass eine zweite Gruppe leitender Strukturen gebildet wird, die eine Datenleitung (104), eine Sourceelektrode des Dünnschichttransistors, welche an die Datenleitung angeschlossen ist, eine Drainelektrode (112) des Dünnschichttransistors, welche gegenüberliegend zur Sourceelektrode angeordnet ist, eine Pixelelektrode (114) aus dem gleichen Material wie die Drainelektrode (112), welche an...

Description

Die vorliegende Erfindung betrifft eine Flüssigkristallanzeige, bei welcher ein horizontales elektrisches Feld verwendet wird, und insbesondere eine Flüssigkristallanzeige und ein Verfahren zu deren Herstellung, bei denen die Anzahl von Maskierungsprozessen verringert werden kann.
Allgemein steuern Flüssigkristallanzeigen (LCDs = „liquid crystal displays") den Lichttransmissionsfaktor von Flüssigkristallmaterial unter Verwendung eines elektrischen Feldes, um so ein Bild anzuzeigen. Die Flüssigkristallanzeigen werden je nach der Richtung des auf den Flüssigkristall wirkenden elektrischen Feldes in Ausführungen, die für ein vertikales elektrisches Feld ausgelegt sind, und Ausführungen, die für ein horizontales elektrisches Feld ausgelegt sind, klassifiziert.
Die Flüssigkristallanzeige, welche für ein vertikales elektrisches Feld ausgelegt ist, bei welcher eine auf einem oberen Substrat ausgebildete gemeinsame Elektrode und eine auf einem unteren Substrat ausgebildete Pixelelektrode so angeordnet sind, dass sie einander gegenüber liegen, steuert einen Flüssigkristall vom verdrillt nematischen Modus (TN = „twisted nematic") mittels eines vertikalen elektrischen Feldes, welches zwischen der gemeinsamen Elektrode und der Pixelelektrode ausgebildet wird. Die Flüssigkristallanzeige, welche für ein vertikales elektrisches Feld ausgelegt ist, hat den Vorteil eines großen Öffnungsverhältnisses, während sie den Nachteil eines geringen Betrachtungswinkels von etwa 90° hat.
Die Flüssigkristallanzeige, welche für ein horizontales elektrisches Feld ausgelegt ist, steuert einen Flüssigkristall vom „In-Plane"-Schaltungsmodus (nachfolgend „IPS" = „in plane switch" = „Schaltung in der gleichen Ebene") mittels eines horizontalen elektrischen Feldes zwischen der Pixelelektrode und der gemeinsamen Elektrode, welche parallel zueinander auf dem unteren Substrat ausgebildet sind. Die Flüssigkristallanzeige, welche für ein horizontales elektrisches Feld ausgelegt ist, hat den Vorteil eines großen Betrachtungswinkels von etwa 160°. Nachfolgend wird die Flüssigkristallanzeige, welche zum Anlegen eines horizontalen elektrischen Feldes ausgelegt ist, detailliert erläutert.
Die Flüssigkristallanzeige, welche für ein horizontales elektrisches Feld ausgelegt ist, weist ein Dünnschichttransistor-Matrixsubstrat (ein unteres Substrat) und ein Farbfilter-Matrixsubstrat (ein oberes Substrat), welche einander zugewandt und zusammengefügt sind, einen Abstandshalter zum Aufrechterhalten eines gleichmäßigen Zellenabstandes zwischen den beiden Substraten sowie einen Flüssigkristall auf, welcher in den von dem Abstandshalter bereitgestellten Zwischenraum eingespritzt ist.
Das Dünnschichttransistor-Matrixsubstrat weist eine Mehrzahl von Signalleitungen zum Ausbilden eines horizontalen elektrischen Feldes an eine Basis eines Pixels, eine Mehrzahl von Dünnschichttransistoren und eine Ausrichtungsschicht, an welcher der Flüssigkristall ausgerichtet wird, auf. Das Farbfilter-Matrixsubstrat weist einen Farbfilter zum Darstellen einer Farbe, eine schwarze Matrix zum Verhindern eines Lichtaustrittes und eine Ausrichtungsschicht, an welcher der Flüssigkristall ausgerichtet wird, auf.
Da bei einer solchen Flüssigkristallanzeige das Dünnschichttransistor-Matrixsubstrat einen Halbleiterprozess und eine Mehrzahl von Maskierungsprozessen erfordert, ist der Herstellungsprozess kompliziert, so dass er einen bedeutenden Faktor zur Erhöhung der Herstellungskosten des Flüssigkristallanzeigepaneels darstellt. Um dieses Problem zu lösen, ist das Dünnschichttransistor-Matrixsubstrat dahingehend weiterentwickelt worden, dass die Anzahl von Maskierungsprozessen reduziert wird. Dies wurde deshalb durchgeführt, da ein Maskierungsprozess eine Vielzahl von Prozessen, wie etwa Dünnschichtabscheidungs-, Reinigungs-, Photolithographie-, Ätz-, Photoresistabstreifungs- und Überprüfungsprozesse etc. beinhaltet. Kürzlich ist ein vierstufiger Maskierungsprozess aufgezeigt worden, bei welchem der existierende fünfstufige Maskierungsprozess, der als Standardmaskierungsprozess angewendet wird, um einen Maskierungsvorgang reduziert wird.
1 ist eine Draufsicht, in der ein für ein horizontales elektrisches Feld ausgelegtes Dünnschichttransistorsubstrat gemäß dem Stand der Technik dargestellt ist, bei dem ein vierstufiger Maskierungsprozess verwendet wird, und 2 ist eine Querschnittsansicht des Dünnschichttransistor-Matrixsubstrats entlang der Linie I-I' und II-II' in 1.
Gemäß 1 und 2 weist das Dünnschichttransistor-Matrixsubstrat, welches für ein horizontales elektrisches Feld ausgelegt ist, eine Gateleitung 2 und eine Datenleitung 4, die auf einem unteren Substrat 45 so ausgebildet sind, dass sie einander kreuzen, einen an jeder Kreuzungsstelle ausgebildeten Dünnschichttransistor 6, eine Pixelelektrode 14 und eine gemeinsame Elektrode 18, die so ausgebildet sind, dass sie das horizontale elektrische Feld in einem Pixelbereich anlegen, welcher durch den Kreuzungsabschnitt definiert ist, und eine gemeinsame Leitung 16 auf, die an die gemeinsame Elektrode 18 angeschlossen ist. Ferner weist das Dünnschichttransistor-Matrixsubstrat gemäß dem Stand der Technik einen Speicherkondensator 20, der an einem Überlappungsabschnitt zwischen der Pixelelektrode 14 und der gemeinsamen Leitung 16 ausgebildet ist, einen an die Gateleitung 2 angeschlossenen Gateanschluss 24, einen an die Datenleitung 4 angeschlossenen Datenanschluss 30 und einen an die gemeinsame Leitung 16 angeschlossenen gemeinsamen Anschluss 36 auf.
Die Gateleitung 2 liefert ein Gatesignal an die Gateelektrode 8 des Dünnschichttransistors 6. Die Datenleitung 4 liefert ein Pixelsignal an die Pixelelektrode 14 über eine Drainelektrode 12 des Dünnschichttransistors 6. Die Gateleitung 2 und die Datenleitung 4 sind so ausgebildet, dass sie einander kreuzen, wodurch sie den Pixelbereich 5 definieren.
Die gemeinsame Leitung 16 ist parallel zur Gateleitung 2 ausgebildet, wobei der Pixelbereich 5 zwischen der gemeinsamen Leitung 16 und der Gateleitung 2 angeordnet ist, so dass eine Referenzspannung zum Steuern des Flüssigkristalls an die gemeinsame Elektrode 18 angelegt wird.
Der Dünnschichttransistor 6 reagiert auf das Gatesignal der Gateleitung 2 so, dass das Pixelsignal der Datenleitung 4 auf die Pixelelektrode 14 geladen wird. Hierzu weist der Dünnschichttransistor 6 eine Gateelektrode 8, welche an die Gateleitung 2 angeschlossen ist, eine Sourceelektrode 10, welche an die Datenleitung 4 angeschlossen ist, und eine Drainelektrode 12 auf, welche an die Pixelelektrode 14 angeschlossen ist. Ferner weist der Dünnschichttransistor 6 eine aktive Schicht 48 auf, welche sich mit der Gateelektrode 8 überlappt, wobei eine Gateisolationsschicht 46 zwischen dem Dünnschichttransistor 6 und der Gateelektrode 8 angeordnet ist, und wobei ein Kanal zwischen der Sourceelektrode 10 und der Drainelektrode 12 definiert wird. Die aktive Schicht 48 ist so ausgebildet, dass sie sich mit der Datenleitung 4, einer unteren Datenanschlusselektrode 32 und einer Speicherelektrode 22 überlappt. Auf der aktiven Schicht 48 sind ferner eine ohmsche Kontaktschicht 50 zum Herstellen eines ohmschen Kontakts mit der Datenleitung 4, die Sourceelektrode 10, die Drainelektrode 12, die untere Datenanschlusselektrode 32 und die Speicherelektrode 22 ausgebildet.
Die Pixelelektrode 14, welche an die Drainelektrode 12 des Dünnschichttransistors 6 über ein sich durch eine Passivierungsschicht 52 erstreckendes erstes Kontaktloch 13 angeschlossen ist, ist in dem Pixelbereich 5 ausgebildet. Insbesondere weist die Pixelelektrode 14 einen ersten horizontalen Abschnitt 14A, welcher an die Drainelektrode 12 angeschlossen und parallel zur angrenzenden Gateleitung 2 ausgebildet ist, einen zweiten horizontalen Abschnitt 14B, welcher so ausgebildet ist, dass er sich mit der gemeinsamen Leitung 16 überlappt, und einen Fingerabschnitt 14C, der parallel zur gemeinsamen Elektrode 18 ausgebildet ist, auf.
Die gemeinsame Elektrode 18 ist an die gemeinsame Leitung 16 angeschlossen und in dem Pixelbereich 5 ausgebildet. Außerdem ist die gemeinsame Elektrode 18 parallel zu dem Fingerabschnitt 14C der Pixelelektrode 14 in dem Pixelbereich 5 ausgebildet.
Dementsprechend wird ein horizontales elektrisches Feld zwischen der Pixelelektrode 14, an welche das Pixelsignal über den Dünnschichttransistor 6 geliefert wird, und der gemeinsamen Elektrode 18, an welche die Referenzspannung über die gemeinsame Leitung 16 angelegt wird, ausgebildet. Ferner wird das horizontale elektrische Feld zwischen dem Fingerabschnitt 14C der Pixelelektrode 14 und der gemeinsamen Elektrode 18 ausgebildet. Die Flüssigkristallmoleküle, welche in der horizontalen Richtung zwischen dem Dünnschichttransistor-Matrixsubstrat und dem Farbfilter-Matrixsubstrat infolge des horizontalen elektrischen Feldes angeordnet werden, werden aufgrund der dielektrischen Anisotropie gedreht. Der Lichttransmissionsgrad für das durch den Pixelbereich 5 hindurchtretende Licht variiert je nach dem Ausmaß der Drehung der Flüssigkristallmoleküle, und es können auf diese Weise Bilder angezeigt werden.
Der Speicherkondensator 20 weist die gemeinsame Leitung 16, eine Speicherelektrode 22, welche sich mit der gemeinsamen Leitung 16 mit der Gateisolationsschicht 46 überlappt, wobei die aktive Schicht 48 und die ohmsche Kontaktschicht 50 dazwischen angeordnet sind, und eine Pixelelektrode 14 auf, welche über ein zweites Kontaktloch 21 angeschlossen ist, das sich durch die Speicherelektrode 22 und die Passivierungsschicht 52 hindurch erstreckt. Der Speicherkondensator 20 ermöglicht es, dass ein Pixelsignal, welches auf die Pixelelektrode 14 geladen ist, stabil gehalten wird, bis das nächste Pixelsignal geladen wird.
Die Gateleitung 2 ist, über den Gateanschluss 24, an einen (nicht gezeigten) Gatetreiber angeschlossen. Der Gateanschluss 24 weist eine untere Gateanschlusselektrode 26, welche sich von der Gateleitung 2 erstreckt, und eine obere Gateanschlusselektrode 28 auf, welche über ein drittes Kontaktloch 27, das sich durch die Gateisolationsschicht 46 und die Passivierungsschicht 52 hindurch erstreckt, an die untere Gateanschlusselektrode 26 angeschlossen ist.
Die Datenleitung 4 ist, über den Datenanschluss 30, an den (nicht gezeigten) Datentreiber angeschlossen. Der Datenanschluss 30 weist eine untere Datenanschlusselektrode 32, die sich von der Datenleitung 4 erstreckt, und eine obere Datenanschlusselektrode 34 auf, welche über ein viertes Kontaktloch 33, das sich durch die Passivierungsschicht 52 hindurch erstreckt, an die untere Datenanschlusselektrode 32 angeschlossen ist.
Der gemeinsamen Leitung 16 wird die Referenzspannung von einer äußeren Referenzspannungsquelle (nicht gezeigt) über den gemeinsamen Anschluss 36 zugeführt. Der gemeinsame Anschluss 36 weist eine untere Elektrode für den gemeinsamen Anschluss 38, die sich von der gemeinsamen Leitung 16 erstreckt, und eine obere Elektrode für den gemeinsamen Anschluss 40 auf, welche über ein fünftes Kontaktloch 39, das sich durch die Gateisolationsschicht 46 und die Passivierungsschicht 52 hindurch erstreckt, an die untere Elektrode für den gemeinsamen Anschluss 38 angeschlossen ist.
Ein Verfahren zum Herstellen des Dünnschichttransistorsubstrats, welches den oben genannten Aufbau aufweist und bei dem der vierstufige Maskierungsprozess verwendet wird, wird unter Bezugnahme auf 3A bis 3D detailliert beschrieben.
Gemäß 3A wird eine erste Gruppe leitender Strukturen, welche die Gateleitung 2, die Gateelektrode 8 und die untere Gateanschlusselektrode 26 aufweist, auf dem unteren Substrat 45 unter Anwendung des ersten Maskierungsprozesses ausgebildet.
Genauer werden eine erste metallische Schicht 42 und eine zweite metallische Schicht 44 aufeinanderfolgend auf dem oberen Substrat 45 mittels einer Abscheidungstechnik, wie etwa dem Sputtern, ausgebildet, um eine metallische Gateschicht mit einer Zweifach-Struktur auszubilden. Dann wird die metallische Gateschicht mittels Photolithographie und einem Ätzprozess unter Verwendung einer ersten Maske strukturiert, so dass auf diese Weise die erste Gruppe leitender Strukturen ausgebildet wird, welche die Gateleitung 2, die Gateelektrode 8, die untere Gateanschlusselektrode 26, die gemeinsame Leitung 16, die gemeinsame Elektrode 18 und die untere Elektrode für den gemeinsamen Anschluss 38 aufweist. Hierbei wird die erste metallische Schicht 42 aus einer metallischen Aluminiumverbindung gebildet, und die zweite metallische Schicht 44 wird aus Chrom (Cr) oder Molybdän (Mo) gebildet.
Gemäß 3B wird die Gateisolationsschicht 46 auf dem unteren Substrat 45 ausgebildet, welches mit der ersten Gruppe leitender Strukturen versehen ist. Ferner werden eine Gruppe von Halbleiterstrukturen, welche die aktive Schicht 48 und die ohmsche Kontaktschicht 50 aufweist, und eine zweite Gruppe leitender Strukturen, welche die Datenleitung 4, die Sourceelektrode 10, die Drainelektrode 12, die untere Datenanschlusselektrode 32 und die Speicherelektrode 22 aufweist, auf der Gateisolationsschicht 46 unter Anwendung des zweiten Maskierungsprozesses ausgebildet.
Genauer werden die Gateisolationsschicht 46, eine erste Halbleiterschicht, eine zweite Halbleiterschicht und eine metallische Datenschicht aufeinanderfolgend auf dem unteren Substrat 45, welches mit der ersten Gruppe leitender Strukturen versehen ist, mittels Abscheidungstechniken wie etwa dem Plasma-verstärkten chemischen Auf dampfverfahren (PECVD = „plasma enhanced chemical vapor deposition"), dem Sputtern etc. ausgebildet. Hierbei wird die Gateisolationsschicht 46 aus einem anorganischen isolierenden Material wie etwa Siliziumoxid (SiO_x) oder Siliziumnitrid (SiN_x) hergestellt. Die erste Halbleiterschicht wird aus amorphem Silizium, welches nicht mit Verunreinigungen dotiert ist, hergestellt, und die zweite leitende Schicht wird aus amorphem Silizium, welches mit Verunreinigungen vom N-Typ oder P-Typ dotiert ist, hergestellt. Die metallische Datenschicht wird aus Molybdän (Mo), Titan (Ti), Tantal (Ta) oder einer Molybdän-Legierung etc. hergestellt.
Dann wird eine Photoresiststruktur auf der metallischen Datenschicht mittels Photolithographie unter Anwendung eines zweiten Maskierungsprozesses ausgebildet. In diesem Falle wird eine Beugungsbelichtungsmaske, welche einen Beugungsbelichtungsabschnitt an dem Kanalabschnitt des Dünnschichttransistors aufweist, als zweite Maske verwendet, wodurch ermöglicht wird, dass die Photoresiststruktur des Kanalabschnitts eine geringere Höhe als andere Photoresiststrukturen von Abschnitten des Bereichs aufweist.
Nachfolgend wird die metallische Datenschicht mittels eines Nassätzprozesses unter Verwendung der anderen Photoresiststrukturen strukturiert, um so die Datenstruktur bereitzustellen, welche die Datenleitung 4, die Sourceelektrode 10, die mit der Sourceelektrode 10 integriert gebildete Drainelektrode 12 und die Speicherelektrode 22 aufweist.
Als nächstes werden die erste Halbleiterschicht und die zweite Halbleiterschicht zur gleichen Zeit mittels eines Trockenätzprozesses strukturiert, bei welchem die gleiche Photoresiststruktur verwendet wird, um so die ohmsche Kontaktschicht 50 und die aktive Schicht 48 bereitzustellen.
Die Photoresiststruktur, welche eine relativ geringe Höhe aufweist, wird von dem Kanalabschnitt mittels eines Veraschungsprozesses entfernt, und anschließend werden die Sourceelektrode, die Drainelektrode und die ohmsche Kontaktschicht 50 des Kanalabschnittes mittels eines Trockenätzprozesses geätzt. Folglich wird die aktive Schicht 48 des Kanalabschnittes freigelegt, so dass die Sourceelektrode 10 von der Drainelektrode 12 separiert wird.
Anschließend wird ein Überrest der Photoresiststruktur auf der zweiten Gruppe leitender Strukturen mittels eines Abstreifprozesses entfernt.
Gemäß 3C wird die Passivierungsschicht 52, welche das erste Kontaktloch 13, das zweite Kontaktloch 21, das dritte Kontaktloch 27, das vierte Kontaktloch 33 und das fünfte Kontaktloch 39 aufweist, auf der Gateisolationsschicht 46, welche mit der zweiten Gruppe leitender Strukturen versehen ist, mittels eines dritten Maskierungsprozesses ausgebildet.
Genauer wird die Passivierungsschicht 52 auf der mit der Datenstruktur versehenen Gateisolationsschicht 46 mittels einer Abscheidungstechnik wie etwa dem Plasma-verstärkten chemischen Aufdampfverfahren (PECVD = „plasma enhanced chemical vapor deposition") ausgebildet. Die Passivierungsschicht 52 wird mittels Photolithographie und einem Ätzprozess unter Verwendung der dritten Maske strukturiert, um so das erste Kontaktloch 13, das zweite Kontaktloch 21, das dritte Kontaktloch 27, das vierte Kontaktloch 33 und das fünfte Kontaktloch 39 auszubilden. Das erste Kontaktloch 13 wird in solcher Weise ausgebildet, dass es sich durch die Passivierungsschicht 52 hindurch erstreckt und die Drainelektrode 12 freilegt, wohingegen das zweite Kontaktloch 21 in solcher Weise ausgebildet wird, dass es sich durch die Passivierungsschicht 52 hindurch erstreckt und die Speicherelektrode 22 freilegt. Das dritte Kontaktloch 27 wird in solcher Weise ausgebildet, dass es sich durch die Passivierungsschicht 52 und die Gateisolationsschicht 46 hindurch erstreckt und die untere Gateanschlusselektrode 26 freilegt, wohingegen das vierte Kontaktloch 33 in solcher Weise ausgebildet wird, dass es sich durch die Passivierungsschicht 52 hindurch erstreckt und die untere Datenanschlusselektrode 32 freilegt, und das fünfte Kontaktloch 39 wird in solcher Weise ausgebildet, dass es sich durch die Passivierungsschicht 52 und die Gateisolationsschicht 46 hindurch erstreckt und die untere Elektrode für den gemeinsamen Anschluss 38 freilegt. Hierbei werden dann, wenn ein Metall mit einer hohen Trockenätzrate als Datenmetall verwendet wird, wie etwa Molybdän (Mo), das erste Kontaktloch 13, das zweite Kontaktloch 21 und das vierte Kontaktloch 33 in solcher Weise ausgebildet, dass sich diese zu der Drainelektrode 12, der Speicherelektrode 22 und der unteren Datenanschlusselektrode 32 hin erstrecken, um so deren Seite freizulegen.
Die Passivierungsschicht 52 wird, wie die Gateisolationsschicht 46, aus einem anorganischen isolierenden Material hergestellt, oder aus einem organischen isolierenden Material, welches eine geringe Dielektrizitätskonstante aufweist, wie etwa eine organische Acrylverbindung, BCB (Benzocyclobuten) oder PFCB (Perfluorcyclobutan) etc.
Gemäß 3D wird eine dritte Gruppe leitender Strukturen, welche die Pixelelektrode 14, die obere Gateanschlusselektrode 28, die obere Datenanschlusselektrode 34 und die obere Elektrode für den gemeinsamen Anschluss 40 aufweist, auf der Passivierungsschicht 52 unter Anwendung des vierten Maskierungsprozesses ausgebildet.
Genauer wird eine transparente leitende Schicht auf der Passivierungsschicht 52 mittels einer Abscheidungstechnik wie etwa dem Sputtern etc. schichtartig aufgebracht. Dann wird die transparente leitende Schicht mittels Photolithographie und einem Ätzverfahren unter Verwendung einer vierten Maske strukturiert, um so die dritte Gruppe leitender Strukturen zu bilden, welche die Pixelelektrode 14, die obere Gateanschlusselektrode 28, die obere Datenanschlusselektrode 34 und die obere Elektrode für den gemeinsamen Anschluss 40 aufweist. Die Pixelelektrode 14 ist elektrisch, über das erste Kontaktloch 13, an die Drainelektrode 12 angeschlossen, während sie über das zweite Kontaktloch 21 an die Speicherelektrode 22 angeschlossen ist. Die obere Gateanschlusselektrode 28 ist, über das dritte Kontaktloch 37, an die untere Gateanschlusselektrode 26 elektrisch angeschlossen. Die obere Datenanschlusselektrode 34 ist, über das vierte Kontaktloch 33, an die untere Datenanschlusselektrode 32 angeschlossen. Die obere Elektrode für den gemeinsamen Anschluss 40 ist, über das fünfte Kontaktloch 39, an die untere Elektrode für den gemeinsamen Anschluss 38 elektrisch angeschlossen.
Hierbei kann die transparente leitende Schicht aus Indium-Zinn-Oxid (ITO = „indium-tin-oxide"), Zinn-Oxid (TO = „tinoxide"), Indium-Zink-Oxid (IZO = „indium zinc oxide") oder Indium-Zinn-Zink-Oxid (ITZO = „indium tin zinc Oxide") hergestellt sein.
Wie oben beschrieben, wird bei dem Dünnschichttransistor-Matrixsubstrat, welches für ein horizontales elektrisches Feld ausgelegt ist, und dem Verfahren zu dessen Herstellung ein vierstufiger Maskierungsprozess angewendet, wodurch die Anzahl von Herstellungsprozessen im Vergleich zu dem fünfstufigen Maskierungsprozess reduziert wird und folglich die Herstellungskosten in diesem Umfang vermindert werden. Da allerdings der vierstufige Maskierungsprozess immer noch ein komplexer Herstellungsprozess ist und die Reduzierung der Kosten begrenzt ist, ist ein Ansatz gefordert, mittels dem der Herstellungsprozess stärker vereinfacht und die Herstellungskosten in größerem Maße reduziert werden können.
Aus dem Dokument US 2003/0 058 396 A1 ist ein Herstellungsverfahren für eine IPS-LCD-Einheit bekannt, wobei eine erste leitende Schicht auf einem Substrat gebildet und strukturiert wird, um eine Gateleitung zu bilden. Dann wird ein Dünnschichttransistor mittels eines zweiten Photoätzprozesses gebildet. Ferner werden eine Source-/Drainelektrode, eine Datenleitung, eine Verbindungselektrode und eine erste Elektrode einer Speicherkapazität durch einen dritten Photoätzprozess gebildet. Die Passivierungsschicht wird entweder durch einen vierten Photoätzprozess gebildet, oder direkt durch ein Masken-Abscheideverfahren, um Anschlusskontakte freizulegen.
US 2002/0 036 742 A1 offenbart eine Flüssigkristallanzeige, wobei ein Dünnschicht-Matrixsubstrat und eine Farbfiltermatrix zusammengefügt werden, und Flüssigkristallmaterial dazwischen eingefügt wird.
Aus dem Dokument KR 10 2000 0033515 A ist ein Herstellungsverfahren für eine IPS-LCD-Einheit bekannt, wobei drei Maskenprozesse verwendet werden. In einem ersten Maskenprozess werden eine Gateelektrode und eine gemeinsame Elektrode aus einer metallischen Doppelschichtstruktur gebildet. Durch den zweiten Maskenprozess werden eine Source-/Drainelektrode und eine ohmsche Kontaktschicht gebildet. Durch den dritten Maskenprozess wird eine aktive Schicht und Anschlusskontakte freigelegt, nachdem eine Passivierungsschicht abgeschieden wurde.
KR 10 2002 0076635 A offenbart eine Photoresiststruktur mit unterschiedlichen Höhen, die unter Verwendung einer teilweise halbdurchlässigen Maske gebildet ist.
US 2002/0054247 A1 offenbart ein weiteres Verfahren zum Herstellen eines Dünnschichttransistor-Matrixsubstrats, das 4 Maskenprozesse aufweist, wobei die Pixelelektrode über ein Kontaktloch, das durch eine Schutzschicht hindurchverläuft, mit der Drainelektrode verbunden ist.
Dementsprechend ist es ein Ziel der vorliegenden Erfindung, ein Verfahren zum Herstellen eines Dünnschichttransistor-Matrixsubstrats und eine Flüssigkristallanzeige, welche für ein horizontales elektrisches Feld ausgelegt ist, bereitzustellen, bei denen die Anzahl von Maskierungsprozessen reduziert werden kann.
Ein Verfahren zum Herstellen eines Dünnschichttransistor-Matrixsubstrats weist folgende Schritte auf: Ausbilden einer metallischen Gateschicht auf einem Substrat, Strukturieren der metallischen Gateschicht, um dadurch eine erste Gruppe leitender Strukturen, welche eine Gateleitung, eine Gateelektrode des Dünnschichttransistors, eine zur Gateleitung parallele gemeinsame Leitung, eine gemeinsame Elektrode, einen Gateanschluss und einen gemeinsamen Anschluss aufweist, zu bilden, Ausbilden einer Gateisolationsschicht auf dem Substrat, welches die erste Gruppe leitender Strukturen aufweist, nacheinander Ausbilden einer Halbleiterschicht und einer ersten und einer zweiten metallischen Source-/Drainschicht auf der Gateisolationsschicht, Strukturieren der ersten und der zweiten metallischen Source-/Drainschicht, so dass eine zweite Gruppe leitender Strukturen, die eine Datenleitung, eine Sourceelektrode des Dünnschichttransistors, welche an die Datenleitung angeschlossen ist, eine Drainleitung des Dünnschichttransistors, welche gegenüberliegend zur Sourceelektrode angeordnet ist, eine Pixelelektrode, welche an die Drainelektrode angeschlossen und parallel zur gemeinsamen Elektrode angeordnet ist, und einen Datenanschluss aufweist, gebildet wird, Abscheiden einer Photoresistschicht auf der zweiten metallischen Source-/Drainschicht und Bilden einer Photoresiststruktur, Strukturieren der Halbleiterschicht unter Verwendung der Photoresiststruktur, um dadurch eine ohmsche Kontaktschicht und eine aktive Schicht entlang der zweiten Gruppe leitender Strukturen unter Verwendung der gleichen Photoresiststruktur zu schaffen, und Ausbilden einer Passivierungsschicht auf der Gateisolationsschicht, welche die zweite Gruppe leitender Strukturen und die Halbleiterschicht darauf gebildet aufweist, und Strukturieren der Passivierungsschicht zum alleinigen Freilegen des Gateanschlusses, des Datenanschlusses und des gemeinsamen Anschlusses auf der Gateisolationsschicht.
Vorzugsweise sind sowohl die erste Gruppe leitender Strukturen als auch die zweite Gruppe leitender Strukturen so ausgebildet, dass sie eine Doppelschichtstruktur mit einer leitfähigen Hauptschicht und einer leitfähigen Hilfsschicht aufweist.
Der Schritt des Strukturierens der Passivierungsschicht weist vorzugsweise einen Schritt des Freilegens der Hilfsschichten des Gateanschlusses und des gemeinsamen Anschlusses auf.
Der Schritt des Strukturierens der Passivierungsschicht weist vorzugsweise das Ausbilden eines Kontaktloches auf, welches sich durch die Passivierungsschicht und die Gateisolationsschicht hindurch erstreckt, so dass Hilfsschichten des Gateanschlusses und des gemeinsamen Anschlusses freigelegt werden.
Der Schritt des Strukturierens der Passivierungsschicht weist vorzugsweise das Ausbilden eines Kontaktloches auf, welches sich durch die Passivierungsschicht, die Gateisolationsschicht und die Hauptschichten des Gateanschlusses und des gemeinsamen Anschlusses hindurch erstreckt, so dass Hilfsschichten des Gateanschlusses und des gemeinsamen Anschlusses freigelegt werden.
Der Schritt des Strukturierens der Passivierungsschicht weist vorzugsweise ein Freilegen einer Hilfsschicht des Datenanschlusses auf.
Der Schritt des Strukturierens der Passivierungsschicht weist vorzugsweise ein Ausbilden eines Kontaktloches auf, welches sich durch die Passivierungsschicht hindurch erstreckt, so dass eine Hilfsschicht des Datenanschlusses freigelegt wird.
Der Schritt des Strukturierens der Passivierungsschicht weist vorzugsweise ein Ausbilden eines Kontaktloches auf, welches sich durch die Passivierungsschicht und eine Hauptschicht des Datenanschlusses hindurch erstreckt, so dass eine Hilfsschicht des Datenanschlusses freigelegt wird.
Vorzugsweise weist die Hauptschicht wenigstens eines der Materialien aus der Gruppe metallische Aluminiumverbindung, Kupfer, Molybdän, Chrom oder Wolfram, als Metalle mit niedrigem elektrischen Widerstand, auf, wobei die Hilfsschicht vorzugsweise Titan aufweist.
Vorzugsweise weist der Schritt des Ausbildens der zweiten Gruppe leitender Strukturen ferner ein Ausbilden einer oberen Speicherelektrode auf, welche sich mit der gemeinsamen Leitung bei dazwischen angeordneter Gateisolationsschicht überlappt.
Das Herstellen des Dünnschichttransistor-Matrixsubstrats weist vorzugsweise ferner folgende Schritte auf: Herstellen eines Substrats; und Ausbilden einer Ätzschutzschicht auf dem Substrat.
Vorzugsweise weist die Ätzschutzschicht ein transparentes Oxidmaterial auf, welches gegen das Ätzmittel des Flußsäure (HF)-Systems beständig ist.
Die Ätzschutzschicht weist vorzugsweise TiO₂ oder Al₂O₃ auf.
Der Schritt des Strukturierens der Passivierungsschicht weist vorzugsweise folgende Schritte auf: Ausbilden eines Kontaktloches, welches sich durch die Passivierungsschicht und die leitfähige Hauptschicht hindurch erstreckt, so dass eine leitfähige Hilfsschicht des Datenanschlusses freigelegt wird, und Ausbilden eines Kontaktloches, welches sich durch die Passivierungsschicht, die Gateisolationsschicht und die leitfähige Hauptschicht hindurch erstreckt, so dass die Halbleiterschicht freigelegt wird, welche sich mit einer leitfähigen Hilfsschicht der Pixelelektrode und der Pixelelektrode überlappt.
Vorzugsweise weist der Schritt des Strukturierens der Halbleiterschicht ein Trockenätzen der Halbleiterschicht unter Verwendung einer Maske auf, wobei die Pixelelektrode als die Maske verwendet wird.
Eine Flüssigkristallanzeige, welche zum Anlegen eines horizontalen elektrischen Feldes ausgelegt ist, gemäß der vorliegenden Erfindung weist auf: ein Dünnschichttransistor-Matrixsubstrat, wobei das Dünnschichttransistor-Matrixsubstrat a) eine Gateleitung, b) eine zur Gateleitung parallele gemeinsame Leitung, c) eine Datenleitung, welche sich mit der Gateleitung und der gemeinsamen Leitung bei dazwischen angeordneter Gateisolationsschicht kreuzt, so dass ein Pixelbereich definiert wird, d) einen an jeder Kreuzungsstelle von der Gateleitung mit der Datenleitung ausgebildeten Dünnschichttransistor, e) eine in dem Pixelbereich ausgebildete und an die gemeinsame Leitung angeschlossene gemeinsame Elektrode, f) eine Pixelelektrode, welche an den Dünnschichttransistor angeschlossen und so ausgebildet ist, dass sie ein horizontales elektrisches Feld entlang der gemeinsamen Elektrode in dem Pixelbereich erzeugt, g) einen Gateanschluss, der sich von der Gateleitung erstreckt, wobei die Gateleitung wenigstens eine leitfähige Schicht aufweist, h) einen Datenanschluss, der sich von der Datenleitung erstreckt, wobei die Datenleitung wenigstens eine leitfähige Schicht aufweist, i) einen gemeinsamen Anschluss, der sich von der gemeinsamen Leitung erstreckt, wobei die gemeinsame Leitung wenigstens eine leitfähige Schicht aufweist, und j) eine Passivierungsschicht, welche den Gateanschluss, den Datenanschluss und den gemeinsamen Anschluss freilegt, aufweist; eine mit dem Dünnschichttransistor-Matrixsubstrat zusammengefügte Farbfiltermatrix, wobei Flüssigkristallmaterialien zwischen die Farbfiltermatrix und das Dünnschichttransistor-Matrixsubstrat eingefüllt sind; und eine anisotrope leitende Schicht, welche an den Gateanschluss, den Datenanschluss und den gemeinsamen Anschluss angeschlossen ist, die auf dem Dünnschichttransistor-Matrixsubstrat freigelegt sind.
Vorzugsweise weist sowohl die Gateleitung als auch die gemeinsame Leitung eine leitfähige Hauptschicht und eine leitfähige Hilfsschicht auf.
Vorzugsweise weisen sowohl der Gateanschluss als auch der gemeinsame Anschluss die leitfähige Hauptschicht und die leitfähige Hilfsschicht auf, wobei die leitfähige Hilfsschicht eine freiliegende Struktur aufweist.
Vorzugsweise weisen sowohl der Gateanschluss als auch der gemeinsame Anschluss die leitfähige Hilfsschicht auf.
Die leitfähige Hauptschicht weist vorzugsweise wenigstens eines der Materialien aus der Gruppe metallische Aluminiumverbindung, Kupfer, Molybdän, Chrom und Wolfram, als Metalle mit niedrigem elektrischen Widerstand, auf, und die leitfähige Hilfsschicht weist vorzugsweise Titan auf.
Die Datenleitung weist vorzugsweise eine leitfähige Hauptschicht und eine leitfähige Hilfsschicht auf.
Vorzugsweise weist jeder Datenanschluss die leitfähige Hauptschicht und die leitfähige Hilfsschicht auf, wobei die leitfähige Hilfsschicht eine freiliegende Struktur aufweist.
Vorzugsweise weist der Datenanschluss die leitfähige Hilfsschicht auf.
Die leitfähige Hauptschicht weist vorzugsweise wenigstens eines der Materialien aus der Gruppe metallische Aluminiumverbindung, Kupfer, Molybdän, Chrom und Wolfram, als Metalle mit niedrigem elektrischen Widerstand, auf, wobei die leitfähige Hilfsschicht vorzugsweise Titan aufweist.
Die Flüssigkristallanzeige, welche zum Anlegen eines horizontalen elektrischen Feldes ausgelegt ist, weist vorzugsweise ferner eine Ätzschutzschicht auf, um das Substrat gegen ein Ätzen zu schützen.
Die Ätzschutzschicht weist vorzugsweise ein transparentes Oxidmaterial auf, welches gegen das Ätzmittel des Flußsäure (HF)-Systems beständig ist.
Die Ätzschutzschicht weist vorzugsweise TiO₂ oder Al₂O₃ auf.
Der Dünnschichttransistor weist vorzugsweise ferner auf: eine Gatelektrode, welche an die Gateleitung angeschlossen ist; eine Sourceelektrode, welche an die Datenleitung angeschlossen ist; und eine Halbleiterschicht, welche sich mit der Gateelektrode bei dazwischen angeordneter Gateisolationsschicht überlappt, so dass ein Kanalabschnitt zwischen der Sourceelektrode und der Drainelektrode gebildet wird, wobei die Drainelektrode gegenüber der Sourceelektrode angeordnet ist.
Die Drainelektrode und die Pixelelektrode sind vorzugsweise aus einer identischen leitfähigen Schicht hergestellt.
Vorzugsweise weist die Flüssigkristallanzeige, welche zum Anlegen eines horizontalen elektrischen Feldes ausgelegt ist, ferner einen Speicherkondensator auf, wobei der Speicherkondensator eine untere Speicherelektrode, die von einem Abschnitt der gemeinsamen Leitung gebildet wird, und eine obere Speicherelektrode, die so ausgebildet wird, dass sie sich mit der unteren Speicherelektrode überlappt und die aus einer leitfähigen Schicht hergestellt ist, welche zu derjenigen der Pixelelektrode identisch ist, aufweist.
Die Halbleiterschicht ist vorzugsweise auf der Gateisolationsschicht entlang der Datenleitung, der Sourceelektrode, der Drainelektrode, der Pixelelektrode und der oberen Speicherelektrode ausgebildet.
Die Pixelelektrode weist vorzugsweise auf: einen Fingerabschnitt, welcher parallel zur gemeinsamen Elektrode ausgebildet ist, um das horizontale elektrische Feld entlang der gemeinsamen Elektrode zu erzeugen; und einen horizontalen Abschnitt, welcher an den Fingerabschnitt angeschlossen und parallel zur Gateleitung ausgebildet ist.
Die Halbleiterschicht ist vorzugsweise so ausgebildet, dass sie eine Breite aufweist, die mit der Breite des Fingerabschnitts der Pixelelektrode übereinstimmt.
Die Flüssigkristallanzeige, welche zum Anlegen eines horizontalen elektrischen Feldes ausgelegt ist, weist vorzugsweise eine Passivierungsschicht zum Freilegen des Gateanschlusses, des Datenanschlusses, des gemeinsamen Anschlusses und der Pixelelektrode auf.
Diese und andere Merkmale der Erfindung werden anhand der nachfolgenden detaillierten Beschreibung von Ausführungsformen der vorliegenden Erfindung unter Bezugnahme auf die beigefügten Abbildungen erläutert. Es zeigen:
1 eine Draufsicht, in der ein Dünnschichttransistor-Matrixsubstrat einer Flüssigkristallanzeige, welche zum Anlegen eines horizontalen elektrischen Feldes ausgelegt ist, gemäß dem Stand der Technik dargestellt ist;
2 eine Querschnittsansicht des Dünnschichttransistor-Matrixsubstrats entlang der Linien I-I' und II-II' in 1;
3A bis 3D Querschnittsansichten, in denen das in 2 gezeigte Dünnschichttransistor-Matrixsubstrat in aufeinanderfolgenden Herstellungsschritten dargestellt ist;
4 eine Draufsicht, in der ein Dünnschichttransistor-Matrixsubstrat dargestellt ist, welches zu der Flüssigkristallanzeige, welche zum Anlegen eines horizontalen elektrischen Feldes ausgelegt ist, gemäß einer ersten Ausführungsform der vorliegenden Erfindung gehört;
5 eine Querschnittsansicht des Dünnschichttransistor-Matrixsubstrats entlang der Linien III-III' und IV-IV' in 4;
6A und 6B eine Draufsicht bzw. eine Querschnittsansicht zur Erläuterung eines ersten Maskierungsprozesses, welcher zu dem Herstellungsverfahren eines Dünnschichttransistor-Matrixsubstrats gemäß einer ersten Ausführungsform der vorliegenden Erfindung gehört;
7A und 7B eine Draufsicht bzw. eine Querschnittsansicht zur Erläuterung eines zweiten Maskierungsprozesses, welcher zu dem Verfahren zur Herstellung eines Dünnschichttransistor-Matrixsubstrats gemäß der ersten Ausführungsform der vorliegenden Erfindung gehört;
8A bis 8E Querschnittsansichten zur konkreten Erläuterung des zweiten Maskierungsprozesses, welcher zu dem Verfahren zur Herstellung eines Dünnschichttransistor-Matrixsubstrats gemäß der ersten Ausführungsform der vorliegenden Erfindung gehört;
9A und 9B eine Draufsicht bzw. eine Querschnittsansicht zur Erläuterung eines dritten Maskierungsprozesses, welcher zu dem Verfahren zur Herstellung eines Dünnschichttransistor-Matrixsubstrats gemäß der ersten Ausführungsform der vorliegenden Erfindung gehört;
10 eine Querschnittsansicht, in welcher Anschlüsse einer ersten Struktur in dem Dünnschichttransistorsubstrat gemäß der ersten Ausführungsform der vorliegenden Erfindung gezeigt sind;
11 eine Querschnittsansicht, in welcher Anschlüsse einer zweiten Struktur in dem Dünnschichttransistorsubstrat gemäß der ersten Ausführungsform der vorliegenden Erfindung gezeigt sind;
12 eine Draufsicht, welche eine Flüssigkristallanzeige gemäß der ersten Ausführungsform der vorliegenden Erfindung zeigt;
13 eine Querschnittsansicht, welche die in 12 gezeigte Flüssigkristallanzeige zeigt;
14 eine Querschnittsansicht, welche ein Dünnschichttransistor-Matrixsubstrat zeigt, welches zu der Flüssigkristallanzeige, die zum Anlegen eines horizontalen elektrischen Feldes ausgelegt ist, gemäß einer zweiten Ausführungsform der vorliegenden Erfindung zeigt;
15A und 15B eine Draufsicht bzw. eine Querschnittsansicht zur Erläuterung eines ersten Maskierungsprozesses, der zu einem Verfahren zur Herstellung eines Dünnschichttransistor-Matrixsubstrats gemäß der zweiten Ausführungsform der vorliegenden Erfindung gehört;
16 eine Draufsicht, welche eine Flüssigkristallanzeige gemäß der zweiten Ausführungsform der vorliegenden Erfindung zeigt;
17 eine Querschnittsansicht, welche die in 16 gezeigte Flüssigkristallanzeige zeigt;
18 eine Draufsicht, welche ein Dünnschichttransistor-Matrixsubstrat zeigt, welches zu der Flüssigkristallanzeige, die zum Anlegen eines horizontalen elektrischen Feldes ausgelegt ist, gemäß einer dritten Ausführungsform der vorliegenden Erfindung gehört;
19 eine Querschnittsansicht des Dünnschichttransistor-Matrixsubstrats entlang der Linien V-V' und VI-VI' in 18;
20A bis 20D Querschnittsansichten zur konkreten Erläuterung des dritten Maskierungsprozesses, welcher zu dem Verfahren zur Herstellung eines Dünnschichttransistor-Matrixsubstrats gemäß der dritten Ausführungsform der vorliegenden Erfindung gehört;
21 eine Querschnittsansicht, welche eine Pixelelektrode und Anschlüsse einer ersten Struktur in dem Dünnschichttransistorsubstrat gemäß der dritten Ausführungsform der vorliegenden Erfindung zeigt;
22 eine Querschnittsansicht, welche die Pixelelektrode und Anschlüsse einer zweiten Struktur in dem Dünnschichttransistorsubstrat gemäß der dritten Ausführungsform der vorliegenden Erfindung zeigt; und
23 eine Draufsicht, welche eine Flüssigkristallanzeige gemäß der dritten Ausführungsform der vorliegenden Erfindung zeigt; und
24 eine Querschnittsansicht, welche die in 23 dargestellte Flüssigkristallanzeige zeigt.
Nachfolgend werden bevorzugte Ausführungsformen der vorliegenden Erfindung unter Bezugnahme auf 4 bis 24 detailliert beschrieben.
4 ist eine Draufsicht, welche ein Dünnschichttransistor-Matrixsubstrat einer Flüssigkristallanzeige, die zum Anlegen eines horizontalen elektrischen Feldes ausgelegt ist, gemäß einer ersten Ausführungsform der vorliegenden Erfindung zeigt, und 5 ist eine Querschnittsansicht des Dünnschichttransistor-Matrixsubstrats entlang der Linien III-III' und IV-IV' in 4.
Wie in 4 und 5 gezeigt ist, weist das Dünnschichttransistor-Matrixsubstrat eine Gateleitung 102 und eine Datenleitung 104, zwischen denen eine Gateisolationsschicht 146 ist und die auf einem unteren Substrat 145 in solcher Weise ausgebildet sind, dass sie einander kreuzen, einen Dünnschichttransistor 106, welcher an jeder Kreuzungsstelle der Gateleitung 102 und der Datenleitung 104 ausgebildet ist, eine Pixelelektrode 114 und gemeinsame Elektroden 118, welche so ausgebildet sind, dass sie das horizontale elektrische Feld in einem Pixelbereich anlegen, der durch die Überkreuzung definiert ist, sowie an die gemeinsamen Elektroden 118 angeschlossene gemeinsame Leitungen 116 auf. Ferner weist das Dünnschichttransistor-Matrixsubstrat einen Speicherkondensator 120, welcher an einem Überlappungsabschnitt zwischen einer oberen Speicherelektrode 122 und den gemeinsamen Leitungen 116 ausgebildet ist, einen Gateanschluss 124, der sich von der Gateleitung 102 erstreckt, und einen Datenanschluss 130, der sich von der Datenleitung 104 erstreckt, sowie einen gemeinsamen Anschluss 136, der sich von den gemeinsamen Leitungen 116 erstreckt, auf.
Die Gateleitung 102 zum Liefern eines Gatesignals und die Datenleitung 104 zum Liefern eines Datensignals sind so ausgebildet, dass sie einander kreuzen, so dass sie einen Pixelbereich 105 definieren.
Die gemeinsame Leitung 116, über welche eine Referenzspannung zum Steuern des Flüssigkristalls angelegt wird, ist parallel zur Gateleitung 102 ausgebildet, wobei der Pixelbereich 105 zwischen der gemeinsamen Leitung 116 und der Gateleitung 102 angeordnet ist.
Der Dünnschichttransistor 106 reagiert auf das Gatesignal der Gateleitung 102 so, dass das Pixelsignal der Datenleitung 104 geladen und in der Pixelelektrode 114 aufrecht erhalten wird. Hierzu weist der Dünnschichttransistor 106 eine Gateelektrode 108, welche an die Gateleitung 102 angeschlossen ist, eine Sourceelektrode, welche in der Datenleitung 104 vorgesehen ist, und eine Drainelektrode 112, welche an die Pixelelektrode 114 angeschlossen ist, auf. Ferner weist der Dünnschichttransistor 106 eine aktive Schicht 148 auf, welche sich mit der Gateelektrode 108 überlappt, wobei eine Gateisolationsschicht 146 hierzwischen angeordnet ist und wobei ein Kanal zwischen der Sourceelektrode und der Drainelektrode 112 definiert wird.
Die aktive Schicht 148 ist so ausgebildet, dass sie sich mit der Datenleitung 104, dem Datenanschluss 130 und einer oberen Speicherelektrode 122 überlappt. Auf der aktiven Schicht 148 ist ferner eine ohmsche Kontaktschicht 150 zum Herstellen eines ohmschen Kontakts mit der Datenleitung 104, der Drainelektrode 112, dem Datenanschluss 130 und der oberen Speicherelektrode 122 vorgesehen.
Die Pixelelektrode 114, welche integriert mit der Drainelektrode 112 des Dünnschichttransistors 106 und der oberen Speicherelektrode 122 ausgebildet ist, ist in dem Pixelbereich 105 gebildet. Insbesondere weist die Pixelelektrode 114 einen horizontalen Abschnitt 114A, welcher sich parallel zur angrenzenden Gateleitung 102 von der Drainelektrode 112 erstreckt, und einen Fingerabschnitt 114B auf, welcher sich von dem horizontalen Abschnitt 114A in vertikale Richtung erstreckt.
Die gemeinsame Elektrode 118 ist an die gemeinsame Leitung 116 angeschlossen und in dem Pixelbereich 105 ausgebildet. Genauer ist die gemeinsame Elektrode 118 parallel zu dem Fingerabschnitt 114B der Pixelelektrode 114 in dem Pixelbereich 105 ausgebildet.
Dementsprechend wird ein horizontales elektrisches Feld zwischen der Pixelelektrode 114, an welche das Pixelsignal über den Dünnschichttransistor 106 geliefert wird, und der gemeinsamen Elektrode 118, an welche die Referenzspannung über die gemeinsame Leitung 116 angelegt wird, ausgebildet. Genauer wird das horizontale elektrische Feld zwischen dem Fingerabschnitt 14B der Pixelelektrode 114 und der gemeinsamen Elektrode 118 ausgebildet. Die Flüssigkristallmoleküle, welche in der horizontalen Richtung zwischen dem Dünnschichttransistor-Matrixsubstrat und dem Farbfilter-Matrixsubstrat infolge des horizontalen elektrischen Feldes angeordnet werden, drehen sich aufgrund der dielektrischen Anisotropie. Ferner variiert der Lichttransmissionsgrad des Pixelbereichs 105 je nach Ausmaß der Drehung der Flüssigkristallmoleküle, und es können auf diese Weise Bilder dargestellt werden.
Der Speicherkondensator 120 weist die gemeinsame Leitung 116 und die obere Speicherelektrode 122, welche sich mit der gemeinsamen Leitung 116 mit der Gateisolationsschicht 146 überlappt, auf, wobei die aktive Schicht 148 und die ohmsche Kontaktschicht 150 hierzwischen angeordnet und integriert mit der Pixelelektrode 114 gebildet sind, auf. Der Speicherkondensator 120 ermöglicht es, dass ein auf die Pixelelektrode 114 geladenes Pixelsignal stabil gehalten wird, bis das nächste Pixelsignal geladen wird.
Die Gateleitung 102 ist, über den Gateanschluss 124, an einen (nicht gezeigten) Gatetreiber angeschlossen, der in einem „tape carried package" (TCP) montiert ist. Der Gateanschluss 124 erstreckt sich von der Gateleitung 102 und wird mittels eines ersten Kontaktlochs 127 freigelegt, welches sich durch die Gateisolationsschicht 146 und die Passivierungsschicht 152 erstreckt. Der Gateanschluss 124 weist eine freiliegende Struktur einer metallischen Schicht auf, die eine relativ hohe Festigkeit und Korrosionsbeständigkeit aufweist, wie etwa Titan (Ti) oder Wolfram (W), welche in der Gateleitung 102 enthalten sind. Dementsprechend tritt, obwohl der Prozess des Aneinanderfügens des Gateanschlusses 124 und des TCP wiederholt durchgeführt wird, nicht der Nachteil auf, der durch das Öffnen des Gateanschlusses 124 verursacht wird.
An die gemeinsame Leitung 116 wird die Referenzspannung von einer äußeren (nicht gezeigten) Referenzspannungsquelle über ein TCP angelegt, welches an dem gemeinsamen Anschluss 136 angebracht wird. Der gemeinsame Anschluss 136 erstreckt sich von der gemeinsamen Leitung 116 und ist mittels eines dritten Kontaktlochs 127 freigelegt, welches sich durch die Gateisolationsschicht 146 und eine Passivierungsschicht 152 hindurch erstreckt. Der gemeinsame Anschluss 136 weist eine freiliegende Struktur einer metallischen Schicht auf, die eine relativ hohe Festigkeit und Korrosionsbeständigkeit aufweist, wie etwa Titan (Ti) oder Wolfram (Wo), ähnlich zu dem Gateanschluss 124. Dementsprechend tritt, obwohl der Prozess des Aneinanderfügens des gemeinsamen Anschlusses 136 und des TCP wiederholt durchgeführt wird, nicht der Nachteil auf, welcher durch Öffnen des gemeinsamen Anschlusses 136 hervorgerufen wird.
Genauer weisen die Gateleitung 102, die Gateelektrode 108, die gemeinsame Leitung 116 und die gemeinsame Elektrode 118 einen Doppelschichtaufbau aus Metallschichten mit einer ersten Metallschicht 142 und einer zweiten Metallschicht 144 auf. Von den Metallschichten ist eine Metallschicht aus einem geeigneten Metall mit einer relativ hohen Festigkeit und Korrosionsbeständigkeit hergestellt, wie etwa Titan (Ti) oder Wolfram (W). Hingegen ist die andere Metallschicht aus einem Metall mit geringem Widerstand hergestellt, wie etwa einer metallischen Aluminiumverbindung, Molybdän (Mo) oder Kupfer (Cu), die herkömmlicherweise als Gatemetall verwendet werden.
Hierbei weisen in dem Fall, wo die erste Metallschicht 142 aus einem geeigneten Metall hergestellt ist, welches eine hohe Festigkeit und Korrosionsbeständigkeit aufweist, der Gateanschluss 124 und der gemeinsame Anschluss 138 eine freiliegende Struktur auf, in der die zweite metallische Schicht 144 eines oberen Abschnitts entfernt und die erste metallische Schicht 142 des unteren Abschnitts freigelegt ist. Anderseits weisen in dem Fall, wo die zweite metallische Schicht 144 aus einem geeigneten Metall hergestellt ist, welches eine hohe Festigkeit und Korrosionsbeständigkeit aufweist, der Gateanschluss 124 und der gemeinsame Anschluss 138 eine freiliegende Struktur auf, in welcher die zweite metallische Schicht 144 eines oberen Abschnitts freigelegt ist.
Die Datenleitung 104 ist an einen (nicht gezeigten) Datentreiber angeschlossen, der auf einem TCP über den Datenanschluss 130 befestigt ist. Der Datenanschluss 130 erstreckt sich von der Datenleitung 104 und ist mittels eines zweiten Kontaktloches 133 freigelegt, welches sich durch eine Passivierungsschicht 152 hindurch erstreckt. Der Datenanschluss 130 weist eine freiliegende Struktur der metallischen Schicht auf, welche eine relativ hohe Festigkeit und Korrosionsbeständigkeit aufweist, wie beispielsweise Titan (Ti) oder Wolfram (W), die in der Datenleitung 104 enthalten sind. Dementsprechend tritt, obwohl der Prozess des Aneinanderfügens des Datenanschlusses 130 und des TCP wiederholt durchgeführt wird, nicht der Nachteil auf, der durch das Öffnen des Datenanschlusses 130 verursacht wird.
Genauer weisen die Datenleitung 104, die Drainelektrode 112, die Pixelelektrode 114 und die obere Speicherelektrode 122 einen Doppelschicht-Aufbau von Metallschichten auf, wobei eine erste metallische Schicht 154 und eine zweite metallische Schicht 156 aufeinander gestapelt sind. Eine metallische Schicht dieser metallischen Schichten ist aus einem geeigneten Metall hergestellt, welches eine relativ hohe Festigkeit und Korrosionsbeständigkeit aufweist, wie etwa Titan (Ti) oder Wolfram (W). Hingegen ist die andere metallische Schicht aus einem Metall mit niedrigem Widerstand hergestellt, wie etwa einer metallischen Aluminiumverbindung, Molybdän (Mo) und Kupfer (Cu), die im allgemeinen als Gatemetall verwendet werden.
Hierbei weist in dem Fall, wo die erste metallische Schicht 154 aus einem geeigneten Material mit einer hohen Festigkeit und Korrosionsbeständigkeit hergestellt ist, der Datenanschluss 130 eine freiliegende Struktur auf, bei der die zweite metallische Schicht 156 eines oberen Abschnitts entfernt ist und die erste metallische Schicht 154 eines unteren Abschnitts freigelegt ist. Anderseits weist in dem Fall, wo die zweite metallische Schicht 156 aus irgendeinem Material mit einer hohen Festigkeit und einem hohen Korrosionswiderstand hergestellt ist, der Datenanschluss 130 eine freiliegende Struktur auf, in der die zweite metallische Schicht 156 eines oberen Abschnitts freigelegt ist.
6A und 6B zeigen eine Draufsicht bzw. eine Querschnittsansicht zur Erläuterung eines ersten Maskierungsprozesses, welcher zu dem Verfahren zur Herstellung des Dünnschichttransistor-Matrixsubstrats, welches zum Anlegen eines horizontalen elektrischen Feldes ausgelegt ist, gemäß der Ausführungsform der vorliegenden Erfindung gehört.
Wie in 6A und 6B gezeigt ist, wird eine erste Gruppe leitender Strukturen, welche die Gateleitung 102, die Gateelektrode 108 und den Gateanschluss 124, die gemeinsame Leitung 116, die gemeinsame Elektrode 118 und den gemeinsamen Anschluss 136 aufweist, auf dem unteren Substrat 145 unter Verwendung des ersten Maskierungsprozesses ausgebildet.
Genauer werden eine erste metallische Gateschicht 142 und eine zweite metallische Gateschicht 144 aufeinanderfolgend auf dem oberen Substrat 145 mittels eines Abscheideverfahrens, wie etwa dem Sputtern, ausgebildet, um so eine metallische Gateschicht mit einer Doppelschichtstruktur zu erzeugen. Dann werden die metallischen Gateschichten mittels Photolithographie und einem Ätzprozess unter Verwendung einer ersten Maske strukturiert, um so die erste Gruppe leitender Strukturen auszubilden, welche die Gateleitung 102, die Gateelektrode 108, den Gateanschluss 124, die gemeinsame Leitung 116, die gemeinsame Elektrode 118 und den gemeinsamen Anschluss 136 aufweist. Hierbei wird eine Schicht von der ersten metallischen Gateschicht 142 und der zweiten metallischen Gateschicht 144 aus einem geeigneten Metall hergestellt, welches eine relativ hohe Festigkeit und Korrosionsbeständigkeit aufweist, wie etwa Titan (Ti) oder Wolfram (W), während die andere metallische Schicht aus einem Metall wie einer metallischen Aluminiumverbindung, Molybdän (Mo) oder Kupfer (Cu) hergestellt wird.
7A und 7B zeigen eine Draufsicht bzw. eine Querschnittsansicht zur Erläuterung eines zweiten Maskierungsprozesses, welcher zu dem Verfahren zur Herstellung eines Dünnschichttransistor-Matrixsubstrats, welches zum Anlegen eines horizontalen elektrischen Feldes ausgelegt ist, gemäß der Ausführungsform der vorliegenden Erfindung gehört.
Zunächst wird eine Gateisolationsschicht 146 auf dem mit der ersten Gruppe leitender Strukturen versehenen unteren Substrat 145 mittels eines Abscheideverfahrens, wie etwa dem Plasma-verstärkten chemischen Aufdampfverfahren (PECVD = „plasma enhanced chemical vapor deposition") oder Sputtern ausgebildet. Die Gateisolationsschicht 146 wird aus einem anorganischen isolierenden Material wie etwa Siliziumoxid (SiO_x) oder Siliziumnitrid (SiN_x) hergestellt.
Ferner werden, wie in 7A und 7B gezeigt ist, eine Gruppe von Halbleiterstrukturen, welche eine aktive Schicht 148 und die ohmsche Kontaktschicht 150 aufweist, und die zweite Gruppe leitfähiger Strukturen, welche die Datenleitung 104, die Drainelektrode 112, die Pixelelektrode 114, den Datenanschluss 130 und die obere Speicherelektrode 122 aufweist, auf der Gateisolationsschicht 146 mittels des zweiten Maskierungsprozesses ausgebildet.
Der zweite Maskierungsprozess wird detailliert unter Bezugnahme auf 8A bis 8E erläutert.
Wie in 8A gezeigt ist, werden auf der Gateisolationsschicht 146 eine amorphe Siliziumschicht 147, eine n⁺-dotierte Schicht 149 aus amorphem Silizium, eine erste metallische Source-/Drainschicht 154 und eine zweite metallische Source-/Drainschicht 156 aufeinanderfolgend mittels Abscheidetechniken wie etwa dem Plasma-verstärkten chemischen Auf dampfverfahren (PECVD) oder dem Sputtern aufgebracht. Hierbei wird eine Schicht von der ersten metallischen Source-/Drainschicht 154 und der zweiten metallischen Source-/Drainschicht 156 aus einem geeigneten Metall hergestellt, welches eine relativ hohe Festigkeit und Korrosionsbeständigkeit aufweist, wie etwa Titan (Ti) oder Wolfram (W), wohingegen die andere metallische Schicht aus irgendeinem geeigneten Metall wie etwa einer metallischen Aluminiumverbindung, Molybdän (Mo) oder Kupfer (Cu) hergestellt wird.
Anschließend wird eine Photoresistschicht auf der zweiten metallischen Source-/Drainschicht 156 ausgebildet, und eine Photoresiststruktur 168, welche einen gestuften Abschnitt aufweist, wird mittels eines Photolithographieverfahrens unter Verwendung einer zweiten Maske 160, die für eine partielle Belichtung verwendet wird, ausgebildet, wie in 8B gezeigt ist. Die zweite Maske 160 weist ein Maskensubstrat 162, welches aus einem transparenten Material gebildet ist, einen Trennabschnitt („cut-off part") 164, der auf einem Trennbereich („cut-off region") P2 des Maskensubstrats 162 gebildet ist, und einen Beugungsbelichtungsabschnitt 166 (oder einen halbdurchlässigen Abschnitt), welcher auf einem Teilbelichtungsbereich P3 des Maskensubstrats 162 gebildet ist, auf. Hierbei wird ein Bereich, in welchem das Maskensubstrat 162 belichtet wird, ein Belichtungsbereich P1. Die Photoresistschicht wird unter Verwendung der zweiten Maske 160 wie oben beschrieben entwickelt, um so die Photoresiststruktur 168, welche einen gestuften Abschnitt in dem Trennbereich P2 und dem Teilbelichtungsbereich P3 aufweist zu bilden, in Abhängigkeit von dem Beugungsbelichtungsabschnitt 166 und dem Trennabschnitt 164 der zweiten Maske 160. Genauer weist die Photoresiststruktur 168, welche in dem Teilbelichtungsbereich P3 gebildet ist, eine zweite Höhe H2 auf, die geringer als die erste Höhe H1 der Photoresiststruktur 168 ist, welche in dem Trennbereich P2 ausgebildet ist.
Anschließend werden die erste metallische Source-/Drainschicht 154 und die zweite metallische Source-/Drainschicht 146 mittels eines Nassätzprozesses unter Verwendung der Photoresiststruktur 168 strukturiert, so dass die zweite Gruppe leitfähiger Strukturen, welche die Datenleitung 104, die an die Datenleitung 104 angeschlossene Drainelektrode 112, die Pixelelektrode, die obere Speicherelektrode 122 und den Datenanschluss 130 aufweist, wie in 8C gezeigt gebildet wird.
Ferner werden die Schicht 149 aus n⁺-dotiertem amorphen Silizium und die amorphe Siliziumschicht 147 mittels eines Trockenätzprozesses unter Verwendung der Photoresiststruktur 160 strukturiert, um so die ohmsche Kontaktschicht 150 und die aktive Schicht 148 entlang der zweiten Gruppe leitfähiger Strukturen bereitzustellen. Als nächstes wird die Photoresiststruktur 168, welche mit einer zweiten Höhe H2 in dem Teilbelichtungsbereich P3 gebildet ist, mittels eines Veraschungsprozesses unter Verwendung eines Sauerstoff (O₂)-Plasmas entfernt, wie in 8D gezeigt ist, wohingegen die Photoresiststruktur 168, die mit der ersten Höhe H1 in dem Trennbereich P2 ausgebildet ist, eine geringere Höhe aufweist. Der mittels des Ätzprozesses unter Verwendung der Photoresiststruktur 168 erhaltene Teilbelichtungsbereich P3, d.h. die erste metallische Source-/Drainschicht 154 und die zweite metallische Source-/Drainschicht 156, die an dem Kanalabschnitt des Dünnschichttransistors gebildet sind, werden entfernt. Beispielsweise wird für den Fall, dass die zweite metallische Source-/Drainschicht 156 aus Molybdän (Mo) und die erste metallische Source-/Drainschicht 154 aus Titan (Ti) hergestellt ist, die zweite metallische Source-/Drainschicht 156 in dem Kanalabschnitt mittels eines Trockenätzprozesses entfernt, und die erste metallische Source-/Drainschicht 154 wird mittels eines Nassätzprozesses in dem Kanalabschnitt entfernt. Im Gegensatz dazu wird für den Fall, dass die zweite metallische Source-/Drainschicht 156 aus Titan (Ti) und die erste metallische Source-/Drainschicht 154 aus Molybdän (Mo) hergestellt wird, die zweite metallische Source-/Drainschicht 156 mittels eines Nassätzprozesses in dem Kanalabschnitt entfernt, und die erste metallische Source-/Drainschicht 144 wird mittels eines Trockenätzprozesses in dem Kanalabschnitt entfernt. Dementsprechend wird die Drainelektrode 112 von der Datenleitung 104, einschließlich der Sourceelektrode, separiert. Anschließend wird die ohmsche Kontaktschicht 150 mittels eines Trockenätzprozesses unter Verwendung der Photoresiststruktur 168 entfernt, um hierdurch die aktive Schicht 148 freizulegen. Ferner wird die auf der zweiten Gruppe leitfähiger Strukturen verbliebene Photoresiststruktur 168 mittels eines Abstreifprozesses entfernt, wie in 8E gezeigt ist.
9A und 9B zeigen eine Draufsicht bzw. eine Querschnittsansicht zur Erläuterung eines dritten Maskierungsprozesses, welcher zu dem Verfahren zur Herstellung eines Dünnschichttransistor-Matrixsubstrats gemäß der Ausführungsform der vorliegenden Erfindung gehört.
Die Passivierungsschicht 152, welche ein erstes Kontaktloch 127, ein zweites Kontaktloch 133 und ein drittes Kontaktloch 139 aufweist, wird mittels des dritten Maskierungsprozesses auf der Gateisolationsschicht 146 ausgebildet, welche mit der Halbleiterstruktur und der metallischen Source-/Drain-Struktur gestapelt ist, wie in 9A und 9B gezeigt ist.
Insbesondere wird die Passivierungsschicht 152 mittels einer Abscheidetechnik, wie etwa dem Plasma-verstärkten chemischen Aufdampfverfahren (PECVD) auf der Gateisolationsschicht 146 ausgebildet, wo die Halbleiterstruktur gestapelt ist. Die Passivierungsschicht 152 ist, wie die Gateisolationsschicht 146, aus einem anorganischen Material oder einem organischen Material, welches eine geringe Dielektrizitätskonstante aufweist, etwa eine organische Acrylverbindung, BCB (Benzocyclobuten) oder PFCB (Perfluorcyclobutan), etc. hergestellt. Nachfolgend wird die Passivierungsschicht 152 mittels Photolithographie und des Ätzprozesses unter Verwendung der dritten Maske strukturiert, um so das erste Kontaktloch 127, das zweite Kontaktloch 133 und das dritte Kontaktloch 139 zu bilden. Das erste Kontaktloch 127 ist in solcher Weise ausgebildet, dass es sich durch die Passivierungsschicht 152 und die Gateisolationsschicht 146 erstreckt und den Gateanschluss 124 freilegt, das zweite Kontaktloch 133 ist in solcher Weise ausgebildet, dass es sich durch die Passivierungsschicht 152 hindurch erstreckt und den Datenanschluss 130 freilegt, und das dritte Kontaktloch 139 ist in solcher Weise ausgebildet, dass es sich durch die Passivierungsschicht 152 und die Gateisolationsschicht 146 hindurch erstreckt und den gemeinsamen Anschluss 136 freilegt. Der freigelegte Gateanschluss 124, der Datenanschluss 130 und der gemeinsame Anschluss 136 weisen eine freiliegende Struktur eines Metalls auf, welches eine hohe Festigkeit und Korrosionsbeständigkeit aufweist. In diesem Falle weisen der Gateanschluss 124, der Datenanschluss 130 und der gemeinsame Anschluss 136 zwei Strukturen auf, wie in 10 und 11 gezeigt ist.
Beispielsweise sind für den Fall, dass die erste metallische Gateschicht 142 eines unteren Abschnitts aus Titan (Ti) und die zweite metallische Gateschicht 144 eines oberen Abschnitts aus Molybdän (Mo) hergestellt ist, der Gateanschluss 124 und der gemeinsame Anschluss 136 nur aus der ersten metallischen Gateschicht 142 des unteren Abschnitts gebildet, wie in 10 gezeigt ist. Dies ist darauf zurückzuführen, dass die zweite metallische Gateschicht 144 des oberen Abschnitts für den Ätzprozess entfernt wird, welcher zur Ausbildung des ersten Kontaktlochs 127 und des dritten Kontaktlochs 139 angewandt wird.
Im Gegensatz dazu weisen für den Fall, dass die erste metallische Gateschicht 142 des unteren Abschnitts aus Molybdän (Mo) und die zweite metallische Gateschicht 144 des oberen Abschnitts aus Titan (Ti) hergestellt sind, der Gateanschluss 124 und der gemeinsame Anschluss 136 eine Doppelschichtstruktur aus metallischen Schichten auf, bei der die erste metallische Gateschicht 142 und die zweite metallische Gateschicht 144 aufeinadergestapelt sind, wie in 11 gezeigt ist. Außerdem weisen der Gateanschluss 124 und der gemeinsame Anschluss 136 eine freiliegende Struktur der metallischen Gateschicht 144 des oberen Abschnitts infolge der Verwendung des ersten Kontaktlochs 127 und des dritten Kontaktlochs 139 auf.
Ferner ist für den Fall, dass die erste metallische Source-/Drainschicht 154 des unteren Abschnitts aus Titan (Ti) und die zweite metallische Source-/Drainschicht 156 des oberen Abschnitts aus Molybdän (Mo) hergestellt ist, der Datenanschluss 130 nur aus der ersten metallischen Source-/Drainschicht 154 des unteren Abschnitts gebildet, wie in 10 gezeigt ist. Dies ist darauf zurückzuführen, dass die zweite metallische Source-/Drainschicht 156 für den Ätzprozess entfernt wird, welcher zur Ausbildung des zweiten Kontaktlochs 133 angewandt wird.
Im Gegensatz dazu weist für den Fall, dass die erste metallische Source-/Drainschicht 154 des unteren Abschnitts aus Molybdän (Mo) hergestellt ist und die zweite metallische Source-/Drainschicht 156 aus Titan (Ti) hergestellt ist, der Datenanschluss 130 eine Doppelschichtstruktur aus metallischen Schichten auf, bei der die erste metallische Source-/Drainschicht 154 und die zweite metallische Source-/Drainschicht 156 aufeinandergestapelt sind, wie in 11 gezeigt ist. Außerdem weist der Datenanschluss 130 eine freiliegende Struktur der metallischen Source-/Drainschicht 156 des oberen Abschnitts infolge der Verwendung des zweiten Kontaktlochs 133 auf.
Wie oben beschrieben wurde, wird gemäß der ersten Ausführungsform der Erfindung das Dünnschichttransistor-Matrixsubstrat, welches zum Anlegen eines horizontalen elektrischen Feldes ausgelegt ist, und bei dem Verfahren zu dessen Herstellung gemäß der ersten Ausführungsform der vorliegenden Erfindung die Pixelelektrode 114 unter Verwendung eines Metalls, welches zu dem der Drainelektrode 112 identisch ist, ausgebildet. Ferner wird für den gemeinsamen Anschluss 136 ein beliebiges geeignetes Metall von hoher Festigkeit und Korrosionsbeständigkeit verwendet, um den Nachteil einer Öffnung des gemeinsamen Anschlusses ungeachtet des wiederholten Prozesses des Anbringens des TCP zu verhindern. Dementsprechend ist eine transparente leitfähige Schicht gemäß der vorliegenden Erfindung abkömmlich, d.h. der Vorgang, welcher den Abscheideprozess und den Strukturierungsprozess für den transparenten leitfähigen Film aufweist, ist unnötig, was zur Reduzierung um einen Maskierungsprozess führt. Mit anderen Worten wird das Dünnschichttransistor-Matrixsubstrat, welches zum Anlegen eines horizontalen elektrischen Feldes ausgelegt ist, gemäß der vorliegenden Erfindung unter Verwendung eines dreistufigen Maskierungsprozesses ausgebildet.
Anschließend werden das so fertiggestellte Dünnschichttransistor-Matrixsubstrat und ein oberes Substrat einer Farbfiltermatrix 202, welches mittels eines anderen Prozesses hergestellt wurde, unter Verwendung eines Dichtmittels 204 zusammengefügt, und ein (nicht gezeigter) Flüssigkristall wird zwischen diese eingespritzt, um auf diese Weise ein Flüssigkristallpaneel herzustellen, wie in 12 und 13 gezeigt ist. In diesem Falle wird das obere Substrat 200 so angefügt, dass es nicht dort mit einem Anschlussbereich überlappt, wo der Gateanschluss 124, der Datenanschluss 130 und der gemeinsame Anschluss 136 auf dem Dünnschichttransistor-Matrixsubstrat gebildet sind.
Anschließend werden TCPs 170 und 180, auf denen Ansteuerungs-ICs befestigt sind, an einem Anschlussbereich des Dünnschichttransistor-Matrixsubstrats unter Verwendung einer anisotropen leitfähigen Schicht (ACF = „anisotropic conductive film"), welche eine leitfähige Kugel 184 aufweist, aneinandergefügt. Dementsprechend wird jeder der Ausgangsanschlüsse 174, 176 und 178, die auf dem ICP 170 und 180 ausgebildet sind, elektrisch an den Gateanschluss 124, den Datenanschluss 130 bzw. den gemeinsamen Anschluss 136 mittels der leitfähigen Kugel 184 des ACF 182 angeschlossen. Genauer wird ein erster TCP-Anschluss 174, welcher auf einer Basisschicht 172 des Gate-TCPs 170 ausgebildet ist, elektrisch an den Gateanschluss 124 angeschlossen, ein zweiter TCP-Anschluss 176, welcher auf einer Basisschicht 172 des Daten-TCPs 180 ausgebildet ist, wird elektrisch an den Datenanschluss 130 angeschlossen, und ein dritter TCP-Anschluss 178, welcher auf einer Basisschicht 172 des Daten-TCPs 180 ausgebildet ist, wird elektrisch über die erste metallische Gateschicht 142 des gemeinsamen Anschlusses 136 und die ACF 182 angeschlossen. In diesem Falle weisen der Gateanschluss 124, der Datenanschluss 130 und der gemeinsame Anschluss 136 einen Aufbau auf, bei dem eine metallische Schicht von hoher Festigkeit und Korrosionsbeständigkeit freigelegt wird, so dass der mit einer Öffnung der Anschlüsse verbundene Nachteil selbst dann nicht auftritt, wenn die Prozesse der Anfügung der TCPs 170 und 180 wiederholt durchgeführt werden.
14 zeigt eine Draufsicht eines Dünnschichttransistor-Matrixsubstrats, welches zu der Flüssigkristallanzeige, die zum Anlegen eines horizontalen elektrischen Feldes ausgelegt ist, gemäß einer zweiten Ausführungsform der vorliegenden Erfindung gehört.
Wie in 14 gezeigt ist, weist das Dünnschichttransistor-Matrixsubstrat Elemente auf, die zu denen des in 4 und 5 gezeigten Dünnschichttransistor-Matrixsubstrats identisch sind, bis auf eine Ätzschutzschicht 143, die zum Schutz des unteren Substrats 145 vor einem Ätzmittel dient, welches zum Ätzen der ersten metallischen Gateschicht 142 und der zweiten metallischen Gateschicht 144 verwendet wird. Dementsprechend wird zur einfachen Darstellung auf eine detaillierte Beschreibung der identischen Elemente verzichtet.
Die erste metallische Gateschicht 142 oder die zweite metallische Gateschicht 144 des Dünnschichttransistor-Matrixsubstrats gemäß der zweiten Ausführungsform der vorliegenden Erfindung werden aus einem geeigneten Metall von hoher Festigkeit und Korrosionsbeständigkeit, wie etwa Titan (Ti) und Wolfram (W) hergestellt. In diesem Falle weist ein zur Strukturierung der metallischen Schicht verwendetes Ätzmittel ein System mit etwa 0,5 % Flußsäure (HF) auf. Die Ätzschutzschicht 143 wird auf dem unteren Substrat 145 ausgebildet, um das untere Substrat 145, welches aus einem Glasmaterial gebildet ist, gegen ein Überätzen durch das Ätzmittel des Flußsäure (HF)-Systems zu schützen. Die Ätzschutzschicht 143 ist aus einem transparenten Oxid-Material wie etwa TiO₂ oder Al₂O₃ hergestellt, welche beständig gegen das Ätzmittel des Flußsäure (HF)-Systems sind.
Andererseits weist ein Verfahren zur Herstellung des Dünnschichttransistorsubstrats gemäß der zweiten Ausführungsform der vorliegenden Erfindung im Vergleich zu dem Verfahren zur Herstellung des Dünnschichttransistors gemäß der ersten Ausführungsform der vorliegenden Erfindung ferner den Schritt des Ausbildens einer Ätzschutzschicht auf. Hierbei stimmen der zweite Maskierungsprozess und der dritte Maskierungsprozess mit den oben beschriebenen überein, weshalb auf deren detaillierte Beschreibung verzichtet wird.
15A und 15B zeigen eine Draufsicht bzw. eine Querschnittsansicht zur Erläuterung eines ersten Maskierungsprozesses, welcher zu einem Verfahren zur Herstellung eines Dünnschichttransistor-Matrixsubstrats, welches zum Anlegen eines horizontalen elektrischen Feldes ausgelegt ist, gemäß der zweiten Ausführungsform der vorliegenden Erfindung gehört.
Wie in 15A und 15B gezeigt ist, wird die Ätzschutzschicht 143 auf dem unteren Substrat ausgebildet, und eine erste Gruppe leitfähiger Strukturen, welche die Gateleitung 102, die Gateleitungselektrode 108, den Gateanschluss 124, die gemeinsame Leitung 116, die gemeinsame Elektrode 118 und den gemeinsamen Anschluss 136 aufweist, wird auf der Ätzschutzschicht 143 mittels des ersten Maskierungsprozesses ausgebildet.
Genauer wird die Ätzschutzschicht 143 auf dem unteren Substrat 145 mittels einer Abscheidetechnik, wie etwa dem Sputtern etc. ausgebildet. Die Ätzschutzschicht 143 wird aus einem transparenten Oxidmaterial, wie etwa TiO₂ oder Al₂O₃, hergestellt, welches beständig gegen das Ätzmittels des Flußsäure (HF)-Systems ist.
Anschließend werden die erste metallische Gateschicht 142 und die zweite metallische Gateschicht 144 aufeinanderfolgend mittels einer Abscheidetechnik, wie etwa dem Sputtern, auf dem unteren Substrat 145 mit der Ätzschutzschicht 143 abgeschieden, um so eine metallische Gateschicht mit einer Doppelschichtstruktur auszubilden. Dann wird die metallische Gateschicht mittels Photolithographie und einem Ätzprozess unter Verwendung der ersten Maske strukturiert, um so die erste Gruppe leitfähiger Strukturen bereitzustellen, welche die Gateleitung 102, die Gateelektrode 108, den Gateanschluss 124, die gemeinsame Leitung 116, die gemeinsame Elektrode 118 und den gemeinsamen Anschluss 136 aufweist. Eine metallische Gateschicht von der ersten metallischen Gateschicht 142 und der zweiten metallischen Gateschicht 144 wird aus irgendeinem Material von relativ hoher Festigkeit und Korrosionsbeständigkeit, wie etwa Titan (Ti) oder Wolfram (W), hergestellt, wohingegen die andere metallische Gateschicht aus irgendeinem geeigneten Metall wie etwa einer Aluminium (Al)-basierenden metallischen Verbindung, Molybdän (Mo) oder Kupfer (Cu) hergestellt wird.
Hierbei dient für den Fall, dass das Ätzmittel des Flußsäure (HF)-Systems zur Strukturierung der metallischen Gateschicht verwendet wird, die das Metall mit relativ hoher Festigkeit und Korrosionsbeständigkeit aufweist, die Ätzschutzschicht 143 zum Schutz des unteren Substrats 145 gegen das Ätzmittel des Flußsäure (HF)-Systems. Dementsprechend ist es möglich, das untere Substrat 145 gegen ein Über-Ätzen durch das Ätzmittel des Flusesäure (HF)-Systems zu schützen.
Andererseits werden das Dünnschichttransistor-Matrixsubstrat, welches mittels des dreistufigen Maskierungsprozesses fertiggestellt ist, und ein oberes Substrat der Farbfiltermatrix 202, welches mittels eines anderen Prozesses hergestellt ist, unter Verwendung eines Dichtmittels 204 zusammengefügt, wie in 16 und 17 gezeigt ist, und dann wird ein (nicht gezeigter) Flüssigkristall dazwischen eingespritzt, um so ein Flüssigkristallpaneel herzustellen. In diesem Falle wird das obere Substrat so angefügt, dass es sich dort nicht mit einem Anschlussbereich überlappt, wo der Gateanschluss 124, der Datenanschluss 130 und der gemeinsame Anschluss 136 auf dem Dünnschichttransistor-Matrixsubstrat ausgebildet sind.
Anschließend werden die TCPs 170 und 180, auf denen Ansteuerungs-ICs befestigt sind, unter Verwendung einer anisotropen leitfähigen Schicht 182 (ACF), welche eine leitfähige Kugel 184 aufweist, an einem Anschlussbereich des Dünnschichttransistor-Matrixsubstrats angebracht. Dementsprechend werden Ausgangsanschlüsse 174, 176 und 178, die auf den TCPs 170 und 180 ausgebildet sind, elektrisch an den Gateanschluss 124, den Datenanschluss 130 bzw. den gemeinsamen Anschluss 136 über die leitfähige Kugel 184 des ACF 182 angeschlossen. Genauer wird ein erster TCP-Anschluss 174, der auf einer Basisschicht 172 des Gate-TCP 170 ausgebildet ist, elektrisch an den Gateanschluss 124 angeschlossen, ein zweiter TCP-Anschluss 176, der auf der Basisschicht 172 des Daten-TCP 180 ausgebildet ist, wird elektrisch an den Datenanschluss 130 angeschlossen, und ein dritter TCP-Anschluss 178, der auf der Basisschicht 172 des Daten-TCP 180 ausgebildet ist, wird elektrisch an den gemeinsamen Anschluss 142 und die ACF 182 angeschlossen. In diesem Falle weisen der Gateanschluss 124, der Datenanschluss 130 und der gemeinsame Anschluss 136 einen Aufbau auf, bei dem eine metallische Schicht mit einer hohen Festigkeit und Korrosionsbeständigkeit freigelegt ist, wie in 10 und 11 gezeigt ist. Dementsprechend tritt, obwohl der Prozess des Anfügens der TCPs wiederholt durchgeführt wird, nicht der durch das Öffnen des Anschlusses verursachte Nachteil auf.
18 zeigt eine Draufsicht eines Dünnschichttransistor-Matrixsubstrats, welches zum Anlegen eines horizontalen elektrischen Feldes ausgelegt ist, gemäß einer dritten Ausführungsform der vorliegenden Erfindung, und 19 zeigt eine Querschnittsansicht des Dünnschichttransistor-Matrixsubstrats entlang der Linien V-V' und VI-VI' in 18.
Wie in 18 und 19 gezeigt ist, weist das Dünnschichttransistor-Matrixsubstrat Elemente auf, die mit denjenigen des in 4 und 5 gezeigten Dünnschichttransistor-Matrixsubstrats übereinstimmen, außer das ein Fingerabschnitt der Pixelelektrode und eine Halbleiterschicht so ausgebildet sind, dass sie die gleiche Breite aufweisen. Dementsprechend wird zur einfachen Darstellung auf die detaillierte Beschreibung identischer Elemente verzichtet.
In dem Dünnschichttransistor gemäß der dritten Ausführungsform der vorliegenden Erfindung wird eine Pixelelektrode 114 so ausgebildet, dass sie eine Breite aufweist, die zur Breite der Halbleiterstruktur identisch ist, welche eine aktive Schicht 148 und eine ohmsche Kontaktschicht 150 aufweist, die mit der Pixelelektrode 114 überlappt. Genauer sind ein Fingerabschnitt 114B der Pixelelektrode 114 und die sich mit dem Fingerabschnitt überlappenden Halbleiterstrukturen 148 und 150 mit der gleichen Breite ausgebildet. Dies dient dazu, die Abnahme des Öffnungsbereichs, welcher zwischen dem Fingerabschnitt 114B der Pixelelektrode und der gemeinsamen Elektrode 118 angeordnet ist, mittels der Halbleiterstrukturen 148 und 150 für den Fall zu verhindern, dass die Halbleiterstrukturen 148 und 150 in dem unteren Abschnitt des Fingerabschnitts 114B der Pixelelektrode breiter sind als der Fingerabschnitt 114B.
Andererseits weist ein Verfahren zur Herstellung des Dünnschichttransistorsubstrats gemäß der dritten Ausführungsform der vorliegenden Erfindung im Vergleich zu dem Verfahren zur Herstellung des Dünnschichttransistors gemäß der oben beschriebenen ersten Ausführungsform der vorliegenden Erfindung ferner den Schritt des Ätzens der Halbleiterstruktur unter Verwendung der Pixelelektrode als Maske auf, so dass der Fingerabschnitt der Pixelelektrode und die Halbleiterstrukturen vollständig überlappt werden. Dementsprechend stimmen der erste Maskierungsprozess und der zweite Maskierungsprozess mit den oben beschriebenen überein, so dass auf deren detaillierte Beschreibung verzichtet wird.
20A bis 20D zeigen eine Draufsicht bzw. eine Querschnittsansicht zur Erläuterung eines dritten Maskierungsprozesses, welcher zu einem Verfahren zur Herstellung eines Dünnschichttransistor-Matrixsubstrats, welches zum Anlegen eines horizontalen elektrischen Feldes ausgelegt ist, gemäß der dritten Ausführungsform der vorliegenden Erfindung gehört.
Wie in 20A gezeigt ist, wird eine Passivierungsschicht 152 mittels einer Abscheidetechnik wie etwa dem Plasma verstärkten chemischen Aufdampfverfahren (PECVD) auf der Gateisolationsschicht 146 ausgebildet, wo die Halbleiterstruktur und eine metallische Source-/Drain-Struktur aufeinandergestapelt sind. Die Passivierungsschicht 152 ist aus einen anorganischen Material hergestellt, welches mit dem der Gateisolationsschicht 146 übereinstimmt, oder aus einem organischen Material, welches eine geringe Dielektrizitätskonstante aufweist, wie etwa eine organische Acrylverbindung, BCB (Benzocyclobuten) oder PFCB (Perfluorcyclobutan). Anschließend wird eine Photoresistschicht vollständig auf der Passivierungsschicht 152 ausgebildet und dann eine dritte Maske 210 auf der Oberseite des unteren Substrats 145 angeordnet wie in 20B gezeigt ist. Die dritte Maske 210 weist ein Maskensubstrat 214 auf, welches aus einem transparenten Material gebildet ist, und einen Trennabschnitt 212, welcher in einem Trennbereich P2 des Maskensubstrats 214 gebildet ist. Hierbei wird ein freigelegter Bereich des Maskensubstrats 214 ein Belichtungsbereich P1. Die Photoresistschicht wird unter Verwendung der dritten Maske 210 freigelegt und entwickelt, so dass die Photoresiststruktur 216 in dem Trennbereich P2 ausgebildet wird, welcher dem Trennabschnitt 212 der dritten Maske 210 entspricht. Die Passivierungsschicht 152 wird mittels des Ätzprozesses unter Verwendung der Photoresiststruktur 216 strukturiert, um so ein erstes Kontaktloch 127, ein zweites Kontaktloch 133, ein drittes Kontaktloch 139 und ein Durchgangsloch 220 auszubilden, wie in 20C gezeigt ist.
Das erste Kontaktloch 127 wird in solcher Weise ausgebildet, dass es sich durch die Passivierungsschicht 152 und die Gateisolationsschicht 146 hindurch erstreckt und einen Gateanschluss 124 freilegt, das zweite Kontaktloch 133 wird in solcher Weise ausgebildet, dass es sich durch die Passivierungsschicht 152 hindurch erstreckt und einen Datenanschluss 130 freilegt, und das dritte Kontaktloch 139 wird in solcher Weise ausgebildet, dass es sich durch die Passivierungsschicht 152 und die Gateisolationsschicht 146 hindurch erstreckt und einen gemeinsamen Anschluss 136 freilegt. Der freigelegte Gateanschluss 124, der Datenanschluss 130 und der gemeinsame Anschluss 136 weisen eine Struktur auf, in der eine metallische Schicht mit hoher Festigkeit und Korrosionsbeständigkeit freigelegt wird.
Das Durchgangsloch 220 erstreckt sich durch die Passivierungsschicht 152 und die Gateisolationsschicht 146, welche mit einer Pixelelektrode 114 mit einer ersten Breite d1 überlappt, und die Pixelelektrode 114, und legt die Gateisolationsschicht 146 frei, und die Halbleiterstruktur weist eine ohmsche Kontaktschicht 150 und eine aktive Schicht 148 auf, welche eine zweite Breite d2 aufweist, die größer als die der Pixelelektrode 114 ist. Zu diesem Zeitpunkt beträgt die Breite d2 der freigelegten Halbleiterstrukturen 148 und 150 beispielsweise etwa 6 μm ∼ 6,5 μm, und die Breite d1 der Pixelelektrode beträgt etwa 3 μm ∼ 3,5 μm.
Anschließend werden die Halbleiterstrukturen 148 und 150 trocken geätzt, wobei die freigelegte Pixelelektrode 114 als Maske verwendet wird, so dass die Pixelelektrode 114 und die Halbleiterstrukturen 148 und 150 eine erste Breite aufweisen, welche miteinander übereinstimmen, und sich vollständig überlappen, wie in 20D gezeigt ist. Beispielsweise beträgt die Breite der Pixelelektrode 114 und der Halbleiterstrukturen 148 und 150, welche sich vollständig überlappen, etwa 3 μm.
Anderseits weisen der freigelegte Gateanschluss 124, der Datenanschluss 130, der gemeinsame Anschluss 136 und die Pixelelektrode 114 zwei Strukturen infolge des dritten Maskierungsprozesses auf, wie in 21 und 22 gezeigt ist.
Beispielsweise sind für den Fall, dass die erste metallische Gateschicht 142 des unteren Abschnitts aus Titan (Ti) und eine zweite metallische Gateschicht 144 aus Molybdän (Mo) hergestellt ist, der Gateanschluss 124 und der gemeinsame Anschluss 136 nur aus der ersten metallischen Gateschicht 142 des unteren Abschnitts gebildet, wie in 21 gezeigt ist. Dies ist darauf zurückzuführen, dass die zweite metallische Gateschicht 144 für die Ätzprozesse zur Ausbildung des ersten Kontaktlochs 127 und des dritten Kontaktlochs 139 entfernt wird.
Im Gegensatz dazu weisen für den Fall, dass die erste metallische Gateschicht 142 des unteren Abschnitts aus Molybdän (Mo) und die zweite metallische Gateschicht 144 des oberen Abschnitts aus Titan (Ti) hergestellt sind, der Gateanschluss 124 und der gemeinsame Anschluss 136 die Zweifachschichtstruktur von metallischen Schichten auf, wobei die erste metallische Gateschicht 142 und die zweite metallische Gateschicht 144 aufeinandergestapelt sind, wie in 22 gezeigt ist. Außerdem weisen der Gateanschluss 124 und der gemeinsame Anschluss 136 eine Struktur auf, bei der die zweite metallische Gateschicht 144 des oberen Abschnitts mittels des ersten Kontaktloches 127 und des dritten Kontaktloches 139 freigelegt ist.
Ferner sind für den Fall, dass die erste metallische Source-/Drainschicht 154 des unteren Abschnitts aus Titan (Ti) hergestellt ist und die zweite metallische Source- /Drainschicht 156 des oberen Abschnitts aus Molybdän (Mo) hergestellt ist, der Datenanschluss 130 und die Pixelelektrode 114 nur aus der ersten metallischen Source-/Drainschicht 154 des unteren Abschnitts gebildet, wie in 21 gezeigt ist. Dies ist darauf zurückzuführen, dass die zweite metallische Source-/Drainschicht 156 für den Ätzprozess zur Ausbildung des zweiten Kontaktloches 133 entfernt wird.
Im Gegensatz dazu weisen für den Fall, dass die erste metallische Source-/Drainschicht 154 des unteren Abschnitts aus Molybdän (Mo) und die zweite metallische Source-/Drainschicht 156 aus Titan (Ti) hergestellt sind, der Datenanschluss 130 und die Pixelelektrode 114 den Doppelschichtaufbau von metallischen Schichten auf, wobei die erste metallische Source-/Drainschicht 154 und die zweite metallische Source-/Drainschicht 156 aufeinandergestapelt sind, wie in 22 gezeigt ist. Außerdem weist der Datenanschluss 130 einen Aufbau auf, bei dem die zweite metallische Source-/Drainschicht 156 des oberen Abschnitts mittels des zweiten Kontaktlochs 133 freigelegt ist, während die Pixelelektrode 114 einen Aufbau aufweist, bei dem die zweite metallische Source-/Drainschicht 156 des oberen Abschnitts mittels des Durchgangsloches 220 freigelegt ist.
Wie oben beschrieben wurde, ist in dem Dünnschichttransistor-Matrixsubstrat, welches zum Anlegen eines horizontalen elektrischen Feldes ausgelegt ist, und dem Verfahren zu dessen Herstellung gemäß der vorliegenden Erfindung die Pixelelektrode 114 aus einem Metall ausgebildet, welches zu dem der Drainelektrode 112 identisch ist. Ferner überlappen sich die Pixelelektrode 114 und die Halbleiterstrukturen 148 und 150 vollständig, um so eine Verschlechterung des Öffnungsverhältnisses mittels der Halbleiterstrukturen 148 und 150 zu verhindern.
Ferner sind der Gateanschluss 124, der Datenanschluss 130 und der gemeinsame Anschluss 136 aus beliebigen Metallen, welche eine hohe Festigkeit und Korrosionsbeständigkeit aufweisen, hergestellt, wodurch der Nachteil verhindert wird, welcher durch das Öffnen bei dem wiederholten Anbringungsprozess des TCP verursacht wird. Dementsprechend ist eine transparente leitfähige Schicht bei der vorliegenden Erfindung nicht erforderlich, d. h. Prozesse zum Abscheiden und Strukturieren einer transparenten leitfähigen Schicht sind nicht erforderlich, wodurch eine Reduzierung um einen Maskierungsprozess stattfindet. Mit anderen Worten wird das Dünnschichttransistor-Matrixsubstrat, welches zum Anlegen eines horizontalen elektrischen Feldes ausgelegt ist, gemäß der vorliegenden Erfindung unter Verwendung des dreistufigen Maskierungsprozesses realisiert.
Das fertiggestellte Dünnschichttransistor-Matrixsubstrat und ein oberes Substrat 207 einer Farbfiltermatrix 272, welches mittels eines anderen Prozesses hergestellt ist, werden mittels eines Dichtmittels 204 zusammengefügt, und anschließend wird ein (nicht gezeigter) Flüssigkristall dazwischen eingespritzt, um so ein Flüssigkristallpaneel herzustellen, wie in 23 und 24 gezeigt ist. In diesem Falle wird das obere Substrat 270 so angefügt, dass es sich nicht mit einem Anschlussbereich überlappt, wo der Gateanschluss 124, der Datenanschluss 130 und der gemeinsame Anschluss 136 auf dem Dünnschichttransistor-Matrixsubstrat gebildet sind.
Anschließend werden die TCPs 170 und 180, an denen Ansteuerungs-ICs befestigt sind, mittels einer anisotropen leitfähigen Schicht 182 (ACF), welche eine leitfähige Kugel 184 an einem Anschlussbereich des Dünnschichttransistor-Matrixsubstrats aufweist, aneinander gefügt. Dementsprechend werden die Ausgangsanschlüsse 174, 176 und 178, die an den TCPs 170 und 180 ausgebildet sind, elektrisch an den Gateanschluss 124, den Datenanschluss 130 bzw. den gemeinsamen Anschluss 136 über die leitfähige Kugel 184 der ACF 182 angeschlossen. Genauer wird ein erster TCP-Anschluss 174, welcher auf einer Basisschicht 172 des Gate-TCP 170 ausgebildet ist, elektrisch an den Gateanschluss 124 angeschlossen, ein zweiter TCP-Anschluss 176, welcher auf der Basisschicht 172 des Daten-TCPs 180 ausgebildet ist, wird elektrisch an den Datenanschluss 130 angeschlossen, und ein dritter TCP-Anschluss 178, welcher auf der Basisschicht 172 des Daten-TCP 180 ausgebildet ist, wird elektrisch über die erste metallische Gateschicht 142 des gemeinsamen Anschlusses 136 und die ACF 182 angeschlossen. In diesem Falle weisen der Gateanschluss 124, der Datenanschluss 130 und der gemeinsame Anschluss 136 eine Struktur auf, bei der eine metallische Schicht mit einer hohen Festigkeit und Korrosionsbeständigkeit freigelegt wird, so dass der Nachteil, welcher durch das Öffnen des Anschlusses hervorgerufen wird, selbst dann verhindert wird, wenn der Prozess des Anbringens der TCPs 170 und 180 wiederholt durchgeführt wird.
Wie oben beschrieben wurde, wird in dem Dünnschichttransistor-Matrixsubstrat, welches zum Anlegen eines horizontalen elektrischen Feldes ausgelegt ist, und dem Verfahren zu dessen Herstellung gemäß der vorliegenden Erfindung die Pixelelektrode aus einem Metall gebildet, welches identisch zur Drainelektrode ist, und die Anschlüsse weisen eine solche Struktur auf, dass eine metallische Schicht mit hoher Festigkeit und Korrosionsbeständigkeit freigelegt wird, um den Nachteil, welcher durch das Öffnen hervorgerufen wird, zu verhindern, und werden an das TCP über die ACF angeschlossen. Dementsprechend ist die transparente leitfähige Schicht in dem Dünnschichttransistor-Matrixsubstrat, welches zum Anlegen eines horizontalen elektrischen Feldes ausgelegt ist, und dem Verfahren zu dessen Herstellung gemäß der vorliegenden Erfindung nicht erforderlich, d.h. Prozesse zur Abscheidung und Strukturierung der transparenten leitfähigen Schicht sind nicht erforderlich, wodurch eine Reduzierung um einen Maskenprozess stattfindet.
Ferner ist es gemäß dem Dünnschichttransistor-Matrixsubstrat, welches zum Anlegen eines horizontalen elektrischen Feldes ausgelegt ist, und dem Verfahren zu dessen Herstellung gemäß der vorliegenden Erfindung unter Verwendung der Ätzschutzschicht zum Schutz des Substrats möglich, zu verhindern, dass das Substrat von einem Ätzmittel des Flußsäure (HF)-Systems beschädigt wird, welches angewandt wird, um eine metallische Schicht mit hoher Festigkeit und Korrosionsbeständigkeit zu strukturieren.
Ferner überlappt sich das Dünnschichttransistor-Matrixsubstrat, welches zum Anlegen eines horizontalen elektrischen Feldes ausgelegt ist, gemäß der vorliegenden Erfindung vollständig mit dem Fingerabschnitt der Pixelelektrode und der Halbleiterstruktur, welcher an dem unteren Abschnitt angeordnet ist. Dementsprechend ist es bei dem Dünnschichttransistor-Matrixsubstrat, welches zum Anlegen eines horizontalen elektrischen Feldes ausgelegt ist, gemäß der vorliegenden Erfindung möglich, die Verschlechterung des Öffnungsverhältnisses dadurch zu verhindern, dass die Halbleiterstruktur die Breite des Fingerabschnitts der Pixelelektrode aufweist.
Im Ergebnis ist es gemäß dem Dünnschichttransistor-Matrixsubstrat, welches zum Anlegen eines horizontalen elektrischen Feldes ausgelegt ist, und dem Verfahren zu dessen Herstellung gemäß der vorliegenden Erfindung möglich, das Dünnschichttransistor-Matrixsubstrat unter Verwendung des dreistufigen Maskierungsprozesses herzustellen und daher den Aufbau und die Prozesse des Dünnschichttransistor-Matrixsubstrats zu vereinfachen, um die Herstellungskosten zu reduzieren und die Herstellungsausbeute zu verbessern.
Obwohl die vorliegende Erfindung anhand der in den beigefügten Abbildungen gezeigten Ausführungsformen beschrieben wurde, versteht es sich für den Fachmann, dass die Erfindung nicht auf diese Ausführungsformen beschränkt ist, sondern diverse Änderungen oder Modifikationen möglich sind, ohne vom Grundgedanken der Erfindung abzuweichen. Dementsprechend ist die Reichweite der Erfindung nur durch die beigefügten Ansprüche und ihre Äquivalente bestimmt.

Claims

Verfahren zum Herstellen eines Dünnschichttransistor-Matrixsubstrats, das folgende Schritte aufweist: Ausbilden einer metallischen Gateschicht auf einem Substrat (145); Strukturieren der metallischen Gateschicht, um dadurch eine erste Gruppe leitender Strukturen, welche eine Gateleitung (102), eine Gateelektrode (108) des Dünnschichttransistors, eine zur Gateleitung parallele gemeinsame Leitung (116), eine gemeinsame Elektrode (118), einen Gateanschluss (124) und einen gemeinsamen Anschluss (136) aufweist, zu bilden; Ausbilden einer Gateisolationsschicht (146) auf dem Substrat (145), welches die erste Gruppe leitender Strukturen aufweist; nacheinander Ausbilden einer Halbleiterschicht und einer ersten und einer zweiten metallischen Source-/Drainschicht auf der Gateisolationsschicht (146); Strukturieren der ersten und der zweiten metallischen Source-/Drainschicht, so dass eine zweite Gruppe leitender Strukturen gebildet wird, die eine Datenleitung (104), eine Sourceelektrode des Dünnschichttransistors, welche an die Datenleitung angeschlossen ist, eine Drainelektrode (112) des Dünnschichttransistors, welche gegenüberliegend zur Sourceelektrode angeordnet ist, eine Pixelelektrode (114) aus dem gleichen Material wie die Drainelektrode (112), welche an die Drainelektrode (112) angeschlossen und parallel zur gemeinsamen Elektrode (118) angeordnet ist, und einen Datenanschluss (130) aufweist; Abscheiden einer Photoresistschicht auf der zweiten metallischen Source-/Drainschicht und Bilden einer Photoresiststruktur; Strukturieren der Halbleiterschicht unter Verwendung der Photoresiststruktur, um dadurch eine ohmsche Kontaktschicht (150) und eine aktive Schicht (148) entlang der zweiten Gruppe leitender Strukturen zu schaffen; und Ausbilden einer Passivierungsschicht (152) auf der Gateisolationsschicht (146), welche die zweite Gruppe leitender Strukturen und die Halbleiterschicht aufweist; und Strukturieren der Passivierungsschicht (152) zum alleinigen Freilegen des Gateanschlusses (124), des Datenanschlusses (130) und des gemeinsamen Anschlusses (136) auf der Gateisolationsschicht (146).
Verfahren nach Anspruch 1, wobei sowohl die erste Gruppe leitender Strukturen als auch die zweite Gruppe leitender Strukturen so ausgebildet sind, dass sie eine Doppelschichtstruktur mit einer leitfähigen Hauptschicht und einer leitfähigen Hilfsschicht aufweist.
Verfahren nach Anspruch 2, wobei der Schritt des Strukturierens der Passivierungsschicht einen Schritt des Freilegens der Hilfsschichten des Gateanschlusses (124) und des gemeinsamen Anschlusses (136) aufweist.
Verfahren nach Anspruch 2, wobei der Schritt des Strukturierens der Passivierungsschicht das Ausbilden eines Kontaktloches (127) aufweist, welches sich durch die Passivierungsschicht (152) und die Gateisolationsschicht (146) hindurch erstreckt, so dass Hilfsschichten des Gateanschlusses (124) und des gemeinsamen Anschlusses (136) freigelegt werden.
Verfahren nach Anspruch 2, wobei der Schritt des Strukturierens der Passivierungsschicht das Ausbilden eines Kontaktloches (127) aufweist, welches sich durch die Passivierungsschicht (152), die Gateisolationsschicht (146) und die Hauptschichten des Gateanschlusses (124) und des gemeinsamen Anschlusses (136) hindurch erstreckt, so dass Hilfsschichten des Gateanschlusses (124) und des gemeinsamen Anschlusses (136) freigelegt werden.
Verfahren nach Anspruch 2, wobei der Schritt des Strukturierens der Passivierungsschicht ein Freilegen einer Hilfsschicht des Datenanschlusses (130) aufweist.
Verfahren nach Anspruch 2, wobei der Schritt des Strukturierens der Passivierungsschicht ein Ausbilden eines Kontaktloches (133) aufweist, welches sich durch die Passivierungsschicht (152) hindurch erstreckt, so dass eine Hilfsschicht des Datenanschlusses (130) freigelegt wird.
Verfahren nach Anspruch 2, wobei der Schritt des Strukturierens der Passivierungsschicht ein Ausbilden eines Kontaktloches (133) aufweist, welches sich durch die Passivierungsschicht (152) und eine Hauptschicht des Datenanschlusses (130) hindurch erstreckt, so dass eine Hilfsschicht des Datenanschlusses (130) freigelegt wird.
Verfahren nach Anspruch 2, wobei die Hauptschicht wenigstens eines der Materialien aus der Gruppe metallische Aluminiumverbindung, Kupfer, Molybdän, Chrom oder Wolfram, als Metalle mit niedrigem elektrischen Widerstand, aufweist, und wobei die Hilfsschicht Titan aufweist.
Verfahren nach Anspruch 1, wobei der Schritt des Ausbildens der zweiten Gruppe leitender Strukturen ferner ein Ausbilden einer oberen Speicherelektrode (122) aufweist, welche sich mit der gemeinsamen Leitung (116) bei dazwischen angeordneter Gateisolationsschicht (146) überlappt.
Verfahren nach Anspruch 1, das ferner folgenden Schritt aufweist: Ausbilden einer Ätzschutzschicht (143) auf dem Substrat (145).
Verfahren nach Anspruch 11, wobei die Ätzschutzschicht (143) ein transparentes Oxidmaterial aufweist, welches gegen das Ätzmittel des Flußsäure (HF)-Systems beständig ist.
Verfahren nach Anspruch 12, wobei die Ätzschutzschicht (143) TiO₂ oder Al₂O₃ aufweist.
Verfahren nach Anspruch 2, wobei der Schritt des Strukturierens der Passivierungsschicht (152) folgende Schritte aufweist: Ausbilden eines Kontaktloches (133), welches sich durch die Passivierungsschicht (152) und die leitfähige Hauptschicht hindurch erstreckt, so dass eine leitfähige Hilfsschicht des Datenanschlusses (130) freigelegt wird, und Ausbilden eines Kontaktloches (127), welches sich durch die Passivierungsschicht (152), die Gateisolationsschicht (146) und die leitfähige Hauptschicht hindurch erstreckt, so dass die Halbleiterschicht freigelegt wird, welche sich mit einer leitfähigen Hilfsschicht der Pixelelektrode und der Pixelelektrode (114) überlappt.
Verfahren nach Anspruch 14, wobei der Schritt des Strukturierens der Halbleiterschicht ein Trockenätzen der Halbleiterschicht unter Verwendung einer Maske aufweist, wobei die Pixelelektrode (114) als die Maske verwendet wird.
Flüssigkristallanzeige, welche zum Anlegen eines horizontalen elektrischen Feldes ausgelegt ist, mit: einem Dünnschichttransistor-Matrixsubstrat, wobei das Dünnschichttransistor-Matrixsubstrat a) eine Gateleitung (102), b) eine zur Gateleitung parallele gemeinsame Leitung (116), c) eine Datenleitung (104), welche sich mit der Gateleitung und der gemeinsamen Leitung bei dazwischen angeordneter Gateisolationsschicht (146) kreuzt, so dass ein Pixelbereich definiert wird, d) einen an jeder Kreuzungsstelle von der Gateleitung (102) mit der Datenleitung (104) ausgebildeten Dünnschichttransistor (106) mit einer Drainelektrode (112), e) eine in dem Pixelbereich ausgebildete und an die gemeinsame Leitung (116) angeschlossene gemeinsame Elektrode (118), f) eine Pixelelektrode (114) aus dem gleichen Material wie die Drainelektrode (112), welche an den Dünnschichttransistor (106) angeschlossen und so ausgebildet ist, dass sie ein horizontales elektrisches Feld entlang der gemeinsamen Elektrode (118) in dem Pixelbereich erzeugt, g) einen Gateanschluss (124), der sich von der Gateleitung (102) erstreckt, wobei die Gateleitung (102) wenigstens eine leitfähige Schicht aufweist, h) einen Datenanschluss (130), der sich von der Datenleitung (104) erstreckt, wobei die Datenleitung (104) wenigstens eine leitfähige Schicht aufweist, i) einen gemeinsamen Anschluss (136), der sich von der gemeinsamen Leitung (116) erstreckt, wobei die gemeinsame Leitung (116) wenigstens eine leitfähige Schicht aufweist, und j) eine Passivierungsschicht (152), welche nur den Gateanschluss (124), den Datenanschluss (130) und den gemeinsamen Anschluss (136) freilegt, aufweist; einer mit dem Dünnschichttransistor-Matrixsubstrat zusammengefügten Farbfiltermatrix (202), wobei Flüssigkristallmaterialien zwischen die Farbfiltermatrix (202) und das Dünnschichttransistor-Matrixsubstrat eingefüllt sind; und eine anisotrope leitende ACF Schicht (182), welche an den Gateanschluss (124), den Datenanschluss (130) und den gemeinsamen Anschluss (136) angeschlossen ist, die auf dem Dünnschichttransistor-Matrixsubstrat freigelegt sind.
Flüssigkristallanzeige nach Anspruch 16, wobei sowohl die Gateleitung (102) als auch die gemeinsame Leitung (116) eine leitfähige Hauptschicht und eine leitfähige Hilfsschicht aufweist.
Flüssigkristallanzeige nach Anspruch 17, wobei sowohl der Gateanschluss (124) als auch der gemeinsame Anschluss (136) die leitfähige Hauptschicht und die leitfähige Hilfsschicht aufweisen, wobei die leitfähige Hilfsschicht eine freiliegende Struktur aufweist.
Flüssigkristallanzeige nach Anspruch 17, wobei sowohl der Gateanschluss (124) als auch der gemeinsame Anschluss (136) die leitfähige Hilfsschicht aufweisen.
Flüssigkristallanzeige nach einem der Ansprüche 17 bis 19, wobei die leitfähige Hauptschicht wenigstens eines der Materialien aus der Gruppe metallische Aluminiumverbindung, Kupfer, Molybdän, Chrom und Wolfram, als Metalle mit niedrigem elektrischen Widerstand, aufweist, und wobei die leitfähige Hilfsschicht Titan aufweist.
Flüssigkristallanzeige nach einem der Ansprüche 16 bis 20, wobei die Datenleitung (104) eine leitfähige Hauptschicht und eine leitfähige Hilfsschicht aufweist.
Flüssigkristallanzeige nach Anspruch 21, wobei jeder Datenanschluss (130) die leitfähige Hauptschicht und die leitfähige Hilfsschicht aufweist, wobei die leitfähige Hilfsschicht eine freiliegende Struktur aufweist.
Flüssigkristallanzeige nach Anspruch 21, wobei der Datenanschluss (130) die leitfähige Hilfsschicht aufweist.
Flüssigkristallanzeige nach einem der Ansprüche 21 bis 23, wobei die leitfähige Hauptschicht wenigstens eines der Materialien aus der Gruppe metallische Aluminiumverbindung, Kupfer, Molybdän, Chrom und Wolfram, als Metalle mit niedrigem elektrischen Widerstand, aufweist, wobei die leitfähige Hilfsschicht Titan aufweist.
Flüssigkristallanzeige nach einem der Ansprüche 16 bis 24, die ferner eine Ätzschutzschicht (143) aufweist, um das Substrat (145) gegen ein Ätzen zu schützen.
Flüssigkristallanzeige nach Anspruch 25, wobei die Ätzschutzschicht (145) ein transparentes Oxidmaterial aufweist, welches gegen das Ätzmittel des Flußsäure (HF)-Systems beständig ist.
Flüssigkristallanzeige nach Anspruch 25, wobei die Ätzschutzschicht (145) TiO₂ oder Al₂O₃ aufweist.
Flüssigkristallanzeige nach einem der Ansprüche 16 bis 27, wobei der Dünnschichttransistor (106) ferner aufweist: eine Gateelektrode (108), welche an die Gateleitung (102) angeschlossen ist; eine Sourceelektrode, welche an die Datenleitung (104) angeschlossen ist; und eine Halbleiterschicht, welche sich mit der Gateelektrode (108) bei dazwischen angeordneter Gateisolationsschicht (146) überlappt, so dass ein Kanalabschnitt zwischen der Sourceelektrode und der Drainelektrode gebildet wird, wobei die Drainelektrode (112) gegenüber der Sourceelektrode angeordnet ist.
Flüssigkristallanzeige nach Anspruch 28, wobei die Drainelektrode (112) und die Pixelelektrode (114) aus einer identischen leitfähigen Schicht hergestellt sind.
Flüssigkristallanzeige nach Anspruch 28 oder 29, die ferner einen Speicherkondensator (120) aufweist, wobei der Speicherkondensator eine untere Speicherelektrode, die von einem Abschnitt der gemeinsamen Leitung (116) gebildet wird, und eine obere Speicherelektrode (122), die so ausgebildet wird, dass sie sich mit der unteren Speicherelektrode überlappt, und die aus einer leitfähigen Schicht hergestellt ist, welche zu derjenigen der Pixelelektrode (114) identisch ist, aufweist.
Flüssigkristallanzeige nach Anspruch 30, wobei die Halbleiterschicht auf der Gateisolationsschicht (146) entlang der Datenleitung (104), der Sourceelektrode, der Drainelektrode (112), der Pixelelektrode (114) und der oberen Speicherelektrode (122) ausgebildet ist.
Flüssigkristallanzeige nach einem der Ansprüche 28 bis 31, wobei die Pixelelektrode (114) aufweist: einen Fingerabschnitt (114B), welcher parallel zur gemeinsamen Elektrode (118) ausgebildet ist, um das horizontale elektrische Feld entlang der gemeinsamen Elektrode zu erzeugen; und einen horizontalen Abschnitt (114A), welcher an den Fingerabschnitt (114B) angeschlossen und parallel zur Gateleitung (102) ausgebildet ist.
Flüssigkristallanzeige nach Anspruch 32, wobei die Halbleiterschicht so ausgebildet ist, dass sie eine Breite aufweist, die mit der Breite des Fingerabschnitts (114B) der Pixelelektrode (114) übereinstimmt.
Flüssigkristallanzeige nach Anspruch 33, wobei die Flüssigkristallanzeige, welche zum Anlegen eines horizontalen elektrischen Feldes ausgelegt ist, eine Passivierungsschicht (152) zum Freilegen des Gateanschlusses (124), des Datenanschlusses (130), des gemeinsamen Anschlusses (136) und der Pixelelektrode (114) aufweist.