CN104076566B - 显示面板、阵列基板及其制作方法 - Google Patents

Abstract

本发明公开了显示面板、阵列基板及其制作方法。该阵列基板包括多个像素单元，每个像素单元包括栅极线和公共线，其中，栅极线包括断开设置的第一段线与第二段线，在第一段线和第二段线的断开口处设置有一电连接结构，第一段线与第二段线通过电连接结构电连接，公共线垂直于栅极线的方向穿过断开口，且分别与第一段线和第二段线绝缘接触。本发明提高了最佳公共电压的均一性，进而提升产品的品质。

Description

显示面板、阵列基板及其制作方法

技术领域

本发明涉及液晶显示技术领域，尤其涉及一种显示面板、阵列基板及其制作方法。

背景技术

随着信息社会的发展，人们对显示设备的需求得到了增长，因而也推动了液晶显示面板行业的快速发展。随着液晶显示面板的产量不断提升，人们对产品的品质及良率也有了更高的要求，因此提升产品品质、降低不良率、节约成本成为本领域主要的课题。

目前，在阵列基板设计中，公共线通常被设置成与栅极线同层，且与栅极线平行，所有的公共线在有效显示区以外被短接在一起。在进行显示时，外围电路从公共线的一端或两端施加公共电压。

本发明的发明人在实现本发明的过程中，发现现有技术至少存在如下技术缺陷：在上述这种设计中，由于TFT-LCD尺寸的不断增大，公共线的长度也越来越长，因此公共线的压降导致公共线上不同位置的最佳公共电压不一致，例如公共线端部的公共电压大于公共线中部的公共电压，使得公共电压的均一性较差，很容易出现影像残留(ImageSticking)现象。

因此，亟需提供一种解决方案，以有效提升最佳公共电压的均一性，进而提升产品品质。

发明内容

本发明所要解决的技术问题之一是需要提供一种阵列基板，该阵列基板能够有效提升最佳公共电压的均一性，进而提升产品的品质。另外，还提供了该阵列基板的制作方法及具备该阵列基板的显示面板。

1)为了解决上述技术问题，本发明提供了一种阵列基板，包括多个像素单元，每个像素单元包括栅极线和公共线，其中，所述栅极线包括断开设置的第一段线与第二段线，在所述第一段线和所述第二段线的断开口处设置有一电连接结构，所述第一段线与所述第二段线通过所述电连接结构电连接，所述公共线垂直于所述栅极线的方向穿过所述断开口，且与所述第一段线和所述第二段线绝缘接触。

2)在本发明的第1)项的一个优选实施方式中，所述电连接结构包括过孔和电连接线。

3)在本发明的第1)或2)项的一个优选实施方式中，所述过孔对应于所述第一段线和所述第二段线的相邻的两端部上，所述电连接线通过所述过孔电连接所述第一段线和所述第二段线，其中，所述电连接线采用钽、钼、铬、钛铝钛、铝钼、钼钽和钼钨中的任一种材料制成。

4)另一方面，本发明还提供了一种显示面板，包括阵列基板，该阵列基板包括多个像素单元，每个像素单元包括栅极线和公共线，其中，所述栅极线包括断开设置的第一段线与第二段线，在所述第一段线和所述第二段线的断开口处设置有一电连接结构，所述第一段线与所述第二段线通过所述电连接结构电连接，所述公共线垂直于所述栅极线的方向穿过所述断开口，且与所述第一段线和所述第二段线绝缘接触。

5)在本发明的第4)项的一个优选实施方式中，所述电连接结构包括过孔和电连接线。

6)在本发明的第4)或5)项的一个优选实施方式中，所述过孔对应于所述第一段线和所述第二段线的相邻的两端部上，所述电连接线通过所述过孔电连接所述第一段线和所述第二段线，其中，所述电连接线采用钽、钼、铬、钛铝钛、铝钼、钼钽和钼钨中的任一种材料制成。

7)另一方面，本发明还提供了一种阵列基板的制作方法，包括：在基板上形成栅极、栅极线和公共线，其中，所述栅极线包括断开设置的第一段线与第二段线，所述公共线垂直于所述栅极线的方向穿过断开口，且与所述第一段线和所述第二段线绝缘接触；在栅极、栅极线和公共线上形成第一绝缘层，并在第一绝缘层上形成过孔，所述过孔对应于所述第一段线和第二段线的相邻的两端部上；在第一绝缘层上形成数据线、源极、漏极以及电连接线，电连接线通过形成在第一绝缘层上的过孔电连接第一段线和第二段线；在数据线、源极、漏极以及电连接线上形成第二绝缘层，在该第二绝缘层上形成过孔，并在第二绝缘层上形成像素电极，通过形成在第二绝缘层上的过孔使漏极与像素电极电连接。

8)在本发明的第7)项的一个优选实施方式中，采用钽、钼、铬、钛铝钛、铝钼、钼钽和钼钨中的任一种材料来制成所述电连接线。

与现有技术相比，上述方案中的一个或多个实施例可以具有如下优点或有益效果：

本申请的实施例通过将阵列基板上的每条栅极线断开，使每条公共线贯穿栅极线的断开处而在有效显示区中彼此短接，并通过增加一段电连接线将断开的栅极线电连接起来。这样，既不影响栅极线的导线性，又能通过将公共线彼此短接在一起的方式来提高最佳公共电压的均一性，进而提升产品的品质。

本发明的其它特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本发明而了解。本发明的目的和其他优点可通过在说明书、权利要求书以及附图中所特别指出的结构来实现和获得。

附图说明

附图用来提供对本发明的进一步理解，并且构成说明书的一部分，与本发明的实施例共同用于解释本发明，并不构成对本发明的限制。在附图中：

图1是现有技术中的像素单元的结构示意图；

图2是多个如图1所示的像素单元的等效电路示意图；

图3是根据本发明一实施例的显示面板的结构示意图；

图4是根据本发明一实施例的像素单元的结构示意图；

图5是图4所示AA'线处的剖视图；

图6是制作阵列基板时的第一层图案和第二层图案的示意图；

图7是多个如图4所示的像素单元的等效电路示意图；

图8是根据本发明一实施例的阵列基板的制作方法的流程图。

具体实施方式

以下将结合附图及实施例来详细说明本发明的实施方式，借此对本发明如何应用技术手段来解决技术问题，并达成技术效果的实现过程能充分理解并据以实施。需要说明的是，只要不构成冲突，本发明中的各个实施例以及各实施例中的各个特征可以相互结合，所形成的技术方案均在本发明的保护范围之内。

以下各实施例的说明是参考附加的图式，用以例示本发明可用以实施的特定实施例。本发明所提到的方向用语，例如“上”、“下”、“左”、“右”等，仅是参考附加图式的方向。因此，使用的方向用语是用以说明及理解本发明，而非用以限制本发明。

另外，为了清晰起见，附图中示出的每个元件的尺寸和厚度是任意示出的，本发明不限于此。

图1是现有技术中的像素单元的结构示意图。如图1所示，该像素单元包括栅极线11、公共线12、数据线13、开关元件14、硅岛15、过孔16和像素电极17，其中开关元件14的漏极通过过孔16与像素电极17电连接。

图2是多个如图1所示的像素单元的等效电路示意图。如图2所示，每个像素单元的开关元件T的栅极连接其所在像素单元的栅极线(例如Gate n或Gate n+1)，且开关元件T的源极连接其所在像素单元的数据线(例如Data m或Data m+1)。而且，每个像素单元还包括液晶电容Clc和存储电容Cst，每个存储电容Cst的一端连接开关元件T的漏极，另一端连接公共线(例如Com n或Com n+1)。

从图2中可以看出，每条公共线都是独立的，在有效显示区内彼此并不连接。容易理解，对于这种结构来说，公共线的压降会导致公共线上不同位置的最佳公共电压不一致，因此使得公共电压的均一性较差，很容易出现影像残留(Image Sticking)现象。

本申请的实施例提供了解决上述问题的方案，下面将一边参考附图一边说明本申请的实施例。

请参考图3，图3是根据本发明一实施例的显示面板的结构示意图。该显示面板包括影像显示区100、源极驱动器200以及栅极驱动器300。影像显示区100包括由多条数据线(如图所示的N条数据线DL1～DLN)与多条扫描线(如图所示的M条扫描线GL1～GLM)正交配置形成的阵列以及多个像素110。源极驱动器200通过与其耦接的多条数据线将所提供的数据信号传输至影像显示区100中。栅极驱动器300通过与其耦接的多条扫描线将所提供的扫描信号传输至影像显示区100中。

需要说明的是，本文中涉及到的像素包括多个像素单元，且各个像素单元被分别配置在由多条数据线和多条扫描线正交配置形成的多个像素区域中。在该实施例中，所谓“像素单元”可以为红色(R)像素单元、绿色(G)像素单元或蓝色(B)像素单元等不同颜色的像素单元。

请参考图4，图4是根据本发明一实施例的像素单元的结构示意图。该像素单元应用于图3所示的显示面板中。

如图4所示，该像素单元包括栅极线11、公共线12、数据线13、开关元件14、硅岛15、过孔(后称为第二过孔)V2、像素电极17以及电连接线18。其中像素电极17通过第二过孔V2与开关元件14电连接。栅极线11用于控制开关元件14开启。像素电极17优选为ITO材料制成的透明的像素电极。

需要说明的是，本发明实施例通过将每条栅极线断开，使每条公共线通过断开口且在有效显示区中彼此短接，并通过设置在断开口处的电连接结构将断开的栅极线(后述第一段线和第二段线)电连接。这样，既不影响栅极线的导线性，又能通过将公共线彼此短接在一起的方式来提高最佳公共电压的均一性。

值的一提的是，在本发明中，像素单元的结构不限于如图4所示的布局结构。其他采用本发明的原理以提升最佳公共电压的均一性的布局方式或是架构都可以应用于本发明，例如具有主像素区和次像素区的像素单元。为了详细地说明本发明，主要以图4的像素单元结构为例来说明，但本发明不以此为限。

为了更好地说明本实施例，下面参考图6来详细说明该像素单元的栅极线和公共线。

图6是制作阵列基板时的某一像素单元的第一层图案和第二层图案的示意图，如图6所示，在第一层图案的制作中，形成了栅极线11、栅极G和公共线12。其中，栅极线11被形成为包括断开设置的第一段线11a和第二段线11b，公共线12垂直于栅极线11的方向穿过该断开口，且与第一段线11a和第二段线11b绝缘接触。如图7所示，这些公共线两两短接，整体形成为网状图案。在第二层图案的制作中，在栅极线11和公共线12上形成第一绝缘层(未图示)，在栅极G上形成硅岛15，并在第一绝缘层上形成第一过孔V1，第一过孔V1对应于第一段线11a和第二段线11b的相邻的两端部上。进一步，在后续制作步骤中，通过包括第一过孔V1和金属层的电连接结构使得第一段线11a和所述第二段线11b电连接。

图7是多个如图4所示的像素单元的等效电路示意图。如图7所示，每个像素单元包括开关元件T、存储电容Cst以及液晶电容Clc1。开关元件T优选以薄膜晶体管制作而成。开关元件T的栅极连接其所在像素单元的栅极线(例如Gate n或Gate n+1)，且开关元件T的源极连接其所在像素单元的数据线(例如Data m或Data m+1)。存储电容Cst的一端连接开关元件T的漏极，另一端连接公共线(例如Com n或Com n+1)。

需要说明的是，图7所示的每条公共线彼此短接，这些公共线整体形成为网状结构，这样，相比现有技术中的各个独立的公共线，本实施例能够有效地降低公共线上压降所带来的影响，提升最佳共电极电压的均一性。

图8是根据本发明一实施例的阵列基板的制作方法的流程图，下面参考图8来详细说明各个步骤。

步骤S710，在基板上形成栅极、栅极线和公共线，其中，栅极线包括断开设置的第一段线与第二段线，公共线垂直于栅极线的方向穿过断开口，且与第一段线和第二段线绝缘接触。而且，这些公共线整体形成为网状图案。

具体地，首先，利用物理气相沉积设备在基板上沉积第一层金属膜。该层金属膜用于形成包括栅极、栅极线和公共线的第一层图案。

在该步骤中，采用溅射镀膜法在基板上沉积金属膜。所用的金属材料优选为钽、钼、铬、钛铝钛、钼钽、铝钼、钼钨中的任意一种。另外，根据产品的不同，膜层厚度可设计为

然后，在第一层金属膜上涂布光阻，利用曝光设备将掩膜版上的图案转移到光阻上。

需要说明的是，在该掩膜板上的图案中，栅极线被形成为断开设置的第一段线11a和第二段线11b，且该间隔能够使公共线垂直栅极线的方向穿过，并且公共线整体上为网状图案。

最后，利用湿法蚀刻将未被光阻覆盖的第一层金属膜蚀刻掉，剥离光阻，进而得到第一层图案。所得到的金属层如图5中的标号11、12所示，其中，标号12表示公共线，标号11a表示第一段线，标号11b表示第二段线。

步骤S720，在栅极、栅极线和公共线上形成第一绝缘层，并在第一绝缘层上形成过孔。优选地，上述过孔对应于第一段线和第二段线的相邻的两端部上。

如图5所示，其中第一绝缘层81覆盖在公共线12和栅极线11上，且第一绝缘层81的一部分嵌入至公共线12与第一段线11a的间隔以及公共线12与第二段线11b的间隔中。

步骤S730，在第一绝缘层上形成数据线、源极、漏极以及电连接线，电连接线通过形成在第一绝缘层上的过孔将第一段线和第二段线电连接。

如图5所示，电连接线18的一部分嵌入至第一绝缘层81的两个过孔中，与第一段线11a和第二段线11b接触，由于电连接线18为金属材料，因此能够使第一段线11a和第二段线11b电连接。

优选地，采用钽、钼、铬、钛铝钛、铝钼、钼钽、钼钨中的任一种材料制成电连接线18。

该步骤的具体工艺与步骤S710大致一样，在此不再赘述。

步骤S740，在数据线、源极、漏极以及电连接线上形成第二绝缘层，在该第二绝缘层上形成过孔，并在第二绝缘层上形成像素电极，通过形成在第二绝缘层的过孔使漏极与像素电极电连接。

综上所述，本申请的实施例通过将阵列基板上的每条栅极线断开，使每条公共线贯穿栅极线的断开处而在有效显示区中彼此连接，并通过增加一段金属层将断开的栅极线连接起来。这样，既不影响栅极线的导线性，又能通过将公共线彼此连接在一起的方式来提高最佳公共电压的均一性，进而提升产品的品质。

以上所述，仅为本发明较佳的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉该技术的人员在本发明所公开的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应该以权利要求的保护范围为准。

Claims (8)

1.一种阵列基板，其特征在于，包括多个像素单元，每个像素单元包括栅极线和公共线，

其中，所述栅极线包括断开设置的第一段线与第二段线，在所述第一段线和所述第二段线的断开口处设置有一电连接结构，所述第一段线与所述第二段线通过所述电连接结构电连接，所述公共线垂直于所述栅极线的方向穿过所述断开口，且与所述第一段线和所述第二段线绝缘接触,所述公共线在有效显示区彼此短接,这些公共线两两短接，整体形成为网状结构。

2.根据权利要求1所述的阵列基板，其特征在于，所述电连接结构包括过孔和电连接线。

3.根据权利要求2所述的阵列基板，其特征在于，

所述过孔对应于所述第一段线和所述第二段线的相邻的两端部上，所述电连接线通过所述过孔电连接所述第一段线和所述第二段线，其中，所述电连接线采用钽、钼、铬、钛铝钛、铝钼、钼钽和钼钨中的任一种材料制成。

4.一种显示面板，其特征在于，包括阵列基板，该阵列基板包括多个像素单元，每个像素单元包括栅极线和公共线，

其中，所述栅极线包括断开设置的第一段线与第二段线，在所述第一段线和所述第二段线的断开口处设置有一电连接结构，所述第一段线与所述第二段线通过所述电连接结构电连接，所述公共线垂直于所述栅极线的方向穿过所述断开口，且与所述第一段线和所述第二段线绝缘接触，所述公共线在有效显示区彼此短接,这些公共线两两短接，整体形成为网状结构。

5.根据权利要求4所述的显示面板，其特征在于，所述电连接结构包括过孔和电连接线。

6.根据权利要求5所述的显示面板，其特征在于，

所述过孔对应于所述第一段线和所述第二段线的相邻的两端部上，所述电连接线通过所述过孔电连接所述第一段线和所述第二段线，其中，所述电连接线采用钽、钼、铬、钛铝钛、铝钼、钼钽和钼钨中的任一种材料制成。

7.一种阵列基板的制作方法，其特征在于，包括：

在基板上形成栅极、栅极线和公共线，其中，所述栅极线包括断开设置的第一段线与第二段线，所述公共线垂直于所述栅极线的方向穿过断开口，且与所述第一段线和所述第二段线绝缘接触,这些公共线两两短接，整体形成为网状结构；

在所述栅极、栅极线和公共线上形成第一绝缘层，并在所述第一绝缘层上形成过孔，所述过孔对应于所述第一段线和第二段线的相邻的两端部上；

在所述第一绝缘层上形成数据线、源极、漏极以及电连接线，所述电连接线通过形成在所述第一绝缘层上的过孔电连接所述第一段线和所述第二段线；

在所述数据线、源极、漏极以及电连接线上形成第二绝缘层，在所述第二绝缘层上形成过孔，并在所述第二绝缘层上形成像素电极，通过形成在所述第二绝缘层上的过孔使所述漏极与所述像素电极电连接。

8.根据权利要求7所述的制作方法，其特征在于，采用钽、钼、铬、钛铝钛、铝钼、钼钽和钼钨中的任一种材料来制成所述电连接线。