DE10354866B4 - Verfahren zum Herstellen einer Flüssigkristallanzeigevorrichtung - Google Patents

Verfahren zum Herstellen einer Flüssigkristallanzeigevorrichtung Download PDF

Info

Publication number
DE10354866B4
DE10354866B4 DE10354866A DE10354866A DE10354866B4 DE 10354866 B4 DE10354866 B4 DE 10354866B4 DE 10354866 A DE10354866 A DE 10354866A DE 10354866 A DE10354866 A DE 10354866A DE 10354866 B4 DE10354866 B4 DE 10354866B4
Authority
DE
Germany
Prior art keywords
gate
forming
layer
electrode
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE10354866A
Other languages
English (en)
Other versions
DE10354866A1 (de
Inventor
Nack-Bong Choi
Seung-Hee Nam
Jae-Young Oh
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020030027982A external-priority patent/KR100920480B1/ko
Application filed by LG Display Co Ltd filed Critical LG Display Co Ltd
Publication of DE10354866A1 publication Critical patent/DE10354866A1/de
Application granted granted Critical
Publication of DE10354866B4 publication Critical patent/DE10354866B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
    • G02F1/136236—Active matrix addressed cells for reducing the number of lithographic steps using a grey or half tone lithographic process

Abstract

Verfahren zum Herstellen einer Flüssigkristallanzeigevorrichtung, wobei das Verfahren folgende Schritte aufweist:
Ausbilden einer Gateleitung (112), eines Gateanschlusses (110) und einer Gateelektrode (114) auf einem ersten Substrat (100);
Ausbilden einer Gateisolationsschicht (116) auf der Gateleitung (112), der Gateelektrode (114) und dem Gateanschluss (110);
Ausbilden einer aktiven Schicht (132) auf der Gateisolationsschicht (116);
Ausbilden einer ohmschen Kontaktschicht (130) auf der aktiven Schicht (132);
Ausbilden einer Datenleitung (134), eines Datenanschlusses (136) und einer Sourceelektrode (140) und einer Drainelektrode (142) auf der ohmschen Kontaktschicht (130);
Ausbilden einer Pixelelektrode (146), welche an die Drainelektrode (142) kontaktiert ist und einer Datenanschlussstelle (150), welche den Datenanschluss (136) kontaktiert;
Ausbilden einer Passivierungsschicht (154) auf dem Substrat (100) einschließlich der Pixelelektrode (146);
Ausbilden einer gemeinsamen Elektrode auf einem zweiten Substrat;
Aneinanderfügen des ersten Substrats (100) und des zweiten Substrats, so dass die Pixelelektrode (146) und die gemeinsame Elektrode einander...

Description

  • Die vorliegende Erfindung betrifft eine Flüssigkristallanzeigevorrichtung (LCD = „Liquid Crystal Display”), und insbesondere ein Verfahren zum Herstellen einer Flüssigkristallanzeigevorrichtung.
  • Im Allgemeinen weist eine Flüssigkristallanzeigevorrichtung (LCD) zwei Substrate, welche mit Abstand voneinander und einander gegenüberliegend angeordnet sind, und eine zwischen den zwei Substraten eingefügte Flüssigkristallschicht auf. Jedes der Substrate weist eine Elektrode auf, und die Elektroden der Substrate liegen ebenfalls einander gegenüber. An jede Elektrode wird eine Spannung angelegt, und folglich wird ein elektrisches Feld zwischen den Elektroden induziert. Eine Ausrichtung der Flüssigkristallmoleküle wird geändert, indem eine Intensität oder Richtung des elektrischen Feldes variiert wird. Die LCD-Vorrichtung zeigt ein Bild an, indem der Licht-Transmissionsfaktor entsprechend der Anordnung der Flüssigkristallmoleküle variiert wird.
  • Die LCD-Vorrichtung gemäß dem Stand der Technik wird nachfolgend detaillierter unter Bezugnahme auf 1 beschrieben.
  • 1 ist eine auseinandergezogene perspektivische Ansicht, in welcher die Flüssigkristallanzeigevorrichtung gemäß dem Stand der Technik dargestellt ist. Die LCD-Vorrichtung 1 gemäß dem Stand der Technik weist ein erstes Substrat 5 und ein zweites Substrat 22 auf, welche mit Abstand voneinander und einander gegenüberliegend angeordnet sind, und weist auch zwischen dem ersten Substrat 5 und dem zweiten Substrat 22 angeordneten Flüssigkristall 15 auf.
  • Eine schwarze Matrix 6, eine Farbfilterschicht 7 und eine gemeinsame Elektrode 9 sind auf der Innenseite des ersten Substrats 5 (d. h. der dem zweiten Substrat 22 zugewandten Seite) aufeinanderfolgend ausgebildet. Die schwarze Matrix 6 weist eine Öffnung auf. Die Farbfilterschicht 7 ist entsprechend Öffnungen in der schwarzen Matrix 6 angeordnet und weist drei Sub-Farbfilter von roter (R), grüner (G) und blauer (B) Farbe auf. Die gemeinsame Elektrode 9 ist transparent. Das erste Substrat 5, welches die schwarze Matrix 6, die Farbfilterschicht 7 und die gemeinsame Elektrode 9 aufweist, wird üblicherweise als Farbfiltersubstrat bezeichnet.
  • Eine Mehrzahl von Gateleitungen 12 und Datenleitungen 34 sind auf der Innenseite des zweiten Substrats 22 (d. h. der dem ersten Substrat 5 zugewandten Seite) ausgebildet. Die Gateleitungen 12 und die Datenleitungen 34 kreuzen einander und definieren einen Pixelbereich P. Ein Dünnschichttransistor T, als ein Schaltelement, ist an der Kreuzungsstelle der Gateleitung 12 und der Datenleitung 34 ausgebildet. Der Dünnschichttransistor T weist eine Gateelektrode, eine Sourceelektrode und eine Drainelektrode auf. Eine Mehrzahl der Dünnschichttransistoren ist in einer Matrixform angeordnet und an die Gateleitungen und die Datenleitungen angeschlossen. Eine Pixelelektrode 56, welche an den Dünnschichttransistor T angeschlossen ist, ist in dem Pixelbereich P ausgebildet. Die Pixelelektrode 56 ist entsprechend dem Sub-Farbfilter angeordnet und aus einem transparenten leitfähigen Material, wie beispielsweise Indium-Zinn-Oxid (ITO = „Indium-Tin-Oxide”), ausgebildet. Das zweite Substrat 22, welche die in der Matrixform angeordneten Dünnschichttransistoren T und Pixelelektroden 56 aufweist, wird üblicherweise als ein Matrixsubstrat bezeichnet.
  • Im Betrieb der LCD-Vorrichtung wird ein Abtastpuls an die Gateelektrode des Dünnschichttransistors T über die Gateleitung 12 angelegt, und ein Datensignal wird an die Sourceelektrode des Dünnschichttransistors T über die Datenleitung 34 angelegt.
  • Die LCD-Vorrichtung wird über die elektrischen und optischen Effekte des Flüssigkristalls angesteuert. Der Flüssigkristall ist ein elektrisch anisotropes Material, welches die Eigenschaft der spontanen Polarisation aufweist. Wenn eine Spannung angelegt wird, bildet der Flüssigkristall mittels der spontanen Polarisation einen Dipol, und folglich werden Moleküle des Flüssigkristalls mittels eines elektrischen Feldes angeordnet. Optische Modulation tritt aufgrund der optischen Eigenschaften des Flüssigkristalls auf, welche entsprechend der Anordnung des Flüssigkristalls variieren. Bilder der LCD-Vorrichtung werden mittels Steuerung des Licht-Transmissionsfaktors aufgrund der optischen Modulation erzeugt.
  • 2 zeigt eine Draufsicht eines Matrixsubstrats für eine LCD-Vorrichtung gemäß dem Stand der Technik. Gemäß 2 kreuzen eine Gateleitung 12 und eine Datenleitung 34 auf einem Substrat 22 einander und definieren einen Pixelbereich P. Ein Dünnschichttransistor T ist als Schaltelement an jeder Kreuzungsstelle der Gateleitung 12 und der Datenleitung 34 ausgebildet. Ein Gateanschluss 10 ist an einem Ende der Gateleitung 12 ausgebildet, und ein Datenanschluss 36 ist an einem Ende der Datenleitung 34 ausgebildet. Eine Gateanschlussstelle 58 und eine Datenanschlussstelle 60, welche inselförmig und aus einem transparenten leitfähigen Material ausgebildet sind, überlappen den Gateanschluss 10 bzw. den Datenanschluss 36.
  • Der Dünnschichttransistor T weist eine Gateelektrode 14, welche an die Gateleitung 12 angeschlossen ist und Abtastsignale empfängt, eine Sourceelektrode 40, welche an die Datenleitung 34 angeschlossen ist und Datensignale empfängt, und eine Drainelektrode 42, welche mit Abstand von der Sourceelektrode 40 angeordnet ist, auf. Der Dünnschichttransistor T weist ferner eine aktive Schicht 32 zwischen der Gateelektrode 14 und der Sourceelektrode 40 und der Drainelektrode 42 auf. Eine metallische Struktur 38 von inselförmiger Gestalt überlappt die Gateleitung 12.
  • Eine Pixelelektrode 56 ist in dem Pixelbereich P ausgebildet und an die Drainelektrode 42 angeschlossen. Die Pixelelektrode 56 ist auch an die metallische Struktur 38 angeschlossen. Die Gateleitung 12 und die metallische Struktur 38 dienen als erste bzw. zweite Speicherkondensatorelektrode und bilden einen Speicherkondensator Cst mit einer (nicht gezeigten) Gate-Isolationsschicht, welche zwischen der Gateleitung 12 und der metallischen Struktur 38 angeordnet ist.
  • Obwohl in der Abbildung nicht gezeigt, ist eine ohmsche Kontaktschicht zwischen der aktiven Schicht 32 und der Sourceelektrode 40 und der Drainelektrode 42 ausgebildet. Die aktive Schicht 32 ist aus amorphem Silizium ausgebildet, und die ohmsche Kontaktschicht ist aus dotiertem amorphem Silizium ausgebildet. Eine erste Struktur 32 und eine zweite Struktur 39, welche das amorphe Silizium und das dotierte amorphe Silizium aufweisen, sind unter der Datenleitung 34 bzw. der metallischen Struktur 38 ausgebildet.
  • Das Matrixsubstrat gemäß 2 wird unter Verwendung von vier Masken hergestellt.
  • 3A bis 3G, 4A bis 4G und 5A bis 5G zeigen Darstellungen zur Erläuterung der Prozessschritte zum Herstellen eines Matrixsubstrats unter Verwendung von vier Masken, und entsprechen Querschnittsansichten entlang der Linie III-III, der Linie IV-IV bzw. der Linie V-V aus 2.
  • Wie in 3A, 4A und 5A dargestellt ist, werden eine Gateleitung 12, eine Gateelektrode 14 und ein Gateanschluss 10 auf einem transparenten isolierenden Substrat 22 ausgebildet, indem eine erste metallische Schicht aufgebracht wird und die erste metallische Schicht mittels eines ersten Photolithographieprozesses unter Verwendung einer ersten Maske strukturiert wird. Die Gateleitung 12, die Gateelektrode 14 und der Gateanschluss 10 werden aus einem metallischen Material wie beispielsweise Aluminium (Al), einer Aluminiumlegierung, Molybdän (Mo), Wolfram (W) oder Chrom (Cr) gebildet. Die Gateleitung 12, die Gateelektrode 14 und der Gateanschluss 10, welche aus Aluminium oder einer Aluminiumlegierung hergestellt sind, können aus einer Doppelschicht gebildet werden, welche Molybdän oder Chrom aufweist.
  • Als nächstes werden eine Gateisolationsschicht 16, eine amorphe Siliziumschicht 18, eine dotierte amorphe Siliziumschicht 20 und eine zweite metallische Schicht 24 aufeinanderfolgend auf dem Substrat 22, welches die Gateleitung 12, die Gateelektrode 14 und den Gateanschluss 10 aufweist, aufgebracht. Die Gateisolationsschicht 16 wird aus einem anorganischen isolierenden Material, wie etwa Siliziumnitrid (SiNx) oder Siliziumoxid (SiO2), gebildet, während das zweite metallische Material 24 aus einem der Materialien Chrom, Molybdän, Wolfram und Tantal (Ta) gebildet wird.
  • Wie in 3B, 4B und 5B gezeigt ist, wird eine Photoresistschicht 26 auf der zweiten metallischen Schicht 24 mittels Beschichtung mit einem Photoresist ausgebildet. Eine zweite Maske 70, welche einen durchlässigen Abschnitt A, einen undurchlässigen Abschnitt B und einen halbdurchlässigen Abschnitt C aufweist, wird über der Photoresistschicht 26 mit Abstand von der Photoresistschicht 26 aufgebracht. Der halbdurchlässige Abschnitt C entspricht der Gateelektrode 14. Die Photoresistschicht 26 kann vom ”Positiv-Typ” sein, wobei ein belichteter Abschnitt entwickelt und entfernt wird. Nachfolgend wird die Photoresistschicht 26 belichtet. Die Photoresistschicht 26, welche entsprechend dem halbdurchlässigen Abschnitt C angeordnet ist, wird weniger als die Photoresistschicht 26 belichtet, welche entsprechend dem durchlässigen Abschnitt A angeordnet ist.
  • Wie in 3C, 4C und 5C dargestellt ist, wird die belichtete Photoresistschicht 26 aus 3B, 4B und 5B entwickelt, und eine Photoresiststruktur 26a wird ausgebildet. Infolge unterschiedlicher Transmissionsfaktoren der Abschnitte der zweiten Maske 70 weist die Photoresiststruktur 26 Bereiche unterschiedlicher Dicke auf. Ein Bereich erster Dicke der Photoresiststruktur 26a ist dem undurchlässigen Abschnitt B aus 3B, 4B und 5B entsprechend angeordnet, und ein Bereich zweiter Dicke der Photoresiststruktur 26a, wobei die zweite Dicke kleiner als die erste Dicke ist, ist dem halbdurchlässigen Abschnitt C aus 3B, 4B und 5B entsprechend angeordnet.
  • Wie in 3D, 4D und 5D dargestellt ist, werden die zweite metallische Schicht 24, die Schicht 20 aus dotiertem amorphem Silizium und die Schicht 18 aus amorphem Silizium aus 3C, 4C und 5C, welche unter Verwendung der Photoresiststruktur 26A belichtet wurden, entfernt. Folglich werden eine Source- und Drainstruktur 28, eine Datenleitung 34 aus 2, ein Datenanschluss 36, eine Struktur 30a aus dotiertem amorphem Silizium und eine aktive Schicht 32 gebildet. Die zweite metallische Schicht 24 aus 3C, 4C und 5C wird mittels eines Nassätzverfahrens geätzt, und die Schicht 20 aus dotiertem amorphem Silizium und die Schicht 18 aus amorphem Silizium aus 3C, 4C und 5C werden mittels eines Trockenätzverfahrens strukturiert. Die Source- und Drainstruktur 28 wird über der Gateelektrode 14 ausgebildet und an eine Datenleitung 34 aus 2 angeschlossen, welche sich in der Abbildung vertikal erstreckt. Die Struktur 30a aus dotiertem amorphem Silizium und die aktive Schicht 32 weisen die gleiche Form wie die Source- und Drainstruktur 28 auf.
  • Zu diesem Zeitpunkt wird auch eine metallische Struktur 38 von inselförmiger Gestalt über der Gateleitung 12 ausgebildet. Eine erste Struktur 35 und eine zweite Struktur 39, welche die Schicht aus amorphem Silizium und die Schicht aus dotiertem amorphem Silizium aufweisen, werden gebildet. Die erste Struktur 35 wird unter der (nicht gezeigten) Datenleitung angeordnet, und der Datenanschluss 36 und die zweite Struktur 39 werden unter der metallischen Struktur 38 positioniert.
  • Als nächstes wird, wie in 3E, 4E und 5E dargestellt ist, der Bereich zweiter Dicke der Photoresiststruktur 26a mittels eines Veraschungsprozesses entfernt, so dass die Source- und Drainstruktur 28 freigelegt wird. Hierbei wird auch der Bereich erster Dicke der Photoresiststruktur 26a partiell entfernt, und der Bereich erster Dicke der Photoresiststruktur 26a wird verdünnt. Zusätzlich werden Kanten der Photoresiststruktur 26a entfernt und die metallischen Strukturen 28, 36 und 38 werden freigelegt.
  • Wie in 3F, 4F und 5F dargestellt ist, werden die Source- und Drainstruktur 28 und die Struktur 30a aus dotiertem amorphem Silizium aus 3E, welche unter Verwendung der Photoresiststruktur 26a aus 3E freigelegt wurden, geätzt. Folglich werden eine Sourceelektrode 40, eine Drainelektrode 42 und eine ohmsche Kontaktschicht 30 ausgebildet, und die aktive Schicht 32 wird freigelegt. Die freigelegte aktive Schicht 32 zwischen Sourceelektrode 40 und der Drainelektrode 42 wird ein Kanal eines Dünnschichttransistors. Die Sourceelektrode 40 und die Drainelektrode 42 sind mit Abstand voneinander angeordnet. Ein Bereich zwischen der Sourceelektrode 40 und der Drainelektrode 42 entspricht dem halbdurchlässigen Abschnitt C der zweiten Maske 70 aus 3B. Wenn die Source- und Drainstruktur 28 aus 3E aus Molybdän (Mo) gebildet wird, können die Source- und Drainstruktur 28 und die Struktur 30a aus dotiertem amorphem Silizium aus 3E mittels eines Trockenätzverfahrens auf einmal entfernt werden. Allerdings wird, wenn die Source- und Drainstruktur 28 aus Chrom (Cr) gebildet ist, die Source- und Drainstruktur 28 mittels eines Nassätzverfahrens geätzt, und dann wird die Struktur 30a aus dotiertem amorphem Silizium mittels eines Trockenätzverfahrens entfernt.
  • Wie oben ausgeführt wurde, werden die Sourceelektrode 40, die Drainelektrode 42, die Datenleitung, der Datenanschluss 36, die metallische Struktur 38, die ohmsche Kontaktschicht 30 und die aktive Schicht 32 mittels eines zweiten Photolithographieprozesses unter Verwendung der zweiten Maske aus 3B, 4B und 5B ausgebildet.
  • Als nächstes wird die Photoresiststruktur 26a entfernt und eine Passivierungsschicht 46 wird auf der Datenleitung, der Sourceelektrode 40 und der Drainelektrode 42, dem Datenanschluss 36 und der metallischen Struktur 38 ausgebildet, indem ein transparentes organisches Material wie etwa Benzocyclobuten (BCB) oder Acrylharz schichtweise aufgebracht wird, oder ein anorganisches Material wie etwa Siliziumnitrid (SiNx) oder Siliziumoxid (SiO2) abgeschieden wird. Die Passivierungsschicht 46 wird mit der Gateisolationsschicht 16 mittels eines dritten Photolithographieprozesses unter Verwendung einer dritten Maske strukturiert, und ein Drainkontaktloch 48, ein Speicherkontaktloch 50, ein Gateanschlusskontaktloch 52 und ein Datenanschlusskontaktloch 54 werden ausgebildet. Das Drainkontaktloch 48, das Speicherkontaktloch 50, das Gateanschlusskontaktloch 52 und das Datenanschlusskontaktloch 54 legen die Drainelektrode 42, die metallische Struktur 38, den Gateanschluss 10 bzw. den Datenanschluss 36 frei. Hierbei legt das Speicherkontaktloch 50 eine Seitenwand der metallischen Struktur 38 frei.
  • Wie in 3G, 4G und 5G dargestellt ist, werden eine Pixelelektrode 56, eine Gateanschlussstelle 58 und eine Datenanschlussstelle 60 auf der Passivierungsschicht 46 ausgebildet, indem ein transparentes leitfähiges Material wie etwa Indium-Zinn-Oxid (ITO = „indium-tin-oxide”) oder Indium-Zink-Oxid (IZO = „indium-zinc-oxide”) abgeschieden wird, und das transparente leitfähige Material mittels eines vierten Photolithographieprozesses unter Verwendung einer vierten Maske strukturiert wird. Die Pixelelektrode 56 wird nicht nur an die Drainelektrode 42 über das Drainkontaktloch 48 angeschlossen, sondern auch an die metallische Struktur 38 über das Speicherkontaktloch 50. Die Gateanschlussstelle 58 und die Datenanschlussstelle 60 werden an den Gateanschluss 10 und den Datenanschluss 63 über das Gateanschlusskontaktloch 52 bzw. das Datenanschlusskontaktloch 54 angeschlossen.
  • Wie oben erwähnt, wird das Matrixsubstrat mittels der Photolithographieprozesse unter Verwendung von Masken hergestellt. Der Photolithographieprozess weist mehrere Schritte des Reinigens, schichtweisen Aufbringens einer Photoresistschicht, Freilegens mittels einer Maske, Entwickelns der Photoresistschicht und Ätzens auf. Daher können Herstellungszeit, Kosten und Ausfälle mittels Reduzierung der Anzahl von Photolithographieprozessschritten verringert werden.
  • Aus dem Buch ”Liquid Crystal Displays: Adressing Schemes & Electro-Optical Effects”, 2001, John Wiley & Sons, ISBN 0-471-49029-6 ist ein Herstellungsverfahren einer Flüssigkristallanzeigevorrichtung bekannt.
  • US 6,496,234 B1 offenbart ein Herstellungsverfahren einer Flüssigkristallanzeigevorrichtung, wobei zwei aneinander befestigte Substrate geschnitten werden, so dass Gateleitungs-Testelektroden und Datenleitungs-Testelektroden an der Schnittkante freigelegt werden und die Schnittkante in ein Ätzmittel eingetaucht wird, so dass die Enden der Testelektroden entfernt werden, um die Anfälligkeit für statische Elektrizität zu verringern.
  • JP 09-181 323 A offenbart ein Herstellungsverfahren einer Flüssigkristallanzeigevorrichtung, wobei Isolatorschichten eines mechanischen oder chemischen Polierverfahrens poliert werden.
  • US 6,310,666 B1 offenbart ein Herstellungsverfahren einer Flüssigkristallanzeigevorrichtung, wobei ein Trocken-Ätzprozess angewendet wird.
  • WO 2002/095 493 A1 offenbart ein Herstellungsverfahren einer Flüssigkristallanzeigevorrichtung, wobei die Passivierungsschicht über dem ganzen Substrat ausgebildet wird.
  • US 2002/0,054,247 A1 offenbart ein Herstellungsverfahren einer Flüssigkristallanzeigevorrichtung, wobei das Bilden der Datenleitung, des Datenanschlusses und der Source- und Drainelektroden mittels eines Photolithographie-Prozesses durchgeführt wird.
  • Ziel der vorliegenden Erfindung ist es, ein Verfahren zum Herstellen einer Flüssigkristallanzeigevorrichtung bereitzustellen, bei welchem die Produktivität infolge vereinfachter Prozesse und geringerer Kosten vergrößert wird.
  • Zusätzliche Merkmale und Vorteile der Erfindung werden in der nachfolgenden Beschreibung ausgeführt und werden teilweise aus der Beschreibung deutlich oder ergeben sich aus der Ausführung der Erfindung. Die Merkmale und weiteren Vorteile der Erfindung werden mittels des Aufbaus realisiert und erreicht, wie er in der Beschreibung und den Ansprüchen sowie den beigefügten Abbildungen dargestellt ist.
  • Um diese und weitere Vorteile zu erreichen und gemäß dem Ziel der Erfindung, wie sie ausgeführt und umfassend beschrieben ist, weist ein Verfahren zum Herstellen einer Flüssigkristallanzeige folgende Schritte auf: Ausbilden einer Gateleitung, eines Gateanschlusses und einer Gateelektrode auf einem ersten Substrat; Ausbilden einer Gateisolationsschicht auf der Gateleitung, der Gateelektrode und dem Gateanschluss; Ausbilden einer aktiven Schicht auf der Gateisolationsschicht; Ausbilden einer ohmschen Kontaktschicht auf der aktiven Schicht; Ausbilden einer Datenleitung, eines Datenanschlusses und einer Sourceelektrode und einer Drainelektrode auf der ohmschen Kontaktschicht; Ausbilden einer Pixelelektrode, welche an die Drainelektrode kontaktiert ist und einer Datenanschlussstelle, welche den Datenanschluss kontaktiert; Ausbilden einer Passivierungsschicht auf dem Substrat einschließlich der Pixelelektrode; Ausbilden einer gemeinsamen Elektrode auf einem zweiten Substrat; Aneinanderfügen des ersten Substrats und des zweiten Substrats, so dass die Pixelelektrode und die gemeinsame Elektrode einander gegenüberliegen; Einspritzen eines Flüssigkristallmaterials zwischen das erste Substrat und das zweite Substrat; und Freilegen des Gateanschlusses und der Datenanschlussstelle ohne Bilden von Kontaktlöchern, wobei der Gateanschluss durch Entfernen eines Abschnitts der Gateisolationsschicht und der Passivierungsschicht freigelegt wird, und die Datenanschlussstelle durch Entfernen eines Abschnitts der Passivierungsschicht freigelegt wird.
  • Gemäß einem anderen Aspekt der vorliegenden Erfindung weist ein Verfahren zum Herstellen eines Matrixsubstrats für eine Flüssigkristallanzeigevorrichtung folgende Schritte auf: Ausbilden einer Gateleitung, eines Gateanschlusses und einer Gateelektrode auf einem Substrat; Ausbilden einer Gateisolationsschicht auf der Gateleitung, der Gateelektrode und dem Gateanschluss; Ausbilden einer aktiven Schicht auf der Gateisolationsschicht; Ausbilden einer ohmschen Kontaktschicht auf der aktiven Schicht; Ausbilden einer Datenleitung, eines Datenanschlusses und einer Sourceelektrode und einer Drainelektrode auf der ohmschen Kontaktschicht; Ausbilden einer Pixelelektrode, welche an die Drainelektrode kontaktiert ist und einer Datenanschlussstelle, welche den Datenanschluss kontaktiert; Ausbilden einer Passivierungsschicht auf dem Substrat einschließlich der Pixelelektrode; und Freilegen des Gateanschlusses und der Datenanschlussstelle ohne Ausbilden von Kontaktlöchern, wobei der Gateanschluss durch Entfernen eines Abschnitts der Gateisolationsschicht und der Passivierungsschicht freigelegt wird, und die Datenanschlussstelle durch Entfernen eines Abschnitts der Passivierungsschicht freigelegt wird.
  • Es versteht sich, dass sowohl die vorhergehende allgemeine Beschreibung als auch die nachfolgende detaillierte Beschreibung beispielhaft und erläuternd sind und eine weitergehende Erklärung der beanspruchten Erfindung geben sollen.
  • Die beigefügten Abbildungen, welche ein weitergehendes Verständnis der Erfindung liefern sollen und einen Teil der Anmeldung bilden, stellen Ausführungsformen der Erfindung dar und dienen zusammen mit der Beschreibung dazu, das Prinzip der Erfindung zu erläutern.
  • Es zeigen:
  • 1 eine auseinandergezogene perspektivische Ansicht, in welcher eine Flüssigkristallanzeigevorrichtung (LCD-Vorrichtung) gemäß dem Stand der Technik dargestellt ist;
  • 2 eine Draufsicht, in welcher ein Matrixsubstrat für eine LCD-Vorrichtung gemäß dem Stand der Technik dargestellt ist;
  • 3A bis 3G Querschnittsansichten zur Erläuterung der Prozessschritte zur Herstellung des Matrixsubstrats gemäß der LCD-Vorrichtung nach dem Stand der Technik entlang der Linie III-III aus 2;
  • 4A bis 4G Querschnittsansichten zur Erläuterung der Prozessschritte zur Herstellung des Matrixsubstrats gemäß der LCD-Vorrichtung nach dem Stand der Technik entlang der Linie IV-IV aus 2;
  • 5A bis 5G Querschnittsansichten zur Erläuterung der Prozessschritte zur Herstellung des Matrixsubstrats gemäß der LCD-Vorrichtung nach dem Stand der Technik entlang der Linie V-V aus 2;
  • 6 eine Draufsicht eines Matrixsubstrats für eine Flüssigkristallanzeigevorrichtung (LCD-Vorrichtung) gemäß der vorliegenden Erfindung;
  • 7A bis 7G Querschnittsansichten zur Erläuterung der Prozessschritte zur Herstellung des Matrixsubstrats gemäß der vorliegenden Erfindung entlang der Linie VII-VII aus 6;
  • 8A bis 8G Querschnittsansichten entlang der Linie VIII-VIII aus 6;
  • 9A bis 9G Querschnittsansichten entlang der Linie IX-IX aus 6;
  • 10 eine schematische Ansicht, welche einen Anschlussöffnungsprozess gemäß einer ersten Ausführungsform der vorliegenden Erfindung zeigt;
  • 11 eine Querschnittsansicht eines anderen Matrixsubstrats für eine Flüssigkristallanzeigevorrichtung gemäß der vorliegenden Erfindung;
  • 12 eine schematische Ansicht, welche einen Anschlussöffnungsprozess gemäß einer zweiten Ausführungsform der vorliegenden Erfindung zeigt; und
  • 13 bis 15 schematische Ansichten, in denen ein Anschlussöffnungsprozess gemäß einer dritten Ausführungsform der vorliegenden Erfindung gezeigt ist.
  • Nachfolgend wird detailliert auf die dargestellten Ausführungsformen der vorliegenden Erfindung Bezug genommen, von der Beispiele in den beigefügten Abbildungen dargestellt sind. Wo immer dies möglich ist, werden in sämtlichen Abbildungen die gleichen Bezugszeichen zur Bezeichnung der gleichen oder ähnlicher Bauteile verwendet.
  • 6 ist eine Draufsicht eines Matrixsubstrats für eine Flüssigkristallanzeigevorrichtung (LCD-Vorrichtung) gemäß der vorliegenden Erfindung.
  • Wie in 6 dargestellt ist, werden eine Gateleitung 112 und eine Datenleitung 134 auf einem transparenten Substrat 100 ausgebildet. Die Gateleitung 112 und die Datenleitung 134 kreuzen einander und definieren einen Pixelbereich P. Ein Dünnschichttransistor T ist als ein Schaltelement an jeder Kreuzungsstelle der Gateleitung 112 und der Datenleitung 134 ausgebildet. Ein Gateanschluss 110 ist an einem Ende der Gateleitung 112 ausgebildet, und ein Datenanschluss 136 ist an einem Ende der Datenleitung 134 ausgebildet. Auf dem Datenanschluss 136 ist eine Datenanschlussstelle 150, welche eine inselförmige Gestalt aufweist und aus einem transparenten leitfähigen Material gebildet ist, ausgebildet und so angeordnet, dass sie den Datenanschluss 136 überlappt.
  • Der Dünnschichttransistor T ist aus einer Gateelektrode 114, welcher an die Gateleitung 112 zum Empfangen von Abtastsignalen angeschlossen ist, einer Sourceelektrode 140, welche an die Datenleitung 134 zum Empfangen von Datensignalen angeschlossen ist, und einer Drainelektrode 142, welche mit Abstand von der Sourceelektrode 140 angeordnet ist, aufgebaut. Der Dünnschichttransistor T weist ferner eine aktive Schicht 132 zwischen der Gateelektrode 114 und der Sourceelektrode 140 und der Drainelektrode 142 auf. Eine metallische Struktur 138 ist so angeordnet, dass sie die Gateleitung 112 überlappt. Die metallische Struktur 138 kann aus dem gleichen Material wie die Datenleitung 134 gebildet sein.
  • Eine Pixelelektrode 146 ist in dem Pixelbereich P ausgebildet. Die Pixelelektrode 146 ist direkt an die Drainelektrode 142 und die metallische Struktur 138 ohne Kontaktlöcher angeschlossen. Die Gateleitung 112 und die metallische Struktur 138 dienen als erste Speicherkondensatorelektrode bzw. zweite Speicherkondensatorelektrode und bilden einen Speicherkondensator Cst mit einer (nicht gezeigten) Gateisolationsschicht, welche zwischen der Gateleitung 112 und der metallischen Struktur 138 angeordnet ist.
  • Obwohl in der Figur nicht gezeigt, wird eine ohmsche Kontaktschicht zwischen der aktiven Schicht 132 und der Sourceelektrode 140 und der Drainelektrode 142 ausgebildet. Die aktive Schicht 132 wird aus amorphen Silizium ausgebildet, und die ohmsche Kontaktschicht wird aus dotiertem amorphem Silizium ausgebildet. Eine erste Struktur 135 und eine zweite Struktur 139, welche das amorphe Silizium und das dotierte amorphe Silizium aufweisen, werden unter der Datenleitung 134 bzw. der metallischen Struktur 138 ausgebildet.
  • 7A bis 7G, 8A bis 8G und 9A bis 9G zeigen Ansichten zur Erläuterung der Prozessschritte zum Herstellen eines Matrixsubstrats gemäß der vorliegenden Erfindung und zeigen Querschnitte entlang der Linie VII-VII, der Linie VIII-VIII bzw. der Linie IX-IX aus 6.
  • Als erstes werden, wie in 7A, 8A und 9A gezeigt ist, eine Gateleitung 112, eine Gateelektrode 114 und ein Gateanschluss 110 auf einem transparenten Substrat 100 ausgebildet, indem eine erste metallische Schicht aufgebracht wird, und die erste metallische Schicht mittels eines ersten Photolithographieprozesses unter Verwendung einer ersten Maske strukturiert wird. Die Gateelektrode 114 wird so angeordnet, dass sie sich von der Gateleitung 112 aus erstreckt, und der Gateanschluss 110 wird an einem Ende der Gateleitung 112 platziert. Um eine RC-Verzögerung zu vermeiden, wird weithin Aluminium (Al), welches einen relativ geringen spezifischen Widerstand aufweist, als Gateelektrodenmaterial verwendet. Allerdings wird reines Aluminium mittels Säure leicht korrodiert und kann in dem nachfolgenden Hochtemperaturprozess Liniendefekte aufgrund von Hügeln verursachen. Daher kann eine Aluminiumlegierung verwendet werden, oder es kann eine Doppelschicht verwendet werden, welche Aluminium oder ein anderes metallisches Material wie etwa Molybdän aufweist.
  • Als nächstes werden eine Gateisolationsschicht 116, eine Schicht 118 aus amorphem Silizium, eine Schicht 120 aus dotiertem amorphem Silizium und eine zweite metallische Schicht 132 aufeinanderfolgend auf dem Substrat 100, auf welchem die Gateleitung 112, die Gateelektrode 114 und der Gateanschluss 110 vorgesehen sind, aufgebracht. Die Gateisolationsschicht 116 wird aus einem anorganischen isolierenden Material wie etwa Siliziumnitrid (SiNx) oder Siliziumoxid (SiO2) ausgebildet. Die Gateisolationsschicht 116 kann aus einem organischen isolierenden Material wie etwa Benzocyclobuten (BCB) oder Acrylharz gebildet werden. Die zweite metallische Schicht 124 wird aus einem der Materialien Chrom, Molybdän, Wolfram und Tantal (TA) gebildet.
  • Wie in 7B, 8B und 9B dargestellt ist, wird eine Photoresistschicht 126 auf der zweiten metallischen Schicht 124 über Beschichtung mittels eines Photoresists ausgebildet. Eine zweite Maske 160, welche einen durchlässigen Abschnitt E, einen undurchlässigen Abschnitt F und einen halbdurchlässigen Abschnitt G aufweist, wird über der Photoresistschicht 126 und mit Abstand zu dieser aufgebracht. Der halbdurchlässige Abschnitt G kann Schlitze aufweisen und entspricht einem Kanal eines Dünnschichttransistors. Die Photoresistschicht 126 kann vom ”Positiv-Typ” sein, so dass ein belichteter Abschnitt entwickelt und entfernt wird. Nachfolgend wird die Photoresistschicht 126 belichtet und die Photoresistschicht 126, welche dem halbdurchlässigen Abschnitt G entspricht, wird weniger belichtet als die Photoresistschicht 126, welche dem durchlässigen Abschnitt E entspricht.
  • Als nächstes wird, wie in 7C, 8C und 9C gezeigt ist, die Photoresistschicht 126 aus 7B, 8B und 9B entwickelt und eine Photoresiststruktur 126a, welche Bereiche unterschiedlicher Dicke aufweist, wird ausgebildet. Ein Bereich erster Dicke der Photoresiststruktur 126a ist entsprechend dem undurchlässigen Abschnitt F aus 7B, 8B und 9B angeordnet, und ein Bereich zweiter Dicke der Photoresiststruktur 126a, wobei die zweite Dicke kleiner als die erste Dicke ist, ist entsprechend dem halbdurchlässigen Abschnitt G aus 7B angeordnet.
  • Wie in 7D, 8D und 9D gezeigt ist, werden die zweite metallische Schicht 124, die Schicht 120 aus dotiertem amorphem Silizium und die Schicht 118 aus amorphem Silizium von 7C, 8C und 9C, welche unter Verwendung der Photoresiststruktur 126a belichtet wurden, entfernt. Folglich werden eine Source- und Drainstruktur 128, eine Datenleitung 134 aus 6, ein Datenanschluss 136, eine Struktur 130a aus dotiertem amorphem Silizium und eine aktive Schicht 132 ausgebildet. Die zweite metallische Schicht 124 aus 7C, 8C und 9C wird mittels eines Nassätzverfahrens geätzt, wohingegen die Schicht 120 aus dotiertem amorphem Silizium und die Schicht 118 aus amorphem Silizium von 7C, 8C und 9C mittels eines Trockenätzverfahrens strukturiert werden. Die Source- und Drainstruktur 128 wird über der Gateelektrode 114 ausgebildet und an eine Datenleitung 134 von 6 angeschlossen, welche sich in der Abbildung vertikal erstreckt. Die Struktur 130a aus dotiertem amorphem Silizium und die aktive Schicht 132 weisen die gleiche Form wie die Source- und Drainstruktur 128 auf. Eine metallische Struktur 138 von inselförmiger Gestalt wird ebenfalls über der Gateleitung 112 ausgebildet. Eine erste Struktur 135 und eine zweite Struktur 139, welche die Schicht aus amorphem Silizium und die Schicht aus dotiertem amorphem Silizium aufweisen, werden ausgebildet. Die erste Struktur 135 wird unter der (nicht gezeigten) Datenleitung angeordnet, und der Datenanschluss 136 und die zweite Struktur 139 werden unter der metallischen Struktur 138 platziert.
  • Als nächstes wird, wie in 7E, 8E und 9E dargestellt ist, der Bereich zweiter Dicke der Photoresiststruktur 126a mittels eines Veraschungsprozesses entfernt, und die Source- und Drainstruktur 128 wird somit freigelegt. Hierbei wird auch der Bereich erster Dicke der Photoresiststruktur 126a partiell entfernt, und der Bereich erster Dicke der Photoresiststruktur 126a wird verdünnt. Zusätzlich können Kanten der Photoresiststruktur 126a entfernt werden, und Abschnitte der metallischen Strukturen 128, 136 und 138 können freigelegt werden.
  • Wie in 7F, 8F und 9F dargestellt ist, werden die Source- und Drainstruktur 128 und die Struktur 130a aus dotiertem amorphem Silizium von 7E, welche unter Verwendung der Photoresiststruktur 126a aus 7E freigelegt wurden, geätzt. Folglich werden eine Sourceelektrode 140 und eine Drainelektrode 142 und eine ohmsche Kontaktschicht 130 ausgebildet, und die aktive Schicht 132 wird freigelegt. Die freigelegte aktive Schicht 132 zwischen der Sourceelektrode 140 und der Drainelektrode 142 wird der Kanal des Dünnschichttransistors und entspricht dem halbdurchlässigen Abschnitt G der zweiten Maske 160 aus 7B. Die Sourceelektrode 140 und die Drainelektrode 142 sind mit Abstand voneinander angeordnet. Wenn die Source- und Drainstruktur 128 aus 7E aus Molybdän (Mo) gebildet wird, können die Source- und Drainstruktur 128 und die Struktur 130a aus dotiertem amorphem Silizium von 7E unter Verwendung eines Trockenätzverfahrens auf einmal entfernt werden. Wenn allerdings die Source- und Drainstruktur 128 aus Chrom (Cr) gebildet wird, wird die Source- und Drainstruktur 128 mittels eines Nassätzverfahrens geätzt, und dann wird die Struktur 130a aus dotiertem amorphem Silizium mittels eines Trockenätzverfahrens entfernt.
  • Wie oben ausgeführt wurde, werden die Sourceelektrode 140 und die Drainelektrode 142, die Datenleitung 134 von 6, der Datenanschluss 136, die metallische Struktur 138, die ohmsche Kontaktschicht 130 und die aktive Schicht 132 mittels eines zweiten Maskenprozesses unter Verwendung der zweiten Maske 160 von 7B, 8B und 9B ausgebildet.
  • Als nächstes wird die Photoresiststruktur 126a aus 7E entfernt, und eine Pixelelektrode 146 und eine Datenanschlussstelle 150 werden auf dem Substrat 100, welches die Sourceelektrode 140 und die Drainelektrode 142 aufweist, ausgebildet, indem ein transparentes leitfähiges Material wie etwa Indium-Zinn-Oxid (ITO) oder Indium-Zink-Oxid (IZO) aufgebracht wird, und das transparent leitfähige Material mittels eines dritten Photolithographieprozesses unter Verwendung einer dritten Maske strukturiert wird. Die Pixelelektrode 146 wird direkt nicht nur an die Drainelektrode 142, sondern auch an die metallische Struktur 138 ohne Kontaktlöcher angeschlossen. Die Datenanschlussstelle 150 von inselförmiger Gestalt ist an den Datenanschluss 136 kontaktiert. Hierbei ist der Gateanschluss 110 immer noch mit der Gateisolationsschicht 116 bedeckt.
  • Wie in 7G, 8G und 9G dargestellt ist, wird eine Passivierungsschicht 154 auf dem Substrat 100, welches die Pixelelektrode 146 und die Datenanschlussstelle 150 aufweist, ausgebildet. Die Passivierungsschicht 154 kann ausgebildet werden, indem ein anorganisches Material, wie etwa Siliziumnitrid (SiNx) oder Siliziumoxid (SiO2), aufgebracht wird oder in dem ein organisches Material, wie etwa Benzocyclobuten oder Polyimid, schichtweise aufgebracht wird. Hierbei werden der Gateanschluss 110 und die Datenanschlussstelle 150 so freigelegt, dass Signale daran angelegt werden können.
  • Folglich werden, wie in 7H, 8H und 9H dargestellt ist, die Gateisolationsschicht 116 und die Passivierungsschicht 154 auf dem Gateanschluss 110 und die Passivierungsschicht 154 auf der Datenanschlussstelle 150 mittels eines Nassätzverfahrens entfernt, so dass der Gateanschluss 110 und die Datenanschlussstelle 150 freigelegt werden. Das Nassätzverfahren kann ein Eintauchverfahren beinhalten, bei dem ein Gegenstand in ein Ätzmittel eingetaucht wird.
  • Wenn die Passivierungsschicht 154 aus Polyimid gebildet wird, kann die Passivierungsschicht 154 in Bereichen mit Ausnahme des Gateanschlusses 110 und des Datenanschlusses 136 mittels eines Druckverfahrens ausgebildet werden. Dann wird nur die Gateisolationsschicht auf dem Gateanschluss 110 mittels des Eintauchverfahrens entfernt. Zusätzlich kann die Passivierungsschicht 154 als eine Ausrichtungsschicht verwendet werden, indem ihre Oberfläche gerieben wird.
  • Währenddessen kann das Eintauchverfahren nach Anfügung des Matrixsubstrats und eines Farbfiltersubstrats durchgeführt werden, wodurch ein Flüssigkristallpaneel gebildet wird.
  • 10 ist eine schematische Ansicht, in der ein Anschlussöffnungsprozess gemäß einer ersten Ausführungsform der vorliegenden Erfindung gezeigt ist, wobei ein Eintauchverfahren verwendet wird.
  • Als erstes werden ein Matrixsubstrat 170a, welches mittels der Prozesse aus 7A bis 7G, 8A bis 8G und 9A bis 9G hergestellt wurde, und ein Farbfiltersubstrat 170b, welches eine (nicht gezeigte) gemeinsame Elektrode aufweist, aneinander gefügt, so dass die Pixelelektrode und die gemeinsame Elektrode einander gegenüber liegen können, wodurch ein Flüssigkristallpaneel 170 gebildet wird. Das Farbfiltersubstrat 170b ist kleiner als das Matrixsubstrat 170a, und folglich wird ein Gateanschlussabschnitt 172, wo Gateanschlüsse 110 gebildet werden und ein Datenanschlussabschnitt 174, wo Datenanschlüsse 136 und Datenanschlussstellen 150 gebildet werden, mittels des Farbfiltersubstrats 170b freigelegt. Nachfolgend wird Flüssigkristallmaterial zwischen das Matrixsubstrat und das Farbfiltersubstrat eingefügt. Als nächstes wird, wie in 10 gezeigt ist, der Gateanschlussabschnitt 172 des Flüssigkristallpaneels 170 in ein Ätzmittel 176 eingetaucht, welches als erstes Ätzmittel bezeichnet werden kann, und folglich wird der Gateanschluss 110, wie in 8H gezeigt, freigelegt. Zusätzlich wird der Datenanschlussabschnitt 174 des Flüssigkristallpaneels 170 in ein zweites Ätzmittel eingetaucht, und folglich wird die Datenanschlussstelle 150, wie in 9H gezeigt ist, freigelegt.
  • Hierbei erfordert es aufgrund der Gateisolationsschicht mehr Zeit, den Gateanschluss des Gateanschlussabschnittes freizulegen, als den Datenanschlussabschnitt freizulegen. Zusätzlich können das erste Ätzmittel und das zweite Ätzmittel übereinstimmen oder unterschiedlich sein, je nach den Eigenschaften der Gateisolationsschicht und der Passivierungsschicht. Wie oben ausgeführt, wird, wenn die Passivierungsschicht 154 aus Polyimid gebildet ist, nur der Gateanschlussabschnitt 172 des Flüssigkristallpaneels 170 in ein Ätzmittel eingetaucht. Daher werden, wie in 8H und 9H gezeigt ist, der Gateanschluss 110 und die Datenanschlussstelle 150 freigelegt.
  • Währenddessen kann in dem Matrixsubstrat der vorliegenden Erfindung der Speicherkondensator aus der Gateleitung und der Pixelelektrode gebildet werden. Ein anderes Matrixsubstrat eines solchen Aufbaus ist in 11 dargestellt. 11 zeigt einen ähnlichen Aufbau wie bei dem Matrixsubstrat von 7H, bis auf den Speicherkondensator. Das Matrixsubstrat von 11 kann dadurch hergestellt werden, indem die metallische Struktur 138 und die zweite Struktur 139 während des zweiten Maskenprozesses nicht gebildet werden. Der Speicherkondensator aus 11 kann eine von dem Speicherkondensator aus 7H unterschiedliche Kapazität aufweisen.
  • Der Prozess des Freilegens von Anschlüssen oder Anschlussstellen der Anschlussabschnitte kann mittels eines Polierverfahrens durchgeführt werden.
  • 12 ist eine schematische Ansicht, welche einen Anschlussöffnungsprozess gemäß einer zweiten Ausführungsform der vorliegenden Erfindung unter Verwendung eines Polierverfahrens zeigt. Ein Flüssigkristallpaneel 170 wird hergestellt, indem ein Matrixsubstrat 170a und ein Farbfiltersubstrat 170b aneinandergefügt werden, wobei das Farbfiltersubstrat 170b kleiner als das Matrixsubstrat 170a ist, wodurch ein Gateanschlussabschnitt 172 und ein Datenanschlussabschnitt 174 des Matrixsubstrats 170a freigelegt werden. Die Passivierungsschicht 154 und die Gateisolationsschicht 116 auf dem Gateanschluss 110 von 8G bzw. die Passivierungsschicht 154 auf der Datenanschlussstelle 150 auf 9G werden mittels eines Polierverfahrens freigelegt, und der Gateanschluss 110 und die Datenanschlussstelle 150 werden, wie in 8H und 9H gezeigt ist, freigelegt.
  • Hierbei kann das Polierverfahren ein Verfahren des chemischen mechanischen Polierens (CMP = „chemical mechanical polishing”) zum Ebnen der Oberfläche eines Wafers oder Strukturieren von Materialien, welche mittels eines Trockenätzverfahrens schwierig zu ätzen sind, sein. Das CMP-Verfahren verwendet einen mechanischen Poliereffekt mittels eines abrasiven und chemischen Poliereffektes unter Verwendung einer sauren Lösung oder einer basischen Lösung.
  • Wie in 12 gezeigt ist, wird (nicht gezeigter) Schlamm, welcher eine abrasive und eine saure oder basische Lösung aufweist, in eine CMP-Vorrichtung 178 eingespritzt, und die Passivierungsschicht 154 und die Gateisolationsschicht 116 von 8G in dem Gateanschlussabschnitt 152 werden mittels Polieren unter Verwendung der CMP-Vorrichtung entfernt, wodurch der Gateanschluss 110 von 8H freigelegt wird.
  • Die Passivierungsschicht 154 auf der Datenanschlussstelle 150 wird ebenfalls mittels Polieren unter Verwendung der CMP-Vorrichtung entfernt. Daher werden, wie in 8H und 9H gezeigt ist, der Gateanschluss 110 und die Datenanschlussstelle 150 freigelegt.
  • Hierbei erfordert es aufgrund der Gateisolationsschicht mehr Zeit, den Gateanschluss des Gateanschlussabschnittes freizulegen, als den Datenanschlussabschnitt freizulegen. Außerdem können die Schlämme für den Gateanschlussabschnitt und den Datenanschlussabschnitt übereinstimmen oder unterschiedlich sein, je nach den Eigenschaften der Gateisolationsschicht und der Passivierungsschicht.
  • Alternativ können die Prozesse des Freilegens von Anschlüssen oder Anschlussstellen der Anschlussabschnitte mittels eines Trockenätzverfahrens unter Verwendung eines Plasmas durchgeführt werden.
  • 13 bis 15 sind schematische Ansichten zur Darstellung des Anschlussöffnungsprozesses gemäß einer dritten Ausführungsform der vorliegenden Erfindung unter Verwendung eines Trockenätzverfahrens. In dem Trockenätzverfahren kann entweder ein Strahl-Typ-Atmosphärendruck (AP = „atmospheric Pressure”)-Plasma wie in 13 gezeigt, ein Stab-Typ-AP-Plasma wie in 14 gezeigt, oder ein Batch-Typ-Niedrigdruck (LP = „low pressure”)-Plasma wie in 15 gezeigt, verwendet werden.
  • Wie in 13 gezeigt ist, wird in dem Strahl-Typ-AP-Plasma-Verfahren der Gateanschlussabschnitt 152 selektiv mittels eines Plasmas abgetastet, welches aus einer Plasmakanone 180 emittiert wurde. Folglich werden die Passivierungsschicht 154 und die Gateisolationsschicht 116 aus 8G in dem Gateanschlussabschnitt 172 entfernt, und der Gateanschluss 110 von 8H wird freigelegt. Außerdem wird die Passivierungsschicht 154 aus 9G in dem Datenanschlussabschnitt 174 entfernt, und der Datenanschlussabschnitt 150 aus 9H wird freigelegt.
  • In dem Stab-Typ-AP-Plasma-Verfahren von 14 wird der Gateanschlussabschnitt 172 selektiv mittels eines Plasmas abgetastet, welches von einer Stab-Plasmakanone 182 emittiert wurde, und der Gateanschluss 110 von 8H wird freigelegt. Die Stab-Plasmakanone 182 kann Plasmakanonen gemäß 13, welche in einer Reihe miteinander verbunden sind, aufweisen.
  • Hingegen werden, wie in 15 gezeigt ist, in dem Batch-Typ-LP-Plasma-Verfahren ein Batch 171 von Flüssigkristallpaneelen 170, welche in einer Reihe und mit Abstand voneinander angeordnet sind, in einer Plasmakammer 184 angebracht und werden einem Plasma bei geringem Druck ausgesetzt. Daher werden die Passivierungsschicht 154 und die Gateisolationsschicht 116, welche mittels des (nicht gezeigten) Farbfiltersubstrats freigelegt werden, die auf dem Gateanschluss 110 und der Datenanschlussstelle 150 angeordnet sind, entfernt.
  • Hierbei beansprucht es aufgrund der Gateisolationsschicht mehr Zeit, den Gateanschluss des Gateanschlussabschnitts freizulegen, als den Datenanschlussabschnitt freizulegen. Zusätzlich sind die Bedingungen der Prozesse für den Gateanschlussabschnitt und den Datenanschlussabschnitt von den Eigenschaften der Gateisolationsschicht und der Passivierungsschicht abhängig. Das heisst, dass dann, wenn die Gateisolationsschicht und die Passivierungsschicht unterschiedliche Eigenschaften haben können, die Passivierungsschicht in dem Gateanschlussabschnitt und dem Datenanschlussabschnitt mittels eines ersten Plasmas entfernt werden kann, und dann die Gateisolationsschicht mittels eines zweiten Plasmas geätzt werden kann.
  • Bei der vorliegenden Erfindung werden, da das Matrixsubstrat nur mittels drei Maskenprozessen hergestellt wird, die Zahl der Herstellungsprozessschritte und die Kosten verringert, und die Produktivität wird erhöht.
  • Es versteht sich für den Fachmann, dass diverse Modifikationen und Variationen bei dem Verfahren zum Herstellen der Flüssigkristallanzeigevorrichtung gemäß der vorliegenden Erfindung durchgeführt werden können, ohne von dem Grundgedanken und dem Umfang der Erfindung abzuweichen. Daher deckt die vorliegende Erfindung Modifikationen und Variationen der Erfindung ab, solange diese innerhalb des Umfangs der beigefügten Ansprüche und ihren Äquivalenten liegen.

Claims (35)

  1. Verfahren zum Herstellen einer Flüssigkristallanzeigevorrichtung, wobei das Verfahren folgende Schritte aufweist: Ausbilden einer Gateleitung (112), eines Gateanschlusses (110) und einer Gateelektrode (114) auf einem ersten Substrat (100); Ausbilden einer Gateisolationsschicht (116) auf der Gateleitung (112), der Gateelektrode (114) und dem Gateanschluss (110); Ausbilden einer aktiven Schicht (132) auf der Gateisolationsschicht (116); Ausbilden einer ohmschen Kontaktschicht (130) auf der aktiven Schicht (132); Ausbilden einer Datenleitung (134), eines Datenanschlusses (136) und einer Sourceelektrode (140) und einer Drainelektrode (142) auf der ohmschen Kontaktschicht (130); Ausbilden einer Pixelelektrode (146), welche an die Drainelektrode (142) kontaktiert ist und einer Datenanschlussstelle (150), welche den Datenanschluss (136) kontaktiert; Ausbilden einer Passivierungsschicht (154) auf dem Substrat (100) einschließlich der Pixelelektrode (146); Ausbilden einer gemeinsamen Elektrode auf einem zweiten Substrat; Aneinanderfügen des ersten Substrats (100) und des zweiten Substrats, so dass die Pixelelektrode (146) und die gemeinsame Elektrode einander gegenüberliegen; Einspritzen eines Flüssigkristallmaterials zwischen das erste Substrat (100) und das zweite Substrat; und Freilegen des Gateanschlusses (110) und der Datenanschlussstelle (150) ohne Bilden von Kontaktlöchern, wobei der Gateanschluss (110) durch Entfernen eines Abschnitts der Gateisolationsschicht und der Passivierungsschicht freigelegt wird, und die Datenanschlussstelle (150) durch Entfernen eines Abschnitts der Passivierungsschicht freigelegt wird.
  2. Verfahren gemäß Anspruch 1, wobei das Freilegen des Gateanschlusses (110) und der Datenanschlussstelle (150) mittels eines Eintauchprozesses durchgeführt wird, wobei die Flüssigkristallanzeigevorrichtung in ein Ätzmittel eingetaucht wird.
  3. Verfahren gemäß Anspruch 1, wobei das Freilegen des Gateanschlusses (110) und der Datenanschlussstelle (150) mittels eines Polierprozesses durchgeführt wird.
  4. Verfahren gemäß Anspruch 3, wobei der Polierprozess mittels eines chemisch-mechanischen Polierverfahrens durchgeführt wird.
  5. Verfahren gemäß Anspruch 1, wobei das Freilegen des Gateanschlusses (110) und der Datenanschlussstelle (150) mittels eines Trockenätzprozesses durchgeführt wird.
  6. Verfahren gemäß Anspruch 5, wobei der Trockenätzprozess unter Verwendung eines Atmosphärendruckplasmas durchgeführt wird.
  7. Verfahren gemäß Anspruch 6, wobei das Atmosphärendruckplasma vom Strahl-Typ oder vom Stab-Typ ist.
  8. Verfahren gemäß Anspruch 5, wobei der Trockenätzprozess mittels eines Niedrigdruckplasmas in einer Plasmakammer durchgeführt wird.
  9. Verfahren gemäß einem der Ansprüche 1 bis 8, wobei die Passivierungsschicht (154) aus einem organischen Material gebildet wird.
  10. Verfahren gemäß Anspruch 9, wobei die Passivierungsschicht (154) über der gesamten Oberfläche des ersten Substrats (100) ausgebildet wird.
  11. Verfahren gemäß Anspruch 9, wobei die Passivierungsschicht (154) mittels eines Druckverfahrens ausgebildet wird und Abschnitte freilegt, welche dem Gateanschluss (110) und dem Datenanschluss (136) entsprechend angeordnet sind.
  12. Verfahren gemäß Anspruch 11, wobei die Passivierungsschicht (154) Polyimid aufweist.
  13. Verfahren gemäß Anspruch 12, welches ferner einen Schritt des Reibens der Passivierungsschicht (154) aufweist.
  14. Verfahren gemäß einem der Ansprüche 1 bis 13, wobei der Schritt des Ausbildens der aktiven Schicht (132), der Schritt des Ausbildens der ohmschen Kontaktschicht (130) und der Schritt des Ausbildens der Datenleitung (134), des Datenanschlusses (136) und der Sourceelektrode (140) und der Drainelektrode (142) mittels eines Photolithographieprozesses durchgeführt werden.
  15. Verfahren gemäß Anspruch 14, wobei der Photolithographieprozess unter Verwendung einer Maske (160) durchgeführt wird, welche einen durchlässigen Abschnitt (E), einen undurchlässigen Abschnitt (F) und einen halbdurchlässigen Abschnitt (G) aufweist.
  16. Verfahren gemäß Anspruch 15, wobei der halbdurchlässige Abschnitt (G) Schlitze aufweist.
  17. Verfahren gemäß Anspruch 15 oder 16, wobei der Photolithographieprozess einen Schritt des Ausbildens eines Bereichs erster Dicke einer Photoresiststruktur und einen Bereich zweiter Dicke einer Photoresiststruktur aufweist, wobei die zweite Dicke kleiner als die erste Dicke ist.
  18. Verfahren gemäß Anspruch 17, wobei der Bereich erster Dicke der Photoresiststruktur dem undurchlässigen Abschnitt (F) der Maske (160) entsprechend angeordnet ist, und wobei der Bereich zweiter Dicke der Photoresiststruktur entsprechend dem halbdurchlässigen Abschnitt (G) angeordnet ist.
  19. Verfahren gemäß Anspruch 17 oder 18, wobei die Photoresiststruktur vom Positiv-Typ ist, so dass ein belichteter Abschnitt entwickelt und entfernt wird.
  20. Verfahren gemäß einem der Ansprüche 1 bis 19, wobei die aktive Schicht (132) die gleiche Form wie die Datenleitung (134), die Sourceelektrode (140), die Drainelektrode (142) und der Datenanschluss (136) aufweist, und einen zusätzlichen Abschnitt zwischen der Sourceelektrode (140) und der Drainelektrode (142) aufweist.
  21. Verfahren gemäß einem der Ansprüche 1 bis 20, wobei die ohmsche Kontaktschicht (130) die gleiche Form wie die Datenleitung (134), die Sourceelektrode (140), die Drainelektrode (142) und der Datenanschluss (136) aufweist.
  22. Verfahren zum Herstellen eines Matrixsubstrats für eine Flüssigkristallanzeigevorrichtung, wobei das Verfahren folgende Schritte aufweist: Ausbilden einer Gateleitung (112), eines Gateanschlusses (110) und einer Gateelektrode (114) auf einem Substrat (100); Ausbilden einer Gateisolationsschicht (116) auf der Gateleitung (112), der Gateelektrode (114) und dem Gateanschluss (110); Ausbilden einer aktiven Schicht (132) auf der Gateisolationsschicht (116); Ausbilden einer ohmschen Kontaktschicht (130) auf der aktiven Schicht (132); Ausbilden einer Datenleitung (134), eines Datenanschlusses (136) und einer Sourceelektrode (140) und einer Drainelektrode (142) auf der ohmschen Kontaktschicht (130); Ausbilden einer Pixelelektrode (146), welche an die Drainelektrode (142) kontaktiert ist und einer Datenanschlussstelle (150), welche den Datenanschluss (136) kontaktiert; Ausbilden einer Passivierungsschicht (154) auf dem Substrat (100) einschließlich der Pixelelektrode (146); und Freilegen des Gateanschlusses (110) und der Datenanschlussstelle (150) ohne Ausbilden von Kontaktlöchern, wobei der Gateanschluss (110) durch Entfernen eines Abschnitts der Gateisolationsschicht (116) und der Passivierungsschicht (154) freigelegt wird, und die Datenanschlussstelle (150) durch Entfernen eines Abschnitts der Passivierungsschicht (154) freigelegt wird.
  23. Verfahren gemäß Anspruch 22, wobei der Schritt des Freilegens des Gateanschlusses (110) und der Datenanschlussstelle (150) mittels eines Eintauchprozesses durchgeführt wird, bei dem das Matrixsubstrat in ein Ätzmittel eingetaucht wird.
  24. Verfahren gemäß Anspruch 22 oder 23, wobei die Passivierungsschicht (154) über der gesamten Oberfläche des Substrats (100) ausgebildet wird.
  25. Verfahren gemäß Anspruch 22 oder 23, wobei die Passivierungsschicht (154) mittels eines Druckverfahrens gebildet wird, und Abschnitte freilegt, welche dem Gateanschluss (110) und dem Datenanschluss (136) entsprechend angeordnet sind.
  26. Verfahren gemäß Anspruch 25, wobei die Passivierungsschicht (154) Polyimid aufweist.
  27. Verfahren gemäß Anspruch 26, welches ferner einen Schritt des Reibens der Passivierungsschicht (154) aufweist.
  28. Verfahren gemäß Anspruch 22, wobei der Schritt des Ausbildens der aktiven Schicht (132), der Schritt des Ausbildens der ohmschen Kontaktschicht (130) und der Schritt des Ausbildens der Datenleitung (134), des Datenanschlusses (136), und der Sourceelektrode (140) und der Drainelektrode (142) mittels eines Photolithographieprozesses durchgeführt werden.
  29. Verfahren gemäß Anspruch 28, wobei der Photolithographieprozess unter Verwendung einer Maske (160) durchgeführt wird, welche einen durchlässigen Abschnitt (E), einen undurchlässigen Abschnitt (F) und einen halbdurchlässigen Abschnitt (G) aufweist.
  30. Verfahren gemäß Anspruch 29, wobei der halbdurchlässige Abschnitt (G) Schlitze aufweist.
  31. Verfahren gemäß Anspruch 29 oder 30, wobei der Photolithographieprozess einen Schritt des Ausbildens einer Photoresiststruktur aufweist, welche einen Bereich erster Dicke und einen Bereich zweiter Dicke, wobei die zweite Dicke kleiner als die erste Dicke ist, aufweist.
  32. Verfahren gemäß Anspruch 31, wobei der Bereich erster Dicke der Photoresiststruktur dem undurchlässigen Abschnitt (F) der Maske (160) entsprechend angeordnet ist, und wobei der Bereich zweiter Dicke der Photoresiststruktur dem halbdurchlässigen Abschnitt (G) entsprechend angeordnet ist.
  33. Verfahren gemäß Anspruch 31 oder 32, wobei die Photoresiststruktur vom Positiv-Typ ist, so dass ein belichteter Abschnitt entwickelt und entfernt wird.
  34. Verfahren gemäß einem der Ansprüche 22 bis 33, wobei die aktive Schicht (132) die gleiche Form wie die Datenleitung (134), die Sourceelektrode (140), die Drainelektrode (142) und der Datenanschluss (136) aufweist, und einen zusätzlichen Abschnitt zwischen der Sourceelektrode (140) und der Drainelektrode (142) aufweist.
  35. Verfahren gemäß einem der Ansprüche 22 bis 34, wobei die ohmsche Kontaktschicht (130) die gleiche Form wie die Datenleitung (134), die Sourceelektrode (140), die Drainelektrode (142) und der Datenanschluss (136) aufweist.
DE10354866A 2002-12-31 2003-11-24 Verfahren zum Herstellen einer Flüssigkristallanzeigevorrichtung Expired - Fee Related DE10354866B4 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR20020088491 2002-12-31
KR2002-88491 2002-12-31
KR1020030027982A KR100920480B1 (ko) 2002-12-31 2003-05-01 액정표시장치 및 그 제조방법
KR2003-27982 2003-05-01

Publications (2)

Publication Number Publication Date
DE10354866A1 DE10354866A1 (de) 2004-07-22
DE10354866B4 true DE10354866B4 (de) 2009-10-01

Family

ID=32599387

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10354866A Expired - Fee Related DE10354866B4 (de) 2002-12-31 2003-11-24 Verfahren zum Herstellen einer Flüssigkristallanzeigevorrichtung

Country Status (5)

Country Link
US (1) US7301599B2 (de)
JP (1) JP2004212933A (de)
CN (1) CN1289958C (de)
DE (1) DE10354866B4 (de)
TW (1) TWI245151B (de)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100640211B1 (ko) * 2003-04-03 2006-10-31 엘지.필립스 엘시디 주식회사 액정표시장치의 제조방법
KR20060069081A (ko) 2004-12-17 2006-06-21 삼성전자주식회사 박막 트랜지스터 표시판 및 그의 제조 방법
KR101055209B1 (ko) * 2004-12-30 2011-08-08 엘지디스플레이 주식회사 액정표시장치 및 이의 제조방법
KR100654569B1 (ko) * 2004-12-30 2006-12-05 엘지.필립스 엘시디 주식회사 박막 트랜지스터 어레이 기판 및 그 제조 방법
KR101090257B1 (ko) 2005-01-20 2011-12-06 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법
JP4805587B2 (ja) * 2005-02-24 2011-11-02 エーユー オプトロニクス コーポレイション 液晶表示装置とその製造方法
JP4349375B2 (ja) * 2005-04-11 2009-10-21 セイコーエプソン株式会社 電気光学装置及び電子機器
KR20060118208A (ko) * 2005-05-16 2006-11-23 삼성전자주식회사 박막 트랜지스터 표시판
KR101127218B1 (ko) * 2005-05-19 2012-03-30 엘지디스플레이 주식회사 액정표시장치용 어레이 기판과 그 제조방법
KR20070012081A (ko) * 2005-07-22 2007-01-25 삼성전자주식회사 박막 트랜지스터 기판의 제조 방법
KR101201707B1 (ko) * 2005-12-09 2012-11-15 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
KR20070070718A (ko) * 2005-12-29 2007-07-04 엘지.필립스 엘시디 주식회사 박막 트랜지스터 기판의 제조방법
KR101282404B1 (ko) 2006-09-05 2013-07-04 삼성디스플레이 주식회사 액정 표시 장치의 제조 방법
KR101362480B1 (ko) * 2007-02-09 2014-02-24 삼성디스플레이 주식회사 어레이 기판 및 이의 제조 방법
TWI346391B (en) * 2007-08-20 2011-08-01 Au Optronics Corp Liquid crystal display device and the manufacturing method thereof
KR101264722B1 (ko) * 2007-09-20 2013-05-15 엘지디스플레이 주식회사 액정표시장치의 제조방법
CN102422426B (zh) * 2009-05-01 2016-06-01 株式会社半导体能源研究所 半导体装置的制造方法
KR101650878B1 (ko) * 2010-03-22 2016-08-25 삼성디스플레이 주식회사 박막 트랜지스터의 제조 방법 및 이를 이용한 표시 기판의 제조 방법
US9178071B2 (en) * 2010-09-13 2015-11-03 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
CN103035568B (zh) * 2012-12-21 2014-12-31 北京京东方光电科技有限公司 一种tft阵列基板及制作方法、显示装置
CN103885281B (zh) * 2014-03-06 2018-03-06 京东方科技集团股份有限公司 一种光屏障基板的制备方法
KR101600306B1 (ko) 2014-04-17 2016-03-08 엘지디스플레이 주식회사 표시장치용 어레이 기판 및 그 제조방법
KR102297897B1 (ko) * 2017-04-25 2021-09-03 엘지디스플레이 주식회사 다중층의 패드부를 포함하는 기판, 기판을 포함하는 표시패널 및 이를 제조하는 방법
CN111352294B (zh) * 2020-03-23 2021-10-22 昆山国显光电有限公司 掩模版、显示面板及掩模版的制备方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09181323A (ja) * 1995-12-22 1997-07-11 Semiconductor Energy Lab Co Ltd アクティブマトリクス表示装置の作製方法
US6310666B1 (en) * 1997-10-24 2001-10-30 Lg. Philips Lcd Co., Ltd. Manufacturing method of liquid crystal display preventing RF discharge damage
US20020054247A1 (en) * 2000-11-07 2002-05-09 Lg.Philips Lcd Co., Ltd. Method for fabricating an array substrate of a liquid crystal display device
WO2002095493A1 (en) * 2001-05-23 2002-11-28 Koninklijke Philips Electronics N.V. Active plate
US6496234B1 (en) * 1999-09-16 2002-12-17 Lg Lcd, Inc. Liquid crystal panel having etched test electrodes

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4676868A (en) * 1986-04-23 1987-06-30 Fairchild Semiconductor Corporation Method for planarizing semiconductor substrates
KR940005124B1 (ko) * 1989-10-04 1994-06-11 호시덴 가부시기가이샤 액정표시소자
JP3172840B2 (ja) * 1992-01-28 2001-06-04 株式会社日立製作所 アクティブマトリクス基板の製造方法および液晶表示装置
JP2864464B2 (ja) * 1994-12-22 1999-03-03 日本ビクター株式会社 反射型アクティブ・マトリクス・ディスプレイ・パネル及びその製造方法
KR100338480B1 (ko) * 1995-08-19 2003-01-24 엘지.필립스 엘시디 주식회사 액정표시장치및그제조방법
JPH09251935A (ja) * 1996-03-18 1997-09-22 Applied Materials Inc プラズマ点火装置、プラズマを用いる半導体製造装置及び半導体装置のプラズマ点火方法
TW439007B (en) * 1996-09-11 2001-06-07 Canon Kk Process and apparatus for producing electrode plate and process for producing liquid crystal device including the plate
DE19711482C2 (de) 1997-03-19 1999-01-07 Siemens Ag Verfahren zur Herstellung eines vertikalen MOS-Transistors
TW428306B (en) * 1999-07-01 2001-04-01 Viking Tech Corp Packaging method for thin-film passive device on silicon
US6710525B1 (en) * 1999-10-19 2004-03-23 Candescent Technologies Corporation Electrode structure and method for forming electrode structure for a flat panel display
US6566741B2 (en) * 1999-10-21 2003-05-20 Intel Corporation Grounding of package substrates
US6678018B2 (en) * 2000-02-10 2004-01-13 Samsung Electronics Co., Ltd. Thin film transistor array substrate for a liquid crystal display and the method for fabricating the same
JP2001257350A (ja) 2000-03-08 2001-09-21 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
US6468833B2 (en) * 2000-03-31 2002-10-22 American Air Liquide, Inc. Systems and methods for application of substantially dry atmospheric plasma surface treatment to various electronic component packaging and assembly methods
US6617186B2 (en) * 2000-09-25 2003-09-09 Dai Nippon Printing Co., Ltd. Method for producing electroluminescent element
JP4410951B2 (ja) 2001-02-27 2010-02-10 Ｎｅｃ液晶テクノロジー株式会社 パターン形成方法および液晶表示装置の製造方法
KR100803177B1 (ko) 2001-05-14 2008-02-14 삼성전자주식회사 액정표시장치용 박막 트랜지스터 및 그 제조방법
KR100720099B1 (ko) * 2001-06-21 2007-05-18 삼성전자주식회사 박막 트랜지스터 기판 및 그의 제조 방법
US7016001B2 (en) * 2002-03-14 2006-03-21 Hannstar Display Corp. MVA-LCD device with color filters on a TFT array substrate

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09181323A (ja) * 1995-12-22 1997-07-11 Semiconductor Energy Lab Co Ltd アクティブマトリクス表示装置の作製方法
US6310666B1 (en) * 1997-10-24 2001-10-30 Lg. Philips Lcd Co., Ltd. Manufacturing method of liquid crystal display preventing RF discharge damage
US6496234B1 (en) * 1999-09-16 2002-12-17 Lg Lcd, Inc. Liquid crystal panel having etched test electrodes
US20020054247A1 (en) * 2000-11-07 2002-05-09 Lg.Philips Lcd Co., Ltd. Method for fabricating an array substrate of a liquid crystal display device
WO2002095493A1 (en) * 2001-05-23 2002-11-28 Koninklijke Philips Electronics N.V. Active plate

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
JP 09181323 A mit Abstract *
JP 09-181323 A mit Abstract Lueder, Ernst: "Liquid Crystal Displays: Adrssing Schemes & Electro-Optical Effects", c 2001 John Wiley & Sons, ISBN 0-471- 49029-6, S.241-248
Lueder, Ernst: "Liquid Crystal Displays: Adrssing Schemes & Electro-Optical Effects", c 2001 John Wiley & Sons, ISBN 0-471- 49029-6, S.241-248 *

Also Published As

Publication number Publication date
CN1514295A (zh) 2004-07-21
JP2004212933A (ja) 2004-07-29
TW200411284A (en) 2004-07-01
DE10354866A1 (de) 2004-07-22
CN1289958C (zh) 2006-12-13
US20040125327A1 (en) 2004-07-01
TWI245151B (en) 2005-12-11
US7301599B2 (en) 2007-11-27

Similar Documents

Publication Publication Date Title
DE10354866B4 (de) Verfahren zum Herstellen einer Flüssigkristallanzeigevorrichtung
DE10317627B4 (de) Verfahren zur Herstellung eines Matrixsubstrats für eine Flüssigkristallanzeigevorrichtung
DE10352404B4 (de) Matrixsubstrat für eine Flüssigkristallanzeigevorrichtung und Verfahren zu dessen Herstellung
DE10355666B4 (de) Dünnschichttransistor-Matrixsubstrat sowie Verfahren zu dessen Herstellung
DE19721451C2 (de) Flüssigkristallanzeige mit aktiver Matrix und Herstellungsverfahren dafür
DE10150432B4 (de) Arraysubstrat für eine Flüssigkristallanzeige und Verfahren zu dessen Herstellung
DE102006061869B4 (de) Arraysubstrat für eine Flüssigkristallanzeigevorrichtung und Herstellungsverfahren desselben
DE19811624B4 (de) Aktives Paneel für eine LCD und Herstellungsverfahren für ein aktives Paneel einer LCD
DE10361649B4 (de) Verfahren zum Herstellen einer Flüssigkristallanzeigevorrichtung
DE10317628B4 (de) Matrixsubstrat für eine Flüssigkristallanzeigevorrichtung und Verfahren zu dessen Herstellung
DE102005058680B4 (de) Herstellungsverfahren eines TFT-Array-Substrats
DE102004053587B4 (de) Flüssigkristalldisplay-Tafel und Verfahren zu deren Herstellung
DE102006057773B4 (de) Matrixsubstrat für eine In-Plane-Switching LCD-Vorrichtung, In-Plane Switching LCD-Vorrichtung und Verfahren zu dessen Herstellung
DE102007061259B4 (de) Arraysubstrat für ein Flüssigkristalldisplay sowie Verfahren zum Herstellen desselben
DE102009044914B4 (de) Elektrophoretische Anzeigevorrichtung und Verfahren zum Herstellen derselben
DE19809084C2 (de) Flüssigkristallanzeigevorrichtung und Herstellungsverfahren dafür
DE102007029421B4 (de) Arraysubstrat für eine Flüssigkristallanzeigevorrichtung und Herstellungsverfahren
DE19814676C2 (de) Flüssigkristallanzeige und Herstellungsverfahren dafür
DE102004051624B4 (de) Dünnschichttransistor-Substrat für eine Anzeigevorrichtung und Herstellungsverfahren desselben
DE19808989B4 (de) Dünnschichttransistor und Herstellungsverfahren dafür
DE102004028991B4 (de) Dünnschichttransistorarray-Substrat und Herstellverfahren für ein solches
DE102004021156B4 (de) Flüssigkristalldisplay und Verfahren zu dessen Herstellung
DE102007027645B4 (de) IPS-Flüssigkristallanzeigevorrichtung und Verfahren zum Herstellen derselben
DE102011050113B4 (de) Flüssigkristallanzeigevorrichtung und Verfahren zur Herstellung derselben
DE19906815A1 (de) Flüssigkristallanzeige und Verfahren zur Herstellung derselben

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8127 New person/name/address of the applicant

Owner name: LG DISPLAY CO., LTD., SEOUL, KR

8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee