KR100920480B1 - 액정표시장치 및 그 제조방법 - Google Patents

액정표시장치 및 그 제조방법 Download PDF

Info

Publication number
KR100920480B1
KR100920480B1 KR1020030027982A KR20030027982A KR100920480B1 KR 100920480 B1 KR100920480 B1 KR 100920480B1 KR 1020030027982 A KR1020030027982 A KR 1020030027982A KR 20030027982 A KR20030027982 A KR 20030027982A KR 100920480 B1 KR100920480 B1 KR 100920480B1
Authority
KR
South Korea
Prior art keywords
gate
electrode
substrate
pad electrode
layer
Prior art date
Application number
KR1020030027982A
Other languages
English (en)
Other versions
KR20040062375A (ko
Inventor
최낙봉
남승희
오재영
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to JP2003206454A priority Critical patent/JP2004212933A/ja
Priority to US10/653,914 priority patent/US7301599B2/en
Priority to CNB2003101136975A priority patent/CN1289958C/zh
Priority to DE10354866A priority patent/DE10354866B4/de
Priority to TW092134738A priority patent/TWI245151B/zh
Publication of KR20040062375A publication Critical patent/KR20040062375A/ko
Application granted granted Critical
Publication of KR100920480B1 publication Critical patent/KR100920480B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명은 3 마스크 공정으로 구현되는 액정표시장치 및 그 제조방법에 관한 것이다.
본 발명의 목적은 종래의 4 마스크 공정을 더욱 단순화하여 개선된 공정 수율을 확보하고 재료비를 절감하는 것이다.
본 발명의 제조방법은 제 1 마스크 공정으로, 기판 상에 게이트 배선과 게이트 전극과 게이트 패드 전극을 형성하는 단계와; 제 2 마스크 공정으로, 박막트랜지스터와 보조 용량과 데이터 배선과 데이터 패드 전극을 형성하는 단계와; 제 3 마스크 공정으로, 화소 전극과 데이터 전극 단자를 형성하는 단계와; 게이트 패드 전극 및 데이터 패드 전극 단자를 노출하는 단계로 이루어진다.
따라서, 3 마스크 공정으로 액정표시장치을 제작하여, 재료비 절감과 함께 공정 불량을 최소화 하고, 다수의 공정 중 발생하는 공정 오차를 최대한 줄여 공정수율을 개선하는 효과가 있다.

Description

액정표시장치 및 그 제조방법{Liquid crystal display device and manufacturing method of the same}
도 1은 일반적인 액정표시장치의 일부 분해 사시도.
도 2는 일반적인 어레이기판의 일부 평면도.
도 3a 내지 도 3g와, 도 4a 내지 도 4g와, 도 5a 내지 도 5g는 각각 도 2의 Ⅲ-Ⅲ, Ⅳ-Ⅳ, Ⅴ-Ⅴ를 따라 절단하여, 종래의 4 마스크 공정 순서에 따라 도시한 공정 단면도.
도 6은 본 발명의 실시예에 따라 형성된 어레이기판의 일부 평면도.
도 7a 내지 7g와, 8a 내지 8h와, 9a 내지 9h는 각각 도 6의 Ⅶ-Ⅶ, Ⅷ-Ⅷ, Ⅸ-Ⅸ을 따라 절단하여, 본 발명의 제 1 실시예에 따라 도시한 공정 단면도.
도 10은 본 발명의 제 1 실시예에 따라 액정패널을 습식 식각하는 공정의 정면도.
도 11은 보조 용량 영역이 금속-절연막-ITO 구조로 형성된 단면도.
도 12는 본 발명의 제 2 실시예에 따라 액정패널을 폴리싱하는 공정의 평면도.
도 13 내지 15는 본 발명의 제 3 실시예에 따라 액정패널을 건식 식각하는 공정의 사시도
<도면의 주요부분에 대한 부호의 설명>
100 : 어레이기판 110 : 게이트 패드 전극
112 : 게이트 배선 114 : 게이트 전극
132 : 액티브층 134 : 데이터 배선
136 : 데이터 패드 전극 138 : 보조 용량 영역 금속 패턴
140 : 소스 전극 142 : 드레인 전극
146 : 화소 전극 150 : 데이터 패드 전극 단자
본 발명은 액정표시장치(liquid crystal display device)에 관한 것으로, 좀 더 자세하게는 액정표시장치 및 그 제조방법에 관한 것이다.
도 1은 일반적인 액정표시장치(1)를 개략적으로 도시한 사시도로서, 액정층(15)과, 그것을 사이에 두고 대향하는 컬러필터기판(3)과 어레이기판(4)으로 구성된다.
컬러필터기판(3)은 투명한 제 1 절연기판(5)과, 그 하부에 위치하는 블랙매트릭스(6) 및 적, 녹, 청 서브컬러필터(7)를 포함하는 컬러필터층(8)과, 상기 컬러 필터층(8) 하부에 위치하는 투명 공통 전극(9)으로 구성된다.
어레이기판(4)은 투명한 제 2 절연기판(22)과, 그 상부에 형성된 화소 영역(P)과, 상기 화소 영역(P)에 형성된 화소 전극(56) 및 스위칭 소자로 구성된다.
보다 자세히 살펴보면, 제 2 절연기판(22) 상에 일방향으로 다수의 게이트 배선(12)이 위치하고 게이트 배선과 직교하는 방향으로 다수의 데이터 배선(34)이 위치하며, 게이트 배선(12)과 데이터 배선(34)이 직교하여 화소 영역(P)를 정의하고, 게이트 배선(12)과 데이터 배선(34)의 교차점에 스위칭 소자로서 박막트랜지스터(T)가 위치한다. 화소 영역(P)에는 상기 박막트랜지스터(T)와 전기적으로 연결되는 화소 전극(56)이 위치한다. 여기서, 화소 전극(56)은 인듐-틴-옥사이드 (indium-tin-oxide : ITO)와 같이 빛의 투과율이 비교적 뛰어난 투명 도전성 금속을 사용한다.
게이트 배선(12)은 박막트랜지스터(T)의 구동 펄스 전압을 주사(scan)방식으로 전달하며, 데이터 배선(34)은 액정 분자의 회전 정도를 결정하는 화상 신호를 전달하는 수단이다.
액정표시장치(1)의 동작은 간단히 설명하면, 게이트 배선(12)으로 전달된 주사 신호를 통해 박막트랜지스터(T)를 제어하면서, 이 박막트랜지스터(T)를 통해 화상 신호가 데이터 배선(34)으로부터 화소 전극(56)으로 전달된다.
따라서, 화소 전극(56)과 공통 전극(9) 사이에는 전계가 발생하고, 액정 분자는 전계의 분포에 따라 배열하게 된다.
일반적으로, 액정은 자발 분극(Spontaneous Polarization)특성을 가지는 유전이방성 물질로, 전압이 인가되면 자발 분극에 의해 쌍극자(Bipolar)를 형성함으로써, 전계의 인가 방향에 따라 분자의 배열 방향이 바뀌는 특성을 갖는다. 따라서, 액정 분자의 배열 상태에 따라 광학적 특성이 바뀜으로써, 전기적인 광변조가 생기는데, 액정의 광변조 현상으로 빛을 차단 또는 통과시켜 이미지(image)를 표현하게 된다.
이하, 도 2를 참조하여 전술한 어레이기판(4)의 구성을 보다 자세히 알아본다.
도 2는 액정표시장치용 어레이기판의 일부를 개략적으로 도시한 확대 평면도로서, 기판(22) 상에 게이트 배선(12)과 데이터 배선(34)이 직교하여 화소 영역(P)을 정의하며, 이들 게이트 배선(12)과 데이터 배선(34)의 교차점에 박막트랜지스터(T)가 위치한다.
게이트 배선(12)의 일 끝단에는 게이트 패드 전극(10)이 형성되며, 데이터 배선(34)의 일 끝단에는 데이터 패드 전극(36)이 형성된다. 이들 패드 전극(10, 36)은 아일랜드(island) 형상의 투명 전극 패턴인 게이트 패드 전극 단자(58) 및 데이터 패드 전극 단자(60)와 각각 연결된다.
박막트랜지스터(T)는 게이트 배선(12)과 연결되어 주사 신호를 인가 받는 게이트 전극(14)과, 데이터 배선(34)과 연결되어 화상 신호를 인가 받는 소스 전극(40) 및 이와 소정간격 이격된 드레인 전극(42), 그리고 게이트 전극(14) 상부에 위치하고, 소스 전극(40) 및 드레인 전극(42) 하부의 액티브층(32)으로 구성된 다.
또한, 화소 영역(P) 상에는 드레인 전극(42)과 연결되는 투명한 화소 전극(56)이 형성되어 있고, 이 화소 전극(56)은 이전의 주사 신호가 전달된 상방의 이웃하는 게이트 배선(12)을 향해 연장되어 있다. 그리고, 이 상방의 이웃하는 게이트 배선(12) 상에는 아일랜드(island) 형상의 금속 패턴(28)이 형성되어 하방 화소 영역(P)의 상기 화소 전극(56)과 연결된다.
이와 같은 구성으로 게이트 배선(12)과, 그 상부로 유전체 역할의 게이트 절연막(미도시), 그리고 이를 사이에 두고 대향하는 금속 패턴(28)이 보조 용량(S)을 형성한다.
도시하지는 않았지만, 전술한 액티브층(32)과 소스 및 드레인 전극(40, 42) 사이에는 오믹콘택층(미도시)이 존재하며, 액티브층(32)을 형성하는 순수 비정질 실리콘 층과 오믹콘택층을 형성하는 불순물 비정질 실리콘 층은 각각 데이터 배선(34) 및 데이터 패드 전극(36)의 하부로 연장된 제 1 패턴(35)과, 보조 용량을 형성하는, 금속 패턴(28) 하부의 제 2 패턴(29)으로 구성된다.
전술한 구성의 어레이기판은 종래의 4 마스크 공정으로 제작된 것이며, 도면을 참조하여 종래의 4 마스크 공정에 대해 설명한다.
도 3a 내지 3g와, 도 4a 내지 4g와, 도 5a 내지 5g는 각각 도 2의 Ⅲ-Ⅲ, Ⅳ-Ⅳ, Ⅴ-Ⅴ를 따라 절단하여 종래의 4 마스크 공정 순서에 따라 도시한 도면이다.
특히 도 3a 내지 도 3g는 스위칭 소자인 박막트랜지스터 부분과 화소 영역 및 보조 용량 부분을 나타내고, 도 4a 내지 도 4g는 게이트 패드부, 그리고 도 5a 내지 도 5g는 데이터 패드부를 나타낸다.
먼저, 도 3a에 도시한 바와 같이, 기판(22) 상에 제 1 금속층을 형성한 후 제 1 마스크 공정으로, 일 끝단에 게이트 패드 전극(10)를 포함하는 게이트 배선(12)과, 상기 게이트 배선(12)에서 돌출 연장된 게이트 전극(14)을 형성한다.
이 때, 도 4a에 도시한 바와 같이, 게이트 패드부에서는 게이트 패드 전극(10)이 형성된다.
그리고, 도 5a에 도시한 바와 같이, 데이터 패드부에는 전극이 형성되지 않는다.
여기서, 제 1 금속층은 알루미늄(Al), 알루미늄 합금, 몰리브덴(Mo), 텅스텐(W), 크롬(Cr)과 같은 도전성 금속을 사용할 수 있다. 특히, 저저항인 알루미늄(Al)과 알루미늄 합금을 사용할 경우에는 몰리브덴(Mo)이나 크롬(Cr) 등을 사용하여 이중층으로 구성할 수 있다. 알루미늄은 화학적으로 내식성이 약하고, 이후의 고온 공정에서 힐락(hillock) 형성으로 인한 배선 결함 문제가 발생하기 때문에 내구성이 큰 금속을 적층하여 사용하는 것이다.
연속하여, 게이트 배선(12)과 게이트 패드 전극(10) 및 게이트 전극(14)이 형성된 기판(22) 전면에 제 1 절연막인 게이트 절연막(16)과, 순수 비정질 실리콘층(18)과, 불순물 비정질 실리콘층(20)과, 제 2 금속층(24)을 적층한다.
여기서, 제 1 절연막(16)은 질화 실리콘(SiNx)과 산화 실리콘(SiO2)과 같은 무기절연물질 중 선택된 하나를 사용하며, 제 2 금속층(24)은 크롬(Cr), 몰리브덴(Mo), 텅스텐(W), 탄탈륨(Ta) 등의 도전성 금속물질 중 선택된 하나를 사용한다.
설명의 편의를 위해 이들 다수의 층이 적층된 기판(22)에 스위칭 영역(T)과, 이후 공정에서 형성되는 데이터 배선과 데이터 패드 전극을 포함하는 데이터 영역(D)과, 화소 영역(P)과, 보조 용량 영역(S), 게이트 패드부(GP)과, 데이터 패드부(DP)을 정의한다.
다음으로, 도 3b와 도 4b와 도 5b에 도시한 바와 같이, 앞서 다수의 영역이 정의된 제 2 금속층(24) 상부로 포토레지스트(photo-resist : 이하 PR층 이라 약칭한다.)를 도포하여 PR층(26)을 형성한다. 이 PR층(26)은 빛을 받은 부분이 노광되어 현상되는 포지티브형(positive type)을 예로 든다.
그리고, PR층(26)이 형성된 기판(22) 상부로 투과 영역(A)과, 차단 영역(B)과, 반투과 영역(C)으로 구성된 마스크(50)를 위치시킨다. 여기서, 반투과 영역(C)은 반투과막이나 슬릿 형태로 구성할 수 있다.
여기서, 반투과 영역(C)은 게이트 전극(14) 상부에 대응하여 위치하도록 하는데, 이러한 반투과 영역(C)에 대응하는 PR층(26)은 투과 영역(A)에 비해 일부분만 노광되는 특성이 있다.
연속하여, 상기 마스크(50) 상부에서 기판(22)을 향해 빛을 조사하는 노광 공정(exposure)과, 노광된 부분을 제거하는 현상 공정(develop)을 진행한다.
이와 같은 공정으로, 도 3c에 도시한 바와 같이, 스위칭 영역(T)과, 보조 용 량 영역(S)과, 데이터 영역(D)에 PR 패턴(26a, 26b)이 형성된다. 스위칭 영역(T) 상에 도포된 PR층은 일부분만 노광되기 때문에, 현상 공정시, PR층 일부분이 제거된다.
이 때, 도 4c에 도시한 바와 같이, 게이트 패드부(GP)에서는 PR층이 모두 제거된다.
그리고, 도 5c에 도시한 바와 같이, 데이터 패드부(DP)에는 PR 패턴(26c)이 형성된다.
다음으로, 도 3d에 도시한 바와 같이, 상기 PR 패턴(26a, 26b, 26c) 사이로 노출된 제 2 금속층을 습식 식각하여 제거한 후, 하부의 불순물 비정질 실리콘층과 순수 비정질 실리콘층을 건식 식각하여, 스위칭 영역(T)과 데이터 영역(D)에는 소스/드레인 전극 패턴(28)과 소스/드레인 전극 패턴(28)에서 연장된 데이터 배선(34)과 데이터 배선(34) 끝단의 데이터 패드 전극(36)을 형성한다. 동시에, 게이트 배선(12)의 상부에 아일랜드 형상의 금속 패턴(38)을 형성한다.
그리고, 패턴된 순수 비정질 실리콘층과 불순물 비정질 실리콘층은 소스/드레인 전극 패턴(28) 하부에서 데이터 배선(34)과 데이터 패드 전극(36) 하부로 연장된 제 1 패턴(35), 그리고 상기 아일랜드 형상의 금속 패턴(38) 하부에 아일랜드 형상의 제 2 패턴(29)으로 형성된다.
여기서, 스위칭 영역(T)에 구성된 제 1 패턴(35) 중 하부의 순수 비정질 실리콘층을 액티브층(32)이라 하고, 이 액티브층(32) 상부의 불순물 비정질 실리콘층을 오믹 콘택층(30)이라 한다.
상기 공정으로, 도 4d에 도시한 바와 같이, 게이트 패드부(GP)에서는 게이트 절연막 상부의 적층막들은 모두 제거된다.
그리고, 도 5d에 도시된 바와 같이, 데이터 패드부(DP)에서는 데이터 배선 일 끝단의 데이터 패드 전극(36)이 일차로 형성된다.
다음으로, 도 3e에 도시한 바와 같이, 스위칭 영역(T)에 채널(CH)을 형성하기 위한 전 단계 공정으로, 채널(CH) 상부에 형성된 PR 패턴(26a)을 제거하는 애싱 공정(ashing processing)을 진행한다.
애싱 공정을 진행하면, 채널(CH) 부분에 대응하여 얇은 두께로 남아 있던 PR 패턴(26a)이 제거되는 동시에, 각 PR 패턴(26a, 26b) 주변(F)이 일부 깍여 나가 하부의 금속 패턴(28, 34, 38)이 일부 노출된다.
연속하여, PR 패턴(26a, 26b) 사이 및 주변으로 노출된 금속층과 그 하부의 불순물 비정질 실리콘층을 건식 식각하여 제거하는 공정을 진행하여 하부의 순수 비정질 실리콘층을 노출시킨다.
여기서, PR 패턴(26a, 26b) 사이 및 주변으로 노출된 금속층이 몰리브덴(Mo)일 경우에는, 전술한 건식 식각으로 이 노출된 금속층과, 그 하부의 불순물 비정질 실리콘 층을 한꺼번에 제거하는 것이 가능하나, 크롬(Cr)일 경우에는 PR 패턴(26a, 26b) 사이 및 주변으로 노출된 금속층을 먼저 습식 식각하여 제거한 후, 연속하여 건식 식각으로 그 하부의 불순물 비정질 실리콘층을 제거한다.
상기 노출된 금속층과 그 하부의 비정질 실리콘층을 제거한 후, PR 패턴(26a, 26b, 26c)을 제거한다.
이와 같은 공정으로, 도 3f에 도시한 바와 같이, 상기 스위칭 영역(T)에서는 상기 소스/드레인 전극 패턴이 다시 한번 패턴되어, 서로 이격된 소스 전극(40)과 드레인 전극(42), 그리고 소스 전극(40)과 연결된 데이터 배선(34)이 형성된다. 이 때, 소스/드레인 전극(40, 42) 사이로 노출된 액티브층(32)은 액티브 채널(CH)의 역할을 하게 된다.
상기 공정으로, 도 4e와 4f에 도시한 바와 같이, 게이트 패드부(GP)에는 이전의 공정단계와 같이, 게이트 패드 전극(10) 상부에 게이트 절연막(16)이 형성되어 있다.
그리고, 도 5e와 5f에 도시한 바와 같이, 데이터 패드부(DP)에는 PR 패턴(26c) 주변(F)이 깍여 나가 하부의 금속 패턴(36)이 노출되고, 노출된 금속 패턴과 불순물 비정질 실리콘층이 깍여 나가게 되고, PR 패턴(26c)을 제거하여 최종적으로 데이터 패드 전극(36)이 형성된다.
연속하여, 이들이 형성된 제 2 절연기판(22) 전면에 벤조사이클로부텐(BCB)과, 아크릴(acryl)계 수지(resin) 등의 투명한 유기절연물질 중 선택된 하나를 도포하거나, 질화 실리콘(SiNX)과 산화 실리콘(SiO2) 등의 무기절연물질 중 선택된 하나를 증착하여 보호막(46)을 형성한다.
다음으로, 보호막(46)을 제 3 마스크 공정으로 패턴하여, 도 3f에 도시한 바와 같이, 드레인 전극(42) 일부를 노출하는 드레인 콘택홀(48)과, 아일랜드 형상의 금속 패턴(38) 측면을 노출하는 보조 용량 콘택홀(50)을 형성한다.
이와 같은 공정으로, 도 4f에 도시한 바와 같이, 게이트 패드 전극(10) 일부를 노출시키는 게이트 패드 콘택홀(52)을 형성한다.
그리고, 도 5f에 도시한 바와 같은, 데이터 패드 전극(36) 일부를 노출시키는 데이터 패드 콘택홀(54)을 형성한다.
연속하여, 보호막(46) 상부로 인듐-틴-옥사이드(ITO) 또는 인듐-징크-옥사이드(IZO)를 포함하는 투명 도전성 금속물질 중 선택된 하나를 증착하고 제 4 마스크 공정으로 패턴한다.
이와 같은 공정으로, 도 3g에 도시한 바와 같이, 드레인 전극(42)과 접촉하면서 화소 영역(P)을 지나 금속 패턴(38)과 접촉하는 투명 화소 전극(56)을 형성한다.
그리고, 도 4g에 도시한 바와 같이, 게이트 패드 전극(10)과 접촉하는 게이트 패드 전극 단자(58)를 형성한다.
또한, 도 5g에 도시한 바와 같이, 상기 데이터 패드 전극(36)과 접촉하는 데이터 패드 전극 단자(60)를 형성한다.
전술한 바와 같은 공정으로 종래의 방법에 따른 액정표시장치용 어레이기판을 제작할 수 있다.
본 발명은, 전술한 4 마스크 공정을 더욱 단순화하여 개선된 공정 수율을 확보하고 재료비를 절감하기 위한 목적으로 제공된 것이다..
상기와 같은 목적을 달성하기 위하여, 본 발명은, 기판 상에 게이트 배선과, 상기 게이트 배선 끝단에 게이트 패드 전극과, 상기 게이트 배선과 연결된 게이트 전극을 형성하는 제 1 마스크 공정 단계와; 상기 게이트 전극이 형성된 기판 상에 게이트 절연막과 반도체층을 순차적으로 적층하는 단계와; 상기 반도체층이 적층된 기판 상에, 서로 일정 간격 이격된 소스 전극 및 드레인 전극과, 상기 소스 전극과 연결되고 게이트 배선과 직교하는 데이터 배선과, 상기 데이터 배선의 끝단에 데이터 패드 전극을 형성하는 제 2 마스크 공정 단계와; 상기 소스 전극 및 드레인 전극이 형성된 기판 상에, 상기 드레인 전극과 연결되는 화소 전극과, 상기 게이트 패드 전극 상에 데이터 패드 전극 단자를 형성하는 제 3 마스크 공정 단계와; 상기 화소 전극이 형성된 기판 상에 보호막을 형성하는 단계 를 포함하는 액정표시장치용 어레이기판 제조방법을 제공한다.
여기서, 상기 화소 전극이 형성된 기판 상에 보호막을 형성할 때에, 상기 게이트 패드 전극 및 상기 데이터 패드 전극 단자가 형성된 부분을 노출하도록 보호막을 형성하거나, 상기 화소 전극이 형성된 기판 전면에 보호막을 형성할 수 있다.
또한, 본 발명은, 제 1 기판 상에 게이트 배선과, 상기 게이트 배선 끝단에 게이트 패드 전극과, 상기 게이트 배선과 연결된 게이트 전극을 형성하는 제 1 마스크 공정 단계와; 상기 게이트 전극이 형성된 제 1 기판 상에 게이트 절연막과 반도체층을 순차적으로 적층하는 단계와; 상기 반도체층이 적층된 제 1 기판 상에, 서로 일정 간격 이격된 소스 전극 및 드레인 전극과, 상기 소스 전극과 연결되고 게이트 배선과 직교하는 데이터 배선과, 상기 데이터 배선의 끝단에 데이터 패드 전극을 형성하는 제 2 마스크 공정 단계와; 상기 소스 전극 및 드레인 전극이 형성된 제 1 기판 상에, 상기 드레인 전극과 연결되는 화소 전극과, 상기 게이트 패드 전극 상에 데이터 패드 전극 단자를 형성하는 제 3 마스크 공정 단계와; 상기 화소 전극이 형성된 제 1 기판 전면에 보호막을 형성하는 단계와; 상기 제 1 기판 상의 상기 화소 전극과 제 2 기판이 마주보도록, 상기 보호막이 형성된 제 1 기판과 제 2 기판을 합착하는 단계와; 상기 제 2 기판과 합착된 상기 제 1 기판 상의 상기 게이트 패드 전극과 데이터 패드 전극 단자를 노출하는 단계를 포함하는 액정표시장치 제조방법을 제공한다.
또한, 본 발명은, 제 1 기판 상에 게이트 배선과, 상기 게이트 배선 끝단에 게이트 패드 전극과, 상기 게이트 배선과 연결된 게이트 전극을 형성하는 제 1 마스크 공정 단계와; 상기 게이트 전극이 형성된 제 1 기판 상에 게이트 절연막과 반도체층을 순차적으로 적층하는 단계와; 상기 반도체층이 적층된 제 1 기판 상에, 서로 일정 간격 이격된 소스 전극 및 드레인 전극과, 상기 소스 전극과 연결되고 게이트 배선과 직교하는 데이터 배선과, 상기 데이터 배선의 끝단에 데이터 패드 전극을 형성하는 제 2 마스크 공정 단계와; 상기 소스 전극 및 드레인 전극이 형성된 제 1 기판 상에, 상기 드레인 전극과 연결되는 화소 전극과, 상기 게이트 패드 전극 상에 데이터 패드 전극 단자를 형성하는 제 3 마스크 공정 단계와; 상기 화소 전극이 형성된 제 1 기판 상에, 상기 게이트 패드 전극 및 상기 데이터 패드 전극 단자가 형성된 부분을 제외한 부분에 보호막을 형성하는 단계와; 상기 제 1 기판 상의 상기 화소 전극과 제 2 기판이 마주보도록, 상기 보호막이 형성된 제 1 기판과 제 2 기판을 합착하는 단계와; 상기 제 2 기판과 합착된 상기 제 1 기판 상의 상기 게이트 패드 전극을 노출하는 단계를 포함하는 액정표시장치 제조방법을 제공한다.
상기 서술한 본 발명에서, 제 2 마스크 공정 단계는, 상기 반도체층 상에 제 1 금속층과 포토레지스트층을 형성하는 단계와; 상기 포토레지스트층 상부에 투과부와 반사부와, 상기 게이트 전극에 대응하는 위치에 반투과부를 가지는 마스크를 위치시키고, 노광하는 단계와; 상기 노광된 포토레지스트층을 현상하여, 상기 반투과부에 대응하고 포토레지스트층의 두께가 얇은 제 1 영역을 가지는 제 1 포토레지스트 패턴과, 상기 제 1 포토레지스트 패턴과 연결되고 상기 게이트 배선에 직교하며 연장된 제 2 포토레지스트 패턴을 형성하는 단계와; 상기 제 1 및 제 2 포토레지스트 패턴 사이로 노출된 상기 금속층과 상기 반도체층을 제거하여, 상기 제 1 포토레지스트 패턴 하부에 제 1 금속패턴과 상기 제 1 금속패턴과 연결되고 상기 제 2 포토레지스트 패턴 하부에 위치하는 데이터 배선을 형성하는 단계와; 상기 제 1 영역의 포토레지스트를 제거하는 공정을 진행하여, 상기 제 1 금속 패턴을 노출하는 단계와; 상기 노출된 제 1 금속 패턴을 제거하여, 서로 일정 간격 이격된 소스 전극 및 드레인 전극을 형성하는 단계를 포함할 수 있다.
그리고, 상기 서술한 액정표시장치 제조방법 발명에서, 상기 게이트 패드 전극과 상기 데이터 패드 전극 단자를 노출하는 방법은, 습식 식각 공정으로서 액상 의 에천트에 담궈 제거하는 딥핑 방식과, 폴리싱 공정으로서 화화적 작용과 기계적 작용으로 제거하는 CMP 방식과, 건식 식각 공정으로서 플라즈마를 이용해 제거하는 빔 타입 상압 플라즈마 방식과 바 타입 상압 플라즈마 방식과 배치 타입 저압 플라즈마 방식을 사용할 수 있다.
그리고, 상기 서술한 본 발명에서, 상기 게이트 패드 전극 및 상기 데이터 패드 전극 단자가 형성된 부분을 노출하는 보호막은 폴리이미드를 포함하는 유기절연물질로 이루어지고, 프린팅 방식으로 형성될 수 있다.
이하 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명한다.
<제 1 실시예>
도 6은 본 발명의 실시예에 따른 액정표시장치용 어레이기판의 일부를 도시한 평면도이다.
도시한 바와 같이, 투명 절연기판(100) 상에 게이트 배선(112)과 데이터 배선(134)이 직교하여 화소 영역(P)을 정의하며, 상기 게이트 배선(112)과 데이터 배선(134)의 교차점에 스위칭 소자인 박막트랜지스터(T)가 위치한다.
또한, 게이트 배선(112) 일 끝단에는 게이트 패드 전극(110)이 형성되어 있고, 데이터 배선(134) 일 끝단에는 데이터 패드 전극(136)이 형성되어 있으며, 특히 데이터 패드 전극(136) 상에는 아일랜드 형상의 데이터 패드 전극 단자(150)가 겹쳐져 있다.
이 때, 박막트랜지스터(T)는 게이트 배선(112)과 연결되어 주사 신호를 인가 받는 게이트 전극(114)과, 데이터 배선(134)과 연결되어 데이터 신호를 인가 받는 소스 전극(140), 그리고 이와 일정간격 이격된 드레인 전극(142)을 포함한다. 또, 박막트랜지스터(T)는 게이트 전극(114) 상부에 구성되고, 소스 전극(140) 및 드레인 전극(142)과 접촉되는 액티브층(132)을 포함한다.
그리고, 화소 영역(P)에는 드레인 전극(142)과 접촉되는 투명한 화소 전극(146)이 형성되어 있으며, 이 투명한 화소 전극(146) 일부는 이전 단계의 주사 신호가 전달된 상방의 게이트 배선(112) 상으로 연장되어 있다.
그리고, 이 상방의 게이트 배선(112)의 상부에는 아일랜드 형상의 금속 패턴(138)이 형성되어 있어, 화소 전극(146)은 상기 금속 패턴(138)과 접촉된다. 이때, 게이트 배선(112) 일부는 제 1 보조 용량 전극의 역할을 하고, 화소 전극(146)과 접촉되는 금속층(138)이 제 2 보조 용량 전극 역할을 한다.
따라서, 제 1 보조 용량 전극과 제 2 보조 용량 전극 사이에 위치한 게이트 절연막(미도시)이 유전체 역할을 하여 보조 용량 영역(S)을 형성하게 된다.
이하, 도 7a 내지 도 7g와, 8a 내지 8h와, 9a 내지 9h를 참조하여 본 발명의 실시예에 따른 액정표시장치용 어레이기판의 제조 방법을 설명한다.
여기서, 도 7a 내지 7g와, 8a 내지 8h와, 9a 내지 9h는 각각 도 6의 Ⅶ-Ⅶ, Ⅷ-Ⅷ, Ⅸ-Ⅸ을 따라 절단하여, 본 발명의 공정 순서에 따라 도시한 공정 단면도로서, 특히 도 7a 내지 도 7g는 데이터 영역과, 스위칭 영역과, 화소 영역과, 보조용량 영역에 대한 단면도이고, 도 8a 내지 도 8h는 게이트 패드부의 단면도이고, 도 9a 내지 9h는 데이터 패드부의 단면도이다.
먼저, 도 7a에 도시한 바와 같이, 절연기판(100) 상에 알루미늄(Al), 텅스텐(W), 몰리브덴(Mo), 크롬(Cr) 등의 도전성 금속을 증착하고 패터닝하여, 게이트 배선(112)과, 이로부터 돌출 연장된 게이트 전극(114)을 형성한다.
이 때, 도 8a에 도시한 바와 같이, 게이트 패드부에는 게이트 패드 전극(110)을 형성한다.
그리고, 도 9a에 도시한 바와 같이, 데이터 패드부에는 전극이 형성되지 않는다.
여기서, 능동행렬 액정표시장치의 동작에 중요한 역할을 하는 게이트 배선(112) 등의 재료물질은, RC 딜레이(delay)를 작게 하기 위해 저 저항의 알루미늄이 주류를 이루고 있으나, 순수 알루미늄은 화학적으로 내식성이 약하고, 후속의 고온 공정에서 힐락(hillock) 형성에 의한 배선 결함문제를 야기시킬 수 있다. 이런 이유로, 알루미늄 합금의 형태 또는 적층 구조가 사용될 수 있다. 적층 금속으로는 몰리브덴(Mo)이나 크롬(Cr) 등이 유리하다. 따라서, 도 7a와 8a에 도시되어 있는 게이트 배선과 게이트 전극과 게이트 패드 전극은 이중층으로 이루어질 수 있다.
다음으로, 게이트 배선(112)과, 게이트 전극(114)과, 게이트 패드 전극(110)이 형성된 기판(100) 전면에 산화 실리콘(SiO2), 질화 실리콘(SiNX) 등의 무기 절연물질 또는 경우에 따라서 벤조사이클로부텐(BCB), 아크릴(Acryl)계 수지(resin)와 같은 유기절연물질을 증착하여 게이트 절연막(116)을 형성한다.
연속하여, 상기 게이트 절연막(116) 상부에 순수 비정질 실리콘층(a-Si:H)(118)과, 불순물 비정질 실리콘층(n+a-Si:H)(120)과, 제 2 금속층(124)을 형성한다.
제 2 금속층(124)은 크롬(Cr), 몰리브덴(Mo), 텅스텐(W), 탄탈륨(Ta) 등의 도전성 금속 중 선택된 하나를 증착한다.
이하 설명의 편의를 위해, 제 2 금속층(124)이 형성된 절연기판(100) 상에 화소영역(P)과 스위칭 영역(T)과 보조 용량 영역(S)과 데이터 영역(D)과 게이트 패드부(GP)과 데이터 패드부(DP)을 정의한다.
다음으로, 도 7b와 도 8b와 도 9b에 도시한 바와 같이, 제 2 금속층(124)이 형성된 절연기판(100) 전면에 포토레지스트(photo-resist: 이하"PR"층 이라 한다.)를 도포하여 PR 층(126)을 형성한다.
그리고, PR 층(126)이 형성된 절연기판(100) 상부로 마스크(150)를 위치시킨다.
여기서, 상기 마스크(150)는 투과 영역(A)과, 차단 영역(B)과, 반투과 영역(슬릿이나 반투과막)(C)으로 구성되며, 도 7b에 도시한 바와 같이, 특히 반투과 영역(C)은 게이트 전극(114) 상부에 대응시킨다. 이어 제 2 마스크(150) 상부에서 기판(100)으로 빛을 조사하는 노광 공정(exposure)과, 연속된 현상 공정(develop)을 진행한다.
이와 같은 공정으로, 도 7c에 도시한 바와 같이, 스위칭 영역(T)에는 서로 다른 높이로 패턴된 PR 패턴(126a)이 형성되고, 보조용량 영역(S)에도 PR 패턴(126b)을 형성한다.
이 때, 도 8c에 도시한 바와 같이, 게이트 패드부(GP)에는 PR 패턴이 형성되지 않는다.
그리고, 도 9c에 도시한 바와 같이, 데이터 패드부(DP)에는 PR 패턴(126c)이 형성된다.
연속하여, 도 7d에 도시한 바와 같이, 이 PR 패턴(126a, 126b) 사이로 노출된 제 2 금속층을 습식 식각하고, 하부의 불순물 비정질 실리콘층 및 순수 비정질 실리콘층을 건식 식각하여 제거함으로써, 스위칭 영역(T)과 데이터 영역(D)에는 각각 소스/드레인 전극 패턴(128)과, 소스/드레인 전극 패턴(128)에서 연장된 데이터 배선(134)을 형성한다. 동시에, 상기 게이트 배선(112)의 상부에 아일랜드 형상의 금속패턴(138)을 형성한다.
그리고, 순수 비정질 실리콘층과 불순물 비정질 실리콘층은 소스/드레인 전극 패턴(128) 하부에서 데이터 배선(134) 및 데이터 패드 전극(136) 하부로 연장된 제 1 패턴(135), 그리고 보조 용량 영역(S)의 금속 패턴(138) 하부로 아일랜드 형상을 갖는 제 2 패턴(129)으로 형성된다.
여기서, 스위칭 영역(T)에 구성된 제 1 패턴(135) 중 하부의 순수 비정질 실리콘층을 액티브층(132)이라 하고, 이의 상부에 구성된 불순물 비정질 실리콘층을 오믹 콘택층(130)이라 한다.
상기 공정으로, 도 8d에 도시한 바와 같이, 게이트 패드부(GP)는 게이트 절연막 상부의 적층막들이 제거된다.
그리고, 도 9d에 도시한 바와 같이, 데이터 패드부(DP)에는 상기 데이터 배선(134) 일 끝단에 데이터 패드 전극(136)이 일차로 형성된다.
다음으로, 도 7e에 도시한 바와 같이, 스위칭 영역(T)에 채널(CH)을 형성하기 위한 전 단계 공정으로, 채널(CH) 상부의 PR 패턴(126a)을 제거하기 위한 애싱 공정(ashing processing)을 진행한다.
애싱 공정을 진행하면, 게이트 전극(114) 상부 영역(E)에 부분 노광되었던 얇은 PR 패턴(126a)이 제거되는 동시에, 각 PR 패턴(126a, 126b, 126c) 주변(F)이 깍여 나가 하부의 금속 패턴(128, 138)이 일부 노출된다.
연속하여, PR 패턴(126a, 126b, 126c) 사이로 또는 주변으로 노출된 금속층과 그 하부의 불순물 비정질 실리콘층을 제거하는 건식 식각을 진행하여, 하부의 순수 비정질 실리콘층을 노출시킨다.
여기서, PR 패턴(126a, 126b, 126c) 사이로 또는 주변으로 노출된 금속층이 몰리브덴(Mo)일 경우에는 전술한 바와 같이, 건식 식각으로 노출된 금속층과 그 하부의 불순물 비정질 실리콘층을 한꺼번에 제거하는 것이 가능하나, 만일 크롬(Cr)일 경우에는 PR 패턴(126a, 126b, 126c) 사이 및 주변으로 노출된 금속층을 먼저 습식 식각해 제거한 후, 연속하여 건식 식각하여 그 하부의 불순물 비정질 실리콘층을 제거하는 것이 바람직하다.
다음으로, PR 패턴(126a, 126b, 126c)을 제거한다.
이와 같은 공정으로, 도 7f에 도시한 바와 같이, 스위칭 영역(T)에서는 소스/드레인 전극 패턴이 다시 한번 패턴되어, 서로 이격된 소스 전극(140)과 드레 인 전극(142)과, 상기 소스 전극(140)과 접촉하는 데이터 배선(134)이 형성된다. 이 때, 소스/드레인 전극(140, 142) 사이로 노출된 액티브층(132)이 노출되며, 이 부분은 액티브 채널(CH) 역할을 하게 된다.
상기 공정으로, 도 8e와 도 8f에 도시한 바와 같이, 게이트 패드부(GP)에는 이전의 공정 단계와 같이, 게이트 패드 전극(110) 상부에 게이트 절연막(116)이 형성되어 있다.
그리고, 도 9e와 도 9f에 도시한 바와 같이, 데이터 패드부(GP)에는 PR패턴(126c) 주변(F)이 깍여 나가 하부의 금속 패턴(136)이 노출되고, 노출된 금속 패턴(136)과 불순물 비정질 실리콘층이 깍여 나가게 되고, PR 패턴(126c)을 제거하여, 최종적으로 데이터 패드 전극(136)이 형성된다.
연속하여, 상기 제 2 마스크 공정을 거친 절연기판(100) 전면에 인듐-틴-옥사이드(Indium-Tin-Oxide : ITO)와 인듐-징크-옥사이드(Indium-Zinc-Oxide : IZO) 등의 투명 도전성 금속물질을 증착한 후 제 3 마스크 공정으로 패턴한다.
이와 같은 공정으로, 도 7f에 도시한 바와 같이, 상기 드레인 전극(142)과 접촉하면서 화소영역(P)을 지나 상기 보조 용량 영역(S)의 아일랜드 형상의 금속 패턴(138)과 접촉하는 투명한 화소 전극(146)이 형성된다.
그리고, 도 8f에 도시한 바와 같이, 게이트 패드 전극(110) 상에는 상기 투명 도전성 물질이 증착된 후 다시 제거되어 게이트 절연막(116)이 여전히 남아있다.
또한, 도 9f에 도시한 바와 같이, 데이터 패드 전극(136) 상에는 아일랜드 형상의 데이터 패드 전극 단자(148)가 형성된다.
연속하여, 도 7g와 8g와 9g에 도시한 바와 같이, 소스/드레인 전극(140, 142) 및 화소 전극(146) 및 노출된 액티브층(132)과 데이터 패드 전극 단자(148) 및 게이트 절연막(116)이 형성된 절연기판(100) 전면에 무기절연물질이나 유기절연물질을 증착 또는 도포하여 보호막(154)을 형성한다.
여기서, 상기 보호막(154)은 질화실리콘(SiNx) 또는 산화실리콘(SiO2) 등의 무기절연물질을 증착하거나 벤조사이클로뷰텐(BCB) 또는 배향막으로 사용되는 폴리이미드(Polyimide) 등의 유기절연물질을 도포하여 형성할 수 있다. 보호막(154)을 유기막으로 형성할 경우에 프린팅 방식으로 도포 할 수 있으며, 이 경우에 게이트 패드부(GP) 및 데이터 패드부(DP)에는 보호막(154)이 형성되지 않을 수 있다.
연속하여, 상기 게이트 패드부(GP) 및 데이터 패드부(DP) 이외의 스위칭 영역(S) 및 화소 영역(P) 및 보조 용량 영역(S) 등에 영향을 미치지 않도록 상기 공정은 상기 보호막(154)이 형성된 기판인 어레이기판과 컬러필터공정을 진행하여 제작된 컬러필터기판(미도시)을 합착하고 그 사이에 액정층을 개재한다.
상기의 단계를 거치게 되면, 화소 영역(P) 및 스위칭 영역(T) 및 보조 용량 영역(S)은 문제되지 않지만, 게이트 패드부(GP) 및 데이터 패드부(DP)에는 게이트 패드 전극(110) 및 데이터 패드 전극 단자(148)가 노출되지 않아 전기적 신호를 인가할 수 없는 상태가 된다.
따라서, 상기 게이트 패드 전극(110) 및 데이터 패드 전극 단자(148)를 노출 시키고자 상기 데이터 패드 전극 단자(148) 상부에 적층된 보호막과, 게이트 패드 전극(110) 상부의 게이트 절연막(116)과 그 위의 보호막(154)을 제거하는 공정을 진행한다. 이에 대해, 이하 도 10을 참조하여 제 1 방법을 제안한다.
도 10은 본 발명에 의해 형성된 어레이기판과 컬러필터기판을 합착한 액정 패널(160)에서 노출된 어레이기판을 습식 식각하는 모습을 대략적으로 도시한 것이다. 컬러필터기판에는 공통 전극(미도시)이 형성되어 있다. 상기 언급한 바와 같이, 액정이 셀 내부에 충진된 액정 패널(160)의 경우도 포함된다.
도시한 바와 같이, 게이트 패드부 및 데이터 패드부을 갖는 어레이기판(160a)이 컬러필터기판(160b)보다 크게 형성된다. 여기서, 액정 패널(160)에서 노출된 어레이기판 영역에서, 게이트 패드부가 연속적으로 나열된 영역을 게이트 패드부 그룹(162)으로, 데이터 패드부가 연속적으로 나열된 영역을 데이터 패드부 그룹(164)으로 정의한다.
상기 합착된 액정 패널(160)의 게이트 패드부 그룹(162) 및 데이터 패드부 그룹(164)을 액상의 에천트(166)에 담궈 식각하는 딥핑(dipping) 방식 등의 습식 식각 공정을 진행하여 데이터 패드부(DP)의 보호막(154)과 게이트 패드부(GP)의 보호막(154) 및 게이트 절연막(116), 하부에 위치하는 데이터 패드 전극 단자(148)와 게이트 패드 전극(110)을 노출시킨다.
도 10에 도시한 것처럼, 상기 딥핑 방식은, 액정 패널(160)의 게이트 패드부(GP)와 데이터 패드부(DP)과 같이, 일정 부분을 액상의 애천트 용액에 담궈 습식 식각하는 것이다.
상기 습식 식각을 행하는 과정에 있어서, 게이트 패드 전극(110)의 상부에는 게이트 절연막(116)과 보호막(154)이 형성되어 있고 데이터 패드 전극 단자(148) 상부에는 보호막(154)만이 형성되어 있다. 따라서, 게이트 패드부(GP)과 데이터 패드부(DP)에 대한 습식 식각에 있어 식각에 사용되는 용액이나 시간은 상이할 것이다. 그리고, 게이트 패드부(GP)에 대해서 게이트 절연막(116)과 보호막(154)이 서로 다른 성질이나 물질인 경우에도 습식 식각 용액은 상이할 것이다.
도 8h는 상기 습식 식각 공정 진행 후 게이트 패드부(GP)의 단면을 도시한 것이다. 그리고, 도 9h는 데이터 패드부(DP)의 단면을 도시한 것이다. 도시한 바와 같이, 게이트 패드부(GP)과 데이터 패드부(DP)에 있어서 게이트 패드 전극(110)과 데이터 패드 전극 단자(148)는 외부로 노출되어 있다.
전술한 바와 같이 제작된 액정패널에 있어서, 상기 어레이기판의 보조 용량 영역(S)은 도 7g에 도시한 바와 같은 적층 구조를 가지고 있다. 그러나, 보조 용량 영역(S)은 도 7g와는 다른 적층 구조를 가질 수 있다. 도 11에 도시한 바와 같이, 도 7g에 도시한 보조 용량 영역(S) 적층 구조에서 게이트 절연막(116)과 투명 도전성 금속층(146) 사이에 적층된 순수 비정질 실리콘층과 불순물 비정질 실리콘층과 금속 패턴(138)이 적층되지 않은 보조 용량 영역(S)을 형성할 수 있다.
보조 용량 영역(S)를 위와 같은 구조로 형성하는 공정은 다음과 같다.
도 7b에서, 보조 용량 영역(S) 상부에 위치한 제 2 마스크(150) 부분을 투과 영역(A)으로 두게 되면, 보조 용량 영역(S)에서는 도 7c에서 도시된 포토레지스트 패턴(126b)이 형성되지 않게 된다. 이후의 식각 과정에서 제 2 금속층(124)과 불순 물 비정질 실리콘층(120)과 순수 비정질 실리콘층(118)은 식각되어 상기 보조 용량 영역(S)에 게이트 절연막(116)만이 남겨지게 된다. 연속하여, 투명 도전성 금속층(146)과 보호막(154)이 상기 보조 용량 영역(S)에 적층된다.
상기 보조 용량 영역(S)은, 도 7g에 도시한 바와 같은 아일랜드 형상의 금속 패턴(138)이 형성된 보조 용량 영역(S)과 비교했을 때, 용량(capacitance)에 있어서 차이가 나며, 기능에 있어서는 차이점이 없다.
<제 2 실시예>
본 발명의 제 2 실시예는 게이트 패드 전극과 데이터 패드 전극 단자 상부의 절연막을 제거함에 있어, 화학적 기계적 폴리싱 방법을 사용한다.
도 12는 본 발명의 제 2 실시예에 따른 폴리싱 공정을 도시한 평면도이다.
도시한 바와 같이, 게이트 패드부(GP) 및 데이터 패드부(DP)을 갖는 어레이기판(160a)이 컬러필터기판(160b)보다 크게 형성된다.
상기 합착된 액정 패널(160)의 데이터 패드부 그룹(162) 및 게이트 패드부 그룹(164)을 화학적 기계적 폴리싱(Chemical Mechanical Polishing : CMP, 이하 CMP라 한다.) 등의 폴리싱 공정을 진행하여, 앞서 도 8g와 9g에 도시한 데이터 패드부(DP)의 보호막(154)과 게이트 패드부(GP)의 보호막(154) 및 게이트 절연막(116)을 식각하여, 앞서 도 8h와 9h에 도시한 바와 같이, 데이터 패드 전극 단자(148)와 게이트 패드 전극(110)을 노출시킨다.
상기 CMP 공정은 웨이퍼 표면의 돌출된 부분을 제거하여 평탄하게 하거나 기 존의 건식 식각으로는 패턴 형성이 어려운 물질을 패터닝하기 위한 것이다. 상기 CMP 공정은 연마제에 의한 기계적인 연마 효과에 산 또는 염기 용액에 의한 화학적 반응 효과를 결합하여 식각하는 것이다.
CMP 공정에 있어서 상기 산 또는 염기 용액에 연마제가 함유된 액상 슬러리(slurry)(미도시)를 CMP 장치(168) 내에 주입하여, 연마제에 의한 기계적 연마와 슬러리로 인한 화학적 작용으로 어레이기판 상의 게이트 패드 전극(110)을 노출시킨다. 데이터 패드부 그룹(164)에 대해서도 상기와 같은 공정을 행한다.
상기 폴리싱을 행하는 과정에 있어서, 게이트 패드 전극(110)의 상부에는 게이트 절연막(116)과 보호막(154)이 형성되어 있고 데이터 패드 전극 단자(148) 상부에는 보호막(154)이 형성되어 있다. 따라서, 게이트 패드부(GP)과 데이터 패드부(DP)에 있어 폴리싱에 사용되는 액상 슬러리나 시간은 상이할 것이다. 그리고, 게이트 패드부(GP)에 대해서 게이트 절연막(116)과 보호막(154)이 서로 다른 성질이나 물질인 경우에 폴리싱에 사용되는 액상 슬러리나 시간 역시 상이할 것이다.
<제 3 실시예>
본 발명의 제 3 실시예는 게이트 패드 전극과 데이터 패드 전극 단자 상부의 절연막을 제거함에 있어, 플라즈마를 이용한 건식식각 방법을 사용한다.
이하, 도 13 내지 15를 참조하여 본 발명의 제 3 실시예에 따른 식각 공정을 설명한다.
본 발명의 제 3 실시예에 따른 건식 식각 공정은, 도 13에 도시한 것처럼 빔 타입 상압 플라즈마(beam type AP plasma) 방식, 도 14에 도시한 것처럼 바 타입 상압 플라즈마(bar type AP plasma) 방식, 도 15에 도시한 것처럼 배치 타입 저압 플라즈마(batch type LP plasma) 방식 등을 예로 들 수 있다.
상기 건식 공정들에 대해서 도면을 참조하여 설명한다.
도 13에 도시한 바와 같이, 빔 타입 상압 플라즈마 방식은 플라즈마 건(plasma gun)(170)에서 방출된 플라즈마 빔(plasma beam)을 게이트 패드부 그룹(162)에 선택적으로 주사(selective scanning)하는 것이다. 이로 인해, 도 8g에 도시한, 게이트 패드부(GP)에 형성된 보호막(154) 및 게이트 절연막(116)이 제거된다. 데이터 패드부 그룹(164)에 대해서도 상기와 같은 공정을 행한다.
도 14에 도시한 바와 같이, 바 타입 상압 플라즈마 방식은 바 형태의 길다란 플라즈마 건(172)에서 방출된 플라즈마 빔을 게이트 패드부 그룹(162)에 선택적으로 주사하는 것이다. 이로 인해, 도 8g에 도시한, 게이트 패드부(GP)에 형성된 보호막(154) 및 게이트 절연막(116)은 제거된다. 상기 플라즈마 건(172)은 도 13에 도시한 플라즈마 건(170)을 바 형태로 길다랗게 형성하거나 상기 플라즈마 건(170)을 병렬적으로 연결하여 바 형태로 형성 할 수 있다. 데이터 패드부 그룹(164)에 대해서도 상기와 같은 공정을 행한다.
도 15에 도시한 바와 같이, 배치 타입 저압 플라즈마 방식은 액정 패널(160)을 일정한 간격 병렬적으로 다수개 배열한 액정 패널 그룹(161)을 플라즈마 챔버(plasma chamber)(174) 내에 위치시키고 저압의 상황 하에서 플라즈마를 이용 해 게이트 패드부(GP)에 형성된 보호막(154) 및 게이트 절연막(116)과 데이터 패드부(DP)에 형성된 보호막(154)을 제거하는 것이다. 노출된 어레이기판에 대해서만 플라즈마의 영향을 받기 때문에 액정 패널(160) 셀 내부는 플라즈마에 의한 영향을 받지 않는다. 따라서, 도 8h와 9h에 도시한 바와 같이, 게이트 패드부(GP) 및 데이터 패드부(DP)에서 선택적으로 게이트 패드 전극(110) 및 데이터 패드 전극 단자(148)가 노출된다.
도 13 내지 15에 도시한 바와 같이, 건식 식각을 행하는 과정에 있어서, 게이트 패드 전극(110)의 상부에는 게이트 절연막(116)과 보호막(154)이 형성되어 있고 데이터 패드 전극 단자(148) 상부에는 보호막(154)만이 형성되어 있다. 따라서, 게이트 패드부(GP)과 데이터 패드부(DP)에 있어 건식 식각에 사용되는 공정 조건은 상이할 것이다. 그리고, 게이트 패드부(GP)에서 게이트 절연막(116)과 보호막(154)이 서로 다른 성질이나 물질인 경우에 건식 식각에 사용되는 공정 조건 역시 상이할 것이다.
제 1 실시예와 마찬가지로, 도 8h와 9h에 도시한 바와 같이, 상기 건식 식각 정을 통해, 게이트 패드부(GP)과 데이터 패드부(DP)에 있어서 게이트 패드 전극(110)과 데이터 패드 전극 단자(148)는 외부로 노출되어 있다.
본 발명의 실시예에 따른 3마스크 공정으로 어레이기판을 제작하게 되면, 재료비 절감과 함께 공정 시간을 단축 할 수 있을 뿐 아니라, 다수의 공정 중 발생하 는 공정 오차를 최대할 줄일 수 있기 때문에 공정 수율을 개선할 수 있는 효과가 있다.

Claims (30)

  1. 기판 상에 게이트 배선과, 상기 게이트 배선 끝단에 게이트 패드 전극과, 상기 게이트 배선과 연결된 게이트 전극을 형성하는 제 1 마스크 공정 단계와;
    상기 게이트 전극이 형성된 기판 상에 게이트 절연막과 반도체층을 순차적으로 적층하는 단계와;
    상기 반도체층이 적층된 기판 상에, 서로 일정 간격 이격된 소스 전극 및 드레인 전극과, 상기 소스 전극과 연결되고 게이트 배선과 직교하는 데이터 배선과, 상기 데이터 배선의 끝단에 데이터 패드 전극을 형성하는 제 2 마스크 공정 단계와;
    상기 소스 전극 및 드레인 전극이 형성된 기판 상에, 상기 드레인 전극과 연결되는 화소 전극과, 상기 게이트 패드 전극 상에 데이터 패드 전극 단자를 형성하는 제 3 마스크 공정 단계와;
    상기 화소 전극이 형성된 기판 상에 보호막을 형성하는 단계
    를 포함하는 액정표시장치용 어레이기판 제조방법.
  2. 제 1 항에 있어서,
    상기 화소 전극이 형성된 기판 상에 보호막을 형성하는 단계는,
    상기 게이트 패드 전극 및 상기 데이터 패드 전극 단자가 형성된 부분을 노출하도록 보호막을 형성하는 단계인 액정표시장치용 어레이기판 제조방법.
  3. 제 1 항에 있어서,
    상기 화소 전극이 형성된 기판 상에 보호막을 형성하는 단계는,
    상기 화소 전극이 형성된 기판 전면에 보호막을 형성하는 단계인 액정표시장치용 어레이기판 제조방법.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 제 2 마스크 공정 단계는,
    상기 반도체층 상에 제 1 금속층과 포토레지스트층을 형성하는 단계와;
    상기 포토레지스트층 상부에 투과부와 반사부와, 상기 게이트 전극에 대응하는 위치에 반투과부를 가지는 마스크를 위치시키고, 노광하는 단계와;
    상기 노광된 포토레지스트층을 현상하여, 상기 반투과부에 대응하고 포토레지스트층의 두께가 얇은 제 1 영역을 가지는 제 1 포토레지스트 패턴과, 상기 제 1 포토레지스트 패턴과 연결되고 상기 게이트 배선에 직교하며 연장된 제 2 포토레지스트 패턴을 형성하는 단계와;
    상기 제 1 및 제 2 포토레지스트 패턴 사이로 노출된 상기 금속층과 상기 반도체층을 제거하여, 상기 제 1 포토레지스트 패턴 하부에 제 1 금속패턴과 상기 제 1 금속패턴과 연결되고 상기 제 2 포토레지스트 패턴 하부에 위치하는 데이터 배선을 형성하는 단계와;
    상기 제 1 영역의 포토레지스트를 제거하는 공정을 진행하여, 상기 제 1 금속 패턴을 노출하는 단계와;
    상기 노출된 제 1 금속 패턴을 제거하여, 서로 일정 간격 이격된 소스 전극 및 드레인 전극을 형성하는 단계
    를 포함하는 액정표시장치용 어레이기판 제조방법.
  5. 제 2 항에 있어서,
    상기 보호막은 유기절연물질인 액정표시장치용 어레이기판 제조방법.
  6. 제 5 항에 있어서,
    상기 보호막은 폴리이미드인 액정표시장치용 어레이기판 제조방법.
  7. 제 5 항에 있어서,
    상기 보호막은 프린트 하면서 도포하는 프린팅 방식으로 형성되는 액정표시장치용 어레이기판 제조방법.
  8. 제 1 기판 상에 게이트 배선과, 상기 게이트 배선 끝단에 게이트 패드 전극과, 상기 게이트 배선과 연결된 게이트 전극을 형성하는 제 1 마스크 공정 단계와;
    상기 게이트 전극이 형성된 제 1 기판 상에 게이트 절연막과 반도체층을 순차적으로 적층하는 단계와;
    상기 반도체층이 적층된 제 1 기판 상에, 서로 일정 간격 이격된 소스 전극 및 드레인 전극과, 상기 소스 전극과 연결되고 게이트 배선과 직교하는 데이터 배선과, 상기 데이터 배선의 끝단에 데이터 패드 전극을 형성하는 제 2 마스크 공정 단계와;
    상기 소스 전극 및 드레인 전극이 형성된 제 1 기판 상에, 상기 드레인 전극과 연결되는 화소 전극과, 상기 게이트 패드 전극 상에 데이터 패드 전극 단자를 형성하는 제 3 마스크 공정 단계와;
    상기 화소 전극이 형성된 제 1 기판 전면에 보호막을 형성하는 단계와;
    상기 제 1 기판 상의 상기 화소 전극과 제 2 기판이 마주보도록, 상기 보호막이 형성된 제 1 기판과 제 2 기판을 합착하는 단계와;
    상기 제 2 기판과 합착된 상기 제 1 기판 상의 상기 게이트 패드 전극과 데이터 패드 전극 단자를 노출하는 단계
    를 포함하는 액정표시장치 제조방법.
  9. 제 8 항에 있어서,
    상기 제 2 마스크 공정 단계는,
    상기 반도체층 상에 제 1 금속층과 포토레지스트층을 형성하는 단계와;
    상기 포토레지스트층 상부에 투과부와 반사부와, 상기 게이트 전극에 대응하는 위치에 반투과부를 가지는 마스크를 위치시키고, 노광하는 단계와;
    상기 노광된 포토레지스트층을 현상하여, 상기 반투과부에 대응하고 포토레지스트층의 두께가 얇은 제 1 영역을 가지는 제 1 포토레지스트 패턴과, 상기 제 1 포토레지스트 패턴과 연결되고 상기 게이트 배선에 직교하며 연장된 제 2 포토레지스트 패턴을 형성하는 단계와;
    상기 제 1 및 제 2 포토레지스트 패턴 사이로 노출된 상기 금속층과 상기 반도체층을 제거하여, 상기 제 1 포토레지스트 패턴 하부에 제 1 금속패턴과 상기 제 1 금속패턴과 연결되고 상기 제 2 포토레지스트 패턴 하부에 위치하는 데이터 배선을 형성하는 단계와;
    상기 제 1 영역의 포토레지스트를 제거하는 공정을 진행하여, 상기 제 1 금속 패턴을 노출하는 단계와;
    상기 노출된 제 1 금속 패턴을 제거하여, 서로 일정 간격 이격된 소스 전극 및 드레인 전극을 형성하는 단계
    를 포함하는 액정표시장치 제조방법.
  10. 제 8 항에 있어서,
    상기 게이트 패드 전극과 상기 데이터 패드 전극 단자를 노출하는 방법은 습식 식각 공정으로 이루어지는 액정표시장치 제조방법.
  11. 제 10 항에 있어서,
    상기 습식 식각 공정은, 액상의 에천트에 습식 식각할 부분을 담궈 진행하는 딥핑 방식으로 이루어지는 액정표시장치 제조방법.
  12. 제 8 항에 있어서,
    상기 게이트 패드 전극과 상기 데이터 패드 전극 단자를 노출하는 방법은 폴리싱 공정으로 이루어지는 액정표시장치 제조방법.
  13. 제 12 항에 있어서,
    상기 폴리싱 공정은, 폴리싱할 부분에 화학적 용액을 뿌리고 기계적인 힘을 가해서 진행하는 화학적 기계적 폴리싱(CMP) 방식으로 이루어지는 액정표시장치 제조방법.
  14. 제 8 항에 있어서,
    게이트 패드 전극과 데이터 패드 전극 단자를 노출하는 방법은 건식 식각 공정으로 이루어지는 액정표시장치 제조방법.
  15. 제 14 항에 있어서,
    상기 건식 식각 공정은, 건식 식각할 부분에 플라즈마 빔을 주사하여 행하는 빔 타입 상압 플라즈마 방식으로 이루어지는 액정표시장치 제조방법.
  16. 제 14 항에 있어서,
    상기 건식 식각 공정은, 건식 식각할 부분에 플라즈마 바를 이용하여 플라즈마 빔을 주사하여 행하는 바 타입 상압 플라즈마 방식으로 이루어지는 액정표시장치 제조방법.
  17. 제 14 항에 있어서,
    상기 건식 식각 공정은, 건식 식각할 대상물을 저압 상태의 플라즈마 챔버 내에 넣고 건식 식각을 행하는 배치 타입 저압 플라즈마 방식으로 이루어지는 액정 표시장치 제조방법.
  18. 제 1 기판 상에 게이트 배선과, 상기 게이트 배선 끝단에 게이트 패드 전극과, 상기 게이트 배선과 연결된 게이트 전극을 형성하는 제 1 마스크 공정 단계와;
    상기 게이트 전극이 형성된 제 1 기판 상에 게이트 절연막과 반도체층을 순차적으로 적층하는 단계와;
    상기 반도체층이 적층된 제 1 기판 상에, 서로 일정 간격 이격된 소스 전극 및 드레인 전극과, 상기 소스 전극과 연결되고 게이트 배선과 직교하는 데이터 배선과, 상기 데이터 배선의 끝단에 데이터 패드 전극을 형성하는 제 2 마스크 공정 단계와;
    상기 소스 전극 및 드레인 전극이 형성된 제 1 기판 상에, 상기 드레인 전극과 연결되는 화소 전극과, 상기 게이트 패드 전극 상에 데이터 패드 전극 단자를 형성하는 제 3 마스크 공정 단계와;
    상기 화소 전극이 형성된 제 1 기판 상에, 상기 게이트 패드 전극 및 상기 데이터 패드 전극 단자가 형성된 부분을 노출하도록 보호막을 형성하는 단계와;
    상기 제 1 기판 상의 상기 화소 전극과 제 2 기판이 마주보도록, 상기 보호막이 형성된 제 1 기판과 제 2 기판을 합착하는 단계와;
    상기 제 2 기판과 합착된 상기 제 1 기판 상의 상기 게이트 패드 전극을 노출하는 단계를 포함하는 액정표시장치 제조방법.
  19. 제 18 항에 있어서,
    상기 제 2 마스크 공정 단계는,
    상기 반도체층 상에 제 1 금속층과 포토레지스트층을 형성하는 단계와;
    상기 포토레지스트층 상부에 투과부와 반사부와, 상기 게이트 전극에 대응하는 위치에 반투과부를 가지는 마스크를 위치시키고, 노광하는 단계와;
    상기 노광된 포토레지스트층을 현상하여, 상기 반투과부에 대응하고 포토레지스트층의 두께가 얇은 제 1 영역을 가지는 제 1 포토레지스트 패턴과, 상기 제 1 포토레지스트 패턴과 연결되고 상기 게이트 배선에 직교하며 연장된 제 2 포토레지스트 패턴을 형성하는 단계와;
    상기 제 1 및 제 2 포토레지스트 패턴 사이로 노출된 상기 금속층과 상기 반도체층을 제거하여, 상기 제 1 포토레지스트 패턴 하부에 제 1 금속패턴과 상기 제 1 금속패턴과 연결되고 상기 제 2 포토레지스트 패턴 하부에 위치하는 데이터 배선을 형성하는 단계와;
    상기 제 1 영역의 포토레지스트를 제거하는 공정을 진행하여, 상기 제 1 금속 패턴을 노출하는 단계와;
    상기 노출된 제 1 금속 패턴을 제거하여, 서로 일정 간격 이격된 소스 전극 및 드레인 전극을 형성하는 단계
    를 포함하는 액정표시장치 제조방법.
  20. 제 18 항에 있어서,
    상기 게이트 패드 전극을 노출하는 방법은 습식 식각 공정으로 이루어지는 액정표시장치 제조방법.
  21. 제 20 항에 있어서,
    상기 습식 식각 공정은, 액상의 에천트에 습식 식각할 부분을 담궈 진행하는 딥핑 방식으로 이루어지는 액정표시장치 제조방법.
  22. 제 18 항에 있어서,
    상기 게이트 패드 전극을 노출하는 방법은 폴리싱 공정으로 이루어지는 액정표시장치 제조방법.
  23. 제 22 항에 있어서,
    상기 폴리싱 공정은, 폴리싱할 부분에 화학적 용액을 뿌리고 기계적인 힘을 가해서 진행하는 화학적 기계적 폴리싱(CMP) 방식으로 이루어지는 액정표시장치 제조방법.
  24. 제 18 항에 있어서,
    게이트 패드 전극을 노출하는 방법은 건식 식각 공정으로 이루어지는 액정표시장치 제조방법.
  25. 제 24 항에 있어서,
    상기 건식 식각 공정은, 건식 식각할 부분에 플라즈마 빔을 주사하여 행하는 빔 타입 상압 플라즈마 방식으로 이루어지는 액정표시장치 제조방법.
  26. 제 24 항에 있어서,
    상기 건식 식각 공정은, 건식 식각할 부분에 플라즈마 바를 이용하여 플라즈마 빔을 주사하여 행하는 바 타입 상압 플라즈마 방식으로 이루어지는 액정표시장치 제조방법.
  27. 제 24 항에 있어서,
    상기 건식 식각 공정은, 건식 식각할 대상물을 저압 상태의 플라즈마 챔버 내에 넣고 건식 식각을 행하는 배치 타입 저압 플라즈마 방식으로 이루어지는 액정 표시장치 제조방법.
  28. 제 18 항에 있어서,
    상기 보호막은 유기절연물질인 액정표시장치 제조방법.
  29. 제 28 항에 있어서,
    상기 보호막은 폴리이미드인 액정표시장치 제조방법.
  30. 제 28 항에 있어서,
    상기 보호막은 프린트 하면서 도포하는 프린팅 방식으로 형성되는 액정표시장치 제조방법.
KR1020030027982A 2002-12-31 2003-05-01 액정표시장치 및 그 제조방법 KR100920480B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2003206454A JP2004212933A (ja) 2002-12-31 2003-08-07 液晶表示装置及びアレイ基板の製造方法
US10/653,914 US7301599B2 (en) 2002-12-31 2003-09-04 Two step maskless exposure of gate and data pads
CNB2003101136975A CN1289958C (zh) 2002-12-31 2003-11-19 液晶显示装置的制造方法和其阵列基板的制造方法
DE10354866A DE10354866B4 (de) 2002-12-31 2003-11-24 Verfahren zum Herstellen einer Flüssigkristallanzeigevorrichtung
TW092134738A TWI245151B (en) 2002-12-31 2003-12-09 Method of fabricating liquid crystal display device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020020088491 2002-12-31
KR20020088491 2002-12-31

Publications (2)

Publication Number Publication Date
KR20040062375A KR20040062375A (ko) 2004-07-07
KR100920480B1 true KR100920480B1 (ko) 2009-10-08

Family

ID=37353773

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030027982A KR100920480B1 (ko) 2002-12-31 2003-05-01 액정표시장치 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR100920480B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023085579A1 (ko) * 2021-11-11 2023-05-19 삼성디스플레이 주식회사 표시 장치 및 그것의 제조 방법

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101131608B1 (ko) 2005-06-30 2012-03-30 엘지디스플레이 주식회사 반투과형 액정표시장치용 어레이 기판 및 그 제조방법
KR101227408B1 (ko) * 2006-06-28 2013-01-29 엘지디스플레이 주식회사 액정표시장치용 어레이 기판 및 그 제조방법
KR101274035B1 (ko) * 2006-10-27 2013-06-12 삼성디스플레이 주식회사 표시 기판 및 이의 제조 방법
KR101362480B1 (ko) * 2007-02-09 2014-02-24 삼성디스플레이 주식회사 어레이 기판 및 이의 제조 방법
KR101264722B1 (ko) 2007-09-20 2013-05-15 엘지디스플레이 주식회사 액정표시장치의 제조방법
KR101726634B1 (ko) * 2010-12-08 2017-04-13 엘지디스플레이 주식회사 박막 트랜지스터 기판의 제조 방법
KR102341644B1 (ko) * 2015-08-04 2021-12-21 삼성디스플레이 주식회사 액정 표시 장치 및 그 제조방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08262419A (ja) * 1995-03-27 1996-10-11 Toshiba Corp 液晶表示装置の製造方法
KR20000010168A (ko) * 1998-07-30 2000-02-15 구본준, 론 위라하디락사 액정 표시 장치 및 그 제조 방법
KR20020045256A (ko) * 2000-12-08 2002-06-19 구본준, 론 위라하디락사 액정표시장치용 어레이기판과 어레이기판의 제조방법
KR20020095997A (ko) * 2001-06-19 2002-12-28 엘지.필립스 엘시디 주식회사 액정 표시장치의 제조방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08262419A (ja) * 1995-03-27 1996-10-11 Toshiba Corp 液晶表示装置の製造方法
KR20000010168A (ko) * 1998-07-30 2000-02-15 구본준, 론 위라하디락사 액정 표시 장치 및 그 제조 방법
KR20020045256A (ko) * 2000-12-08 2002-06-19 구본준, 론 위라하디락사 액정표시장치용 어레이기판과 어레이기판의 제조방법
KR20020095997A (ko) * 2001-06-19 2002-12-28 엘지.필립스 엘시디 주식회사 액정 표시장치의 제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023085579A1 (ko) * 2021-11-11 2023-05-19 삼성디스플레이 주식회사 표시 장치 및 그것의 제조 방법

Also Published As

Publication number Publication date
KR20040062375A (ko) 2004-07-07

Similar Documents

Publication Publication Date Title
KR100436181B1 (ko) 액정표시장치용 어레이기판 제조방법
US7763483B2 (en) Array substrate for liquid crystal display device and method of manufacturing the same
US7301599B2 (en) Two step maskless exposure of gate and data pads
KR100583311B1 (ko) 액정표시패널 및 그 제조 방법
US8848125B2 (en) Thin film transistor having a copper signal line
JP4452453B2 (ja) 液晶表示装置の製造方法
KR100971955B1 (ko) 액정표시장치용 어레이기판 제조방법
JP2005122182A (ja) 表示素子用の薄膜トランジスタ基板及び製造方法
KR101294691B1 (ko) 액정표시장치용 어레이 기판 및 그 제조방법
KR101026982B1 (ko) 액정표시장치용 어레이 기판과 제조방법
US8283670B2 (en) Liquid crystal display panel and fabricating method thereof
KR100920480B1 (ko) 액정표시장치 및 그 제조방법
US7202500B2 (en) Thin film transistor array substrate and method of manufacturing the same
US7345727B2 (en) Substrate for a liquid crystal display device and fabricating method thereof
US7388226B2 (en) Liquid crystal display of horizontal electronic field applying type and fabricated method thereof
KR101041890B1 (ko) 액정표시장치용 어레이 기판 제조방법
KR20050110368A (ko) 액정표시장치용 어레이 기판과 제조방법
KR100603847B1 (ko) 액정 표시장치 및 액정 표시장치 제조방법
KR100891987B1 (ko) 액정표시장치용 어레이기판 제조방법
KR20050003285A (ko) 액정표시장치 및 그 제조방법
KR20020027731A (ko) 액정표시장치용 어레이기판과 그 제조방법
KR100854591B1 (ko) 액정 표시 장치용 어레이 기판의 제조 방법
KR100769173B1 (ko) 금속배선층의 형성방법 및 이를 이용한 액정표시소자의 제조방법
JP2007047516A (ja) 液晶表示装置とその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130619

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20140630

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20150818

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20160816

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20170816

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20180816

Year of fee payment: 10