JPH09181323A - アクティブマトリクス表示装置の作製方法 - Google Patents

アクティブマトリクス表示装置の作製方法

Info

Publication number
JPH09181323A
JPH09181323A JP35053995A JP35053995A JPH09181323A JP H09181323 A JPH09181323 A JP H09181323A JP 35053995 A JP35053995 A JP 35053995A JP 35053995 A JP35053995 A JP 35053995A JP H09181323 A JPH09181323 A JP H09181323A
Authority
JP
Japan
Prior art keywords
gate line
transparent conductive
data line
conductive film
display device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP35053995A
Other languages
English (en)
Other versions
JP3537938B2 (ja
Inventor
Shunpei Yamazaki
舜平 山崎
Yasuhiko Takemura
保彦 竹村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP35053995A priority Critical patent/JP3537938B2/ja
Publication of JPH09181323A publication Critical patent/JPH09181323A/ja
Application granted granted Critical
Publication of JP3537938B2 publication Critical patent/JP3537938B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Thin Film Transistor (AREA)

Abstract

(57)【要約】 【目的】 TFTを有するアクティブマトリクス液晶表
示装置において、透明導電性被膜よりなる画素電極の形
成において、工程数を削減するとともに、画素電極の専
有比率(開口率)を向上せしめ、さらに、素子の凹凸を
減ずるための方法を提供する。 【構成】 データ線等の金属配線上に、層間絶縁物と透
明導電性被膜を形成する。しかるのち、機械的研磨法も
しくは化学的機械的研磨法によって、透明導電性被膜、
層間絶縁物等を研磨し、平坦化する。この工程によっ
て、ゲイト線やデータ線の凸部上に形成された透明導電
性被膜が最初に研磨され、よって、ゲイト線やデータ線
に沿って透明導電性被膜が分断される。画素電極は、配
線によって囲まれた領域であるので、上記の工程によっ
て、自動的に透明導電性被膜が、配線で分断されて得ら
れる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、アクティブマトリクス
回路を有する表示装置(アクティブマトリクス表示装
置)に関する。
【0002】
【従来の技術】近年、液晶ディスプレー駆動のためのア
クティブマトリクスがさかんに研究され、また、実用化
されている。アクティブ素子としては、各画素に薄膜ト
ランジスタ(TFT)を使用したものが提案されてい
る。このようなアクティブマトリクス回路は、画素電極
と対向電極の間に液晶をはさんだコンデンサーを形成
し、TFTによって、このコンデンサーに出入りする電
荷を制御するものである。
【0003】TFTを歩留り良く製造するには、作製工
程数を減らすことが必要であった。中でも、配線のデザ
インルールがより微細になるにつれ、フォトリソグラフ
ィーの工程、特にマスク合わせの回数を減らすことが要
求された。また、画素電極の専有比率(開口率)を高め
ることも重要な課題であった。
【0004】
【発明が解決しようとする課題】従来のアクティブマト
リクス回路において、もっともマスク合わせに精度が要
求されたのは、画素電極のパターニングの工程であっ
た。これは、マスク合わせが適当でないと、画素電極が
ゲイト線やデータ線と重なって、寄生容量を生じるから
である。寄生容量は画像の質に大きな影響を与えた。特
に、開口率を高めるために画素電極とゲイト線やデータ
線との間隔が狭まると、上記のような不良の発生確率が
大きくなった。逆に画素電極とゲイト線やデータ線との
間隔を十分に取ると、開口率を高めることはできなかっ
た。
【0005】図2(A)には、従来のアクティブマトリ
クス表示装置の断面の概略を示す。この図では、TFT
はプレーナー型である。このような装置は以下のように
作製される。すなわち、透明な基板31上に、薄膜半導
体層32、ゲイト絶縁膜(図示せず)、ゲイト線33〜
35を形成する。このうち、ゲイト線35はTFTのゲ
イト電極となる。また、薄膜半導体層には、N型もしく
はP型の導電型を有する領域(ソース、ドレイン)を設
ける。さらに、これらを覆って第1の層間絶縁物36を
形成し、これにコンタクトホールを設け、データ線37
を形成する。
【0006】さらに、これらを覆って第2の層間絶縁物
38を形成し、これにコンタクトホール39を設け、透
明導電性被膜を形成する。第2の層間絶縁物としては、
酸化珪素や窒化珪素以外にも、より誘電率の低い有機樹
脂等が用いられる。そして、公知のフォトリソグラフィ
ー法により透明導電性被膜をエッチングし、画素電極4
0とする。(図2(A))
【0007】アクティブマトリクス表示装置の単位画素
を上方より見た様子を図2(B)に示す。図から明らか
なように、画素電極40は、ゲイト線33やデータ線3
7との間隔を十分に取る必要から、単位画素の面積に占
める比率はそれほど高くない。図3には、逆スタガー型
のTFTを用いたアクティブマトリクス表示装置の断面
の概略を示す。このような装置は以下のように作製され
る。すなわち、透明な基板41上に、ゲイト線42〜4
4、ゲイト絶縁膜45、薄膜半導体層46を形成する。
このうち、ゲイト線44はTFTのゲイト電極となる。
【0008】さらに、薄膜半導体層上に窒化珪素等の材
料によってエッチングストッパー47を形成し、これを
覆って、N型もしくはP型の導電型を有する被膜48を
形成する。そして、これをエッチングストッパー47ま
でエッチングし、ソース、ドレインとする。さらに、デ
ータ線49を形成する。さらに、これらを覆って層間絶
縁物50を形成し、これにコンタクトホールを設け、透
明導電性被膜を形成する。そして、公知のフォトリソグ
ラフィー法により透明導電性被膜をエッチングし、画素
電極51とする。(図3)
【0009】特に逆スタガー型TFTにおいて、エッチ
ングストッパーを用いた場合には、表面の凹凸が大きく
なった。このことは液晶を用いた表示装置にとっては好
ましいことではなかった。なぜならば、液晶を表示装置
に用いるには、液晶分子をある特定の方向に配向させる
必要があるが、凹凸が大きいと配向が乱れるからであ
る。
【0010】
【問題を解決するための手段】本発明は、以上の点に鑑
みてなされたものである。すなわち、透明な基板上にゲ
イト線、データ線、薄膜半導体層とを有し、表面が層間
絶縁物で被覆された素子層を形成する工程と、前記素子
層に画素電極を設けるためのコンタクトホールを形成す
る工程と、前記素子層上に透明導電性被膜を形成する工
程と、前記透明導電性被膜および層間絶縁物を機械的研
磨法もしくは化学的機械的研磨法により、研磨、平坦化
し、よって前記透明導電性被膜を、前記ゲイト線、デー
タ線にそってエッチングする工程と、を有する。
【0011】本発明を実施する上では、下記の条件のい
ずれかを満たすとより好ましい。すなわち、 (1) 前記透明導電性被膜は、前記コンタクトホール
において、前記薄膜半導体層と直接コンタクトし、前記
薄膜半導体層のコンタクト部分は、前記ゲイト線、デー
タ線のいずれよりも薄い。 (2) 前記層間絶縁物が、前記ゲイト線、データ線の
いずれより厚い。 (3) 前記ゲイト線には、前記薄膜半導体層上に形成
されたエッチングストッパーと同じ膜によって形成され
た絶縁物が設けられている。
【0012】上記(1)および(2)はプレーナー型、
逆スタガー型を含めた全ての構造のTFTに対して有効
であるが、(3)は逆スタガー型についてのみ有効であ
る。(3)の理由については実施例において詳述され
る。
【0013】
【作用】本発明によって、従来のようなフォトリソグラ
フィー法による透明導電性被膜のエッチングはなされな
い。代わりに、機械的研磨法もしくは化学的機械的研磨
法(CMP法ともいう)によって、エッチングされる。
この際、ゲイト線やデータ線のある部分は、他の部分よ
りも凸であるので、優先的にエッチングされる。その結
果、ゲイト線やデータ線に囲まれた部分の透明導電性被
膜のみが残され、画素電極となる。
【0014】本発明を実施する上で満たすことの望まれ
る上記(1)および(2)の条件について検討する。ま
ず、図6を用いて上記条件(1)の理由を説明する。こ
こでは、基板101上にゲイト線104とデータ線10
3、薄膜半導体層102、層間絶縁物105、透明導電
性被膜106を形成する。(図6(A))
【0015】そして、これを本発明にしたがって研磨す
る。研磨の途中で層間絶縁物105のうち、データ線1
03の上の表面107が現れ、これによって、透明導電
性被膜106が、108と109の2つの部分に分離さ
れる。しかし、データ線とゲイト線によって透明導電性
被膜が分離されているわけではないので、画素電極は形
成されず、さらに、研磨を続ける必要がある。(図6
(B))
【0016】さらに、研磨を続けると、層間絶縁物10
5のうち、ゲイト線103の上の表面110が現れ、こ
れによって、透明導電性被膜108が、画素電極112
と113の2つに分離される。すなわち、本発明によっ
て画素電極を分離するには、ゲイト線もしくはデータ線
のいずれか薄い方(図6ではゲイト線)の上の層間絶縁
物の表面が露出するまで研磨を続けなければならない。
【0017】しかしながら、このときには層間絶縁物1
05のうちの薄膜半導体層102の上の表面111によ
っても、透明導電性被膜109が114と115に分離
されてしまっており、本来画素電極となることの期待さ
れている部分114が薄膜半導体層から絶縁されてしま
う。(図6(C)) このような問題を避けるには、表面111の高さは表面
110の高さよりも低いことが必要である。そうすれ
ば、画素電極を分離するための研磨をやめた際にも、薄
膜半導体層と画素電極はつながっているからである。上
記の2つの部分の高さの相違は、ゲイト線もしくはデー
タ線のいずれか薄い方の厚さとコンタクト部分の薄膜半
導体層の厚さによって決定される。すなわち、前者より
後者の方が薄いことが好ましい。
【0018】例えば、図6(D)に示すように、基板1
21上にゲイト線123とデータ線124、薄膜半導体
層122、層間絶縁物125、透明導電性被膜126を
形成する。(図6(D)) そして、これを本発明にしたがって研磨する。上述のよ
うに、ゲイト線もしくはデータ線のいずれか薄い方(図
6ではゲイト線)の上の層間絶縁物の表面127が露出
するまで研磨を続けると、透明導電性被膜126が画素
電極130と131に分離される。しかし、そのときに
は、層間絶縁物125のうちの薄膜半導体層122の上
の部分の表面129は露出されていないので、画素電極
132は薄膜半導体層とつながっている。(図6
(E))
【0019】次に、図7を用いて上記条件(2)の理由
を説明する。ここでは、基板201上にゲイト線20
2、203とデータ線204、205、ゲイト線を覆う
第1の層間絶縁物206、データ線を覆う第2の層間絶
縁物207、透明導電性被膜208を形成する。ゲイト
線203とデータ線205は交差する。(図7(A))
【0020】そして、これを本発明にしたがって研磨す
る。まず、最も上部にあるゲイト線203とデータ線2
05の交差部分の上の層間絶縁物が露出し、それが研磨
される。しかし、この段階では、データ線204とゲイ
ト線202によって透明導電性被膜が分離されているわ
けではないので、画素電極は形成されず、さらに、研磨
を続ける必要がある。(図7(B))
【0021】さらに、研磨を続けると、ゲイト線20
2、データ線204上の層間絶縁物の表面210、21
1が露出し、これによって透明導電性被膜208が画素
電極213〜215に分離される。しかしながら、この
ときには、ゲイト線203とデータ線205の交差部の
層間絶縁物は全て研磨されてしまい、上方にあるデータ
線の表面212が露出してしまっている。このような状
態自体が不良であるわけではないが、好ましいものでは
ない。(図7(C))
【0022】このような問題を避けるには、層間絶縁物
の表面210、211が露出する際には、データ線もし
くはゲイト線のうち、いずれか上方にあるものの表面が
露出しないようにすればよい。このためには、ゲイト線
もしくはデータ線いずれか薄い方の上の層間絶縁物の表
面(この表面まで研磨しないと画素電極の分離ができな
い)よりも、データ線もしくはゲイト線いずれか上方に
あるものの表面の高さを低くする必要がある。
【0023】そのためには、データ線の方がゲイト線よ
りも薄い場合には、上記の高低は、第2の層間絶縁物の
厚さとゲイト線の厚さの大小で決まる。すなわち、第2
の層間絶縁物をゲイト線よりも厚くする必要がある。ま
た、ゲイト線の方がデータ線よりも薄い場合には、同様
に、データ線よりも第2の層間絶縁物を厚くする必要が
ある。すなわち、第2の層間絶縁物はゲイト線とデータ
線のいずれよりも厚い。
【0024】例えば、図7(D)に示すように、基板2
21上にゲイト線222、223とデータ線224、2
25、第1の層間絶縁物226、第2の層間絶縁物22
7、透明導電性被膜228を形成する。ゲイト線223
とデータ線225は交差する。(図7(D))
【0025】そして、これを本発明にしたがって研磨す
る。上述のように、ゲイト線もしくはデータ線のいずれ
か薄い方(図7では両方)の上の層間絶縁物の表面22
9、230が露出するまで研磨を続けると、透明導電性
被膜228が画素電極232〜234に分離されるの
で、この段階で研磨を終了すればよい。しかし、そのと
きには、データ線225の表面231は露出していな
い。(図7(E))
【0026】
【実施例】
〔実施例1〕 図1に本発明の一実施例によるアクティ
ブマトリクス表示装置の、特に、透明導電性被膜のエッ
チング方法を示す。本実施例は、いわゆる多結晶シリコ
ンのプレーナー型TFTを用いたアクティブマトリクス
表示装置である。図1(A)〜(C)は、工程の断面の
概略を示し、図1(D)は上方より見た概略を示す。
【0027】まず、公知の技術によって、ガラス基板1
1上に、厚さ500Åの薄膜多結晶シリコン層12、ゲ
イト絶縁膜、ゲイト線13〜15を形成する。薄膜シリ
コン層12には、ゲイト電極15をマスクとして公知の
自己整合的なドーピング法によりN型の領域を形成す
る。ゲイト線・ゲイト電極は多結晶シリコンを用いる。
ゲイト線の厚さは3000Åである。そして、第1の層
間絶縁物(酸化珪素)16を堆積する。第1の層間絶縁
物の厚さは4000Åとする。
【0028】次に、第1の層間絶縁物に、薄膜シリコン
層12に達するコンタクトホールを形成する。そして、
データ線17をアルミニウムによって形成する。データ
線の厚さは6000Åとする。そして、厚さ8000Å
の第2の層間絶縁物(酸化珪素)18を堆積し、第1お
よび第2の層間絶縁物に、薄膜シリコン層12に達する
コンタクトホール19を形成する。さらに、公知の技術
により厚さ1000Åのインジウム錫酸化物(ITO)
被膜20を形成する。(図1(A))
【0029】そして、本発明にしたがって上記の素子の
表面をCMP法により研磨する。図1(B)には、矢印
21で示されるレベルまで研磨した様子を示すが、この
段階では、ITO膜20が画素電極に分離されていな
い。(図1(B)) 図1(C)には、研磨が終了し、画素電極22、23が
形成された状態を示す。この図と、従来の表示装置の図
2(A)とを比較して明らかなことは、表面の凹凸が少
ないということである。すなわち、本発明によって、平
坦化も同時におこなわれる。(図1(C))
【0030】画素電極のエッチング(分離)が終了した
状態の表示装置の単位画素を上方より見た図面を示す。
この図と、従来の表示装置の図2(B)とを比較して明
らかなことは画素電極22とゲイト線13、データ線1
7との間隔が十分に狭いということである。すなわち、
開口率が格段に高くなっている。(図1(D))
【0031】本実施例においては、薄膜半導体層:50
0Å、ゲイト線:3000Å、データ線:6000Å、
第2の層間絶縁物:8000Åである。本実施例ではゲ
イト線やデータ線は薄膜シリコン層より厚い。したがっ
て、上記の条件(1)を満たす。また、第2の層間絶縁
物はデータ線とゲイト線よりも厚い。したがって、上記
条件(2)を満たす。
【0032】〔実施例2〕 図4に本発明の一実施例に
よるアクティブマトリクス表示装置の、特に、透明導電
性被膜のエッチング方法を示す。本実施例は、いわゆる
アモルファスシリコンの逆スタガー型TFTを用いたア
クティブマトリクス表示装置である。図4(A)と
(B)は、工程の断面の概略を示す。
【0033】まず、公知の技術によって、ガラス基板6
1上に、ゲイト線62〜64、、ゲイト絶縁膜65、厚
さ300Åの真性の薄膜アモルファスシリコン層66を
形成する。ゲイト線はアルミニウムを用い、その厚さは
3000Åである。また、ゲイト絶縁膜は窒化珪素であ
り、その厚さは3000Åである。
【0034】そして、厚さ2000Åの窒化珪素膜によ
って、ゲイト電極64の上の部分にある薄膜半導体層6
6上にエッチングストッパー67を形成する。さらに、
N型の結晶性シリコン膜(厚さ2000Å)68を堆積
する。そして、これをエッチングストッパーまでエッチ
ングすることにより、ソースとドレインに分離する。
【0035】次に、データ線69をアルミニウムによっ
て形成する。データ線の厚さは3000Åとする。そし
て、厚さ4000Åの層間絶縁物(窒化珪素)70を堆
積し、これに、N型の薄膜シリコン層68に達するコン
タクトホールを形成する。さらに、公知の技術により厚
さ1000Åのインジウム錫酸化物(ITO)被膜71
を形成する。(図4(A))
【0036】そして、本発明にしたがって上記の素子の
表面をCMP法により研磨する。図4(B)には、研磨
が終了し、画素電極72、73が形成された状態を示
す。この図と、従来の表示装置の図3とを比較して明ら
かなことは、表面の凹凸が著しく減少したということで
ある。図においては、N型の薄膜半導体層68の一部と
エッチングストッパー67の一部が研磨されているが、
素子の特性に及ぼす影響は皆無である。(図4(B))
【0037】本実施例においては、真性の薄膜半導体
層:300Å、ゲイト線:3000Å、データ線:30
00Å、層間絶縁物:4000Åである。本実施例では
ゲイト線、データ線のいずれも、画素電極のコンタクト
する部分の薄膜シリコン層68よりは厚い。したがっ
て、上記の条件(1)を満たす。また、層間絶縁物は、
データ線、ゲイト線のいずれよりも厚い。したがって、
上記条件(2)を満たす。
【0038】〔実施例3〕 図5に本発明の一実施例に
よるアクティブマトリクス表示装置の、特に、透明導電
性被膜のエッチング方法を示す。本実施例は、いわゆる
アモルファスシリコンの逆スタガー型TFTを用いたア
クティブマトリクス表示装置であり、特に、エッチング
ストッパーをゲイト線をマスクとして自己整合的に形成
する方法に本発明を適用した例に関するものである。図
5(A)と(B)は、工程の断面の概略を示す。
【0039】まず、公知の技術によって、ガラス基板8
1上に、ゲイト線82〜84、、ゲイト絶縁膜85、厚
さ500Åの真性の薄膜アモルファスシリコン層86を
形成する。ゲイト線はアルミニウムを用い、その厚さは
2000Åである。また、ゲイト絶縁膜は窒化珪素であ
り、その厚さは3000Åである。
【0040】そして、厚さ2000Åの窒化珪素膜を全
面に形成し、その上にポジ型のフォトレジストを塗布す
る。その後、基板裏面より露光すると、ゲイト線上のレ
ジストは露光されず、その他の部分のレジストのみが選
択的に露光されるので、ゲイト線上のレジストのみを選
択的に残存せしめることができる。以上のようにして形
成したレジストをマスクとして、窒化珪素膜をエッチン
グするとエッチングストッパーが形成される。ただし、
この方法では、実施例2と異なって、TFTの部分だけ
でなく、全てのゲイト線上にエッチングストッパーと同
様なものが形成される。以下では、これらを全てエッチ
ングストッパー87〜89と称する。
【0041】さらに、N型の結晶性シリコン膜(厚さ2
000Å)90を堆積する。そして、これをエッチング
ストッパーまでエッチングすることにより、ソースとド
レインに分離する。次に、データ線91をアルミニウム
によって形成する。データ線の厚さは3000Åとす
る。そして、厚さ5000Åの層間絶縁物(酸化珪素)
92を堆積し、これに、N型の薄膜シリコン層90に達
するコンタクトホールを形成する。さらに、公知の技術
により厚さ1000Åのインジウム錫酸化物(ITO)
被膜93を形成する。(図5(A))
【0042】そして、本発明にしたがって上記の素子の
表面をCMP法により研磨する。図5(B)には、研磨
が終了し、画素電極94、95が形成された状態を示
す。(図5(B)) 本実施例においては、真性の薄膜半導体層:500Å、
ゲイト線:2000Å、データ線:3000Å、層間絶
縁物:5000Åである。
【0043】本実施例では見掛け上はゲイト線とデータ
線は同じ厚さであるが、実質的には、ゲイト線の上には
エッチングストッパーが必ず形成されるので、本実施例
のような場合には、ゲイト線の実質的な厚さとは、見掛
け上のゲイト線とエッチングストッパーの厚さとなる。
【0044】このような状況は他にもあり得る。例え
ば、ゲイト線の上面を陽極酸化した場合には、得られた
陽極酸化物は、必ずゲイト線上に形成されるので、実質
的なゲイト線の厚さは、見掛け上のゲイト線と陽極酸化
物の厚さである。同様なことはデータ線においても適用
される。
【0045】見掛け上は、画素電極のコンタクトする部
分の薄膜半導体層の厚さ2000Åは、ゲイト線の厚さ
2000Åと同じであり、上記条件(1)を満たさな
い。しかし、上記の通り、実質的なゲイト線の厚さは、
見掛け上のケイト線の厚さにエッチングストッパーの厚
さを足した4000Åであり、したがって、実質的には
ゲイト線もデータ線もコンタクト部分の薄膜半導体層の
厚さ2000Åよりも大きいので、上記条件(1)を満
たす。
【0046】同様に、見掛け上は層間絶縁物92の厚さ
は、データ線よりも厚ければよいのであるが、実質的に
は、ゲイト線の方がデータ線よりも厚いので、上記条件
(2)を満たすには、層間絶縁物は、実質的なゲイト線
の厚さよりも厚いことが必要である。上記の通り、実質
的なゲイト線の厚さは、見掛け上のケイト線の厚さにエ
ッチングストッパーの厚さを足した4000Åであり、
したがって、層間絶縁物の厚さは4000Åよりも大き
いことが必要とされる。
【0047】
【発明の効果】本発明によって得られる効果は以下の3
点に要約される。 (1)画素電極のパターニングのフォトリソグラフィー
工程の削減 (2)開口率の向上 (3)デバイス表面の平坦化 このうち、(1)は製造歩留りやスループットの向上に
寄与する。また、(2)および(3)は表示装置の表示
特性に好ましい影響を与える。以上のように、本発明は
多大な工業的価値を有している。
【図面の簡単な説明】
【図1】 実施例1によるアクティブマトリクス表示装
置の作製工程の断面および上方より見た様子を示す図。
【図2】 従来のアクティブマトリクス表示装置の断面
および上方より見た様子を示す図。
【図3】 従来のアクティブマトリクス表示装置の断面
を示す図。
【図4】 実施例2によるアクティブマトリクス表示装
置の作製工程を示す断面図。
【図5】 実施例3によるアクティブマトリクス表示装
置の作製工程を示す断面図。
【図6】 本発明の条件を説明するための図。
【図7】 本発明の条件を説明するための図。
【符号の説明】
11 基板 12 薄膜半導体層 13〜15 ゲイト線 16 第1の層間絶縁物 17 データ線 18 第2の層間絶縁物 19 コンタクトホール 20 透明導電性被膜 21 研磨したレベル 22、23 画素電極

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 透明な基板上にゲイト線、データ線、薄
    膜半導体層とを有し、表面が層間絶縁物で被覆された素
    子層を形成する第1の工程と、 前記素子層に画素電極を設けるためのコンタクトホール
    を形成する第2の工程と、 前記素子層上に透明導電性被膜を形成する第3の工程
    と、 前記透明導電性被膜および層間絶縁物を機械的研磨法も
    しくは化学的機械的研磨法により、研磨、平坦化し、よ
    って前記透明導電性被膜を、前記ゲイト線、データ線に
    そってエッチングする第4の工程と、を有することを特
    徴とするアクティブマトリクス表示装置の作製方法。
  2. 【請求項2】 前記透明導電性被膜は、前記コンタクト
    ホールにおいて、前記薄膜半導体層と直接コンタクト
    し、 コンタクト部分の前記薄膜半導体層は、前記ゲイト線も
    しくはデータ線のいずれよりも薄いことを特徴とする請
    求項1のアクティブマトリクス表示装置の作製方法。
  3. 【請求項3】 前記層間絶縁物が、前記ゲイト線もしく
    はデータ線のいずれよりも厚いことを特徴とする請求項
    1のアクティブマトリクス表示装置の作製方法。
  4. 【請求項4】 前記ゲイト線には、前記薄膜半導体層上
    に形成されたエッチングストッパーと同じ膜によって形
    成された絶縁物が設けられたことを特徴とする請求項1
    のアクティブマトリクス表示装置の作製方法。
JP35053995A 1995-12-22 1995-12-22 アクティブマトリクス表示装置の作製方法 Expired - Lifetime JP3537938B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP35053995A JP3537938B2 (ja) 1995-12-22 1995-12-22 アクティブマトリクス表示装置の作製方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP35053995A JP3537938B2 (ja) 1995-12-22 1995-12-22 アクティブマトリクス表示装置の作製方法

Publications (2)

Publication Number Publication Date
JPH09181323A true JPH09181323A (ja) 1997-07-11
JP3537938B2 JP3537938B2 (ja) 2004-06-14

Family

ID=18411178

Family Applications (1)

Application Number Title Priority Date Filing Date
JP35053995A Expired - Lifetime JP3537938B2 (ja) 1995-12-22 1995-12-22 アクティブマトリクス表示装置の作製方法

Country Status (1)

Country Link
JP (1) JP3537938B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100454515B1 (ko) * 2000-09-22 2004-11-05 세이코 엡슨 가부시키가이샤 전기 광학 장치용 기판의 제조 방법, 전기 광학 장치용기판, 전기 광학 장치 및 전자 기기
US7439087B2 (en) 2002-12-27 2008-10-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
DE10354866B4 (de) * 2002-12-31 2009-10-01 Lg Display Co., Ltd. Verfahren zum Herstellen einer Flüssigkristallanzeigevorrichtung

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100454515B1 (ko) * 2000-09-22 2004-11-05 세이코 엡슨 가부시키가이샤 전기 광학 장치용 기판의 제조 방법, 전기 광학 장치용기판, 전기 광학 장치 및 전자 기기
US7439087B2 (en) 2002-12-27 2008-10-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US8193531B2 (en) 2002-12-27 2012-06-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
DE10354866B4 (de) * 2002-12-31 2009-10-01 Lg Display Co., Ltd. Verfahren zum Herstellen einer Flüssigkristallanzeigevorrichtung

Also Published As

Publication number Publication date
JP3537938B2 (ja) 2004-06-14

Similar Documents

Publication Publication Date Title
KR100303134B1 (ko) 액정표시소자및그제조방법.
US6566686B2 (en) Thin-film transistor display devices
JP4180575B2 (ja) 液晶表示装置および液晶表示装置の製造方法
US6831318B2 (en) Thin film transistor array
US5060036A (en) Thin film transistor of active matrix liquid crystal display
US6078365A (en) Active matrix liquid crystal panel having an active layer and an intervening layer formed of a common semiconductor film
US7515216B2 (en) Liquid crystal display and fabrication method thereof
JPH1197714A (ja) 半導体集積回路およびその作製方法
US5734449A (en) Liquid crystal display apparatus having an opaque conductive capacitor electrode and manufacturing method thereof
US4990460A (en) Fabrication method for thin film field effect transistor array suitable for liquid crystal display
JP2002190598A (ja) 薄膜トランジスタアレイ基板およびその製造方法
US20030117535A1 (en) Liquid crystal display device and fabricating method thereof
JPH06258670A (ja) 液晶表示装置及びその製造方法
JP3270674B2 (ja) 半導体集積回路の作製方法
JPH1048664A (ja) 液晶表示装置及びその製造方法
JPH0580650B2 (ja)
JPH11352515A (ja) 液晶表示装置およびその製造方法
JP3537938B2 (ja) アクティブマトリクス表示装置の作製方法
JPH10268346A (ja) アクティブマトリクス型液晶表示装置
JPH0568708B2 (ja)
JPH08236777A (ja) 半導体装置
JPH0527261A (ja) アクテイブマトリクス基板の製造方法
JP2716106B2 (ja) アクティブマトリクス基板の製造方法
JPH06163586A (ja) 薄膜トランジスタマトリックス及びその製造方法
JPH02275417A (ja) 表示素子用薄膜トランジスタ

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20031210

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040316

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040318

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080326

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090326

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100326

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100326

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 6

Free format text: PAYMENT UNTIL: 20100326

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110326

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 7

Free format text: PAYMENT UNTIL: 20110326

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120326

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 8

Free format text: PAYMENT UNTIL: 20120326

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 8

Free format text: PAYMENT UNTIL: 20120326

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 9

Free format text: PAYMENT UNTIL: 20130326

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 9

Free format text: PAYMENT UNTIL: 20130326