JP2716106B2 - アクティブマトリクス基板の製造方法 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、アクティブマトリクス
基板の製造方法に関するものであり、特に透明絶縁性基
板上に薄膜トランジスタ（以下ではＴＦＴと称する）を
形成したアクティブマトリクス基板の製造方法に関す
る。

【０００２】

【従来の技術】スイッチング素子としてＴＦＴを用いた
アクティブマトリクス型液晶表示装置は、表示のコント
ラストが高く、表示容量に制約がない等の利点がある。
このため、上記表示装置に使用されるアクティブマトリ
クス基板の研究が盛んに行われている。

【０００３】上述のアクティブマトリクス基板として、
従来、図６、図７（図６のＣ−Ｃ´線による断面図）及
び図８（図６のＤ−Ｄ´線による断面図）に示す構成を
要部に有するものが知られている。この基板は、図７に
示すように、アモルファスシリコン（以下、ａ−Ｓｉと
略す。）からなる半導体層６の下側に形成したゲート電
極２と、上側に形成したソース電極７及びドレイン電極
９とからなるＴＦＴを用いている。また、液晶表示素子
として用いたとき、上記ＴＦＴがオフの間に画素電極１
０の電圧が低下するのを小さくするために、付加容量１
２が設けられている。

【０００４】このようなアクティブマトリクス基板は以
下のようにして製造される。まず、ガラスなどの絶縁性
透明基板１上にＴａ、Ａｌなどの金属膜を形成した後に
パターニングし、ゲート電極２及びゲート電極配線３を
形成する。次に、ゲート電極２及びゲート電極配線３を
陽極酸化し、第１の絶縁膜４とする。更に、ＳｉＮ_x、
ＳｉＯ_xなどからなる第２の絶縁膜５、及びａ−Ｓｉか
らなる半導体層６を連続して形成する。次いで、Ｍｏ、
Ｔａ、Ａｌなどからなるソース電極７及びドレイン電極
９を形成する。このとき、ソース電極７と一体的にソー
ス電極配線８が形成される。なお、ソース電極７及びド
レイン電極９と半導体層６との間には、通常オーミック
コンタクトを取るために、リンをドープしたａ−Ｓｉ膜
（以下、ｎ⁺−Ｓｉと略す。）１１が形成される。最後
に、画素電極１０を形成して、アクティブマトリクス基
板が作製される。

【０００５】このアクティブマトリクス基板では、相互
に対向するようになした、画素電極１０と次の画素用の
ゲート電極配線３との間で付加容量１２が形成される。

【０００６】

【発明が解決しようとする課題】ところで、従来の上記
アクティブマトリクス基板においては、付加容量１２を
形成するゲート電極配線３が金属で構成されているの
で、付加容量１２の部分では光が透過せず、このために
アクティブマトリクス基板を液晶表示素子として用いた
場合には、開口率が低下して、表示画面の輝度が低下す
るという不都合があった。

【０００７】そこで、上記不都合を解消すべく本願出願
人は、以下に説明するアクティブマトリクス基板を提案
している。この基板は、金属からなるゲート電極とは別
に、画素電極と対向させて透明導電性膜を形成し、この
透明導電性膜と画素電極との対向部分で付加容量を構成
する構造としている。

【０００８】しかし、このような構造の場合、ゲート電
極配線の上が透明導電性膜にて覆われており、かつ、ゲ
ート電極配線を陽極酸化すると透明導電性膜までが酸化
されてしまうため、結果としてゲート電極配線の外表面
を陽極酸化できず、即ち従来の図８に示すアクティブマ
トリクス基板の構成要素の一つである第１の絶縁膜４を
形成できず、よって絶縁特性が劣化してゲート電極とソ
ース電極の間でのショートによる不良が発生しやすくな
る。

【０００９】本発明はこのような従来技術の課題を解決
するものであり、ゲート電極とソース電極との間におけ
るショートの発生を防ぎ、かつ付加容量を透明導電性膜
で形成して開口率を大きくすることが可能なアクティブ
マトリクス基板の製造方法を提供することを目的とす
る。

【００１０】

【課題を解決するための手段】本発明のアクティブマト
リクス基板の製造方法は、絶縁性透明基板上に交差する
ように縦横に形成されたゲート電極配線及びソース電極
配線と、該ゲート電極配線の一部と対向し、付加容量を
形成する画素電極と、ゲート電極配線から分岐したゲー
ト電極、該ゲート電極の表面を陽極酸化してなる第１の
絶縁膜、第２の絶縁膜、半導体膜、該ソース電極配線か
ら分岐したソース電極及びドレイン電極が順次積層形成
されてなる薄膜トランジスタとを備え、該画素電極及び
該薄膜トランジスタがマトリクス状に配設されたアクテ
ィブマトリクス基板の製造方法において、該ゲート電極
配線の画素電極と対向する近傍部分を、基板側を透明導
電性膜とし、その上を覆うように金属膜を配した２層構
造に形成し、かつ、それ以外のゲート電極配線部分と該
ゲート電極とを金属膜で形成する工程と、該金属膜の表
面を陽極酸化して第１の絶縁膜を形成する工程と、付加
容量を形成する透明導電性膜部分の上にある第１の絶縁
膜部分及び金属膜部分を除去する工程とを含んでおり、
そのことにより上記目的が達成される。

【００１１】

【作用】本発明にあっては、金属膜を陽極酸化するとき
に透明導電性膜がゲート配線の金属膜で覆われている。
このため、陽極酸化が可能となる。また、陽極酸化を行
った後に、付加容量を形成する透明導電性膜部分の上に
ある第１の絶縁膜部分及び金属膜部分が除去され、これ
により第１の絶縁膜と金属膜の形成がない透明導電性膜
部分と画素電極との間で付加容量が形成され、またその
付加容量を形成する一方の電極が透明導電性膜からなる
ので、画素電極が遮光されない。更には、薄膜トランジ
スタを構成するゲート電極が、金属膜を陽極酸化してな
る第１の絶縁膜にて覆われているので、ゲート電極とソ
ース電極との間の絶縁特性が向上する。

【００１２】

【実施例】以下、本発明の実施例について説明する。

【００１３】図１は本実施例のアクティブマトリクス基
板の要部を示す平面図であり、図２は図１のＡ−Ａ´線
によるＴＦＴ部分の断面図、図３は図１のＢ−Ｂ´線に
よる付加容量部分の断面図を示す。この基板は、図２に
示すように、半導体膜１０７の下側に存在するゲート電
極１０３の上が、ゲート電極１０３を陽極酸化してなる
第１の絶縁膜１０５にて覆われており、上記ゲート電極
１０３と、半導体膜１０７の上側に存在するソース電極
１０９と、同様なドレイン電極１１１とで形成されたＴ
ＦＴを有する。

【００１４】また、付加容量部分においては、図３に示
すように絶縁性透明基板１０１上に、画素電極１１２の
端部と右側一部を対向させて透明導電性膜１０２が形成
され、この透明導電性膜１０２と画素電極１１２との対
向部分で付加容量が形成されている。透明導電性膜１０
２の左側部分と透明基板１０１の上には金属膜１０４が
形成され、この金属膜１０４と上記透明導電性膜１０２
とでゲート電極配線が形成される。このゲート電極配線
の外表面には、金属膜１０４を陽極酸化してなる第１の
絶縁膜１０５が形成されている。

【００１５】次に、このような要部を有するアクティブ
マトリクス基板の製造方法を図４及び図５を用いて説明
する。図４はＴＦＴ部分の製造工程説明図であり、図５
は付加容量部分の製造工程説明図である。

【００１６】先ず、図５（ａ）に示すように、ガラス等
からなる絶縁性透明基板１０１の付加容量を形成すべき
部分の上に、付加容量の一方の電極となるＩＴＯ等の透
明導電性膜１０２を１０００オングストロームの厚みで
形成する。その後、図４（ａ）及び図５（ａ）に示すよ
うに、この透明導電性膜１０２の上と、ＴＦＴを形成す
べき透明基板１０１部分の上を覆って、Ｔａ等の金属膜
を３０００オングストロームの厚みで形成し、パターニ
ングを行う。これにより、ＴＦＴ部分には前記金属膜か
らなるゲート電極１０３が形成され、また、付加容量部
分には２層構造のゲート電極配線が形成される。このゲ
ート電極配線は、上述の透明導電性膜１０２を下層と
し、金属膜１０４を上層としたものである。次いで、金
属膜からなるゲート電極１０３及びゲート電極配線の上
層たる金属膜１０４の表面を陽極酸化して、第１のゲー
ト絶縁膜１０５を形成する。

【００１７】次に、図４（ｂ）及び図５（ｂ）に示すよ
うに、上記透明導電性膜１０２の付加容量を形成すべき
部分、即ち右側部分の上の金属膜１０４及び第１の絶縁
膜１０５をエッチングして除去する。この際、ＣＦ₄と
Ｏ₂の混合ガスを用いてドライエッチングを行えば、透
明基板１０１やＩＴＯ等からなる透明導電性膜１０２に
対して選択的にエッチングすることができる。

【００１８】次に、かかる基板１０１上にプラズマＣＶ
Ｄ法を用い、図４（ｃ）及び図５（ｃ）に示すように、
第２の絶縁膜用のＳｉＮ_x膜、半導体膜用のａ−Ｓｉ膜
及びｎ⁺−Ｓｉ膜をこの順に連続して形成し、パターニ
ングする。これにより、透明基板１０１上に３０００オ
ングストロームの第２の絶縁膜１０６、５００オングス
トロームの半導体膜１０７、及び３００オングストロー
ムのａ−Ｓｉ膜１０８を得た。

【００１９】更に、図４（ｄ）及び図５（ｄ）に示すよ
うに、透明基板１０１上に、２０００オングストローム
の厚みでＭｏ膜を形成してパターニングすることによ
り、ソース電極１０９及びドレイン電極１１１を形成す
ると共に、ソース電極１０９が分岐されたソース電極配
線１１０を形成した。最後に、ドレイン電極１１１と接
続させて、１０００オングストロームの厚みでＩＴＯ等
からなる画素電極１１２を形成する。

【００２０】したがって、本発明方法による場合には、
ゲート電極１０３及びゲート電極配線の金属膜１０４を
陽極酸化するとき、透明導電性膜１０２が金属膜１０４
で覆われているために、陽極酸化が可能となる。また、
陽極酸化を行った後に、付加容量１１３を形成する透明
導電性膜１０２部分の上にある第１の絶縁膜１０５部分
及び金属膜１０４部分が除去され、これにより第１の絶
縁膜１０５と金属膜１０４の形成がない透明導電性膜１
０２部分と画素電極１１２との間で付加容量１１３が形
成される。更に、ゲート電極１０３の上が陽極酸化され
てなる第１の絶縁膜１０５にて覆われた状態となるの
で、ソース電極１０９とゲート電極１０３との間での絶
縁特性が向上し、両電極１０９、１０３間のショートの
発生を防止することができる。更に、画素電極１１２の
一部と対向して付加容量１１３を形成する部分が透明導
電性膜１０２となっているので、開口率を大きくするこ
とが可能となる。

【００２１】

【発明の効果】本発明による場合には、ゲート電極配線
の金属膜を陽極酸化するときに透明導電性膜が金属膜で
覆われているため、陽極酸化が可能となる。また、陽極
酸化を行った後に、付加容量を形成する透明導電性膜部
分の上にある第１の絶縁膜部分及び金属膜部分が除去さ
れるため、これにより第１の絶縁膜と金属膜の形成がな
い透明導電性膜部分と画素電極との間で付加容量が形成
される。更に、その付加容量を形成する一方の電極が透
明導電性膜からなるので、画素電極が遮光されず開口率
を大きくできる。更に、薄膜トランジスタを構成するゲ
ート電極が金属膜を陽極酸化してなる第１の絶縁膜にて
覆われているので、ゲート電極とソース電極との間の絶
縁特性が向上し、ゲート電極配線とソース電極配線の間
でのショートの発生を防止できる。

【図面の簡単な説明】

【図１】本実施例に適用したアクティブマトリクス基板
の要部平面図である。

【図２】図１のＡ−Ａ´による断面図である。

【図３】図１のＢ−Ｂ´による断面図である。

【図４】本実施例の製造工程を示す断面図である。

【図５】同じく本実施例の製造工程を示す断面図であ
る。

【図６】従来のアクティブマトリクス基板の要部平面図
である。

【図７】図６のＣ−Ｃ´による断面図である。

【図８】図６のＤ−Ｄ´による断面図である。

【符号の説明】

１０１ 絶縁性透明基板 １０２ 透明導電性膜 １０３ ゲート電極 １０４ 金属膜 １０５ 第１の絶縁膜 １０６ 第２の絶縁膜 １０７ 半導体膜 １０８ ｎ⁺−Ｓｉ膜 １０９ ソース電極 １１０ ソース電極配線 １１１ ドレイン電極 １１２ 画素電極 １１３ 付加容量

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】絶縁性透明基板上に交差するように縦横に
   形成されたゲート電極配線及びソース電極配線と、 該ゲート電極配線の一部と対向し、付加容量を形成する
   画素電極と、 ゲート電極配線から分岐したゲート電極、該ゲート電極
   の表面を陽極酸化してなる第１の絶縁膜、第２の絶縁
   膜、半導体膜、該ソース電極配線から分岐したソース電
   極及びドレイン電極が順次積層形成されてなる薄膜トラ
   ンジスタとを備え、該画素電極及び該薄膜トランジスタ
   がマトリクス状に配設されたアクティブマトリクス基板
   の製造方法において、 該ゲート電極配線の画素電極と対向する近傍部分を、基
   板側を透明導電性膜とし、その上を覆うように金属膜を
   配した２層構造に形成し、かつ、それ以外のゲート電極
   配線部分と該ゲート電極とを金属膜で形成する工程と、 該金属膜の表面を陽極酸化して第１の絶縁膜を形成する
   工程と、 付加容量を形成する透明導電性膜部分の上にある第１の
   絶縁膜部分及び金属膜部分を除去する工程とを含むアク
   ティブマトリクス基板の製造方法。