-
Die vorliegende Beschreibung bezieht sich auf eine In-Plane Switching Flüssigkristallanzeigevorrichtung und insbesondere auf ein Matrixsubstrat für eine In-Plane Switching Flüssigkristallanzeigevorrichtung (LCD) und auf ein Verfahren zu dessen Herstellung.
-
Flüssigkristallanzeigevorrichtungen (LCD) werden basierend auf elektro-optischen Eigenschaften eines Flüssigkristallmaterials angesteuert. Das Flüssigkristallmaterial weist einen Zwischenzustand zwischen einem festen Kristall und einer isotropen Flüssigkeit auf. Das Flüssigkristallmaterial ist flüssig wie die isotrope Flüssigkeit, wobei Moleküle des Flüssigkristallmaterials regulär wie in einem festen Kristall angeordnet sind. Die Ausrichtung der Flüssigkristallmoleküle hängt von der Intensität oder der Ausrichtung eines an die Flüssigkristallmoleküle angelegten elektrischen Feldes ab. Entlang der Ausrichtung der Flüssigkristallmoleküle passiert Licht die LCD-Vorrichtung. Durch Steuern der Intensität oder der Richtung des elektrischen Feldes, kann die Ausrichtung der Flüssigkristallmoleküle verändert werden, wodurch Bilder angezeigt werden können.
-
Aktivmatrix-Flüssigkristallanzeigevorrichtungen (”AMLCD”), die Dünnfilmtransistoren als Schaltvorrichtungen für eine Vielzahl von Pixeln enthalten, sind aufgrund ihrer hohen Auflösung und Fähigkeit, schnelle bewegte Bilder anzuzeigen, weit verbreitet.
-
Im Allgemeinen enthält eine LCD-Vorrichtung zwei Substrate, die voneinander beabstandet sind und einander gegenüberliegen, wobei eine Flüssigkristallschicht zwischen den zwei Substraten eingefügt ist. Jedes der Substrate enthält eine Elektrode. Die Elektroden der entsprechenden Substrate liegen einander gegenüber. Durch Anlegen einer Spannung an jede der Elektroden wird zwischen den Elektroden ein elektrisches Feld aufgebaut. Basierend auf einer Veränderung der Intensität oder der Richtung des elektrischen Feldes verändert sich eine Ausrichtung der Flüssigkeitsmoleküle. Die Richtung des elektrischen Feldes verläuft senkrecht zu den Substraten. Die LCD-Vorrichtung hat ein relativ hohes Durchlassvermögen und ein großes Öffnungsverhältnis.
-
Jedoch weisen die LCD-Vorrichtungen begrenzte Betrachtungswinkel auf. Um die Betrachtungswinkel zu vergrößern, wurden verschiedene Typen vorgeschlagen. Aus diesen Typen wird mit Bezug auf die beigefügten Zeichnungen ein In-Plane Switching-Typ (IPS- in der Ebene schaltende) nach dem Stand der Technik beschrieben.
-
1 zeigt eine schematische Schnittdarstellung einer IPS-LCD-Vorrichtung gemäß einem ersten herkömmlichen Ausführungsbeispiel.
-
Gemäß 1 enthält die IPS-LCD-Vorrichtung gemäß dem ersten herkömmlichen Ausführungsbeispiel ein unteres Substrat 10 und ein oberes Substrat 40, wobei eine Flüssigkristallschicht LC zwischen dem unteren Substrat 10 und dem oberen Substrat 40 eingefügt ist.
-
In jedem Pixel auf dem unteren Substrat 10 sind ein Dünnfilmtransistor T, gemeinsame Potentialelektroden 30 und Pixel-Elektroden 32 ausgebildet. Der Dünnfilmtransistor T enthält eine Gate-Elektrode 12, eine Halbleiterschicht 16 und Source- und Drain-Elektroden 20 und 22. Die Halbleiterschicht 16 ist über der Gate-Elektrode 12 mit einer dazwischen liegenden Gate-Isolationsschicht 14 angeordnet. Die Halbleiterschicht 16 enthält eine aktive Schicht 16a und eine ohmsche Kontaktschicht 16b. Die Source- und Drain-Elektroden 20 und 22 sind auf der Halbleiterschicht 16 ausgebildet und voneinander beabstandet.
-
Obwohl es in der Figur nicht dargestellt ist, ist entlang einer ersten Seite des Pixels P eine Gate-Leitung ausgebildet, wobei entlang einer zweiten Seite des Pixels P rechtwinklig zur ersten Seite eine Datenleitung ausgebildet ist. Außerdem ist auf dem unteren Substrat 10 eine gemeinsame Potentialleitung ausgebildet. Die gemeinsame Potentialleitung versorgt die gemeinsamen Potentialelektroden 30 mit Spannung.
-
Auf einer inneren Oberfläche des oberen Substrats 40 sind eine Schwarzmatrix 42 und eine Farbfilterschicht 44 ausgebildet. Die Schwarzmatrix 20 ist über der Gate-Leitung, der Datenleitung und dem Dünnfilmtransistor T angeordnet. Die Farbfilterschicht 44 ist an dem Pixel P angeordnet.
-
Die Flüssigkristallmoleküle der Flüssigkristallschicht LC werden von einem horizontalen Feld 50 angesteuert, das zwischen den gemeinsamen Potentialelektroden 30 und den Pixel-Elektroden 32 aufgebaut wird.
-
Das untere Substrat 10, einschließlich des Dünnfilmtransistors T, der gemeinsamen Potentialelektroden 30 und der Pixel-Elektroden 20, kann als Matrixsubstrat bezeichnet werden. Das obere Substrat 40, einschließlich der Schwarzmatrix 42 und der Farbfilterschicht 44, kann als Farbfiltersubstrat bezeichnet werden.
-
Das Matrixsubstrat kann mit fünf Maskenprozessen hergestellt werden. Das heißt, die Gate-Elektrode und die Gate-Leitung werden in einem ersten Maskenprozess ausgebildet. Die Halbleiterschicht, einschließlich der aktiven Schicht und der ohmschen Kontaktschicht, wird im zweiten Maskenprozess hergestellt. Die Source- und Drain-Elektroden und die Datenleitungen werden in einem dritten Maskenprozess ausgebildet. In einem vierten Maskenprozess werden eine Passivierungsschicht und ein Kontaktloch hergestellt. Die gemeinsamen Potentialelektroden und die Pixel-Elektroden werden in einem fünften Maskenprozess ausgebildet.
-
Bei der IPS-LCD-Vorrichtung sind die gemeinsamen Potentialelektroden 30 und die Pixel-Elektroden 32 auf dem gleichen Substrat 10 ausgebildet. Aufgrund der Elektroden 30 und 32 wird eine große Lichtmenge einer Lichtquelle (nicht dargestellt) blockiert. Folglich weist die IPS-LCD-Vorrichtung eine relativ geringe Helligkeit auf.
-
Um die Helligkeit zu erhöhen, wurden die gemeinsamen Potentialelektroden 30 und die Pixel-Elektroden 32 aus einem transparenten, leitenden Material hergestellt. Obwohl die Elektroden transparent sind, wird das Licht nicht vollständig durch die Elektroden durchgelassen. Das heißt, einige Bereiche der Elektroden unter dem elektrischen Feld, dass zwischen den Elektroden induziert ist, können für ein Öffnungsverhältnis verwendet werden. Jedoch wird im Wesentlichen die Helligkeit der IPS-LCD-Vorrichtung im Ganzen vergrößert, wenn die Elektroden aus einem transparenten leitenden Material hergestellt sind.
-
Darüber hinaus umfasst der Maskenprozess viele Schritte: Beschichten eines Dünnfilms mit einem Photoresist, Belichten des Photoresists mit Licht, Entwickeln des Photoresists, Ätzen des Dünnfilms und Entfernen des Photoresists. Deshalb wurden für die IPS-LCD-Vorrichtung vier Maskenprozesse vorgeschlagen, um die Herstellungskosten und Zeit zu reduzieren. Durch Verwendung einer Halbton- oder Schlitzmaske werden die aktive Schicht und die Source- und Drain-Elektroden im gleichen Maskenprozess hergestellt.
-
Im Folgenden wird mit Bezug auf die beigefügte Zeichnung eine IPS-LCD-Vorrichtung einschließlich eines Matrixsubstrats beschrieben, das mit vier herkömmlichen Maskenprozessen hergestellt wird.
-
2 zeigt eine Schnittdarstellung einer IPS-LCD-Vorrichtung mit einem Matrixsubstrats gemäß einem herkömmlichen zweiten Ausführungsbeispiel.
-
In 2 enthält die IPS-LCD-Vorrichtung ein unteres Substrat 50 und ein oberes Substrat 80, die voneinander beabstandet angeordnet sind. Die IPS-LCD-Vorrichtung enthält weiter eine Flüssigkristallschicht LC, die zwischen dem unteren und dem oberen Substrat 50 und 80 eingefügt ist.
-
An jedem Pixel P auf dem unteren Substrat 50 sind ein Dünnfilmtransistor T, Pixel-Elektroden 70 und gemeinsame Potentialelektroden 72 ausgebildet. Der Dünnfilmtransistor T enthält eine Gate-Elektrode 52, eine Halbleiterschicht 56 und Source- und Drain-Elektroden 62, 64. Die Halbleiterschicht 56 ist über der Gate-Elektrode 52 mit einer dazwischen liegenden Gate-Isolierungsschicht 54 angeordnet. Die Halbleiterschicht 56 enthält eine aktive Schicht 56a und eine ohmsche Kontaktschicht 56b. Die Source- und Drain-Elektroden 62 und 64 sind auf der Halbleiterschicht 56 und voneinander beabstandet ausgebildet. Die gemeinsamen Potentialelektroden 72 und die Pixel-Elektroden 70 sind aus einem transparenten, leitfähigen Material hergestellt, beispielsweise Indiumzinnoxid (ITO).
-
Obwohl es in der Figur nicht dargestellt ist, ist eine Gate-Leitung (nicht dargestellt) entlang einer ersten Seite des Pixels P ausgebildet, wobei eine Datenleitung 66 entlang einer zweiten Seite des Pixels P rechtwinklig zur ersten Seite ausgebildet ist. Darüber hinaus ist auf dem unteren Substrat 50 eine gemeinsame Potentialleitung (nicht dargestellt) ausgebildet. Die gemeinsame Potentialleitung führt den gemeinsamen Potentialelektroden 72 eine Spannung zu. Unter der Datenleitung 66 ist eine andere Halbleiterschicht 58 ausgebildet.
-
Eine Schwarzmatrix 82 und eine Farbfilterschicht 84 sind an einer inneren Oberfläche des oberen Substrats 80 ausgebildet. Die Schwarzmatrix 82 ist über der Gate-Leitung (nicht dargestellt), der Daten-Leitung 66 und dem Dünnfilmtransistor T angeordnet. Die Farbfilterschicht 84 ist an dem Pixel P vorhanden.
-
Hier sind die Halbleiterschichten 56 und 58 teilweise an den Seiten von jeder Source- und Drain-Elektrode 62 und 64 und der Datenleitung 66 freigelegt. Wenn Licht von einer Lichtquelle auf die IPS-LCD-Vorrichtung mit der oben beschriebenen Struktur strahlt, werden aufgrund des Lichtes Wasserstoff-Atome in den Halbleiterschichten 56 und 58 angeregt, wobei Ströme auftreten können. Die Ströme verändern eine Dimmfrequenz der Lichtquelle, wobei eine Kopplungskapazität aufgrund der Signalinterferenz zwischen der Datenleitung 66 und den gemeinsamen Potentialelektroden und Pixel-Elektroden 72 und 70 gebildet wird, die an die Datenleitung 66 angrenzen. Die Kopplungskapazität kann eine wellenartige Störung im angezeigten Bild verursachen.
-
Insbesondere ist an einer Rückseite eines LC-Panels einer LCD-Vorrichtung eine Hintergrundbeleuchtung angeordnet. Die Hintergrundbeleuchtung wird abhängig von einer Dimmfrequenz angesteuert, um einen klaren Kontrast zwischen Helligkeit und Dunkelheit zu erhalten. Die Hintergrundbeleuchtung arbeitet basierend auf den niedrigen und hohen Zuständen der Frequenz sehr schnell. Folglich wird das Licht von der Hintergrundbeleuchtung leicht unterschiedlich auf das LC-Panel gestrahlt, wobei die Halbleiterschicht wie in einem An-/Aus-Modus agiert. Aufgrund dieser Eigenschaft der aktiven Schicht ergibt sich eine Potentialdifferenz zwischen der angrenzenden Datenleitung und der Elektrode für ein gemeinsames Potential, wobei eine wellenartige Störung auf angezeigten Bildern des LC-Panels auftreten kann. Die wellenartige Störung reduziert die Qualität der LCD-Vorrichtung, wobei die wellenartige Störung insbesondere bei einer LCD-Vorrichtung mit einem Matrixsubstrat auftritt, welches mit vier Maskenprozessen hergestellt wird.
-
Aus der
US 2004/0169812 A1 ist eine Dünnfilmtransistor-Arraytafel (Matrixsubstrat) für eine LCD-Vorrichtung bekannt, bei dem auf einem Substrat Gate-Leitungen und diese schneidende Datenleitungen vorgesehen sind, um Pixel-Bereiche zu bilden. Pixel-Elektroden sind mit der Drain eines Dünnfilmtransistors verbunden, der andererseits auch mit einer Gate- und einer Datenleitung in Verbindung steht, und unter den Datenleitungen sind Halbleiterschichten angeordnet. Eine gemeinsame Potentialelektrode ist auf einem dem Matrixsubstrat gegenüber liegenden Substrat angeordnet. Ferner sind Lichtabschirmelemente unter den Datenleitungen angeordnet. Die Lichtabschirmelemente können auch bei Dünnfilmtransistor-Arraytafeln vorgesehen sein, bei dem Pixel-Elektroden und gemeinsame Potentialelektroden linear auf der gleichen Tafel für eine In-Plane Switching LCD-Vorrichtung angeordnet sind.
-
Die
US 2006/0001814 A1 betrifft eine In-Plane Switching LCD-Vorrichtung, bei der auf einem Substrat ein Gate-Isolationsfilm aufgebracht ist, auf dem eine Datenleitung vorgesehen ist, über der eine Passivierungsschicht ausgebildet ist. Auf der Passivierungsschicht sind eine gemeinsame Potentialelektrode und eine Pixel-Elektrode aufgebracht, wobei die Pixel-Elektrode aus einem transparenten, leitenden Material besteht. Eine Lichtabschirmleitung ist integral mit der gemeinsamen Potentialelektrode benachbart zu der Datenleitung ausgebildet.
-
Die
US 2006/0001803 A1 beschreibt ein Matrixsubstrat für eine In-Plane Switching LCD-Vorrichtung, bei dem Datenleitungen auf einem Gate-Isolationsfilm vorgesehen sind. Auf einer auf der gesamten resultierenden Struktur ausgebildeten Passivierungsschicht sind Farbfilter hergestellt, auf denen an einer Einebnungsschicht hergestellt wird, um eine ebene Oberfläche zu erhalten. Auf dieser ebenen Oberfläche werden leitende Schichten abgeschieden und mit einem entsprechenden Maskenprozess strukturiert, um Pixel-Elektroden, gemeinsame Potentialelektroden sowie einen Abschirmbereich zu erhalten.
-
Die
US 2005/0280763 A1 offenbart eine In-Plane Switching LCD-Vorrichtung, bei der gemeinsame Elektrode auf dem Substrat vorgesehen sind. Auf dem Substrat ist ein Gate-Isolationsfilm vorgesehen, auf dem Datenleitungen ausgebildet sind. Auf den Datenleitungen ist eine Passivierungsschicht aufgebracht, auf der Pixelelektroden in jedem Pixelbereich vorgesehen sind. Hierbei überlappt in jedem Pixelbereich ein äußerster Abschnitt der gemeinsamen Elektrode mit der Pixelelektrode.
-
Davon ausgehend liegt der Erfindung die Aufgabe zugrunde, ein weiteres Matrixsubstrat für eine In-Plane Switching LCD-Vorrichtung bereitzustellen, dass eine störungsfreie Anzeige von Bildern ermöglicht.
-
Diese Aufgabe wird durch das Matrixsubstrat nach Anspruch 1, die In-Plane Switching Flüssigkristallanzeigevorrichtung nach Anspruch 3 sowie durch das Verfahren nach Anspruch 4 gelöst. Vorteilhafte Ausgestaltungen und Weiterbildungen der Erfindung sind in den Unteransprüchen beschrieben.
-
Ein Matrixsubstrat für eine IPS-(in der Ebene schaltende)Flüssigkristallanzeigevorrichtung enthält ein Substrat, eine auf dem Substrat angeordnete Gate-Leitung und eine die Gate-Leitung schneidende Datenleitung, um einen Pixel-Bereich zu bilden. Ein Dünnfilmtransistor ist mit der Gate-Leitung und der Datenleitung verbunden. Im Pixel-Bereich sind Pixel-Elektroden angeordnet und mit dem Dünnfilmtransistor verbunden. Weiter sind gemeinsame Potentialelektroden in dem Pixel-Bereich angeordnet, die sich mit den Pixel-Elektroden abwechseln. Unter der Datenleitung ist eine Halbleiterschicht angeordnet, die einen Abschnitt mit einer größeren Breite als eine Breite der Datenleitung aufweist, wobei über der Datenleitung eine erste Absperrstruktur angeordnet ist, die im Wesentlichen die Halbleiterschicht abdeckt.
-
Bei einem derartigen Matrixsubstrat ist ferner vorgesehen, dass unter der Halbleiterschicht eine erste Absperrstruktur mit einem lichtdichten Material angeordnet ist.
-
Eine IPS-(in der Ebene schaltende)-Flüssigkristallanzeigevorrichtung enthält erste und zweite voneinander beabstandete Substrate mit einem zwischen den Substraten angeordneten Flüssigkristallmaterial. Auf einer inneren Oberfläche des ersten Substrates ist eine Gate-Leitung angeordnet, wobei eine Datenleitung die Gate-Leitung schneidet, wodurch ein Pixel-Bereich gebildet wird. Ein Dünnfilmtransistor ist mit der Gate-Leitung und der Datenleitung verbunden. In dem Pixel-Bereich sind Pixel-Elektroden angeordnet, die mit dem Dünnfilmtransistor verbunden sind, wobei gemeinsame Potentialelektroden ebenso im Pixel-Bereich vorhanden sind, die sich mit den Pixel-Elektroden abwechseln. Unter der Datenleitung ist eine Halbleiterschicht mit einem Bereich angeordnet, der eine Breite aufweist, die größer ist als eine Breite der Datenleitung. Unter der Halbleiterschicht ist eine erste Absperrstruktur angeordnet, die ein lichtundurchlässiges Material enthält. Über der Datenleitung ist eine zweite Absperrstruktur angeordnet, die im Wesentlichen die Halbleiterstruktur bedeckt. Auf der inneren Oberfläche des zweiten Substrats ist eine Schwarzmatrix angeordnet, wobei eine Farbfilterschicht auf der inneren Oberfläche des zweiten Substrats angeordnet ist.
-
Ein Verfahren zur Herstellung eines Matrixsubstrats für eine IPS-(in der Ebene schaltende)Flüssigkristallanzeigevorrichtung umfasst das Herstellen einer Gate-Leitung und einer Gate-Elektrode auf einem Substrat mittels eines ersten Maskenprozesses. Auf dem Substrat mit der Gate-Leitung und der Gate-Elektrode werden eine Gate-Isolationsschicht, eine intrinsische Siliziumschicht, eine mit Fremdatomen dotierte Siliziumschicht und eine leitende Materialschicht hergestellt. Eine erste Halbleiterschicht, eine Source-Elektrode, eine Drain-Elektrode, eine Datenleitung und eine zweite Halbleiterschicht werden durch Strukturieren der leitenden Materialschicht, der mit Fremdatomen dotierten amorphen Siliziumschicht und der intrinsischen amorphen Siliziumschicht mittels eines zweiten Maskenprozess hergestellt. Das Strukturieren enthält das teilweise Freilegen der zweiten Halbleiterschicht an beiden Seiten der Datenleitung. Mittels eines dritten Maskenprozesses wird eine Passivierungsschicht mit einem ersten Kontaktloch und einem zweiten Kontaktloch hergestellt. Das erste Kontaktloch legt die Drain-Elektrode frei, wobei das zweite Kontaktloch die Datenleitung freilegt. Pixel-Elektroden, gemeinsame Potentialelektroden und eine erste Absperrstruktur werden mittels eines vierten Maskenprozesses hergestellt, sodass die Pixel-Elektroden die Drain-Elektrode über das erste Kontaktloch kontaktieren und sich mit den gemeinsamen Potentialelektroden abwechseln. Die erste Absperrstruktur kontaktiert die Datenleitung und überdeckt die zweite Halbleiterschicht.
-
Bei einem derartigen Verfahren ist ferner vorgesehen, dass eine weitere Absperrstruktur auf dem Substrat mittels des ersten Maskenprozesses hergestellt, die unter der Halbleiterschicht angeordnet ist.
-
Die beigefügten Zeichnungen, die zum weiteren Verständnis der Ausführungsbeispiele beigefügt sind und einen Teil dieser Beschreibung bilden, stellen Ausführungsbeispiele der Offenbarung dar und dienen zusammen mit der Beschreibung zur Erklärung der Prinzipien der Offenbarung. In den Zeichnungen:
-
1 zeigt eine schematische Schnittdarstellung einer IPS-LCD-Vorrichtung gemäß einem ersten Ausführungsbeispiel nach dem Stand der Technik;
-
2 zeigt eine Schnittdarstellung einer IPS-LCD-Vorrichtug mit einem Matrixsubstrat gemäß einem zweiten Ausführungsbeispiel nach dem Stand der Technik;
-
3 zeigt eine schematische Ansicht eines Matrixsubstrats für eine IPS-LCD-Vorrichtung gemäß einem ersten Ausführungsbeispiel zum Verständnis der vorliegenden Erfindung;
-
4A und 4B zeigen Schnittdarstellungen einer IPS-LCD-Vorrichtung gemäß dem ersten Ausführungsbeispiel zum Verständnis der vorliegenden Erfindung;
-
5A bis 5H und 6A bis 6H zeigen Schnittdarstellungen eines Matrixsubstrats für eine IPS-LCD-Vorrichtung gemäß einem Ausführungsbeispiel zum Verständnis der vorliegenden Erfindung während der Herstellungsprozesse;
-
7 zeigt eine Ansicht eines Matrixsubstrats für eine IPS-LCD-Vorrichtung gemäß einem zweiten Ausführungsbeispiel zum Verständnis der vorliegenden Erfindung;
-
8A bis 8B zeigen Schnittdarstellungen einer IPS-LCD-Vorrichtung gemäß dem zweiten Ausführungsbeispiel zum Verständnis der vorliegenden Erfindung;
-
9A und 9B sind Schnittdarstellungen einer IPS-LCD-Vorrichtung gemäß einem Ausführungsbeispiel der vorliegenden Erfindung; und
-
10A und 10B zeigen Schnittdarstellungen einer IPS-LCD-Vorrichtung gemäß einem weiteren Ausführungsbeispiel der vorliegenden Erfindung.
-
Im Folgenden wird Bezug auf die Ausführungsbeispiele zum Verständnis der vorliegenden Erfindung sowie auf die Ausführungsbeispiele der vorliegenden Erfindung genommen, wobei Beispiele von diesen in den beigefügten Zeichnungen dargestellt sind.
-
3 zeigt eine schematische Ansicht eines Matrixsubstrats für eine In-Plane Switching (in der Ebene schaltende) (IPS)-Flüssigkristallanzeigevorrichtung (LCD) gemäß einem ersten Ausführungsbeispiel, zum besseren Verständnis der vorliegenden Erfindung erläutert wird. In 3 werden eine Gate-Leitung 104 und eine gemeinsame Potentialleitung 106 entlang einer ersten Richtung auf einem transparenten isolierenden Substrat 100 hergestellt. Die Gate-Leitung 104 und die gemeinsame Potentialleitung 106 können parallel zueinander liegen. Eine Datenleitung 142 ist entlang einer zweiten Richtung ausgebildet. Die Datenleitung 142 schneidet die Gate-Leitung 104 und die gemeinsame Potentialleitung 106, um einen Pixel-Bereich P zu bilden. Ein Dünnfilmtransistor T wird in der nähe des Kreuzungspunktes der Gate-Leitung 104 und der Datenleitung 142 ausgebildet. Der Dünnfilmtransistor T enthält eine Gate-Elektrode 102, eine erste Halbleiterschicht 126, eine Source-Elektrode 138 und eine Drain-Elektrode 140. Ein Teil der Gate-Leitung 104 dient als Gate-Elektrode 102. Die erste Halbleiterschicht 126 ist auf der Gate-Elektrode 102 angeordnet und enthält eine aktive Schicht 136. Die Source- und Drain-Elektroden 138 und 140 sind auf der ersten Halbleiterschicht 126 ausgebildet und voneinander beabstandet.
-
Eine zweite Halbleiterschicht 128 ist unter der Datenleitung 142 ausgebildet. Die zweite Halbleiterschicht 128 erstreckt sich von der ersten Halbleiterschicht 126. Die zweite Halbleiterschicht 128 ist teilweise an beiden Seiten der Datenleitung 142 freigelegt.
-
Die gemeinsamen Potentialelektroden 152 und Pixel-Elektroden 150 werden im Pixel-Bereich P aus einem transparenten leitfähigen Material ausgebildet. Jede der gemeinsamen Potentialelektroden 152 und der Pixel-Elektroden 150 weist eine Streifenform auf. Die Pixel-Elektroden 150 sind mit der Drain-Elektrode 140 verbunden. Die gemeinsamen Potentialelektroden 152 und die Pixel-Elektroden 150 sind angewinkelt. Gemeinsame Potentialstrukturen 108 sind entlang der Ränder des Pixel-Bereichs P ausgebildet. Die gemeinsamen Potentialstrukturen 108 erstrecken sich von der gemeinsamen Potentialleitung 106 und bilden mit der gemeinsamen Potentialleitung 106 eine geschlossene Schleife. Die gemeinsamen Potentialstrukturen 108 sind mit den gemeinsamen Potentialelektroden 152 verbunden. Die gemeinsamen Potentialstrukturen 108 verhindern, dass Signale von der Datenleitung 142 den Pixel-Bereich P beeinflussen.
-
Die Drain-Elektrode 140 erstreckt sich über der gemeinsamen Potentialleitung 106. Die Drain-Elekrode 140 überlappt die gemeinsame Potentialleitung 106 mit einer dazwischen liegenden isolierenden Schicht (nicht dargestellt), um einen Speicherkondensator Cst zu bilden.
-
In dem ersten Ausführungsbeispiel ist unter der zweiten Halbleiterschicht 128 eine Absperrstruktur 110 ausgebildet.
-
Die 4A und 4B zeigen Schnittdarstellungen einer IPS-LCD-Vorrichtung gemäß dem ersten Ausführungsbeispiel zum Verständnis der vorliegenden Erfindung. 4A und 4B entsprechen der Linie III-III und der Linie IV-IV gemäß 3.
-
In den 4A und 4B enthält die IPS-LCD-Vorrichtung ein erstes Substrat 100, ein zweites Substrat 300 und eine zwischen dem ersten und zweiten Substrat 100 und 300 eingefügte Flüssigkristallschicht LC. Die ersten und zweiten Substrate 100 und 300 können transparent ausgebildet sein.
-
Eine Schwarzmatrix 302 und eine Farbfilterschicht 304 sind auf einer inneren Oberfläche des zweiten Substrats 300 ausgebildet. Die Schwarzmatrix 302 ist über der Gate-Leitung 104, der Datenleitung 142 und dem Dünnfilmtransistor T angeordnet. Die Farbfilterschicht 304 ist über dem Pixel-Bereich P angeordnet.
-
Die gemeinsamen Potentialelektroden 152, die Pixel-Elektroden 150, die gemeinsamen Potentialstrukturen 108 und ein Dünnfilmtransistor T werden auf einer inneren Oberfläche des ersten Substrats 100 ausgebildet. Die gemeinsamen Potentialelektroden 152 und die Pixel-Elektroden 150 sind in einem Pixel-Bereich P angeordnet und sind im Wesentlichen transparent ausgebildet. Jede der gemeinsamen Potentialelektroden 152 und der Pixel-Elektroden 150 können eine Streifenform aufweisen. Die gemeinsamen Potentialelektroden 152 wechseln sich mit den Pixel-Elektroden 150 ab. Der Dünnfilmtransistor T ist in einem Schaltbereich S angeordnet. Der Dünnfilmtransistor T enthält eine Gate-Elektrode 102, eine Gate-Isolationsschicht 112, eine erste Halbleiterschicht 126, eine Source-Elektrode 138 und eine Drain-Elektrode 140. Die erste Halbleiterschicht 126 setzt sich aus einer aktiven Schicht 134 und einer ohmschen Kontaktschicht 136 zusammen. Die gemeinsamen Potentialstrukturen 128 sind entlang der Ränder des Pixel-Bereichs P ausgebildet.
-
Eine Datenleitung 142 ist entlang einer Seite des Pixel-Bereichs P ausgebildet. Eine zweite Halbleiterschicht 128 ist unter der Datenleitung 142 ausgebildet. Die zweite Halbleiterschicht 128 erstreckt sich von der ersten Halbleiterschicht 126 und enthält eine intrinsische amorphe Siliziumschicht 114 und eine mit Fremdatomen dotierte amorphe Siliziumschicht 116. Die intrinsische amorphe Siliziumschicht 114 der zweiten Halbleiterschicht 128 ist an beiden Seiten der Datenleitung 142 freigelegt.
-
Weiter ist eine Gate-Leitung 104 auf dem ersten Substrat 100 ausgebildet. Ein Teil der Gate-Leitung 104 dient als Gate-Elektrode 102. Obwohl es in der Figur nicht dargestellt ist, schneidet die Gate-Leitung 104 die Datenleitung 142, um den Pixel-Bereich P zu bilden. Eine gemeinsame Potentialleitung 106 ist von der Gate-Leitung 104 auf dem ersten Substrat 100 beabstandet. Die gemeinsame Potentialleitung 106 überlappt die Drain-Elektrode 140.
-
Unter der Datenleitung 142 ist eine Absperrstruktur 110 ausgebildet. Die Absperrstruktur 110 kann aus dem gleichen Material und in derselben Ebene, wie die Gate-Leitung 104, die gemeinsame Potentialleitung 106 und die gemeinsamen Potentialstrukturen 108 hergestellt sein. Die Absperrstruktur 110 verhindert, dass von einer an einer Rückseite des ersten Substrats 100 angeordneten Hintergrundbeleuchtung abgestrahltes Licht die zweite Halbleiterschicht 128 erreicht. Die zweite Halbleiterschicht 128 wird somit nicht von der Hintergrundbeleuchtung beeinflusst, die entsprechend einer Dimmfrequenz angesteuert wird. Somit werden wellenartige Störungen verhindert, wodurch eine hochqualitative IPS-LCD-Vorrichtung bereitgestellt werden kann.
-
Wie oben dargestellt, werden die gemeinsamen Potentialstrukturen 108 und die Absperrstruktur 110 in derselben Ebene hergestellt. Um einen Kurzschluss zwischen den gemeinsamen Potentialstrukturen 108 und der Absperrstruktur 110 zu verhindern, kann die Absperrschicht 110 eine schmalere Breite als die zweite Halbleiterschicht 128 aufweisen. Obwohl die Absperrschicht 110 die zweite Halbleiterschicht 128 nur teilweise abschirmt, können wellenartige Störungen verhindert werden. Das heißt, da wellenartige Störungen nicht auftreten, wenn mehr als 40% der Halbleiterschicht 128 abgeschirmt werden, wird die Absperrstruktur 110 entsprechend ausgestaltet.
-
Ein Verfahren zur Herstellung eines Matrixsubstrats für eine IPS-LCD-Vorrichtung wird im Folgenden anhand der beigefügten Zeichnungen beschrieben.
-
Die 5A bis 5H und die 6A bis 6H zeigen Schnittdarstellungen eines Matrixsubstrats für eine IPS-LCD-Vorrichtung bei Herstellungsprozessen eines Derartigen und entsprechen der Linie III-III und der Linie IV-IV von 3, entsprechend.
-
Die 5A und 6A zeigen ein Matrixsubstrat in einem ersten Maskenprozess. Ein leitendes metallisches Material wird auf einem Substrat 100 abgeschieden, auf dem Pixel-Bereiche P und Schaltbereiche S gebildet sind. Das leitende metallische Material wird mittels eines ersten Maskenprozess strukturiert, um somit eine Gate-Leitung 104, eine Gate-Elektrode 102, eine gemeinsame Potentialleitung 106, gemeinsame Potentialstrukturen 108 und eine Absperrstruktur 110 zu bilden. Die Gate-Leitung 104 ist entlang einer ersten Seite des Pixel-Bereichs P ausgebildet, wobei ein Teil der Gate-Leitung 104 als Gate-Elektrode 102 dient. Die gemeinsame Potentialleitung 106 ist beabstandet und verläuft parallel zur Gate-Leitung 104. Die gemeinsamen Potentialstrukturen 108 sind mit der gemeinsamen Potentialleitung 106 verbunden und sind entlang der Ränder des Pixel-Bereichs P ausgebildet. Die gemeinsamen Potentialstrukturen 108 bilden mit der gemeinsamen Potentialleitung 106 eine geschlossene Schleife. Die Absperrstruktur 110 ist entlang einer zweiten Seite des Pixel-Bereichs P ausgebildet, wobei die zweite Seite senkrecht zur ersten Seite verläuft.
-
Das leitende metallische Material kann eine oder mehrere Materialien enthalten, die aus einer leitenden metallischen Gruppe ausgewählt werden, enthaltend: Aluminium (Al), eine Aluminiumlegierung mit Aluminiumneodymium (AlNd), Wolfram (W), Kupfer (Cu), Chrom (Cr) und Molybdän (Mo).
-
Die 5B bis 5F und die 6B und 6F zeigen das Matrixsubstrat in einem zweiten Maskenprozess.
-
Wie in den 5B und 6B wird die Gate-Isolationsschicht 112 im Wesentlichen auf der gesamten Oberfläche des Substrats 100 mit der Gate-Leitung 104, der gemeinsamen Potentialleitung 106, den gemeinsamen Potentialstrukturen 108 und der Absperrstruktur 110 durch Abscheiden eines Materials ausgebildet, das aus einer anorganischen isolierenden Materialgruppe ausgewählt wird, enthaltend Silikonnitride (SiNx) und Silikonoxide (SiO2).
-
Eine intrinsische amorphe Siliziumschicht 114 und eine mit Fremdatomen dotierte amorphe Siliziumschicht 116 werden nacheinander auf der Gate-Isolationsschicht 112 durch Abscheiden von amorphem Silizium (zum Beispiel a-Si:H) und von mit Fremdatomen dotiertem amorphem Silizium (zum Beispiel n+ a-Si:H) hergestellt.
-
Im Wesentlichen wird auf der gesamten Oberfläche des Substrats 100 mit der mit Fremdatomen amorphen Siliziumschicht 116 eine leitende metallische Schicht 118 ausgebildet, durch Abscheiden von einem oder mehreren Materialien aus der oben erwähnten leitenden metallischen Gruppe. Eine Photoresistschicht 120 wird auf der leitenden Metallschicht 118 durch Beschichten des Substrats 100 mit dem Photoresist hergestellt.
-
Über der Photoresistschicht 120 wird eine Maske M aufgebracht. Die Maske M enthält ein Lichtübertragungsbereich B1, einen Lichtblockierungsbereich B2 und einen halbdurchlässigen Lichtbereich B3. Der halbdurchlässige Lichtbereich B3 stimmt mit der Gate-Elektrode 102 im Schaltbereich S überein, wobei der Lichtblockierungsbereich B2 mit der Absperrstruktur 110 und den anderen Teilen im Schaltbereich S übereinstimmt und der Lichtübertragungsbereich B1 stimmt mit dem Pixel überein.
-
Die Photoresistschicht 120 wird durch die Maske M belichtet. Ein Teil der Photoresistschicht 120 über der Gate-Elektrode 102 wird teilweise belichtet, während der Teil der Photoresistschicht 120 im Pixel-Bereich P im Wesentlichen vollständig belichtet wird.
-
Als nächstes wird die belichtete Photoresistschicht 120 entwickelt.
-
In den 5C und 6C werden eine erste Photoresiststruktur 124a und eine zweite Photoresiststruktur 124b ausgebildet, wobei die leitende metallische Schicht 118 teilweise freigelegt wird. Die erste Photoresiststruktur 124a ist im Schaltbereich S angeordnet und weist zwei Teile mit verschiedenen Stärken auf. Die erste Photoresiststruktur 124a erstreckt sich über der gemeinsamen Potentialleitung 106. Die zweite Photoresiststruktur 124b erstreckt sich von der ersten Photoresiststruktur 124a entlang der zweiten Seite des Pixel-Bereichs P. Die zweite Photoresiststruktur 124b ist über der Absperrstruktur 110 angeordnet.
-
In den 5D und 6D werden die freigelegte leitende Metallschicht 118, die mit Fremdatomen dotierte amorphe Siliziumschicht 116 und die intrinsische amorphe Siliziumschicht 114 entfernt, wobei die Gate-Isolationsschicht 112 freigelegt wird.
-
Im Allgemeinen werden die mit Fremdatomen dotierte amorphe Siliziumschicht 116 und die intrinsische amorphe Siliziumschicht 114 trockengeätzt. Deshalb kann die leitende metallische Schicht 118 zusammen mit der mit Fremdatomen dotierten amorphen Siliziumschicht 116 und der intrinsischen amorphen Siliziumschicht 114 gemeinsam trockengeätzt werden. Alternativ können die mit Fremdatomen dotierte amorphe Siliziumschicht 116 und die intrinsische amorphe Siliziumschicht 114 trockengeätzt werden, nachdem die leitende metallische Schicht 118 nassgeätzt wurde.
-
Unter der Photoresiststruktur 124a werden nacheinander eine erste Halbleiterschicht 126 und eine erste metallische Struktur 130 ausgebildet, wobei eine zweite Halbleiterschicht 128 und eine zweite metallische Struktur 132 nacheinander unter der zweiten Photoresiststruktur 124b hergestellt werden. Jede der ersten Halbleiterschicht 126 und der zweiten Halbleiterschicht 128 enthält die mit Fremdatomen dotierte amorphe Siliziumschicht 116 und die intrinsische amorphe Siliziumschicht 114. Die zweite Halbleiterschicht 128 erstreckt sich von der ersten Halbleiterschicht 126. Die zweite metallische Struktur 132 erstreckt sich von der ersten metallischen Struktur 130.
-
Wie in den 5E und 6E gezeigt, wird als nächstes ein Veraschungsprozess durchgeführt. Der Teil ”D” der ersten Photoresiststruktur 124a, der über der Gate-Elektrode 102 angeordnet und dünner als der andere Teil ist, wird entfernt, um somit die erste metallische Struktur 130 teilweise freizulegen. Zu diesem Zeitpunkt werden auch die anderen Teile der ersten Photoresiststruktur 124a und der zweiten Photoresiststruktur 124b teilweise entfernt, wobei die Dicke der anderen Teile der ersten Photoresiststruktur 124a und der zweiten Photoresiststruktur 124b verringert wird. Auch wenn es in den Figuren nicht dargestellt ist, weisen die ersten und zweiten Photoresiststrukturen 124a und 124b an ihren oberen Oberflächen eine gebogene Form auf. Das heißt, die Dicke der Photoresiststrukturen 124a und 124b ist in der Mitte dicker als an den Rändern. Deshalb werden während des Veraschungsprozesses die Ränder der ersten und zweiten Photoresiststrukturen 124a und 124b ebenso entfernt, wobei die Ränder der ersten metallischen Struktur 130 und der zweiten metallischen Struktur 132 teilweise freigelegt werden.
-
In den 5F und 6F wird die metallische Struktur 130 gemäß 5E teilweise entfernt, wobei eine Source-Elektrode 138 und eine Drain-Elektrode 140 im Schaltbereich S hergestellt werden. Die Source- und die Drain-Elektroden 138 und 140 sind beabstandet voneinander über der Gate-Elektrode 102 angeordnet. Die zweite metallische Struktur 132 der 6E, die sich von der Source-Elektrode 138 erstreckt, wird eine Datenleitung 142.
-
Nachfolgend wird die mit Fremdatomen dotierte amorphe Siliziumschicht 116 der 5E teilweise zwischen der Source- und der Drain-Elektrode 138 und 140 entfernt. Die teilweise entfernte mit Fremdatomen dotierte amorphe Siliziumschicht der ersten Halbleiterschicht 126 wird als eine ohmsche Kontaktschicht 136 bezeichnet, wobei die intrinsische amorphe Siliziumschicht der ersten Halbleiterschicht 126 als eine aktive Schicht 134 bezeichnet wird.
-
Wenn die erste metallische Struktur 130 der 5E und die mit Fremdatomen dotierte amorphe Siliziumschicht 116 der 5E über der Gate-Elektrode 102 entfernt werden, können die Ränder der ersten und zweiten metallischen Struktur 130 und 132 gemäß den 5E und 6E und die ersten und zweiten Halbleiterschichten 126 und 128, insbesondere die mit Fremdatomen dotierte amorphe Siliziumschicht 116 der 5E und 6E, teilweise entfernt werden. Deshalb werden die Ränder der aktiven Schicht 134 der ersten Halbleiterschicht 126 und die intrinsische amorphe Siliziumschicht 114 der zweiten Halbleiterschicht 128 freigelegt.
-
Die ersten und zweiten Photoresiststrukturen 124a und 124b gemäß den 5E und 6E werden entfernt.
-
Die 5G und 6G zeigen das Matrixsubstrat in einem dritten Maskenprozess. In den 5G und 6G wird eine Passivierungsschicht 146 im Wesentlichen auf der ganzen Oberfläche des Substrats 100 einschließlich der Source- und Drain-Elektroden 138 und 140 und der Datenleitung 142 ausgebildet. Die Passivierungsschicht 146 kann durch Abscheiden von einem oder mehreren Materialien hergestellt werden, ausgewählt aus einer anorganischen isolierenden Materialgruppe einschließlich Siliziumnitrid und Siliziumoxid, oder durch Beschichten des Substrat 100 mit einem oder mehreren Materialien, ausgewählt aus einer organischen isolierenden Materialgruppe, einschließlich Benzocyklobuten (BCB) oder einem Akrylharz. Als nächstes wird die Passivierungsschicht 146 mit einem dritten Maskenprozess strukturiert, wobei ein Drain-Kontaktloch 148 und ein Kontaktloch in der gemeinsamen Potentialstruktur (nicht dargestellt) ausgebildet werden. Das Drain-Kontaktloch 148 legt teilweise die Drain-Elektrode 140 frei, wobei das Kontaktloch der gemeinsamen Potentialstruktur teilweise die gemeinsamen Potentialstrukturen 108 freilegt.
-
Die 5H und 6H zeigen das Matrixsubstrat während eines vierten Maskenprozesses. In den 5H und 6H wird eine transparente leitende Schicht im Wesentlichen auf einer gesamten Oberfläche des Substrats 100 einschließlich der Passivierungsschicht 146 abgeschieden. Die transparente leitfähige Schicht kann aus einer transparenten leitfähigen Materialgruppe ausgewählt werden, einschließlich Indiumzinnoxid (ITO) und Indiumzinkoxid (IZO). Die transparente leitfähige Schicht wird mittels eines vierten Maskenprozesses strukturiert, wobei Pixel-Elektroden 150 und gemeinsame Potentialelektroden 152 in dem Pixel-Bereich P hergestellt werden. Die Pixel-Elektroden 150 kontaktieren die Drain-Elektrode 140 durch das Drain-Kontaktloch 148, wobei die Pixel-Elektroden 150 elektrisch mit der Drain-Elektrode 140 verbunden sind. Obwohl es nicht dargestellt ist, kontaktieren die gemeinsamen Potentialelektroden 152 die gemeinsamen Potentialstrukturen 108 über das Kontaktloch der gemeinsamen Potentialstruktur, wobei die gemeinsamen Potentialelektroden 152 elektrisch mit den gemeinsamen Potentialstrukturen 108 und der gemeinsamen Potentialleitung 106 verbunden sind. Die Pixel-Elektroden 150 wechseln sich mit den gemeinsamen Potentialelektroden 152 ab.
-
Die Drain-Elektrode 140 erstreckt sich über der gemeinsamen Potentialleitung 106. Ein Teil der Drain-Elektrode 140 überlappt die gemeinsame Potentialleitung 106, um einen Speicherkondensator Cst zu bilden, wobei die gemeinsame Potentialleitung 106 als eine erste Elektrode des Speicherkondensators Cst dient, und der Teil der Drain-Elektrode 140 als eine zweite Elektrode des Speicherkondensators Cst fungiert.
-
In dem ersten Ausführungsbeispiel weist die Absperrstruktur 110 eine schmalere Breite als die zweite Halbleiterschicht 128 unter der Datenleitung 142 auf. Die Absperrstruktur kann die gleiche Breite oder eine breitere Breite als die zweite Halbleiterstruktur unter der Datenleitung aufweisen.
-
In 7 ist eine Ansicht eines Matrixsubstrats für eine IPS-LCD-Vorrichtung gemäß einem zweiten Ausführungsbeispiel zum Verständnis der vorliegenden Erfindung dargestellt.
-
In 7 wird eine Gate-Leitung 204 entlang einer ersten Richtung auf einem transparenten isolierenden Substrat 200 hergestellt. Eine Datenleitung 242 ist entlang einer zweiten Richtung hergestellt. Die Gate-Leitung 204 und die Datenleitung 242 kreuzen einander, um einen Pixel-Bereich P zu definieren. Entlang der ersten Richtung werden eine erste gemeinsame Potentialleitung 206a und eine zweite gemeinsame Potentialleitung 206b hergestellt. Die ersten und zweiten Leitungen 206a und 206b sind an gegenüberliegenden Seiten des Pixel-Bereichs P vorhanden und insbesondere an einer unteren Seite und an einer oberen Seite des Pixel-Bereichs P, wie in 7 dargestellt.
-
In der Nähe eines Kreuzungspunkts der Gate-Leitung 204 und der Datenleitung 242 ist ein Dünnfilmtransistor T gebildet, der mit der Gate-Leitung 204 und der Datenleitung 242 verbunden ist. Der Dünnfilmtransistor T enthält eine Gate-Elektrode 202, eine erste Halbleiterschicht 226, eine Source-Elektrode 238 und eine Drain-Elektrode 240. Ein Teil der Gate-Leitung 204 dient als Gate-Elektrode 202. Die erste Halbleiterschicht 226 ist auf der Gate-Elektrode 202 angeordnet und enthält eine aktive Schicht 234. Die Source- und Drain-Elektroden 238 und 240 sind auf der ersten Halbleiterschicht 226 hergestellt und voneinander beabstandet.
-
Eine zweite Halbleiterschicht 228 ist unter Datenleitung 242 ausgebildet, wobei sich die zweite Halbleiterschicht 228 von der ersten Halbleiterschicht 226 erstreckt. Die zweite Halbleiterschicht 228 ist teilweise an beiden Seiten der Datenleitung 242 freigelegt.
-
Die gemeinsamen Potentialelektroden 252 und die Pixel-Elektroden 250 sind in dem Pixel-Bereich P ausgebildet. Die Pixel-Elektroden 250 sind mit der Drain-Elektrode 240 verbunden, wobei die gemeinsamen Potentialelektroden 252 mit der zweiten gemeinsamen Potentialleitung 206b verbunden sind. Die gemeinsamen Potentialelektroden 252 und die Pixel-Elektroden 250 sind transparent und stab- oder streifenförmig ausgebildet. Die gemeinsamen Potentialelektroden 252 und die Pixel-Elektroden 250 sind gebogen oder angewinkelt.
-
Ein Teil der Drain-Elektrode 240 erstreckt sich über der gemeinsamen ersten Potentialleitung 206a. Die Drain-Elektrode 240 überlappt die erste gemeinsame Potentialleitung 206a, um einen Speicherkondensator Cst auszubilden, wobei die erste gemeinsame Potentialleitung 206a als eine erste Elektrode des Speicherkondensators Cst dient und der Teil der Drain-Elektrode 240 als eine zweite Elektrode des Speicherkondensators Cst fungiert.
-
Unter der zweiten Halbleiterschicht 228 ist eine Absperrstruktur 210 ausgebildet. Die Absperrstruktur 210 hat die gleiche Breite, oder eine breitere Breite als die zweite Halbleiterschicht 228. Hierbei werden, um einen Kurzschluss zu verhindern, die gemeinsamen Potentialstrukturen 108 gemäß 3 nicht ausgebildet. Die gemeinsamen Potentialelektroden 252, die an die Datenleitung 242 angrenzen, weisen einen breitere Breite auf als im ersten Ausführungsbeispiel und dienen als gemeinsame Potentialstruktur 108 gemäß 3 im ersten Ausführungsbeispiel.
-
In den 8A und 8B werden Schnittdarstellungen einer IPS-LCD-Vorrichtung gemäß dem zweiten Ausführungsbeispiel zum Verständnis der vorliegenden Erfindung dargestellt. Die 8A und 8B entsprechen der Linie VII-VII und der Linie VIII-VIII gemäß 7.
-
In den 8A und 8B enthält die IPS-LCD-Vorrichtung des zweiten Ausführungsbeispiels ein erstes Substrat 200, ein zweites Substrat 400, und eine Flüssigkristallschicht LC, die zwischen dem ersten und zweiten Substrat 200 und 400 eingefügt ist. Die ersten und zweiten Substrate 200 und 400 sind transparent ausgestaltet.
-
Gemeinsame Potentialelektroden 252, Pixel-Elektroden 250 und ein Dünnfilmtransistor T sind auf dem ersten Substrat 200 ausgebildet. Die gemeinsamen Potentialelektroden 252 und die Pixel-Elektroden 250 sind in einem Pixel-Bereich P vorhanden und sind im Wesentlichen transparent. Die gemeinsamen Potentialelektroden 252 und die Pixel-Elektroden 250 weisen jeweils eine Stab- oder Streifenform auf. Die gemeinsamen Potentialelektroden 252 wechseln sich mit den Pixel-Elektroden 250 ab. Der Dünnfilmtransistor T ist in einem Schaltbereich S angeordnet. Der Dünnfilmtransistor T enthält eine Gate-Elektrode 202, eine Gate-Isolationsschicht 212, eine erste Halbleiterschicht 226, eine Source-Elektrode 238 und eine Drain-Elektrode 240. Die erste Halbleiterschicht 226 setzt sich aus einer aktiven Schicht 234 und einer ohmschen Kontaktschicht 236 zusammen.
-
Entlang einer Seite des Pixel-Bereichs P ist eine Datenleitung 242 hergestellt. Unter der Datenleitung 242 ist eine zweite Halbleiterschicht 228 hergestellt. Die zweite Halbleiterschicht 228 erstreckt sich von der ersten Halbleiterschicht 226 und enthält eine intrinsische amorphe Siliziumschicht 216 und eine mit Fremdatomen dotierte amorphe Siliziumschicht 218. Die intrinsische amorphe Siliziumschicht 216 der zweiten Halbleiterschicht 228 wird an beiden Seiten der Datenleitung 242 freigelegt.
-
Darüber hinaus ist entlang einer anderen Seite des Pixel-Bereichs P auf dem ersten Substrat 200 eine Gate-Leitung 204 ausgebildet. Ein Teil der Gate-Leitung 204 dient als Gate-Elektrode 202. Obwohl es in der Figur nicht dargestellt ist, schneidet die Gate-Leitung 204 die Datenleitung 242, um einen Pixel-Bereich P zu bilden. Eine erste gemeinsame Potentialleitung 206a und eine zweite gemeinsame Potentialleitung 206b gemäß 7 sind von der Gate-Leitung 204 auf dem ersten Substrat 200 beabstandet angeordnet.
-
Unter der Datenleitung 242 wird eine Absperrstruktur 210 hergestellt. Die Absperrstruktur 210 kann aus dem gleichen Material und in der gleichen Schicht hergestellt sein, wie die Gate-Leitung 204, die Gate-Elektrode 202 und die ersten und zweiten gemeinsamen Potentialleitungen 206a und 206b. Die Absperrstruktur 210 verhindert, dass von der Hintergrundbeleuchtung emittiertes Licht die zweite Halbleiterschicht 128 erreicht, die an einer Rückseite des ersten Substrats angeordnet sein kann. Da das Licht von der Absperrstruktur 210 abgeschirmt wird, können in der zweiten Halbleiterschicht 228 Ströme vermieden werden. Somit werden wellenartige Störungen verhindert.
-
Auf einer inneren Oberfläche der zweiten Matrix 400 sind eine Schwarzmatrix 402 und eine Farbfilterschicht 404 ausgebildet. Die Schwarzmatrix 402 ist über der Gate-Leitung 204, der Datenleitung 242 und dem Dünnfilmtransistor T angeordnet. Die Farbfilterschicht 404 ist über dem Pixel-Bereich P angeordnet.
-
Das Matrixsubstrat gemäß dem zweiten Ausführungsbeispiel kann mit den gleichen Prozessen hergestellt werden, wie die des ersten Ausführungsbeispiels, weshalb der Herstellungsprozess nicht beschrieben wird.
-
Im ersten und zweiten Ausführungsbeispiel zum Verständnis der vorliegenden Erfindung wird die Absperrstruktur unter der zweiten Halbleiterschicht hergestellt und verhindert, dass Licht in die zweite Halbleiterschicht eindringt. In einem dritten Ausführungsbeispiel ist die Absperrschicht über der zweiten Halbleiterschicht ausgebildet. Deshalb kann, obwohl ein Licht die zweite Halbleiterstruktur erreichen kann und Ströme in der zweiten Halbleiterstruktur erzeugt werden können, eine wellenartige Störung durch Abschirmungseffekte verhindert werden.
-
9A und 9B zeigen Schnittdarstellungen einer IPS-LCD-Vorrichtung gemäß einem Ausführungsbeispiel der vorliegenden Erfindung.
-
In den 9A und 9B enthält die IPS-LCD-Vorrichtung gemäß dem der Erfindung ein erstes Substrat 200, ein zweites Substrat 400 und eine Flüssigkristallschicht LC, die zwischen dem ersten und zweiten Substrat 200 und 400 eingefügt ist. Die ersten und zweiten Substrate 200 und 400 können transparent ausgestaltet sein.
-
Auf dem ersten Substrat 200 sind gemeinsame Potentialelektroden 252, Pixel-Elektroden 250, gemeinsame Potentialstrukturen 208 und ein Dünnfilmtransistor T ausgebildet. Die gemeinsamen Potentialelektroden 252 und die Pixel-Elektroden 250 sind in einem Pixel-Bereich P ausgebildet und sind im Wesentlichen transparent. Die gemeinsamen Potentialelektroden 252 und die Pixel-Elektroden 250 können jeweils stab- oder streifenförmig ausgebildet sein. Die gemeinsamen Potentialelektroden 252 wechseln sich mit den Pixel-Elektroden 250 ab. Der Dünnfilmtransistor T ist in einem Schaltbereich S angeordnet. Der Dünnfilmtransistor T enthält eine Gate-Elektrode 202, eine Gate-Isolationsschicht 212, eine erste Halbleiterschicht 226, eine Source-Elektrode 238 und eine Drain-Elektrode 240. Die erste Halbleiterschicht 226 setzt sich aus einer aktiven Schicht 234 und einer ohmschen Kontaktschicht 236 zusammen. Die gemeinsamen Potentialstrukturen 208 sind entlang der Ränder des Pixel-Bereichs P ausgebildet.
-
Eine Datenleitung 242 ist entlang einer Seite des Pixel-Bereichs P ausgebildet. Eine zweite Halbleiterschicht 228 ist unter der Datenleitung 242 hergestellt. Die zweite Halbleiterschicht 228 erstreckt sich von der ersten Halbleiterschicht 226 und enthält eine intrinsische amorphe Siliziumschicht 216 und eine mit Fremdatomen dotierte amorphe Siliziumschicht 218. Die intrinsische amorphe Siliziumschicht 216 der zweiten Halbleiterschicht 228 ist an beiden Seiten der Datenleitung 242 freigelegt.
-
Darüber hinaus ist eine Gate-Leitung 204 entlang einer anderen Seite des Pixel-Bereichs P auf dem ersten Substrat 200 ausgebildet. Ein Teil der Gate-Leitung 204 dient als Gate-Elektrode 202. Obwohl es in den Figuren nicht dargestellt ist, schneidet die Gate-Leitung 204 die Datenleitung 242, um den Pixel-Bereich P zu bilden. Eine gemeinsame Potentialleitung 206 ist von der Gate-Leitung 204 auf dem ersten Substrat 200 beabstandet angeordnet.
-
Über der Datenleitung 242 ist eine Absperrstruktur 256 ausgebildet. Die Absperrstruktur 256 kann aus dem gleichen Material und in der gleichen Schicht ausgebildet sein, wie die gemeinsamen Potentialelektroden 252 und der Pixel-Elektroden 250. Die Absperrstruktur 256 hat eine breitere Breite als die zweite Halbleiterschicht 228 und deckt die zweite Halbleiterschicht 228 ab. Die Absperrstruktur 256 kontaktiert die Datenleitung 242 über Datenkontaktlöcher CH, die in einer Passivierungsschicht 246 ausgebildet sind, zufällig.
-
Auf einer inneren Oberfläche des zweiten Substrats 400 sind eine Schwarzmatrix 402 und eine Farbfilterschicht 404 ausgebildet. Die Schwarzmatrix 404 ist über der Gate-Leitung 204, der Datenleitung 242 und dem Dünnfilmtransistor T ausgebildet. Die Farbfilterschicht 404 ist über dem Pixel-Bereich P angeordnet.
-
Obwohl in der zweiten Halbleiterschicht 228 aufgrund eines Lichts von einer Hintergrundbeleuchtung Ströme erzeugt werden können, schirmt die Absperrstruktur 256 ein elektrisches Feld von der zweiten Halbleiterschicht 228 ab, wobei die Kopplung zwischen der zweiten Halbleiterschicht 228 und den Pixel- und gemeinsamen Potentialelektroden 250 und 252 minimiert werden kann. Dementsprechend können die wellartige Störungen auf dem Bild einer IPS-LCD-Vorrichtung verringert werden.
-
Wie oben dargestellt, kontaktiert die Absperrstruktur 256 die Datenleitung 242. Obwohl die Datenleitung 242 unterbrochen sein kann, können Signale überall zur Datenleitung 242 über die Absperrstruktur 246 zugeführt werden. Die Absperrstruktur 256 kann als Reparaturleitung dienen.
-
Das Matrixsubstrat kann in diesem Ausführungsbeispiel mit den gleichen Prozessen hergestellt werden, wie beim ersten Ausführungsbeispiel zum Verständnis der vorliegenden Erfindung, außer für die Absperrstruktur und die Datenkontaktlöcher. Das heißt, die Datenkontaktlöcher werden mit dem gleichen Prozess wie ein Drain-Kontaktloch hergestellt, wobei die Absperrstruktur mit dem gleichen Prozess wie die Pixel-Elektroden und die gemeinsamen Potentialelektroden hergestellt wird.
-
Die Absperrstrukturen können unter der zweiten Halbleiterschicht und über der zweiten Halbleiterschicht entsprechend ausgebildet werden.
-
Die 10A und 10B zeigen Schnittdarstellungen einer IPS-LCD-Vorrichtung gemäß einem weiteren Ausführungsbeispiel der vorliegenden Erfindung.
-
In 10A und 10B enthält eine IPS-LCD-Vorrichtung ein erstes Substrat 200, ein zweites Substrat 400 und eine zwischen dem ersten und zweiten Substrat 200, 400 eingefügte Flüssigkristallschicht LC. Die ersten und zweiten Substrate 200, 400 können transparent ausgebildet sein.
-
Auf dem ersten Substrat 200 sind gemeinsame Potentialelektroden 252, Pixel-Elektroden 250, gemeinsame Potentialstrukturen 208 und ein Dünnfilmtransistor T ausgebildet. Die gemeinsamen Potentialelektroden 252 und die Pixel-Elektroden 250 sind in einem Pixel-Bereich P angeordnet und sind im Wesentlichen transparent ausgestaltet. Jede der gemeinsamen Potentialelektroden 252 und der Pixel-Elektroden 250 kann eine stab- oder streifenförmige Form aufweisen. Die gemeinsamen Potentialelektroden 252 wechseln sich mit den Pixel-Elektroden 250 ab. Der Dünnfilmtransistor T ist in einem Schaltbereich S eingeordnet. Die gemeinsamen Potentialstrukturen 208 sind entlang der Ränder des Pixel-Bereichs P ausgebildet. Der Dünnfilmtransistor T enthält eine Gate-Elektrode 202, eine Gate-Isolationsschicht 212, eine erste Halbleiterschicht 226, eine Source-Elektrode 238 und eine Drain-Elektrode 240. Die erste Halbleiterschicht 226 setzt sich aus einer aktiven Schicht 234 und einer ohmschen Kontaktschicht 236 zusammen.
-
Entlang einer Seite des Pixel-Bereichs P ist eine Datenleitung 242 ausgebildet. Eine zweite Halbleiterschicht 228 ist unter der Datenleitung 242 ausgebildet. Die zweite Halbleiterschicht 228 erstreckt sich von der ersten Halbleiterschicht 226 und enthält eine intrinsische amorphe Siliziumschicht 216 und eine mit Fremdatomen dotierte amorphe Siliziumschicht 218. Die intrinsische amorphe Siliziumschicht 216 der zweiten Halbleiterschicht 228 ist an beiden Seiten der Datenleitung 242 freigelegt.
-
Weiter ist auf dem ersten Substrat 200 eine Gate-Leitung 204 ausgebildet. Ein Teil der Gate-Leitung 204 dient als Gate-Elektrode 202. Obwohl es in den Figuren nicht dargestellt ist, schneidet die Gate-Leitung 204 die Datenleitung 242, um einen Pixel-Bereich P zu bilden. Eine gemeinsame Potentialleitung 206 ist von der Gate-Leitung 204 auf dem ersten Substrat beabstandet vorhanden.
-
Eine erste Absperrstruktur 210 ist unter der Datenleitung 242 ausgebildet, wobei eine zweite Absperrstruktur 256 über der Datenleitung 242 ausgebildet ist. Die erste Absperrstruktur 210 kann aus dem gleichen Material und in der gleichen Schicht hergestellt sein, wie die Gate-Leitung, die gemeinsame Potentialleitung 206 und die gemeinsame Potentialstruktur 208. Die zweite Absperrstruktur 256 kann aus dem gleichen Material und in der gleichen Schicht wie die gemeinsamen Potentialelektroden 252 und die Pixel-Elektroden 250 ausgebildet sein. Die zweite Absperrstruktur 256 kontaktiert die Datenleitung 242 beliebig über die Datenkontaktlöcher CH in der Passivierungsschicht 246. Die zweite Absperrstruktur 256 hat eine breitere Breite als die zweite Halbleiterschicht 228 und überdeckt die zweite Halbleiterschicht 228. Die erste Absperrstruktur 210 kann eine schmalere Breite als die zweite Halbleiterschicht 228 aufweisen, oder die erste Absperrstruktur 210 kann die gleiche oder eine breitere Breite aufweisen, als die zweite Halbleiterstruktur 228.
-
Jedoch ist es bevorzugt, die erste Absperrstruktur mit einer schmaleren Breite als die zweite Halbleiterstruktur 228 auszubilden, da die zweite Absperrstruktur 256 über der Datenleitung 242 ausgebildet ist. Insbesondere können die erste Absperrstruktur 210, die zweite Halbleiterschicht 228 und die Datenleitung 242 nicht korrekt ausgerichtet sein, wobei eine Seite der zweiten Halbleiterschicht 228 mehr von der ersten Absperrstruktur 210 als von einer anderen Seite abweichen kann. Dadurch kann eine Kopplungskapazität zwischen der zweiten Halbleiterschicht 228 und der gemeinsamen Potentialelektrode 252, oder zwischen der zweiten Halbleiterschicht 228 und der Pixel-Elektrode 250 erzeugt werden. Jedoch kann die Kopplungskapazität von der zweiten Absperrstruktur 256 abgeschirmt werden. Somit werden wellenartige Störungen verhindert.
-
Weiter kontaktiert die zweite Absperrstruktur 256 die Datenleitung 242. Obwohl die Datenleitung 242 unterbrochen sein kann, können Signale zur Datenleitung 242 über die zweite Absperrstruktur 256 zugeführt werden, da die zweite Absperrstruktur 256 als Reparaturleitung dienen kann.
-
Auf einer inneren Oberfläche des zweiten Substrats 400 sind eine Schwarzmatrix 402 und eine Farbfilterschicht 404 ausgebildet. Die Schwarzmatrix 402 ist über der Gate-Leitung 204, der Datenleitung 242 und dem Dünnfilmtransistor T angeordnet. Die Farbfilterschicht 404 ist im Pixel-Bereich P angeordnet.
-
Das Matrixsubstrat entsprechend dem Ausführungsbeispiel der vorliegenden Erfindung kann mit den gleichen Herstellungsprozessen hergestellt werden, wie die des ersten Ausführungsbeispiels, außer für die Datenkontaktlöcher und die zweite Absperrstruktur. Das heißt, die Datenkontaktlöcher CH, die die Datenleitung 242 teilweise freilegen, werden mittels des dritten Maskenprozesses hergestellt, um das Drain-Kontaktloch auszubilden. Die zweite Absperrstruktur 256 wird über der Datenleitung 242 mittels des vierten Maskenprozesses ausgebildet, um die gemeinsamen Potentialelektroden 252 und die Pixel-Elektroden 250 herzustellen.
-
Bei der vorliegenden Erfindung wird, wenn eine Halbleiterschicht unter einer Datenleitung ausgebildet ist und an beiden Seiten der Datenleitung freigelegt ist, eine Absperrstruktur unter der Halbleiterschicht oder über der Datenleitung ausgebildet.
-
Die Absperrstruktur verhindert, dass Licht in die Halbleiterschicht eindringt, oder schirmt ein elektrisches Feld von der Halbleiterschicht ab. Somit werden wellenartige Störungen verhindert und es kann eine LCD-Vorrichtung mit einer hohen Qualität bereitgestellt werden.
-
Die Absperrstruktur, die über der Datenleitung ausgebildet wird, kann mit der Datenleitung verbunden werden und als Reparaturleitung dienen, wenn die Datenleitung unterbrochen ist. Dies kann die Anzahl von fehlerhaften Produkten verringern und den Produktionsausstoß erhöhen.
