KR20090054210A - 액정표시장치의 어레이 기판 및 그의 제조 방법 - Google Patents

액정표시장치의 어레이 기판 및 그의 제조 방법 Download PDF

Info

Publication number
KR20090054210A
KR20090054210A KR1020070120962A KR20070120962A KR20090054210A KR 20090054210 A KR20090054210 A KR 20090054210A KR 1020070120962 A KR1020070120962 A KR 1020070120962A KR 20070120962 A KR20070120962 A KR 20070120962A KR 20090054210 A KR20090054210 A KR 20090054210A
Authority
KR
South Korea
Prior art keywords
electrode
line
common
gate
liquid crystal
Prior art date
Application number
KR1020070120962A
Other languages
English (en)
Inventor
조영준
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020070120962A priority Critical patent/KR20090054210A/ko
Priority to US12/249,827 priority patent/US8497965B2/en
Publication of KR20090054210A publication Critical patent/KR20090054210A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line

Abstract

본 발명은 액정표시장치의 어레이 기판 및 그의 제조 방법에 관한 것이다. 본 발명에 따른 액정표시장치의 어레이 기판은, 절연 기판; 상기 절연 기판 상에 절연 교차하여 화소 영역을 구획짓는 게이트 라인 및 데이터 라인; 상기 게이트 라인 및 데이터 라인과 연결되는 박막 트랜지스터; 상기 화소 영역에 형성되는 공통 전극; 상기 화소 영역에 절연막을 사이에 두고 상기 공통 전극과 중첩되며 형성되는 화소 전극; 및 상기 공통 전극에 접속되며, 상기 화소 전극과 데이터 라인의 사이 및 상기 데이터 라인과 중첩되며 연장되는 공통 라인;을 포함하는 것을 특징으로 한다.
본 발명의 어레이 기판은, 블랙 매트릭스를 구성하지 않더라도 충분한 빛샘 방지 효과를 얻을 수 있어 제조 단가를 낮추고, 제조 공정을 단순화할 수 있으며, 투과율을 향상시킬 수 있는 장점이 있다.
액정표시장치, 횡전계형, 데이터 라인, 게이트 라인, 공통 라인, 화소 전극

Description

액정표시장치의 어레이 기판 및 그의 제조 방법{Array Substrate of Liquid Crystal Display And Method of Manufacturing The Same}
본 발명은 액정표시장치의 어레이 기판 및 그의 제조 방법에 관한 것으로, 더욱 상세하게는 블랙 매트릭스를 구성하지 않더라도 충분한 빛샘 방지 효과를 얻을 수 있고 투과율이 향상된 횡전계형 액정표시장치의 어레이 기판 및 그의 제조 방법에 관한 것이다.
오늘날 정보화 시대의 도래와 함께 다양한 정보의 신속한 전달을 위해, 영상, 그래픽, 문자 등의 각종 정보를 표시하는 고성능의 디스플레이에 대한 요구가 급증하고 있다. 이와 같은 요구에 따라 최근 디스플레이 산업은 급속한 성장을 보이고 있다.
특히, 액정표시장치(LCD)는 음극선관(CRT)에 비해 소비 전력이 낮고, 경량박형화가 가능하며, 유해 전자파를 방출하지 않아, 차세대 첨단 디스플레이 소자로 수년간 크게 진보하여 왔으며, 전자시계, 전자계산기, PC 및 TV 등에 폭 넓게 사용 되고 있다.
액정표시장치는 2개의 기판 사이에 액정을 주입하여 두 기판에 배치된 화소 전극 및 공통 전극 간에 형성되는 전계에 의해 액정 분자의 배열을 변화시킴으로써 광투과량을 조절하여 화상을 표시하는 디스플레이 장치로서, 최근에는 화소 전극 및 공통 전극이 하부 기판 즉 어레이 기판 함께 형성된 횡전계형 액정표시장치가 개발되어 사용되고 있다.
이 같은 횡전계형 액정표시장치는 시야각이 우수하고, 고투과율을 갖는다는 장점으로 인해 많은 주목을 받고 있으며, 소비자의 다양한 요구를 충족시키기 위한 활발한 연구가 진행 중이다. 주로 광시야각 확보, 응답 속도 향상, 색재현성 향상, 대형화, 저가격화, 저전력화를 위한 연구에 가장 큰 관심이 집중되고 있다.
본 발명이 이루고자 하는 기술적 과제는, 블랙 매트릭스를 구성하지 않더라도 충분한 빛샘 방지 효과를 얻을 수 있어 제조 단가를 낮추고, 제조 공정을 단순화할 수 있는 액정표시장치의 어레이 기판 및 그의 제조 방법을 제공하는 것이다.
상술한 기술적 과제를 달성하기 위하여, 본 발명은 절연 기판; 상기 절연 기판 상에 절연 교차하여 화소 영역을 구획짓는 게이트 라인 및 데이터 라인; 상기 게이트 라인 및 데이터 라인과 연결되는 박막 트랜지스터; 상기 화소 영역에 형성되는 공통 전극; 상기 화소 영역에 절연막을 사이에 두고 상기 공통 전극과 중첩되며 형성되는 화소 전극; 및 상기 공통 전극에 접속되며, 상기 화소 전극과 데이터 라인의 사이 및 상기데이터 라인과 중첩되며 연장되는 공통 라인;을 포함하는 것을 특징으로 하는 액정표시장치의 어레이 기판을 제공한다.
상기 공통 전극은 판상으로 형성되며, 상기 화소 전극은 스트라이프 형태로 배열되는 가로부들과 상기 가로부들을 연결하는 세로부들로 이루어질 수 있다.
상기 세로부들은 상기 가로부들 각각의 일 단부를 연결하도록 구성될 수 있다. 이 때, 상기 세로부들은 일 직선 상에 배열될 수 있으며, 좌우 교번하여 배열될 수도 있다.
상기 세로부는 상기 가로부들을 가로지르며 상기 가로부들을 연결하도록 구 성될 수 있다. 이 때, 상기 세로부들은 일 직선 상에 배열될 수 있으며, 좌우 교번하여 배열될 수도 있다.
상기 게이트 라인 및 데이터 라인은 예를 들어 몰리브덴(Mo), 니오브(Nb), 구리(Cu), 알루미늄(Al), 크롬(Cr), 은(Ag), 텅스텐(W) 및 이들의 합금으로 이루어진 군에서 선택되는 금속 재료로 형성될 수 있다, 또한, 상기 공통 라인은 몰리브덴(Mo), 니오브(Nb), 구리(Cu), 알루미늄(Al), 크롬(Cr), 은(Ag), 텅스텐(W) 및 이들의 합금으로 이루어지는 군에서 선택되는 금속 재료로 형성될 수 있으며, 상기 공통 라인과 상기 게이트 라인은 동일 층으로부터 패터닝되어 형성될 수 있다.
상기 가로부들은 상기 데이터 라인과 0~45° 기울어지게 형성될 수 있다.
상기 박막 트랜지스터는 게이트 전극; 상기 게이트 전극 위에 상기 게이트 전극과 절연되어 중첩하는 활성층; 및 상기 활성층 위에 서로 이격하여 형성된 소스 및 드레인 전극;을 포함하여 이루질 수 있다.
상기 공통 전극과 화소 전극은 투명 도전성 물질로 형성될 수 있으며, 상기 투명 도전성 물질로는 예를 들어 ITO(Indium Tin Oxide), TO(Tin Oxide), IZO(Indium Zinc Oxide) 또는 ITZO(Indium Tin Zinc Oxide)가 사용될 수 있다.
본 발명은 또한, 기판에 구획된 다수의 화소 영역에 공통 전극을 형성하는 단계; 게이트 라인, 게이트 전극 및 상기 공통 전극과 접속되며 공통 전극 간의 측방 간격을 덮는 공통 라인을 포함하는 제1 금속 패턴을 형성하는 단계; 상기 제1 금속 패턴 위에 게이트 절연막을 형성하는 단계; 상기 게이트 절연막 위에 상기 게이트 전극과 중첩되도록 활성층을 형성하는 단계; 상기 공통 라인과 중첩하는 데이 터 라인 및 상기 활성층 위에 이격된 소스 전극 및 드레인 전극을 포함하는 제2 금속 패턴을 형성하는 단계; 상기 제2 금속 패턴 위에 보호막을 형성하는 단계; 및 상기 보호막 위에 화소 전극을 형성하는 단계;를 포함하는 액정표시장치의 어레이 기판 제조 방법을 제공한다.
상기 공통 전극은 판상으로 형성되며, 상기 화소 전극은 스트라이프 형태로 배열되는 가로부들과 상기 가로부들을 연결하는 세로부들로 이루어질 수 있다.
상기 세로부들은 상기 가로부들 각각의 일 단부를 연결하도록 구성될 수 있다. 이 때, 상기 세로부들은 일 직선 상에 배열될 수 있으며, 좌우 교번하여 배열될 수도 있다.
상기 세로부는 상기 가로부들을 가로지르며 상기 가로부들을 연결하도록 구성될 수 있다. 이 때, 상기 세로부들은 일 직선 상에 배열될 수 있으며, 좌우 교번하여 배열될 수도 있다.
본 발명의 어레이 기판 및 액정표시장에 따르면, 공통 라인이 화소 전극과 데이터 라인 사이의 빛샘을 차단하므로 별도로 블랙 매트릭스를 구성하지 않더라도 충분한 빛샘 방지 효과를 얻을 수 있어, 제조 단가를 낮추고 제조 공정을 단순화할 수 있다.
아울러, 빛이 투과되지 못하는 화소 전극의 사선 패턴(가로부)을 연결하는 사선 패턴의 연결부(세로부)를 최소화하여 화소 전극의 투과율을 극대화할 수 있 다.
또한, 공통 전극에 공통 전압을 인가하는 공통 라인을 게이트 라인과 1회의 마스크 공정으로 형성할 수 있어, 제조 공정을 단순화할 수 있다.
이하, 도면을 참조하여 본 발명을 더욱 상세하게 설명한다. 도면에서는 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하고, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
소자(elements) 또는 층이 다른 소자 또는 층의 "위(on)" 또는 "상(on)"에 있다고 지칭되는 것은 다른 소자 또는 층의 바로 위뿐만 아니라 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 반면, 소자가 "직접 위(directly on)" 또는 "바로 위"로 지칭되는 것은 중간에 다른 소자 또는 층을 개재하지 않은 경우를 나타낸다.
먼저, 본 발명에 대한 이해를 돕기 위해 횡전계형 액정표시장치에 대하여 설명한다. 도 1은 횡전계형 액정표시장치의 설명을 위한 예시 도면이다. 이해의 편의를 위하여 횡전계형 액정표시장치의 대표적 예에 대하여 구성을 간략화하여 나타내었다. 본 발명은 도 1에 도시된 횡전계형 액정표시장치와 다른 구성을 갖는 다양한 횡전계형 액정표시장치에도 적용 가능하다. 도 1을 참조하여 횡전계형 액정표시장치에 대하여 설명한다.
도 1의 예에 따른 횡전계형 액정표시장치는 서로 이격되어 형성되는 컬러필터 기판(100)과 어레이 기판(200) 및 이들 사이에 개재되는 액정층(300)을 포함한다.
어레이 기판(200)은 투명한 절연 기판(290)에 정의된 다수의 화소 영역에 박막 트랜지스터(미도시)와 공통 전극(210) 및 화소 전극(220)이 구성된다.
박막 트랜지스터는 게이트 전극, 게이트 전극 상부에 절연막을 사이에 두고 형성된 활성층, 활성층 상부에 이격하여 형성된 소스 전극 및 드레인 전극을 포함한다.
공통 전극(210) 및 화소 전극(220)은 절연막(230) 및 보호막(270)을 사이에 두고 형성되며, 액정층(300)의 액정은 공통 전극(210) 및 화소 전극(220) 사이에 형성되는 수평 전계에 의해 동작하여 광투과량을 조절한다.
컬러필터 기판(100)은 투명한 절연 기판 상에 화소 영역과 대응되도록 컬러 필터가 구비되고, 빛샘 방지를 위해 블랙 매트릭스가 구비된다.
이 같은 횡전계형 액정표시장치는 수직 전계에 의한 액정 구동 방식에 비해 시야각이 우수하며, 고투과율을 갖는 장점이 있다.
이하, 도 2 내지 도 4를 참조하여 본 발명의 제1 실시예에 따른 액정표시장치의 어레이 기판을 설명한다. 도 2는 본 발명의 제1 실시예에 따른 액정표시장치의 어레이 기판을 나타낸 평면도이고, 도 3은 도 1의 액정표시장치의 어레이 기판을 A-A' 선을 따라 절개한 단면도이며, 도 4는 도 1의 액정표시장치의 어레이 기판을 B-B' 선을 따라 절개한 단면도이다.
본 실시예에 따른 어레이 기판은 게이트 라인(250) 및 데이터 라인260), 박막 트랜지스터(280), 공통 전극(210), 화소 전극(220) 및 공통 라인(240)을 포함한다.
게이트 라인(250) 및 데이터 라인(260)은 기판(290) 상에 절연 교차하며 화소 영역을 구획짓는다. 게이트 라인(250)은 후술할 박막 트랜지스터(280)의 게이트 전극(281)과 접속되어 게이트 전극(281)에 게이트 전압 신호를 인가하며, 데이터 라인(260)은 박막 트랜지스터(280)의 소스 전극(285)으로 화소 전압 신호을 인가한다. 게이트 라인(250) 및 데이터 라인(260)은 금속 물질을 이용하여 단일층 또는 복수층으로 형성될 수 있으며, 이러한 금속 물질의 예로는 몰리브덴(Mo), 니오브(Nb), 구리(Cu), 알루미늄(Al), 크롬(Cr), 은(Ag), 텅스텐(W) 또는 이들의 합금 등이 있다.
공통 전극(210)은 게이트 라인(250) 및 데이터 라인(260)에 의해 구획된 화소 영역에 판상으로 형성된다. 공통 전극은 예를 들어 ITO(Indium Tin Oxide), TO(Tin Oxide), IZO(Indium Zinc Oxide), ITZO(Indium Tin Zinc Oxide) 등과 같은 투명 도전성 물질로 형성될 수 있다.
공통 라인(240)은 공통 전극(210)에 접속되어 공통 전극(210)에 공통 전압을 인가한다. 공통 라인(240)은 예를 들어 몰리브덴(Mo), 니오브(Nb), 구리(Cu), 알루미늄(Al), 크롬(Cr), 은(Ag), 텅스텐(W) 또는 이들의 합금 등과 같은 금속 재료로 형성될 수 있다.
공통 라인(240)은, 도 2 내지 도 4에 도시된 바와 같이, 이웃하는 공통 전극(210) 간의 측방 간격을 덮어, 공통 전극(210)과 데이터 라인(260)의 사이 간격과 중첩된다. 공통 라인(240)이 공통 전극(210) 및 데이터 라인(260) 사이의 간격에 중첩되어, 그 간격을 통한 빛샘을 차단할 수 있으므로, 별도로 블랙 매트릭스(미도시)를 마련하지 않더라도 빛샘을 방지할 수 있다. 결국, 이 같은 구조의 공통 라인(240)을 채용함으로써, 제조 공정을 단순화하고 제조 비용을 절감할 수 있다. 또한, 공통 라인(240)이 공통 전극(210)과 접하는 면적을 넓힐 수 있는 장점이 있다.
아울러, 공통 라인(210)은 화소 전극(220)과 절연막(230) 및 보호막(270)을 사이에 두고 화소 전극(220)과 중첩하여 용량 커패시터(Cst)를 형성하게 되는데, 통상적으로 이러한 용량 커패시터의 가장자리 부분은 데이터 라인(260)의 전압 스윙에 의해 교란되게 되나, 금속 재료로 형성된 공통 라인(210)이 데이터 라인(260)과 화소 전극(220) 사이에 배치되어 전압 스윙에 의한 교란을 방지할 수 있다. 따라서, 화소 전극(220)과 데이터 라인(260) 사이의 간격을 더 좁힐 수 있으며, 그에 의해 개구율을 향상시킬 수 있다.
한편, 화소 전극(220)의 가장자리 부분은 액정 제어가 용이치 않으므로 화상 표시가 왜곡되는 것을 방지하기 위해 블랙 매트릭스를 이용하여 화소 전극(220)의 가장자리 부분을 가리게 되나, 본 발명에서는 공통 라인(240)이 화소 전극(220)의 가장자리와 중첩되어 이 같은 문제를 해결한다. 특히, 공통 라인(210)은 블랙 매트릭스보다 화소 전극(220)과 더 가까이 형성될 수 있으므로, 블랙 매트릭스에 비해 화소 전극(220)과 중첩되는 면적을 좁게 하더라도 충분한 효과를 얻을 수 있게 되어, 개구율을 향상시킬 수 있는 장점이 있다.
화소 전극(220)은 화소 영역에 절연막(230)을 사이에 두고 공통 전극(210)과 중첩되며 형성되어, 공통 전극(210)과의 사이에 수평 전계를 형성하여 액정층(300)의 액정을 동작시킨다. 화소 전극(220)은 예를 들어 ITO(Indium Tin Oxide), TO(Tin Oxide), IZO(Indium Zinc Oxide), ITZO(Indium Tin Zinc Oxide)와 같은 투명 도전성 물질로 형성될 수 있으며, 스트라이프 형태로 배열되는 가로부들(221)과 가로부들(221)을 연결하는 세로부들(222)을 포함하여 이루어진다. 상기 가로부들(221)은 상기 데이터 라인(260)과 0~45°기울어지게 형성될 수 있다.
세로부들(222)은 가로부들(221)을 가로지르며 일 직선상에 형성되어 가로부들(221)을 연결한다. 즉, 세로부들(222)은 가로부들(221)의 양 측 단부 내측의 허리 부분을 연결한다. 기존 화소 전극(220)의 경우, 도 5에 도시된 바와 같이, 가로부들(221)의 일 측 단부들을 연결하는 세로부군(222)과 반대측 단부들을 연결하는 세로부군(221)을 이용하여 가로부들(222)을 연결한다. 그러나, 이 같은 세로부(222) 영역 및 그와 인접한 영역에서는 화이트 화면에서도 빛이 나오지 않는 단 점이 있는데, 기존의 화소 전극(220)의 경우 세로부(222)가 형성되는 화소 전극(220)의 양측 단부 모두에서 이 같은 투과율 손실이 발생한다. 이와 달리, 본 실시예에 따른 어레이 기판에서는 화소 전극(220)의 상술한 바와 같은 구성에 의해 세로부(222)에 의해 빛이 투과되지 않는 영역이 최소화되어 투과율을 극대화할 수 있다.
도 6a는 도 5에 도시된 것과 같은 종래 화소 전극을 이용한 액정표시장치의 빛의 투과 영역을 측정한 결과를 나타낸 도면이고, 도 6b는 도 2에 도시된 것과 같은 본 발명의 제1 실시에에 따른 어레이 기판을 이용한 액정표시장치의 빛의 투과 영역을 측정한 결과를 나타낸 도면이다. 도 6a에서는 세로부들(222)이 형성된 양측 끝단의 라인 전체가 어둡게 나타나지만, 도 6b에서는 화소 영역 가운데에 세로부들(222)이 형성된 라인만이 어둡게 나타나는 것을 확인할 수 있다. 이를 통해 도 2의 화소 전극 구조를 채용할 경우 도 5에 도시된 것과 같은 종래 화소 전극 구조를 채용하는 경우에 비해 투과율을 향상시킬 수 있음을 알 수 있다.
본 실시예에서 화소 전극의 세로부들(222)은 가로부들(221)을 가로지르며 화소 전극의 가운데 일 직선 상에 형성되어 있으나, 투과율 향상을 위하여 세로부(222)가 반드시 이와 같은 구조로 형성되어야 하는 것은 아니며, 이와 다른 다양한 형태로 형성될 수 있다. 도 7a 내지 도 7d는 투과율을 향상시킬 수 있는 화소 전극의 구조의 예로서 개시되는 것으로, 도 7a 및 도 7b는 세로부(222)가 화소 전극(220)의 가운데로부터 좌측 또는 우측으로 치우치는 위치에 일직선 상으로 형성된 예를 나타내며, 도 7c는 세로부(222)가 가로부(221)를 가로지르며 즉 가로부 들(221)의 허리를 연결하며 좌우 교번하면서 형성된 예를 나타낸다. 한편, 도 7d는 세로부(222)가 가로부(221)들 각각의 일 단부를 연결하며 좌우 교번하도록 배치된 예를 나타낸다.
박막 트랜지스터(280)는 게이트 라인(250)의 게이트 신호에 응답하여 데이터 라인(260)의 화소 전압 신호가 화소 전극(220)에 전달되도록 하는 것으로, 게이트 라인(250)과 연결되는 게이트 전극(281), 절연막(230), 절연막(230)을 사이에 두고 게이트 전극(281)과 중첩되게 형성된 활성층(283), 활성층(283) 상부에 이격하여 형성된 소스 전극(285) 및 드레인 전극(287), 그리고 이들을 보호하기 위한 보호막(270)을 포함한다.
게이트 전극(281)은 금속 물질을 이용하여 단일층 또는 복수층으로 형성될 수 있으며, 이러한 금속 물질의 예로는 몰리브덴(Mo), 니오브(Nb), 구리(Cu), 알루미늄(Al), 크롬(Cr), 은(Ag), 텅스텐(W) 또는 이들의 합금 등이 있다.
절연막(230)은 게이트 전극(281)과 활성층(283) 사이를 절연시키기 위하여 형성되며, SiOx, SiNx 등과 같은 무기 절연 물질로 형성될 수 있다.
활성층(283)은 절연막(230)을 사이에 두고 게이트 전극(281)과 중첩되게 형성되며, 소스 전극(285) 및 드레인 전극(287) 사이에 채널을 형성한다. 활성층(283)은 예를 들어 비정질 실리콘 등을 이용하여 형성될 수 있다. 활성층(283) 위에는 소스 전극(285) 및 드레인 전극(287)과의 오믹 저항 감소를 위해 불순물이 도핑된 비정질 실리콘 등을 이용하여 오믹 접촉층(미도시)이 형성될 수 있다.
소스 전극(285)은 데이터 라인(260)에 연결되어 화소 전압 신호를 활성 층(283)을 통해 드레인 전극(287)으로 전달하며, 드레인 전극(287)은 전달 받은 화소 전압 신호를 화소 전극(220)으로 전달한다. 소스 전극(285) 및 드레인 전극(287)은 금속 물질을 이용하여 단일층 또는 복수층으로 형성될 수 있으며, 이러한 금속 물질의 예로는 몰리브덴(Mo), 니오브(Nb), 구리(Cu), 알루미늄(Al), 크롬(Cr), 은(Ag), 텅스텐(W) 또는 이들의 합금 등이 있다.
보호막(270)은 박막 트랜지스터(280)의 보호를 위해 형성되는 것으로, SiOx, SiNx 등과 같은 무기 절연 물질 또는 유기 절연 물질로 형성될 수 있다. 보호막(270)에는 컨택홀(289)이 형성되며, 이를 통해 보호막(270) 아래에 있는 드레인 전극(287)과 보호막(270) 위에 있는 화소 전극(220)이 연결된다.
이하, 도 8a 내지 도 8e를 이용하여 본 발명의 제1 실시예에 따른 액정표시장치의 제조 방법을 설명한다. 도 8a 내지 도 8e는 본 발명의 제1 실시예에 따른 액정표시장치의 제조 공정을 단계적으로 나타낸 도면이다. 설명의 편의상 앞서 설명한 것과 동일한 부분에 대해서는 그 설명을 생략하거나 간략화한다.
먼저, 절연 기판(290)에 구획된 다수의 화소 영역에 공통 전극(210)을 형성한다(도 8a 참조). ITO, TO, IZO, ITZO 등의 투명 도전 물질을 스퍼터링 등의 증착 방법을 통해 절연 기판(290)에 증착하여 투명 도전층을 형성하고, 마스크를 이용하여 포토리소그래피 공정 및 식각 공정을 통해 투명 도전층을 패터닝하여 공통 전극(210)을 형성한다.
다음으로, 게이트 라인(250), 게이트 전극(281) 및 공통 라인(240)을 포함하 는 제1 금속 패턴을 형성한다(도 8b 참조). 몰리브덴(Mo), 니오브(Nb), 구리(Cu), 알루미늄(Al), 크롬(Cr), 은(Ag), 텅스텐(W) 또는 이들의 합금 등의 금속 물질을 스퍼터링 등의 증착 방법을 통해 증착하여 단일층 또는 복수층으로 금속층을 형성하고, 마스크를 이용하여 포토리소그래피 공정 및 식각 공정을 통해 금속층을 패터닝하여 제1 금속 패턴을 형성한다. 게이트 전극(281)은 게이트 라인(250)에서 분기하도록 형성되며, 공통 라인(240)은 공통 전극(210)과 접속되며 공통 전극들(210) 간의 측방 간격을 덮도록 형성된다.
다음으로, 제1 금속 패턴 위에 절연막(230)을 형성한다. 제1 금속 패턴 위에 SiOx, SiNx 등과 같은 무기 절연 물질을 PECVD(Plasma Enhanced Chemical Vapor Deposition) 등의 증착 방법을 통해 증착함으로써 절연막(230)을 형성할 수 있다.
다음으로, 절연막(230) 위에 게이트 전극(281)과 중첩되도록 활성층(283)을 형성한다(도 8c 참조). 활성층(283) 위에는 오믹 접촉층(미도시)이 형성될 수 있으며, 예를 들어 비정질 실리콘층, 불순물이 도핑된 비정질 실리콘 층을 PECVD 등의 증착 방법을 통해 순차적으로 증착하고, 마스크를 이용하여 포토리소그래피 공정 및 식각 공정을 통해 패터닝함으로써 활성층(283) 및 오믹 접촉층을 형성할 수 있다.
다음으로, 공통 라인(240)과 중첩하는 데이터 라인(260) 및 활성층(283) 위에 이격된 소스 전극(285) 및 드레인 전극(287)을 포함하는 제2 금속 패턴을 형성한다(도 8d 참조). 몰리브덴(Mo), 니오브(Nb), 구리(Cu), 알루미늄(Al), 크롬(Cr), 은(Ag), 텅스텐(W) 또는 이들의 합금 등의 금속 물질을 스퍼터링 등의 증착 방법을 통해 증착하여 단일층 또는 복수층으로 금속층을 형성하고, 마스크를 이용하여 포토리소그래피 공정 및 식각 공정을 통해 금속층을 패터닝하여 제2 금속 패턴을 형성한다.
다음으로, 제2 금속 패턴 위에 보호막(270)을 형성한다. 무기 절연 물질 또는 유기 절연 물질을 PECVD 등의 증착 방법을 통해 증착하고, 마스크를 이용하여 포토리소그래피 공정 및 식각 공정을 통해 패터닝함으로써 보호막(270)을 형성할 수 있다.
마지막으로, 보호막(270) 위에 화소 전극(220)을 형성한다(도 8e 참조). ITO, TO, IZO, ITZO 등의 투명 도전 물질을 스퍼터링 등의 증착 방법을 통해 기판에 증착하여 투명 도전층을 형성하고, 마스크를 이용하여 포토리소그래피 공정 및 식각 공정을 통해 투명 도전층을 패터닝하여 화소 전극(220)을 형성한다.
이상에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자 또는 해당 기술 분야의 통상의 지식을 갖는 자라면, 후술될 특허청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허청구범위에 의해 정하여져야만 할 것이다.
도 1은 횡전계형 액정표시장치의 설명을 위한 예시 도면이다.
도 2는 본 발명의 제1 실시예에 따른 액정표시장치의 어레이 기판을 나타낸 평면도이다
도 3은 도 1의 액정표시장치의 어레이 기판을 A-A' 선을 따라 절개한 단면도이다.
도 4는 도 1의 액정표시장치의 어레이 기판을 B-B' 선을 따라 절개한 단면도이다.
도 5는 종래 횡전계형 액정표시장치에서의 화소 전극의 구성을 나타낸 도면이다.
도 6a는 도 5에 도시된 것과 같은 종래 화소 전극을 이용한 액정표시장치의 빛의 투과 영역을 측정한 결과를 나타낸 도면이고, 도 6b는 도 2에 도시된 것과 같은 본 발명의 제1 실시에에 따른 액정표시장치의 빛의 투과 영역을 측정한 결과를 나타낸 도면이다.
도 7a는 본 발명의 제2 실시예에 따른 액정표시장치의 화소 전극을 나타낸 평면도이고, 도 7b는 본 발명의 제3 실시예에 따른 액정표시장치의 화소 전극을 나타낸 평면도이고, 도 7c는 본 발명의 제4 실시예에 따른 액정표시장치의 화소 전극을 나타낸 평면도이며, 도 7d는 본 발명의 제4 실시예에 따른 액정표시장치의 화소 전극을 나타낸 평면도이다.
도 8a 내지 도 8e는 본 발명의 제1 실시예에 따른 액정표시장치의 제조 공정 을 단계적으로 나타낸 도면이다.
<도면의 주요부분에 대한 부호의 설명>
100: 컬러필터 기판 200: 절연 기판
210: 공통 전극 220: 화소 전극
221: 화소 전극의 가로부 222: 화소 전극의 세로부
230: 절연막 240: 공통 라인
250: 게이트 라인 260: 데이터 라인
270: 보호막 280: 박막 트랜지스터
281: 게이트 전극 283: 활성층
285: 소스 전극 287: 드레인 전극
289: 컨택홀 300: 액정층

Claims (20)

  1. 절연 기판;
    상기 절연 기판 상에 절연 교차하여 화소 영역을 구획짓는 게이트 라인 및 데이터 라인;
    상기 게이트 라인 및 데이터 라인과 연결되는 박막 트랜지스터;
    상기 화소 영역에 형성되는 공통 전극;
    상기 화소 영역에 절연막을 사이에 두고 상기 공통 전극과 중첩되며 형성되는 화소 전극; 및
    상기 공통 전극에 접속되며, 상기 공통 전극과 데이터 라인 사이의 간격 및 상기 데이터 라인과 중첩되며 연장되는 공통 라인;을 포함하는 것을 특징으로 하는 액정표시장치의 어레이 기판.
  2. 제1항에 있어서,
    상기 공통 전극은 판상으로 형성되며,
    상기 화소 전극은 스트라이프 형태로 배열되는 가로부들과 상기 가로부들을 사이에 배치되어 상기 가로부들을 연결하는 세로부들로 이루어지는 것을 특징으로 하는 액정표시장치의 어레이 기판.
  3. 제2항에 있어서,
    상기 세로부들은 상기 가로부들 각각의 일 단부를 연결하는 것을 특징으로 하는 액정표시장치의 어레이 기판.
  4. 제3항에 있어서,
    상기 세로부들은 일 직선 상에 배열되는 것을 특징으로 하는 액정표시장치의 어레이 기판.
  5. 제3항에 있어서,
    상기 세로부들은 좌우 교번하여 배열되는 것을 특징으로 하는 액정표시장치의 어레이 기판.
  6. 제2항에 있어서,
    상기 세로부들은 상기 가로부들을 가로지르며 상기 가로부들을 연결하는 것을 특징으로 하는 액정표시장치의 어레이 기판.
  7. 제6항에 있어서,
    상기 세로부들은 일 직선 상에 배열되는 것을 특징으로 하는 액정표시장치의 어레이 기판.
  8. 제6항에 있어서,
    상기 세로부들은 좌우 교번하여 배열되는 것을 특징으로 하는 액정표시장치의 어레이 기판.
  9. 제1항에 있어서,
    상기 공통 라인과 상기 게이트 라인은 동일 층으로부터 패터닝되어 형성되는 것을 특징으로 하는 액정표시장치의 어레이 기판.
  10. 제1항에 있어서,
    상기 박막 트랜지스터는
    게이트 전극;
    상기 게이트 전극 위에 상기 게이트 전극과 절연되어 중첩하는 활성층; 및
    상기 활성층 위에 서로 이격하여 형성된 소스 전극 및 드레인 전극;
    을 포함하는 것을 특징으로 하는 액정표시장치의 어레이 기판.
  11. 제1항에 있어서,
    상기 게이트 라인 및 데이터 라인은 몰리브덴(Mo), 니오브(Nb), 구리(Cu), 알루미늄(Al), 크롬(Cr), 은(Ag), 텅스텐(W) 및 이들의 합금으로 이루어지는 군에서 선택되는 금속 재료로 형성되는 것을 것을 특징으로 하는 액정표시장치의 어레이 기판.
  12. 제1항에 있어서,
    상기 공통 라인은 몰리브덴(Mo), 니오브(Nb), 구리(Cu), 알루미늄(Al), 크롬(Cr), 은(Ag), 텅스텐(W) 및 이들의 합금으로 이루어지는 군에서 선택되는 금속 재료로 형성되는 것을 것을 특징으로 하는 액정표시장치의 어레이 기판.
  13. 제1항에 있어서,
    상기 공통 전극과 화소 전극은 투명 도전성 물질로 형성되는 것을 특징으로 하는 액정표시장치의 어레이 기판.
  14. 제1항에 있어서,
    상기 투명 도전성 물질은 ITO(Indium Tin Oxide), TO(Tin Oxide), IZO(Indium Zinc Oxide) 및 ITZO(Indium Tin Zinc Oxide)로 이루어진 군에서 선택되는 1종 이상인 것을 특징으로 하는 액정표시장치의 어레이 기판.
  15. 절연 기판에 구획된 다수의 화소 영역에 공통 전극을 형성하는 단계;
    게이트 라인, 게이트 전극 및 상기 공통 전극과 접속되며 상기 공통 전극 간의 측방 간격을 덮는 공통 라인을 포함하는 제1 금속 패턴을 형성하는 단계;
    상기 제1 금속 패턴 위에 게이트 절연막을 형성하는 단계;
    상기 게이트 절연막 위에 상기 게이트 전극과 중첩되도록 활성층을 형성하는 단계;
    상기 공통 라인과 중첩하는 데이터 라인 및 상기 활성층 위에 이격된 소스 전극 및 드레인 전극을 포함하는 제2 금속 패턴을 형성하는 단계;
    상기 제2 금속 패턴 위에 보호막을 형성하는 단계; 및
    상기 보호막 위에 화소 전극을 형성하는 단계;를 포함하는 액정표시장치의 어레이 기판 제조 방법.
  16. 제15항에 있어서,
    상기 공통 전극은 판상으로 형성되며,
    상기 화소 전극은 스트라이프 형태로 배열되는 가로부들과 상기 가로부들을 사이에 배치되어 상기 가로부들을 연결하는 세로부들로 이루어지는 것을 특징으로 하는 액정표시장치의 어레이 기판 제조 방법.
  17. 제16항에 있어서,
    상기 세로부들은 상기 가로부들 각각의 일 단부를 연결하며, 일 직선 상에 배열되는 것을 특징으로 하는 액정표시장치의 어레이 기판 제조 방법.
  18. 제16항에 있어서,
    상기 세로부들은 상기 가로부들 각각의 일 단부를 연결하며, 좌우 교번하여 배열되는 것을 특징으로 하는 액정표시장치의 어레이 기판 제조 방법.
  19. 제16항에 있어서,
    상기 세로부는 상기 가로부들을 가로지르면서 상기 가로부들을 연결하며, 일 직선 상에 배열되는 것을 특징으로 하는 액정표시장치의 어레이 기판 제조 방법.
  20. 제16항에 있어서,
    상기 세로부는 상기 가로부들을 가로지르면서 상기 가로부들을 연결하며, 좌우 교번하여 배열되는 것을 특징으로 하는 액정표시장치의 어레이 기판 제조 방법.
KR1020070120962A 2007-11-26 2007-11-26 액정표시장치의 어레이 기판 및 그의 제조 방법 KR20090054210A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020070120962A KR20090054210A (ko) 2007-11-26 2007-11-26 액정표시장치의 어레이 기판 및 그의 제조 방법
US12/249,827 US8497965B2 (en) 2007-11-26 2008-10-10 Array substrate of liquid crystal display and method of manufacturing the array substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070120962A KR20090054210A (ko) 2007-11-26 2007-11-26 액정표시장치의 어레이 기판 및 그의 제조 방법

Publications (1)

Publication Number Publication Date
KR20090054210A true KR20090054210A (ko) 2009-05-29

Family

ID=40669273

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070120962A KR20090054210A (ko) 2007-11-26 2007-11-26 액정표시장치의 어레이 기판 및 그의 제조 방법

Country Status (2)

Country Link
US (1) US8497965B2 (ko)
KR (1) KR20090054210A (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090049659A (ko) * 2007-11-14 2009-05-19 삼성전자주식회사 표시 기판 및 이를 구비한 표시 패널
CN103345095A (zh) * 2013-07-11 2013-10-09 深圳市华星光电技术有限公司 一种tft-lcd阵列基板及显示装置
JP2016048275A (ja) * 2014-08-27 2016-04-07 株式会社ジャパンディスプレイ 表示装置
CN104914640A (zh) * 2015-06-26 2015-09-16 合肥鑫晟光电科技有限公司 一种阵列基板及其制作方法、显示面板、显示装置
CN105527738B (zh) * 2016-02-17 2018-12-25 京东方科技集团股份有限公司 阵列基板、数据驱动电路、数据驱动方法和显示装置
TWI571671B (zh) * 2016-02-19 2017-02-21 友達光電股份有限公司 液晶顯示面板
US10698267B2 (en) * 2017-05-04 2020-06-30 Microsoft Technology Licensing, Llc Protective layers in display device
CN111103734A (zh) * 2018-10-25 2020-05-05 京东方科技集团股份有限公司 阵列基板、显示面板和显示装置
CN113050330B (zh) * 2021-03-26 2022-04-01 Tcl华星光电技术有限公司 液晶显示面板及其配向方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW454101B (en) * 1995-10-04 2001-09-11 Hitachi Ltd In-plane field type liquid crystal display device comprising liquid crystal molecules with more than two different kinds of reorientation directions and its manufacturing method
JP4248835B2 (ja) * 2002-04-15 2009-04-02 シャープ株式会社 液晶表示装置用基板及びそれを備えた液晶表示装置
KR100689312B1 (ko) 2003-11-11 2007-03-08 엘지.필립스 엘시디 주식회사 수평전계방식 액정표시소자 및 그 제조방법
KR20060078713A (ko) * 2004-12-30 2006-07-05 엘지.필립스 엘시디 주식회사 횡전계방식 액정표시소자
JP4717533B2 (ja) * 2005-07-06 2011-07-06 株式会社 日立ディスプレイズ 表示装置
KR100724957B1 (ko) 2005-08-24 2007-06-04 전북대학교산학협력단 프린즈필드스위칭 액정표시소자
KR101180715B1 (ko) 2005-09-30 2012-09-10 엘지디스플레이 주식회사 횡전계형 액정표시장치용 어레이 기판
EP1958019B1 (en) * 2005-12-05 2017-04-12 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
KR100978369B1 (ko) * 2005-12-29 2010-08-30 엘지디스플레이 주식회사 횡전계 방식 액정표시장치용 어레이 기판과 그 제조방법
KR101229413B1 (ko) * 2006-04-18 2013-02-04 엘지디스플레이 주식회사 횡전계 방식 액정표시장치용 어레이 기판과 그 제조방법
KR101246719B1 (ko) * 2006-06-21 2013-03-25 엘지디스플레이 주식회사 횡전계형 액정표시장치용 어레이 기판 및 이의 제조 방법
US7623191B2 (en) * 2006-09-19 2009-11-24 Hannstar Display Corp. Liquid crystal display devices
JP5216204B2 (ja) * 2006-10-31 2013-06-19 株式会社半導体エネルギー研究所 液晶表示装置及びその作製方法

Also Published As

Publication number Publication date
US20090135117A1 (en) 2009-05-28
US8497965B2 (en) 2013-07-30

Similar Documents

Publication Publication Date Title
KR101529957B1 (ko) 액정 표시 장치
KR101925983B1 (ko) 액정표시소자 및 그 제조방법
KR101413275B1 (ko) 액정 표시 패널 및 이의 제조 방법
US6927814B2 (en) Array substrate for LCD and method of fabricating the same
US8243218B2 (en) Liquid crystal display device and method for manufacturing the same
KR101339001B1 (ko) 액정표시장치용 어레이기판 및 제조방법
KR20090054210A (ko) 액정표시장치의 어레이 기판 및 그의 제조 방법
EP3040767B1 (en) Liquid crystal display device and method of manufacturing the same
KR20130054780A (ko) 에프에프에스 방식 액정표시장치용 어레이기판 및 그 제조방법
TWI633473B (zh) 內嵌式觸控液晶顯示裝置及其製作方法
KR101980774B1 (ko) 컬러필터를 가지는 박막트랜지스터 기판 및 그 제조 방법
KR100876403B1 (ko) 횡전계방식 액정 표시 장치 및 그 제조방법
US7751012B2 (en) Array substrate for in-plane switching mode liquid crystal display device and method of fabricating the same
KR100731045B1 (ko) 횡전계 방식의 액정표시장치 및 그 제조방법
KR101960363B1 (ko) 액정 표시 장치 및 이의 제조 방법
US20080143907A1 (en) Liquid crystal display device and method of manufacturing the same
KR20080052768A (ko) 액정표시장치 및 그 제조방법
KR20110109047A (ko) 액정표시장치 및 그 제조방법
KR20090009690A (ko) 인플레인 스위칭 모드의 액정표시장치
US7863613B2 (en) Thin film transistor array of horizontal electronic field applying type and method for fabricating the same
KR20120132853A (ko) 박막 트랜지스터 기판 및 이의 제조 방법
KR101264715B1 (ko) 액정표시장치 및 그의 제조방법
KR101163396B1 (ko) 횡전계모드 액정표시소자 및 그 제조방법
KR101340992B1 (ko) 액정표시장치 및 그 제조방법
KR20060000821A (ko) 횡전계모드 액정표시소자 및 그 제조방법

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
AMND Amendment
J201 Request for trial against refusal decision
B601 Maintenance of original decision after re-examination before a trial
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20140827

Effective date: 20150723

Free format text: TRIAL NUMBER: 2014101005407; TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20140827

Effective date: 20150723