JPH11288007A - 液晶表示装置及びその製造方法 - Google Patents

液晶表示装置及びその製造方法

Info

Publication number
JPH11288007A
JPH11288007A JP11033477A JP3347799A JPH11288007A JP H11288007 A JPH11288007 A JP H11288007A JP 11033477 A JP11033477 A JP 11033477A JP 3347799 A JP3347799 A JP 3347799A JP H11288007 A JPH11288007 A JP H11288007A
Authority
JP
Japan
Prior art keywords
gate
metal layer
contact hole
liquid crystal
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP11033477A
Other languages
English (en)
Other versions
JP4199357B2 (ja
Inventor
Chan Hee Hong
洪賛恵
Byoung Ho Lim
林柄昊
Jong Woo Kim
金鐘宇
Hye Young Kim
金恵英
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG LCD Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG LCD Co Ltd filed Critical LG LCD Co Ltd
Publication of JPH11288007A publication Critical patent/JPH11288007A/ja
Application granted granted Critical
Publication of JP4199357B2 publication Critical patent/JP4199357B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136204—Arrangements to prevent high voltage or static electricity failures
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/13629—Multilayer wirings

Abstract

(57)【要約】 【課題】 本発明は、液晶表示装置の製造において、マ
スク数を減少させて製造する方法及びその液晶表示装置
に関する。 【解決手段】 本発明は、ゲート物質にアルミニウムと
アルミニウムを覆うモリブデン、タンタル、タングステ
ン、又はアンチモンを連続蒸着し、単一マスクでパター
ン化した。そして、静電気短絡配線の切断工程を保護膜
パターン工程と洗浄工程を実施する。従って、本発明に
よる液晶表示装置は、基板上に第１コンタクトホールを
有する第１金属層と、前記第１金属層を覆って前記第１
コンタクトホールより小さい第２コンタクトホールを有
する第２金属層と、前記第２金属層を覆って前記第１コ
ンタクトホールより大きい第３コンタクトホールを有す
る絶縁層と、前記第３コンタクトホールを通して露出さ
れた第２金属層と接触して絶縁層上に形成された導電層
を含むパッド部を含む。

Description

【発明の詳細な説明】
【０００１】
【発明が属する技術分野】本発明は、液晶表示装置（Li
quid Crystal Display: LCD）の製造方法及びその構造
に関する。特に、本発明は液晶表示装置において、マス
クの使用回数を減少させることが出来る製造方法及びそ
の構造に関する。
【０００２】
【従来の技術】画像情報を画面に示す画面表示装置の中
で今まで広く用いられているブラウン管表示装置（又
は、Cathode Ray Tube；CRT）は、薄型及び軽量という
長点で如何なる場所でも容易に使用が出来る薄膜型の平
板表示装置で代替されつつある。特に、液晶表示装置
は、他の平板装置より表示解像度が優れ、動画像を倶現
する際のその品質はブラウン管に比べることができる程
に反応速度が早いため、最も活発な開発研究が行われて
いる。
【０００３】液晶表示装置の駆動原理は、液晶の光学的
異方性と分極性質とを利用したことである。方向性と分
極性を有している細長い液晶分子に人為的の電気場を印
加して分子配列の方向を調節することが出来る。従っ
て、配向方向を任意に調節すると、液晶の光学的異方性
による液晶分子の配列方向に沿って光を透過、又は遮断
させることが出来て、画面表示装置に応用することが可
能である。薄膜トランジスタ及びそれに連結されている
画素電極が行列方式で配列された能動マトリクス液晶表
示装置は、優れた画質と自然色を提供するので、最も注
目されている製品である。一般的な液晶表示装置の構造
は、次の如くである。図１は、液晶パネルの一般の構造
を示す斜視図であり、図２は液晶パネルの平面図であ
る。
【０００４】液晶表示装置は、いろいろな素子が設けら
れた二つのパネル3と5が対向し、その間に液晶層が介さ
れている形状である。液晶表示装置の一方のパネルに
は、色を現す複数個の素子が構成されており、これを一
般的にカラーフィルターパネルと称する。カラーフィル
ターパネル3には、第１透明基板８１上に行列方式で設
けられた画素の位置に沿って赤（R）、緑（G）、青
（B）のカラーフィルター7が順次に配列されている。前
記カラーフィルター7の間には、細い網模様のブラック
マトリクス9が形成されている。それは、各々の色の間
で混合色が現れることを防止するためである。又、カラ
ーフィルター全面に共通電極８５が形成されている。共
通電極は、液晶８７に印加する電気場を形成する一方の
電極としての役割をする。
【０００５】液晶表示装置の他方のパネルには、液晶を
駆動するために電気場を発生させるスイッチ素子及び複
数個の配線が形成されており、これを一般的にアクティ
ブパネル5と称する。アクティブパネルには、第２透明
基板８３上に行列方式で設けられた画素の位置に合わせ
て画素電極41が形成されている。前記画素電極41は、カ
ラーフィルターパネル3に形成されている共通電極8と対
向して液晶６１に印加される電気場を形成する他方の電
極としての役割をする。複数個の前記画素電極41の水平
配列方向に沿って信号配線13が形成されており、垂直配
列方向に沿っては、データ配線23が形成されている。そ
して、前記画素電極41の一部には、前記画素電極41に電
気場信号を印加する薄膜トランジスタ８９が形成されて
いる。前記薄膜トランジスタのゲート電極11は、信号配
線（ゲートバス配線）13に連結されており、ソース電極
21はデータ配線（ソース配線）23に連結されている。そ
して、前記薄膜トランジスタ８９のドレイン電極31は、
前記画素電極41に連結されている。又、前記ゲートバス
配線13と前記ソース配線23の端部には、外部から印加さ
れる信号を受け取る終端端子（Terminal）のパッドが形
成されている。
【０００６】ゲートパッド15に電気的信号を印加する
と、ゲートバス配線に沿ってゲート電極に印加され、前
記ゲート電極11に印加された信号に沿ってソース電極21
に印加されたデータ信号がドレイン電極31を通して画素
電極41に表示するか、しないかが決められる。従って、
前記ゲート電極の信号を調節することによって、前記デ
ータ信号印加を調節することが出来る。従って、前記ド
レイン電極31に連結されている前記画素電極にデータ信
号を人為的に伝達することが出来るようになる。即ち、
前記薄膜トランジスタ19は、画素電極41を駆動するスイ
ッチとしての役割をする。
【０００７】このように作られた二つのパネル3、5が一
定間隔（“セルギャップ（Cell Gap）”と称する）を隔
てて対向して貼り合わせられ、その間に液晶物質が注入
される。又、貼り合わせられた前記パネルの間から液晶
物質が漏れることを防ぐためにエポキシのようなシール
材81で封入される。このように、液晶表示装置の液晶パ
ネルが完成される。
【０００８】液晶表示装置の液晶パネルを製造する工程
は、非常に複雑である。特に、薄膜トランジスタを含む
アクティブパネルの製造には多くの段階が要求される。
この複雑な製造工程で製品の性能が決定されるため、可
能な限り工程が簡単であれば不良の確率を減らせる。ア
クティブパネルには液晶表示装置の性能に関連がある重
要な素子が多く形成されているため、これを製造する工
程を単純化するのが良い製品を製作するに重要な役割を
する。一般に製造工程は、どんな物質から構成される
か、どんな仕様によって設計されるのか、又製造工程で
発生される静電気のような問題点をどんな方法で解決す
るのかによって決定される場合が多い。
【０００９】例えば、過去の小型液晶モニタの場合には
問題が無いが、１２インチ以上のコンピューターモニタ
用液晶表示装置のような大面積液晶表示装置の場合はゲ
ート配線に使用される材質の固有抵抗値が画質の優秀性
を決定する重要な要素になる。即ち、小面積液晶表示装
置にはタンタル、タングステン、モリブデン等のような
薄膜の表面安定性が良い金属でゲート物質（ゲート配
線、ゲート電極及びゲートパッド等）に使用されたが、
大面積の場合にはアルミニウムのような抵抗が低い金属
を使用するのが望ましい。
【００１０】然し、アルミニウム、又はアルミニウム合
金をゲート物質に使用することは多くの問題点を有す
る。その代表的問題点は、アルミニウムの表面に発生す
るヒロック（Hillock）である。即ち、アルミニウムの
蒸着後の表面に細微なアルミニウム粒子が残っている場
合、製造工程上の高温状態になる場合に前記粒子は大き
く成長して絶縁膜を破壊し、不良の発生を呼ぶ。一層詳
細に言えば、アルミニウム表面にITOを蒸着接触する場
合、その間に酸化アルミニウム膜（Al2O3）が形成され
て界面接触抵抗が大きくなることに従ってゲート物質に
電気信号の伝達が遅延される問題が発生する。
【００１１】従って、従来のアルミニウム膜の表面を陽
極酸化して表面の安定度を高くする方法が提示された。
そして、外部と電気的に接触する部分は、陽極酸化を無
しにクロームのような金属で中間電極を形成してITOと
の接触抵抗を減らした。このような製造工程に使用され
るマスクの回数は、最小８回が要求される。陽極酸化を
通して液晶表示装置を製造する方法を平面図である図
２、図２のIII−IIIに沿って製造工程を示す工程図３
（ａ）−５（ｂ）を参照して説明する。
【００１２】透明ガラス基板１上にアルミニウムを蒸着
し、第１マスクを使用してゲート配線１３、ゲートパッ
ド１５、ゲート電極１１、短絡配線１９及び複数のソー
ス短絡連結端子２７を形成する。ここで短絡配線１９
は、ゲートパッド１５を全部連結し、前記基板１の縁部
を囲んだ形態を有する。従って、多くのゲート物質（ゲ
ート電極、ゲートパッド、ゲート配線、短絡配線及びソ
ース短絡配線）は全部等電位を有して製造工程中に発生
する静電気による断線、又は絶縁破壊を防ぐことが出来
る。そしてソース短絡連結端子２７は、後で形成される
ソースパッドと連結される部分である。前記ソース短絡
連結端子２７は、ソース配線が形成される時、静電気を
防ぐために短絡配線１９を通して互いに等電位を有する
ようにする（図２、図３（ａ））。
【００１３】前記基板１上に形成されたゲート物質の表
面にヒロックが形成されることを防ぐために陽極酸化す
る。陽極酸化時、後で他の導電層と電気的接触する部分
は陽極酸化されると電気信号の交換ができないためでフ
ォトレジストを用いて選択的に陽極酸化をする。この
際、第２マスクを使用してフォトレジストをパターン化
して陽極酸化する部分だけを露出させて陽極酸化する。
ここでゲートパッド部分と短絡配線中のソースパッドと
接触される部分には陽極酸化されないようにフォトレジ
ストを防止膜として陽極酸化する。その結果、図３
（ｂ）のようにアルミニウム層の表面一部に陽極酸化膜
９１が形成される。
【００１４】前記ゲート物質が形成された基板全面に窒
化シリコン（SiNx）、又は酸化シリコン（SiOx）のよう
な絶縁物質を蒸着してゲート絶縁膜１７を形成する。そ
して、純粋アモルファスシリコンのような真性半導体物
質と、不純物が添加されたアモルファスシリコンのよう
な不純物半導体物質を連続に蒸着する。第３マスクを使
用して真性半導体物質及び不純物半導体物質をパターニ
ングして半導体層３３と不純物半導体層３５を形成する
（図２、図３（ｃ））。
【００１５】前記ゲート絶縁膜１７中で陽極酸化されな
かったゲート物質、即ちゲートパッド１５とソース短絡
連結端子２７を覆う部分を第４マスクをパターンとして
除去する。そうすると、ゲートパッド１５とソース短絡
連結端子２７が露出される（図４（ａ））。
【００１６】ゲート絶縁膜１７が形成された基板全面に
クローム、クローム合金を蒸着し、第５マスクをパター
ンとして配線２３、ソース電極２１、ソースパッド２
５、ドレイン電極３１及びゲートパッド電極５３を形成
する。前記ソースパッド２５は、前記ゲート絶縁膜１７
に露出されたソース短絡配線１９に連結されて等電位状
態をなす。ゲートパッド中間電極５３はゲート絶縁膜１
７に露出されたゲートパッド１５と完全に接触する（図
２、図４（ｂ））。
【００１７】前記ソース物質（ソース電極、ドレイン電
極、ソース配線、ソースパッド及びゲートパッド中間電
極）が形成された基板全面に酸化シリコン（SiOx）、若
しくは窒化シリコン（SiNx）のような絶縁物質を蒸着し
て保護膜３７を形成する。そして、第６マスクで上記保
護膜をパターン化してゲートパッド中間電極５３、ソー
スパッド２５及びドレイン電極３１等を露出させる（図
４（ｃ））。
【００１８】このとき全てのゲートパッドと１５及びソ
ースパッド２５が短絡配線１９に全部連結された状態で
ある。従って、製造工程中に同じ電位を有して静電気に
よる断線、又は絶縁破壊のような問題を防ぐことが出来
た。然し、最終製品ではこの全配線が連結されてはなら
ないため、全部独立的に分離しなければならない。その
ために、短絡配線１９が形成されたガラス基板１部分を
カットするようになる。その前に、配線が形成された
後、近接した多くの配線の短絡及び断線等を検査する段
階が要求される。一般に奇数番目配線と偶数番目配線で
分けて連結後電気的に信号を印加して検査する方法が使
用される。そのためには現在短絡配線１９が連結された
状態で奇数番目、偶数番目配線で連結を分ける必要があ
る。即ち、短絡配線の四角部を除去して短絡配線を上、
下、左、右で分ける。そして、左側短絡配線に連結され
た偶数番目のゲート配線の連結部分を切断し、右側短絡
配線に連結された奇数番目のゲート配線の連結部分を切
断する。そうすると、奇数番目配線と偶数番目配線で区
分される。ソース配線も同じ方法で分離する。この時も
切断したい連結部分の短絡配線切断部９３を第７マスク
を用いて食刻法で除去する（図２、図５（ａ））。
【００１９】最後に、ITO(Indium Tin Oxide)のような
透明導電物質を前記保護膜３７上に蒸着し、第８マスク
でパターニングしてゲートパッド中間電極５３に連結さ
れたゲートパッド端子５７と、ソースパッド２５に連結
されたソースパッド端子６７及びドレイン電極３１に連
結された画素電極４１を形成する（図２、図５
（ｂ））。
【００２０】これでアルミニウムをゲート物質の材料で
使用し、アルミニウム表面のヒロック問題を解決するこ
とが出来た。又、ゲートパッドとITO間にクロームを介
してアルミニウムとITO間の接触問題も解決した。然
し、陽極酸化のため、又製造工程で発生する静電気の防
止のために連結された部分を除去する工程が要求され
た。結局、アルミニウム膜を陽極酸化してアクティブパ
ネルの製造ために８回のマスク工程が要求される。然
し、液晶表示装置に使用されるアクティブパネルの製造
において使用されるマスク工程中には洗浄、蒸着、ベイ
キング、食刻等の様々な工程が含まれている。従って、
マスク工程を１回も短縮しても製造時間が短縮され、歩
留まりが向上される。
【００２１】
【発明が解決しようとする課題】本発明は、薄膜トラン
ジスタを含む液晶表示装置の製造において、アルミニウ
ムのように低抵抗金属をゲート物質として使用する製造
方法を提供することを目的とする。
【００２２】又、本発明は、アルミニウムをゲート物質
として使用する液晶表示装置において、アルミニウム表
面にヒロックが発生することを防ぐことを目的とする。
【００２３】又、本発明は、アルミニウムをゲート物質
として使用する液晶表示装置において、使用されるマス
ク数を減らすことを目的とする。
【００２４】本発明は、低抵抗金属のアルミニウムと高
融点物質のモリブデン、タンタル、タングステン、アン
チモンのような金属を蒸着し、同一マスクでパターン化
してゲート物質を形成することによってアルミニウム表
面に発生するヒロックを防止し、製造工程に使用するマ
スク数を減少させる。アルミニウムと高融点金属物質を
連続蒸着し、同時にパターン化してゲート物質を形成す
る方法について本出願人は、韓国特許庁に特許出願した
（出願番号９７−０７０１０）。上記件の発明には、第
１金属層と第２金属層を連続蒸着し形成し、同一マスク
で第２金属と第１金属を湿式食刻法でパターン化した。
従って、第１金属層の幅がその上に形成された第２金属
層の幅より狭く形成される。この時、第１金属層の幅と
第２金属層の幅との差は、ヒロック発生を抑制する機能
を十分にするために１〜４μm位の範囲になるように形
成した。本発明では前記二重金属からなるゲート物質を
含む薄膜トランジスタの形成方法を基づいて液晶表示装
置を５回のマスク工程で製造する方法及びその方法によ
る液晶表示装置の構造を提供する。
【００２５】
【課題を解決するための手段】前述した目的のために本
発明は、第１金属物質と第２金属物質を連続蒸着して同
一マスクでパターン化してゲート配線、ゲート電極、ゲ
ートパッド及び短絡配線を形成する段階と、前記ゲート
物質が形成された基板上に第１絶縁物質と、純粋半導体
物質及び不純物が添加された半導体物質を連続蒸着し、
前記純粋半導体物質と不純物半導体物質をパターン化し
てゲート絶縁膜上に半導体層及び不純物半導体層を形成
する段階と、前記不純物半導体層が形成された基板上に
第３金属を蒸着しパターン化してソース配線、ソース電
極、ドレイン電極及びソースパッドを形成する段階と、
前記ソース物質が形成された基板上に第２絶縁物質を蒸
着しパターン化してゲートパッドとソースパッド及びド
レイン電極の一部を露出させる絶縁膜を形成し、前記短
絡配線と不必要に連結された部分を切断する段階と、前
記保護膜上に透明導電物質で画素電極、ゲートパッド端
子及びソースパッド端子を形成する段階とを含む。
【００２６】
【発明の実施の形態】発明の実施の形態１ 以下に図６、及び図６のＶ−Ｖ線に沿った工程断面図の
図７（ａ）−図８（ｂ）を参照しながら説明する。
【００２７】透明ガラス基板１０１上にアルミニウム、
又アルミニウム合金のような金属を蒸着して第１金属層
を形成する。次に、モリブデン（Mo）、タンタル（T
a）、タングステン（W）、又はアンチモン（Sb）のよう
な高融点を有する金属を連続的に蒸着して第２金属層２
１３を形成する。前記二重金属層２１１、２１３を第１
マスクで食刻してゲート配線１１３、ゲート電極１１
１、ゲートパッド１１５及びゲート短絡配線１１９を形
成する。この時、第２金属層２１３と第１金属層２１１
を湿式食刻法でパターン化して第１金属層２１１より幅
が狭い第２金属層２１３が積層されたゲート物質（ゲー
ト配線、ゲート電極、ゲートパッド及びゲート短絡配
線）を形成する。基板１０１の横に伸びる複数のゲート
配線１１３が列方向で並んでいる。ゲート電極１１１
は、ゲート配線１１３から分岐され設計された画素の隅
部に形成されている。そして、複数個のゲートパッド１
１５は、全部ゲート短絡配線１１９に連結されて等電位
状態になって静電気による断線、又は絶縁膜破壊等を防
ぐことが出来る（図６、図７（ａ））。
【００２８】前記第１金属層２１１、第２金属層２１３
からなる前記ゲート物質が形成された基板１０１上に窒
化シリコン（SiNx）、又は酸化シリコン（SiOx）のよう
な無機絶縁物質を蒸着し、又場合によりBCB(BenzoCyclo
Butene)若しくはアクリル(Acryl)系樹脂のような有機絶
縁物質を塗布してゲート絶縁膜１１７を形成する。次
に、純粋アモルファスシリコンのような真性半導体物質
と不純物が添加されたアモルファスシリコンのような不
純物半導体物質を連続蒸着し、第２マスク工程でパター
ン化して半導体層１３３及び不純物半導体層１３５を形
成する。前記半導体層１３３は、ゲート絶縁膜上のゲー
ト電極１１１部分に形成される（図６、図７（ｂ））。
【００２９】前記不純物半導体層１３５が形成された基
板１０１上にクローム(Cr)、又はクローム合金のような
金属を蒸着し、第３マスク工程でパターン化してソース
配線１２３、ソース電極１２１、ドレイン電極１３１、
ソースパッド１２５及びソース短絡配線１２９等を形成
する。ゲート絶縁膜１１７上でゲート配線１１３と直交
して縦に伸びる複数のソース配線１２３が行方向に配列
されている。不純物半導体層１３５の一辺にソース配線
から分岐されたソース電極１２１が接触されている。不
純物半導体層１３５の他辺にはソース電極１２１と向か
い合うドレイン電極１３１が接触されている。ソース配
線１２３の終端部にはソースパッド１２５が形成されて
いる。そして、複数のソースパッド１２５はソース短絡
配線１２９に互いに連結されている。この時、基板の上
辺には奇数番目ソースパッド１２５を連結するソース短
絡配線１２９を、基板の下辺には偶数番目ソースパッド
１２５を連結する第２ソース短絡配線（図示せず）を別
に形成することが出来る。図６には基板の一隅部だけを
示し、奇数番目ソースパッド１２５はソース短絡配線１
２９に連結され、偶数番目ソースパッド１２５はソース
短絡配線１２９に連結されるように表示される。従っ
て、全てのソース配線１２３が互いに連結されることに
よって工程中に発生される静電気のため配線が切断され
る問題は起こらない（図６、図７（ｃ））。
【００３０】前記ソース物質（ゲート配線、ゲート電
極、ゲートパッド及びゲート短絡配線）等が形成された
基板上に窒化シリコン（SiNx）、又は酸化シリコン（Si
Ox）のような無機絶縁物質を蒸着し、又場合によりBCB
(BenzoCycloButene)若しくはアクリル(Acryl)系樹脂の
ような有機絶縁物質を塗布して保護膜１３７を形成す
る。第４マスク工程で前記ソースパッド１２５と前記ド
レイン電極１３１を覆う保護膜１３７の一部を除去して
ソースコンタクトホール１６１とドレインコンタクトホ
ール１７１を形成する。そして、ゲートパッと１１５及
びゲート短絡配線１１９中、奇数番目ゲートパッドに連
結される部分を覆う保護膜１３７とゲート絶縁膜１１７
の一部を除去し、ゲートコンタクトホール１５１及び短
絡配線切断ホール１９３を形成する。ここで短絡配線切
断ホール１９３を通して露出されたゲート物質は除去さ
れることが望ましい。
【００３１】即ち、ゲート短絡配線１１９に全部連結さ
れたゲートパッド１１５中、奇数、または偶数番目の連
結部分を切断することによって奇数番目ゲート配線と偶
数番目ゲート配線を分離する。図６は基板の左辺を示
し、ゲート短絡配線に奇数番目ソースパッドが連結さ
れ、偶数番目ソースパッドは連結されない。反面、図示
されないが基板の右辺にはゲート短絡配線に奇数番目ソ
ースパッドが連結されなく偶数番目ソースパッドだけが
連結される。
【００３２】従って、本発明は他の除去工程無しに次の
ような方法を提供する。現在のゲート物質はアルミニウ
ムを含む第１金属層２１１とその上にモリブデン、タン
グステン、タンタル、又はアンチモンのような高融点金
属を含む第２金属層２１３が積層されてある。先ず、第
２金属層２１３は、保護膜１３７及びゲート絶縁膜１１
７を除去する乾式食刻で同時に除去することが出来る。
これは第２金属層２１３を形成するモリブデン、タング
ステン、タンタル、又はアンチモンのような保護膜１３
７及びゲート絶縁膜１１７と食刻選択比が殆ど無いとい
う性質を利用したことである。換言すると、保護膜１３
７とゲート絶縁膜１１７の食刻時短絡配線の切断部分の
除去を容易にするため、アルミニウム上に保護膜１３７
及びゲート絶縁膜１１７と食刻選択比が等しく、高融点
の金属を使用してアルミニウムのヒロック防止に使用す
る。
【００３３】残っているアルミニウムは次のような方法
で除去する。一般に食刻工程は、蒸着、フォトレジスト
塗布、感光、現象、食刻、フォトレジスト除去のような
過程を経る。保護膜１３７とゲート絶縁膜１１７の食刻
工程にも同じ過程を経る。そして、フォトレジストの除
去後にフォトレジストの除去時に使用した液を強風を照
射し除去し、洗浄する工程を経る。一般に前記液の除去
後、洗浄工程に移転するのにある程度の時間がかかるの
で、その間に残っているフォトレジスト除去液が前記保
護膜の表面１３７を汚染させる場合がある。これを防ぐ
ために洗浄工程の移転前に反応性が小さい液を塗って移
送する。この時、保護膜には反応性が小さいがアルミニ
ウムを含む第１金属層２１１との反応性が大きい弱アル
カリ性液を利用する。従って、露出された第１金属製２
１１が除去される（図８（ａ））。
【００３４】前記保護膜１３７上にITO(Indium Tin Oxi
de)のような透明導電物質を蒸着し、第５マスク工程で
パターン化して画素電極１４１、ゲートパッド端子１５
７及びソースパッド端子１６７を形成する。画素電極１
４１は、ドレインコンタクトホール１７１を通して露出
されたドレイン電極１３１と接している。ゲートパッド
端子１５７はゲートコンタクトホール１５１が形状によ
って食刻されたゲートパッド１１５の食刻断面と接して
いる。前記ゲートパッド端子１５７は、ゲートパッド１
１５をなす第２金属層２１３の食刻断面、又は第１金属
層２１１の食刻断面と接する。そして、ソースパッド端
子１６７は、ソースコンタクトホール１６１を通して露
出されたソースパッド１２５と接する（図６、図８
（ｂ））。
【００３５】発明の実施の形態２ 以下に図９、及び図９のＶＩＩ−ＶＩＩ線に沿った工程
断面図の図１０（ａ）−図１１（ｂ）を参照しながら説
明する。本発明では発明の実施の形態１と薄膜トランジ
スタの形成方法が同一であるため、その断面図は省略す
る。
【００３６】透明ガラス基板１０１上にアルミニウム
（Al）、又アルミニウム合金のような金属で蒸着して第
１金属層２１１を形成する。次に、モリブデン（Mo）、
タンタル（Ta）、タングステン（W）、又はアンチモン
（Sb）のような高融点を有する金属を連続に蒸着して第
２金属層２１３を形成する。前記二重金属層２１１、２
１３を第１マスクで食刻してゲート配線１１３、ゲート
電極１１１、ゲートパッド１１５、第１ゲート短絡配線
１１９ａ及び第１ソース短絡配線１２９ａを形成する。
この時、第２金属層２１３と第１金属層２１１を湿式食
刻法でパターン化して第１金属層２１１より幅が狭い第
２金属層２１３が積層されたゲート物質（ゲート配線、
ゲート電極、ゲートパッド、第１ゲート短絡配線及び第
１ソース短絡配線）を形成する。基板１０１の横に伸び
る複数のゲート配線１３３が列方向で並んでいる。ゲー
ト電極１１１は、ゲート配線１１３から分岐されて設計
された画素の隅部に形成されている。ゲート配線１１３
の終端にはゲートパッド１１５が形成されている。そし
て、複数個のゲートパッド１１５は、全部第１ゲート短
絡配線１１９ａに連結されて等電位状態になって静電気
による断線、又は絶縁膜破壊等を防ぐことが出来る。複
数の偶数番目ゲート配線は第１ゲート短絡配線１１９ａ
に迂回され連結されているが、これは奇数番目、偶数番
目ゲート配線を分け易くするためである。第１ソース短
絡配線１２９ａは、後に形成されるソース配線中、複数
の奇数番目ソースパッドと連結される（図９、図１１
（ａ））。
【００３７】前記第１金属層２１１、第２金属層２１３
からなる前記ゲート物質が形成された基板１０１上に窒
化シリコン（SiNx）、又は酸化シリコン（SiOx）のよう
な無機絶縁物質を蒸着し、又場合によりBCB(BenzoCyclo
Butene)若しくはアクリル(Acryl)系樹脂のような有機絶
縁物質を塗布してゲート絶縁膜１１７を形成する。次
に、純粋アモルファスシリコンのような真性半導体物質
と不純物が添加されたアモルファスシリコンのような不
純物半導体物質を連続蒸着し、第２マスク工程でパター
ン化して半導体層１３３及び不純物半導体層１３５を形
成する。前記半導体層１３３は、ゲート絶縁膜１１７上
のゲート電極１１１部分に形成される（図９、図１１
（ｂ））。
【００３８】前記不純物半導体層１３５が形成された基
板１０１上にクローム(Cr)、又はクローム合金のような
金属を蒸着し、第３マスク工程でパターン化してソース
配線１２３、ソース電極１２１、ドレイン電極１３１、
ソースパッド１２５、第２ゲート短絡配線１１９ａ及び
第２ソース短絡配線１２９ｂ等を形成する。ゲート絶縁
膜１１７上でゲート配線１１３と直交して縦に伸びる複
数のソース配線１２３が行方向に配列されている。不純
物半導体層（図示されない）の一辺にソース配線１２３
から分岐されたソース電極１２１が接触されている。不
純物半導体層（図示されない）の他辺にはソース電極１
２１と向かい合うドレイン電極１３１が接触されてい
る。ソース配線１２３の終端部にはソースパッド１２５
が形成されている。そして、偶数番目ソースパッド１２
５は第２ソースパッド配線１２９ｂに互いに連結されて
いる。全ての偶数番目ソース配線１２３が互いに連結さ
れることによって工程中に発生される静電気のため配線
が切断される問題は起こらない。現在奇数番目ソースパ
ッド１２５はソース短絡配線と連結されてないが、静電
気による損傷は発生しない。そして、第１ゲート短絡配
線１１９ａと並びに配列されるように第２ゲート短絡配
線１１９ｂが形成される（図９、図１０（ｃ））。
【００３９】前記ソース物質（ゲート配線、ゲート電
極、ゲートパッド、第２ソース短絡配線及び第２ゲート
短絡配線）等が形成された基板上に窒化シリコン（SiN
x）、又は酸化シリコン（SiOx）のような無機絶縁物質
を蒸着し、又場合によりBCB(BenzoCycloButene)若しく
はアクリル(Acryl)系樹脂のような有機絶縁物質を塗布
して保護膜１３７を形成する。第４マスク工程で前記ソ
ースパッド１２５と前記ドレイン電極１３１を覆う保護
膜１３７の一部を除去してソースコンタクトホール１６
１とドレインコンタクトホール１７１を形成する。そし
て、第２ゲート短絡配線１１９中、偶数番目ゲートパッ
ド１１５の延長線上の部分を覆う保護膜１３７の一部を
除去してゲート短絡コンタクトホール１８１を形成す
る。そして、ゲートパッド１１５及び第１ゲート短絡配
線１１９ａと偶数番目ソースパッドと連結された部分を
覆う保護膜１３７とゲート絶縁膜１１７の一部を除去し
て奇数番目ソースパッド１２５てゲートコンタクトホー
ル１５１と短絡配線切断ホール１９３を形成する。この
時、奇数番目ソースパッド１２５の延長線上の第１ソー
ス短絡配線１２９ａの一部を覆う保護膜１３７とゲート
絶縁膜１１７を除去してソース短絡コンタクトホール１
９１を形成する。ここで短絡配線切断ホール１９３を通
して露出されたゲート物質は除去されることが望まし
い。即ち、第１ゲート短絡配線１１９ａと偶数番目ゲー
トパッド１１５の連結部分を切断することによって第１
ゲート短絡配線１１９ａに連結された奇数番目ゲートパ
ッドと第２ゲート短絡配線１１９ｂに連結された偶数番
目ゲート配線の連結を切断する。
【００４０】この時、発明の実施の形態１と同一方法で
連結部を切断する。即ち、第２金属層２１３は、保護膜
１３７とゲート絶縁膜１１７を除去する乾式食刻で同時
に除去する。残っているアルミニウムも発明の実施の形
態１と同一方法で除去する。即ち、保護膜１３７とゲー
ト絶縁膜１１７食刻工程で使用したフォトレジストの除
去後、フォトレジストの除去時に使用した液を強風を照
射し除去し、洗浄する工程に移転する基板を保護膜には
反応性が小さいが、アルミニウムを含む第１金属層２１
１との反応性が大きい弱アルカリ性液を塗布する。従っ
て、短絡配線切断ホール１９３が露出された第１金属製
２１１は除去される。このように第１ゲート短絡配線１
１９ａと偶数番目ゲートパッド１１５を連結するゲート
物質、例えばゲートパッド１１５とソース短絡コンタク
トホール１９１を通して露出された第１ソース短絡配線
１２９ａの一部分も同じ形態で食刻される（図１１
（ａ））。
【００４１】前記保護膜１３７上にITO(Indium Tin Oxi
de)のような透明導電物質を蒸着し、第５マスク工程で
パターン化して画素電極１４１、ゲートパッド端子１５
７及びソースパッド端子１６７を形成する。画素電極１
４１は、ドレインコンタクトホール１７１を通して露出
されたドレイン電極１３１と接してある。ゲートパッド
端子１５７はゲートコンタクトホール１５１が形状によ
って食刻されたゲートパッド１１５の食刻断面と接す
る。前記ゲートパッド端子１５７は、ゲートパッド１１
５をなす第２金属層２１３の食刻断面、又は第１金属層
２１１の食刻断面と接する。そして、複数のゲートパッ
ド端子１５７中、偶数番目ゲートパッド１１５に連結さ
れることはゲート短絡コンタクトホール１８１を通して
露出された第２ゲート短絡配線１１９ｂと連結されるよ
うに形成する。又、ソースパッド端子１６７はソースコ
ンタクトホール１６１を通して露出されたソースパッド
１２５に接する。奇数番目ソースパッド１２５に連結さ
れるソースパッド端子１６７はソース短絡コンタクトホ
ール１９１を形状によって食刻された第１ソース短絡配
線１２９ａの食刻断面と接する。従って、第１ゲート短
絡配線１１９ａと第１ソース短絡配線１２９ａには各々
奇数番目ゲートパッド１１５及び偶数番目ソースパッド
１２５が連結される（図９、図１１（ｂ））。
【００４２】発明の実施の形態１及び発明の実施の形態
２に示したように、ゲートコンタクトホール１５１を通
してゲートパッド端子１５７と接する部分はゲートパッ
ドコンタクトホール１５１の形状で縁部に沿って露出さ
れた第２金属層２１３の食刻断面図である。従って、ゲ
ートパッド端子１５７とゲートパッド１１５との接触抵
抗はゲートコンタクトホール１５１の縁部の長さによっ
て決定される。ゲートパッド部の接触抵抗が高くなるこ
とを防ぐためにはゲートコンタクトホール１５１形状の
縁部長さを長くすることが望ましい。従って、ゲートコ
ンタクトホール１５１の形状は、複数の小さい穴が配列
されるように設計するのが当然である。一方、ゲートパ
ッド１１５の中央部は、外部の電気信号を印加されるこ
ととして外部の連結端子と接触する部分である。従っ
て、中央部にはコンタクトホールを形成しないことが外
部連結端子と接触を良好に維持される。又、前述の図１
２（ａ）〜（ｃ）に示すように長方形のゲートパッド１
１５の両端部に複数の小さい穴が配列された形状を有す
るゲートコンタクトホール１５１を他の方法で設計する
ことも良い。
【００４３】結論として、本発明の実施の形態が提示す
る液晶表示装置の製造方法により、ゲート物質中にITO
で形成される物質と接触される全部分、即ちゲートパッ
ド、奇数番目ソースパッド短絡配線に連結される部分、
発明の実施の形態では説明しなかったがカラーフィルタ
パネルに形成される共通電極とゲート信号の共通電極を
接触させる銀接点部(Ag dot)のようなの所を前記ゲート
パッド部と同一な構造で形成する。本発明による液晶表
示装置でゲート物質とITOが接触される部分の構造は、
次の如くである。ゲートバッド部の中心で、図１２
（ｃ）のＩＸ−ＩＸ線に沿ってゲートパッド１１５のゲ
ートコンタクトホール１５１部の断面を示す図１３
（ａ）−ｃを参照して説明する。
【００４４】ゲートコンタクトホール１５１を形成する
過程が保護膜１３７とゲート絶縁区１１７をパターンす
る食刻工程で第２金属層２１３と共に食刻するように保
護膜１３７及びゲート絶縁膜１１７に形成される絶縁膜
コンタクトホール１５１ａの幅Ｗ１と第２金属層２１３
に形成される第２金属層１５１ｂの幅Ｗ２は等しい値を
有することが出来る。又、第２金属コンタクトホール１
５１ｂにより第１金属層２１１がパターンされるため、
第１金属層２１１に形成される第１金属コンタクトホー
ル１５１ｃの幅Ｗ３は、第２金属層コンタクトホール１
５１ｂの幅Ｗ２と等しい値を有することが出来る。この
場合、ゲートパッド端子１５７は、第２金属層２１３と
第１金属層２１１の食刻された側面と接する（図１３
（ａ））。
【００４５】しかし、一般にコンタクトホールの形成後
に塗布されたレジストを除去し、保護膜との反応性が殆
ど無く、第１金属層２１１と反応性がある液を塗布した
状態で洗浄過程に移転するまで時間がかかる場合が多
い。従って、第１金属層２１１は図１３（ｂ）に示すよ
うに第２金属層２１３下に過食刻(Undercutting)され
る。従って、第１金属コンタクトホール１５３ｃの幅Ｗ
３は、第２金属層コンタクトホール１５３ｂの幅Ｗ２よ
り大きく形成されることもある。この場合、ゲートパッ
ド端子１５７は第２金属層２１３の食刻された側面に接
するようになる。ゲートパッド端子１５７が第１金属層
２１１と接しなくてもゲートパッドとゲートパッド端子
間の接触問題は発生しない。第１金属層にアルミニウム
を用い、ゲートパッド端子１５７にITOを使用するため
でアルミニウムとITO界面に酸化アルミニウム膜が形成
されて接触抵抗が非常に高くてあまりの影響を与えない
ためである。しかし、第２金属層２１３とゲートパッド
端子１５７間の接触抵抗が高くならないように設計する
ことが重要である。従って、絶縁膜コンタクトホール１
５１ａと第２金属コンタクトホール１５１ｂを形成する
乾式食刻法で使用されるプラズマエネルギーを調節して
絶縁膜コンタクトホール１５１ａが斜めになった食刻断
面を有するように調節し、絶縁膜コンタクトホール１５
１ａの幅Ｗ１が第２金属コンタクトホール１５１ｂの幅
Ｗ２より大きく形成するほうが望ましい。そうすると、
第２金属層２１３の露出部分が一層広く確保されること
が出来、ゲートパッド端子１５７と接触する面積を一層
広く確保して接触抵抗が高くなる問題を防ぐことが出来
る。
【００４６】
【発明の効果】本発明は、アルミニウムの用に固有抵抗
が低い物質をゲート物質で使用する液晶表示装置におい
て、使用するマスク数を減少させる製造方法及びその構
造を提供する。本発明により、ゲート物質でアルミニウ
ムとアルミニウムを覆うモリブデン、タンタル、タング
ステン、又はアンチモンを連続蒸着し、一つのマスク工
程でパターン化し形成した。そして、静電気短絡配線の
切断工程を保護膜パターン工程及び洗浄工程で行う。従
って、液晶表示装置のアクティブパネルの製造方法は、
５回のマスク工程だけで制作が可能で歩留まりが向上さ
れ、コストの節減及び生産時間を短縮することが出来
る。
【図面の簡単な説明】
【図１】 一般の液晶表示装置を示す斜視図。
【図２】 従来の方法による液晶表示装置のアクティブ
パネルを示す平面図。
【図３】 液晶表示装置のアクティブパネルを製造する
従来の製造方法を示す工程断面図。
【図４】 液晶表示装置のアクティブパネルを製造する
従来の製造方法を示す工程断面図（続き）。
【図５】 液晶表示装置のアクティブパネルを製造する
従来の製造方法を示す工程断面図（続き）。
【図６】 本発明の実施の形態１の液晶表示装置のアク
ティブパネルを示す平面図。
【図７】 本発明の実施の形態１の液晶表示装置のアク
ティブパネルを製造する工程断面図。
【図８】 本発明の実施の形態１の液晶表示装置のアク
ティブパネルを製造する工程断面図（続き）。
【図９】 本発明の実施の形態２の液晶表示装置のアク
ティブパネルを示す平面図。
【図１０】 本発明の実施の形態２の液晶表示装置のア
クティブパネルを製造する工程断面図。
【図１１】 本発明の実施の形態２の液晶表示装置のア
クティブパネルを製造する工程断面図（続き）。
【図１２】 本発明の実施の形態によるアクティブパネ
ルにおいて、ゲートパッド部に形成されるゲートコンタ
クトホールの様々な形状を示す複数の断面図。
【図１３】 本発明の実施の形態によるアクティブパネ
ルのゲートパッド及びゲートコンタクトホールの形態を
示す拡大断面図。
【符号の説明】
１，１０１ 基板 ３ カラーフィルタパネル ５ アクティブパネル ７ カーラーフィルタ ９ ブラックマトリクス １１，１１１ ゲート電極 １３，１１３ ゲート配線 １５，１１５ ゲートパッド １７，１１７ ゲート絶縁膜 １９ 短絡配線 ２１，１２１ ソース電極 ２３，１２３ ソース配線 ２５，１２５ ソースパッド ２７ ソース短絡連結端子 ３１，１３１ ドレイン電極 ３３，１３３ 半導体層 ３５，１３５ 不純物半導体層 ３７，１３７ 半導体層 ４１，１４１ 画素電極 ５１，１５１ ゲートコンタクトホール ５３ ゲートパッド中間電極 ５７，１５７ ゲートパッド端子 ６１，１６１ ソースコンタクトホール ８１ 第１透明基板 ８３ 第２透明基板 ８５ 共通電極 ８９ 薄膜トランジスタ ９１ 陽極酸化膜 ９３ 短絡配線切断部 １１９ ゲート短絡配線 １１９ａ 第１ゲート短絡配線 １１９ｂ 第２ゲート短絡配線 １２９ ソース短絡配線 １２９ａ 第１ソース短絡配線 １２９ｂ 第２ソース短絡配線 １８１ ゲート短絡コンタクトホール １９１ ソース短絡コンタクトホール １９３ 短絡配線切断ホール ２１１ 第１金属層 ２１３ 第２金属層
───────────────────────────────────────────────────── フロントページの続き (72)発明者 金恵英 大韓民国 慶尚北道亀尾市飛山洞田園アパ ートメント608

Claims (19)

    【特許請求の範囲】
  1. 【請求項１】 基板上に第１金属及び第２金属を連続蒸
    着し、パターン化して第１及び第２金属層を有するゲー
    ト配線、ゲート電極及びゲートパッドを形成する段階
    と、 前記ゲート配線、ゲート電極及びゲートパッドを覆うゲ
    ート絶縁膜と、前記ゲート絶縁膜上の前記ゲート電極部
    分に半導体層と、前記半導体層上に不純物半導体層を形
    成する段階と、 前記不純物半導体層上に第３金属でソース配線、ソース
    電極、ドレイン電極及びソースパッドを形成する段階
    と、 前記ソース配線、前記ソース電極、前記ドレイン電極及
    び前記ソースバッド上に保護膜を形成する段階と、 前記ゲートパッドを覆うゲート絶縁膜及び保護膜をパタ
    ーン化してゲートパッドを露出させるゲートコンタクト
    ホール、前記ドレイン電極を露出するドレインコンタク
    トホール及び前記ソースパッドを露出するソースコンタ
    クトホールを形成し、前記ゲートコンタクトホールに露
    出された第２金属層及び前記第２金属層下にある第１金
    属層を除去する段階と、 前記保護膜上に導電物質を蒸着しパターン化して前記ド
    レイン電極に連結された画素電極と、前記ゲートパッド
    に連結されたゲートパッド端子及び前記ソースパッドに
    連結されたソースパッド端子を形成する段階と、を含む
    液晶表示装置の製造方法。
  2. 【請求項２】 前記ゲートパッドを形成する段階におい
    て前記第１金属層及び前記第２金属層を含む前記ゲート
    パッドを全部連結する短絡配線を加えて形成し、 前記ゲートコンタクトホールを形成する段階において前
    記短絡配線の一部分を露出する短絡配線切断ホールを加
    えて形成し、前記短絡配線切断ホールを通して露出され
    た第２金属層及び前記第２金属層下にある前記第１金属
    層を除去することを特徴とする、請求項１記載の液晶表
    示装置の製造方法。
  3. 【請求項３】 前記ゲートコンタクトホールを通して露
    出された前記第２金属層は、前記ゲートコンタクトホー
    ルを形成する食刻過程を通して露出させ、 前記ゲートコンタクトホールを通して露出された前記第
    １金属層は、前記食刻工程後の洗浄工程で前記第１金属
    層と反応性が強い液で除去することを特徴とする、請求
    項１記載の液晶表示装置の製造方法。
  4. 【請求項４】 前記ゲートパッド端子の形成段階におい
    て、前記第２金属層の食刻断面と前記ゲートパッド端子
    が接触されることを特徴とする、請求項３記載の液晶表
    示装置の製造方法。
  5. 【請求項５】 前記ゲートコンタクトホールは、一つ以
    上の小さいコンタクトホールを配列し形成することを特
    徴とする、請求項１記載の液晶表示装置の製造方法。
  6. 【請求項６】 前記複数のゲートコンタクトホールは前
    記ゲートパッドの両端部に一つ以上が形成され、前記ゲ
    ートパッドの中央部には前記コンタクトホールが形成さ
    れないことを特徴とする、請求項５記載の液晶表示装置
    の製造方法。
  7. 【請求項７】 基板上に第１金属と第２金属を連続蒸着
    し、パターン化して第１金属層と第２金属層を有するゲ
    ート物質を形成する段階と、 前記ゲート物質を覆う絶縁膜を形成する段階と、 前記絶縁膜の一部を食刻して前記ゲート物質の一部を露
    出するコンタクトホールを形成して前記コンタクトホー
    ルを通して露出された第２金属層及び前記第１金属層を
    連続除去する段階と、を含むことを特徴とする液晶表示
    装置の製造方法。
  8. 【請求項８】 前記コンタクトホールを通して露出され
    た第２金属層は前記コンタクトホールを形成する食刻過
    程を続けて食刻側面を露出させ、 前記コンタクトホールを通して露出された前記第１金属
    層は、前記食刻工程後に洗浄工程で前記第１金属層と反
    応性が強い液で除去することを特徴とする、請求項７記
    載の液晶表示装置の製造方法。
  9. 【請求項９】 前記絶縁膜上に導電物質で前記コンタク
    トホールを通して前記第２金属層と接する導電層を形成
    する段階を加えて含むことを特徴とする、請求項７記載
    の液晶表示装置の製造方法。
  10. 【請求項１０】 前記導電層の形成段階において、前記
    第２金属層の食刻断面と前記導電層が接することを特徴
    とする、請求項９記載の液晶表示装置の製造方法。
  11. 【請求項１１】 前記コンタクトホールは、一つ以上の
    小さいコンタクトホールを配列し形成することを特徴と
    する、請求項７記載の液晶表示装置の製造方法。
  12. 【請求項１２】 前記複数のゲートコンタクトホールは
    前記ゲート物質の両端部に一つ以上が形成され、前記ゲ
    ートパッドの中央部には前記コンタクトホールが形成さ
    れないことを特徴とする、請求項１１記載の液晶表示装
    置の製造方法。
  13. 【請求項１３】 基板と、前記基板上に形成された第１
    金属層と、前記第１金属層上に形成された第２金属層
    と、前記第２金属層上に形成された絶縁層と、前記絶縁
    層に形成された第１コンタクトホールと、前記第１コン
    タクトホールに向かい合う位置に殆ど等しいサイズで前
    記第２金属層に形成された第２コンタクトホールと、前
    記第２コンタクトホールに向かい合う位置に殆ど等しい
    サイズで前記第１金属層に形成された第３コンタクトホ
    ールと、前記第１、第２及び第３コンタクトホールを通
    して前記第２金属層のコンタクトホールの断面側部と接
    するように形成された導電層を含むパッド部を含むこと
    を特徴とする液晶表示装置。
  14. 【請求項１４】 前記第１コンタクトホールは、前記第
    ２コンタクトホールより大きく形成されて前記導電層の
    表面一部と広く接触することを特徴とする、請求項１３
    記載の液晶表示装置。
  15. 【請求項１５】 前記第２コンタクトホールは、前記第
    ３コンタクトホールより小さく形成されることを特徴と
    する、請求項１３記載の液晶表示装置。
  16. 【請求項１６】 前記コンタクトホールは、一つ以上の
    小さいコンタクトホールを配列し形成することを特徴と
    する、請求項１３記載の液晶表示装置。
  17. 【請求項１７】 前記複数のゲートコンタクトホールは
    前記ゲート物質の両端部に一つ以上が形成され、前記ゲ
    ートパッドの中央部には前記コンタクトホールが形成さ
    れないことを特徴とする、請求項１６記載の液晶表示装
    置。
  18. 【請求項１８】 前記第１金属層は、アルミニウムを含
    むことを特徴とする、請求項１３乃至１７いずれかに記
    載の液晶表示装置。
  19. 【請求項１９】 前記第２金属層は、モリブデン、タン
    タル、タングステン及びアンチモン中の少なくとも一つ
    を含むことを特徴とする、請求項１３乃至１７いずれか
    に記載の液晶表示装置。
JP03347799A 1998-02-20 1999-02-10 液晶表示装置及びその製造方法 Expired - Lifetime JP4199357B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1019980005363A KR100276442B1 (ko) 1998-02-20 1998-02-20 액정표시장치 제조방법 및 그 제조방법에 의한 액정표시장치
KR1998-5363 1998-02-20

Publications (2)

Publication Number Publication Date
JPH11288007A true JPH11288007A (ja) 1999-10-19
JP4199357B2 JP4199357B2 (ja) 2008-12-17

Family

ID=19533473

Family Applications (1)

Application Number Title Priority Date Filing Date
JP03347799A Expired - Lifetime JP4199357B2 (ja) 1998-02-20 1999-02-10 液晶表示装置及びその製造方法

Country Status (6)

Country Link
US (1) US6172733B1 (ja)
JP (1) JP4199357B2 (ja)
KR (1) KR100276442B1 (ja)
DE (1) DE19906815B4 (ja)
FR (1) FR2775386B1 (ja)
GB (1) GB2334619B (ja)

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002258319A (ja) * 2001-02-28 2002-09-11 Advanced Display Inc 液晶表示装置
US6717632B2 (en) * 2000-10-30 2004-04-06 Lg. Philips Lcd Co., Ltd. Transflective liquid crystal display device and manufacturing method thereof
JP2007213065A (ja) * 2006-02-07 2007-08-23 Samsung Electronics Co Ltd 薄膜トランジスタ表示パネル及びその製造方法
CN100447643C (zh) * 2005-06-30 2008-12-31 乐金显示有限公司 薄膜晶体管基板及其制造方法
KR20110008639A (ko) * 2009-07-20 2011-01-27 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법
JP2011095784A (ja) * 2004-12-31 2011-05-12 Lg Display Co Ltd 液晶表示装置及びその製造方法
KR20120023572A (ko) * 2010-09-03 2012-03-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
JP2012212168A (ja) * 2008-05-16 2012-11-01 Sharp Corp アクティブマトリクス基板、表示装置、アクティブマトリクス基板の製造方法または検査方法、および表示装置の製造方法または検査方法
JP2013101232A (ja) * 2011-11-09 2013-05-23 Mitsubishi Electric Corp 配線構造及びそれを備える薄膜トランジスタアレイ基板並びに表示装置
JP2014134801A (ja) * 2013-01-11 2014-07-24 Beijing Boe Optoelectronics Technology Co Ltd アレイ基板及びその製造方法
JP2014158030A (ja) * 2008-11-07 2014-08-28 Semiconductor Energy Lab Co Ltd 半導体装置及び表示モジュール
JP2014222342A (ja) * 2008-09-12 2014-11-27 株式会社半導体エネルギー研究所 表示装置、表示モジュール及び電子機器
CN104733475A (zh) * 2015-03-26 2015-06-24 南京中电熊猫液晶显示科技有限公司 一种阵列基板及其制造方法
US9691789B2 (en) 2008-10-22 2017-06-27 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US10153380B2 (en) 2008-10-24 2018-12-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2019012833A (ja) * 2012-03-14 2019-01-24 株式会社半導体エネルギー研究所 半導体装置
JP2019207416A (ja) * 2008-09-19 2019-12-05 株式会社半導体エネルギー研究所 半導体装置

Families Citing this family (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100190041B1 (ko) * 1995-12-28 1999-06-01 윤종용 액정표시장치의 제조방법
US6653216B1 (en) * 1998-06-08 2003-11-25 Casio Computer Co., Ltd. Transparent electrode forming apparatus and method of fabricating active matrix substrate
US6678017B1 (en) * 1998-06-08 2004-01-13 Casio Computer Co., Ltd. Display panel and method of fabricating the same
KR100280889B1 (ko) * 1998-06-30 2001-02-01 구본준, 론 위라하디락사 액정 표시 장치의 패드부 제조 방법 및 그 방법에 의한 액정 표시 장치
EP0981066A1 (de) * 1998-08-20 2000-02-23 Gretag Imaging Ag Lichtdichtesteuerung mittels LCD-Einrichtung
US6255130B1 (en) * 1998-11-19 2001-07-03 Samsung Electronics Co., Ltd. Thin film transistor array panel and a method for manufacturing the same
JP2001053283A (ja) 1999-08-12 2001-02-23 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
US6387600B1 (en) * 1999-08-25 2002-05-14 Micron Technology, Inc. Protective layer during lithography and etch
US6322712B1 (en) 1999-09-01 2001-11-27 Micron Technology, Inc. Buffer layer in flat panel display
KR100498630B1 (ko) * 1999-09-01 2005-07-01 엘지.필립스 엘시디 주식회사 액정표시장치
KR100582599B1 (ko) * 1999-10-25 2006-05-23 엘지.필립스 엘시디 주식회사 액정 표시장치 제조방법 및 그 제조방법에 따른 액정표시장치
US6587086B1 (en) 1999-10-26 2003-07-01 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device
KR20010065038A (ko) * 1999-12-21 2001-07-11 구본준, 론 위라하디락사 박막트랜지스터 및 액정표시장치용 어레이기판 제조방법
KR100660811B1 (ko) * 1999-12-31 2006-12-26 엘지.필립스 엘시디 주식회사 액정 표시장치용 배선 형성방법
KR100673331B1 (ko) * 2000-02-19 2007-01-23 엘지.필립스 엘시디 주식회사 액정 표시장치 제조방법 및 그 제조방법에 따른액정표시장치
KR100364832B1 (ko) * 2000-05-18 2002-12-16 엘지.필립스 엘시디 주식회사 액정 표시장치 제조방법
US6930732B2 (en) * 2000-10-11 2005-08-16 Lg.Philips Lcd Co., Ltd. Array substrate for a liquid crystal display
KR100803177B1 (ko) * 2001-05-14 2008-02-14 삼성전자주식회사 액정표시장치용 박막 트랜지스터 및 그 제조방법
KR100812137B1 (ko) * 2001-08-22 2008-03-12 엘지.필립스 엘시디 주식회사 액정 표시 장치용 어레이 기판 및 그의 제조 방법
KR100858297B1 (ko) * 2001-11-02 2008-09-11 삼성전자주식회사 반사-투과형 액정표시장치 및 그 제조 방법
KR100831280B1 (ko) * 2001-12-26 2008-05-22 엘지디스플레이 주식회사 액정표시장치
KR100839150B1 (ko) * 2002-02-06 2008-06-20 삼성전자주식회사 반사전극을 갖는 액정표시장치의 제조방법
KR100499570B1 (ko) * 2002-09-06 2005-07-05 엘지.필립스 엘시디 주식회사 액정표시장치의 입력배선 형성방법
CN1267780C (zh) 2002-11-11 2006-08-02 Lg.飞利浦Lcd有限公司 用于液晶显示器的阵列基板及其制造方法
KR100971955B1 (ko) * 2002-11-11 2010-07-23 엘지디스플레이 주식회사 액정표시장치용 어레이기판 제조방법
KR100904270B1 (ko) 2002-12-31 2009-06-25 엘지디스플레이 주식회사 박막 트랜지스터 어레이 기판 및 그 제조 방법
JP2004221234A (ja) * 2003-01-14 2004-08-05 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
TW594337B (en) * 2003-02-14 2004-06-21 Quanta Display Inc Method of forming a liquid crystal display panel
CN1303467C (zh) * 2003-04-11 2007-03-07 广辉电子股份有限公司 液晶显示面板的制作方法
KR100538328B1 (ko) * 2003-06-20 2005-12-22 엘지.필립스 엘시디 주식회사 액정표시장치 및 그 제조방법
TWI366054B (en) * 2003-06-27 2012-06-11 Samsung Electronics Co Ltd Contact structure of conductive films and thin film transistor array panel including the same
CN1301430C (zh) * 2003-07-01 2007-02-21 统宝光电股份有限公司 液晶显示器装置
KR101001986B1 (ko) * 2003-10-30 2010-12-16 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
KR100560399B1 (ko) * 2003-11-04 2006-03-14 엘지.필립스 엘시디 주식회사 수평 전계 인가형 박막 트랜지스터 기판 및 그 제조 방법
KR101002307B1 (ko) * 2003-12-04 2010-12-20 엘지디스플레이 주식회사 액정표시장치와 그 제조방법
KR100698062B1 (ko) * 2004-04-01 2007-03-23 엘지.필립스 엘시디 주식회사 액정표시소자 및 그 제조방법
KR100603336B1 (ko) * 2004-04-07 2006-07-20 삼성에스디아이 주식회사 전계 발광 디스플레이 장치 및 이의 제조 방법
TWI252587B (en) * 2004-12-14 2006-04-01 Quanta Display Inc Method for manufacturing a pixel electrode contact of a thin-film transistors liquid crystal display
JP4020132B2 (ja) * 2005-07-21 2007-12-12 セイコーエプソン株式会社 ディザマトリクス生成装置、ディザマトリクス生成方法、プログラムおよび画像処理装置
JP5389672B2 (ja) * 2008-01-21 2014-01-15 ゴールドチャームリミテッド 表示装置
US8222090B2 (en) * 2009-08-04 2012-07-17 Fairchild Semiconductor Corporation Modular die and mask for semiconductor processing
WO2011046015A1 (en) 2009-10-16 2011-04-21 Semiconductor Energy Laboratory Co., Ltd. Logic circuit and semiconductor device
JP5613635B2 (ja) * 2011-07-21 2014-10-29 株式会社ジャパンディスプレイ 表示装置
KR101385244B1 (ko) * 2012-12-28 2014-04-16 엘지디스플레이 주식회사 액정표시장치용 어레이 기판 및 이의 제조 방법
CN103715138B (zh) 2013-12-31 2017-01-25 京东方科技集团股份有限公司 一种阵列基板及其制造方法、显示装置
CN104617049B (zh) * 2015-03-11 2017-06-13 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示装置
CN104966674A (zh) * 2015-07-09 2015-10-07 京东方科技集团股份有限公司 薄膜晶体管和阵列基板的制备方法及相关装置
CN205428907U (zh) * 2016-02-17 2016-08-03 京东方科技集团股份有限公司 层堆叠结构、阵列基板和显示装置
KR102534051B1 (ko) 2018-04-06 2023-05-18 삼성디스플레이 주식회사 도전층의 연결 구조
KR20240042270A (ko) 2022-09-23 2024-04-02 정희선 카트 바퀴 제작방법 및 이에 의해 제작된 카트 바퀴

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5162933A (en) * 1990-05-16 1992-11-10 Nippon Telegraph And Telephone Corporation Active matrix structure for liquid crystal display elements wherein each of the gate/data lines includes at least a molybdenum-base alloy layer containing 0.5 to 10 wt. % of chromium
DE69116337T2 (de) 1990-10-05 1996-09-12 Gen Electric Dünnfilmtransistorstruktur mit verbesserten source/drainkontakten
JPH04171744A (ja) * 1990-11-02 1992-06-18 Mitsubishi Electric Corp 半導体装置の製造方法
KR950010661B1 (ko) 1992-11-07 1995-09-21 엘지전자주식회사 티에프티 엘씨디(tft-lcd)용 신호선 제조방법 및 구조
US5532853A (en) * 1993-03-04 1996-07-02 Samsung Electronics Co., Ltd. Reparable display device matrix for repairing the electrical connection of a bonding pad to its associated signal line
KR960016638B1 (en) * 1993-07-20 1996-12-16 Samsung Electronics Co Ltd Active matrix liquid crystal display and its making method
US5470790A (en) 1994-10-17 1995-11-28 Intel Corporation Via hole profile and method of fabrication
US5737041A (en) * 1995-07-31 1998-04-07 Image Quest Technologies, Inc. TFT, method of making and matrix displays incorporating the TFT
US5835177A (en) * 1995-10-05 1998-11-10 Kabushiki Kaisha Toshiba Array substrate with bus lines takeout/terminal sections having multiple conductive layers
JP3663261B2 (ja) * 1995-10-05 2005-06-22 株式会社東芝 表示装置用アレイ基板及びその製造方法
KR0186206B1 (ko) 1995-11-21 1999-05-01 구자홍 액정표시소자 및 그의 제조방법
EP1338914A3 (en) * 1995-11-21 2003-11-19 Samsung Electronics Co., Ltd. Method for manufacturing liquid crystal display
KR100190041B1 (ko) * 1995-12-28 1999-06-01 윤종용 액정표시장치의 제조방법
KR100241287B1 (ko) * 1996-09-10 2000-02-01 구본준 액정표시소자 제조방법
KR19980032463A (ko) 1996-10-03 1998-07-25 윌리엄비.켐플러 개선된 전자이주 능력을 위한 비아(ｖｉａ) 패드와 캡
KR100251091B1 (ko) * 1996-11-29 2000-04-15 구본준 액정표시장치의 제조방법 및 그 제조방법으로 제조되는 액정표시장치
KR100229613B1 (ko) * 1996-12-30 1999-11-15 구자홍 액정 표시 장치 및 제조 방법
KR100248123B1 (ko) 1997-03-04 2000-03-15 구본준 박막트랜지스터및그의제조방법
KR100244447B1 (ko) 1997-04-03 2000-02-01 구본준 액정 표시 장치 및 그 액정 표시 장치의 제조 방법

Cited By (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6717632B2 (en) * 2000-10-30 2004-04-06 Lg. Philips Lcd Co., Ltd. Transflective liquid crystal display device and manufacturing method thereof
JP4646420B2 (ja) * 2001-02-28 2011-03-09 三菱電機株式会社 薄膜トランジスタアレイ基板およびそれを用いた表示装置
JP2002258319A (ja) * 2001-02-28 2002-09-11 Advanced Display Inc 液晶表示装置
US7872698B2 (en) 2001-02-28 2011-01-18 Mitsubishi Electric Corporation Liquid crystal display with structure resistant to exfoliation during fabrication
JP2011095784A (ja) * 2004-12-31 2011-05-12 Lg Display Co Ltd 液晶表示装置及びその製造方法
CN100447643C (zh) * 2005-06-30 2008-12-31 乐金显示有限公司 薄膜晶体管基板及其制造方法
JP2007213065A (ja) * 2006-02-07 2007-08-23 Samsung Electronics Co Ltd 薄膜トランジスタ表示パネル及びその製造方法
JP2012212168A (ja) * 2008-05-16 2012-11-01 Sharp Corp アクティブマトリクス基板、表示装置、アクティブマトリクス基板の製造方法または検査方法、および表示装置の製造方法または検査方法
US10236303B2 (en) 2008-09-12 2019-03-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer
JP2014222342A (ja) * 2008-09-12 2014-11-27 株式会社半導体エネルギー研究所 表示装置、表示モジュール及び電子機器
JP2019207416A (ja) * 2008-09-19 2019-12-05 株式会社半導体エネルギー研究所 半導体装置
US9691789B2 (en) 2008-10-22 2017-06-27 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US10211240B2 (en) 2008-10-22 2019-02-19 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US9853069B2 (en) 2008-10-22 2017-12-26 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US10170632B2 (en) 2008-10-24 2019-01-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including oxide semiconductor layer
US10153380B2 (en) 2008-10-24 2018-12-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US10763372B2 (en) 2008-10-24 2020-09-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with dual and single gate structure transistors
US11563124B2 (en) 2008-10-24 2023-01-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including flip-flop circuit which includes transistors
JP2014158030A (ja) * 2008-11-07 2014-08-28 Semiconductor Energy Lab Co Ltd 半導体装置及び表示モジュール
KR20110008639A (ko) * 2009-07-20 2011-01-27 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR20190022584A (ko) * 2010-09-03 2019-03-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
KR20120023572A (ko) * 2010-09-03 2012-03-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
JP2013101232A (ja) * 2011-11-09 2013-05-23 Mitsubishi Electric Corp 配線構造及びそれを備える薄膜トランジスタアレイ基板並びに表示装置
JP2019012833A (ja) * 2012-03-14 2019-01-24 株式会社半導体エネルギー研究所 半導体装置
JP2014134801A (ja) * 2013-01-11 2014-07-24 Beijing Boe Optoelectronics Technology Co Ltd アレイ基板及びその製造方法
CN104733475A (zh) * 2015-03-26 2015-06-24 南京中电熊猫液晶显示科技有限公司 一种阵列基板及其制造方法

Also Published As

Publication number Publication date
GB2334619A (en) 1999-08-25
GB2334619B (en) 2000-12-20
JP4199357B2 (ja) 2008-12-17
FR2775386B1 (fr) 2006-03-31
DE19906815A1 (de) 1999-09-02
KR19990070487A (ko) 1999-09-15
FR2775386A1 (fr) 1999-08-27
KR100276442B1 (ko) 2000-12-15
GB9903232D0 (en) 1999-04-07
DE19906815B4 (de) 2004-02-19
US6172733B1 (en) 2001-01-09

Similar Documents

Publication Publication Date Title
JP4199357B2 (ja) 液晶表示装置及びその製造方法
KR100244447B1 (ko) 액정 표시 장치 및 그 액정 표시 장치의 제조 방법
US6567150B1 (en) Liquid crystal display and method of manufacturing the same
JP4364952B2 (ja) 液晶表示装置の製造方法
KR100229613B1 (ko) 액정 표시 장치 및 제조 방법
US7417693B2 (en) Liquid crystal display device and its manufacturing method
JP2008107849A (ja) 液晶表示装置及びその製造方法
WO2013155830A1 (zh) 阵列基板的制造方法、阵列基板及显示装置
JP3059487B2 (ja) 液晶表示装置
US7492418B2 (en) Liquid crystal display device with particular metal layer configuration of TFT and fabricating method thereof
US7872698B2 (en) Liquid crystal display with structure resistant to exfoliation during fabrication
US7982837B2 (en) Liquid crystal display device and its manufacturing method
US6330042B1 (en) Liquid crystal display and the method of manufacturing the same
KR100482167B1 (ko) 액정표시장치및그제조방법
KR100586245B1 (ko) 액정 표시 장치 제조 방법
JP3133676B2 (ja) 液晶表示装置
KR100235594B1 (ko) 액정 표시 장치의 구조 및 그 액정 표시 장치의 제조 방법
US7006166B2 (en) Liquid crystal display having a member for preventing electrical shorting
KR100737642B1 (ko) 프린지 필드 스위칭 액정표시장치 및 그 제조방법
JP3719844B2 (ja) 液晶表示素子
JP3545879B2 (ja) 表示素子の製造方法
KR20050096306A (ko) 액정 표시 장치용 어레이 기판 및 그 제조 방법
KR100252307B1 (ko) 액정 표시 장치 제조 방법 및 그 방법에 의한 액정 표시 장치의 구조
JP4863667B2 (ja) 液晶表示装置とその製造方法
GB2347267A (en) A liquid crystal display contact pad

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040610

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071105

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20080205

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20080208

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080218

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080428

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080728

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080910

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20081003

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111010

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121010

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121010

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131010

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term