KR19990070487A - 액정 표시 장치 제조 방법 및 그 제조 방법에 의한 액정 표시 장치 - Google Patents

액정 표시 장치 제조 방법 및 그 제조 방법에 의한 액정 표시 장치 Download PDF

Info

Publication number
KR19990070487A
KR19990070487A KR1019980005363A KR19980005363A KR19990070487A KR 19990070487 A KR19990070487 A KR 19990070487A KR 1019980005363 A KR1019980005363 A KR 1019980005363A KR 19980005363 A KR19980005363 A KR 19980005363A KR 19990070487 A KR19990070487 A KR 19990070487A
Authority
KR
South Korea
Prior art keywords
gate
contact hole
metal layer
source
pad
Prior art date
Application number
KR1019980005363A
Other languages
English (en)
Other versions
KR100276442B1 (ko
Inventor
홍찬희
임병호
김종우
김혜영
Original Assignee
구자홍
엘지산전 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구자홍, 엘지산전 주식회사 filed Critical 구자홍
Priority to KR1019980005363A priority Critical patent/KR100276442B1/ko
Priority to US09/145,448 priority patent/US6172733B1/en
Priority to JP03347799A priority patent/JP4199357B2/ja
Priority to GB9903232A priority patent/GB2334619B/en
Priority to GB0007899A priority patent/GB2347267B/en
Priority to DE19906815A priority patent/DE19906815B4/de
Priority to FR9902103A priority patent/FR2775386B1/fr
Publication of KR19990070487A publication Critical patent/KR19990070487A/ko
Application granted granted Critical
Publication of KR100276442B1 publication Critical patent/KR100276442B1/ko

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136204—Arrangements to prevent high voltage or static electricity failures
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/13629—Multilayer wirings

Abstract

본 발명은 액정 표시 장치를 제조하는데 있어서 사용하는 마스크 수를 줄여 제조하는 방법 및 그 방법에 의한 액정 표시 장치의 구조에 관련된 것이다. 본 발명에서는 게이트 물질에 알루미늄과 알루미늄을 덮는 몰리브덴, 탄탈, 텅스텐 혹은 안티몬을 연속 증착하고, 단일 마스크로 패턴하였다. 그리고, 정전기 단락 배선의 절단 공정을 보호막 패턴 공정과 그에 이은 세정 공정에서 수행하였다. 그럼으로써, 본 발명에 의한 액정 표시 장치는 기판 위에 제1 콘택홀을 갖는 제1금속층과, 상기 제1금속층을 덮으며 상기 제1콘택홀보다 작은 크기의 제2콘택홀을 갖는 제2금속층과 상기 제2금속층을 덮으며 상기 제2콘택 홀 보다 큰 크기의 제3콘택 홀을 갖는 절연층과 그리고, 상기 제3콘택 홀을 통하여 노출된 제2금속층과 접촉하며 절연층 위에 형성된 도전층을 포함하는 패드 부를 포함한다.

Description

액정 표시 장치 제조 방법 및 그 제조 방법에 의한 액정 표시 장치.
본 발명은 박막 트랜지스터(혹은 Thin Film Transitor : TFT)를 포함하는 액정 표시 장치(혹은 Liquid Crystal Display : LCD)의 제조 방법 및 그 구조에 관련된 것이다. 특히, 본 발명은 액정 표시 장치를 제조하는데 있어서 사용하는 마스크 수를 줄여 제조하는 방법 및 그 방법에 의한 액정 표시 장치의 구조에 관련된 것이다.
화상 정보를 화면에 나타내는 화면 표시 장치들 중에서 브라운관 표시 장치(혹은 Cathode Ray Tube(CRT))가 지금까지 가장 많이 사용되어 왔는데 이것은 표시면적에 비해 부피가 크고 무겁기 때문에 사용하는데 많은 불편함이 따랐다. 그러므로, 표시 면적이 크더라도 그 두께가 얇아서 어느 장소에서든지 쉽게 사용할 수 있는 박막형 평판 표시 장치가 개발되었고, 점점 브라운관 표시 장치를 대체하고 있다. 특히, 액정 표시 장치(혹은 LCD(Liquid Crystal Display))는 표시 해상도가 다른 평판 장치보다 뛰어나고, 동화상을 구현할 때 그 품질이 브라운관의 것에 비할 만큼 반응 속도가 빠르기 때문에 가장 활발한 개발 연구가 이루어지고 있는 제품이다.
액정 표시 장치의 구동 원리는 액정의 광학적 이방성과 분극 성질을 이용한 것이다. 구조가 가늘고 길기 때문에 분자 배열에 방향성과 분극성을 갖고 있는 액정 분자들에 인위적으로 전자기장을 인가하여 분자 배열 방향을 조절할 수 있다. 따라서, 배향 방향을 임으로 조절하면 액정의 광학적 이방성에 의하여 액정 분자의 배열 방향에 따라 빛을 투과 혹은 차단시킬 수 있게 되어 화면 표시 장치로 응용하게 된 것이다. 현재에는 박막 트랜지스터(혹은 TFT(Thin Film Transistor))와 그것에 연결된 화소 전극이 행렬 방식으로 배열된 능동 매트릭스 액정 표시 장치가 뛰어나 화질과 자연 색상을 제공하기 때문에 가장 주목받고 있는 제품이다. 일반적인 액정 표시 장치를 구성하는 기본 부품인 액정 패널의 구조를 자세히 살펴보면 다음과 같다. 도 1은 액정 패널의 일반적인 구조를 나타내는 사시도이다.
액정 패널은 여러 가지 소자들이 설치된 두 개의 패널(3, 5) 들이 대향하여 붙어 있고, 그 사이에 액정 층(도면에 나타나지 않음)이 끼워진 형태를 갖고 있다. 액정 표시 장치의 한쪽 패널에는 색상을 구현하는 소자들이 구성되어 있다. 이를 흔히 칼라 필터 패널(3)이라고 부른다. 칼라 필터 패널(3)은 제1투명 기판(81)위에 행렬 배열 방식으로 설계된 화소의 위치를 따라 빨강(R), 초록(G), 파랑(B)의 칼라 필터(7)가 순차적으로 배열되어 있다. 이들 칼라 필터(7) 사이에는 아주 가는 그물 모양의 블랙 매트릭스(9)가 형성되어 있다. 익서은 각 색상 사이에서 혼합 색이 나타나는 것을 방지한다. 그리고, 칼라 필터(7)를 덮는 공통 전극(85)이 형성되어 있다. 공통 전극(85)은 액정(87)에 인가하는 전기장을 형성하는 한쪽 전극 역할을 한다.
액정 표시 장치의 다른 쪽 패널에는 액정을 구동하기 위한 전기장을 발생시키는 스위치 소자 및 배선들이 형성되어 있다. 이를 흔히 액티브 패널(5)이라고 부른다. 액티브 패널(5)은 제2투명 기판(83) 위에 행렬 방식으로 설계된 화소의 위치를 따라 화소 전극(41)이 형성되어 있다. 화소 전극(41)은 상기 칼라 필터 패널(3)에 형성된 공통 전극(85)과 마주보며 액정(61)에 인가되는 전기장을 형성하는 다른 쪽 전극 역할을 한다. 화소 전극(41)들의 수평 배열 방향을 따라 신호 배선(13)이 형성되어 있고, 수직 배열 방향을 따라서는 데이터 배선(23)이 형성되어 있다. 여기에서, 액티브 매트릭스 액정 표시 장치의 경우, 화소 전극(41)의 한쪽 구석에는 화소 전극(41)에 전기장 신호를 인가하는 스위치 소자인 박막 트랜지스터(89)가 형성되어 있다. 액티브 매트릭스 액정 표시 장치의 경우에, 박막 트랜지스터(89)의 게이트 전극(11)은 상기 신호 배선(13)에 연결되어 있고(따라서, 신호 배선을 게이트 배선이라 부르기도 한다), 소스 전극(21)은 상기 데이터 배선(23)에 연결되어 있다(따라서 데이터 배선을 소스 배선이라 부르기도 한다). 그리고, 박막 트랜지스터(89)의 드레인 전극(31)은 상기 화소 전극(41)에 연결되어 있다. 박막 트랜지스터(89)에서 소스 전극(21)과 드레인 전극(31) 사이에는 반도체 층(33)이 형성되어 있고, 소스 전극(21)과 반도체 층(33) 그리고, 드레인 전극(31)과 반도체 층(33)은 각각 오믹 접촉을 이루고 있다. 그리고, 게이트 배선(13)과 소스배선(23)의 끝단에는 외부에서 인가되는 신호를 받아들이는 종단 단자(혹은 Terminal)인 게이트 패드(15)와 소스 패드(25)가 각각 형성되어 있다. 또한, 상기 게이트 패드(15)와 소스 패드(25) 위에는 게이트 패드 단자(57)와 소스 패드 단자(67)가 각각 더 형성되어 있다.
게이트 패드(15)에 인가되는 외부의 전기적 신호가 게이트 배선(13)을 따라 게이트 전극(11)에 인가되면 소스 패드(25)에 인가되는 화상 정보가 소스 배선(23)을 따라 소스 전극(21)에 인가되어 드레인 전극(31)에 도통된다. 반면에, 게이트 배선(13에 신호가 인가되지 않는 경우에는 소스 전극(21)과 드레인 전극(31)이 단절된다. 그러므로, 게이트 전극(11)의 신호를 조절함에 따라 드레인 전극(31)에 데이터 신호의 인가 여부를 결정할 수 있다. 따라서, 드레인 전극(31)에 연결된 화소전극(41)에 데이터 신호를 인위적으로 전달할 수 있게 된다. 즉, 박막 트랜지스터(89)는 화소 전극을 구동하는 스위치 역할을 한다. 게이트 배선(13)등이 형성된 층과 소스 배선(23)등이 형성된 층 사이에는 전기적 절연을 위해 게이트 절연막(17)이 형성되어 있고, 소스 배선(23) 등이 형성된 층위에도 소자 보호를 위한 보호막(37)이 형성되어 있다.
이렇게 만들어진 두 개의 패널(칼라 필터 패널(3)과 액티브 패널(5))이 일정간격(이 간격 셀 갭(Cell Gap)이라 부른다)을 두고 대향하여 부착되고, 그 사이에 액정 물질이 채워진다. 상기 두 개의 패널(3, 5) 사이의 셀 갭을 일정하게 유지하고 상기 액정 물질이 밖으로 새어나지 않도록 하기 위해 상기 두 기판의 가장 자리 부분을 에폭시와 같은 실(seal) 재로 봉합한다. 그리하여 액정 표시 장치의 주요 부분인 액정 패널이 완성된다.
액정 표시 장치를 구성하는 액정 패널을 제조하는 공정은 매우 복잡한 여러가지 공정 단계들이 복합적으로 이루어져 있다. 특히, 박막 트랜지스터가 형성되는 액티브 패널을 제조하는데는 여러 번의 마스크 공정들을 거쳐야 한다. 완제품의 성능은 이런 복잡한 제조 공정에서 결정되는데, 가급적이면 공정이 간단할수록 불량이 발생할 확률은 줄어든다. 액티브 패널에는 액정 표시 장치의 성능을 좌우하는 주요한 소자들이 많이 형성되는 관계로 이것을 제조하는 공정을 단순화하는 것이 좋은 제품을 만들어 내는데 주요한 역할을 한다. 일반적으로 제조공정은 만들고자 하는 각 소자에 어떤 물질을 사용하는가 혹은 어떤 사양에 맞추어 설계하는가에 따라 그리고, 제조 공정 상에 발생하는 정전기와 같은 문제점들을 어떤 방법으로 해결할 것인가에 따라 결정되는 경우가 많다.
예를 들어, 과거 소형 액정 모니터의 경우에는 별로 문제시되지 않았지만 12인치 이상의 컴퓨터 모니터용 액정 표시 장치와 같은 대면적 액정 표시 장치의 경우에는 게이트 배선에 사용하는 재질의 고유 저항 값이 화질의 우수성을 결정하는 중요한 요소가 된다. 즉, 소면적 액정 표시 장치에서는 탄탈, 텅스텐, 몰리브덴 등과 같이 박막의 표면 안전성이 좋은 금속으로 게이트 물질(게이트 배선, 게이트 전극 그리고, 게이트 패드 등)로 사용하였으나, 대면적의 경우에는 알루미늄과 같이 저항이 낮은 금속을 사용하는 것이 바람직하다.
그러나, 알루미늄 혹은 알루미늄 합금을 게이트 물질로 사용하는데 에는 많은 문제점이 있다. 그중 대표적인 것이 알루미늄 표면에서 발생하는 힐락(Hillock)이다. 즉, 알루미늄 증착 후 표면에 미세한 알루미늄 입자가 있을 경우 제조 공정상 고온 상태에 놓이는 경우에 상기 입자가 점점 크게 성장하여 절연막을 파괴하여 불량을 발생시킬 수 있다. 또한, 알루미늄을 게이트 물질로 사용할 경우 게이트 물질과 ITO가 접촉하여 형성되는 소자 부분에서 접촉 저항이 높아지는 문제가 발생한다. 즉, 알루미늄 표면에 ITO를 증착시킬 경우 그 사이에 산화 알루미늄 막(Al2O3)이 형성되어 계면 접촉 저항이 커짐에 따라 게이트 물질에 전기 신호가 전달되는데 지연되는 문제가 발생한다.
따라서, 종래에는 알루미늄 막의 표면을 양극 산화하여 표면 안정도를 높이는 방법이 제시되었다. 그리고, 외부와 전기적 접촉을 하는 부분은 양극 산화를 하지 않고, 크롬과 같은 금속으로 중간 전극을 형성하여 ITO와의 접촉 저항을 줄였다. 이러한 제조 공정에 사용하는 마스크 수는 최소 8개가 필요하다. 양극산화를 하여 액정 표시 장치를 제조하는 방법을 평면도인 도 2와, 도 2의 절단선 III-III으로 자른 단면으로 제조 과정을 나타내는 공정도인 3a-3h를 참조로 살펴보면 다음과 같다.
투명 유리 기판(1)위에 알루미늄을 증착하고, 제1마스크를 사용하여 게이트 배선(13), 게이트 패드(15), 게이트 전극(11), 단락 배선(19) 그리고, 소스 단락 연결 단자(27)들을 형성한다. 여기서 단락 배선(19)은 게이트 패드(15)들을 모두 연결하며 기판(1)의 가장자리에 둘러친 형태를 갖는다. 그럼으로써 게이트 물질들(게이트 전극, 게이트 패드, 게이트 배선, 단락 배선, 소스 단락 연결 단자)이 모두 등전위를 갖게되어 제조 공정 중에 발생하는 정전기에 의한 단선이나 절연 파괴를 방지할 수 있다. 그리고, 소스 단락 연결 단자(27)는 나중에 형성된 소스 패드와 연결되는 부분이다. 소스 단락 연결 단자(27)는 소스 배선이 형성될 때 정전기를 방지하기 위해 단락 배선(19)를 통해 서로 등전위를 갖도록 하여 준다(도 2, 도 3a).
상기 기판(1) 위에 형성된 게이트 물질의 표면에 힐락이 형성되는 것을 방지하기 위해 양극산화를 한다. 양극 산화시에 나중에 다른 도전 층과 전기적 접촉을 해야하는 부분은 양극산화가 되면 전기 신호를 주고 받을 수 없게 되므로 포토 레지스트를 이용하여 선택적으로 양극산화를 한다. 이 때, 제2마스크를 사용하여 포토 레지스트를 패턴하여 양극 산화할 부분만을 노출 시킨 후, 양극 산화 공정을 진행한다. 여기서는 게이트 패드 부분과 단락 배선 중 소스 패드와 접촉될 부분에는 양극 산화되지 않도록 포토 레지스트로 방지막을 형성하여 양극 산화를 한다. 그 결과, 도 3b와 같이 알루미늄 층 표면 일부에 양극 산화막(91)이 형성된다.
상기 게이트 물질이 형성된 기판 전면에 질화 실리콘(SiNx)이나 산화 실리콘(SiOx)과 같은 절연 물질을 증착하여 게이트 절연막(17)을 형성한다. 그리고, 순수 아몰퍼스 실리콘과 같은 진성 반도체 물질과, 불순물이 첨가된 아몰퍼스 실리콘과 같은 불순물 반도체 물질을 연속적으로 증착한다. 제3마스크를 사용하여 진성 반도체 물질과 불순물 반도체 물질을 패턴하여 반도체 층(33)과 불순물 반도체 층(35)을 형성한다(도 2, 도 3c).
상기 게이트 절연막(17) 중에서 양극 산화되지 않은 게이트 물질 즉, 게이트 패드(15)와 소스 단락 연결 단자(27)를 덮는 부분을 제4마스크로 패턴하여 제거한다. 그러면, 게이트 패드(15)와 소스 단락 연결 단자(27)가 노출된다(도 3d).
게이트 절연막(17)이 형성된 기판 전면에 크롬이나 크롬 합금을 증착하고, 제5마스크로 패턴하여 소스 배선(23), 소스 전극(21), 소스 패드(25), 드레인 전극(31) 그리고, 게이트 패드 중간 전극(53)을 형성한다. 소스 패드(25)는 상기 게이트 절연막(17)에 노출된 소스 단락 연결 단자(27)와 완전히 접촉한다. 그럼으로써, 모든 소스 배선(23)들은 단락 배선(19)에 연결되어 등전위 상태를 이룬다. 게이트 패드 중간 전극(53)은 게이트 절연막(17)에 노출된 게이트 패드(15)와 완전히 접촉한다(도 2, 도 3e).
상기 소스 물질(소스 전극, 드레인 전극, 소스 배선, 소스 패드 그리고, 게이트 패드 중간 전극)들이 형성된 기판 전면에 산화 실리콘(SiOx) 혹은 질화 실리콘(SiNx)과 같은 절연 물질을 증착하여 보호막(37)을 형성한다. 그리고, 제6마스크로 상기 보호막(37)을 패턴하여 게이트 패드 중간 전극(53), 소스 패드(25) 그리고, 드레인 전극(31) 등을 노출시킨다(도 3f).
현재 상태는 모든 게이트 패드(15)와 소스 패드(25)가 단락 배선(19)에 모두 연결된 상태이다. 그러므로, 제조 공정 중에 같은 전위를 가짐으로써 정전기에 의한 단선이나 절연 파괴와 같은 문제점을 방지할 수 있었다. 그러나, 최종 제품에서는 이 모든 배선들이 연결되어 있으면 안된다. 그러므로 이들을 모두 독립적으로 분리시켜야 한다. 그러기 위해서는 단락 배선(19)이 형성된 유리 기판(1) 부분을 잘라 버리면 된다. 그 전에, 모든 배선이 완성된 후 근접한 배선끼리 단락되지 않았는지 혹은, 단선되지는 않았는지 검사하는 단계가 필요하다. 일반적으로 홀수 번째 배선과 짝수 번째 배선으로 나누어 연결한 후 전기적 신호를 인가하여 검사하는 방법을 흔히 사용한다. 그러기 위해 현재 단락 배선(19)으로 연결된 상태에서, 홀수 번째 짝수 번째 배선으로 연결을 나눌 필요가 있다. 예를 들어, 도 2에 사각형으로 나타낸 부분과 같은 곳을 제거한다. 즉, 단락 배선의 네 모서리 부분을 제거하여 단락 배선을 상, 하, 좌, 우로 나눈다. 그리고, 좌측 단락 배선에 연결된 짝수 번째 게이트 배선의 연결 부분을 끊고, 우측 단락 배선에 연결된 홀수 번째 게이트 배선의 연결 부분을 끊는다. 그러면, 홀수 번째 배선과 짝수 번째 배선으로 구분된다. 소스 배선도 마찬가지 방법으로 분리한다. 이 때, 역시 끊고자하는 연결부분인 단락 배선 절단부(93)를 제7마스크를 이용하여 식각법으로 제거한다(도 2, 도 3g).
마지막으로, ITO(Indium Tin Oxide)와 같은 투명 도전 물질을 상기 보호막(37) 위에 증착하고, 제8마스크로 패턴하여 게이트 패드 중간 전극(53)에 연결된 게이트 패드 단자(57)와, 소스 패드(25)에 연결된 소스 패드 단자(67) 그리고, 드레인 전극(31)에 연결된 화소 전극(41)들을 형성한다(도 2, 도 3h).
이로써, 알루미늄을 게이트 물질의 재료로 사용하고, 알루미늄 표면의 힐락 문제를 해결할 수 있었다. 또한, 게이트 패드와 ITO 사이에 크롬을 삽입하여 알루미늄과 ITO 사이의 접촉 문제도 해결하였다. 그러나, 양극 산화를 위해 그리고, 제조 공정상 발생하는 정전기를 방지하기 위해 연결된 부분들을 제거하는 공정이 필요하였다. 결국, 알루미늄 막을 양극 산화하여 액티브 패널의 제조하는 데에는 8번의 마스크 공정이 필요하였다. 그러나, 액정 표시 장치에 사용되는 액티브 패널을 제조하는데 있어서 사용하는 마스크 공정에 세정, 증착, 베이킹, 식각등 여러 공정을 수반하고 있다. 따라서, 마스크 공정 한번만 단축하여도, 제조 시간은 상당히 많이 줄어들고, 생산 수율을 상당히 향상시킬 수 있다.
본 발명의 목적은 박막 트랜지스터를 포함하는 액정 표시 장치를 제조하는데 있어서, 알루미늄과 같이 저 저항 금속을 게이트 물질로 사용하여 제조하는 방법을 제공하는데 있다. 본 발명의 다른 목적은 상기 알루미늄을 게이트 물질로 사용하는 액정 표시 장치를 제조하는데 있어서, 알루미늄 표면에 힐락이 발생하는 것을 방지하는 방법을 제공하는데 있다. 본 발명의 또 다른 목적은 알루미늄을 게이트 물질로 사용하는 액정 표시 장치를 제조하는데 있어서, 사용하는 마스크 공정 수를 단축하는 방법을 제공하는데 있다.
본 발명에서는 저 저항 금속인 알루미늄과 고융점 물질인 몰리브덴, 탄탈, 텅스텐, 안티몬과 같은 금속을 연속으로 증착시키고, 동일 마스크로 패턴하여 게이트 물질을 형성함으로써, 알루미늄 표면에 힐락 발생을 억제하고, 제조 공정에 사용하는 마스크 수를 감소시켰다. 알루미늄과 고융점 금속 물질을 연속 증착하고, 동시에 패턴하여 게이트 물질을 형성하는 방법에 대하여서는 본 출원인이 한국 특허청에 특허 출원한 바 있다(출원번호 97-07010). 위 출원중인 발명에서는 제1금속층과 제2금속층을 연속 증착하여 형성하고, 동일 마스크를 사용하여 제2금속과 제1금속을 습식 식각법으로 패턴하였다. 따라서, 제1금속층의 폭이 그 위에 형성된 제2금속층의 폭이 좁게 형성된다. 이 때, 제1금속층의 폭과 제2금속층의 폭 사이의 차이는 힐락 발생을 억제하는 기능을 충분히 하기 위해 1~4㎛ 정도 범위가 되도록 형성하였다. 본 발명에서는 상기 이중 금속으로 이루어진 게이트 물질을 포함하는 박막 트랜지스터를 형성하는 방법을 토대로 하여 액정 표시 장치를 5개의 마스크 공정으로 제조하는 방법 및 그 방법에 의한 액정 표시 장치의 구조를 제공한다.
제1도는 일반적인 액정 표시 장치를 나타내는 사시도이다.
제2도는 종래의 방법으로 제조한 액정 표시 장치의 액티브 패널을 나타내는 평면도이다.
제3a-3h도는 액정 표시 장치의 액티브 패널을 제조하는 종래의 제조 방법을 나타내는 공정 단면도들이다.
제4도는 본 발명의 첫 번째 실시 예에 의한 방법으로 제조한 액정 표시 장치의 액티브 패널을 나타내는 평면도이다.
제5a-5e도는 본 발명의 첫 번째 실시 예에 의한 액정 표시 장치의 액티브 패널을 제조하는 방법을 나타내는 공정 단면도들이다.
제6도는 본 발명의 두 번째 실시 예에 의한 방법으로 제조한 액정 표시 장치의 액티브 패널을 나타내는 평면도이다.
제7a-7e는 본 발명의 두 번째 실시 예에 의한 액정 표시 장치의 액티브 패널을 제조하는 방법을 나타내는 공정 단면도들이다.
제8a-8c도는 본 발명에 의한 액티브 패널에서 게이트 패드 부분에 형성되는 게이트 콘택 홀의 다양한 형상을 나타내는 평면도면들이다.
제9a-9c도는 본 발명에 의한 액티브 패널에서 게이트 패드와 게이트 콘택 홀의 형태를 나타내는 확대 단면도들이다.
* 도면의 주요부분에 대한 부호의 설명
1, 101 : 기판 3 : 칼라 필터 패널
5 : 액티브 패널 7 : 칼라 필터
9 : 블랙 매트릭스 11, 111 : 게이트 전극
13, 113 : 게이트 배선 15, 115 : 게이트 패드
17, 117 : 게이트 절연막 19 : 단락 배선
21, 121 : 소스 전극 23, 123 : 소스 배선
25, 125 : 소스 패드 27 : 소스 단락 연결 단자
31, 131 : 드레인 전극 33, 133 : 반도체 층
35, 135 : 불순물 반도체 층 37, 137 : 보호막
41, 141 : 화소전극 51, 151 : 게이트 콘택 홀
53 : 게이트 패드 중간 전극 57, 157 : 게이트 패드 단자
61, 161 : 소스 콘택 홀 67, 167 : 소스 패드 단자
71, 171 : 드레인 콘택 홀 81 : 제1투명 기판
82 : 제2투명 기판 85 : 공통전극
89 : 박막 트랜지스터 91 : 양극 산화막
93 : 단락 배선 절단부 119 : 게이트 단락 배선
119a : 제1게이트 단락 배선 119b : 제2게이트 단락 배선
129 : 소스 단락 배선 129a : 제1소스 단락 배선
129b : 제2소스 단락 배선 181 : 게이트 단락 콘택 홀
191 : 소스 단락 콘택 홀 193 : 단락 배선 절단 홀
211 : 제1금속층 213 : 제2금속층
이상과 같은 발명의 목적을 달성하기 위해 본 발명에서는 제1금속 물질과 제2금속 물질을 연속 증착하고 동일 마스크로 패턴하여 게이트 배선, 게이트 전극, 게이트 패드 그리고, 단락 배선을 형성하는 단계와, 상기 게이트 물질이 형성된 기판 위에 제1절연 물질과, 순수 반도체 물질 그리고, 불순물이 첨가된 반도체 물질을 연속 증착하고, 상기 순수 반도체 물질과 불순물 반도체 물질을 패턴하여 게이트 절연막 위에 반도체 층과 불순물 반도체 층을 형성하는 단계와, 상기 불순물 반도체 층이 형성된 기판 위에 제3금속을 증착하고 패턴하여 소스 배선, 소스 전극, 드레인 전극 그리고, 소스 패드를 형성하는 단계와, 상기 소스 물질이 형성된 기판 위에 제2절연 물질을 증착하고 패턴하여 게이트 패드와 소스 패드 그리고, 드레인 전극의 일부를 노출하는 절연막을 형성하고, 상기 단락 배선과 불필요하게 연결된 부분을 절단하는 단계와, 상기 보호막 위에 투명 도전 물질로 화소전극, 게이트 패드 단자 그리고, 소스 패드 단자를 형성하는 단게를 포함한다. 다음 실시 예들을 통하여 본 발명을 더욱 자세히 이해할 수 있도록 설명한다.
[실시예 1]
이해를 돕기 위해 본 발명에 의한 액티브 기판의 평면도를 나타내는 도 4와 도 4의 절단선 V-V로 자른 단면으로 나타낸 공정 단면도인 도 5a-5e들을 참조하여 설명한다.
투명 유리 기판(101) 위에 알루미늄(Al) 혹은, 알루미늄 합금과 같은 금속을 증착하여 제1금속층(211)을 형성한다. 그리고, 이어서, 몰리브덴(Mo), 탄탈(Ta), 텅스텐(W) 혹은 안티몬(Sb)과 같은 고융점을 갖는 금속을 연속 증착하여 제2금속층(213)을 형성한다. 상기 이중 금속층(211, 213)을 제1마스크로 식각하여 게이트 배선(113), 게이트 전극(111), 게이트 패드(115), 그리고, 게이트 단락 배선(119)을 형성한다. 이 때, 제2금속층(213)과 제1금속층(211)을 습식 식각법으로 패턴하여 제1금속층(211)보다 폭이 좁은 제2금속층(213)이 적층된 게이트 물질(게이트 배선, 게이트 전극, 게이트 패드 그리고, 게이트 단락배선)들을 형성한다. 기판(101)의 가로 방향으로 진행하는 게이트 배선(113) 여러 개가 열 방향으로 나열되어 있다. 게이트 전극(111)은 게이트 배선(113)에서 분기되어 설계된 화소의 구석에 형성된다. 게이트 배선(113) 의 끝 부분에는 게이트 패드(115)가 형성되어 있다. 그리고, 복수개의 게이트 패드(115)들은 모두 게이트 단락 배선(119)에 연결되어 등전위 상태로 됨으로써 정전기에 의한 단선이나 절연막 파괴 등을 방지할 수 있다(도 4, 도 5a).
상기 제1(211), 제2금속층(213)으로 만들어진 상기 게이트 물질들이 형성된 기판(101)위에 질화 실리콘(SiNx) 혹은 산화 실리콘(SiOx)과 같은 무기 절연 물질을 증착하거나, 경우에 따라서는 BCB(BenzoCycloButene) 혹은 아크릴(Acryl)계 수지와 같은 유기 절연 물질을 도포하여 게이트 절연막(117)을 형성한다. 이어서, 순수 아몰퍼스 실리콘과 같은 진성 반도체 물질과 불순물이 첨가된 아몰퍼스 실리콘과 같은 불순물 반도체 물질을 연속으로 증착하고, 제2마스크 공정으로 패턴하여 반도체 층(133)과 불순물 반도체 층(135)을 형성한다. 반도체 층(133)은 게이트 절연막(117) 위의 게이트 전극(111) 부분에 형성된다(도 4, 도 5b).
상기 불순물 반도체 층(135)이 형성된 기판(101)위에 크롬(Cr) 혹은 크롬 합금과 같은 금속을 증착하고, 제3마스크 공정으로 패턴하여 소스 배선(123), 소스 전극(121) 드레인 전극(131), 소스 패드(125) 그리고, 소스 단락 배선(129) 등을 형성한다. 게이트 절연막(117) 위에서 게이트 배선(113)과 직교하며 세로 방향으로 진행하는 소스 배선(123)에서 여러 개가 행 방향으로 배열되어 있다. 불순물 반도체 층(135)의 한쪽 변에 소스 배선(123)에서 분기된 소스 전극(121)이 접촉되어 있다. 불순물 반도체 층(135)의 다른 쪽 변에는 소스 전극(121)과 마주보는 드레인 전극(131)이 접촉되어 있다. 소스 배선(123)의 끝 부분에는 소스 패드(125)가 형성되어 있다. 그리고, 소스 패드(125)들은 소스 단락 배선(129)에 서로 연결되어 있다. 이때, 기판의 윗변에는 홀수 번째 소스 패드(125)들을 연결하는 소스 단락 배선(129)을, 기판의 아랫 변에는 짝수 번째 소스 패드(125)들을 연결하는 제2소스 단락 배선(도면에 도시되지 않음)을 따로 형성할 수 있다. 도 4에는 기판의 한쪽 구석 부분만 나타내었으므로, 홀수 번째 소스 패드(125)들은 소스 단락 배선(129)에 연결되어 있고, 짝수 번째 소스 패드(125)들은 소스 단락 배선(129)에 연결되지 않은 것으로 나타나있다. 이로써, 모든 소스 배선(123)들이 서로 연결되어 있음으로써 공정 중에 발생하는 정전기로 인하여 배선이 끊어지는 문제가 일어나지 않는다(도 4, 도 5c).
상기 소스 물질(소스 배선, 소스 전극, 드레인 전극, 소스 패드 그리고, 소스 단락 배선)등이 형성된 기판 위에 질화 실리콘(SiNx) 혹은 산화 실리콘(SiOx)과 같은 무기 절연 물질을 증착하거나, 경우에 따라서는 BCB(BenzoCycloButene) 혹은 아크릴(Acryl)계 수지와 같은 유기 절연 물질을 도포하여 보호막(137)을 형성한다. 제4마스크 공정으로, 상기 소스 패드(125)와 상기 드레인 전극(131)을 덮는 보호막(137)의 일부를 제거하여 소스 콘택 홀(161)과 드레인 콘택 홀(171)을 형성한다. 그리고, 게이트 패드(115) 그리고, 게이트 단락 배선(119) 중 홀수 번째 게이트 패드와 연결된 부분을 덮는 보호막(137)과 게이트 절연막(117)의 일부를 제거하여 게이트 콘택 홀(151)과 단락 배선 절단 홀(193)을 형성한다. 여기서 단락 배선 절단홀(193)등을 통해 노출된 게이트 물질은 제거되어야 바람직한 부분이다. 즉, 게이트 단락 배선(119)에 모두 연결된 게이트 패드(115) 중 홀수 혹은 짝수 번째의 연결 부분을 끊음으로써 홀수 번째 게이트 배선과 짝수 번째 게이트 배선을 분리한다. 도 4는 기판의 왼쪽 변을 나타낸 것으로 게이트 단락 배선에 홀수 번째 게이트 패드들이 연결되고 짝수 번째 게이트 패드들은 연결이 끊어진다. 반면에 도면에 나타나지는 않았지만, 기판의 오른쪽 변에서는 게이트 단락 배선 홀수 번째 게이트 패드들의 연결이 끊어지고, 짝수 번째 게이트 패드들만 연결된다.
그러기 위해서 종래와 다르게 본 발명에서는 별도의 제거 공정을 포함하지 않고 다음과 같은 방법을 제공한다. 현재 게이트 물질은 알루미늄을 포함하는 제1금속층(211)과 그 위에 몰리브덴, 텅스텐, 탄탈 혹은 안티몬과 같은 고융점 금속을 포함하는 제2금속층(213)이 적층되어 있다. 우선 제2금속층(213)은 보호막(137)과 게이트 절연막(117)을 제거하는 건식 식각에서 함께 제거할 수 있다. 이는 제2금속층(213)을 형성하는 몰리브덴, 텅스텐, 탄탈 혹은 안티몬 등은 보호막(137) 및 게이트 절연막(117)과 식각 선택비가 거의 없다는 성질을 이용한 것이다. 바꾸어 말하면, 보호막(137)과 게이트 절연막(117) 식각시 단락 배선의 절단 부분을 제거하기 용이하게 하기 위해 알루미늄 위에 보호막(137) 및 게이트 절연막(117)과 식각 선택비가 거의 유사하고, 고융점인 금속을 사용하여 알루미늄의 힐락방지에 사용한다.
남아있는 알루미늄은 다음과 같은 방법으로 제거한다. 일반적으로 식각 공정은 증착, 포토 레지스트 도포, 감광, 현상, 식각, 포토 레지스트 제거와 같은 일련의 과정을 거친다. 역시 보호막(137)과 게이트 절연막(117) 식각 공정에도 동일한 과정을 따르게 된다. 그리고, 포토 레지스트 제거 후 다음 공정으로 이전하기 전에 포토 레지스트 제거시 사용한 약액을 강풍을 조사하여 제거하고 세정하는 공정을 거친다. 일반적으로 포토레지스트 제거 약액을 거두어내고 세정 공정으로 이전하는 데 어느 정도의 시간이 소요되기 때문에 그 소요 시간동안 잔존하는 포토 레지스트 제거액이 보호막(137)표면을 오염시키는 경우가 있다. 이를 방지하기 위해 세정단계로 이전하는 기판을 반응 성이 적은 약액에 적셔서 이송하게 된다. 이 때, 보호막(137)에는 반응성이 적으나 알루미늄을 포함하는 제1금속층(211)과는 반응성이 큰 약 알칼리 성 약액을 이용한다. 그럼으로서, 노출된 제1금속층(211)이 제거된다(도 5d).
상기 보호막(137) 위에 ITO(Indium-Tin-Oxide)와 같은 투명 도전 물질을 증착하고, 제5마스크 공정으로 패턴하여 화소 전극(141) 게이트 패드 단자(157) 그리고, 소스 패드 단자(167)를 형성한다. 화소 전극(141)은 드레인 콘택 홀(171)을 통하여 노출된 드레인 전극(131)과 접촉하고 있다. 게이트 패드 단자(157)는 게이트 콘택 홀(151) 형상대로 식각된 게이트 패드(115)의 식각 단면과 접촉하고 있다. 이 때, 게이트 패드 단자(157)은 게이트 패드(115)를 이루고 있는 제2금속층(213)의 식각 단면 혹은 제1금속층(211)의 식각 단면과 접촉된다. 그리고, 소스 패드 단자(167)는 소스 콘택 홀(161)을 통하여 노출된 소스 패드(125)와 접촉하고 있다(도 4, 도 5e).
[실시예 2]
본 실시 예는 게이트 단락 배선과 소스 단락 배선을 실시예 1에서와는 다른 방법으로 형성하는 예를 보여주는 것이다. 이해를 돕기 위해 액티브 패널을 나타내는 평면도인 도 6과 도 6의 절단선 VII-VII으로 자른 단면으로 나타낸 공정 단면도인 도 7a-7e를 참조하여 설명한다. 본 실시 예에서 박막 트랜지스터가 형성되는 부분에 대하여는 실시예 1과 동일하기 때문에 단면도를 이용한 설명을 하지는 않았다.
투명 유리 기판(101) 위에 알루미늄(A1) 혹은, 알루미늄 합금과 같은 금속을 증착하여 제1금속층(211)을 형성한다. 그리고, 이어서, 몰리브덴(Mo), 탄탈(Ta), 텅스텐(W), 혹은 안티몬(Sb)과 같은 고융점을 갖는 금속을 연속 증착하여 제2금속층(213)을 형성한다. 상기 이중 금속층(211, 213)을 제1마스크로 식각하여 게이트 배선(113), 게이트 전극(111), 게이트 패드(115), 제1게이트 단락 배선(119a) 그리고, 제1소스 단락 배선(129a)을 형성한다. 이 때, 제2금속층(213)과 제1금속층(211)을 습식 식각법으로 패턴하여, 제1금속층(211) 보다 폭이 좁은 제2금속층(213)이 적층된 게이트 물질(게이트 배선, 게이트 전극, 게이트 패드, 제1게이트 단락 배선 그리고, 제1소스 단락 배선)들을 형성한다. 기판(101)의 가로 방향으로 진행하는 게이트 배선(113) 여러 개가 열 방향으로 나열되어 있다. 게이트 전극(111)은 게이트 배선(113)에서 분기되어 설계된 화소의 구석에 형성된다. 게이트 배선(113)의 끝 부분에는 게이트 패드(115)가 형성되어 있다. 그리고, 복수개의 게이트 패드(115)들은 모두 제1게이트 단락 배선(119a)에 연결되어 등전위 상태로 됨으로써 정전기에 의한 단선이나 절연막 파괴 등을 방지할 수 있다. 짝수번째 게이트 배선들은 제1게이트 단락 배선(119a)과 우회되어 연결되어 있는데 이는 홀수 번째와 짝수 번째 게이트 배선들을 나누기 쉽게하기 위함이다. 제1소스 단락 배선(129a)는 나중에 형성되는 소스 배선중 홀수 번째 소스 배선들과 연결될 것이다(도 6, 도 7a).
상기 제1(211), 제2금속층(213)으로 만들어진 상기 게이트 물질들이 형성된 기판(101) 위에 질화 실리콘(SiNx) 혹은 산화 실리콘(SiOx)과 같은 무기 절연 물질을 증착하거나, 경우에 따라서는 BCB(BenzoCycloButene) 혹은 아크릴(Acryl)계 수지와 같은 유기 절연 물질을 도포하여 게이트 절연막(117)을 형성한다. 이어서, 순수 아몰퍼스 실리콘과 같은 진성 반도체 물질과 불순물이 첨가된 아몰퍼스 실리콘과 같은 불순물 반도체 물질을 연속으로 증착하고, 제2마스크 공정으로 패턴하여 반도체 층(133)과 불순물 반도체 층(135)을 형성한다. 반도체 층(133)은 게이트 절연막(117) 위의 게이트 전극(111) 부분에 형성된다(도 6, 도 7b).
상기 불순물 반도체 층(135)이 형성된 기판(101) 위에 크롬(Cr) 혹은 크롬 합금과 같은 금속을 증착하고, 제3마스크 공정으로 패턴하여 소스 배선(123), 소스 전극(121), 드레인 전극(131), 소스 패드(125), 제2게이트 단락 배선(119b), 그리고, 제2소스 단락 배선(129b)등을 형성한다. 게이트 절연막(117) 위에서 게이트 배선(113)과 직교하며 세로 방향으로 진행하는 소스 배선(123) 여러 개가 행 방향으로 배열되어 있다. 불순물 반도체 층(도면에 나타나지 않음)의 한쪽 변에 소스 배선(123)에서 분기된 소스 전극(121)이 접촉되어 있다. 불순물 반도체 층(도면에 나타나지 않음)의 다른 쪽 변에는 소스 전극(121)과 마주보는 드레인 전극(131)이 접촉되어 있다. 소스 배선(123)의 끝 부분에는 소스 패드(125)가 형성되어 있다. 그리고, 짝수 번째 소스 패드(125)들은 제2소스 단락 배선(129b)에 서로 연결되어 있다. 짝수 번째 소스 배선(123)들이 서로 연결되어 있음으로써 공정 중에 발생하는 정전기로 인하여 배선이 끊어지는 문제가 일어나지 않는다. 현재 홀수 번째 소스 패드(125)들은 어떠한 소스 단락 배선과 연결되어 있지 않지만, 아직까지는 정전기 발생 확률이 그다지 높은 상태가 아니므로 정전기에 의한 손상은 별로 발생하지 않는다. 그리고, 제1게이트 단락 배선(119a)과 나란하게 제2게이트 단락 배선(119b)이 형성된다(도 6, 도 7c).
상기 소스 물질(소스 배선, 소스 전극, 드레인 전극, 소스 패드, 제2소스 단락 배선 그리고, 제2게이트 단락 배선)등이 형성된 기판 위에 질화 실리콘(SiNx) 혹은 산화 실리콘(SiOx)과 같은 무기 절연 물질을 증착하거나, 경우에 따라서는 BCB(BenzoCycloButene) 혹은 아크릴(Acryl)계 수지와 같은 유기 절연 물질을 도포하여 보호막(137)을 형성한다. 제4마스크 공정으로, 상기 소스 패드(125)와 상기 드레인 전극(131)을 덮는 보호막(137)의 일부를 제거하여 소스 콘택 홀(161)과 드레인 콘택 홀(171)을 형성한다. 이 때, 제2게이트 단락 배선(119b) 중 짝수번째 게이트 패드(115)의 연장선 상에 있는 부분을 덮는 보호막(137)의 일부를 제거하여 게이트 단락 콘택 홀(181)을 형성한다. 그리고, 게이트 패드(115) 그리고, 제1게이트 단락 배선(119a)과 짝수 번째 게이트 패드와 연결된 부분을 덮는 보호막(137)과 게이트 절연막(117)의 일부를 제거하여 게이트 콘택 홀(151) 그리고, 제1게이트 단락 배선(119a)과 짝수 번째 게이트 패드와 연결된 부분을 덮는 보호막(137)과 게이트 절연막(117)의 일부를 제거하여 게이트 콘택 홀(151)과 단락 배선 절단 홀(193)을 형성한다. 이 때, 홀수 번째 소스 패드(125)의 연장선 상에 있는 제1소스 단락 배선(129a)의 일부를 덮는 보호막(137)과 게이트 절연막(117)을 제거하여 소스 단락 콘택 홀(191)을 형성한다. 여기서, 단락 배선 절단 홀(193) 등을 통해 노출된 게이트 물질은 제거되어야 바람직한 부분이다. 즉, 제1게이트 단락 배선(119a)과 짝수 번째 게이트 패드(115) 연결 부분을 끊음으로써 제1게이트 단락 배선(119a)에 연결된 홀수 번째 게이트 패드들과 제2게이트 단락 배선(119b)에 연결된 짝수 번째 게이트 패드들의 연결을 절단한다.
이 때 실시예 1에서와 같은 방법으로 연결부를 절단한다. 즉, 제2금속층(213)은 보호막(137)과 게이트 절연막(117)을 제거하는 건식 식각에서 함께 제거한다. 남아있는 알루미늄 역시 실시예1에서와 같은 방법으로 제거한다. 즉, 보호막(137)과 게이트 절연막(117) 식각 공정에서 사용한 포토 레지스트 제거 후, 포토 레지스트 제거시 사용한 약액을 강풍을 조사하여 거두어내고, 세정 공정으로 이전하는 기판을 보호막(137)에는 반응성이 적으나 알루미늄을 포함하는 제1금속층(211)과는 반응성이 큰 약 알칼리성 약액을 도포한다. 그럼으로서, 단락 배선 절단홀(193) 노출된 제1금속층(211)이 제거된다. 이렇게 제1게이트 단락 배선(119a)과 짝수 번째 게이트 패드(115)들을 연결하는 우회된 연결 부분이 끊어지게 되면, 동시에 패턴된 콘택 홀들에 의해 노출된 게이트 물질들, 즉, 게이트 패드(115)와 소스 단락 콘택 홀(191)을 통하여 노출된 제1소스 단락 배선(129a)의 일부분들도 같은 형태로 식각된다(도 7d).
상기 보호막(137) 위에 ITO(Indium-Tin-Oxide)와 같은 투명 도전 물질을 증착하고, 제5마스크 공정으로 패턴하여 화소 전극(141), 게이트 패드 단자(157) 그리고, 소스 패드 단자(167)를 형성한다. 화소 전극(141)은 드레인 콘택 홀(171)을 통하여 노출된 드레인 전극(131)과 접촉하고 있다. 게이트 패드 단자(157)는 게이트 콘택 홀(151) 형상대로 식각된 게이트 패드(115)의 식각 단면과 접촉하고 있다. 이 때, 게이트 패드 단자(157)는 게이트 패드(115)를 이루고 있는 제2금속층(213)의 식각 단면 혹은 제1금속층(211)의 식각 단면과 접촉된다. 또한, 게이트 패드 단자(157)들 중 짝수 번째 게이트 패드(115)에 연결되는 것들은 게이트 단락 콘택 홀(181)을 통하여 노출된 제2게이트 단락 배선(119b)과 연결될 수 있도록 형성한다. 그리고, 소스 패드 단자(167)는 소스 콘택 홀(161)을 통하여 노출된 소스 패드(125)와 접촉하고 있다. 이 때, 홀수 번째 소스 패드(125)에 연결되는 소스 패드 단자(167)은 소스 단락 콘택 홀(191)을 형상대로 식각된 제1소스 단락 배선(129a)의 식각 단면과 접촉하게 된다. 따라서, 제1게이트 단락 배선(119a)과 제1소스 단락 배선(129a)에는 각각 홀수 번째 게이트 패드(115)와 홀수 번째 소스 패드(125)가 연결되며, 제2게이트 단락 배선(119b)과 제2소스 단락 배선(129b)에는 각각 짝수 번째 게이트 패드(115)와 짝수 번째 소스 패드(125)가 연결된다(도 6, 도 7e).
실시예 1과 실시예 2에 나타난 바와 같이, 게이트 콘택 홀(151)을 통하여 게이트 패드 단자(157)와 접촉하는 부분은 게이트 패드 콘택 홀(151) 모양의 가장 자리 부분을 따라 노출된 제2금속층(213)의 식각 단면부이다. 따라서, 게이트 패드 단자(157)와 게이트 패드(115)와의 접촉 저항은 게이트 콘택 홀(151)의 가장자리 길이에 따라 결정된다. 게이트 패드부의 접촉 저항이 높아지는 것을 방지하기 위해서는 게이트 콘택 홀(151) 모양의 가장자리 길이를 길게 하는 것이 바람직하다. 그러므로 게이트 콘택 홀(151)을 작은 구멍이 여러개 배열된 형상을 갖도록 설계하는 것이 마땅하다. 한편, 게이트 패드(115)의 가운데 부분은 외부의 전기 신호를 인가 받는 곳으로 외부의 연결 단자와 접촉하는 부분이다. 그러므로, 가운데 부분에는 콘택 홀을 형성하지 않는 것이 외부 연결 단자와 접촉을 양호하게 유지할 수 있다. 이상과 같은 사실을 바탕으로 도8a-8c에 나타난 것과 같이 직사각형 모양을 갖는 게이트 패드(115)부 양 끝단에 작은 구멍이 여러 개 배열된 형상을 갖는 게이트 콘택 홀(151)을 다양하게 설계할 수 있다.
결론적으로, 본 실시예들에서 제시하는 액정 표시 장치 제조 방법에 의하면, 게이트 물질 중 ITO로 형성되는 물질과 접촉되는 모든 곳, 즉, 게이트 패드, 홀수 번째 소스 패드 단락 배선에 연결되는 부분 그리고, 실시 예들에서는 설명을 하지는 않았지만, 칼라 필터 패널에 형성되는 공통 전극과 게이트 신호의 공통 전극을 접촉시켜주는 은접점부(Ag dot)와 같은 곳은 상기 게이트 패드부와 동일한 구조를 갖게된다. 본 발명의 제조 방법에 의해 형성된 액정 표시 장치에서, 게이트 물질과 ITO가 접촉되는 부분의 구조를 자세히 살펴 보면 다음과 같다. 대표적으로 게이트 패드 부분을 중심으로 설명한다. 게이트 패드의 평면 형상을 도 8c의 절단선 IX-IX로 잘라 게이트 패드(115)의 게이트 콘택 홀(151) 부분의 단면 모양을 자세하게 나타내는 도9a-9c들을 참조로 설명한다.
게이트 콘택 홀(151)을 형성하는 과정이 보호막(137)과 게이트 절연막(117)을 패턴하는 식각공정에서 제2금속층(213)도 함께 식각하기 때문에 보호막(137) 및 게이트 절연막(117)에 형성되는 절연막 콘택 홀(151a)의 너비(W1)와 제2금속층(213)에 형성되는 제2금속 콘택 홀(151b)의 너비(W2)는 거의 같은 값을 가질 수 있다. 또한, 제2금속 콘택 홀(151b)에 의해 제1금속층(211)이 패턴되기 때문에 역시 제1금속층(211)에 형성되는 제1금속 콘택 홀(151c)의 너비(W3)이 제2금속 콘택 홀(151b)의 너비(W2)과 거의 같은 값을 가질 수 있다. 이 경우 게이트 패드단자(157)는 제2금속층(213)과 제1금속층(211)의 식각된 측면과 접촉을 이루게 된다(도 9a)
그러나, 일반적으로 콘택 홀 형성후 도포된 레지스트를 제거하고, 보호막(137)과는 반응성이 거의 없고, 제1금속층(211)과 반응성이 있는 약액을 도포한 상태에서, 세정 과정으로 이전하기까지 상당한 시간이 필요한 경우가 많다. 따라서, 제1금속층(211)은 도 9b에 나타난 것 처럼 제2금속층(213) 밑으로 과 식각(Undercutting)된다. 따라서, 제1금속 콘택홀(153c)의 너비(W3)이 제2금속 콘택 홀(153b)의 너비(W2)보다 훨씬 크게 형성되기도 한다. 이 경우에 게이트 패드단자(157)는 제2금속층(213)의 식각된 측면과 접촉하게 된다. 비록, 게이트 패드단자(157)가 제1금속층(211)과 접촉을 하지 않더라도 게이트 패드와 게이트 패드단자 사이의 접촉 문제는 발생하지 않는다. 그것은, 제1금속층에 알루미늄을 사용하고 게이트 패드 단자(157)에 ITO를 사용하기 때문에 경우 알루미늄과 ITO 계면에 산화 알루미늄막이 형성되어 접촉 저항이 매우 높아 알루미늄과 ITO가 접촉하고 안하고는 별 영향을 미치지 않기 때문이다. 다만, 제2금속층(213)과 게이트 패드 단자(157) 사이의 접촉 저항이 높아지지 않도록 설계하는 것이 중요하다. 따라서, 절연막 콘택 홀(151a)과 제2금속 콘택 홀(151b)를 형성하는 건식 식각법에서 사용하는 플라즈마 에너지를 조절하여 절연막 콘택 홀(151a)이 경사진 식각 단면을 갖도록 조절하고, 절연막 콘택 홀(151a)의 너비(W1)가 제2금속 콘택 홀(151b) 너비(W2)보다 크게 형성하는 것이 바람직하다. 그러면, 제2금속층(213)의 노출 부분이 더 많이 확보될 수 있고, 게이트 패드 단자(157)와 접촉하는 면적을 더 넓게 확보하여 접촉 저항이 높아지는 문제를 방지할 수 있다.
본 발명은 알루미늄과 같이 고유 저항이 낮은 물질을 게이트 물질로 사용하는 액정 표시 장치를 제조하는데 있어서, 사용하는 마스크 수를 줄인 제조 방법 및 그 방법에 따른 액정 표시 장치의 구조를 제공한다. 본 발명에서는 게이트 물질에 알루미늄과 알루미늄을 덮는 몰리브덴, 탄탈, 텅스텐, 혹은 안티몬을 연속 증착하고, 하나의 마스크 공정으로 패턴하여 형성하였다. 그리고, 정전기 단락 배선의 절단 공정을 보호막 패턴 공정과 그에 이은 세정 공정에서 수행하였다. 따라서, 액정표시 장치의 액티브 패널 제조 방법은 5번의 마스크 공정만으로 제작이 가능하여 생산 수율을 향상시키고, 제조 원가 절감 및 생산 시간을 단축하는 효과를 기대할 수 있다.

Claims (19)

  1. 기판 위에 제1금속과 제2금속을 연속 증착하고, 패턴하여 제1 및 제2금속층을 갖는 게이트 배선, 게이트 전극 그리고, 게이트 패드를 형성하는 단계와; 상기 게이트 배선, 상기 게이트 전극 그리고, 상기 게이트 패드를 덮는 게이트 절연막과, 상기 게이트 절연막 위의 상기 게이트 전극 부분에 반도체 층과, 상기 반도체 층위에 불순물 반도체 층을 형성하는 단계와; 상기 불순물 반도체 층위에 제3금속으로 소스 배선, 소스 전극, 드레인 전극 그리고, 소스 패드를 형성하는 단계와; 상기 소스 배선, 상기 소스 전극, 상기 드레인 전극 그리고 상기 소스 패드위에 보호막을 형성하는 단계와; 상기 게이트 패드를 덮는 게이트 절연막 및 보호막을 패턴하여 게이트 패드를 노출하는 게이트 콘택 홀, 상기 드레인 콘택 홀을 노출하는 드레인 콘택 홀 그리고, 상기 소스 패드를 노출하는 소스 콘택 홀을 형성하고, 상기 게이트 콘택 홀에 노출된 제2금속층 및 상기 제2금속층 밑에 있는 제1금속층을 제거하는 단계와; 상기 보호막 위에 도전 물질을 증착하고 패턴하여 상기 드레인 전극에 연결된 화소 전극과, 상기 게이트 패드와 연결된 게이트 패드 단자 그리고, 상기 소스 패드와 연결된 소스 패드 단자를 형성하는 단계를 포함하는 것을 특징으로 하는 액정 표시 장치 제조 방법.
  2. 제1항에 있어서, 상기 게이트 패드를 형성하는 단계에서 상기 제1금속층과 상기 제2금속층을 포함하는 상기 게이트 패드들은 모두 연결하는 단락 배선을 더 형성하고; 상기 게이트 콘택 홀을 형성하는 단계에서 상기 단락 배선의 일부분을 노출하는 단락 배선 절단 홀을 더 형성하고, 상기 단락 배선 절단 홀을 통하여 노출된 제2금속층 및 상기 제2금속층 밑에 있는 상기 제1금속층을 제거하는 것을 특징으로 하는 액정 표시 장치 제조 방법.
  3. 제1항에 있어서, 상기 게이트 콘택 홀을 통하여 노출된 상기 제2금속층은 상기 게이트 콘택홀을 형성하는 식각과정을 계속하여 식각 측면을 노출시키고, 상기 게이트 콘택 홀을 통하여 노출된 상기 제1금속층은 상기 식각 공정후 세정 공정에서 상기 제1금속층과 반응성이 강한 약액으로 제거하는 것을 특징으로 하는 액정 표시 장치 제조 방법.
  4. 제3항에 있어서, 상기 게이트 패드 단자를 형성하는 단계에서, 상기 제2금속층의 식각 단면과 상기 게이트 패드 단자가 접촉되는 것을 특징으로 하는 액정 표시 장치 제조 방법.
  5. 제1항에 있어서, 상기 게이트 콘택 홀은 하나 이상의 작은 콘택 홀들을 배열하여 형성하는 것을 특징으로 하는 액정 표시 장치 제조 방법.
  6. 제5항에 있어서, 상기 게이트 콘택 홀들은 상기 게이트 패드의 양 끝 부분에 하나 이상이 형성되고, 상기 게이트 패드의 가운데 부분에는 상기 콘택 홀이 형성되지 않는 것을 특징으로 하는 액정 표시 장치 제조 방법.
  7. 기판 위에 제1금속과 제2금속을 연속증착하고 패턴하여 제1금속층과 제2금속층을 갖는 게이트 물질을 형성하는 단계와; 상기 게이트 물질을 덮는 절연막을 형성하는 단계와; 상기 절연막의 일부를 식각하여 상기 게이트 물질의 일부를 노출하는 콘택홀을 형성하고 상기 콘택 홀을 통하여 노출된 제2금속층 및 상기 제1금속층을 연속 제거하는 단계를 포함하는 액정 표시 장치 제조 방법.
  8. 제7항에 있어서, 상기 콘택 홀을 통하여 노출된 제2금속층은 상기 콘택 홀을 형성하는 식각 과정을 계속하여 식각 측면을 노출시키고, 상기 콘택 홀을 통하여 노출된 상기 제1금속층은 상기 식각 공정후 세정공정에서 상기 제1금속층과 반응성이 강한 약액으로 제거하는 것을 특징으로 하는 액정 표시 장치 제조 방법.
  9. 제7항에 있어서, 상기 절연막 위에 도전 물질로 상기 콘택 홀를 통하여 상기 제2금속층과 접촉하는 도전층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 액정 표시 장치 제조 방법.
  10. 제9항에 있어서, 상기 도전층을 형성하는 단계에서, 상기 제2금속층의 식각 단면과 상기 도전층이 접촉되는 것을 특징으로 하는 액정 표시 장치 제조 방법.
  11. 제7항에 있어서, 상기 콘택 홀은 하나 이상의 작은 콘택 홀들을 배열하여 형성하는 것을 특징으로 하는 액정 표시 장치 제조 방법.
  12. 제11항에 있어서, 상기 콘택 홀들은 게이트 물질의 양 끝 부분에 하나 이상이 형성되고, 상기 게이트 물질의 가운데 부분에는 상기 콘택 홀이 형성되지 않는 것을 특징으로 하는 액정 표시 장치 제조 방법.
  13. 기판과; 상기 기판 위에 형성된 제1금속층과, 상기 제1금속층상에 형성된 제2금속층과, 상기 제2금속층상에 형성된 절연층과, 상기 절연층에 형성된 제1 콘택 홀과, 상기 제1콘택홀에 상응하는 위치에 거의 같은 크기로 상기 제2금속층에 형성된 제2콘택 홀과, 상기 제2콘택 홀에 상응하는 위치에 거의 같은 크기로 상기 제1금속층에 형성된 제3콘택 홀과 그리고, 상기 제1, 상기 제2, 상기 제3콘택 홀을 통하여 상기 제2금속층의 콘택 홀 단면 측부와 접촉하도록 형성된 도전층을 포함하는 패드부를 포함하는 것을 특징으로 하는 액정 표시 장치.
  14. 제13항에 있어서, 상기 제1콘택 홀의 크기가 상기 제2콘택 홀의 크기 보다 크게 형성되어 상기 도전층이 상기 제2금속층의 표면 일부와 더 접촉하는 것을 특징으로 하는 액정 표시 장치.
  15. 제13항에 있어서, 상기 제2콘택 홀의 크기가 상기 제3콘택 홀의 크기보다 작게 형성된 것을 특징으로 하는 액정 표시 장치.
  16. 제13항에 있어서, 상기 콘택 홀은 하나 이상의 작은 콘택 홀들을 배열하여 형성하는 것을 특징으로 하는 액정 표시.
  17. 제16항에 있어서, 상기 콘택 홀들은 상기 패드의 양 끝 부분에 하나 이상이 형성되고, 상기 패드의 가운데 부분에는 콘택 홀이 형성되지 않는 것을 특징으로 하는 액정 표시 장치.
  18. 제13항 및 제17항 중 어느 한 항에 있어서, 상기 제1금속층은 알루미늄을 포함하는 것을 특징으로 하는 액정 표시 장치.
  19. 제13항 및 제17항 중 어느 한 항에 있어서, 상기 제2금속층은 몰리브덴, 탄탈, 텅스텐 그리고, 안티몬 중 적어도 어느 하나를 포함하는 것을 특징으로 하는 액정 표시 장치.
KR1019980005363A 1998-02-20 1998-02-20 액정표시장치 제조방법 및 그 제조방법에 의한 액정표시장치 KR100276442B1 (ko)

Priority Applications (7)

Application Number Priority Date Filing Date Title
KR1019980005363A KR100276442B1 (ko) 1998-02-20 1998-02-20 액정표시장치 제조방법 및 그 제조방법에 의한 액정표시장치
US09/145,448 US6172733B1 (en) 1998-02-20 1998-09-02 Liquid crystal display including conductive layer passing through multiple layers and method of manufacturing same
JP03347799A JP4199357B2 (ja) 1998-02-20 1999-02-10 液晶表示装置及びその製造方法
GB9903232A GB2334619B (en) 1998-02-20 1999-02-12 A liquid crystal display and a method of manufacturing the same
GB0007899A GB2347267B (en) 1998-02-20 1999-02-12 A liquid crystal display
DE19906815A DE19906815B4 (de) 1998-02-20 1999-02-18 Flüssigkristallanzeige und Verfahren zur Herstellung derselben
FR9902103A FR2775386B1 (fr) 1998-02-20 1999-02-19 Afficheur a cristal liquide et son procede de fabrication

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980005363A KR100276442B1 (ko) 1998-02-20 1998-02-20 액정표시장치 제조방법 및 그 제조방법에 의한 액정표시장치

Publications (2)

Publication Number Publication Date
KR19990070487A true KR19990070487A (ko) 1999-09-15
KR100276442B1 KR100276442B1 (ko) 2000-12-15

Family

ID=19533473

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980005363A KR100276442B1 (ko) 1998-02-20 1998-02-20 액정표시장치 제조방법 및 그 제조방법에 의한 액정표시장치

Country Status (6)

Country Link
US (1) US6172733B1 (ko)
JP (1) JP4199357B2 (ko)
KR (1) KR100276442B1 (ko)
DE (1) DE19906815B4 (ko)
FR (1) FR2775386B1 (ko)
GB (1) GB2334619B (ko)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010065038A (ko) * 1999-12-21 2001-07-11 구본준, 론 위라하디락사 박막트랜지스터 및 액정표시장치용 어레이기판 제조방법
KR100499570B1 (ko) * 2002-09-06 2005-07-05 엘지.필립스 엘시디 주식회사 액정표시장치의 입력배선 형성방법
KR100603336B1 (ko) * 2004-04-07 2006-07-20 삼성에스디아이 주식회사 전계 발광 디스플레이 장치 및 이의 제조 방법
KR100803177B1 (ko) * 2001-05-14 2008-02-14 삼성전자주식회사 액정표시장치용 박막 트랜지스터 및 그 제조방법
KR100812137B1 (ko) * 2001-08-22 2008-03-12 엘지.필립스 엘시디 주식회사 액정 표시 장치용 어레이 기판 및 그의 제조 방법
KR100839150B1 (ko) * 2002-02-06 2008-06-20 삼성전자주식회사 반사전극을 갖는 액정표시장치의 제조방법
KR101385244B1 (ko) * 2012-12-28 2014-04-16 엘지디스플레이 주식회사 액정표시장치용 어레이 기판 및 이의 제조 방법
US9099312B2 (en) 2013-01-11 2015-08-04 Beijing Boe Optoelectronics Technology Co., Ltd. Array substrate and manufacturing method thereof
KR20210128503A (ko) * 2009-10-16 2021-10-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치

Families Citing this family (58)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100190041B1 (ko) * 1995-12-28 1999-06-01 윤종용 액정표시장치의 제조방법
US6653216B1 (en) * 1998-06-08 2003-11-25 Casio Computer Co., Ltd. Transparent electrode forming apparatus and method of fabricating active matrix substrate
US6678017B1 (en) * 1998-06-08 2004-01-13 Casio Computer Co., Ltd. Display panel and method of fabricating the same
KR100280889B1 (ko) * 1998-06-30 2001-02-01 구본준, 론 위라하디락사 액정 표시 장치의 패드부 제조 방법 및 그 방법에 의한 액정 표시 장치
EP0981066A1 (de) * 1998-08-20 2000-02-23 Gretag Imaging Ag Lichtdichtesteuerung mittels LCD-Einrichtung
US6255130B1 (en) * 1998-11-19 2001-07-03 Samsung Electronics Co., Ltd. Thin film transistor array panel and a method for manufacturing the same
JP2001053283A (ja) 1999-08-12 2001-02-23 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
US6387600B1 (en) * 1999-08-25 2002-05-14 Micron Technology, Inc. Protective layer during lithography and etch
US6322712B1 (en) 1999-09-01 2001-11-27 Micron Technology, Inc. Buffer layer in flat panel display
KR100498630B1 (ko) * 1999-09-01 2005-07-01 엘지.필립스 엘시디 주식회사 액정표시장치
KR100582599B1 (ko) * 1999-10-25 2006-05-23 엘지.필립스 엘시디 주식회사 액정 표시장치 제조방법 및 그 제조방법에 따른 액정표시장치
US6587086B1 (en) 1999-10-26 2003-07-01 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device
KR100660811B1 (ko) * 1999-12-31 2006-12-26 엘지.필립스 엘시디 주식회사 액정 표시장치용 배선 형성방법
KR100673331B1 (ko) * 2000-02-19 2007-01-23 엘지.필립스 엘시디 주식회사 액정 표시장치 제조방법 및 그 제조방법에 따른액정표시장치
KR100364832B1 (ko) * 2000-05-18 2002-12-16 엘지.필립스 엘시디 주식회사 액정 표시장치 제조방법
US6930732B2 (en) * 2000-10-11 2005-08-16 Lg.Philips Lcd Co., Ltd. Array substrate for a liquid crystal display
KR100627649B1 (ko) * 2000-10-30 2006-09-22 엘지.필립스 엘시디 주식회사 반투과 액정 표시 장치 및 그의 제조 방법
JP4646420B2 (ja) * 2001-02-28 2011-03-09 三菱電機株式会社 薄膜トランジスタアレイ基板およびそれを用いた表示装置
KR100858297B1 (ko) * 2001-11-02 2008-09-11 삼성전자주식회사 반사-투과형 액정표시장치 및 그 제조 방법
KR100831280B1 (ko) * 2001-12-26 2008-05-22 엘지디스플레이 주식회사 액정표시장치
CN1267780C (zh) 2002-11-11 2006-08-02 Lg.飞利浦Lcd有限公司 用于液晶显示器的阵列基板及其制造方法
KR100971955B1 (ko) * 2002-11-11 2010-07-23 엘지디스플레이 주식회사 액정표시장치용 어레이기판 제조방법
KR100904270B1 (ko) 2002-12-31 2009-06-25 엘지디스플레이 주식회사 박막 트랜지스터 어레이 기판 및 그 제조 방법
JP2004221234A (ja) * 2003-01-14 2004-08-05 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
TW594337B (en) * 2003-02-14 2004-06-21 Quanta Display Inc Method of forming a liquid crystal display panel
CN1303467C (zh) * 2003-04-11 2007-03-07 广辉电子股份有限公司 液晶显示面板的制作方法
KR100538328B1 (ko) * 2003-06-20 2005-12-22 엘지.필립스 엘시디 주식회사 액정표시장치 및 그 제조방법
TWI366054B (en) * 2003-06-27 2012-06-11 Samsung Electronics Co Ltd Contact structure of conductive films and thin film transistor array panel including the same
CN1301430C (zh) * 2003-07-01 2007-02-21 统宝光电股份有限公司 液晶显示器装置
KR101001986B1 (ko) * 2003-10-30 2010-12-16 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
KR100560399B1 (ko) * 2003-11-04 2006-03-14 엘지.필립스 엘시디 주식회사 수평 전계 인가형 박막 트랜지스터 기판 및 그 제조 방법
KR101002307B1 (ko) * 2003-12-04 2010-12-20 엘지디스플레이 주식회사 액정표시장치와 그 제조방법
KR100698062B1 (ko) * 2004-04-01 2007-03-23 엘지.필립스 엘시디 주식회사 액정표시소자 및 그 제조방법
TWI252587B (en) * 2004-12-14 2006-04-01 Quanta Display Inc Method for manufacturing a pixel electrode contact of a thin-film transistors liquid crystal display
KR101107267B1 (ko) * 2004-12-31 2012-01-19 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조 방법과, 그를 이용한액정 패널 및 그 제조 방법
KR101127836B1 (ko) * 2005-06-30 2012-03-21 엘지디스플레이 주식회사 박막트랜지스터 기판의 제조 방법
JP4020132B2 (ja) * 2005-07-21 2007-12-12 セイコーエプソン株式会社 ディザマトリクス生成装置、ディザマトリクス生成方法、プログラムおよび画像処理装置
JP4921997B2 (ja) * 2006-02-07 2012-04-25 三星電子株式会社 薄膜トランジスタ表示パネル及びその製造方法
JP5389672B2 (ja) * 2008-01-21 2014-01-15 ゴールドチャームリミテッド 表示装置
US8582068B2 (en) * 2008-05-16 2013-11-12 Sharp Kabushiki Kaisha Active matrix substrate with connections of switching elements and inspecting wirings, display device, method for inspecting active matrix substrate, and method for inspecting display device
KR101772377B1 (ko) 2008-09-12 2017-08-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
KR101760341B1 (ko) * 2008-09-19 2017-07-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치
JP5361651B2 (ja) 2008-10-22 2013-12-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
CN102197490B (zh) 2008-10-24 2013-11-06 株式会社半导体能源研究所 半导体器件和用于制造该半导体器件的方法
CN101740631B (zh) * 2008-11-07 2014-07-16 株式会社半导体能源研究所 半导体装置及该半导体装置的制造方法
KR101648806B1 (ko) * 2009-07-20 2016-08-31 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
US8222090B2 (en) * 2009-08-04 2012-07-17 Fairchild Semiconductor Corporation Modular die and mask for semiconductor processing
JP5848918B2 (ja) * 2010-09-03 2016-01-27 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5613635B2 (ja) * 2011-07-21 2014-10-29 株式会社ジャパンディスプレイ 表示装置
JP5907697B2 (ja) * 2011-11-09 2016-04-26 三菱電機株式会社 配線構造及びそれを備える薄膜トランジスタアレイ基板並びに表示装置
KR20130105392A (ko) * 2012-03-14 2013-09-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
CN103715138B (zh) 2013-12-31 2017-01-25 京东方科技集团股份有限公司 一种阵列基板及其制造方法、显示装置
CN104617049B (zh) * 2015-03-11 2017-06-13 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示装置
CN104733475A (zh) * 2015-03-26 2015-06-24 南京中电熊猫液晶显示科技有限公司 一种阵列基板及其制造方法
CN104966674A (zh) * 2015-07-09 2015-10-07 京东方科技集团股份有限公司 薄膜晶体管和阵列基板的制备方法及相关装置
CN205428907U (zh) * 2016-02-17 2016-08-03 京东方科技集团股份有限公司 层堆叠结构、阵列基板和显示装置
KR102534051B1 (ko) 2018-04-06 2023-05-18 삼성디스플레이 주식회사 도전층의 연결 구조
KR20240042270A (ko) 2022-09-23 2024-04-02 정희선 카트 바퀴 제작방법 및 이에 의해 제작된 카트 바퀴

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5162933A (en) * 1990-05-16 1992-11-10 Nippon Telegraph And Telephone Corporation Active matrix structure for liquid crystal display elements wherein each of the gate/data lines includes at least a molybdenum-base alloy layer containing 0.5 to 10 wt. % of chromium
DE69116337T2 (de) 1990-10-05 1996-09-12 Gen Electric Dünnfilmtransistorstruktur mit verbesserten source/drainkontakten
JPH04171744A (ja) * 1990-11-02 1992-06-18 Mitsubishi Electric Corp 半導体装置の製造方法
KR950010661B1 (ko) 1992-11-07 1995-09-21 엘지전자주식회사 티에프티 엘씨디(tft-lcd)용 신호선 제조방법 및 구조
US5532853A (en) * 1993-03-04 1996-07-02 Samsung Electronics Co., Ltd. Reparable display device matrix for repairing the electrical connection of a bonding pad to its associated signal line
KR960016638B1 (en) * 1993-07-20 1996-12-16 Samsung Electronics Co Ltd Active matrix liquid crystal display and its making method
US5470790A (en) 1994-10-17 1995-11-28 Intel Corporation Via hole profile and method of fabrication
US5737041A (en) * 1995-07-31 1998-04-07 Image Quest Technologies, Inc. TFT, method of making and matrix displays incorporating the TFT
US5835177A (en) * 1995-10-05 1998-11-10 Kabushiki Kaisha Toshiba Array substrate with bus lines takeout/terminal sections having multiple conductive layers
JP3663261B2 (ja) * 1995-10-05 2005-06-22 株式会社東芝 表示装置用アレイ基板及びその製造方法
KR0186206B1 (ko) 1995-11-21 1999-05-01 구자홍 액정표시소자 및 그의 제조방법
EP1338914A3 (en) * 1995-11-21 2003-11-19 Samsung Electronics Co., Ltd. Method for manufacturing liquid crystal display
KR100190041B1 (ko) * 1995-12-28 1999-06-01 윤종용 액정표시장치의 제조방법
KR100241287B1 (ko) * 1996-09-10 2000-02-01 구본준 액정표시소자 제조방법
KR19980032463A (ko) 1996-10-03 1998-07-25 윌리엄비.켐플러 개선된 전자이주 능력을 위한 비아(ｖｉａ) 패드와 캡
KR100251091B1 (ko) * 1996-11-29 2000-04-15 구본준 액정표시장치의 제조방법 및 그 제조방법으로 제조되는 액정표시장치
KR100229613B1 (ko) * 1996-12-30 1999-11-15 구자홍 액정 표시 장치 및 제조 방법
KR100248123B1 (ko) 1997-03-04 2000-03-15 구본준 박막트랜지스터및그의제조방법
KR100244447B1 (ko) 1997-04-03 2000-02-01 구본준 액정 표시 장치 및 그 액정 표시 장치의 제조 방법

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010065038A (ko) * 1999-12-21 2001-07-11 구본준, 론 위라하디락사 박막트랜지스터 및 액정표시장치용 어레이기판 제조방법
KR100803177B1 (ko) * 2001-05-14 2008-02-14 삼성전자주식회사 액정표시장치용 박막 트랜지스터 및 그 제조방법
KR100812137B1 (ko) * 2001-08-22 2008-03-12 엘지.필립스 엘시디 주식회사 액정 표시 장치용 어레이 기판 및 그의 제조 방법
KR100839150B1 (ko) * 2002-02-06 2008-06-20 삼성전자주식회사 반사전극을 갖는 액정표시장치의 제조방법
KR100499570B1 (ko) * 2002-09-06 2005-07-05 엘지.필립스 엘시디 주식회사 액정표시장치의 입력배선 형성방법
KR100603336B1 (ko) * 2004-04-07 2006-07-20 삼성에스디아이 주식회사 전계 발광 디스플레이 장치 및 이의 제조 방법
KR20210128503A (ko) * 2009-10-16 2021-10-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US11756966B2 (en) 2009-10-16 2023-09-12 Semiconductor Energy Laboratory Co., Ltd. Logic circuit and semiconductor device
KR101385244B1 (ko) * 2012-12-28 2014-04-16 엘지디스플레이 주식회사 액정표시장치용 어레이 기판 및 이의 제조 방법
US9099312B2 (en) 2013-01-11 2015-08-04 Beijing Boe Optoelectronics Technology Co., Ltd. Array substrate and manufacturing method thereof

Also Published As

Publication number Publication date
GB2334619A (en) 1999-08-25
GB2334619B (en) 2000-12-20
JP4199357B2 (ja) 2008-12-17
FR2775386B1 (fr) 2006-03-31
DE19906815A1 (de) 1999-09-02
FR2775386A1 (fr) 1999-08-27
KR100276442B1 (ko) 2000-12-15
GB9903232D0 (en) 1999-04-07
DE19906815B4 (de) 2004-02-19
JPH11288007A (ja) 1999-10-19
US6172733B1 (en) 2001-01-09

Similar Documents

Publication Publication Date Title
KR100276442B1 (ko) 액정표시장치 제조방법 및 그 제조방법에 의한 액정표시장치
KR100244447B1 (ko) 액정 표시 장치 및 그 액정 표시 장치의 제조 방법
KR100229613B1 (ko) 액정 표시 장치 및 제조 방법
KR100255592B1 (ko) 액정 표시 장치 구조 및 그 제조 방법
KR100244449B1 (ko) 박막 트랜지스터 검사용 단락 배선을 갖는 액정 표시 장치와 그 제조 방법(liquid crystal display having shorting bar for testing tft and method for manufacturing the same)
US20020113934A1 (en) Array substrate and display unit using it and production method for array substrate
US20060001803A1 (en) Liquid crystal display device and fabricating method thereof
JP2008107849A (ja) 液晶表示装置及びその製造方法
KR19990025570A (ko) 전기적 특성 검사를 위한 단락 배선의 제조 방법 및 그 단락 배선을 포함하는 액티브 기판의 구조
US20040043545A1 (en) Array substrate for use in LCD device and method of fabricating same
US6327443B1 (en) Liquid crystal display device
US6636279B2 (en) Display device and method of manufacturing the same
US6916675B2 (en) Method of fabricating array substrate for use in an in-plane switching mode liquid crystal display device
KR100482167B1 (ko) 액정표시장치및그제조방법
KR100586245B1 (ko) 액정 표시 장치 제조 방법
KR20010056591A (ko) 액정 표시장치 제조방법 및 그 제조방법에 따른액정표시장치
KR100235594B1 (ko) 액정 표시 장치의 구조 및 그 액정 표시 장치의 제조 방법
KR0124976B1 (ko) 개구율 향상을 위한 액정표시장치 및 그 제조방법
US7006166B2 (en) Liquid crystal display having a member for preventing electrical shorting
KR100235593B1 (ko) 액정 표시 장치 및 그 액정 표시 장치의 제조 방법
KR100261976B1 (ko) 액정 표시 장치 및 그 액정 표시 장치의 제조 방법
KR100252307B1 (ko) 액정 표시 장치 제조 방법 및 그 방법에 의한 액정 표시 장치의 구조
GB2347267A (en) A liquid crystal display contact pad
KR100812137B1 (ko) 액정 표시 장치용 어레이 기판 및 그의 제조 방법
JPH0954339A (ja) 液晶表示装置

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130619

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20140630

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20150818

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20160816

Year of fee payment: 17

LAPS Lapse due to unpaid annual fee