JP4921997B2 - 薄膜トランジスタ表示パネル及びその製造方法 - Google Patents
薄膜トランジスタ表示パネル及びその製造方法 Download PDFInfo
- Publication number
- JP4921997B2 JP4921997B2 JP2007025068A JP2007025068A JP4921997B2 JP 4921997 B2 JP4921997 B2 JP 4921997B2 JP 2007025068 A JP2007025068 A JP 2007025068A JP 2007025068 A JP2007025068 A JP 2007025068A JP 4921997 B2 JP4921997 B2 JP 4921997B2
- Authority
- JP
- Japan
- Prior art keywords
- signal line
- gate
- contact hole
- semiconductor
- film transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 104
- 238000004519 manufacturing process Methods 0.000 title description 46
- 239000004065 semiconductor Substances 0.000 claims abstract description 85
- 239000000758 substrate Substances 0.000 claims abstract description 54
- 239000004020 conductor Substances 0.000 claims abstract description 31
- 239000010408 film Substances 0.000 claims description 202
- 230000001681 protective effect Effects 0.000 claims description 33
- 229910052782 aluminium Inorganic materials 0.000 claims description 20
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 20
- 229910000838 Al alloy Inorganic materials 0.000 claims description 12
- 239000011651 chromium Substances 0.000 claims description 7
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 claims description 6
- 229910052804 chromium Inorganic materials 0.000 claims description 6
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 5
- 229910052750 molybdenum Inorganic materials 0.000 claims description 5
- 239000011733 molybdenum Substances 0.000 claims description 5
- 229910000599 Cr alloy Inorganic materials 0.000 claims description 2
- 229910001182 Mo alloy Inorganic materials 0.000 claims description 2
- 239000000788 chromium alloy Substances 0.000 claims description 2
- 238000002161 passivation Methods 0.000 abstract 2
- 239000012535 impurity Substances 0.000 description 38
- 229910021417 amorphous silicon Inorganic materials 0.000 description 37
- 230000008054 signal transmission Effects 0.000 description 36
- 238000003860 storage Methods 0.000 description 36
- 238000000034 method Methods 0.000 description 19
- 239000004973 liquid crystal related substance Substances 0.000 description 16
- 230000008569 process Effects 0.000 description 14
- 229910052751 metal Inorganic materials 0.000 description 13
- 239000002184 metal Substances 0.000 description 13
- 230000003014 reinforcing effect Effects 0.000 description 13
- 238000001259 photo etching Methods 0.000 description 10
- 238000005530 etching Methods 0.000 description 9
- 238000005260 corrosion Methods 0.000 description 6
- 230000007797 corrosion Effects 0.000 description 6
- 238000004544 sputter deposition Methods 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 5
- 239000012212 insulator Substances 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 229910045601 alloy Inorganic materials 0.000 description 3
- 239000000956 alloy Substances 0.000 description 3
- 238000004380 ashing Methods 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 229910000583 Nd alloy Inorganic materials 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- UBSJOWMHLJZVDJ-UHFFFAOYSA-N aluminum neodymium Chemical compound [Al].[Nd] UBSJOWMHLJZVDJ-UHFFFAOYSA-N 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 230000010287 polarization Effects 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- 229910001199 N alloy Inorganic materials 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910004205 SiNX Inorganic materials 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- AZDRQVAHHNSJOQ-UHFFFAOYSA-N alumane Chemical class [AlH3] AZDRQVAHHNSJOQ-UHFFFAOYSA-N 0.000 description 1
- CXOWYMLTGOFURZ-UHFFFAOYSA-N azanylidynechromium Chemical compound [Cr]#N CXOWYMLTGOFURZ-UHFFFAOYSA-N 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 239000003870 refractory metal Substances 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
- G02F1/13458—Terminal pads
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
- G02F1/136236—Active matrix addressed cells for reducing the number of lithographic steps using a grey or half tone lithographic process
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Manufacturing & Machinery (AREA)
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Thin Film Transistor (AREA)
Description
ゲート駆動部が表示パネルの基板の外に形成されている場合、表示パネルの周縁部では各ゲート線の端部にゲートパッドが設けられ、そのゲートパッドがゲート駆動部の各ステージに接続されている。具体的には、表示パネルの周縁部にはコンタクトホールが形成され、そこから露出するゲート線の端部(ゲートパッド)がそのコンタクトホールを通してゲート駆動部の各ステージに接続されている。特にその接続では、ITOなどが接続補助部材として利用されている。
本発明の目的は、信号線、特にそのパッド部をITOやIZOに直には接触させないことにより、その直接的な接触に起因する信号線及びパッド部の酸化、更に腐蝕を防止し、高い信頼性を確保できる表示装置、を提供することにある。
基板、
その基板の上に形成されている第1信号線、
第1信号線の上に形成され、第1信号線の一部を露出させる第1コンタクトホール、を含むゲート絶縁膜、
ゲート絶縁膜の上に形成されている第1半導体、
第1半導体の上に形成されている第2信号線、
第1半導体の上に、第2信号線から離されて形成されているドレイン電極、
第2信号線、ドレイン電極、及び導電体の上に形成され、ドレイン電極を露出させる第2コンタクトホール、を含む保護膜、
保護膜の上に形成され、第2コンタクトホールを通じてドレイン電極に接続されている画素電極、並びに、
ゲート絶縁膜の上に形成され、第1コンタクトホールを通じて第1信号線に接続されている導電体、を有する。
ゲート絶縁膜の下に形成され、ゲート絶縁膜を隔てて第1半導体に対向するゲート電極、を含む第3信号線、及び、
導電体と第3信号線とに接続されているゲート駆動回路、を更に有する。
第1信号線と同一の層に形成され、画素電極に重なっている維持電極、及び、
ゲート絶縁膜を隔てて維持電極に対向している第3半導体、を更に有する。
図1及び図2を参照しながら、本発明の第1実施形態による薄膜トランジスタ表示パネルについて詳細に説明する。図1は、その薄膜トランジスタ表示パネルの平面図である。図2は、図1に示されている折線II−II’、II’−II’’、II’’−II’’’に沿った各断面の展開図である。
ゲート線121は絶縁基板110の上を主に横方向に延び、画素にゲート信号を伝達する。各ゲート線121は、絶縁基板110の縦方向に突出した複数のゲート電極124と、他の層または外部のゲート駆動回路とに接続される広い端部(ゲートパッド)129とを含む。ここで、ゲート信号を生成するゲート駆動回路(図示せず)は、基板110の上に接着されている可撓性印刷回路膜(図示せず)の上に実装されていても、基板110の上に直接実装されていても、基板110に集積化されていても良い。ゲート駆動回路が基板110の上に集積化されている場合、好ましくは、ゲート線121の延長部分がゲート駆動回路に直結される。
ゲート線121及び維持電極線131の各側面は基板110の表面に対して傾斜し、その傾斜角は好ましくは約30゜〜約80゜である。
線状半導体151とオーミックコンタクト部材161、165との各側面も基板110の表面に対して傾斜し、その傾斜角は30゜〜80゜程度である。
データ線171は基板110の上を主に縦方向に延び、特に、隣接する二つの維持電極133a、133bの間を通り、ゲート線121と維持電極線131との両方と交差している。データ線171は画素にデータ信号を伝達する。各データ線171は更に、各画素でゲート電極124に向かって横方向に延びているソース電極173と、他の層または外部のデータ駆動回路とに接続されている広い端部(データパッド)179とを含む。データ信号を生成するデータ駆動回路(図示せず)は、基板110の上に接着されている可撓性印刷回路膜(図示せず)の上に実装されていても、基板110の上に直接実装されていても、基板110に集積化されていても良い。データ駆動回路が基板110の上に集積化されている場合、データ線171の延長部分が好ましくは、データ駆動回路に直結される。
各画素では、ゲート電極124、ソース電極173、及びドレイン電極175が、線状半導体151の突出部154と共に一つの薄膜トランジスタを構成している。その薄膜トランジスタのチャネルは、ソース電極173とドレイン電極175との間に位置する突出部154の部分に形成される。
データ線171、ドレイン電極175、及び接触媒介部材178は好ましくは、クロム(Cr)、モリブデン、タンタル、及びチタニウムなどの耐熱性金属、またはそれらの合金で作られている。それらは更に、耐熱性金属膜と低抵抗導電膜とを含む多重膜であっても良い。データ線171及びドレイン電極175はそれらの他にも多様な金属または導電体で作られていても良い。
データ線171、ドレイン電極175、及び接触媒介部材178の各側面は好ましくは、基板110の表面に対して30゜〜80゜程度の角度で傾斜している。
線状半導体151の大部分は幅がデータ線171の幅より狭い。しかし、ゲート線121と交差する部分では幅が広くなっているので、表面のプロファイルがスムースである。それにより、データ線171とゲート線121との間では漏れ電流が抑えられるので、漏れ電流の集中に起因するデータ線171の断線が防止される。
画素電極191は、コンタクトホール185を通じてドレイン電極175と物理的及び電気的に接続され、ドレイン電極175からデータ電圧の印加を受ける。画素電極191とそれに接続されたドレイン電極175とは、維持電極133a、133bや維持電極線131の幹線に重なっている。その重なり部分の寄生容量がストレージキャパシタとして画素電極191の電圧の維持に利用される。
図3及び図4を参照しながら、本発明の第2実施形態による薄膜トランジスタ表示パネルについて説明する。図3は、その薄膜トランジスタ表示パネルの平面図である。図4は、図3に示されている折線IV−IV’、IV’−IV’’、IV’’−IV’’’に沿った各断面の展開図である。
第2実施形態による薄膜トランジスタ表示パネルの積層構造は、図1及び図2に示されている第1実施形態によるものと同様である。それら同様な構造については第1実施形態についての上記の説明を援用する。
このように、アルミニウム系金属を含む上部膜をゲートパッド129から除去することにより、ITOまたはIZOから成る接触補助部材81との接触によるゲートパッド129(その上部膜に含まれているアルミニウムまたはアルミニウム合金)の腐蝕を効果的に防止できる。
図1及び図2に示されている第1実施形態による薄膜トランジスタ表示パネルは好ましくは、図5〜図13に示されている工程順に製造される。
第1工程では、まず、絶縁基板110の上に、クロム、クロム−窒素合金、または、モリブデンなどから成る下部導電膜をスパッタリングなどによって積層し、その上に、アルミニウム合金などから成る上部導電膜を積層する。次に、上部導電膜と下部導電膜とをフォトエッチングによりパターニングし、図5及び図6に示されているように、二重膜構造のゲート線121及び維持電極線131を複数形成する。各ゲート線121は複数のゲート電極124及びゲートパッド129を含み、各維持電極線131は複数の維持電極133a、133bを含む。
以下、図9A〜図9Fを参照しながら、図7及び図8に示されている中間構造の形成工程を順番に説明する。
ここで、半透光領域Bと遮光領域Cとでの感光膜400の厚さの比は、後続の工程の条件に応じて調節可能である。好ましくは、半透光領域Bにおける厚さを遮光領域Cにおける厚さの1/2以下に設定する。
第6工程では、遮光領域Cに残っている感光膜400をマスクとして用い、不純物非晶質シリコン層160及び真性非晶質シリコン層150をエッチングによりパターニングする。それにより、図9Eに示されているように、線状不純物半導体164及び線状真性半導体151を形成する。
第7工程では、図9Fに示されているように、遮光領域Cから感光膜400をアッシングなどによって除去する。こうして、図7、8に示されている積層構造が形成される。
第10工程では、まず、保護膜180の上にITOまたはIZOをスパッタリングなどによって積層する。次に、積層されたITOまたはIZOをフォトエッチングによりパターニングし、図1及び図2に示されているように、画素電極191、接触補助部材81、82、及び連結橋83を形成する。
図3及び図4に示されている第2実施形態による薄膜トランジスタ表示パネルは好ましくは、図14〜図18に示されている工程の順に製造される。
第1工程では、基板110の上に下部導電膜と上部導電膜とを連続して積層し、フォトエッチングによるパターニングで、図14及び図15に示されているように、二重膜構造のゲート線121及び維持電極線131を複数形成する。ゲート線121はゲート電極124及びゲートパッド129を含み、維持電極線131は維持電極133a、133bを含む。
以下、図16A〜図16Fを参照しながら、図14及び図15に示されている中間構造の形成工程について順番に説明する。
第3工程では、露光マスク60を通じて感光膜400に光を照射し、その後に感光膜400を現像する。それにより、図16Bに示されているように、透光領域Aでは感光膜400が全て除去され、半透光領域Bでは感光膜400が薄く残り、遮光領域Cでは感光膜400がほぼ元の厚さのままで残っている。
第6工程では、遮光領域Cに残っている感光膜400をマスクとして用い、不純物非晶質シリコン層160及び真性非晶質シリコン層150をエッチングによりパターニングする。それにより、図16Eに示されているように、線状不純物半導体164及び線状真性半導体151を形成する。
第7工程では、図16Fに示されているように、遮光領域Cから感光膜400をアッシングなどによって除去する。こうして、図14、15に示されている積層構造が形成される。
第10工程では、図3及び図4に示されているように、保護膜180の上に、画素電極191、接触補助部材81、82、及び連結橋83を形成する。
図19及び図20を参照しながら、本発明の第3実施形態による薄膜トランジスタ表示パネルについて詳細に説明する。図19は、その薄膜トランジスタ表示パネルの平面図である。図20は、図19に示されている折線XX−XX’、XX’−XX’’、XX’’−XX’’’線に沿った各断面の展開図である。
第3実施形態による薄膜トランジスタ表示パネルの積層構造は、図1及び図2に示されている第1実施形態によるものと類似している。それら類似した構造については第1実施形態についての上記の説明を援用する。
更に、保護膜180が、下部無機膜180pと上部有機膜180qとの二重膜である。それにより、保護膜180の表面が平坦である。
第1工程では、まず、絶縁基板110の上にアルミニウム合金などをスパッタリングなどによって積層する。次に、積層されたアルミニウム合金膜をフォトエッチングによりパターニングし、図21及び図22に示されているように、ゲート電極124とゲートパッド129とを含むゲート線121、及び、維持電極133a、133bを含む維持電極線131を形成する。
以下、図25A〜図25Fを参照しながら、図23及び図24に示されている中間構造の形成工程を順番に説明する。
第3工程では、不純物非晶質シリコン層160、真性非晶質シリコン層150、及びゲート絶縁膜140をエッチングすることにより、図25Bに示されているようにコンタクトホール141を形成し、そこからゲートパッド129を露出させる。
第4工程では、データ導電層170で覆う。スパッタリングなどの方法によってデータ導電層170を基板110の上に、図25Cに示されているように積層する。特にデータ導電層170でゲートパッド129の露出部分を覆う。
第7工程では、感光膜410をマスクとして用いた別のエッチングにより、図25Fに示されているように、透光領域Dから不純物非晶質シリコン層160及び真性非晶質シリコン層150の各露出部分を除去する。それにより、不純物非晶質シリコン層160を、線状不純物半導体164、及び島型不純物半導体166a、166b、168に分離し、真性非晶質シリコン層150を、突出部154を含む線状真性半導体151、及び島型真性半導体156a、156b、158に分離する。
第9工程では、遮光領域Fに残っている感光膜410をマスクとして用い、データ導電体174をエッチングによりパターニングする。それにより、ソース電極173を含むデータ線171とドレイン電極175とを形成し、それと同時に、ソース電極173とドレイン電極175との間から線状不純物半導体164を露出させる。
第10工程では、線状不純物半導体164の露出部分を除去することにより、線状不純物半導体164を、図24に示されているように、突出部163を含む線状オーミックコンタクト部材161と島型オーミックコンタクト部材165とに分離する。それと同時に、ソース電極173とドレイン電極175との間から線状真性半導体151の突出部154の一部を露出させる。
第12工程では、図19及び図20に示されているように、保護膜180の上に、画素電極191、接触補助部材81、82、及び連結橋83を形成する。
図28を参照しながら、本発明の第4実施形態による液晶表示装置について説明する。図28はその液晶表示装置のブロック図である。
図28に示されているように、本発明の第4実施形態による液晶表示装置は液晶表示パネルアセンブリ300とデータ駆動部500とを含む。
液晶表示パネルアセンブリ300は、互いに対向する薄膜トランジスタ表示パネルと共通電極表示パネルとを含み、更にそれら二つの表示パネル間に液晶層を含む(図示せず)。薄膜トランジスタ表示パネルは表示領域DAと駆動領域CAとを含む。表示領域DAには、複数のゲート線G1〜Gn、複数のデータ線D1〜Dm、複数の維持電極線(図示せず)、複数の画素電極(図示せず)、及び複数の薄膜トランジスタが形成されている。それらにより、表示領域DAには映像が表示される。駆動領域CAには、ゲート信号を生成するゲート駆動部、及び、外部から受信される各種の信号(特にゲートオン信号Vonとゲートオフ信号Voff)をゲート駆動部に伝達する複数の信号伝達線(図示せず)が形成されている。ゲート駆動部は好ましくはシフトレジスタを含む(図示せず)。シフトレジスタのステージは一つずつ順番に、ゲート線G1〜Gnに接続されている。
一方、駆動領域CAでは、第1実施形態によるものとは異なり、ゲート駆動部が集積化され、ゲート線の端部が以下に述べるように、ゲート駆動部の回路に直結されている。
ゲート層の信号伝達線125、126、127、128は、図31に示されているように、表示領域DAのゲート線121及び維持電極線131と同じ層に形成されている。ゲート層の信号伝達線125〜128は基板110の上を主に縦方向に延び、外部から受信される信号(特にゲートオン信号Vonとゲートオフ信号Voff)を伝達する。ゲート線121と維持電極線131と共に、ゲート層の信号伝達線125〜128は好ましくは、図1及び図2に示されているゲート線121と維持電極線131と同様に、下部膜と上部膜との二重膜である(図31に、英文字p、qが付加された符号で示されている部分参照)。
データ層の信号伝達線172a〜172cは、ゲート層の信号伝達線125〜128と同様に、基板110の上を主に縦方向に延びている。データ層の信号伝達線172aは、コンタクトホール142aに向かって延びている突出部172a1を含む。突出部172a1はコンタクトホール142aを通じてゲート層の信号伝達線125に直に接触している。データ層の信号伝達線172bは、コンタクトホール142bに向かって延びている突出部172b1を含む。突出部172b1はコンタクトホール142bを通じてゲート層の信号伝達線127に直に接触している。データ層の信号伝達線172cは、コンタクトホール142cに向かって延びている突出部172c1を含む。突出部172c1はコンタクトホール142cを通じてゲート層の信号伝達線128に直に接触している。データ層の信号伝達線172a、172bは更に延長部172a2、172b2を含む。延長部172a2、172b2は一対ずつ、同じ回路部610に向かって横方向に延び、その回路部610に接続されている。こうして、データ層の信号伝達線172a〜172cは、ゲート層の信号伝達線125、127、128を各回路部610に接続している。それにより、ゲート層の信号伝達線125、127、128を伝わる信号がデータ層の信号伝達線172a〜172cを通って各回路部610に入力される。
以下、図34A〜図34Fを参照しながら、図33に示されている中間構造の形成工程を順番に説明する。
第3工程では、露光マスク60を通じて感光膜400に光を照射し、その後に感光膜400を現像する。それにより、図34Bに示されているように、透光領域Aでは感光膜400が全て除去され、半透光領域Bでは感光膜400が薄く残り、遮光領域Cでは感光膜400がほぼ元の厚さのままで残っている。
第6工程では、遮光領域Cに残っている感光膜400をマスクとして用い、不純物非晶質シリコン層160及び真性非晶質シリコン層150をエッチングによりパターニングする。それにより、図34Eに示されているように、線状不純物半導体161及び線状真性半導体151を形成する。
第7工程では、図34Fに示されているように、遮光領域Cから感光膜400をアッシングなどによって除去する。こうして、図33に示されている積層構造が形成される。
第10工程では、図29及び図31に示されているように、保護膜180の上に、画素電極191、接触補助部材82、及び連結橋83を形成する。
この薄膜トランジスタ表示パネルの積層構造は、図29〜図31に示されているものと類似している。その類似した構造については図29〜図31についての上記の説明を援用する。
保護膜180は、下部無機膜180pと上部有機膜180qとの二重膜である。それにより、保護膜180の表面が平坦である。その他に、保護膜180が単一膜であっても良い。
但し、ゲート層の信号伝達線125〜128はゲート線121と同じ段階で形成し、データ層の信号伝達線172a〜172cはデータ線171と同じ段階で形成する。また、コンタクトホール142a〜142cの形成には、図14及び図15に示されているコンタクトホール141の形成と同様な方法を使用する。
61 基板
62 不透明部材
81、82 接触補助部材
83 連結橋
110 基板
121 ゲート線
124 ゲート電極
125、126、127、128 ゲート層の信号伝達線
129 ゲートパッド
131 維持電極線
133a、133b 維持電極
140 ゲート絶縁膜
141、142a〜142c、181、182、183a、183b、185 コンタクトホール
150 真性非晶質シリコン層
151、154、156a、156b、158 半導体
160 不純物非晶質シリコン層
161、163、165、166a、166b、168 オーミックコンタクト部材
164 不純物半導体
171 データ線
172a〜172c データ層の信号伝達線
173 ソース電極
174 データ導電体
175 ドレイン電極
176a、176b 補強部材
178 接触媒介部材
179 データパッド
180 保護膜
191 画素電極
400、410 感光膜
Claims (7)
- 基板、
前記基板の上に形成されている第1信号線、
前記第1信号線の上に形成され、前記第1信号線の一部を露出させる第1コンタクトホール、を含むゲート絶縁膜、
前記ゲート絶縁膜の上に形成され、前記第1コンタクトホールを通じて前記第1信号線に接続されている導電体、
前記ゲート絶縁膜の上に形成されている第1半導体、
前記第1半導体の上に形成されている第2信号線、
前記第1半導体の上に、前記第2信号線から離されて形成されているドレイン電極、
前記第2信号線、前記ドレイン電極、及び前記導電体の上に形成され、前記ドレイン電極を露出させる第2コンタクトホール、及び、前記導電体の一部を露出させる第3コンタクトホールを含む保護膜、
前記保護膜の上に形成され、前記第2コンタクトホールを通じて前記ドレイン電極に接続されている画素電極、
前記保護膜の上に形成され、前記第3コンタクトホールを通じて前記導電体に接続されている接触補助部材、並びに、
前記第1信号線の露出部分と前記導電体との間に形成されている第2半導体、
を有し、
前記第1信号線が、前記ゲート絶縁膜を隔てて前記第1半導体に対向するゲート電極を含み、
前記第2半導体が前記第1コンタクトホールの上に第4コンタクトホールを含み、
前記導電体が前記第1コンタクトホールと前記第4コンタクトホールとを通じて前記第1信号線に接続され、
前記第2半導体の平面形状が前記導電体の平面形状と実質的に同一であることを特徴とする薄膜トランジスタ表示パネル。 - 前記ゲート絶縁膜の下に形成され、前記ゲート絶縁膜を隔てて前記第1半導体と対向するゲート電極、を含む第3信号線、及び、
前記導電体と前記第3信号線とに接続されているゲート駆動回路、
を更に有する、請求項1に記載の薄膜トランジスタ表示パネル。 - 前記第1半導体が前記第2信号線と前記ドレイン電極とに沿って延び、
前記第2信号線と前記ドレイン電極との平面形状が、それらの下に位置する前記第1半導体の部分の平面形状と実質的に同一である、
請求項1に記載の薄膜トランジスタ表示パネル。 - 前記第1信号線と同一の層に形成され、前記画素電極に重なっている維持電極、及び、
前記ゲート絶縁膜を隔てて前記維持電極に対向している第3半導体、
を更に有する、請求項1に記載の薄膜トランジスタ表示パネル。 - 前記第1信号線が、アルミニウムまたはアルミニウム合金から成る第1導電膜、を含む、請求項1に記載の薄膜トランジスタ表示パネル。
- 前記第1信号線が、前記第1導電膜の下に、クロム、モリブデン、クロム合金、またはモリブデン合金から成る第2導電膜、を更に含む、請求項5に記載の薄膜トランジスタ表示パネル。
- 前記第1コンタクトホールからは前記第1信号線の端部が露出している、請求項1に記載の薄膜トランジスタ表示パネル。
Applications Claiming Priority (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2006-0011459 | 2006-02-07 | ||
KR20060011459 | 2006-02-07 | ||
KR10-2006-0018853 | 2006-02-27 | ||
KR20060018853 | 2006-02-27 | ||
KR10-2006-0053883 | 2006-06-15 | ||
KR1020060053883A KR101252000B1 (ko) | 2006-02-07 | 2006-06-15 | 박막 트랜지스터 표시판 및 그 제조 방법 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2007213065A JP2007213065A (ja) | 2007-08-23 |
JP2007213065A5 JP2007213065A5 (ja) | 2009-10-15 |
JP4921997B2 true JP4921997B2 (ja) | 2012-04-25 |
Family
ID=38334578
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007025068A Active JP4921997B2 (ja) | 2006-02-07 | 2007-02-05 | 薄膜トランジスタ表示パネル及びその製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7675065B2 (ja) |
JP (1) | JP4921997B2 (ja) |
Families Citing this family (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW413844B (en) * | 1998-11-26 | 2000-12-01 | Samsung Electronics Co Ltd | Manufacturing methods of thin film transistor array panels for liquid crystal displays and photolithography method of thin films |
KR101293561B1 (ko) * | 2006-10-11 | 2013-08-06 | 삼성디스플레이 주식회사 | 박막 트랜지스터 표시판 및 그 제조 방법 |
KR100868629B1 (ko) * | 2007-03-14 | 2008-11-13 | 동부일렉트로닉스 주식회사 | 이미지 센서 및 그의 제조방법 |
JP2009122244A (ja) * | 2007-11-13 | 2009-06-04 | Mitsubishi Electric Corp | 薄膜トランジスタアレイ基板の製造方法、及び表示装置 |
JP5336102B2 (ja) * | 2008-04-03 | 2013-11-06 | 三菱電機株式会社 | Tft基板 |
KR101404551B1 (ko) * | 2008-05-09 | 2014-06-09 | 삼성디스플레이 주식회사 | 박막 트랜지스터 표시판 및 그 제조 방법 |
KR20210135349A (ko) | 2008-10-03 | 2021-11-12 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 전자기기 |
EP2180518B1 (en) * | 2008-10-24 | 2018-04-25 | Semiconductor Energy Laboratory Co, Ltd. | Method for manufacturing semiconductor device |
US8841661B2 (en) * | 2009-02-25 | 2014-09-23 | Semiconductor Energy Laboratory Co., Ltd. | Staggered oxide semiconductor TFT semiconductor device and manufacturing method thereof |
KR101287478B1 (ko) * | 2009-06-02 | 2013-07-19 | 엘지디스플레이 주식회사 | 산화물 박막트랜지스터를 구비한 표시소자 및 그 제조방법 |
WO2011158427A1 (ja) * | 2010-06-15 | 2011-12-22 | シャープ株式会社 | アクティブマトリクス基板 |
JP2014081421A (ja) | 2012-10-15 | 2014-05-08 | Japan Display Inc | 配線基板及び表示装置 |
KR102032962B1 (ko) * | 2012-10-26 | 2019-10-17 | 삼성디스플레이 주식회사 | 박막 트랜지스터 표시판 및 그 제조 방법 |
KR20140095797A (ko) * | 2013-01-25 | 2014-08-04 | 삼성디스플레이 주식회사 | 박막 트랜지스터 표시판 및 그 제조 방법 |
TWI561894B (en) * | 2015-05-29 | 2016-12-11 | Hon Hai Prec Ind Co Ltd | Manufacturing method of making electronic connection structure, tft substrate, and insulation layer |
JP6999272B2 (ja) * | 2017-01-20 | 2022-01-18 | 株式会社ジャパンディスプレイ | 表示装置 |
CN115356879B (zh) * | 2022-10-21 | 2023-01-03 | 广州华星光电半导体显示技术有限公司 | 显示面板 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100276442B1 (ko) * | 1998-02-20 | 2000-12-15 | 구본준 | 액정표시장치 제조방법 및 그 제조방법에 의한 액정표시장치 |
JP2000105390A (ja) * | 1998-07-31 | 2000-04-11 | Casio Comput Co Ltd | 表示パネル及びその製造方法 |
TW413844B (en) * | 1998-11-26 | 2000-12-01 | Samsung Electronics Co Ltd | Manufacturing methods of thin film transistor array panels for liquid crystal displays and photolithography method of thin films |
JP2001142093A (ja) * | 1999-11-11 | 2001-05-25 | Nec Corp | 液晶表示装置用アクティブマトリクス基板およびその製造方法 |
JP2001343659A (ja) * | 2000-06-02 | 2001-12-14 | Casio Comput Co Ltd | アクティブマトリクス型液晶表示パネルおよびその製造方法 |
JP2004247533A (ja) * | 2003-02-14 | 2004-09-02 | Casio Comput Co Ltd | アクティブマトリックスパネル |
TW200531284A (en) * | 2003-07-29 | 2005-09-16 | Samsung Electronics Co Ltd | Thin film array panel and manufacturing method thereof |
KR101293561B1 (ko) * | 2006-10-11 | 2013-08-06 | 삼성디스플레이 주식회사 | 박막 트랜지스터 표시판 및 그 제조 방법 |
-
2007
- 2007-02-05 JP JP2007025068A patent/JP4921997B2/ja active Active
- 2007-02-06 US US11/671,727 patent/US7675065B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2007213065A (ja) | 2007-08-23 |
US20070184587A1 (en) | 2007-08-09 |
US7675065B2 (en) | 2010-03-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4921997B2 (ja) | 薄膜トランジスタ表示パネル及びその製造方法 | |
JP5403889B2 (ja) | 薄膜トランジスタ表示板及びその製造方法 | |
JP5106762B2 (ja) | 薄膜トランジスタ表示板及びその製造方法 | |
US6738109B2 (en) | Thin film transistor substrate for liquid crystal display panel and manufacturing method thereof | |
KR101225440B1 (ko) | 액정 표시 장치 및 그 제조 방법 | |
JP4908330B2 (ja) | 液晶表示装置用アレイ基板の製造方法 | |
JP5153999B2 (ja) | 薄膜トランジスタ表示板の製造方法 | |
KR100497759B1 (ko) | 액정표시장치 및 그 제조방법 | |
JP5096006B2 (ja) | 接触部及びその製造方法、薄膜トランジスタ表示板及びその製造方法 | |
KR20090096226A (ko) | 박막 트랜지스터 표시판 및 그 제조 방법 | |
JP4977450B2 (ja) | 薄膜トランジスタ表示板及びその製造方法 | |
US8368074B2 (en) | Display substrate | |
KR101219041B1 (ko) | 박막 트랜지스터 표시판 및 그 제조 방법 | |
JP2007183629A (ja) | 薄膜トランジスタ表示基板及びその製造方法 | |
US7901951B2 (en) | Thin film transistor array substrate and method for fabricating same | |
KR101252000B1 (ko) | 박막 트랜지스터 표시판 및 그 제조 방법 | |
JP2007142411A (ja) | 薄膜トランジスタ表示板及びその製造方法 | |
KR100655276B1 (ko) | 박막트랜지스터 액정표시장치 및 그 제조 방법 | |
KR20080028571A (ko) | 박막 트랜지스터 표시판 및 그 제조 방법 | |
KR101591333B1 (ko) | 씨오지 타입 액정표시장치용 어레이 기판 및 이의 제조방법 | |
KR20070048412A (ko) | 박막 트랜지스터 표시판 및 그 제조 방법 | |
KR20070014336A (ko) | 박막 트랜지스터 표시판 및 그 제조 방법 | |
KR20080034595A (ko) | 박막 트랜지스터 표시 기판 및 그 제조 방법 | |
KR20080049985A (ko) | 액정 표시 장치 및 그 제조 방법 | |
KR20040074462A (ko) | 박막 트랜지스터 표시판 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090828 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090828 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100802 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110802 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111024 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20111024 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120110 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120203 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4921997 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150210 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150210 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150210 Year of fee payment: 3 |
|
R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |