JP2019012833A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2019012833A
JP2019012833A JP2018157099A JP2018157099A JP2019012833A JP 2019012833 A JP2019012833 A JP 2019012833A JP 2018157099 A JP2018157099 A JP 2018157099A JP 2018157099 A JP2018157099 A JP 2018157099A JP 2019012833 A JP2019012833 A JP 2019012833A
Authority
JP
Japan
Prior art keywords
insulating layer
layer
wiring
electrode
oxide semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2018157099A
Other languages
English (en)
Inventor
山崎　舜平
Shunpei Yamazaki
舜平 山崎
小山　潤
Jun Koyama
潤 小山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JP2019012833A publication Critical patent/JP2019012833A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78609—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device for preventing leakage current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】配線抵抗の増大による電圧降下、信号伝達の遅れ、信号波形のなまりなどによる動作不良や、信頼性の低下を防ぎ、消費電力が低減された半導体装置を提供する。【解決手段】ゲート配線を、銅を含む導電層で形成し、ソース電極及びドレイン電極と同じ導電層の一部で形成される信号配線を、ゲート配線と同じ導電層の一部で形成される配線と電気的に直列または並列に接続することで、信号配線の幅や厚さを増加させること無く、実質的に信号配線の配線抵抗を下げる。【選択図】図１

Description

開示する発明は、半導体装置、及びその作製方法に関する。
なお、本明細書等において半導体装置とは、半導体特性を利用することで機能しうる装置
全般を指し、電気光学装置、表示装置、半導体回路及び電子機器は全て半導体装置である
。
絶縁表面を有する基板上に形成された半導体薄膜を用いてトランジスタ（薄膜トランジス
タ（ＴＦＴ）ともいう）を構成する技術が注目されている。該トランジスタは集積回路（
ＩＣ）や画像表示装置（表示装置）のような電子デバイスに広く応用されている。トラン
ジスタに適用可能な半導体薄膜としてシリコン系半導体材料が広く知られているが、半導
体回路の高集積化や表示装置の高精細化にともない、近年、シリコン系半導体材料よりも
高性能な半導体材料として、酸化物半導体材料が注目されている。
例えば、トランジスタの活性層として、インジウム（Ｉｎ）、ガリウム（Ｇａ）、及び亜
鉛（Ｚｎ）を含む非晶質酸化物を用いたトランジスタが開示されている（特許文献１参照
）。
特に、液晶表示装置やＥＬ（Ｅｌｅｃｔｒｏ Ｌｕｍｉｎｅｓｃｅｎｃｅ）表示装置に代
表されるアクティブマトリクス型半導体装置においては、画面の解像度が、ハイビジョン
画質（ＨＤ、１３６６×７６８）、フルハイビジョン画質（ＦＨＤ、１９２０×１０８０
）と高精細化の傾向にあり、解像度が３８４０×２０４８または４０９６×２１８０とい
った、いわゆる４Ｋデジタルシネマ用表示装置の開発も急がれている。また、画面サイズ
も大型化する傾向にある。
画面サイズの高精細化や大型化は、表示部内の配線抵抗を増大させる傾向にある。配線抵
抗の増大は、電源線の電圧降下、信号線の終端への信号伝達の遅れ、信号波形のなまりな
どを引き起こし、結果として、表示ムラや階調不良などの表示品質の低下や、消費電力の
増加を生じてしまう。また、表示装置以外の半導体装置においても、配線抵抗の増大は電
源線の電圧降下、信号伝達の遅れ、信号波形のなまりなどを引き起こすため、動作不良や
、信頼性の低下、消費電力増大の一因となりえる。
配線抵抗の増大を抑えるために、銅（Ｃｕ）を使用して低抵抗の配線層を形成する技術が
検討されている。（例えば、特許文献２及び３参照）。
特開２００６−１６５５２８号公報 特開２００４―１３３４２２号公報 特開２００４―１６３９０１号公報
しかしながら、Ｃｕは半導体中や酸化珪素中で拡散し易く、半導体装置の動作を不安定に
し、歩留まりを著しく低下させてしまう恐れがある。特に酸化物半導体は、シリコン系半
導体よりもＣｕの影響を受けやすく、Ｃｕの拡散によりトランジスタの電気特性の劣化や
、信頼性の低下を生じやすい。
また、配線抵抗を小さくするために配線幅を大きくすると、配線の占有面積が増大し、高
精細化が難しくなる。また、配線抵抗を小さくするために配線を厚くすると、形成時間の
増加や、その後配線上に形成される層の被覆性が悪化しやすいといった問題が生じ、生産
性低下の一因となる。
本発明の一態様は、電気特性が良好で、信頼性の高いトランジスタ及び該トランジスタを
用いた半導体装置を提供することを課題の一つとする。
本発明の一態様は、信号書き込み不良や、信号波形のなまりによる階調不良などを防止し
、より表示品質の良い表示装置を提供することを課題の一つとする。
本発明の一態様は、配線抵抗の増大による電圧降下、信号伝達の遅れ、信号波形のなまり
などによる動作不良や、信頼性の低下を防ぎ、消費電力が低減された半導体装置を提供す
ることを課題の一つとする。
ゲート配線に銅を含む導電層を用いることで、ゲート配線の配線抵抗を下げる。また、酸
化物半導体層と接するソース電極及びドレイン電極は銅を用いずに形成することで、銅の
拡散によって生じるトランジスタの電気特性の劣化や信頼性の低下を防ぐ。
また、ソース電極及びドレイン電極と同じ導電層の一部で形成される信号配線を、ゲート
配線と同じ導電層の一部で形成される配線と電気的に直列または並列に接続することで、
信号配線の幅や厚さを増加させること無く、実質的に信号配線の配線抵抗を下げることが
できる。
また、銅を含む配線を、バリア性を有する絶縁層で覆うことで、銅の拡散を抑制すること
ができる。バリア性を有する絶縁層としては、例えば、窒化シリコン、酸化アルミニウム
などを用いることができる。
本発明の一態様は、銅を含む導電層で形成された第１配線と、酸化物半導体層と接する導
電層と同じ導電層の一部で形成された第２配線と、絶縁層を有し、絶縁層は第１配線上に
形成され、第２配線は絶縁層上に形成され、第１配線と第２配線は、絶縁層に形成された
コンタクトホールを介して電気的に並列に接続されていることを特徴とする半導体装置で
ある。また、第１配線と、第２配線は重畳するように形成してもよい。
本発明の一態様は、銅を含む導電層で形成された複数の第１配線と、酸化物半導体層と接
する導電層と同じ導電層の一部で形成された複数の第２配線と、絶縁層を有し、絶縁層は
第１配線上に形成され、第２配線は絶縁層上に形成され、第１配線と第２配線は、絶縁層
に形成されたコンタクトホールを介して電気的に直列に接続されていることを特徴とする
半導体装置である。
また、第１配線と第２配線は、一つのコンタクトホールで接続してもよいし、複数のコン
タクトホールで接続してもよい。
また、絶縁層はバリア性を有する絶縁層と酸素を含む絶縁層の積層としてもよい。例えば
、窒化シリコンと窒化酸化シリコンの積層としてもよい。
本発明の一態様により、電気特性が良好で、信頼性の高いトランジスタ及び該トランジス
タを用いた半導体装置を提供することができる。
本発明の一態様により、表示品質の良い表示装置を代表とする半導体装置を提供すること
ができる。
本発明の一態様により、動作不良が少なく、信頼性が良好で、消費電力が低減された半導
体装置を提供することができる。
本発明の一態様を説明する上面図。 本発明の一態様を説明する断面図。 本発明の一態様を説明する上面図。 本発明の一態様を説明する断面図。 本発明の一態様を説明する回路図。 本発明の一態様を説明する上面図。 本発明の一態様を説明する上面図。 本発明の一態様を説明する断面図。 本発明の一態様を説明する断面図。 本発明の一態様を説明する上面図及び断面図。 作製方法を説明する図。 作製方法を説明する図。 作製方法を説明する図。 作製方法を説明する図。 作製方法を説明する図。 本発明の一態様を説明する図。 本発明の一態様を説明する図。 本発明の一態様を説明する図。 本発明の一態様を説明する図。 電子機器を示す図。
実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定さ
れず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し
得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の
記載内容に限定して解釈されるものではない。なお、以下に説明する発明の構成において
、同一部分又は同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、
その繰り返しの説明は省略する。
また、本明細書等における「第１」、「第２」、「第３」などの序数は、構成要素の混同
を避けるために付すものであり、数的に限定するものではない。
また、図面等において示す各構成の、位置、大きさ、範囲などは、理解の簡単のため、実
際の位置、大きさ、範囲などを表していない場合がある。このため、開示する発明は、必
ずしも、図面等に開示された位置、大きさ、範囲などに限定されない。
トランジスタは半導体素子の一種であり、電流や電圧の増幅や、導通または非導通を制御
するスイッチング動作などを実現することができる。本明細書におけるトランジスタは、
ＩＧＦＥＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉ
ｓｔｏｒ）や薄膜トランジスタ（ＴＦＴ：Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）
を含む。
また、トランジスタの「ソース」や「ドレイン」の機能は、異なる極性のトランジスタを
採用する場合や、回路動作において電流の方向が変化する場合などには入れ替わることが
ある。このため、本明細書においては、「ソース」や「ドレイン」の用語は、入れ替えて
用いることができるものとする。
また、本明細書等において「電極」や「配線」の用語は、これらの構成要素を機能的に限
定するものではない。例えば、「電極」は「配線」の一部として用いられることがあり、
その逆もまた同様である。さらに、「電極」や「配線」の用語は、複数の「電極」や「配
線」が一体となって形成されている場合なども含む。
（実施の形態１）
本実施の形態では、配線抵抗を低減した半導体装置の構成及び作製方法の一例について、
図１乃至図１５を用いて説明する。なお、本実施の形態では、半導体装置の一形態である
表示装置への適用例を示す。
図５（Ａ）に、表示装置に用いる半導体装置１００の構成例を示す。半導体装置１００は
、基板１０１上に画素領域１０２と、ｍ個（ｍは１以上の整数）の端子１０５及び端子１
０７を有する端子部１０３と、ｎ個（ｎは１以上の整数）の端子１０６を有する端子部１
０４を有している。また、半導体装置１００は、端子部１０３に電気的に接続するｍ本の
配線２１２及び配線２０３、端子部１０４に電気的に接続するｎ本の配線２１６を有して
いる。また、画素領域１０２は、縦ｍ個（行）×横ｎ個（列）のマトリクス状に配置され
た複数の画素１１０を有している。ｉ行ｊ列の画素１１０（ｉ、ｊ）（ｉは１以上ｍ以下
の整数、ｊは１以上ｎ以下の整数）は、行方向に延伸する配線２１２＿ｉと、列方向に延
伸する配線２１６＿ｊにそれぞれ電気的に接続されている。また、各画素は、容量電極ま
たは容量配線として機能する配線２０３と接続され、配線２０３は端子１０７と電気的に
接続されている。また、配線２１２＿ｉは端子１０５＿ｉと電気的に接続され、配線２１
６＿ｊは端子１０６＿ｊと電気的に接続されている。
端子部１０３及び端子部１０４は外部入力端子であり、外部に設けられた制御回路とＦＰ
Ｃ（Ｆｌｅｘｉｂｌｅ Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔ）等を用いて接続される。外部
に設けられた制御回路から供給される信号は、端子部１０３及び端子部１０４を介して半
導体装置１００に入力される。図５（Ａ）では、端子部１０３を画素領域１０２の左右外
側に形成し、２カ所から信号を入力する構成を示している。また、端子部１０４を画素領
域１０２の上下外側に形成し、２カ所から信号を入力する構成を示している。２カ所から
信号を入力することにより、信号の供給能力が高まるため、半導体装置１００の高速動作
が容易となる。また、半導体装置１００の大型化や高精細化に伴う配線抵抗の増大による
信号遅延の影響を軽減することができる。また、半導体装置１００に冗長性を持たせるこ
とが可能となるため、半導体装置１００の信頼性を向上させることができる。なお、図５
（Ａ）では端子部１０３及び端子部１０４をそれぞれ２カ所設ける構成としているが、そ
れぞれ１カ所設ける構成としても構わない。
半導体装置１００を液晶表示装置として用いる場合に、画素１１０として用いることが可
能な回路構成の一例を画素２１０として図５（Ｂ）に示す。図５（Ｂ）に例示する画素２
１０は、トランジスタ１１１と、液晶素子１１２と、容量素子１１３を有している。トラ
ンジスタ１１１のゲート電極は配線２１２＿ｉに電気的に接続され、トランジスタ１１１
のソース電極またはドレイン電極の一方は配線２１６＿ｊに電気的に接続されている。ま
た、トランジスタ１１１のソース電極またはドレイン電極の他方は、液晶素子１１２の一
方の電極と、容量素子１１３の一方の電極に電気的に接続されている。液晶素子１１２の
他方の電極は、電極１１４に電気的に接続されている。電極１１４の電位は、０Ｖや、Ｇ
ＮＤや、共通電位などの固定電位としておけばよい。容量素子１１３の他方の電極は、配
線２０３に電気的に接続されている。
トランジスタ１１１は、液晶素子１１２に配線２１６＿ｊから供給される画像信号を入力
させるか否かを選択する機能を有する。配線２１２＿ｉにトランジスタ１１１をオン状態
とする信号が供給されると、トランジスタ１１１を介して配線２１６＿ｊの画像信号が液
晶素子１１２に供給される。液晶素子１１２は、供給される画像信号（電位）に応じて、
光の透過率が制御される。容量素子１１３は、液晶素子１１２に供給された電位を保持す
るための保持容量（Ｃｓ容量ともいう）としての機能を有する。容量素子１１３を設ける
ことにより、トランジスタ１１１がオフ状態の時にソース電極とドレイン電極間に流れる
電流（オフ電流）に起因する、液晶素子１１２に与えられた電位の変動を抑制することが
できる。
半導体装置１００をＥＬ表示装置として用いる場合に、画素１１０として用いることが可
能な回路構成の一例を画素３１０として図５（Ｃ）に示す。図５（Ｃ）に例示する画素３
１０は、トランジスタ１１１と、トランジスタ１２１と、ＥＬ素子１２２と、容量素子１
１３を有している。トランジスタ１１１のゲート電極は配線２１２＿ｉに電気的に接続さ
れ、トランジスタ１１１のソース電極またはドレイン電極の一方は配線２１６＿ｊに電気
的に接続されている。また、トランジスタ１１１のソース電極またはドレイン電極の他方
は、トランジスタ１２１のゲート電極と容量素子１１３の一方の電極が電気的に接続され
たノード１１５に電気的に接続されている。また、トランジスタ１２１のソース電極また
はドレイン電極の一方はＥＬ素子１２２の一方の電極と電気的に接続され、ソース電極ま
たはドレイン電極の他方は容量素子１１３の他方の電極と配線２０３に電気的に接続され
ている。また、ＥＬ素子１２２の他方の電極は、電極１１４に電気的に接続されている。
電極１１４の電位は、０Ｖや、ＧＮＤや、共通電位などの固定電位としておけばよい。配
線２０３と電極１１４の電位差は、トランジスタ１２１のしきい値電圧と、ＥＬ素子１２
２のしきい値電圧の合計電圧よりも大きくなるように設定する。
トランジスタ１１１は、トランジスタ１２１のゲート電極に、配線２１６＿ｊから供給さ
れる画像信号を入力させるか否かを選択する機能を有する。配線２１２＿ｉにトランジス
タ１１１をオン状態とする信号が供給されると、トランジスタ１１１を介して配線２１６
＿ｊの画像信号がノード１１５に供給される。
トランジスタ１２１は、ノード１１５に供給された電位（画像信号）に応じた電流を、Ｅ
Ｌ素子１２２に流す機能を有する。容量素子１１３は、ノード１１５と配線２０３の電位
差を一定に保つ機能を有する。トランジスタ１２１は、画像信号に応じた電流をＥＬ素子
１２２に流すための電流源として機能する。
トランジスタ１１１のチャネルが形成される半導体層には、酸化物半導体を用いることが
できる。酸化物半導体は、エネルギーギャップが３．０ｅＶ以上と大きく、可視光に対す
る透過率が大きい。また、酸化物半導体を適切な条件で加工して得られたトランジスタに
おいては、オフ電流を使用時の温度条件下（例えば、２５℃）において、１００ｚＡ（１
×１０−１９Ａ）以下、もしくは１０ｚＡ（１×１０−２０Ａ）以下、さらには１ｚＡ（
１×１０−２１Ａ）以下とすることができる。このため、消費電力の少ない半導体装置を
提供することができる。また、半導体層に酸化物半導体を用いることで、容量素子１１３
を設けなくても液晶素子１１２に印加された電位の保持が可能となるため、画素の開口率
を高めることができ、表示品位がよく、消費電力が低減された表示装置を提供することが
できる。
半導体層に用いる酸化物半導体は、水分または水素などの不純物が低減され、酸化物半導
体内の酸素欠損を低減することによりｉ型（真性）または実質的にｉ型化した酸化物半導
体を用いることが好ましい。
電子供与体（ドナー）となる水分または水素などの不純物が低減されて高純度化された酸
化物半導体（ｐｕｒｉｆｉｅｄ ＯＳ）は、その後、酸化物半導体に酸素を供給して、酸
化物半導体内の酸素欠損を低減することによりｉ型（真性）の酸化物半導体又はｉ型に限
りなく近い（実質的にｉ型化した）酸化物半導体とすることができる。チャネルが形成さ
れる半導体層にｉ型または実質的にｉ型化された酸化物半導体を用いたトランジスタは、
オフ電流が著しく低いという特性を有する。具体的に、高純度化された酸化物半導体とは
、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃ
ｔｒｏｍｅｔｒｙ）による水素濃度の測定値が、５×１０１９ａｔｏｍｓ／ｃｍ３以下、
好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下、より好ましくは５×１０１７ａｔｏｍ
ｓ／ｃｍ３以下とする。
また、ホール効果測定により測定できるｉ型または実質的にｉ型化された酸化物半導体の
キャリア密度は、１×１０１４／ｃｍ３未満、好ましくは１×１０１２／ｃｍ３未満、さ
らに好ましくは１×１０１１／ｃｍ３未満である。また、酸化物半導体のバンドギャップ
は、２ｅＶ以上、好ましくは２．５ｅＶ以上、より好ましくは３ｅＶ以上である。チャネ
ルが形成される半導体層にｉ型または実質的にｉ型化された酸化物半導体を用いることに
より、トランジスタのオフ電流を下げることができる。
ここで、酸化物半導体中の、水素濃度のＳＩＭＳ分析について触れておく。ＳＩＭＳ分析
は、その原理上、試料表面近傍や、材質が異なる膜との積層界面近傍のデータを正確に得
ることが困難であることが知られている。そこで、膜中における水素濃度の厚さ方向の分
布をＳＩＭＳで分析する場合、対象となる膜が存在する範囲において、値に極端な変動が
無く、ほぼ一定の値が得られる領域における平均値を、水素濃度として採用する。また、
測定の対象となる膜の厚さが小さい場合、隣接する膜内の水素濃度の影響を受けて、ほぼ
一定の値が得られる領域を見いだせない場合がある。この場合、当該膜が存在する領域に
おける、水素濃度の最大値または最小値を、当該膜中の水素濃度として採用する。さらに
、当該膜が存在する領域において、最大値を有する山型のピーク、最小値を有する谷型の
ピークが存在しない場合、変曲点の値を水素濃度として採用する。
チャネルが形成される半導体層に用いる酸化物半導体としては、少なくともインジウム（
Ｉｎ）あるいは亜鉛（Ｚｎ）を含むことが好ましい。特にＩｎとＺｎを含むことが好まし
い。また、該酸化物半導体を用いたトランジスタの電気特性のばらつきを減らすためのス
タビライザーとして、それらに加えてガリウム（Ｇａ）を有することが好ましい。また、
スタビライザーとしてスズ（Ｓｎ）を有することが好ましい。また、スタビライザーとし
てハフニウム（Ｈｆ）を有することが好ましい。また、スタビライザーとしてアルミニウ
ム（Ａｌ）を有することが好ましい。
また、他のスタビライザーとして、ランタノイドである、ランタン（Ｌａ）、セリウム（
Ｃｅ）、プラセオジム（Ｐｒ）、ネオジム（Ｎｄ）、サマリウム（Ｓｍ）、ユウロピウム
（Ｅｕ）、ガドリニウム（Ｇｄ）、テルビウム（Ｔｂ）、ジスプロシウム（Ｄｙ）、ホル
ミウム（Ｈｏ）、エルビウム（Ｅｒ）、ツリウム（Ｔｍ）、イッテルビウム（Ｙｂ）、ル
テチウム（Ｌｕ）のいずれか一種あるいは複数種を有してもよい。
例えば、酸化物半導体として、酸化インジウム、酸化スズ、酸化亜鉛、二元系金属の酸化
物であるＩｎ−Ｚｎ系酸化物、Ｓｎ−Ｚｎ系酸化物、Ａｌ−Ｚｎ系酸化物、Ｚｎ−Ｍｇ系
酸化物、Ｓｎ−Ｍｇ系酸化物、Ｉｎ−Ｍｇ系酸化物、Ｉｎ−Ｇａ系酸化物、三元系金属の
酸化物であるＩｎ−Ｇａ−Ｚｎ系酸化物（ＩＧＺＯとも表記する）、Ｉｎ−Ａｌ−Ｚｎ系
酸化物、Ｉｎ−Ｓｎ−Ｚｎ系酸化物、Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ａｌ−Ｇａ−Ｚｎ系酸
化物、Ｓｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｌａ−Ｚｎ系酸化
物、Ｉｎ−Ｃｅ−Ｚｎ系酸化物、Ｉｎ−Ｐｒ−Ｚｎ系酸化物、Ｉｎ−Ｎｄ−Ｚｎ系酸化物
、Ｉｎ−Ｓｍ−Ｚｎ系酸化物、Ｉｎ−Ｅｕ−Ｚｎ系酸化物、Ｉｎ−Ｇｄ−Ｚｎ系酸化物、
Ｉｎ−Ｔｂ−Ｚｎ系酸化物、Ｉｎ−Ｄｙ−Ｚｎ系酸化物、Ｉｎ−Ｈｏ−Ｚｎ系酸化物、Ｉ
ｎ−Ｅｒ−Ｚｎ系酸化物、Ｉｎ−Ｔｍ−Ｚｎ系酸化物、Ｉｎ−Ｙｂ−Ｚｎ系酸化物、Ｉｎ
−Ｌｕ−Ｚｎ系酸化物、四元系金属の酸化物であるＩｎ−Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ｉ
ｎ−Ｈｆ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ａｌ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ａｌ−
Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ａｌ−Ｚｎ系酸化物を用
いることができる。また、上記酸化物半導体にＳｉＯ２を含ませてもよい。
ここで、例えば、Ｉｎ−Ｇａ−Ｚｎ系酸化物とは、インジウム（Ｉｎ）、ガリウム（Ｇａ
）、亜鉛（Ｚｎ）を有する酸化物、という意味であり、ＩｎとＧａとＺｎの比率は問わな
い。また、ＩｎとＧａとＺｎ以外の金属元素を含んでもよい。このとき、酸化物半導体の
化学量論比に対し、酸素を過剰にすると好ましい。酸素を過剰にすることで酸化物半導体
の酸素欠損に起因するキャリアの生成を抑制することができる。
また、酸化物半導体層は、化学式ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０）で表記される薄膜を
用いることができる。ここで、Ｍは、Ｓｎ、Ｚｎ、Ｇａ、Ａｌ、Ｍｎ及びＣｏから選ばれ
た一の金属元素または複数の金属元素を示す。また、酸化物半導体層として、Ｉｎ２Ｓｎ
Ｏ５（ＺｎＯ）ｎ（ｎ＞０）で表記される材料を用いてもよい。
例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１（＝１／３：１／３：１／３）あるいはＩｎ：Ｇ
ａ：Ｚｎ＝２：２：１（＝２／５：２／５：１／５）の原子数比のＩｎ−Ｇａ−Ｚｎ系酸
化物やその組成の近傍の酸化物を用いることができる。あるいは、Ｉｎ：Ｓｎ：Ｚｎ＝１
：１：１（＝１／３：１／３：１／３）、Ｉｎ：Ｓｎ：Ｚｎ＝２：１：３（＝１／３：１
／６：１／２）あるいはＩｎ：Ｓｎ：Ｚｎ＝２：１：５（＝１／４：１／８：５／８）の
原子数比のＩｎ−Ｓｎ−Ｚｎ系酸化物やその組成の近傍の酸化物を用いるとよい。
しかし、これらに限られず、必要とする半導体特性（移動度、しきい値、ばらつき等）に
応じて適切な組成のものを用いればよい。また、必要とする半導体特性を得るために、キ
ャリア濃度や不純物濃度、欠陥密度、金属元素と酸素の原子数比、原子間距離、密度等を
適切なものとすることが好ましい。
例えば、Ｉｎ−Ｓｎ−Ｚｎ系酸化物では比較的容易に高い移動度が得られる。しかしなが
ら、Ｉｎ−Ｇａ−Ｚｎ系酸化物でも、バルク内欠陥密度を低減することにより移動度を上
げることができる。
なお、例えば、Ｉｎ、Ｇａ、Ｚｎの原子数比がＩｎ：Ｇａ：Ｚｎ＝ａ：ｂ：ｃ（ａ＋ｂ＋
ｃ＝１）である酸化物と、原子数比がＩｎ：Ｇａ：Ｚｎ＝Ａ：Ｂ：Ｃ（Ａ＋Ｂ＋Ｃ＝１）
の酸化物の組成が近傍であるとは、ａ、ｂ、ｃが、
（ａ―Ａ）２＋（ｂ―Ｂ）２＋（ｃ―Ｃ）２≦ｒ２
を満たすことを言い、ｒは、例えば、０．０５とすればよい。他の酸化物でも同様である
。
酸化物半導体層は単結晶でも、非単結晶でもよい。後者の場合、非晶質でも、多結晶（ポ
リクリスタルともいう。）でもよい。また、非晶質中に結晶性を有する部分を含む構造で
もよい。
非晶質（アモルファス）状態の酸化物半導体は、比較的容易に平坦な表面を得ることがで
きるため、これを用いてトランジスタを作製した際の界面散乱を低減でき、比較的容易に
、比較的高い移動度を得ることができる。
また、酸化物半導体としてＩｎ−Ｚｎ系酸化物の材料を用いる場合、原子数比で、Ｉｎ／
Ｚｎ＝０．５以上５０以下、好ましくはＩｎ／Ｚｎ＝１以上２０以下、さらに好ましくは
Ｉｎ／Ｚｎ＝１．５以上１５以下とする。Ｚｎの原子数比を好ましい前記範囲とすること
で、トランジスタの電界効果移動度を向上させることができる。ここで、化合物の原子数
比がＩｎ：Ｚｎ：Ｏ＝Ｘ：Ｙ：Ｚのとき、Ｚ＞１．５Ｘ＋Ｙとする。
酸化物半導体層は、例えば非単結晶を有してもよい。非単結晶は、例えば、ＣＡＡＣ（Ｃ
Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌ）、多結晶、微結晶、非晶質部を有する。
非晶質部は、微結晶、ＣＡＡＣよりも欠陥準位密度が高い。また、微結晶は、ＣＡＡＣよ
りも欠陥準位密度が高い。なお、ＣＡＡＣを有する酸化物半導体を、ＣＡＡＣ−ＯＳ（Ｃ
Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄ
ｕｃｔｏｒ）と呼ぶ。
酸化物半導体層は、例えばＣＡＡＣ−ＯＳを有してもよい。ＣＡＡＣ−ＯＳは、例えば、
ｃ軸配向し、ａ軸または／およびｂ軸はマクロに揃っていない。
酸化物半導体層は、例えば微結晶を有してもよい。なお、微結晶を有する酸化物半導体を
、微結晶酸化物半導体と呼ぶ。微結晶酸化物半導体層は、例えば、１ｎｍ以上１０ｎｍ未
満のサイズの微結晶（ナノ結晶ともいう。）を膜中に含む。
酸化物半導体層は、例えば非晶質部を有してもよい。なお、非晶質部を有する酸化物半導
体を、非晶質酸化物半導体と呼ぶ。非晶質酸化物半導体層は、例えば、原子配列が無秩序
であり、結晶成分を有さない。または、非晶質酸化物半導体層は、例えば、完全な非晶質
であり、結晶部を有さない。
なお、酸化物半導体層が、ＣＡＡＣ−ＯＳ、微結晶酸化物半導体、非晶質酸化物半導体の
混合層であってもよい。混合層は、例えば、非晶質酸化物半導体の領域と、微結晶酸化物
半導体の領域と、ＣＡＡＣ−ＯＳの領域と、を有する。また、混合層は、例えば、非晶質
酸化物半導体の領域と、微結晶酸化物半導体の領域と、ＣＡＡＣ−ＯＳの領域と、の積層
構造を有してもよい。
なお、酸化物半導体層は、例えば、単結晶を有してもよい。
酸化物半導体層は、複数の結晶部を有し、当該結晶部のｃ軸が被形成面の法線ベクトルま
たは表面の法線ベクトルに平行な方向に揃っていることが好ましい。なお、異なる結晶部
間で、それぞれａ軸およびｂ軸の向きが異なっていてもよい。そのような酸化物半導体層
の一例としては、ＣＡＡＣ−ＯＳ層がある。
ＣＡＡＣ−ＯＳ層に含まれる結晶部は、一辺が１００ｎｍ未満の立方体内に収まる大きさ
であることが多い。また、透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌ
ｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）による観察像では、ＣＡＡＣ−ＯＳ層に含まれる
非晶質部と結晶部との境界、結晶部と結晶部との境界は明確ではない。また、ＴＥＭによ
ってＣＡＡＣ−ＯＳ層には明確な粒界（グレインバウンダリーともいう。）は確認できな
い。そのため、ＣＡＡＣ−ＯＳ層は、粒界に起因する電子移動度の低下が抑制される。
ＣＡＡＣ−ＯＳ層に含まれる結晶部は、例えば、ｃ軸がＣＡＡＣ−ＯＳ層の被形成面の法
線ベクトルまたは表面の法線ベクトルに平行な方向になるように揃い、かつａｂ面に垂直
な方向から見て金属原子が三角形状または六角形状に配列し、ｃ軸に垂直な方向から見て
金属原子が層状または金属原子と酸素原子とが層状に配列している。なお、異なる結晶部
間で、それぞれａ軸およびｂ軸の向きが異なっていてもよい。本明細書において、単に垂
直と記載する場合、８０°以上１００°以下、好ましくは８５°以上９５°以下の範囲も
含まれることとする。また、単に平行と記載する場合、−１０°以上１０°以下、好まし
くは−５°以上５°以下の範囲も含まれることとする。
なお、ＣＡＡＣ−ＯＳ層において、結晶部の分布が一様でなくてもよい。例えば、ＣＡＡ
Ｃ−ＯＳ層の形成過程において、酸化物半導体層の表面側から結晶成長させる場合、被形
成面の近傍に対し表面の近傍では結晶部の占める割合が高くなることがある。また、ＣＡ
ＡＣ−ＯＳ層へ不純物を添加することにより、当該不純物添加領域において結晶部が非晶
質化することもある。
ＣＡＡＣ−ＯＳ層に含まれる結晶部のｃ軸は、ＣＡＡＣ−ＯＳ層の被形成面の法線ベクト
ルまたは表面の法線ベクトルに平行な方向になるように揃うため、ＣＡＡＣ−ＯＳ層の形
状（被形成面の断面形状または表面の断面形状）によっては互いに異なる方向を向くこと
がある。また結晶部は、成膜したとき、または成膜後に加熱処理などの結晶化処理を行っ
たときに形成される。従って、結晶部のｃ軸は、ＣＡＡＣ−ＯＳ層が形成されたときの被
形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向になるように揃う。
ＣＡＡＣ−ＯＳを用いたトランジスタは、可視光や紫外光の照射による電気特性の変動が
小さい。よって、当該トランジスタは、信頼性が高い。
また、酸化物半導体層をＣＡＡＣ−ＯＳとするためには、酸化物半導体層が形成される表
面が非晶質であると好ましい。酸化物半導体層が形成される表面が結晶質であると、酸化
物半導体層の結晶性が乱れやすく、ＣＡＡＣ−ＯＳが形成されにくい。
ただし、酸化物半導体層が形成される表面はＣＡＡＣ構造を有していてもよい。酸化物半
導体層が形成される表面がＣＡＡＣ構造を有している場合は、酸化物半導体層もＣＡＡＣ
−ＯＳになりやすい。
よって、酸化物半導体層をＣＡＡＣ−ＯＳとするためには、酸化物半導体層が形成される
表面が非晶質であるか、ＣＡＡＣ構造を有していると好ましい。
なお、酸化物半導体を構成する酸素の一部は窒素で置換されてもよい。
また、ＣＡＡＣ−ＯＳのように結晶部を有する酸化物半導体では、よりバルク内欠陥を低
減することができ、表面の平坦性を高めればアモルファス状態の酸化物半導体以上の移動
度を得ることができる。表面の平坦性を高めるためには、平坦な表面上に酸化物半導体を
形成することが好ましく、具体的には、平均面粗さ（Ｒａ）が１ｎｍ以下、好ましくは０
．３ｎｍ以下、より好ましくは０．１ｎｍ以下の表面上に形成するとよい。Ｒａは原子間
力顕微鏡（ＡＦＭ：Ａｔｏｍｉｃ Ｆｏｒｃｅ Ｍｉｃｒｏｓｃｏｐｅ）にて評価可能で
ある。
ただし、本実施の形態で説明するトランジスタは、ボトムゲート型であるため、酸化物半
導体膜の下方には、ゲート電極２０２と、ゲート絶縁層として機能する絶縁層２０４が存
在している。従って、上記平坦な表面を得るために基板上にゲート電極２０２及び絶縁層
２０４を形成した後、少なくともゲート電極２０２と重畳する絶縁層２０４の表面に対し
て化学的機械研磨（ＣＭＰ：Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉ
ｎｇ）処理などの平坦化処理を行ってもよい。
酸化物半導体層２０５の厚さは、１ｎｍ以上３０ｎｍ以下（好ましくは５ｎｍ以上１０ｎ
ｍ以下）とし、スパッタリング法、ＭＢＥ（Ｍｏｌｅｃｕｌａｒ Ｂｅａｍ Ｅｐｉｔａ
ｘｙ）法、ＣＶＤ法、パルスレーザ堆積法、ＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐ
ｏｓｉｔｉｏｎ）法等を適宜用いることができる。また、酸化物半導体層２０５は、スパ
ッタリングターゲット表面に対し、概略垂直に複数の基板表面がセットされた状態で成膜
を行うスパッタ装置を用いて成膜してもよい。
また、本実施の形態ではトランジスタを、ｎチャネル型のトランジスタとして説明を行う
。
次に、図５（Ａ）で示した画素１１０の構成例について、図１及び図２を用いて説明する
。図１は、図５（Ａ）で示した画素１１０の平面構成を説明する上面図であり、図２は、
図５（Ａ）で示した画素１１０の積層構成を示す断面図である。なお、図１におけるＡ１
−Ａ２、及びＢ１−Ｂ２の鎖線は、図２（Ａ）及び図２（Ｂ）における断面Ａ１−Ａ２、
断面Ｂ１−Ｂ２に相当する。なお、図面を見やすくするため、図１では一部の構成要素の
記載を省略している。
図１に示すトランジスタ１１１は、ドレイン電極２０６ｂを、Ｕ字型（Ｃ字型、コの字型
、または馬蹄型）のソース電極２０６ａで囲む形状としている。このような形状とするこ
とで、トランジスタの面積が小さくても、十分なチャネル幅を確保することが可能となり
、トランジスタの導通時に流れる電流（オン電流ともいう）の量を増やすことが可能とな
る。
また、画素電極２１１と電気的に接続するドレイン電極２０６ｂとゲート電極２０２の間
に生じる寄生容量が、ソース電極２０６ａとゲート電極２０２の間に生じる寄生容量より
も大きいと、フィードスルーの影響を受けやすくなるため、液晶素子１１２に供給された
電位が正確に保持できず、表示品位が低下する要因となる。本実施の形態に示すように、
ソース電極２０６ａをＵ字型としてドレイン電極２０６ｂを囲む形状とすることで、十分
なチャネル幅を確保しつつ、ドレイン電極２０６ｂとゲート電極２０２間に生じる寄生容
量を小さくすることができるため、表示装置の表示品位を向上させることができる。また
、ゲート電極２０２は、配線２１２＿ｉと接続され、ソース電極２０６ａは配線２３６と
接続されている。なお、図１及び図２では、配線２１６＿ｊは配線２３６と配線２２６を
有し、配線２３６と配線２２６を電気的に直列に接続する例を示している。
図２（Ａ）に示す断面Ａ１−Ａ２は、トランジスタ１１１及び容量素子１１３の積層構造
を示している。トランジスタ１１１は、チャネルエッチング型と呼ばれるボトムゲート構
造のトランジスタである。
図２（Ａ）に示す断面Ａ１−Ａ２において、基板２００上に絶縁層２０１が形成され、絶
縁層２０１上にゲート電極２０２及び配線２０３が形成されている。また、ゲート電極２
０２及び配線２０３上に、絶縁層２０４と酸化物半導体層２０５が形成されている。また
、酸化物半導体層２０５上にソース電極２０６ａ及びドレイン電極２０６ｂが形成されて
いる。また、酸化物半導体層２０５の一部に接して、ソース電極２０６ａ及びドレイン電
極２０６ｂ上に絶縁層２０７が形成され、絶縁層２０７上に絶縁層２０８が形成されてい
る。絶縁層２０８上には画素電極２１１が形成され、絶縁層２０７及び絶縁層２０８に形
成されたコンタクトホール２０９を介してドレイン電極２０６ｂに電気的に接続されてい
る。
ゲート電極２０２、配線２１２＿ｉ、配線２０３、及び配線２２６は同じ導電層を用いて
形成することができる。また、ゲート電極２０２、配線２１２＿ｉ、配線２０３、配線２
２６を、銅（Ｃｕ）を含む導電材料で形成することで、配線抵抗の増加を防ぐことができ
る。また、ゲート電極２０２、配線２１２＿ｉ、配線２０３、配線２２６を、Ｃｕを含む
導電層と、タングステン（Ｗ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）、チタン（Ｔｉ
）、クロム（Ｃｒ）などのＣｕよりも融点が高い金属元素を含む導電層や、上述した金属
元素の窒化物や酸化物と積層とすることで、マイグレーションを抑制し、半導体装置の信
頼性を向上させることができる。例えば、窒化タンタルと銅の積層とする。
絶縁層２０４は、Ｃｕ拡散を防ぐためのバリア性を有する材料を用いて形成することが好
ましい。バリア性を有する材料としては、例えば窒化シリコンや酸化アルミニウムを挙げ
ることができる。Ｃｕを含む配線を、バリア性を有する絶縁層で覆うことで、Ｃｕの拡散
を抑制することができる。
また、酸化物半導体層２０５と接して形成されるソース電極２０６ａ及びドレイン電極２
０６ｂ（これらと同じ層で形成される配線を含む）は、Ｃｕを用いずに形成することが好
ましい。酸化物半導体層２０５と接して形成されるソース電極２０６ａ及びドレイン電極
２０６ｂにＣｕを用いると、ソース電極２０６ａ及びドレイン電極２０６ｂ形成時にエッ
チングされたＣｕが酸化物半導体層２０５中に拡散し、トランジスタの電気特性や、信頼
性を劣化させる原因となる。なお、ソース電極２０６ａ及びドレイン電極２０６ｂは、単
層構造でも、複数層の積層構造としてもよい。例えば、タングステンとアルミニウムとチ
タンの三層構造としてもよい。
また、配線２０３とドレイン電極２０６ｂが、絶縁層２０４を間に挟んで重なっている部
分が容量素子１１３として機能する。よって、配線２０３は容量電極または容量配線とし
て機能する。また、絶縁層２０４は容量素子１１３を構成する誘電体層として機能する。
また、容量素子１１３を構成するための誘電体層として酸化物半導体を用いてもよい。酸
化物半導体層の比誘電率は１４乃至１６と大きいため、酸化物半導体層２０５に酸化物半
導体を用いると、容量素子１１３の容量値を大きくすることが可能となる。また、配線２
０３とドレイン電極２０６ｂの間に形成される誘電体層を多層構造としてもよい。誘電体
層を多層構造とすることで、一つの誘電体層にピンホールが生じても該ピンホールが他の
誘電体層で被覆され、容量素子１１３を正常に機能させることができる。
図２（Ｂ）に示す断面Ｂ１−Ｂ２は、配線２１６＿ｊの積層構造を示している。図２（Ｂ
）に示す断面Ｂ１−Ｂ２において、基板２００上に絶縁層２０１が形成され、絶縁層２０
１上に配線２２６が形成されている。また、配線２２６上に絶縁層２０４が形成され、絶
縁層２０４上に配線２３６が形成され、絶縁層２０４に形成されたコンタクトホール２２
７を介して配線２２６に電気的に接続されている。また、配線２３６上に絶縁層２０７と
絶縁層２０８が形成されている。
配線２１６＿ｊは複数の配線２２６と複数の配線２３６を有する。配線２２６は、配線２
１２＿ｉ及び配線２０３と同じ層を用いて形成する。配線２３６は、ソース電極２０６ａ
及びドレイン電極２０６ｂと同じ層を用いて形成されている。また、配線２３６は、配線
２１２＿ｉ及び配線２０３上に絶縁層２０４を介して形成され、隣接する配線２２６を電
気的に接続する。図１及び図２に示す配線２１６＿ｊは、Ｃｕを含む配線２２６と配線２
３６を交互に電気的に接続する構成を有する。また、Ｃｕを含む配線２２６は、バリア性
を有する絶縁層２０４で覆われているため、Ｃｕの拡散が抑制される。このように、配線
２１６＿ｊを、Ｃｕを含む導電材料を有する構成することで、配線の幅や厚さを増加させ
ること無く、配線２１６＿ｊの配線抵抗を低減することができる。
次に、図１及び図２と異なる構成を有する配線２１６＿ｊについて、図３及び図４を用い
て説明する。
図３は、図１に示した配線２１６＿ｊとは異なる構成を有する配線２１６＿ｊの平面構成
を説明する上面図であり、図４は、図３中Ｃ１−Ｃ２の鎖線で示す部位の断面図である。
図４に示す断面Ｃ１−Ｃ２は、図２に示した配線２１６＿ｊと異なる構成を有する配線２
１６＿ｊの積層構造を示している。なお、図面を見やすくするため、図３では一部の構成
要素の記載を省略している。
図４に示す断面Ｃ１−Ｃ２は、図３に示した配線２１６＿ｊの積層構造を示している。図
４に示す断面Ｃ１−Ｃ２において、基板２００上に絶縁層２０１が形成され、絶縁層２０
１上に配線２２６が形成されている。また、配線２２６上に絶縁層２０４が形成され、絶
縁層２０４上に配線２４６が形成され、絶縁層２０４に形成されたコンタクトホール２２
７を介して配線２２６に電気的に接続されている。また、配線２４６上に絶縁層２０７と
絶縁層２０８が形成されている。
図３及び図４に示す配線２１６＿ｊは、配線２４６と複数の配線２２６を有する。配線２
４６は、列方向に沿って延伸し、Ｃｕを含む複数の配線２２６と電気的に接続することに
より、配線の幅や厚さを増加させること無く、配線２１６＿ｊの配線抵抗を低減すること
ができる。なお、配線２４６は、複数の配線２２６を接続した構成と見ることができる。
すなわち、図３及び図４に示す配線２１６＿ｊは、配線２４６と配線２２６を電気的に並
列に接続した構成を有する。
また、配線２３６と配線２２６の接触面積と、配線２４６と配線２２６の接触面積は大き
いほうが好ましい。また、コンタクトホール２２７は配線２２６上に複数形成されること
が好ましい。
次に、図５（Ｃ）で示した画素３１０の構成例について、図６乃至図９を用いて説明する
。図６および図７は、画素３１０の平面構成を示す上面図である。図６は、最上層に画素
電極２１１が形成された状態の上面図であり、図７は、さらに隔壁層２５４、ＥＬ層２５
１が形成された状態の上面図である。なお、図面を見やすくするため、図６及び図７では
、一部の構成要素の記載を省略している。
図８および図９は、画素３１０の積層構成を示す断面図である。図８（Ａ）は、図６およ
び図７におけるＣ１−Ｃ２の一点鎖線における断面に相当し、図８（Ｂ）は、図６および
図７におけるＤ１−Ｄ２の一点鎖線における断面に相当する。図９は、図６および図７に
おけるＥ１−Ｅ２の一点鎖線における断面に相当する。なお、図６乃至図９において、図
１乃至図４を用いて説明した構成と同一部分の説明は省略する。
図８（Ａ）に示す断面Ｃ１−Ｃ２は、トランジスタ１１１、トランジスタ１２１、および
容量素子１１３の積層構造を示している。なお、トランジスタ１２１も、トランジスタ１
１１と同様の、ボトムゲート構造のトランジスタである。
図８（Ａ）に示す断面Ｃ１−Ｃ２において、トランジスタ１１１が有するドレイン電極２
０６ｂは、絶縁層２０４に形成されたコンタクトホール２３９を介してトランジスタ１２
１が有するゲート電極２６２に電気的に接続されている。また、トランジスタ１２１が有
するソース電極２６６ａは、画素電極２１１に電気的に接続されている。また、図６およ
び図７において、トランジスタ１２１が有するドレイン電極２６６ｂは、絶縁層２０４に
形成されたコンタクトホール２３８を介して配線２０３と電気的に接続されている。
また、絶縁層２０８上に、画素毎にＥＬ層２５１を分離するための隔壁層２５４が形成さ
れている。また、画素電極２１１、および隔壁層２５４上にＥＬ層２５１が形成され、隔
壁層２５４およびＥＬ層２５１上に電極２５２が形成されている。開口部２７１において
、画素電極２１１、ＥＬ層２５１、および電極２５２が重畳している部位がＥＬ素子２５
３として機能する。
図８（Ｂ）に示す断面Ｄ１−Ｄ２において、基板２００上に絶縁層２０１が形成され、絶
縁層２０１上に絶縁層２０４が形成され、絶縁層２０１上に配線２２６が形成されている
。また、配線２２６上に絶縁層２０４が形成され、絶縁層２０４上に絶縁層２０７が形成
され、絶縁層２０７上に絶縁層２０８が形成されている。また、絶縁層２０７上に画素電
極２１１が形成されている。絶縁層２０７上に隔壁層２５４が形成され、隔壁層２５４の
画素電極２１１と重畳する位置に開口部２７１が形成されている。
開口部２７１が形成される隔壁層２５４の側面形状は、テーパー形状もしくは曲率を有す
る形状とすることが好ましい。隔壁層２５４となる材料を感光性の樹脂材料とすると、隔
壁層２５４の側面形状を連続した曲率を有する形状とすることができる。隔壁層２５４を
形成するための有機絶縁材料としては、アクリル樹脂、フェノール樹脂、ポリスチレン、
ポリイミドなどを適用することができる。
画素電極２１１はＥＬ素子２５３の一方の電極として機能する。また、電極２５２はＥＬ
素子２５３の他方の電極として機能する。電極２５２はトランジスタのソース電極または
ドレイン電極と同様の材料で形成することができる。ＥＬ素子２５３が、ＥＬ素子２５３
の発光を基板２００側の面から取り出す下面射出（ボトムエミッション）構造の場合は、
電極２５２としてアルミニウムや銀などの、光の反射率が高い材料を用いることが好まし
い。
ＥＬ層２５１は、正孔注入層、正孔輸送層、発光層、電子輸送層、電子注入層等を積層し
て用いればよい。また、画素電極２１１を陽極として用いる場合は、画素電極２１１に仕
事関数が大きい材料を用いる。また、画素電極２１１を複数層の積層構造とする場合は、
少なくともＥＬ層２５１と接する層に仕事関数の大きい材料を用いる。また、電極２５２
を陰極として用いる場合は、電極２５２に仕事関数の小さい金属材料を用いればよい。具
体的に電極２５２としては、アルミニウムとリチウムとの合金を用いることができる。電
極２５２を、アルミニウムとリチウムとの合金層と導電層の積層としてもよい。
また、ＥＬ素子２５３の発光を電極２５２側の面から取り出す上面射出（トップエミッシ
ョン）構造や、上記の両面から発光を取り出す両面射出（デュアルエミッション）構造に
適用することもできる。ＥＬ素子２５３を上面射出構造とする場合は、画素電極２１１を
陰極とし、電極２５２を陽極として用いて、ＥＬ層２５１を構成する注入層、輸送層、発
光層などの積層を、下面射出構造と逆の順番で行えばよい。
なお、図９に示した断面のうち、隔壁層２５４より下層の構造を、図４に示した構造に置
き換えて用いることもできる。
次に、端子１０５及び端子１０６の構成例について、図１０を用いて説明する。図１０（
Ａ１）、図１０（Ａ２）は、端子１０５の上面図及び断面図をそれぞれ図示している。図
１０（Ａ１）におけるＪ１−Ｊ２の一点鎖線は、図１０（Ａ２）における断面Ｊ１−Ｊ２
に相当する。また、図１０（Ｂ１）、図１０（Ｂ２）は、端子１０６の上面図及び断面図
をそれぞれ図示している。図１０（Ｂ１）におけるＫ１−Ｋ２の一点鎖線は、図１０（Ｂ
２）における断面Ｋ１−Ｋ２に相当する。断面Ｊ１−Ｊ２及び断面Ｋ１−Ｋ２において、
Ｊ２及びＫ２は、基板端部に相当する。
なお、図面を見やすくするため、図１０（Ａ１）、及び図１０（Ｂ１）では、一部の構成
要素の記載を省略している。
断面Ｊ１−Ｊ２において、基板２００上に絶縁層２０１が形成され、絶縁層２０１上に配
線２１２＿ｉが形成されている。また、配線２１２＿ｉ上に、絶縁層２０４が形成され、
絶縁層２０４上に電極２３５が形成されている。電極２３５は、絶縁層２０４に形成され
たコンタクトホール２１８を介して、配線２１２＿ｉと電気的に接続されている。また、
電極２３５上に絶縁層２０７と絶縁層２０８が形成され、絶縁層２０８上に電極２２１が
形成されている。電極２２２は、絶縁層２０７と絶縁層２０８に形成されたコンタクトホ
ール２１９を介して、電極２２１と電気的に接続されている。
断面Ｋ１−Ｋ２において、基板２００上に絶縁層２０１が形成され、絶縁層２０１上に配
線２２６が形成されている。また、配線２２６上に、絶縁層２０４が形成され、絶縁層２
０４上に配線２３６が形成されている。配線２３６は、絶縁層２０４に形成されたコンタ
クトホール２２８を介して、配線２２６と電気的に接続されている。図１０（Ｂ１）及び
図１０（Ｂ２）では、絶縁層２０４に複数のコンタクトホールを形成する例を示している
が、図１０（Ａ１）及び図１０（Ａ２）に示すように、コンタクトホールを一つとしても
よい。また、配線２３６上に絶縁層２０７と絶縁層２０８が形成され、絶縁層２０８上に
電極２２２が形成されている。電極２２２は、絶縁層２０７と絶縁層２０８に形成された
コンタクトホール２２９を介して、配線２３６と電気的に接続されている。なお、配線２
２６と配線２３６により、配線２１６＿ｊが形成される。
なお、端子１０７の構成も、端子１０５または端子１０６と同様の構成とすることができ
る。また、端子１０５と端子１０６の構成を入れ替えて用いてもよいし、端子１０５と端
子１０６の構成を、どちらか一方の構成に統一して用いてもよい。
続いて、図１及び図２を用いて説明した表示装置の画素部と、図１０（Ａ１）及び図１０
（Ａ２）を用いて説明した端子１０５の作製方法について、図１１乃至図１５を用いて説
明する。なお、図１１乃至図１３における断面Ａ１−Ａ２は、図１におけるＡ１−Ａ２の
一点鎖線で示した部位の断面図であり、断面Ｊ１−Ｊ２は、図１０（Ａ１）及び図１０（
Ａ２）におけるＪ１−Ｊ２の一点鎖線で示した部位の断面である。また、図１４乃至図１
５における断面Ｂ１−Ｂ２は、図１におけるＢ１−Ｂ２の一点鎖線で示した部位の断面図
である。
まず、基板２００上に絶縁層２０１となる絶縁層を５０ｎｍ以上３００ｎｍ以下、好まし
くは１００ｎｍ以上２００ｎｍ以下の厚さで形成する（図１１（Ａ１）、図１１（Ａ２）
、図１４（Ａ）参照）。基板２００は、ガラス基板、セラミック基板の他、本作製工程の
処理温度に耐えうる程度の耐熱性を有するプラスチック基板等を用いることができる。ま
た、基板に透光性を要しない場合には、ステンレス合金等の金属の基板の表面に絶縁層を
設けたものを用いてもよい。ガラス基板としては、例えば、バリウムホウケイ酸ガラス、
アルミノホウケイ酸ガラス若しくはアルミノケイ酸ガラス等の無アルカリガラス基板を用
いるとよい。他に、石英基板、サファイア基板などを用いることができる。本実施の形態
では、基板２００にアルミノホウケイ酸ガラスを用いる。
なお、基板２００として、可撓性基板（フレキシブル基板）を用いてもよい。可撓性基板
を用いる場合、可撓性基板上に、トランジスタや容量素子などを直接作製してもよいし、
他の作製基板上にトランジスタや容量素子などを作製し、その後可撓性基板に剥離、転置
してもよい。なお、作製基板から可撓性基板に剥離、転置するために、作製基板とトラン
ジスタや容量素子などとの間に、剥離層を設けるとよい。
絶縁層２０１は下地層として機能し、基板２００からの不純物元素の拡散を防止または低
減することができる。絶縁層２０１は、窒化アルミニウム、酸化アルミニウム、窒化酸化
アルミニウム、酸化窒化アルミニウム、酸化ガリウム、窒化シリコン、酸化シリコン、窒
化酸化シリコンまたは酸化窒化シリコンから選ばれた材料を、単層でまたは積層して形成
する。なお、本明細書中において、窒化酸化とは、その組成として、酸素よりも窒素の含
有量が多いものであって、酸化窒化とは、その組成として、窒素よりも酸素の含有量が多
いものを示す。なお、各元素の含有量は、例えば、ラザフォード後方散乱法（ＲＢＳ：Ｒ
ｕｔｈｅｒｆｏｒｄ Ｂａｃｋｓｃａｔｔｅｒｉｎｇ Ｓｐｅｃｔｒｏｍｅｔｒｙ）等を
用いて測定することができる。絶縁層２０１は、スパッタリング法、ＣＶＤ法、塗布法、
印刷法等を用いて形成することができる。
また、絶縁層２０１に、塩素、フッ素などのハロゲン元素を含ませることで、基板２００
からの不純物元素の拡散を防止または低減する機能をさらに高めることができる。絶縁層
２０１に含ませるハロゲン元素の濃度は、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎ
ｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）を用いた分析により得られる
濃度ピークにおいて、１×１０１５ａｔｏｍｓ／ｃｍ３以上１×１０２０ａｔｏｍｓ／ｃ
ｍ３以下とすればよい。
絶縁層２０１は、スパッタリング法、ＭＢＥ法、ＣＶＤ法、パルスレーザ堆積法、ＡＬＤ
法等を適宜用いて形成することができる。また、μ波（例えば周波数２．４５ＧＨｚ）を
用いた高密度プラズマＣＶＤ法などを適用することができる。また、絶縁層２０１は、ス
パッタリングターゲット表面に対し、概略垂直に複数の基板表面がセットされた状態で成
膜を行うスパッタ装置を用いて成膜してもよい。
本実施の形態では、基板２００上に絶縁層２０１として、プラズマＣＶＤ法を用いて膜厚
２００ｎｍの酸化窒化シリコンを形成する。また、絶縁層２０１形成時の温度は、基板２
００が耐えうる温度以下で、より高いほうが好ましい。例えば、基板２００を３５０℃以
上４５０℃以下の温度に加熱しながら絶縁層２０１を形成する。なお、絶縁層２０１の形
成時の温度は一定であることが好ましい。例えば、絶縁層２０１の形成を、基板２００を
３５０℃に加熱して行う。
また、絶縁層２０１の形成後、減圧下、窒素雰囲気下、希ガス雰囲気下、または超乾燥エ
ア窒素雰囲気下において、加熱処理を行ってもよい。加熱処理により絶縁層２０１に含ま
れる水素、水分、水素化物、または水酸化物などの濃度を低減することができる。加熱処
理は、基板２００が耐えうる温度以下で、より高い温度で行うことが好ましい。具体的に
は、絶縁層２０１の成膜温度以上、基板２００の歪点未満で行うことが好ましい。
なお、絶縁層２０１中の水素濃度は、５×１０１８ａｔｏｍｓ／ｃｍ３未満、好ましくは
１×１０１８ａｔｏｍｓ／ｃｍ３以下、より好ましくは５×１０１７ａｔｏｍｓ／ｃｍ３
以下、更に好ましくは１×１０１６ａｔｏｍｓ／ｃｍ３以下とすることが望ましい。
また、絶縁層２０１の形成後、絶縁層２０１に酸素ドープ処理を行い、絶縁層２０１を化
学量論的組成より酸素が多い領域を有する（酸素過剰領域を有する）状態としてもよい。
なお、「酸素ドープ処理」とは、酸素（少なくとも、酸素ラジカル、酸素原子、酸素分子
、オゾン、酸素イオン（酸素分子イオン）、及び酸素クラスタイオンのいずれかを含む）
をバルクに添加することをいう。なお、当該「バルク」の用語は、酸素を、薄膜表面のみ
でなく薄膜内部に添加することを明確にする趣旨で用いている。また、「酸素ドープ処理
」には、プラズマ化した酸素をバルクに添加する「酸素プラズマドープ処理」が含まれる
。酸素ドープ処理は、イオン注入法、イオンドーピング法、プラズマイマージョンイオン
インプランテーション法、酸素雰囲気下で行うプラズマ処理などを用いて行うことができ
る。なお、イオン注入法として、ガスクラスタイオンビームを用いてもよい。
酸素ドープ処理には、酸素を含むガスを用いることができる。酸素を含むガスとしては、
酸素、一酸化二窒素、二酸化窒素、二酸化炭素、一酸化炭素などを用いることができる。
また、酸素ドープ処理において、上述の酸素を含むガスに希ガスを添加してもよい。
なお、酸素の添加により、絶縁層２０１を構成する元素と水素の間の結合、或いは該元素
と水酸基の間の結合を切断するとともに、これらの水素または水酸基が酸素と反応するこ
とで水を生成するため、酸素の導入後に加熱処理を行うと、不純物である水素または水酸
基が、水として脱離しやすくなる。このため、絶縁層２０１へ酸素を導入した後に加熱処
理を行ってもよい。その後、さらに絶縁層２０１に酸素を導入し、絶縁層２０１を酸素過
剰な状態としてもよい。また、絶縁層２０１への酸素の導入と加熱処理は、それぞれを交
互に複数回行ってもよい。また、加熱処理と酸素の導入を同時に行ってもよい。
次いで、絶縁層２０１上に、スパッタリング法、真空蒸着法、またはメッキ法を用いて１
００ｎｍ以上５００ｎｍ以下、好ましくは２００ｎｍ以上３００ｎｍ以下の厚さでＣｕを
含む導電層を形成し、該導電層上にフォトリソグラフィ法またはインクジェット法等によ
りレジストマスクを形成し、該レジストマスクを用いて導電層をエッチングしてゲート電
極２０２、配線２１２＿ｉ、配線２０３、配線２２６を形成する（図１１（Ａ１）、図１
１（Ａ２）、図１４（Ａ）参照）。または、レジストマスクを用いずに、銅等の導電性ナ
ノペーストをインクジェット法により基板上に吐出し、焼成することで形成することもで
きる。
Ｃｕを含む導電層に用いる材料は、Ｃｕのみだけでなく、ＣｕにＷ、Ｔａ、Ｍｏ、Ｔｉ、
Ｃｒ、アルミニウム（Ａｌ）、ジルコニウム（Ｚｒ）、カルシウム（Ｃａ）などの元素を
、単独または複数種類組み合わせて添加したＣｕ合金材料を用いることができる。Ｃｕ合
金材料を用いることで、Ｃｕ配線の密着性、ヒロックなどのマイグレーション耐性を改善
することができる。
また、Ｃｕを含む導電層は、単層構造でも、二層以上の積層構造としてもよい。例えば、
絶縁層２０１と導電層の密着性を改善するため、絶縁層２０１上に、Ｗ、Ｔａ、Ｍｏ、Ｔ
ｉ、Ｃｒなどの金属、もしくはこれらを組み合わせた合金、もしくはこれらの窒化物や酸
化物を用いた層を形成し、その上にＣｕまたはＣｕ合金材料を用いた層を形成する二層構
造としてもよい。また、さらに上述した金属、合金、窒化物、酸化物を積層した三層構造
としてもよい。
本実施の形態では、Ｃｕを含む導電層として、スパッタリング法を用いて絶縁層２０１上
に窒化タンタルと銅の積層膜を形成する。そして、フォトリソグラフィ工程で形成したレ
ジストマスクを用いて、Ｃｕを含む導電層の一部を選択的にエッチングして、ゲート電極
２０２、配線２１２＿ｉ、配線２０３、及び配線２２６を形成する。エッチングは、ドラ
イエッチング法またはウェットエッチング法により行うことができる。また、Ｃｕを含む
導電層のエッチングを、ドライエッチング法とウェットエッチング法の両方を組み合わせ
て行ってもよい。例えば、Ｃｕのエッチングをウェットエッチング法で行い、窒化タンタ
ルのエッチングをドライエッチング法で行ってもよい。
なお、導電層のエッチングをドライエッチング法で行う場合は、エッチングガスとしてハ
ロゲン元素を含むガスを用いることができる。ハロゲン元素を含むガスの一例としては、
塩素（Ｃｌ２）、三塩化硼素（ＢＣｌ３）、四塩化珪素（ＳｉＣｌ４）もしくは四塩化炭
素（ＣＣｌ４）などを代表とする塩素系ガス、四フッ化炭素（ＣＦ４）、六フッ化硫黄（
ＳＦ６）、三フッ化窒素（ＮＦ３）もしくはトリフルオロメタン（ＣＨＦ３）などを代表
とするフッ素系ガス、臭化水素（ＨＢｒ）または酸素を適宜用いることができる。また用
いるエッチング用ガスに不活性気体を添加してもよい。また、ドライエッチング法として
は、反応性イオンエッチング（ＲＩＥ：Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）法
を用いることができる。
また、プラズマ源として、容量結合型プラズマ（ＣＣＰ：Ｃａｐａｃｉｔｉｖｅｌｙ Ｃ
ｏｕｐｌｅｄ Ｐｌａｓｍａ）、誘導結合プラズマ（ＩＣＰ：Ｉｎｄｕｃｔｉｖｅｌｙ
Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ）、電子サイクロトロン共鳴（ＥＣＲ：Ｅｌｅｃｔｒｏｎ
Ｃｙｃｌｏｔｒｏｎ Ｒｅｓｏｎａｎｃｅ）プラズマ、ヘリコン波励起プラズマ（ＨＷ
Ｐ：Ｈｅｌｉｃｏｎ Ｗａｖｅ Ｐｌａｓｍａ）、マイクロ波励起表面波プラズマ（ＳＷ
Ｐ：Ｓｕｒｆａｃｅ Ｗａｖｅ Ｐｌａｓｍａ）などを用いることができる。特に、ＩＣ
Ｐ、ＥＣＲ、ＨＷＰ、及びＳＷＰは、高密度のプラズマを生成することができる。ドライ
エッチング法で行うエッチング（以下、「ドライエッチング処理」ともいう）は、所望の
加工形状にエッチングできるように、エッチング条件（コイル型の電極に印加される電力
量、基板側の電極に印加される電力量、基板側の電極温度等）を適宜調節して行う。
なお、フォトリソグラフィ法を用いて導電層や絶縁層上に任意形状のレジストマスクを形
成する工程をフォトリソグラフィ工程というが、一般にレジストマスク形成後には、エッ
チング工程とレジストマスクの剥離工程が行われることが多い。このため、特段の説明が
無い限り、本明細書でいうフォトリソグラフィ工程には、レジストマスクの形成工程と、
導電層または絶縁層のエッチング工程と、レジストマスクの剥離工程が含まれているもの
とする。
また、ゲート電極２０２の断面形状、具体的には端部の断面形状（テーパー角や膜厚など
）を工夫することにより、後に形成される層の被覆性を向上させることができる。
具体的には、ゲート電極２０２の断面形状が台形または三角形状となるように、ゲート電
極２０２の端部をテーパー形状とする。ここで、ゲート電極２０２端部のテーパー角θ（
図１１（Ａ１）参照）を、８０°以下、好ましくは６０°以下、さらに好ましくは４５°
以下とする。なお、テーパー角θとは、テーパー形状を有する層を、その断面（基板の表
面と直交する面）方向から観察した際に、当該層の側面と底面がなす当該層内の角度を示
す。また、テーパー角が９０°未満である場合を順テーパーといい、テーパー角が９０°
以上である場合を逆テーパーという。
また、ゲート電極２０２端部の断面形状を複数段の階段形状とすることで、その上に被覆
する層の被覆性を向上させることもできる。なお、ゲート電極２０２に限らず、各層の端
部の断面形状を順テーパー形状または階段形状とすることで、その上に被覆する層が途切
れてしまう現象（段切れ）を防ぎ、被覆性を良好なものとすることができる。
次いで、ゲート電極２０２、配線２１２＿ｉ、配線２０３、及び配線２２６上に、絶縁層
２０４及び酸化物半導体層２０５を形成する（図１１（Ｂ１）、図１１（Ｂ２）、図１４
（Ｂ）参照）。
絶縁層２０４は、スパッタリング法、ＭＢＥ法、ＣＶＤ法、パルスレーザ堆積法、ＡＬＤ
法等を適宜用いて形成することができる。また、μ波を用いた高密度プラズマＣＶＤ法な
どを適用することができる。また、絶縁層２０４は、スパッタリングターゲット表面に対
し、概略垂直に複数の基板表面がセットされた状態で成膜を行うスパッタ装置を用いて成
膜してもよい。
絶縁層２０４としては、酸化シリコン、窒化シリコン、酸化窒化シリコン、窒化酸化シリ
コン、酸化アルミニウム、窒化アルミニウム、酸化窒化アルミニウム、窒化酸化アルミニ
ウム、酸化タンタル、酸化ガリウム、酸化イットリウム、酸化ランタン、酸化ハフニウム
、ハフニウムシリケート、窒素が導入されたハフニウムシリケート、窒素が導入されたハ
フニウムアルミネートから選ばれた材料を、単層でまたは積層して用いることができる。
本実施の形態では、絶縁層２０４として、μ波を用いた高密度プラズマＣＶＤ法により、
基板温度を２００℃〜３５０℃として窒化シリコンと酸化窒化シリコンの積層を形成する
。絶縁層２０４は５０ｎｍ以上８００ｎｍ以下、好ましくは１００ｎｍ以上６００ｎｍ以
下の厚さで形成することが好ましい。絶縁層２０４の厚さは、作製するトランジスタのサ
イズやゲート電極２０２の段差被覆性を考慮して形成することが好ましい。
また、一般に、容量素子は対向する二つの電極の間に誘電体を挟む構成を有し、誘電体の
厚さが薄いほど（対向する二つの電極間距離が短いほど）、また、誘電体の誘電率が大き
いほど容量値が大きくなる。ただし、容量素子の容量値を増やすために誘電体を薄くする
と、二つの電極間に生じる漏れ電流（以下、「リーク電流」ともいう）が増加しやすくな
り、また、容量素子の絶縁耐圧が低下しやすくなる。
トランジスタのゲート電極、ゲート絶縁層、半導体層が重畳する部分は、前述した容量素
子として機能する（以下、「ゲート容量」ともいう）。なお、半導体層の、ゲート絶縁層
を介してゲート電極と重畳する領域にチャネルが形成される。すなわち、ゲート電極と、
チャネル形成領域が容量素子の二つの電極として機能し、ゲート絶縁層が容量素子の誘電
体として機能する。ゲート容量の容量値は大きいほうが好ましいが、容量値を増やすため
にゲート絶縁層を薄くすると、前述のリーク電流の増加や、絶縁耐圧の低下といった問題
が生じやすい。
そこで、絶縁層２０４として、ハフニウムシリケート（ＨｆＳｉｘＯｙ（ｘ＞０、ｙ＞０
））、窒素が添加されたハフニウムシリケート（ＨｆＳｉｘＯｙＮｚ（ｘ＞０、ｙ＞０、
ｚ＞０））、窒素が添加されたハフニウムアルミネート（ＨｆＡｌｘＯｙＮｚ（ｘ＞０、
ｙ＞０、ｚ＞０））、酸化ハフニウム、酸化イットリウムなどのｈｉｇｈ−ｋ材料を用い
ると、絶縁層２０４を厚くしても、ゲート電極２０２と酸化物半導体層２０５間の容量値
を十分確保することが可能となる。
例えば、絶縁層２０４として誘電率が大きいｈｉｇｈ−ｋ材料を用いると、絶縁層２０４
を厚くしても、絶縁層２０４に酸化シリコンを用いた場合と同等の容量値を実現できるた
め、ゲート電極２０２と酸化物半導体層２０５間に生じるリーク電流を低減できる。また
、ゲート電極２０２と同じ層を用いて形成された配線と、該配線と重畳する他の配線との
間に生じるリーク電流を低減できる。なお、絶縁層２０４をｈｉｇｈ−ｋ材料と、上記材
料との積層構造としてもよい。
絶縁層２０４は、後に形成される酸化物半導体層２０５と接する部分において酸素を含む
ことが好ましい。酸化物半導体層２０５と接する絶縁層２０４は、膜中（バルク中）に少
なくとも化学量論比を超える量の酸素が存在することが好ましい。例えば、絶縁層２０４
として、酸化シリコン膜を用いる場合には、ＳｉＯ２＋α（ただし、α＞０）とする。こ
の酸化シリコン膜を絶縁層２０４として用いることで、酸化物半導体層２０５に酸素を供
給することができ、特性を良好にすることができる。
また、絶縁層２０４は、Ｃｕを含む導電層で形成されたゲート電極２０２（これと同じ層
で形成された配線または電極を含む）と接する部分において、Ｃｕの拡散を抑制するため
のバリア性を有する材料を用いて形成することが好ましい。バリア性を有する材料として
は、例えば窒化シリコンや酸化アルミニウムを挙げることができる。ゲート電極２０２を
バリア性を有する絶縁層で覆うことで、Ｃｕの拡散を抑制することができる。また、絶縁
層２０１をバリア性を有する材料で形成して、ゲート電極２０２をバリア性を有する材料
で挟む構成とすると、Ｃｕの拡散を抑制する効果をより高めることができる。
また、窒化シリコンや酸化アルミニウムなどは、水素、水分、水素化物、または水酸化物
などの不純物や、酸素に対するバリア性も有する。絶縁層２０４を、バリア性を有する材
料で形成することで、基板側からの上記不純物の侵入を防ぐとともに、絶縁層２０４中に
含まれる酸素の基板側への拡散を防ぐことができる。
本実施の形態では、ゲート電極２０２（これと同じ層で形成された配線または電極を含む
）上に、絶縁層２０４としてμ波を用いた高密度プラズマＣＶＤ法により窒化シリコンと
酸化窒化シリコンの積層膜を形成する。
また、絶縁層２０４を形成する前に、酸素、一酸化二窒素、もしくは希ガス（代表的には
アルゴン）などを用いたプラズマ処理により、被形成面の表面に付着した水分や有機物な
どの不純物を除去することが好ましい。
また、絶縁層２０４の形成後、減圧下、窒素雰囲気下、希ガス雰囲気下、または超乾燥エ
ア窒素雰囲気下において、加熱処理を行ってもよい。加熱処理により絶縁層２０４に含ま
れる水素、水分、水素化物、または水酸化物などの濃度を低減することができる。加熱処
理は、基板２００が耐えうる温度以下で、より高い温度で行うことが好ましい。具体的に
は、絶縁層２０４の成膜温度以上、基板２００の歪点未満で行うことが好ましい。
また、絶縁層２０４の形成後、絶縁層２０４に酸素ドープ処理を行い、絶縁層２０４を酸
素過剰な状態としてもよい。なお、絶縁層２０４への酸素ドープ処理は、上記加熱処理後
に行うことが好ましい。
酸素の供給源となる酸素を多く（過剰に）含む絶縁層２０４を酸化物半導体層２０５と接
して設けることによって、その後の熱処理により該絶縁層２０４から酸化物半導体層２０
５へ酸素を供給することができる。酸化物半導体層２０５へ酸素を供給することにより、
酸化物半導体層２０５中の酸素欠損を補填することができる。
また、絶縁層２０４を絶縁層Ａと絶縁層Ｂの積層とし、Ｃｕを含む導電層で形成されたゲ
ート電極２０２（これと同じ層で形成された配線または電極を含む）上にバリア性を有す
る材料を用いて絶縁層Ａを形成し、絶縁層Ａ上に酸素を含む材料を用いて絶縁層Ｂを形成
してもよい。例えば、ゲート電極２０２上に絶縁層Ａとして窒化シリコン膜を形成し、そ
の上に絶縁層Ｂとして酸化窒化シリコン膜を形成してもよい。
次に、絶縁層２０４上に、後に酸化物半導体層２０５となる酸化物半導体層２１５（図示
せず）をスパッタリング法により形成する。
また、酸化物半導体層２１５の形成に先立ち、絶縁層２０４の酸化物半導体層２０５が接
して形成される領域に、平坦化処理を行ってもよい。平坦化処理としては、特に限定され
ないが、研磨処理（例えば、ＣＭＰ処理）、ドライエッチング処理、プラズマ処理を用い
ることができる。
プラズマ処理としては、例えば、アルゴンガスを導入してプラズマを発生させる逆スパッ
タリングを行うことができる。逆スパッタリングとは、アルゴン雰囲気下で基板側にＲＦ
電源を用いて電圧を印加して基板近傍にプラズマを形成して表面を改質する方法である。
なお、アルゴン雰囲気に代えて窒素、ヘリウム、酸素などを用いてもよい。逆スパッタリ
ングを行うと、絶縁層２０４の表面に付着している粉状物質（パーティクル、ごみともい
う）を除去することができる。
また、平坦化処理としての、研磨処理、ドライエッチング処理、プラズマ処理は複数回行
ってもよく、それらを組み合わせて行ってもよい。また、組み合わせて行う場合、工程順
も特に限定されず、絶縁層２０４表面の凹凸状態に合わせて適宜設定すればよい。
なお、酸化物半導体層２１５を形成するためのスパッタリングガスは、希ガス（代表的に
はアルゴン）雰囲気、酸素ガス雰囲気、希ガス及び酸素の混合ガスを適宜用いる。また、
スパッタリングガスには、水素、水、水酸基または水素化物などの不純物が除去された高
純度ガスを用いることが好ましい。
なお、酸化物半導体層２１５は、酸素が多く含まれるような条件（例えば、酸素１００％
の雰囲気下でスパッタリング法により成膜を行うなど）で形成して、酸素を多く含むまた
は酸素が過飽和な状態（好ましくは酸化物半導体が結晶状態における化学量論的組成に対
し、酸素の含有量が過剰な領域が含まれている状態）とすることが好ましい。
例えば、スパッタリング法を用いて酸化物半導体層を形成する場合、スパッタリングガス
の酸素の占める割合が多い条件で行うことが好ましく、スパッタリングガスを酸素ガス１
００％として行うことが好ましい。スパッタリングガス中の酸素ガスの占める割合が多い
条件、特に酸素ガス１００％で成膜すると、例えば形成温度を３００℃以上としても、酸
化物半導体層中からのＺｎの放出が抑えられる。
また、酸化物半導体層２１５は、銅、アルミニウム、塩素などの不純物がほとんど含まれ
ない高純度化されたものであることが望ましい。トランジスタの製造工程において、これ
らの不純物が混入または酸化物半導体層表面に付着する恐れのない工程を適宜選択するこ
とが好ましい。具体的には、酸化物半導体層中の銅濃度は１×１０１８ａｔｏｍｓ／ｃｍ
３以下、好ましくは１×１０１７ａｔｏｍｓ／ｃｍ３以下とする。また、酸化物半導体層
中のアルミニウム濃度は１×１０１８ａｔｏｍｓ／ｃｍ３以下とする。また、酸化物半導
体層中の塩素濃度は２×１０１８ａｔｏｍｓ／ｃｍ３以下とする。
また、酸化物半導体層２１５中のナトリウム（Ｎａ）、リチウム（Ｌｉ）、カリウム（Ｋ
）などのアルカリ金属の濃度は、Ｎａは５×１０１６ａｔｏｍｓ／ｃｍ３以下、好ましく
は１×１０１６ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは１×１０１５ａｔｏｍｓ／ｃ
ｍ３以下、Ｌｉは５×１０１５ａｔｏｍｓ／ｃｍ３以下、好ましくは１×１０１５ａｔｏ
ｍｓ／ｃｍ３以下、Ｋは５×１０１５ａｔｏｍｓ／ｃｍ３以下、好ましくは１×１０１５
ａｔｏｍｓ／ｃｍ３以下とする。
本実施の形態においては、酸化物半導体層２１５として、ＡＣ電源装置を有するスパッタ
リング装置を用いたスパッタリング法により、膜厚３５ｎｍのＩｎ−Ｇａ−Ｚｎ系酸化物
（ＩＧＺＯ）を形成する。スパッタリング法で作製するためのターゲットとしては、組成
として、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］の金属酸化物ターゲットを用いる。
また、金属酸化物ターゲットの相対密度（充填率）は９０％以上１００％以下、好ましく
は９５％以上９９．９％以下である。相対密度の高い金属酸化物ターゲットを用いること
により、成膜した酸化物半導体を緻密な膜とすることができる。
酸化物半導体層２１５は、減圧状態に保持された成膜室内に基板２００を保持し、成膜室
内の残留水分を除去しつつ水素及び水分が除去されたスパッタガスを導入し、上記ターゲ
ットを用いて絶縁層２０４上に形成する。成膜室内の残留水分を除去するためには、吸着
型の真空ポンプ、例えば、クライオポンプ、イオンポンプ、チタンサブリメーションポン
プを用いることが好ましい。また、排気手段としては、ターボ分子ポンプにコールドトラ
ップを加えたものであってもよい。クライオポンプを用いて排気した成膜室は、例えば、
水素原子、水（Ｈ２Ｏ）など水素原子を含む化合物（より好ましくは炭素原子を含む化合
物）等が排気されるため、当該成膜室で形成した酸化物半導体層２１５に含まれる不純物
の濃度を低減できる。
また、絶縁層２０４と酸化物半導体層２１５を大気に解放せずに連続的に形成してもよい
。絶縁層２０４と酸化物半導体層２１５とを大気に曝露せずに連続して形成すると、絶縁
層２０４表面に水素や水分などの不純物が付着することを防止することができる。
次に、フォトリソグラフィ工程を用いて、酸化物半導体層２１５の一部を選択的にエッチ
ングし、島状の酸化物半導体層２０５を形成する（図１１（Ｂ１）参照）。また、酸化物
半導体層２０５を形成するためのレジストマスクをインクジェット法で形成してもよい。
レジストマスクをインクジェット法で形成するとフォトマスクを使用しないため、製造コ
ストを低減できる。
なお、酸化物半導体層２１５のエッチングは、ドライエッチング法でもウェットエッチン
グ法でもよく、両方を用いてもよい。ウェットエッチング法により、酸化物半導体層２１
５のエッチングを行う場合は、エッチング液として、燐酸と酢酸と硝酸を混ぜた溶液や、
シュウ酸を含む溶液などを用いることができる。また、ＩＴＯ−０７Ｎ（関東化学社製）
を用いてもよい。また、ドライエッチング法で酸化物半導体層２１５のエッチングを行う
場合は、例えば、ＥＣＲまたはＩＣＰなどの高密度プラズマ源を用いたドライエッチング
法を用いることができる。また、広い面積に渡って一様な放電が得られやすいドライエッ
チング法として、ＥＣＣＰ（Ｅｎｈａｎｃｅｄ Ｃａｐａｃｉｔｉｖｅｌｙ Ｃｏｕｐｌ
ｅｄ Ｐｌａｓｍａ）モードを用いたドライエッチング法がある。このドライエッチング
法であれば、例えば基板として、第１０世代の３ｍを超えるサイズの基板を用いる場合に
も対応することができる。
また、酸化物半導体層２０５形成後に、酸化物半導体層２０５中の過剰な水素（水や水酸
基を含む）を除去（脱水化または脱水素化）するための加熱処理を行ってもよい。加熱処
理の温度は、３００℃以上７００℃以下、または基板の歪み点未満とする。加熱処理は減
圧下又は窒素雰囲気下などで行うことができる。例えば、加熱処理装置の一つである電気
炉に基板を導入し、酸化物半導体層２０５に対して窒素雰囲気下４５０℃において１時間
の加熱処理を行う。
なお、加熱処理装置は電気炉に限られず、抵抗発熱体などの発熱体からの熱伝導または熱
輻射によって、被処理物を加熱する装置を用いてもよい。例えば、ＧＲＴＡ（Ｇａｓ Ｒ
ａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置、ＬＲＴＡ（Ｌａｍｐ Ｒａｐｉｄ Ｔ
ｈｅｒｍａｌ Ａｎｎｅａｌ）装置等のＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅ
ａｌ）装置を用いることができる。ＬＲＴＡ装置は、ハロゲンランプ、メタルハライドラ
ンプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧水銀
ランプなどのランプから発する光（電磁波）の輻射により、被処理物を加熱する装置であ
る。ＧＲＴＡ装置は、高温のガスを用いて加熱処理を行う装置である。高温のガスには、
アルゴンなどの希ガス、または窒素のような、加熱処理によって被処理物と反応しない不
活性気体が用いられる。
例えば、加熱処理として、６５０℃〜７００℃の高温に加熱した不活性ガス中に基板を入
れ、数分間加熱した後、基板を不活性ガス中から出すＧＲＴＡを行ってもよい。
なお、加熱処理においては、窒素、またはヘリウム、ネオン、アルゴン等の希ガスに、水
、水素などが含まれないことが好ましい。または、熱処理装置に導入する窒素、またはヘ
リウム、ネオン、アルゴン等の希ガスの純度を、６Ｎ（９９．９９９９％）以上好ましく
は７Ｎ（９９．９９９９９％）以上（即ち不純物濃度を１ｐｐｍ以下、好ましくは０．１
ｐｐｍ以下）とすることが好ましい。
また、加熱処理により酸化物半導体層２０５を加熱した後、同じ炉に高純度の酸素ガス、
高純度の一酸化二窒素ガス、又は超乾燥エア（キャビティリングダウン分光法（ＣＲＤＳ
：Ｃａｖｉｔｙ Ｒｉｎｇ−Ｄｏｗｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ）を用いた露点計を用
いて測定した場合の水分量が２０ｐｐｍ（露点換算で−５５℃）以下、好ましくは１ｐｐ
ｍ以下、より好ましくは１０ｐｐｂ以下の空気）を導入してもよい。酸素ガスまたは一酸
化二窒素ガスに、水、水素などが含まれないことが好ましい。または、熱処理装置に導入
する酸素ガスまたは一酸化二窒素ガスの純度を、６Ｎ以上好ましくは７Ｎ以上（即ち、酸
素ガスまたは一酸化二窒素ガス中の不純物濃度を１ｐｐｍ以下、好ましくは０．１ｐｐｍ
以下）とすることが好ましい。酸素ガス又は一酸化二窒素ガスの作用により、脱水化また
は脱水素化処理による不純物の排除工程によって同時に減少してしまった酸化物半導体を
構成する主成分材料である酸素を供給することによって、酸化物半導体内の酸素欠損が低
減され、酸化物半導体層２０５をｉ型（真性）または実質的にｉ型化することができる。
この点、シリコンなどのように不純物元素を添加してのｉ型化ではないため、酸化物半導
体のｉ型化は従来にない技術思想を含むものといえる。
脱水化又は脱水素化のための加熱処理は、酸化物半導体層の形成後であれば、島状の酸化
物半導体層２０５の形成前に行ってもよく、形成後に行ってもよい。また、脱水化又は脱
水素化のための加熱処理は、複数回行ってもよく、他の加熱処理と兼ねてもよい。
また、脱水化又は脱水素化処理によって、酸化物半導体を構成する主成分材料である酸素
が同時に脱離して減少してしまう恐れがある。酸化物半導体層において、酸素が脱離した
箇所では酸素欠損が存在し、該酸素欠損に起因してトランジスタの電気特性変動を招くド
ナー準位が生じてしまう。
このため、脱水化又は脱水素化処理を行った酸化物半導体層２０５に、酸素ドープ処理を
行い、酸化物半導体層２０５中に酸素を供給してもよい。
脱水化又は脱水素化処理を行った酸化物半導体層２０５に、酸素を導入して膜中に酸素を
供給することによって、脱水化または脱水素化処理による不純物の排除工程によって生じ
た酸化物半導体内の酸素欠損を低減し、酸化物半導体層２０５をｉ型（真性）化すること
ができる。ｉ型（真性）化した酸化物半導体層２０５を有するトランジスタは、電気特性
変動が抑制されており、電気的に安定である。
酸化物半導体層２０５に酸素導入する場合、酸素ドープ処理を酸化物半導体層２０５に直
接行ってもよいし、他の層を介して行ってもよい。
また、酸素の導入により、酸化物半導体層２０５を構成する元素と水素の間の結合、或い
は該元素と水酸基の間の結合を切断するとともに、これらの水素または水酸基が酸素と反
応することで水を生成するため、酸素の導入後に加熱処理を行うと、不純物である水素ま
たは水酸基が、水として脱離しやすくなる。このため、酸化物半導体層２０５へ酸素を導
入した後に加熱処理を行ってもよい。その後、さらに酸化物半導体層２０５に酸素を導入
し、酸化物半導体層２０５を酸素過剰な状態としてもよい。また、酸化物半導体層２０５
への酸素の導入と加熱処理は、それぞれを交互に複数回行ってもよい。また、加熱処理と
酸素の導入を同時に行ってもよい。また、酸化物半導体層２０５に十分な酸素が供給され
て酸素が過飽和の状態とするため、酸化物半導体層２０５を挟むように酸素を多く含む絶
縁層（酸化シリコンなど）を接して設けることが好ましい。
また、酸素を多く含む絶縁層の水素濃度もトランジスタの特性に影響を与えるため重要で
ある。酸素を多く含む絶縁層の水素濃度が、７．２×１０２０ａｔｏｍｓ／ｃｍ３以上で
ある場合には、トランジスタの初期特性のバラツキの増大、Ｌ長依存性の増大、さらにＢ
Ｔストレス試験において大きく劣化するため、酸素を多く含む絶縁層の水素濃度は、７．
２×１０２０ａｔｏｍｓ／ｃｍ３未満とする。即ち、酸化物半導体層の水素濃度は５×１
０１９ａｔｏｍｓ／ｃｍ３以下、且つ、酸素を多く含む絶縁層の水素濃度は、７．２×１
０２０ａｔｏｍｓ／ｃｍ３未満とすることが好ましい。
なお、酸化物半導体層２０５を、複数の酸化物半導体層が積層された構造としてもよい。
例えば、酸化物半導体層２０５を、第１の酸化物半導体層と第２の酸化物半導体層の積層
として、第１の酸化物半導体層と第２の酸化物半導体層に異なる組成の金属酸化物を用い
てもよい。例えば、第１の酸化物半導体層に三元系金属の酸化物を用い、第２の酸化物半
導体層に二元系金属の酸化物を用いてもよい。また、例えば、第１の酸化物半導体層と第
２の酸化物半導体層を、どちらも三元系金属の酸化物としてもよい。
また、第１の酸化物半導体層と第２の酸化物半導体層の構成元素を同一とし、両者の組成
を異ならせてもよい。例えば、第１の酸化物半導体層の原子数比をＩｎ：Ｇａ：Ｚｎ＝１
：１：１とし、第２の酸化物半導体層の原子数比をＩｎ：Ｇａ：Ｚｎ＝３：１：２として
もよい。また、第１の酸化物半導体層の原子数比をＩｎ：Ｇａ：Ｚｎ＝１：３：２とし、
第２の酸化物半導体層の原子数比をＩｎ：Ｇａ：Ｚｎ＝２：１：３としてもよい。
この時、第１の酸化物半導体層と第２の酸化物半導体層のうち、ゲート電極に近い側（チ
ャネル側）の酸化物半導体層のＩｎとＧａの含有率をＩｎ＞Ｇａとするとよい。またゲー
ト電極から遠い側（バックチャネル側）の酸化物半導体層のＩｎとＧａの含有率をＩｎ≦
Ｇａとするとよい。
酸化物半導体では主として重金属のｓ軌道がキャリア伝導に寄与しており、Ｉｎの含有率
を多くすることによりｓ軌道のオーバーラップが多くなる傾向があるため、Ｉｎ＞Ｇａの
組成となる酸化物はＩｎ≦Ｇａの組成となる酸化物と比較して高い移動度を備える。また
、ＧａはＩｎと比較して酸素欠損の形成エネルギーが大きく酸素欠損が生じにくいため、
Ｉｎ≦Ｇａの組成となる酸化物はＩｎ＞Ｇａの組成となる酸化物と比較して安定した特性
を備える。
チャネル側にＩｎ＞Ｇａの組成となる酸化物半導体を適用し、バックチャネル側にＩｎ≦
Ｇａの組成となる酸化物半導体を適用することで、トランジスタの移動度及び信頼性をさ
らに高めることが可能となる。
また、第１の酸化物半導体層と第２の酸化物半導体層に、結晶性の異なる酸化物半導体を
適用してもよい。すなわち、単結晶酸化物半導体、多結晶酸化物半導体、非晶質酸化物半
導体、またはＣＡＡＣ−ＯＳを適宜組み合わせた構成としてもよい。また、第１の酸化物
半導体層と第２の酸化物半導体層の少なくともどちらか一方に非晶質酸化物半導体を適用
すると、酸化物半導体層２０５の内部応力や外部からの応力を緩和し、トランジスタの特
性ばらつきが低減され、また、トランジスタの信頼性をさらに高めることが可能となる。
一方で、非晶質酸化物半導体は水素などのドナーとなる不純物を吸収しやすく、また、酸
素欠損が生じやすいためｎ型化されやすい。このため、チャネル側の酸化物半導体層は、
ＣＡＡＣ−ＯＳなどの結晶性を有する酸化物半導体を適用することが好ましい。
また、トランジスタとしてボトムゲート構造のチャネルエッチング型のトランジスタを用
いる場合、バックチャネル側に非晶質酸化物半導体を用いると、ソース電極及びドレイン
電極形成時のエッチング処理により酸素欠損が生じ、ｎ型化されやすい。このため、チャ
ネルエッチング型のトランジスタを用いる場合は、バックチャネル側の酸化物半導体層に
結晶性を有する酸化物半導体を適用することが好ましい。
また、酸化物半導体層２０５を３層以上の積層構造とし、複数層の結晶性を有する酸化物
半導体層で非晶質酸化物半導体層を挟む構造としてもよい。また、結晶性を有する酸化物
半導体層と非晶質酸化物半導体層を交互に積層する構造としてもよい。
酸化物半導体層２０５を複数層の積層構造とする場合の上記構成は、それぞれを適宜組み
合わせて用いることができる。
また、酸化物半導体層２０５を複数層の積層構造とし、各酸化物半導体層の形成後に酸素
ドープ処理を行ってもよい。各酸化物半導体層の形成毎に酸素ドープ処理を行うことで、
酸化物半導体内の酸素欠損を低減する効果を高めることができる。
次いで、フォトリソグラフィ工程により絶縁層２０４の一部を選択的に除去し、コンタク
トホール２１８、コンタクトホール２２８及びコンタクトホール２２７を形成する（図１
０（Ａ２）、図１０（Ｂ２）、図１１（Ｃ２）、図１４（Ｃ）参照）。絶縁層２０４のエ
ッチングは、ドライエッチング法またはウェットエッチング法により行うことができる。
また、ドライエッチング法とウェットエッチング法の両方を組み合わせて行ってもよい。
次いで、酸化物半導体層２０５上に導電層２１７（図示せず）を形成し、フォトリソグラ
フィ工程により導電層２１７の一部を選択的にエッチングして、ソース電極２０６ａ及び
ドレイン電極２０６ｂを形成する（図１１（Ｄ１）、図１１（Ｄ２）、図１４（Ｄ）参照
）。
ソース電極２０６ａ及びドレイン電極２０６ｂとなる導電層２１７は、後の加熱処理に耐
えられる材料を用いて形成する。導電層２１７としては、例えば、Ａｌ、Ｃｒ、Ｔａ、Ｔ
ｉ、Ｍｏ、Ｗから選ばれた元素を含む金属、または上述した元素を成分とする金属窒化物
（窒化チタン、窒化モリブデン、窒化タングステン）等を用いることができる。また、Ａ
ｌなどの金属層の下側又は上側の一方または双方にＴｉ、Ｍｏ、Ｗなどの高融点金属また
はそれらの金属窒化物（窒化チタン、窒化モリブデン、窒化タングステン）を積層させた
構成としても良い。また、導電層２１７を導電性の金属酸化物で形成しても良い。導電性
の金属酸化物としては酸化インジウム（Ｉｎ２Ｏ３）、酸化スズ（ＳｎＯ２）、酸化亜鉛
（ＺｎＯ）、酸化インジウム酸化スズ（Ｉｎ２Ｏ３―ＳｎＯ２、ＩＴＯと略記する）、酸
化インジウム酸化亜鉛（Ｉｎ２Ｏ３―ＺｎＯ）またはこれらの金属酸化物材料に酸化シリ
コンを含ませたものを用いることができる。
なお、ソース電極２０６ａ及びドレイン電極２０６ｂとなる導電層２１７にＣｕを用いな
いことが好ましい。特に、導電層２１７に主成分レベル（１ｗｔ％以上）でＣｕが含まれ
ないことが好ましい。ソース電極２０６ａ及びドレイン電極２０６ｂとなる導電層２１７
は、酸化物半導体層２０５に接して形成されるため、導電層２１７のエッチング時に、露
出した酸化物半導体層２０５表面にＣｕが付着し、また、付着したＣｕが酸化物半導体層
２０５中に拡散して、トランジスタの電気特性の劣化や信頼性の低下の一因となる。
本実施の形態では、導電層２１７としてスパッタリング法によりＷとＡｌとＴｉの積層を
形成する。導電層２１７のエッチングは、ウェットエッチング法またはドライエッチング
法で行うことができる。例えば、エッチングガス（ＢＣｌ３：Ｃｌ２＝７５０ｓｃｃｍ：
１５０ｓｃｃｍ）を用いて、バイアス電力を１５００Ｗとし、ＩＣＰ電源電力を０Ｗとし
、圧力を２．０ＰａとしたＩＣＰエッチング法（ドライエッチング法）により行うことが
できる。
次いで、酸化物半導体層２０５の一部に接し、ソース電極２０６ａ及びドレイン電極２０
６ｂ上に、絶縁層２２５を２０ｎｍ乃至５０ｎｍの厚さで形成する（図１２（Ａ１）、図
１２（Ａ２）、図１５（Ａ）参照）。絶縁層２２５は、絶縁層２０１または絶縁層２０４
と同様の材料及び方法で形成することができる。例えば、酸化シリコンや、酸化窒化シリ
コンなどをスパッタリング法やＣＶＤ法で形成し、絶縁層２２５として用いることができ
る。
本実施の形態では、絶縁層２２５として、プラズマＣＶＤ法により厚さ３０ｎｍの酸化窒
化シリコンを形成する。絶縁層２２５の形成は、例えば、ＳｉＨ４とＮ２Ｏのガス流量比
をＳｉＨ４：Ｎ２Ｏ＝２０ｓｃｃｍ：３０００ｓｃｃｍとし、圧力を４０Ｐａとし、ＲＦ
電源電力（電源出力）を１００Ｗとし、基板温度を３５０℃とすればよい。
次に、絶縁層２２５に酸素２３１を導入し、絶縁層２２５を、酸素を過剰に含む絶縁層２
０７とする（図１２（Ｂ１）、図１２（Ｂ２）、図１５（Ｂ）参照）。酸素２３１には、
少なくとも、酸素ラジカル、オゾン、酸素原子、酸素イオン（分子イオン、クラスタイオ
ンを含む）、のいずれかが含まれている。酸素２３１の導入は、酸素ドープ処理により行
うことができる。
また、酸素２３１の導入は、プラズマ処理により絶縁層２２５の全面に一度に行ってもよ
いし、例えば、線状のイオンビームを用いて行ってもよい。線状のイオンビームを用いる
場合には、基板２００又はイオンビームを相対的に移動（スキャン）させることで、絶縁
層２２５の全面に酸素２３１を導入することができる。
酸素２３１の供給ガスとしては、酸素原子を含有するガスを用いればよく、例えば、Ｏ２
ガス、Ｎ２Ｏガス、ＣＯ２ガス、ＣＯガス、ＮＯ２ガス等を用いることができる。なお、
酸素の供給ガスに希ガス（例えばＡｒ）を含有させてもよい。
また、例えば、イオン注入法で酸素の導入を行う場合、酸素２３１のドーズ量は１×１０
１３ｉｏｎｓ／ｃｍ２以上５×１０１６ｉｏｎｓ／ｃｍ２以下とするのが好ましく、絶縁
層２０７の酸素の含有量は、化学量論的組成を超える程度とするのが好ましい。なお、こ
のような化学量論的組成よりも酸素を過剰に含む領域は、絶縁層２０７の一部に存在して
いればよい。なお、酸素の注入深さは、注入条件により適宜制御すればよい。
本実施の形態では、酸素２３１の導入を、酸素雰囲気下で行うプラズマ処理で行う。なお
、絶縁層２０７は、酸化物半導体層２０５と接する絶縁層であるため、可能な限り水、水
素などの不純物が含まれないことが好ましい。したがって、酸素２３１の導入の前に、絶
縁層２２５中の過剰な水素（水や水酸基を含む）を除去するための加熱処理を行うことが
好ましい。脱水化又は脱水素化処理を目的とした加熱処理の温度は、３００℃以上７００
℃以下、または基板の歪み点未満とする。脱水化又は脱水素化処理を目的とした加熱処理
は、前述の加熱処理と同様に行うことができる。
酸素２３１の導入のためのプラズマ処理（酸素プラズマ処理）は、酸素流量を２５０ｓｃ
ｃｍとし、ＩＣＰ電源電力を０Ｗとし、バイアス電力を４５００Ｗとし、圧力を１５Ｐａ
として行う。この時、酸素プラズマ処理により絶縁層２２５に導入された酸素の一部は、
絶縁層２２５を通過して酸化物半導体層２０５に導入される。酸化物半導体層２０５中に
絶縁層２２５を介して酸素が導入されるため、酸化物半導体層２０５の表面にプラズマに
よるダメージが入りにくく、半導体装置の信頼性を向上することができる。絶縁層２２５
は、１０ｎｍより厚く、１００ｎｍより薄くすることが好ましい。絶縁層２２５の厚さを
１０ｎｍ以下とすると、酸化物半導体層２０５が酸素プラズマ処理時のダメージを受けや
すくなる。また、絶縁層２２５の厚さを１００ｎｍ以上とすると、酸素プラズマ処理によ
り導入された酸素が、十分に酸化物半導体層２０５に供給されない恐れがある。また、絶
縁層２２５の脱水化又は脱水素化処理を目的とした加熱処理及び／又は酸素２３１の導入
は、複数回行ってもよい。絶縁層２２５に酸素を導入することにより、絶縁層２０７を酸
素供給層として機能させることができる。
次に、絶縁層２０７上に絶縁層２０８を２００ｎｍ乃至５００ｎｍの厚さで形成する（図
１３（Ａ１）、図１３（Ａ２）、図１５（Ｃ）参照）。絶縁層２０８は、絶縁層２０１ま
たは絶縁層２０４と同様の材料及び方法で形成することができる。例えば、酸化シリコン
膜や酸化窒化シリコン膜などをスパッタリング法やＣＶＤ法で形成し、絶縁層２０８とし
て用いることができる。
本実施の形態では、絶縁層２０８として、プラズマＣＶＤ法により厚さ３７０ｎｍの酸化
窒化シリコン膜を形成する。絶縁層２０８の形成は、例えば、ＳｉＨ４とＮ２Ｏのガス流
量比をＳｉＨ４：Ｎ２Ｏ＝３０ｓｃｃｍ：４０００ｓｃｃｍとし、圧力を２００Ｐａとし
、ＲＦ電源電力（電源出力）を１５０Ｗとし、基板温度を２２０℃とすればよい。
なお、絶縁層２０８の形成後、不活性ガス雰囲気下、酸素雰囲気下、または不活性ガスと
酸素の混合雰囲気下で２５０℃以上６５０℃以下、好ましくは３００℃以上６００℃以下
の温度で加熱処理を行ってもよい。当該加熱処理によって、絶縁層２０７に含まれる酸素
を酸化物半導体層２０５へと供給し、酸化物半導体層２０５の酸素欠損を補填することが
できる。絶縁層２０７上に絶縁層２０８を形成することで、絶縁層２０７が含有する酸素
を効率良く酸化物半導体層２０５に供給することができる。
また、絶縁層２０８に酸素ドープ処理を行い、絶縁層２０８に酸素２３１を導入し、酸素
過剰な状態としてもよい。絶縁層２０８への酸素２３１の導入は、絶縁層２０７への酸素
２３１の導入と同様に行ってもよい。また、絶縁層２０８への酸素２３１の導入後、不活
性ガス雰囲気下、酸素雰囲気下、または不活性ガスと酸素の混合雰囲気下で２５０℃以上
６５０℃以下、好ましくは３００℃以上６００℃以下の温度で加熱処理を行ってもよい。
チャネルが形成される半導体層に酸化物半導体を用いたトランジスタは、酸化物半導体層
に酸素が供給されることで、酸化物半導体層と絶縁層との界面準位密度を低減できる。こ
の結果、トランジスタの動作などに起因して、酸化物半導体層と絶縁層との界面にキャリ
アが捕獲されることを抑制することができ、信頼性の高いトランジスタを得ることができ
る。
さらに、酸化物半導体層の酸素欠損に起因してキャリアが生じる場合がある。一般に酸化
物半導体層の酸素欠損は、酸化物半導体層中にキャリアである電子が生成される一因とな
る。この結果、トランジスタのしきい値電圧がマイナス方向にシフトしてしまう。そこで
、酸化物半導体層に酸素が十分に供給され、好ましくは酸化物半導体層に酸素が過剰に含
まれていることにより、酸化物半導体層の酸素欠損密度を低減することができる。
次いで、フォトリソグラフィ工程により絶縁層２０７及び絶縁層２０８の一部を選択的に
除去し、コンタクトホール２０９、コンタクトホール２１９、コンタクトホール２２９、
及びコンタクトホール２２７を形成する（図１０（Ａ２）、図１０（Ｂ２）、図１３（Ｂ
１）、図１３（Ｂ２）、図１４（Ｃ）参照）。絶縁層２０７及び絶縁層２０８のエッチン
グは、ドライエッチング法またはウェットエッチング法により行うことができる。また、
ドライエッチング法とウェットエッチング法の両方を組み合わせて行ってもよい。
次いで、スパッタリング法、真空蒸着法などを用いて、透光性を有する導電層を３０ｎｍ
以上２００ｎｍ以下、好ましくは５０ｎｍ以上１００ｎｍ以下の厚さで形成し、フォトリ
ソグラフィ工程により画素電極２１１、電極２２１、電極２２２を形成する（図１０（Ａ
１）、図１０（Ａ２）、図１０（Ｂ１）、図１０（Ｂ２）、図１３（Ｃ１）、図１３（Ｃ
２）参照）。
透光性を有する導電層としては、酸化インジウム、酸化スズ、酸化亜鉛、酸化インジウム
酸化亜鉛、ＩＴＯ、またはこれらの金属酸化物材料に酸化シリコンを含ませた材料を用い
ることができる。
また、透光性を有する導電層を、導電性高分子（導電性ポリマーともいう）を含む導電性
組成物を用いて形成することができる。導電性組成物を用いて形成した画素電極は、シー
ト抵抗が１００００Ω／□以下、波長５５０ｎｍにおける透光率が７０％以上であること
が好ましい。また、導電性組成物に含まれる導電性高分子の抵抗率が０．１Ω・ｃｍ以下
であることが好ましい。
本実施の形態では、透光性を有する導電膜として厚さ８０ｎｍのＩＴＯを形成し、フォト
リソグラフィ工程を用いて透光性を有する導電層を選択的にエッチングして、画素電極２
１１、電極２２１、電極２２２を形成する。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
（実施の形態２）
本実施の形態では、上記実施の形態で示した表示装置の一例について、図１６及び図１７
を用いて説明する。また、上記実施の形態で一例を示したトランジスタを用いて、トラン
ジスタを含む駆動回路の一部または全体を画素部と同じ基板上に一体形成し、システムオ
ンパネルを形成することができる。
図１６（Ａ）において、第１の基板４００１上に設けられた画素部４００２を囲むように
して、シール材４００５が設けられ、第２の基板４００６によって封止されている。図１
６（Ａ）においては、第１の基板４００１上のシール材４００５によって囲まれている領
域とは異なる領域に、別途用意された基板上に単結晶半導体又は多結晶半導体で形成され
た信号線駆動回路４００３、及び走査線駆動回路４００４が実装されている。また、信号
線駆動回路４００３、走査線駆動回路４００４、または画素部４００２に与えられる各種
信号及び電位は、ＦＰＣ（Ｆｌｅｘｉｂｌｅ ｐｒｉｎｔｅｄ ｃｉｒｃｕｉｔ）４０１
８ａ、ＦＰＣ４０１８ｂから供給されている。
図１６（Ｂ）及び図１６（Ｃ）において、第１の基板４００１上に設けられた画素部４０
０２と、走査線駆動回路４００４とを囲むようにして、シール材４００５が設けられてい
る。また画素部４００２と、走査線駆動回路４００４の上に第２の基板４００６が設けら
れている。よって画素部４００２と、走査線駆動回路４００４とは、第１の基板４００１
とシール材４００５と第２の基板４００６とによって、表示素子と共に封止されている。
図１６（Ｂ）及び図１６（Ｃ）においては、第１の基板４００１上のシール材４００５に
よって囲まれている領域とは異なる領域に、別途用意された基板上に単結晶半導体又は多
結晶半導体で形成された信号線駆動回路４００３が実装されている。図１６（Ｂ）及び図
１６（Ｃ）においては、信号線駆動回路４００３、走査線駆動回路４００４、または画素
部４００２に与えられる各種信号及び電位は、ＦＰＣ４０１８から供給されている。
また図１６（Ｂ）及び図１６（Ｃ）においては、信号線駆動回路４００３を別途形成し、
第１の基板４００１に実装している例を示しているが、この構成に限定されない。走査線
駆動回路を別途形成して実装しても良いし、信号線駆動回路の一部または走査線駆動回路
の一部のみを別途形成して実装しても良い。
なお、別途形成した駆動回路の接続方法は、特に限定されるものではなく、ＣＯＧ（Ｃｈ
ｉｐ Ｏｎ Ｇｌａｓｓ）方法、ワイヤボンディング方法、或いはＴＡＢ（Ｔａｐｅ Ａ
ｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）方法などを用いることができる。図１６（Ａ）は、
ＣＯＧ方法により信号線駆動回路４００３、走査線駆動回路４００４を実装する例であり
、図１６（Ｂ）は、ＣＯＧ方法により信号線駆動回路４００３を実装する例であり、図１
６（Ｃ）は、ＴＡＢ方法により信号線駆動回路４００３を実装する例である。
また、表示装置は、表示素子が封止された状態にあるパネルと、該パネルにコントローラ
を含むＩＣ等を実装した状態にあるモジュールとを含む。
なお、本明細書中における表示装置とは、画像表示デバイス、表示デバイス、もしくは光
源（照明装置含む）を指す。また、コネクター、例えばＦＰＣもしくはＴＡＢテープもし
くはＴＣＰが取り付けられたモジュール、ＴＡＢテープやＴＣＰの先にプリント配線板が
設けられたモジュール、または表示素子にＣＯＧ方式によりＩＣ（集積回路）が直接実装
されたモジュールも全て表示装置に含むものとする。
また第１の基板上に設けられた画素部及び走査線駆動回路は、トランジスタを複数有して
おり、上記実施の形態で示したトランジスタを適用することができる。
表示装置に設けられる表示素子としては液晶素子（液晶表示素子ともいう）、発光素子（
発光表示素子ともいう）、を用いることができる。発光素子は、電流または電圧によって
輝度が制御される素子をその範疇に含んでおり、具体的には無機ＥＬ、有機ＥＬ等が含ま
れる。また、電子インクなど、電気的作用によりコントラストが変化する表示媒体も適用
することができる。
図１７（Ａ）及び図１７（Ｂ）は、図１６（Ｂ）中でＭ−Ｎの鎖線で示した部位の断面構
成を示す断面図である。図１７（Ａ）及び図１７（Ｂ）で示すように、半導体装置は電極
４０１５及び電極４０１６を有しており、電極４０１５及び電極４０１６はＦＰＣ４０１
８が有する端子と異方性導電層４０１９を介して、電気的に接続されている。また、電極
４０１６は、絶縁層４０２２に形成された開口を介して配線４０１４と電気的に接続され
ている。
電極４０１５は、第１の電極層４０３０と同じ導電層から形成され、電極４０１６は、ト
ランジスタ４０１０、４０１１のソース電極及びドレイン電極と同じ導電層で形成され、
配線４０１４は、トランジスタ４０１０、４０１１のゲート電極と同じ導電層で形成され
ている。
また、図１７（Ａ）では、電極４０１６と配線４０１４が絶縁層４０２２に形成された一
つの開口を介して接続しているが、図１７（Ｂ）では、絶縁層４０２２に形成された複数
の開口を介して接続している。開口を複数形成することで表面に凹凸が形成されるため、
後に形成される電極４０１５と異方性導電層４０１９の接触面積を増やすことができる。
よって、ＦＰＣ４０１８と電極４０１５の接続を良好なものとすることができる。
また第１の基板４００１上に設けられた画素部４００２と、走査線駆動回路４００４は、
トランジスタを複数有しており、図１７（Ａ）及び図１７（Ｂ）では、画素部４００２に
含まれるトランジスタ４０１０と、走査線駆動回路４００４に含まれるトランジスタ４０
１１とを例示している。図１７（Ａ）では、トランジスタ４０１０、トランジスタ４０１
１上には絶縁層４０２０が設けられ、図１７（Ｂ）では、絶縁層４０２４の上にさらに平
坦化層４０２１が設けられている。なお、絶縁層４０２３は下地層として機能する絶縁層
であり、絶縁層４０２２はゲート絶縁層として機能する絶縁層である。
本実施の形態では、トランジスタ４０１０、トランジスタ４０１１として、上記実施の形
態で示したトランジスタを適用することができる。
上記実施の形態で示したトランジスタは、電気特性変動が抑制されており、電気的に安定
である。よって、図１７（Ａ）及び図１７（Ｂ）で示す本実施の形態の半導体装置として
信頼性の高い半導体装置を提供することができる。
また、図１７（Ｂ）では、絶縁層４０２４上において、駆動回路用のトランジスタ４０１
１の酸化物半導体層のチャネル形成領域と重なる位置に導電層４０１７が設けられている
例を示している。本実施の形態では、導電層４０１７を第１の電極層４０３０と同じ導電
層で形成する。導電層４０１７を酸化物半導体層のチャネル形成領域と重なる位置に設け
ることによって、ＢＴ試験前後におけるトランジスタ４０１１のしきい値電圧の変化量を
さらに低減することができる。また、導電層４０１７の電位は、トランジスタ４０１１の
ゲート電極と同じでもよいし、異なっていても良く、導電層４０１７を第２のゲート電極
として機能させることもできる。また、導電層４０１７の電位は、ＧＮＤ、０Ｖ、或いは
フローティング状態であってもよい。また、導電層４０１７に与える電位を制御すること
で、トランジスタのしきい値電圧を制御することができる。このため、導電層４０１７を
バックゲート電極と呼ぶことがある。なお、トランジスタ４０１０にバックゲート電極を
形成してもよい。
また、導電層４０１７は外部の電場を遮蔽する機能も有する。すなわち外部の電場が内部
（薄膜トランジスタを含む回路部）に作用しないようにする機能（特に静電気に対する静
電遮蔽機能）も有する。導電層４０１７の遮蔽機能により、静電気などの外部の電場の影
響によりトランジスタの電気的な特性が変動することを防止することができる。
また、導電層４０１７により酸化物半導体層を覆うことで、導電層４０１７側から酸化物
半導体層に光が入射するのを防ぐことができる。よって、酸化物半導体層の光劣化を防ぎ
、トランジスタの閾値電圧がシフトするなどの電気特性の劣化が引き起こされるのを防ぐ
ことができる。
画素部４００２に設けられたトランジスタ４０１０は表示素子と電気的に接続し、表示パ
ネルを構成する。表示素子は表示を行うことができれば特に限定されず、様々な表示素子
を用いることができる。
図１７（Ａ）に表示素子として液晶素子を用いた液晶表示装置の例を示す。図１７（Ａ）
において、表示素子である液晶素子４０１３は、第１の電極層４０３０、第２の電極層４
０３１、及び液晶層４００８を含む。なお、液晶層４００８を挟持するように配向膜とし
て機能する絶縁層４０３２、絶縁層４０３３が設けられている。第２の電極層４０３１は
第２の基板４００６側に設けられ、第１の電極層４０３０と第２の電極層４０３１とは液
晶層４００８を介して重畳する構成となっている。
またスペーサ４０３５は絶縁層を選択的にエッチングすることで得られる柱状のスペーサ
であり、第１の電極層４０３０と第２の電極層４０３１との間隔（セルギャップ）を制御
するために設けられている。なお球状のスペーサを用いていても良い。
表示素子として、液晶素子を用いる場合、サーモトロピック液晶、低分子液晶、高分子液
晶、高分子分散型液晶、強誘電性液晶、反強誘電性液晶等を用いることができる。これら
の液晶材料は、条件により、コレステリック相、スメクチック相、キュービック相、カイ
ラルネマチック相、等方相等を示す。
また、配向膜を用いないブルー相を示す液晶を用いてもよい。ブルー相は液晶相の一つで
あり、コレステリック液晶を昇温していくと、コレステリック相から等方相へ転移する直
前に発現する相である。ブルー相は狭い温度範囲でしか発現しないため、温度範囲を改善
するために５重量％以上のカイラル剤を混合させた液晶組成物を用いて液晶層に用いる。
ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、応答速度が１ｍｓｅｃ以下と短
く、光学的等方性であるため配向処理が不要であり、視野角依存性が小さい。また配向膜
を設けなくてもよいのでラビング処理も不要となるため、ラビング処理によって引き起こ
される静電破壊を防止することができ、作製工程中の液晶表示装置の不良や破損を軽減す
ることができる。よって液晶表示装置の生産性を向上させることが可能となる。酸化物半
導体層を用いるトランジスタは、静電気の影響によりトランジスタの電気的な特性が著し
く変動して設計範囲を逸脱する恐れがある。よって酸化物半導体層を用いるトランジスタ
を有する液晶表示装置にブルー相の液晶材料を用いることはより効果的である。
また、液晶材料の固有抵抗は、１×１０９Ω・ｃｍ以上であり、好ましくは１×１０１１
Ω・ｃｍ以上であり、さらに好ましくは１×１０１２Ω・ｃｍ以上である。なお、本明細
書における固有抵抗の値は、２０℃で測定した値とする。
本実施の形態で用いる高純度化された酸化物半導体層を用いたトランジスタは、オフ状態
における電流値（オフ電流値）を低くすることができる。よって、画像信号等の電気信号
の保持時間を長くすることができ、電源オン状態では書き込み間隔も長く設定できる。よ
って、リフレッシュ動作の頻度を少なくすることができるため、消費電力を抑制する効果
を奏する。
液晶表示装置に設けられる保持容量の大きさは、画素部に配置されるトランジスタのリー
ク電流等を考慮して、所定の期間の間電荷を保持できるように設定される。保持容量の大
きさは、トランジスタのオフ電流等を考慮して設定すればよい。高純度の酸化物半導体層
を有するトランジスタを用いることにより、各画素における液晶容量に対して１／３以下
、好ましくは１／５以下の容量の大きさを有する保持容量を設ければ充分である。
また、上述の酸化物半導体を用いたトランジスタは、比較的高い電界効果移動度が得られ
るため、高速駆動が可能である。よって、表示機能を有する半導体装置の画素部に上記ト
ランジスタを用いることで、高画質な画像を提供することができる。また、同一基板上に
駆動回路部または画素部を作り分けて作製することが可能となるため、半導体装置の部品
点数を削減することができる。
液晶表示装置には、ＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）モード、ＩＰＳ（Ｉｎ−Ｐ
ｌａｎｅ−Ｓｗｉｔｃｈｉｎｇ）モード、ＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓｗｉｔ
ｃｈｉｎｇ）モード、ＡＳＭ（Ａｘｉａｌｌｙ Ｓｙｍｍｅｔｒｉｃ ａｌｉｇｎｅｄ
Ｍｉｃｒｏ−ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌ Ｃｏｍｐｅｎｓａｔｅｄ Ｂ
ｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉ
ｄ Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑ
ｕｉｄ Ｃｒｙｓｔａｌ）モードなどを用いることができる。
また、ノーマリーブラック型の液晶表示装置、例えば垂直配向（ＶＡ）モードを採用した
透過型の液晶表示装置としてもよい。ここで、垂直配向モードとは、液晶表示パネルの液
晶分子の配列を制御する方式の一種であり、電圧が印加されていないときにパネル面に対
して液晶分子が垂直方向を向く方式である。垂直配向モードとしては、いくつか挙げられ
るが、例えば、ＭＶＡ（Ｍｕｌｔｉ−Ｄｏｍａｉｎ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅ
ｎｔ）モード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）
モード、ＡＳＶ（Ａｄｖａｎｃｅｄ Ｓｕｐｅｒ Ｖｉｅｗ）モードなどを用いることが
できる。また、画素（ピクセル）をいくつかの領域（サブピクセル）に分け、それぞれ別
の方向に分子を倒すよう工夫されているマルチドメイン化あるいはマルチドメイン設計と
いわれる方法を用いることができる。
また、表示装置において、ブラックマトリクス（遮光層）、偏光部材、位相差部材、反射
防止部材などの光学部材（光学基板）などは適宜設ける。例えば、偏光基板及び位相差基
板による円偏光を用いてもよい。また、光源としてバックライト、サイドライトなどを用
いてもよい。
また、画素部における表示方式は、プログレッシブ方式やインターレース方式等を用いる
ことができる。また、カラー表示する際に画素で制御する色要素としては、ＲＧＢ（Ｒは
赤、Ｇは緑、Ｂは青を表す）の三色に限定されない。例えば、ＲＧＢＷ（Ｗは白を表す）
、又はＲＧＢに、イエロー、シアン、マゼンタ等を一色以上追加したものがある。なお、
色要素のドット毎にその表示領域の大きさが異なっていてもよい。ただし、本発明はカラ
ー表示の表示装置に限定されるものではなく、モノクロ表示の表示装置に適用することも
できる。
また、表示装置に含まれる表示素子として、エレクトロルミネッセンスを利用する発光素
子を適用することができる。エレクトロルミネッセンスを利用する発光素子は、発光材料
が有機化合物であるか、無機化合物であるかによって区別され、一般的に、前者は有機Ｅ
Ｌ素子、後者は無機ＥＬ素子と呼ばれている。
有機ＥＬ素子は、発光素子に電圧を印加することにより、一対の電極から電子および正孔
がそれぞれ発光性の有機化合物を含む層に注入され、電流が流れる。そして、それらキャ
リア（電子および正孔）が再結合することにより、発光性の有機化合物が励起状態を形成
し、その励起状態が基底状態に戻る際に発光する。このようなメカニズムから、このよう
な発光素子は、電流励起型の発光素子と呼ばれる。
無機ＥＬ素子は、その素子構成により、分散型無機ＥＬ素子と薄膜型無機ＥＬ素子とに分
類される。分散型無機ＥＬ素子は、発光材料の粒子をバインダ中に分散させた発光層を有
するものであり、発光メカニズムはドナー準位とアクセプター準位を利用するドナー−ア
クセプター再結合型発光である。薄膜型無機ＥＬ素子は、発光層を誘電体層で挟み込み、
さらにそれを電極で挟んだ構造であり、発光メカニズムは金属イオンの内殻電子遷移を利
用する局在型発光である。なお、ここでは、発光素子として有機ＥＬ素子を用いて説明す
る。
発光素子は発光を取り出すために少なくとも一対の電極の一方が透明であればよい。そし
て、基板上にトランジスタ及び発光素子を形成し、基板とは逆側の面から発光を取り出す
上面射出や、基板側の面から発光を取り出す下面射出や、基板側及び基板とは反対側の面
から発光を取り出す両面射出構造の発光素子があり、どの射出構造の発光素子も適用する
ことができる。
図１７（Ｂ）に表示素子として発光素子を用いた発光装置の例を示す。表示素子である発
光素子４５１３は、画素部４００２に設けられたトランジスタ４０１０と電気的に接続し
ている。なお発光素子４５１３の構成は、第１の電極層４０３０、電界発光層４５１１、
第２の電極層４０３１の積層構造であるが、示した構成に限定されない。発光素子４５１
３から取り出す光の方向などに合わせて、発光素子４５１３の構成は適宜変えることがで
きる。
隔壁４５１０は、有機絶縁材料、又は無機絶縁材料を用いて形成する。特に感光性の樹脂
材料を用い、第１の電極層４０３０上に開口部を形成し、その開口部の側壁が連続した曲
率を持って形成される傾斜面となるように形成することが好ましい。
電界発光層４５１１は、単数の層で構成されていても、複数の層が積層されるように構成
されていてもどちらでも良い。
発光素子４５１３に酸素、水素、水分、二酸化炭素等が侵入しないように、第２の電極層
４０３１及び隔壁４５１０上に保護層を形成してもよい。保護層としては、窒化シリコン
、窒化酸化シリコン、酸化アルミニウム、窒化アルミニウム、酸化窒化アルミニウム、窒
化酸化アルミニウム、ＤＬＣ膜等を形成することができる。また、第１の基板４００１、
第２の基板４００６、及びシール材４００５によって封止された空間には充填材４５１４
が設けられ密封されている。このように外気に曝されないように気密性が高く、脱ガスの
少ない保護フィルム（貼り合わせフィルム、紫外線硬化樹脂フィルム等）やカバー材でパ
ッケージング（封入）することが好ましい。
充填材４５１４としては窒素やアルゴンなどの不活性な気体の他に、紫外線硬化樹脂また
は熱硬化樹脂を用いることができ、ＰＶＣ（ポリビニルクロライド）、アクリル樹脂、ポ
リイミド、エポキシ樹脂、シリコーン樹脂、ＰＶＢ（ポリビニルブチラル）またはＥＶＡ
（エチレンビニルアセテート）を用いることができる。例えば充填材として窒素を用いれ
ばよい。
また、必要であれば、発光素子の射出面に偏光板、又は円偏光板（楕円偏光板を含む）、
位相差板（λ／４板、λ／２板）、カラーフィルタなどの光学フィルムを適宜設けてもよ
い。また、偏光板又は円偏光板に反射防止膜を設けてもよい。例えば、表面の凹凸により
反射光を拡散し、映り込みを低減できるアンチグレア処理を施すことができる。
表示素子に電圧を印加する第１の電極層及び第２の電極層（画素電極層、共通電極層、対
向電極層などともいう）においては、取り出す光の方向、電極層が設けられる場所、及び
電極層のパターン構造によって透光性、反射性を選択すればよい。
第１の電極層４０３０、第２の電極層４０３１は、酸化タングステンを含むインジウム酸
化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化
物、酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物（以下、ＩＴＯと示す。
）、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの透光性を有
する導電性材料を用いることができる。
また、第１の電極層４０３０、第２の電極層４０３１はタングステン（Ｗ）、モリブデン
（Ｍｏ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）、バナジウム（Ｖ）、ニオブ（Ｎ
ｂ）、タンタル（Ｔａ）、クロム（Ｃｒ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、チタ
ン（Ｔｉ）、白金（Ｐｔ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、銀（Ａｇ）等の金属、
又はその合金、若しくはその金属窒化物から一つ、又は複数種を用いて形成することがで
きる。
また、第１の電極層４０３０、第２の電極層４０３１として、導電性高分子（導電性ポリ
マーともいう）を含む導電性組成物を用いて形成することができる。導電性高分子として
は、いわゆるπ電子共役系導電性高分子を用いることができる。例えば、ポリアニリンま
たはその誘導体、ポリピロールまたはその誘導体、ポリチオフェンまたはその誘導体、若
しくはアニリン、ピロールおよびチオフェンの２種以上からなる共重合体若しくはその誘
導体などがあげられる。
また、トランジスタは静電気などにより破壊されやすいため、駆動回路保護用の保護回路
を設けることが好ましい。保護回路は、非線形素子を用いて構成することが好ましい。
上記実施の形態で示したトランジスタを適用することで、表示機能を有する信頼性のよい
半導体装置を提供することができる。また、上記実施の形態で示した配線構造を用いるこ
とで、配線の幅や厚さを増加させること無く配線抵抗を低減することができる。よって、
高精細化や、大面積化が可能で、表示品質の良い表示機能を有する半導体装置を提供する
ことができる。また、消費電力が低減された半導体装置を提供することができる。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
（実施の形態３）
本実施の形態では、上記実施の形態に示した配線抵抗を低減した半導体装置の一例として
、対象物の情報を読み取るイメージセンサ機能を有する半導体装置について説明する。
図１８（Ａ）に、イメージセンサ機能を有する半導体装置の一例を示す。図１８（Ａ）は
フォトセンサの等価回路であり、図１８（Ｂ）はフォトセンサの一部を示す断面図である
。
フォトダイオード６０２は、一方の電極がフォトダイオードリセット信号線６５８に、他
方の電極がトランジスタ６４０のゲートに電気的に接続されている。トランジスタ６４０
は、ソース又はドレインの一方がフォトセンサ基準信号線６７２に、ソース又はドレイン
の他方がトランジスタ６５６のソース又はドレインの一方に電気的に接続されている。ト
ランジスタ６５６は、ゲートがゲート信号線６５９に、ソース又はドレインの他方がフォ
トセンサ出力信号線６７１に電気的に接続されている。
なお、本明細書における回路図において、酸化物半導体層を用いるトランジスタと明確に
判明できるように、酸化物半導体層を用いるトランジスタの記号には「ＯＳ」と記載して
いる。図１８（Ａ）において、トランジスタ６４０、トランジスタ６５６は上記実施の形
態に示したトランジスタが適用でき、チャネルが形成される半導体層に酸化物半導体を用
いるトランジスタである。
図１８（Ｂ）は、フォトセンサにおけるフォトダイオード６０２及びトランジスタ６４０
の構成例を示す断面図であり、絶縁表面を有する基板６０１（ＴＦＴ基板）上に、センサ
として機能するフォトダイオード６０２及びトランジスタ６４０が設けられている。フォ
トダイオード６０２、トランジスタ６４０の上には接着層６０８を用いて基板６１３が設
けられている。
トランジスタ６４０上には絶縁層６３３、絶縁層６３４が設けられている。フォトダイオ
ード６０２は、絶縁層６３３上に設けられ、絶縁層６３３上に形成した電極６４１ａ、電
極６４１ｂと、絶縁層６３４上に設けられた電極層６４２との間に、絶縁層６３３側から
順に第１半導体層６０６ａ、第２半導体層６０６ｂ、及び第３半導体層６０６ｃを積層し
た構造を有している。
電極層６４２は電極６４１ａを介して導電層６３６と電気的に接続している。導電層６３
６は導電層６３５を介してトランジスタ６４０のゲート電極と電気的に接続している。よ
って、フォトダイオード６０２はトランジスタ６４０と電気的に接続している。
また、電極６４１ｂは、配線６３０と電気的に接続している。配線６３０は、トランジス
タ６４０のゲート電極と同じ導電層で形成されたＣｕを含む導電層６３１と、トランジス
タ６４０のソース電極及びドレイン電極と同じ導電層で形成された導電層６３２を有する
。導電層６３１上にバリア性を有する絶縁層６３７が形成され、導電層６３２は絶縁層６
３７上に形成され、導電層６３１と導電層６３２は、絶縁層６３７に形成された複数のコ
ンタクトホールを介して電気的に接続されている。導電層６３１と導電層６３２を電気的
に接続することにより、配線の幅や厚さを増加させること無く、配線６３０の配線抵抗を
低減することができる。また、Ｃｕを含む導電層６３１を、バリア性を有する絶縁層６３
７で覆うことで、Ｃｕの拡散による半導体装置の電気特性の劣化や、信頼性の低下を防ぐ
ことができる。
また、本実施の形態では、第１半導体層６０６ａとしてｐ型の導電型を有する半導体層と
、第２半導体層６０６ｂとして高抵抗な半導体層（ｉ型半導体層）、第３半導体層６０６
ｃとしてｎ型の導電型を有する半導体層を積層するｐｉｎ型のフォトダイオードを例示し
ている。
第１半導体層６０６ａはｐ型半導体層であり、ｐ型を付与する不純物元素を含むアモルフ
ァスシリコンにより形成することができる。第１半導体層６０６ａの形成には１３族の不
純物元素（例えばボロン（Ｂ））を含む半導体材料ガスを用いて、プラズマＣＶＤ法によ
り形成する。半導体材料ガスとしてはシラン（ＳｉＨ４）を用いればよい。または、Ｓｉ
２Ｈ６、ＳｉＨ２Ｃｌ２、ＳｉＨＣｌ３、ＳｉＣｌ４、ＳｉＦ４等を用いてもよい。また
、不純物元素を含まないアモルファスシリコンを形成した後に、拡散法やイオン注入法を
用いて該アモルファスシリコンに不純物元素を導入してもよい。イオン注入法等により不
純物元素を導入した後に加熱等を行うことで、不純物元素を拡散させるとよい。この場合
にアモルファスシリコンを形成する方法としては、ＬＰＣＶＤ法、気相成長法、又はスパ
ッタリング法等を用いればよい。第１半導体層６０６ａの膜厚は１０ｎｍ以上５０ｎｍ以
下となるよう形成することが好ましい。
第２半導体層６０６ｂは、ｉ型半導体層（真性半導体層）であり、アモルファスシリコン
により形成する。第２半導体層６０６ｂの形成には、半導体材料ガスを用いて、アモルフ
ァスシリコンをプラズマＣＶＤ法により形成する。半導体材料ガスとしては、シラン（Ｓ
ｉＨ４）を用いればよい。または、Ｓｉ２Ｈ６、ＳｉＨ２Ｃｌ２、ＳｉＨＣｌ３、ＳｉＣ
ｌ４、ＳｉＦ４等を用いてもよい。第２半導体層６０６ｂの形成は、ＬＰＣＶＤ法、気相
成長法、スパッタリング法等により行ってもよい。第２半導体層６０６ｂの膜厚は２００
ｎｍ以上１０００ｎｍ以下となるように形成することが好ましい。
第３半導体層６０６ｃは、ｎ型半導体層であり、ｎ型を付与する不純物元素を含むアモル
ファスシリコンにより形成する。第３半導体層６０６ｃの形成には、１５族の不純物元素
（例えばリン（Ｐ））を含む半導体材料ガスを用いて、プラズマＣＶＤ法により形成する
。半導体材料ガスとしてはシラン（ＳｉＨ４）を用いればよい。または、Ｓｉ２Ｈ６、Ｓ
ｉＨ２Ｃｌ２、ＳｉＨＣｌ３、ＳｉＣｌ４、ＳｉＦ４等を用いてもよい。また、不純物元
素を含まないアモルファスシリコンを形成した後に、拡散法やイオン注入法を用いて該ア
モルファスシリコンに不純物元素を導入してもよい。イオン注入法等により不純物元素を
導入した後に加熱等を行うことで、不純物元素を拡散させるとよい。この場合にアモルフ
ァスシリコンを形成する方法としては、ＬＰＣＶＤ法、気相成長法、又はスパッタリング
法等を用いればよい。第３半導体層６０６ｃの膜厚は２０ｎｍ以上２００ｎｍ以下となる
よう形成することが好ましい。
また、第１半導体層６０６ａ、第２半導体層６０６ｂ、及び第３半導体層６０６ｃは、ア
モルファス半導体ではなく、多結晶半導体を用いて形成してもよいし、微結晶半導体や、
セミアモルファス半導体（ＳＡＳ：Ｓｅｍｉ Ａｍｏｒｐｈｏｕｓ Ｓｅｍｉｃｏｎｄｕ
ｃｔｏｒ）を用いて形成してもよい。
また、光電効果で発生した正孔の移動度は電子の移動度に比べて小さいため、ｐｉｎ型の
フォトダイオードはｐ型の半導体層側を受光面とする方がよい特性を示す。ここでは、ｐ
ｉｎ型のフォトダイオードが形成されている基板６０１の面からフォトダイオード６０２
が受ける光６２２を電気信号に変換する例を示す。また、受光面とした半導体層側とは逆
の導電型を有する半導体層側からの光は外乱光となるため、電極層は遮光性を有する導電
層を用いるとよい。また、ｎ型の半導体層側を受光面として用いることもできる。
絶縁層６３３、絶縁層６３４としては、表面凹凸を低減するため平坦化層として機能する
絶縁層が好ましい。絶縁層６３３、絶縁層６３４としては、例えばポリイミド、アクリル
樹脂、ベンゾシクロブテン樹脂、ポリアミド、エポキシ樹脂等の、耐熱性を有する有機絶
縁材料を用いることができる。また上記有機絶縁材料の他に、低誘電率材料（ｌｏｗ−ｋ
材料）、シロキサン系樹脂、ＰＳＧ（リンガラス）、ＢＰＳＧ（リンボロンガラス）等の
単層、又は積層を用いることができる。
フォトダイオード６０２に入射する光を検出することによって、被検出物の情報を読み取
ることができる。なお、被検出物の情報を読み取る際にバックライトなどの光源を用いる
ことができる。
上記実施の形態で示したトランジスタは、電気特性変動が抑制されており、電気的に安定
である。従って、安定した電気特性を有するトランジスタ６４０を含む信頼性の高い半導
体装置を提供することができる。また、信頼性の高い半導体装置を歩留まりよく作製し、
高生産化を達成することができる。さらに、上記実施の形態で示した配線構造を用いるこ
とで、配線の幅や厚さを増加させること無く配線抵抗を低減することができる。よって、
高集積化しやすく、消費電力が低減された半導体装置を実現することができる。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
（実施の形態４）
上記実施の形態で説明した表示装置は、３Ｄ映像を表示する半導体装置に適用することが
可能である。本実施の形態では、左目用の映像と右目用の映像を高速で切り換える表示装
置を用いて、表示装置の映像と同期する専用の眼鏡を用いて動画または静止画である３Ｄ
映像を視認する例を、図１９を用いて示す。
図１９（Ａ）は表示装置２７１１と、専用の眼鏡本体２７０１がケーブル２７０３で接続
されている外観図を示す。表示装置２７１１には、本明細書で開示するＥＬ表示装置を用
いることができる。専用の眼鏡本体２７０１は、左目用パネル２７０２ａと右目用パネル
２７０２ｂに設けられているシャッターが交互に開閉することによって使用者が表示装置
２７１１の画像を３Ｄとして認識することができる。
また、表示装置２７１１と専用の眼鏡本体２７０１の主要な構成についてのブロック図を
図１９（Ｂ）に示す。
図１９（Ｂ）に示す表示装置２７１１は、表示制御回路２７１６、表示部２７１７、タイ
ミング発生器２７１３、ソース線側駆動回路２７１８、外部操作手段２７２２及びゲート
線側駆動回路２７１９を有する。なお、キーボード等の外部操作手段２７２２による操作
に応じて、出力する信号を可変する。
タイミング発生器２７１３では、スタートパルス信号などを形成するとともに、左目用映
像と左目用パネル２７０２ａのシャッターとを同期させるための信号、右目用映像と右目
用パネル２７０２ｂのシャッターとを同期させるための信号などを形成する。
左目用映像の同期信号２７３１ａを表示制御回路２７１６に入力して表示部２７１７に表
示すると同時に、左目用パネル２７０２ａのシャッターを開ける同期信号２７３０ａを左
目用パネル２７０２ａに入力する。また、右目用映像の同期信号２７３１ｂを表示制御回
路２７１６に入力して表示部２７１７に表示すると同時に、右目用パネル２７０２ｂのシ
ャッターを開ける同期信号２７３０ｂを右目用パネル２７０２ｂに入力する。
また、左目用の映像と右目の映像を高速で切り換えるため、表示装置２７１１は、発光ダ
イオード（ＬＥＤ）を用いて、時分割によりカラー表示する継時加法混色法（フィールド
シーケンシャル法）とすることが好ましい。
また、フィールドシーケンシャル法を用いるため、タイミング発生器２７１３は、発光ダ
イオードのバックライト部にも同期信号２７３０ａ、２７３０ｂと同期する信号を入力す
ることが好ましい。なお、バックライト部はＲ、Ｇ、及びＢのＬＥＤを有するものとする
。
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる
。
（実施の形態５）
本実施の形態では、上記実施の形態で説明した表示装置を具備する電子機器の例について
説明する。
図２０（Ａ）は、ノート型のパーソナルコンピュータであり、本体３００１、筐体３００
２、表示部３００３、キーボード３００４などによって構成されている。上記実施の形態
で示したＥＬ表示装置を適用することにより、信頼性の高いノート型のパーソナルコンピ
ュータとすることができる。
図２０（Ｂ）は、携帯情報端末（ＰＤＡ）であり、本体３０２１には表示部３０２３と、
外部インターフェイス３０２５と、操作ボタン３０２４等が設けられている。また操作用
の付属品としてスタイラス３０２２がある。上記実施の形態で示したＥＬ表示装置を適用
することにより、信頼性の高い携帯情報端末（ＰＤＡ）とすることができる。
図２０（Ｃ）は、電子書籍の一例を示している。例えば、電子書籍は、筐体２７０６およ
び筐体２７０４の２つの筐体で構成されている。筐体２７０６および筐体２７０４は、軸
部２７１２により一体とされており、該軸部２７１２を軸として開閉動作を行うことがで
きる。このような構成により、紙の書籍のような動作を行うことが可能となる。
筐体２７０６には表示部２７０５が組み込まれ、筐体２７０４には表示部２７０７が組み
込まれている。表示部２７０５および表示部２７０７は、続き画面を表示する構成として
もよいし、異なる画面を表示する構成としてもよい。異なる画面を表示する構成とするこ
とで、例えば右側の表示部（図２０（Ｃ）では表示部２７０５）に文章を表示し、左側の
表示部（図２０（Ｃ）では表示部２７０７）に画像を表示することができる。上記実施の
形態で示したＥＬ表示装置を適用することにより、信頼性の高い電子書籍とすることがで
きる。
また、図２０（Ｃ）では、筐体２７０６に操作部などを備えた例を示している。例えば、
筐体２７０６において、電源端子２７２１、操作キー２７２３、スピーカー２７２５など
を備えている。操作キー２７２３により、頁を送ることができる。なお、筐体の表示部と
同一面にキーボードやポインティングデバイスなどを備える構成としてもよい。また、筐
体の裏面や側面に、外部接続用端子（イヤホン端子、ＵＳＢ端子など）、記録媒体挿入部
などを備える構成としてもよい。さらに、電子書籍は、電子辞書としての機能を持たせた
構成としてもよい。
また、電子書籍は、無線で情報を送受信できる構成としてもよい。無線により、電子書籍
サーバから、所望の書籍データなどを購入し、ダウンロードする構成とすることも可能で
ある。
図２０（Ｄ）は、携帯電話であり、筐体２８００及び筐体２８０１の二つの筐体で構成さ
れている。筐体２８０１には、表示パネル２８０２、スピーカー２８０３、マイクロフォ
ン２８０４、ポインティングデバイス２８０６、カメラ用レンズ２８０７、外部接続端子
２８０８などを備えている。また、筐体２８００には、携帯電話の充電を行う太陽電池セ
ル２８１０、外部メモリスロット２８１１などを備えている。また、アンテナは筐体２８
０１内部に内蔵されている。
また、表示パネル２８０２はタッチパネルを備えており、図２０（Ｄ）には映像表示され
ている複数の操作キー２８０５を点線で示している。なお、太陽電池セル２８１０で出力
される電圧を各回路に必要な電圧に昇圧するための昇圧回路も実装している。
表示パネル２８０２は、使用形態に応じて表示の方向が適宜変化する。また、表示パネル
２８０２と同一面上にカメラ用レンズ２８０７を備えているため、テレビ電話が可能であ
る。スピーカー２８０３及びマイクロフォン２８０４は音声通話に限らず、テレビ電話、
録音、再生などが可能である。さらに、筐体２８００と筐体２８０１は、スライドし、図
２０（Ｄ）のように展開している状態から重なり合った状態とすることができ、携帯に適
した小型化が可能である。
外部接続端子２８０８はＡＣアダプタ及びＵＳＢケーブルなどの各種ケーブルと接続可能
であり、充電及びパーソナルコンピュータなどとのデータ通信が可能である。また、外部
メモリスロット２８１１に記録媒体を挿入し、より大量のデータ保存及び移動に対応でき
る。
また、上記機能に加えて、赤外線通信機能、テレビ受信機能などを備えたものであっても
よい。上記実施の形態で示したＥＬ表示装置を適用することにより、信頼性の高い携帯電
話とすることができる。
図２０（Ｅ）は、デジタルビデオカメラであり、本体３０５１、表示部（Ａ）３０５７、
接眼部３０５３、操作スイッチ３０５４、表示部（Ｂ）３０５５、バッテリー３０５６な
どによって構成されている。上記実施の形態で示したＥＬ表示装置を適用することにより
、信頼性の高いデジタルビデオカメラとすることができる。
図２０（Ｆ）は、テレビジョン装置の一例を示している。テレビジョン装置は、筐体９６
０１に表示部９６０３が組み込まれている。表示部９６０３により、映像を表示すること
が可能である。また、ここでは、スタンド９６０５により筐体９６０１を支持した構成を
示している。上記実施の形態で示したＥＬ表示装置を適用することにより、信頼性の高い
テレビジョン装置とすることができる。
テレビジョン装置の操作は、筐体９６０１が備える操作スイッチや、別体のリモコン操作
機により行うことができる。また、リモコン操作機に、当該リモコン操作機から出力する
情報を表示する表示部を設ける構成としてもよい。
なお、テレビジョン装置は、受信機やモデムなどを備えた構成とする。受信機により一般
のテレビ放送の受信を行うことができ、さらにモデムを介して有線または無線による通信
ネットワークに接続することにより、一方向（送信者から受信者）または双方向（送信者
と受信者間、あるいは受信者間同士など）の情報通信を行うことも可能である。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
１００ 半導体装置
１０１ 基板
１０２ 画素領域
１０３ 端子部
１０４ 端子部
１０５ 端子
１０６ 端子
１０７ 端子
１１０ 画素
１１１ トランジスタ
１１２ 液晶素子
１１３ 容量素子
１１４ 電極
１１５ ノード
１２１ トランジスタ
１２２ ＥＬ素子
２００ 基板
２０１ 絶縁層
２０２ ゲート電極
２０３ 配線
２０４ 絶縁層
２０５ 酸化物半導体層
２０７ 絶縁層
２０８ 絶縁層
２０９ コンタクトホール
２１０ 画素
２１１ 画素電極
２１２ 配線
２１５ 酸化物半導体層
２１６ 配線
２１７ 導電層
２１８ コンタクトホール
２１９ コンタクトホール
２２１ 電極
２２２ 電極
２２５ 絶縁層
２２６ 配線
２２７ コンタクトホール
２２８ コンタクトホール
２２９ コンタクトホール
２３１ 酸素
２３５ 電極
２３６ 配線
２４６ 配線
２５１ ＥＬ層
２５２ 電極
２５３ ＥＬ素子
２５４ 隔壁層
２６２ ゲート電極
２７１ 開口部
３１０ 画素
６０１ 基板
６０２ フォトダイオード
６０８ 接着層
６１３ 基板
６２２ 光
６３０ 配線
６３１ 導電層
６３２ 導電層
６３３ 絶縁層
６３４ 絶縁層
６３５ 導電層
６３６ 導電層
６３７ 絶縁層
６４０ トランジスタ
６４２ 電極層
６５６ トランジスタ
６５８ フォトダイオードリセット信号線
６５９ ゲート信号線
６７１ フォトセンサ出力信号線
６７２ フォトセンサ基準信号線
２７０１ 眼鏡本体
２７０３ ケーブル
２７０４ 筐体
２７０５ 表示部
２７０６ 筐体
２７０７ 表示部
２７１１ 表示装置
２７１２ 軸部
２７１３ タイミング発生器
２７１６ 表示制御回路
２７１７ 表示部
２７１８ ソース線側駆動回路
２７１９ ゲート線側駆動回路
２７２１ 電源端子
２７２２ 外部操作手段
２７２３ 操作キー
２７２５ スピーカー
２８００ 筐体
２８０１ 筐体
２８０２ 表示パネル
２８０３ スピーカー
２８０４ マイクロフォン
２８０５ 操作キー
２８０６ ポインティングデバイス
２８０７ カメラ用レンズ
２８０８ 外部接続端子
２８１０ 太陽電池セル
２８１１ 外部メモリスロット
３００１ 本体
３００２ 筐体
３００３ 表示部
３００４ キーボード
３０２１ 本体
３０２２ スタイラス
３０２３ 表示部
３０２４ 操作ボタン
３０２５ 外部インターフェイス
３０５１ 本体
３０５３ 接眼部
３０５４ 操作スイッチ
３０５６ バッテリー
４００１ 基板
４００２ 画素部
４００３ 信号線駆動回路
４００４ 走査線駆動回路
４００５ シール材
４００６ 基板
４００８ 液晶層
４０１０ トランジスタ
４０１１ トランジスタ
４０１３ 液晶素子
４０１４ 配線
４０１５ 電極
４０１６ 電極
４０１７ 導電層
４０１８ ＦＰＣ
４０１９ 異方性導電層
４０２０ 絶縁層
４０２１ 平坦化層
４０２２ 絶縁層
４０２３ 絶縁層
４０２４ 絶縁層
４０３０ 電極層
４０３１ 電極層
４０３２ 絶縁層
４０３３ 絶縁層
４０３５ スペーサ
４５１０ 隔壁
４５１１ 電界発光層
４５１３ 発光素子
４５１４ 充填材
９６０１ 筐体
９６０３ 表示部
９６０５ スタンド
２０６ａ ソース電極
２０６ｂ ドレイン電極
２６６ａ ソース電極
２６６ｂ ドレイン電極
２７０２ａ 左目用パネル
２７０２ｂ 右目用パネル
２７３０ａ 同期信号
２７３０ｂ 同期信号
２７３１ａ 同期信号
２７３１ｂ 同期信号
４０１８ｂ ＦＰＣ
６０６ａ 半導体層
６０６ｂ 半導体層
６０６ｃ 半導体層
６４１ａ 電極
６４１ｂ 電極

Claims (3)

  1. 画素部と、外部入力端子と、を有し、
    前記外部入力端子は、ＦＰＣと電気的に接続され、
    前記外部入力端子は、
    第１の絶縁層を介して第１の配線上に位置する第２の配線と、
    前記第２の配線上の第２の絶縁層と、
    前記第２の絶縁層上の第３の絶縁層と、
    第３の絶縁層上の電極と、を有し、
    前記第２の配線は、前記第１の絶縁層が有する第１の開口を介して、前記第１の配線と電気的に接続され、
    前記電極は、前記第２の絶縁層及び前記第３の絶縁層が有する第２の開口を介して、前記第２の配線と電気的に接続され、
    前記第１の開口は複数あり、
    複数の前記第１の開口は前記電極と重なり、
    前記電極は、第１の辺と、前記第１の辺と交わる第２の辺とを有し、
    上面視において、複数の前記第１の開口は、前記第１の辺がのびる方向に複数列配列し、且つ前記第２の辺がのびる方向に複数列配列するように設けられ、
    複数の前記第１の開口の数は、前記第２の開口の数よりも多いことを特徴とする半導体装置。
  2. 画素部と、外部入力端子と、を有し、
    前記外部入力端子は、ＦＰＣと電気的に接続され、
    前記外部入力端子は、
    第１の絶縁層を介して第１の配線上に位置する第２の配線と、
    前記第２の配線上の第２の絶縁層と、
    前記第２の絶縁層上の第３の絶縁層と、
    第３の絶縁層上の電極と、を有し、
    前記第２の配線は、前記第１の絶縁層が有する第１の開口を介して、前記第１の配線と電気的に接続され、
    前記電極は、前記第２の絶縁層及び前記第３の絶縁層が有する第２の開口を介して、前記第２の配線と電気的に接続され、
    前記第１の開口は複数あり、
    複数の前記第１の開口は前記電極と重なり、
    前記電極は、第１の辺と、前記第１の辺と交わる第２の辺とを有し、
    上面視において、複数の前記第１の開口は、前記第１の辺がのびる方向に複数列配列し、且つ前記第２の辺がのびる方向に複数列配列するように設けられ、
    複数の前記第１の開口の数は、前記第２の開口の数よりも多く、
    前記画素部は、
    前記第１の絶縁層を介してゲート電極上に位置する酸化物半導体層と、
    前記酸化物半導体層上のソース電極及びドレイン電極と、
    前記ソース電極上及び前記ドレイン電極上の前記第２の絶縁層と、
    前記第２の絶縁層上の前記第３の絶縁層と、
    前記第３の絶縁層上の画素電極と、を有し、
    前記第１の配線と前記ゲート電極とは、同一材料を有し、
    前記第２の配線と前記ソース電極及び前記ドレイン電極とは、同一材料を有し、
    前記電極と前記画素電極とは、同一材料を有することを特徴とする半導体装置。
  3. 画素部と、外部入力端子と、を有し、
    前記外部入力端子は、ＦＰＣと電気的に接続され、
    前記外部入力端子は、
    第１の絶縁層を介して第１の配線上に位置する第２の配線と、
    前記第２の配線上の第２の絶縁層と、
    前記第２の絶縁層上の第３の絶縁層と、
    第３の絶縁層上の電極と、を有し、
    前記第２の配線は、前記第１の絶縁層が有する第１の開口を介して、前記第１の配線と電気的に接続され、
    前記電極は、前記第２の絶縁層及び前記第３の絶縁層が有する第２の開口を介して、前記第２の配線と電気的に接続され、
    前記第１の開口は複数あり、
    複数の前記第１の開口は前記電極と重なり、
    前記電極は、第１の辺と、前記第１の辺と交わる第２の辺とを有し、
    上面視において、複数の前記第１の開口は、前記第１の辺がのびる方向に複数列配列し、且つ前記第２の辺がのびる方向に複数列配列するように設けられ、
    前記第１の辺がのびる方向に並ぶ複数の前記第１の開口の列数は、前記第２の辺がのびる方向に並ぶ複数の前記第１の開口の列数とは異なり、
    複数の前記第１の開口の数は、前記第２の開口の数よりも多く、
    前記画素部は、
    前記第１の絶縁層を介してゲート電極上に位置する酸化物半導体層と、
    前記酸化物半導体層上のソース電極及びドレイン電極と、
    前記ソース電極上及び前記ドレイン電極上の前記第２の絶縁層と、
    前記第２の絶縁層上の前記第３の絶縁層と、
    前記第３の絶縁層上の画素電極と、を有し、
    前記第１の配線と前記ゲート電極とは、同一材料を有し、
    前記第２の配線と前記ソース電極及び前記ドレイン電極とは、同一材料を有し、
    前記電極と前記画素電極とは、同一材料を有することを特徴とする半導体装置。
JP2018157099A 2012-03-14 2018-08-24 半導体装置 Withdrawn JP2019012833A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012057974 2012-03-14
JP2012057974 2012-03-14

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2017214067A Division JP2018050064A (ja) 2012-03-14 2017-11-06 半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2019123913A Division JP2019176182A (ja) 2012-03-14 2019-07-02 半導体装置

Publications (1)

Publication Number Publication Date
JP2019012833A true JP2019012833A (ja) 2019-01-24

Family

ID=49156826

Family Applications (4)

Application Number Title Priority Date Filing Date
JP2013050858A Withdrawn JP2013219348A (ja) 2012-03-14 2013-03-13 半導体装置
JP2017214067A Withdrawn JP2018050064A (ja) 2012-03-14 2017-11-06 半導体装置
JP2018157099A Withdrawn JP2019012833A (ja) 2012-03-14 2018-08-24 半導体装置
JP2019123913A Withdrawn JP2019176182A (ja) 2012-03-14 2019-07-02 半導体装置

Family Applications Before (2)

Application Number Title Priority Date Filing Date
JP2013050858A Withdrawn JP2013219348A (ja) 2012-03-14 2013-03-13 半導体装置
JP2017214067A Withdrawn JP2018050064A (ja) 2012-03-14 2017-11-06 半導体装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2019123913A Withdrawn JP2019176182A (ja) 2012-03-14 2019-07-02 半導体装置

Country Status (3)

Country Link
US (1) US20130240873A1 (ja)
JP (4) JP2013219348A (ja)
KR (2) KR20130105392A (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102330543B1 (ko) 2012-04-13 2021-11-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP2014045175A (ja) * 2012-08-02 2014-03-13 Semiconductor Energy Lab Co Ltd 半導体装置
US8927985B2 (en) 2012-09-20 2015-01-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9293480B2 (en) 2013-07-10 2016-03-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including the semiconductor device
KR102213114B1 (ko) * 2014-09-29 2021-02-04 엘지디스플레이 주식회사 투명 디스플레이 패널 및 이의 제조 방법
US10916430B2 (en) 2016-07-25 2021-02-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR102628795B1 (ko) * 2018-07-30 2024-01-25 삼성디스플레이 주식회사 표시 기판, 이의 제조 방법 및 이를 포함하는 표시 장치
TWI728826B (zh) * 2020-06-03 2021-05-21 友達光電股份有限公司 自帶濾波功能的可調式平面天線

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11282012A (ja) * 1998-03-30 1999-10-15 Seiko Epson Corp アクティブマトリクス基板および液晶表示装置
JPH11288007A (ja) * 1998-02-20 1999-10-19 Lg Lcd Inc 液晶表示装置及びその製造方法
JP2002189226A (ja) * 2000-12-20 2002-07-05 Sharp Corp 液晶表示装置およびその製造方法
US20090167975A1 (en) * 2007-12-28 2009-07-02 Au Optronics Corp. Liquid Crystal Display Unit Structure and Manufacturing Method Thereof
JP2010248547A (ja) * 2009-04-13 2010-11-04 Hitachi Metals Ltd 酸化物半導体ターゲット及びそれを用いた酸化物半導体装置の製造方法
JP2011029579A (ja) * 2008-10-03 2011-02-10 Semiconductor Energy Lab Co Ltd 表示装置およびその作製方法
US20110114940A1 (en) * 2009-11-16 2011-05-19 Do-Hyun Kim Thin film display panel and method of manufacturing the same
WO2011129227A1 (ja) * 2010-04-14 2011-10-20 シャープ株式会社 半導体装置、半導体装置の製造方法、および表示装置
JP2011221099A (ja) * 2010-04-05 2011-11-04 Seiko Epson Corp 電気光学装置用基板、電気光学装置、及び電子機器
JP2011258949A (ja) * 2010-06-04 2011-12-22 Samsung Electronics Co Ltd 薄膜トランジスタ表示板及びその製造方法

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03249735A (ja) * 1990-02-28 1991-11-07 Sanyo Electric Co Ltd 薄膜トランジスタの製造方法
JP2628928B2 (ja) * 1990-05-22 1997-07-09 株式会社フロンテック 薄膜トランジスタアレイおよびその製造方法
JPH0451120A (ja) * 1990-06-19 1992-02-19 Nec Corp 薄膜電界効果型トランジスタ駆動液晶表示素子アレイ
JPH06160904A (ja) * 1992-11-26 1994-06-07 Matsushita Electric Ind Co Ltd 液晶表示装置とその製造方法
US6949417B1 (en) * 1997-03-05 2005-09-27 Lg. Philips Lcd Co., Ltd. Liquid crystal display and method of manufacturing the same
US6165956A (en) * 1997-10-21 2000-12-26 Lam Research Corporation Methods and apparatus for cleaning semiconductor substrates after polishing of copper film
JP2974022B1 (ja) * 1998-10-01 1999-11-08 ヤマハ株式会社 半導体装置のボンディングパッド構造
US6825488B2 (en) * 2000-01-26 2004-11-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR100866976B1 (ko) 2002-09-03 2008-11-05 엘지디스플레이 주식회사 액정표시장치용 어레이기판과 제조방법
KR100883769B1 (ko) 2002-11-08 2009-02-18 엘지디스플레이 주식회사 액정표시장치용 어레이기판 제조방법
JP3901703B2 (ja) * 2004-06-16 2007-04-04 エルジー フィリップス エルシーディー カンパニー リミテッド 薄膜トランジスタ型液晶表示装置
JP5126729B2 (ja) 2004-11-10 2013-01-23 キヤノン株式会社 画像表示装置
KR101333509B1 (ko) * 2004-12-06 2013-11-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 표시 모듈, 및 휴대 전화
US7638371B2 (en) * 2006-03-07 2009-12-29 Industrial Technology Research Institute Method for manufacturing thin film transistor display array with dual-layer metal line
US7625790B2 (en) * 2007-07-26 2009-12-01 International Business Machines Corporation FinFET with sublithographic fin width
JP2010056356A (ja) * 2008-08-29 2010-03-11 Sony Corp 電子基板、電子基板の製造方法、および表示装置
CN104134673B (zh) * 2008-09-19 2017-04-12 株式会社半导体能源研究所 显示装置及其制造方法
KR101540341B1 (ko) * 2008-10-17 2015-07-30 삼성전자주식회사 패널 구조체, 패널 구조체를 포함하는 표시장치 및 이들의 제조방법
CN102473733B (zh) * 2009-07-18 2015-09-30 株式会社半导体能源研究所 半导体装置以及制造半导体装置的方法
KR101746198B1 (ko) * 2009-09-04 2017-06-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치 및 전자기기
US9166054B2 (en) * 2012-04-13 2015-10-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US8927985B2 (en) * 2012-09-20 2015-01-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11288007A (ja) * 1998-02-20 1999-10-19 Lg Lcd Inc 液晶表示装置及びその製造方法
JPH11282012A (ja) * 1998-03-30 1999-10-15 Seiko Epson Corp アクティブマトリクス基板および液晶表示装置
JP2002189226A (ja) * 2000-12-20 2002-07-05 Sharp Corp 液晶表示装置およびその製造方法
US20090167975A1 (en) * 2007-12-28 2009-07-02 Au Optronics Corp. Liquid Crystal Display Unit Structure and Manufacturing Method Thereof
JP2011029579A (ja) * 2008-10-03 2011-02-10 Semiconductor Energy Lab Co Ltd 表示装置およびその作製方法
JP2010248547A (ja) * 2009-04-13 2010-11-04 Hitachi Metals Ltd 酸化物半導体ターゲット及びそれを用いた酸化物半導体装置の製造方法
US20110114940A1 (en) * 2009-11-16 2011-05-19 Do-Hyun Kim Thin film display panel and method of manufacturing the same
JP2011221099A (ja) * 2010-04-05 2011-11-04 Seiko Epson Corp 電気光学装置用基板、電気光学装置、及び電子機器
WO2011129227A1 (ja) * 2010-04-14 2011-10-20 シャープ株式会社 半導体装置、半導体装置の製造方法、および表示装置
JP2011258949A (ja) * 2010-06-04 2011-12-22 Samsung Electronics Co Ltd 薄膜トランジスタ表示板及びその製造方法

Also Published As

Publication number Publication date
JP2019176182A (ja) 2019-10-10
US20130240873A1 (en) 2013-09-19
JP2013219348A (ja) 2013-10-24
KR20200031597A (ko) 2020-03-24
KR20130105392A (ko) 2013-09-25
JP2018050064A (ja) 2018-03-29

Similar Documents

Publication Publication Date Title
JP6480619B2 (ja) 半導体装置
US10879274B2 (en) Semiconductor device
JP6871328B2 (ja) 半導体装置
US9947799B2 (en) Semiconductor device
JP6145493B2 (ja) 半導体装置の作製方法
US9793412B2 (en) Semiconductor device
JP6046358B2 (ja) 半導体装置の作製方法
US9196739B2 (en) Semiconductor device including oxide semiconductor film and metal oxide film
US9059295B2 (en) Thin film transistor having an oxide semiconductor and metal oxide films
US9147768B2 (en) Semiconductor device having an oxide semiconductor and a metal oxide film
JP6585780B2 (ja) 発光表示装置
JP2019176182A (ja) 半導体装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181129

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190108

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190308

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20190402

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20190702