JP2010056356A - 電子基板、電子基板の製造方法、および表示装置 - Google Patents

Abstract

【課題】層間絶縁膜を介して配線された上下の導電パターンが、これらの導電パターン形成後に接続配線によって接続された構成において、接続抵抗の上昇を防止でき、さらにこの構成を製造する際のプロセスタクトタイムの削減が図られる電子基板を提供する。
【解決手段】基板１上に設けられた第１導電パターン３と、これを覆う状態で基板１上に設けられた層間絶縁膜５と、第１導電パターン３上に一部を重ねた状態で層間絶縁膜５上に設けられた第２導電パターン９とを備えている。第２導電パターン９と第１導電パターン３とが重なる位置には、第２導電パターン９および層間絶縁膜５に開口部３１が設けられている。この開口部３１は第１導電パターン３を底面としており、この開口部３１の内壁を覆う接続配線３３により、第２導電パターン９と第１導電パターン３とが結線されている。
【選択図】図１

Description

本発明は、上下層に配置された配線が結線された構成を有する電子基板とその製造方法、さらにはこの結線構造を有する表示装置に関する。

近年、平面型表示装置(Flat Panel Display：ＦＰＤ）の高精細化、大型化にともない、薄膜トランジスタ（thin film transistor：ＴＦＴ）等を有する表示駆動回路が形成されたバックプレーン用の電子基板においては、配線の微細化が進んでいる。

このように配線の微細化が進んだ電子基板においては、層間絶縁膜を介して配置された配線間を接続するために、層間絶縁膜に形成される接続孔の開口幅が縮小される。このため、接続孔の開口不良が発生し易く、接続孔を介しての配線同士の接続不良が多発している。この一例を以下に説明する。

図１７には、表示装置の１画素分に対応する表示駆動回路部分の平面図、Ａ１−Ａ１’断面図、Ａ２−Ａ２’断面図、およびＢ−Ｂ’断面図を示す。これらの図に示す表示駆動回路部分は、次のような層構造となっている。すなわち、基板１上には、第１導電パターン３がパターン形成され、これを覆う状態で層間絶縁膜５が設けられている。この層間絶縁膜５上には、この層間絶縁膜５をゲート絶縁膜とした半導体層７が設けられ、さらに半導体層７に一部が積層された状態で第２導電パターン９が設けられている。この第２導電パターン９上は上層絶縁膜１１で覆われ、この上方にここでの図示を省略した表示素子が配置される。

以上のような層構造においては、Ｂ−Ｂ’断面図に示すように、層間絶縁膜５に形成した接続孔５ａを介して、第１導電パターン３と第２導電パターン９との接続が図られる。しかしながら、配線の微細化によって接続孔５ａの開口幅が縮小されると、Ａ１−Ａ１’断面図に示すように層間絶縁膜５の必要部分に接続孔が設けられない開口不良が発生するのである。

このような接続孔の開口不良にともなう上下層の導電パターン３−９の接続不良の修復は、Ａ１−Ａ１’断面図およびＡ２−Ａ２’断面図に示すように、次のように行なわれている。先ず、ZAPPINGプロセスを利用し、レーザ照射によって、上層絶縁膜１１および層間絶縁膜５の一部を除去し、第１導電パターン３を露出させる開口部９１と、第２導電パターン９を露出させる開口部９３とをそれぞれ形成する。次に、レーザＣＶＤ技術を適用した接続配線９５のパターン形成により、開口部９１，９３を介して第１導電パターン３と第２導電パターン９とを結線する。（以上例えば下記特許文献１参照）。

特許２５１８４１９（特に図８および関連記載部参照）

しかしながら、図１７のＡ１−Ａ１’断面図およびＡ２−Ａ２’断面図に示したような、上下層の導電パターン３，９の結線構造は、２つの開口部９１−９３間にわたって接続配線９５を引き回す構成である。このため、２つの開口部９１，９３を形成する必要性があること、また接続配線９５の結線長が長いこと等、接続不良を修復するための結線形成にある程度のタクトタイムを要する。

また、接続配線９５は、第２導電パターン９および第１導電パターン３のパターン部分を乗り越えて引き回される。このため、例えば段差の大きな第２導電パターン９の側壁においては、接続配線９５の段切れが発生し易く接続抵抗を上昇させる要因となる。

そこで本発明は、層間絶縁膜を介して配線された上下の導電パターンが、これらの導電パターン形成後に接続配線によって接続された構成において、接続抵抗の上昇を防止でき、さらにプロセスタクトタイムの削減を図ることが可能な電子基板およびその製造方法を提供すること、さらにはこの電子基板を用いた表示装置を提供することを目的とする。

このような目的を達成するための本発明の電子基板は、基板上に設けられた第１導電パターンと、これを覆う状態で基板上に設けられた層間絶縁膜と、第１導電パターン上に一部を重ねた状態で層間絶縁膜上に設けられた第２導電パターンとを備えている。またさらに、第２導電パターンと第１導電パターンとが重なる位置には、当該第１導電パターンを底面とした開口部が設けられている。そしてこのような開口部の内壁を覆うことにより、当該第２導電パターンと当該第１導電パターンとを結線する接続配線が備えられている。

また本発明の電子基板の製造方法は、上述した構成の電子基板の製造方法でもあり、次の手順を行なう。先ず第１工程では、基板上の第１導電パターンを覆う状態で層間絶縁膜を形成する。次の第２工程では、第１導電パターン上に一部を重ねる状態で層間絶縁膜上に第２導電パターンを形成する。その後第３工程では、第２導電パターンと前記第１導電パターンとが重なる位置に第１導電パターンを底面とする開口部を形成する。次の第４工程では、開口部の内壁を覆うことにより、当該第２導電パターンと当該第１導電パターンとを結線する接続配線を形成する。

また本発明の表示装置は、上述した構成の電子基板を用いた表示装置であり、第２導電パターンを覆う絶縁膜上に画素駆動用電極を設けた構成である。

上述した構成の電子基板では、第１導電パターンと第２導電パターンとが重なる位置において、当該第１導電パターンを底部にした１つの開口部が設けられ、この内壁を覆う接続配線によって第１導電パターンと第２導電パターンとが接続される。このため、接続配線は、複数の開口部間で引き回されることなく、最小レイアウトで第１導電パターンと第２導電パターンとを接続するものとなる。また開口部は、第１導電パターンおよび第２導電パターンの形成とは別の工程で形成されるため、第１導電パターンおよび第２導電パターンの側壁形状とは関係なく、開口上部を広くした断面テーパ形状に形成することができる。したがって、この開口部の内壁を覆う接続配線が、開口部の段差で段切れすることを防止できる。

以上説明したように本発明によれば、１つの開口部の内壁を覆う最小レイアウトの接続配線によって第１導電パターンと第２導電パターンとを接続することが可能である。このため、接続配線形成においてのプロセスタクトタイムの削減を図ることが可能でると共に、開口部を断面テーパ形状に形成することができるため接続配線の段切れによる接続抵抗の上昇を防止できる。またこの結果、例えば第１導電パターンと第２導電パターンとの接続不良を、上述した開口部と接続配線の形成によって修復する場合に、修復に係るタクトタイムの削減を図ると共に、確実な修復を行なうことが可能になる。

以下、本発明を適用した実施の形態を、図面に基づいて詳細に説明する。尚、以下の実施形態においては、有機電界発光素子を用いた表示装置を例にとり、この表示装置を構成する電子基板の構成、表示装置の構成、および電子基板の作製方法をこの順に説明する。

≪電子基板≫
図１には、実施形態の電子基板の構成を示す平面図、平面図におけるＡ−Ａ’断面図、Ｂ−Ｂ’断面図、およびＣ−Ｃ’断面図を示す。これらの図に示す電子基板２０は、表示装置における表示駆動回路が形成された電子基板２０であり、２画素分に対応する表示駆動回路を図示している。尚、図１７を用いて説明した従来技術の構成と同様の構成要素には同一の符号を付している。また絶縁膜は断面図のみに図示し、断面図においての図示を省略している。

先ず、これらの図に示す電子基板２０の表示駆動回路の構成を説明する。

これらの図に示すように、基板１上には、水平方向に走査線２１が延設され、垂直方向に信号線２３が延設されている。そして、各走査線２１と各信号線２３との交差部に対応して１つの画素に対応する表示駆動回路ａが設けられた構成となっている。

各表示駆動回路ａは、例えばスイッチング用の薄膜トランジスタＴｒ１、駆動用の薄膜トランジスタＴｒ２、および容量素子Ｃｓとで構成されている。そして、容量素子Ｃｓと駆動用の薄膜トランジスタＴｒ２とに、ここでの図示を省略した有機電界発光素子を駆動するための画素駆動用電極（例えば画素電極）が接続される構成になっている。また、駆動用の薄膜トランジスタＴｒ２と容量素子Ｃｓとは、共通の電源供給線（Ｖｃｃ）２５に接続されている。

そして、走査線２１の駆動により、スイッチング用の薄膜トランジスタＴｒ１を介して信号線２３から書き込まれた映像信号が容量素子Ｃｓに保持され、保持された信号量に応じた電流が駆動用の薄膜トランジスタＴｒ２から有機電界発光素子の画素駆動用電極に供給され、この電流値に応じた輝度で有機電界発光素子を発光させる構成となっている。

以上のように構成された表示駆動回路を有する電子基板２０は、次のような層構造となっている。

すなわち例えばガラス材料からなる基板１上には、第１導電パターン３が設けられている。この第１導電パターン３は、上述した走査線２１、薄膜トランジスタＴｒ１，Ｔｒ２のゲート電極、容量素子Ｃｓの下部電極、および信号線２３の一部を構成している。このような第１導電パターン３は、上層の形成プロセスに影響されることのないように、例えばモリブデン（Ｍｏ）のような高融点金属を用いて構成されていることとする。

また基板１上には、第１導電パターン３を覆う状態で層間絶縁膜５が設けられている。この層間絶縁膜５は、薄膜トランジスタＴｒ１，Ｔｒ２のゲート絶縁膜を兼ねており、例えば酸化シリコン膜と窒化シリコン膜との積層構造からなる。この層間絶縁膜５上には、薄膜トランジスタＴｒ１，Ｔｒ２のチャネル部を構成する半導体層７が設けられている。半導体層７は、例えばアモルファスシリコン薄膜からなる。

また層間絶縁膜５上には、半導体層７に一部が積層された状態で第２導電パターン９が設けられている。この第２導電パターン９は、上述した信号線２３の一部、薄膜トランジスタＴｒ１，Ｔｒ２のソース／ドレイン電極、および電源供給線（Ｖｃｃ）２５を構成している。この第２導電パターン９は、アルミニウム（Ａｌ）のような導電性の良好な材料を用いて構成されることが好ましく、例えばチタン（Ｔｉ）薄膜で挟持されたアルミニウム膜で構成されていることとする。

尚、以上のように、信号線２３の一部を第１導電パターン３で構成することにより、第２導電パターン９で構成された電源供給線（Ｖｃｃ）と信号線２３とを交差させたレイアウトにすることが可能である。またこれにより、信号線２３の大部分と電源供給線（Ｖｃｃ）との両方を、導電性の良好な第２導電パターン９で構成することが可能である。

以上のような第２導電パターン９上は、パッシベーションとなる上層絶縁膜１１で覆われていることとする。このような上層絶縁膜１１は、例えば窒化シリコン膜からなる。そしてこの上層絶縁膜１１の上方に、ここでの図示を省略した有機電界発光素子（以降に説明する）を駆動するための画素駆動用電極（例えば画素電極）が設けられる。

以上のような層構造においては、Ｂ−Ｂ’断面図に示すように、層間絶縁膜５に形成した接続孔５ａを介して、信号線２３を構成する第１導電パターン３と第２導電パターン９との接続が図られている。この場合、配線の微細化によって接続孔５ａの開口幅が縮小されると、層間絶縁膜５の必要部分に接続孔５ａが設けられない開口不良が発生し、第１導電パターン３と第２導電パターン９との接続不良が発生する場合がある。

このような接続不良個所においては、Ａ−Ａ’断面図に示す構成よって、第１導電パターン３と第２導電パターン９との接続が図られている。すなわち、第２導電パターン９と第１導電パターン３とが重なる位置には、上層絶縁膜１１、第２導電パターン９、および層間絶縁膜５に、開口部３１が設けられている。この開口部３１は、第１導電パターン３を底面としている。そして、この開口部３１の内壁を接続配線３３で覆うことにより、この接続配線３３によって、第２導電パターン９の側壁部分と、開口部３１の底面に露出する第１導電パターン３の上面部分とが接続されて１本の信号線２３を構成している。

ここで開口部３１は、側壁テーパ形状に形成されていることとする。そして、好ましくは、開口部３１の側壁は、開口上部ほど開口幅が広い階段状に形成されていることとする。この階段状は、層間絶縁膜５部分の開口幅よりも第２導電パターン９の開口幅が一回り大きく、さらに第２導電パターン９部分の開口幅よりも上層絶縁膜１１部分の配向幅が一回り大きい階段状であることとする。特に、第２導電パターン９部分の開口幅よりも上層絶縁膜１１部分の配向幅が一回り大きいことにより、第２導電パターン９の側壁から上面に掛けてが広く露出され、これによって第２導電パターン９と接続配線３３とが十分に接続された構成であることが好ましい。尚、階段状を構成するそれぞれの層の側壁も、開口上部に向かって開口幅が広くなるテーパ形状であることとし、これにより開口部３１の内壁においての接続配線３３の段切れが防止される。

接続配線３３は、例えば開口部３１の内壁に沿って成膜されている。この接続配線３３は、開口部３１よりも一回り大きい平面形状を有しており、開口部３１の開口上部において開口部３１よりも一回り大きく開口部３１からはみ出して形成されていることが好ましい。これにより、第２導電パターン９と接続配線３３とを最大限の有効面積でムダ無く接続させることができる。尚、このような構成の接続配線３３は、例えばレーザＣＶＤ法によってパターン形成されたものであることとする。

尚、以上のように説明した電子基板２０においては、上層配絶縁膜１１を設けずに、第２導電パターン９と層間絶縁膜５とに開口部３１を形成し、この開口部３１の内壁を覆う状態で接続配線３３を設けても良い。

また、開口部３１は、底部に第１導電パターン３が露出し、側壁に第２導電パターン９が露出していれば良い。このため、開口部３１の側壁の全周にわたって第２導電パターン９が露出している必要はない。ただし、開口部３１の内壁における第１導電パターン３および第２導電パターン９の露出面積が大きいほど、接続配線３３によるこれらの導電パターン３，９の接続を確実に行なえることになる。

≪表示装置≫
図２には、以上のような構成の電子基板を用いた表示装置の構成を説明するための要部断面図を示す。尚、図２の要部断面図は、図１の平面図におけるＤ−Ｄ’断面に対応している。

この図に示す表示装置４０は、次のように構成されている。

すなわち、この表示装置４０は、図１を用いて説明した構成の電子基板２０を用いて構成されており、第１導電パターン３と第２導電パターン９の一部が開口部３１の内壁に設けた接続配線３３によって接続された信号線２３を備えている。この電子基板２０の上部は、例えば表面平坦な絶縁膜４１で覆われている。この絶縁膜４１には、薄膜トランジスタＴｒ２のソース／ドレイン電極を構成する第２導電パターン９に達する接続孔４１ａが設けられている。

そして、絶縁膜４１上の各画素に、接続孔４１ａを介して有機薄膜トランジスタＴｒ２に接続された有機電界発光素子ＥＬが設けられている。この有機電界発光素子ＥＬは、絶縁膜４１上に設けられた絶縁性パターン４３で素子分離されている。

そして有機電界発光素子ＥＬは、有機薄膜トランジスタＴｒ２に接続された画素駆動用電極４５を備えている。この画素駆動用電極４５は、例えば各画素毎にパターン形成された画素電極であって、一例として陽極として用いられるものであり、光反射性を有して構成されていることとする。

そして、この画素駆動用電極４５の周縁が、有機電界発光素子ＥＬを素子分離するための絶縁性パターン４３で覆われている。この絶縁性パターン４３は、画素駆動用電極４５を広く露出させる開口窓４３ａを備えており、この開口窓４３ａが有機電界発光素子ＥＬの画素開口となる。このような絶縁性パターン４３は、例えば感光性樹脂を用いて構成され、リソグラフィー法を適用してパターニングされたものであることとする。

そして、このような絶縁性パターン４３から露出する画素駆動用電極４５上を覆う状態で、有機層４７が設けられている。この有機層４７は、少なくとも有機発光層を備えた積層構造からなり、必要に応じて陽極（ここでは画素駆動用電極４５）側から順に、正孔注入層、正孔輸送層、有機発光層、電子輸送層、電子注入層、さらには他の層を積層してなる。また有機層３７は、例えば各有機電界発光素子ＥＬで発生させる発光光の波長毎に、少なくとも有機発光層を含む層が画素毎に異なる構成でパターン形成されていることとする。また、各波長の画素で共通の層を有していても良い。さらに、この有機電界発光素子ＥＬが、微小共振器構造として構成されている場合、各有機電界発光素子ＥＬから取り出す波長に合わせて有機層４７の膜厚が調整されていることとする。

以上のような有機層４７を覆い、画素駆動用電極４５との間に有機層４７を狭持する状態で、共通電極４９が設けられている。この共通電極４９は、有機電界発光素子ＥＬの有機発光層で発生させた光を取り出す側の電極であり、光透過性を有する材料で構成されていることとする。またここでは、画素駆動用電極４５が陽極として機能するものであるため、この共通電極４９は、少なくとも有機層４７に接する側が陰極として機能する材料を用いて構成されていることとする。さらに、この有機電界発光素子ＥＬが、微小共振器構造として構成されている場合、この共通電極４９は、半透過半反射性を有する構成であることとする。

そして、以上のような画素駆動用電極４５と共通電極４９との間に有機層４７が挟持された各画素部分が、有機電界発光素子ＥＬとして機能する部分となる。

またここでの図示は省略したが、各有機電界発光素子ＥＬの形成面側は、光透過性材料からなる封止樹脂で覆われ、さらにこの封止樹脂を介して光透過性材料からなる対向基板が張り合わされた状態で表示装置４０が構成されている。

≪電子基板の作製方法−１≫
図３には、以上のように構成された表示装置４０用の電子基板２０の作製手順を示すフローチャートである。以下、図３のフローチャートに沿って、先の図１を参照しつつ、電子基板２０の作製手順の一例を説明する。

先ず、ステップＳ１では基板１上に第１導電パターン３を形成し、次のステップＳ２では第１導電パターン３を覆う状態で層間絶縁膜５を成膜する。その後、ステップＳ３では、層間絶縁膜５に、第１導電パターン３の信号線２３を構成する部分に達する接続孔５ａを形成する。次にステップＳ４では、層間絶縁膜５上に薄膜トランジスタＴｒ１，Ｔｒ２を構成する半導体層７を形成する。

次いでステップＳ５では、半導体層７上に一部を重ねた第２導電パターン９を形成する。この第２導電パターン９の一部は、層間絶縁膜５に形成した接続孔５ａを介して第１導電パターン３の一部に接続させる。以上により、第１導電パターン３、半導体層７、および第２導電パターンで構成された、各表示駆動回路ａを形成する。

そして次のステップＳ６では、半導体層７および第２導電パターン９を覆う状態で上層絶縁膜１１を成膜する。

以上の後、ステップＳ７では、第１導電パターン３、半導体層７、および第２導電パターンで構成された表示駆動回路ａの検査を行なう。ここでは、例えば光学画像の比較で欠陥検出を行う光学式検査を行ない、次に画素毎のチャージ量比較で欠陥検出を行う電気式検査を行なう。

そして次のステップＳ８では、以上の検査結果から、各画素において第１導電パターン３と第２導電パターン９との接続部分に欠陥があるか否かを判断する。そして、欠陥が無い（Ｙｅｓ）と判断された場合には、次のステップＳ９に進んで電子基板２０を完成させる。一方、欠陥が有る（Ｎｏ）と判断された場合いは、ステップＳ１０に進む。

ステップＳ１０では、欠陥個所の修復を行う。ここで、図４の平面図、およびこの平面図におけるＡ−Ａ’断面図に示すように、上記検査結果から、１本の信号線２３を構成する第１導電パターン３と第２導電パターン９との間の接続不良が検知されたとする。この接続不良は、例えば、第１導電パターン３と第２導電パターン９との間の層間絶縁膜５に形成される接続孔（５ａ）の開口不良による。そこで、ステップＳ１０においては、レーザを用いて欠陥修正を行うレーザリペアを適用し、図５の断面工程図に示す手順で次のように欠陥個所の修復を行なう。尚、図５の断面工程図は、図４のＡ−Ａ’断面部分に対応している。

先ず図５（１）に示すように、第１導電パターン３と第２導電パターン９とが積層された位置において、上層絶縁膜１１の一部を除去する。これにより、上層絶縁膜１１に開口部１１ｂを形成する。このような上層絶縁膜１１の部分的な除去は、いわゆるＺＡＰＰＩＮＧプロセスを適用したレーザ照射によって行なう。これにより、側壁テーパ形状の開口部１１ｂが形成される。

ここでは例えば、レーザ光の照射サイズ（スリットサイズ）を８．５μｍ×８．５μｍ角とし、短いパルス波のレーザ光を照射して上層絶縁膜１１を除去する。この際、第２導電パターン９が露出する程度に加工深さを制御することにより、上部絶縁膜１１のみを除去する。

次に、図５（２）に示すように、上層絶縁膜１１に形成した開口部１１ｂの底部において、第２導電パターン９の一部を除去する。これにより、第２導電パターン９に開口部９ｂを形成する。このような第２導電パターン９の部分的な除去は、いわゆるＺＡＰＰＩＮＧプロセスを適用したレーザ照射によって行なう。これにより、側壁テーパ形状の開口部９ｂが形成される。

この際、上層絶縁膜１１に形成した開口部１１ｂよりも、第２導電パターン９の開口部９ｂが一回り小さな開口径となるように、第２導電パターン９の一部を除去する。ここでは例えば、レーザ光の照射サイズ（スリットサイズ）を６．５μｍ×６．５μｍ角とし、短いパルス波のレーザ光を照射して第２導電パターン９を除去する。

このような第２導電パターン９のレーザ照射による除去は、レーザパルス幅が１０ｐｓｅｃ以下のレーザを用い、できるだけ低エネルギーで熱拡散を抑えて行われることとする。これにより、これにより、下層の第１導電パターン３に対して影響を及ぼすこと無く、第２導電パターン９の除去をナノメートルオーダーで加工深さを制御しつつ行う。

尚、以上のような、ＺＡＰＰＩＮＧプロセスを適用した第２導電パターン９の除去は、上層絶縁膜１１の除去よりも低エネルギーで行われる。このため、より高エネルギーを必要とする上層絶縁膜１１の除去とは別工程に分け、必要最小限の低エネルギーで第２導電パターン９の除去を行うようにする。これにより、第２導電パターン９よりも下層への影響を抑えて開口部９ｂを形成することができる。

次に、図５（３）に示すように、第２導電パターン９に形成した開口部９ｂの底部において、層間絶縁膜５の一部を除去する。これにより、層間絶縁膜５に開口部５ｂを形成し、開口部５ｂの底部に第１導電パターン３を露出させる。このような層間絶縁膜５の部分的な除去は、いわゆるＺＡＰＰＩＮＧプロセスを適用したレーザ照射によって行なう。これにより、側壁テーパ形状の開口部５ｂが形成される。

またこの際、第２導電パターン９に形成した開口部９ｂよりも、層間絶縁膜５の形成開口部５ｂが一回り小さな開口径となるように、層間絶縁膜５の一部を除去する。ここでは例えば、レーザ光の照射サイズ（スリットサイズ）を４μｍ×４μｍ角とし、短パルス波のレーザ光を照射して層間絶縁膜５を除去する。

以上のようにして、開口部１１ｂ，９ｂ，５ｂで構成された開口部３１を形成する。この開口部３１は、第１導電パターン３を底部とし、開口上部ほど開口幅が広い階段状で、かつ階段状を構成するそれぞれの層の側壁が開口上部に向かって開口幅が広くなるテーパ形状として形成される。

次に、図５（４）に示すように、開口部３１の内壁を覆う形状の接続配線３３を、開口部３１の内壁に沿って形成する。ここでは、例えばレーザＣＶＤ法を適用することにより、所望の位置に接続配線３３をパターン形成する。この接続配線３３は、開口部３１よりも一回り大きい平面形状で、開口部３１の開口上部において開口部３１よりも一回り大きく開口部３１からはみ出す形状に形成する。

ここでは例えば、材料ガスとしてタングステンカルボニル［Ｗ(ＣＯ)₆］を供給した条件下において、開口部３１にレーザ光を照射する。これにより、レーザ光の照射部に、タングステン（Ｗ）を接続配線３３としてＣＶＤ成膜する。この際、レーザ光の照射サイズ（スリットサイズ）を１０μｍ×１０μｍ角とし、開口部３１の底面および内壁とこれよりも一回り大きい平面形状部分にレーザ光を照射して接続配線３３をパターン形成する。

以上により、開口部３１の内壁を覆う状態で接続配線３３がパターン形成され、この接続孔３３によって第２導電パターン９の側壁部分と開口部３１の底面に露出する第１導電パターン３の上面部分とを接続し、信号線２３の接続不良個所を修復する。

≪電子基板の作製方法−２≫
図３のフローチャートにおけるステップＳ１０で行なう欠陥個所の修復の他の例を、図６の断面工程図に基づいて説明する。尚、図６の断面工程図は、図４のＡ−Ａ’断面部分に対応している。

先ず図６（１）に示すように、第１導電パターン３と第２導電パターン９とが積層された位置において、上層絶縁膜１１の一部および第２導電パターン９の一部を除去する。これにより、上層絶縁膜１１に開口部１１ｂを形成すると共に、これに連続して第２導電パターン９に開口部９ｂを形成する。このように、レーザ光のビームプロファイルを変化させずに、開口部１１ｂ，９ｂを連続して形成することで、工程手順の短縮が図れられる。また、下地層であるゲート絶縁膜を兼ねた層間絶縁膜５の損傷を、先の例より低く抑えることが可能となり、より成功率の高いプロセスとなる。このような上層絶縁膜１１および第２導電パターン９の部分的な除去は、いわゆるＺＡＰＰＩＮＧプロセスを適用したレーザ照射によって行なう。これにより、側壁テーパ形状の開口部１１ｂ，９ｂが形成される。

ここでは例えば、レーザ光の照射サイズ（スリットサイズ）を６．５μｍ×６．５μｍ角とし、短いパルス波のレーザ光を照射して上層絶縁膜１１および第２導電パターン９を除去する。この際、層間絶縁膜５の損傷が十分に抑えられるように、必要最小限の低エネルギーで上層絶縁膜１１および第２導電パターン９の除去を行うようにする。これにより、第２導電パターン９よりも下層への影響を抑えて開口部９ｂを形成することができる。

次に、図６（２）に示すように、第２導電パターン９に形成した開口部９ｂの底部において、層間絶縁膜５の一部を除去する。これにより、層間絶縁膜５に開口部５ｂを形成し、開口部５ｂの底部に第１導電パターン３を露出させる。このような層間絶縁膜５の部分的な除去は、いわゆるＺＡＰＰＩＮＧプロセスを適用したレーザ照射によって行なう。これにより、側壁テーパ形状の開口部５ｂが形成される。

またこの際、上層絶縁膜１１に形成した開口部１１ｂが、第２導電パターン９に形成した開口部９ｂよりも一回り大きな開口径となるように、層間絶縁膜５の一部と共に上層絶縁膜１１も除去する。ここでは例えば、レーザ光の照射サイズ（スリットサイズ）を８．５μｍ×８．５μｍ角とし、短パルス波のレーザ光を照射して層間絶縁膜５を除去すると共に、上層絶縁膜１１を除去して開口部１１Ｂの開口幅を広げる。

以上のようにして、開口部１１ｂ，９ｂ，５ｂで構成された開口部３１を形成する。この開口部３１は、第１導電パターン３を底部とし、開口上部ほど開口幅が広い階段状で、かつ階段状を構成するそれぞれの層の側壁が開口上部に向かって開口幅が広くなるテーパ形状として形成される。

以上の後には、先の例と同様に、図６（３）に示すように、開口部３１の内壁を覆う形状の接続配線３３を、開口部３１の内壁に沿って形成する。ここでは、例えばレーザＣＶＤ法を適用することにより、所望の位置に接続配線３３をパターン形成する。この接続配線３３は、開口部３１よりも一回り大きい平面形状で、開口部３１の開口上部において開口部３１よりも一回り大きく開口部３１からはみ出す形状に形成する。

ここでは例えば、材料ガスとしてタングステンカルボニル［Ｗ(ＣＯ)₆］を供給した条件下において、開口部３１にレーザ光を照射する。これにより、レーザ光の照射部に、タングステン（Ｗ）を接続配線３３としてＣＶＤ成膜する。この際、レーザ光の照射サイズ（スリットサイズ）を１０μｍ×１０μｍ角とし、開口部３１の底面および内壁とこれよりも一回り大きい平面形状部分にレーザ光を照射して接続配線３３をパターン形成する。

以上により、開口部３１の内壁を覆う状態で接続配線３３がパターン形成され、この接続孔３３によって第２導電パターン９の側壁部分と開口部３１の底面に露出する第１導電パターン３の上面部分とを接続し、信号線２３の接続不良個所を修復する。

以上説明した実施形態によれば、第１導電パターン３と第２導電パターン９とが重なる位置において、第１導電パターン３を底部にした１つの開口部３１を設け、この開口部３１の内壁を覆う接続配線３３によって第１導電パターン３と第２導電パターン９とが接続される。このため、接続配線３３は、複数の開口部間で引き回されることなく、最小レイアウトで第１導電パターン３と第２導電パターン９とを接続するものとなる。したがって、例えば第１導電パターン３と第２導電パターン９との接続不良を、上述した開口部３１と接続配線３３の形成によって修復する場合に、修復に係るタクトタイムを最小限に抑えることが可能になる。

また開口部３１は、第１導電パターン３および第２導電パターン９の形成とは別の工程で形成される。このため、第１導電パターン３および第２導電パターン９の形成工程とは関係なく、開口部３１の側壁の形状を開口上部ほど広くした断面テーパ形状に形成することができる。したがって、この開口部３１の内壁を覆う接続配線３３が、開口部３１の段差で段切れすることを防止できる。したがって、例えば第１導電パターン３と第２導電パターン９との接続不良を、上述した開口部３１と接続配線３３の形成によって修復する場合に、確実な修復を行なうことが可能になる。また、接続配線３３の膜厚が安定化するため、接続配線３３の抵抗値のバラツキを抑えることも可能である。

さらに、図１７に示す従来の構成と比較して、開口部の数を半減できると共に接続配線の引き回しもない。このため、第１導電パターン３と第２導電パターン９との接続部が過密にレイアウトされている構成であっても、互いの修復部分が干渉し合うことがない。したがって、確実に修復可能であると共に、修復部における二次的な欠陥の発生を防止することも可能である。

≪レーザ装置の構成≫
図７には、以上説明した電子基板の作製方法に用いるレーザ装置５０の構成図を示し、図８にはこのレーザ装置５０における要部平面図を示す。

これらの図に示すように、レーザ装置５０は、パルスレーザ光源５１、ＣＷレーザ光源５２、これらから発生させたレーザ光Ｌｈを集光するミラー５３およびレンズ５４を備えている。また集光されたレーザ光Ｌｈの光路上には、局所排気装置５５と、加工対象となる基板１の載置台５６とがこの順に設けられている。

このうち局所排気装置５５は、載置台５６上の基板１の表面に対して相対的に変位可能に構成されている。この局所排気装置５５には、レーザ光Ｌｈの光路上に材料ガスを供給する材料ガス供給路６１、およびパージガスを供給するパージガス供給路６３を備えている。また載置台５６上の基板１に対向して配置されるリング状圧縮気体供給路６５、このリング状圧縮気体供給路５６からの圧縮気体を載置台５６上の基板１に噴出させるリング状の多孔質通気手段６７、さらにはリング状吸引溝６９を備えている。またレーザ光Ｌｈの光路上に位置して、局所排気部７１および透明窓７３を備えている。

このような局所排気装置５５を備えたレーザ装置５０は、パルスレーザ光源５１からのレーザ光Ｌｈのパルス照射によって薄膜を除去する機能と共に、材料ガス供給路６１から材料ガスを流した状態にてＣＷレーザ光源５２からレーザ光Ｌｈを照射することにより材料ガス成分からなる膜をレーザＣＶＤ法によって成膜する機能とを併せ持つ。

このようなレーザ装置５０を用いたレーザ加工は、次のように行われる。先ず、載置台５６上に基板１を載置固定し、局所排気装置５５の下部に移動させる。

この状態で、リング状圧縮気体供給路６５に例えば０．２Ｍｐａの圧縮窒素を供給し、多孔質通気手段６７を通過させて局所排気装置５５を静圧浮上させる。これにより、局所排気装置５５と基板１との接触を回避して基板１の損傷を防止する。

次に、透明窓７３への金属などの付着を防ぐため、パージガス供給路６３にアルゴン５０ｃｃｍを導入した後、リング状吸引溝６９を通して排気することにより、局所排気装置５５を基板１表面から１０μｍの高さに浮上させる。

次に、レーザＣＶＤ用の材料ガスとして例えばタングステンカルボニルを、キャリアガス（Ａｒ５０ｓｃｃｍ）と共に材料ガス供給路６１に導入する。

次に、基板１に対するレーザ照射位置を、局所排気装置５５の透明窓７３を通して観察しながら載置台５６上で走査し、所望の欠陥修正位置に移動させる。移動させた位置において、基板１にレーザ光を照射することにより、上述した電子基板２０の作製においての各層の除去やレーザＣＶＤ成膜が行われる。

≪適用例≫
尚、図２を用いて説明した本発明に係る表示装置は、図９に開示したような、封止された構成のモジュール形状のものをも含む。例えば、基板１上の画素アレイ部である表示領域１ａを囲むようにシーリング部７１が設けられ、このシーリング部７１を接着剤として、透明なガラス等の対向部（封止基板７２）に貼り付けられ形成された表示モジュールが該当する。この透明な封止基板７２には、カラーフィルタ、保護膜、遮光膜等が設けられてもよい。尚、表示領域１ａが形成された表示モジュールとしての基板１には、外部から表示領域１ａ（画素アレイ部）への信号等を入出力するためのフレキシブルプリント基板７３が設けられていても良い。

また以上説明した本発明に係る表示装置は、図１０〜図１４に示す様々な電子機器、例えば、デジタルカメラ、ノート型パーソナルコンピュータ、携帯電話等の携帯端末装置、ビデオカメラなど、電子機器に入力された映像信号、若しくは、電子機器内で生成した映像信号を、画像若しくは映像として表示するあらゆる分野の電子機器の表示装置に適用することが可能である。以下に、本発明が適用される電子機器の一例について説明する。

図１０は、本発明が適用されるテレビを示す斜視図である。本適用例に係るテレビは、フロントパネル１０２やフィルターガラス１０３等から構成される映像表示画面部１０１を含み、その映像表示画面部１０１として本発明に係る表示装置を用いることにより作成される。

図１１は、本発明が適用されるデジタルカメラを示す図であり、（Ａ）は表側から見た斜視図、（Ｂ）は裏側から見た斜視図である。本適用例に係るデジタルカメラは、フラッシュ用の発光部１１１、表示部１１２、メニュースイッチ１１３、シャッターボタン１１４等を含み、その表示部１１２として本発明に係る表示装置を用いることにより作製される。

図１２は、本発明が適用されるノート型パーソナルコンピュータを示す斜視図である。本適用例に係るノート型パーソナルコンピュータは、本体１２１に、文字等を入力するとき操作されるキーボード１２２、画像を表示する表示部１２３等を含み、その表示部１２３として本発明に係る表示装置を用いることにより作製される。

図１３は、本発明が適用されるビデオカメラを示す斜視図である。本適用例に係るビデオカメラは、本体部１３１、前方を向いた側面に被写体撮影用のレンズ１３２、撮影時のスタート／ストップスイッチ１３３、表示部１３４等を含み、その表示部１３４として本発明に係る表示装置を用いることにより作製される。

図１４は、本発明が適用される携帯端末装置、例えば携帯電話機を示す図であり、（Ａ）は開いた状態での正面図、（Ｂ）はその側面図、（Ｃ）は閉じた状態での正面図、（Ｄ）は左側面図、（Ｅ）は右側面図、（Ｆ）は上面図、（Ｇ）は下面図である。本適用例に係る携帯電話機は、上側筐体１４１、下側筐体１４２、連結部（ここではヒンジ部）１４３、ディスプレイ１４４、サブディスプレイ１４５、ピクチャーライト１４６、カメラ１４７等を含み、そのディスプレイ１４４やサブディスプレイ１４５として本発明に係る表示装置を用いることにより作製される。

≪実施例１≫
本発明を適用して第１導電パターン３と第２導電パターン９との接続を修復した電子基板の作製手順の実施例１を、図５の断面工程図に基づいて説明する。

先ず、図５（１）に示すように、ガラス材料からなる基板１上に、Ｍｏ(膜厚１００ｎｍ)からなる第１導電パターン３を形成し、これをＳｉＯ／ＳｉＮ(膜厚３００ｎｍ)の積層構造からなる層間絶縁膜５で覆った。この層間絶縁膜５上に、Ｔｉ／Ａｌ／Ｔｉ層(膜厚５０／９００／５０ｎｍ)の積層構造からなる第２導電パターン９を形成し、これをＳｉＮ(膜厚３００ｎｍ)からなる上層絶縁膜１１で覆った。第１導電パターン３と第２導電パターン９とは、層間絶縁膜５を介して絶縁された状態となっている。

次に、レーザ照射によって、上層絶縁膜１１を部分的に除去して開口部１１ｂを形成し、下層のＴｉ／Ａｌ／Ｔｉからなる第２導電パターン９を露出させた。この際、波長４００ｎｍのレーザ光を、照射サイズ（スリットサイズ）８．５μｍ×８．５μｍ角、パルス幅３ピコ秒、加工パワー０．２Ｊ／ｃｍ²として、ＳｉＮからなる上層絶縁膜１１に１ショット照射した。照射位置は、第２導電パターン９と第１導電パターン３とが積層される位置とした。

次に、図５（２）に示すように、レーザ照射によって、下地層である層間絶縁膜５への損傷を最小限に抑えつつ、Ｔｉ／Ａｌ／Ｔｉからなる第２導電パターン９を部分的に除去して開口部９ｂを形成し、ＳｉＯ／ＳｉＮからなる層間絶縁膜５を露出させた。この際、波長４００ｎｍのレーザ光を、照射サイズ（スリットサイズ）６．５μｍ×６．５μｍ角、パルス幅３ピコ秒、加工パワー０．０３Ｊ／ｃｍ²、周波数５００Ｈｚ、１０００ショットの条件で、第２導電パターン９に照射した。照射位置は、上層絶縁膜１１の開口部１１ｂの底面とした。

次に、図５（３）に示すように、レーザ照射によって、ＳｉＯ／ＳｉＮからなる層間絶縁膜５を部分的に除去して開口部５ｂを形成し、下層のＭｏからなる第１導電パターン３を露出させた。この際、波長４００ｎｍのレーザ光を、照射サイズ（スリットサイズ）４μｍ×４μｍ角、パルス幅３ピコ秒、加工パワー０．２Ｊ／ｃｍ²として、ＳｉＯ／ＳｉＮからなる層間絶縁膜５に１ショット照射した。照射位置は、第２導電パターン９の開口部９ｂの底面とした。

以上により、開口部５ｂ、９ｂ、１１ｂからなる側壁階段状の開口部３１を形成した。

その後、図５（４）に示すように、レーザＣＶＤ法により、開口部３１の内壁を覆う接続配線３３を形成した。この際、波長３５５ｎｍのレーザ光を、照射サイズ（スリットサイズ）１０μｍ×１０μｍ角、パルス幅５ナノ秒、周波数２０ｋＨｚの擬似ＣＷレーザのパワー密度が３８００Ｗ／ｃｍ²になるように調整し、８秒間の静止状態でレーザＣＶＤ成膜を行い、膜厚約５００ｎｍのＷ膜からなる接続配線３３を成膜した。

以上により形成された結線構造を図１５に示す。この図に示すように、層間絶縁膜５を介して積層された第１導電パターン３と第２導電パターン９とが、開口部３１の内壁を覆う接続配線３３によって結線された。第１導電パターン３と第２導電パターン９との接続部分の抵抗値は２０Ω、開口部３１の形成および接続配線３３の形成に要する結線形成のプロセス時間は約１０秒であった。

≪実施例２≫
本発明を適用して第１導電パターン３と第２導電パターン９との接続を修復した電子基板の作製手順の実施例２を、図６の断面工程図に基づいて説明する。

先ず、図６（１）に示すように、ガラス材料からなる基板１上に、Ｍｏ(膜厚１００ｎｍ)からなる第１導電パターン３を形成し、これをＳｉＯ／ＳｉＮ(膜厚３００ｎｍ)の積層構造からなる層間絶縁膜５で覆った。この層間絶縁膜５上に、Ｔｉ／Ａｌ／Ｔｉ層(膜厚５０／９００／５０ｎｍ)の積層構造からなる第２導電パターン９を形成し、これをＳｉＮ(膜厚３００ｎｍ)からなる上層絶縁膜１１で覆った。第１導電パターン３と第２導電パターン９とは、層間絶縁膜５を介して絶縁された状態となっている。

次に、レーザ照射によって、上層絶縁膜１１を部分的に除去して開口部１１ｂを形成し、さらに続けて下層のＴｉ／Ａｌ／Ｔｉからなる第２導電パターン９を部分的に除去して開口部９ｂを形成し、層間絶縁膜５を露出させた。この際、波長４００ｎｍのレーザ光を、照射サイズ（スリットサイズ）６．５μｍ×６．５μｍ角、パルス幅３ピコ秒、加工パワー０．０３Ｊ／ｃｍ²、周波数５００Ｈｚ、１０００ショットの条件で、上層絶縁膜１１に照射した。照射位置は、第２導電パターン９と第１導電パターン３とが積層される位置とした。

次に、図６（２）に示すように、レーザ照射によって、ＳｉＯ／ＳｉＮからなる層間絶縁膜５を部分的に除去して開口部５ｂを形成し、下層のＭｏからなる第１導電パターン３を露出させ、また上層絶縁膜１１における開口部１１ｂの開口幅を広げた。この際、波長４００ｎｍのレーザ光を、照射サイズ（スリットサイズ）８．５μｍ×８．５μｍ角、パルス幅３ピコ秒、加工パワー０．２Ｊ／ｃｍ²として、ＳｉＮからなる上層絶縁膜１１とＳｉＯ／ＳｉＮからなる層間絶縁膜５に１ショット照射した。照射位置は、上層絶縁膜１１の開口部１１ｂを中心とする位置にした。

以上により、開口部５ｂ、９ｂ、１１ｂからなる側壁階段状の開口部３１を形成した。

その後、図６（３）に示すように、レーザＣＶＤ法により、開口部３１の内壁を覆う接続配線３３を形成した。この際、波長３５５ｎｍのレーザ光を、照射サイズ（スリットサイズ）１０μｍ×１０μｍ角、パルス幅５ナノ秒、周波数２０ｋＨｚの擬似ＣＷレーザのパワー密度が３８００Ｗ／ｃｍ²になるように調整し、８秒間の静止状態でレーザＣＶＤ成膜を行い、膜厚約５００ｎｍのＷ膜からなる接続配線３３を成膜した。

以上により形成された結線構造を図１６に示す。この図に示すように、層間絶縁膜５を介して積層された第１導電パターン３と第２導電パターン９とが、開口部３１の内壁を覆う接続配線３３によって結線された。第１導電パターン３と第２導電パターン９との接続部分の抵抗値は２０Ω、開口部３１の形成および接続配線３３の形成に要する結線形成のプロセス時間は約１０秒であった。

≪比較例≫
本発明を適用せずに第１導電パターン３と第２導電パターン９との接続を修復した電子基板の作製手順を、図１７に基づいて説明する。

実施例と同様に、第１導電パターン３と第２導電パターン９とが層間絶縁膜５を介して絶縁された層構造を形成した。

次に、レーザ照射によって、ＳｉＮからなる上層絶縁膜１１を部分的に除去して開口部９３を形成し、下層のＴｉ／Ａｌ／Ｔｉからなる第２導電パターン９を露出させた。この際、波長４００ｎｍのレーザ光を、照射サイズ（スリットサイズ）４μｍ×４μｍ角、パルス幅３ピコ秒、加工パワー０．２Ｊ／ｃｍ²として、１ショット照射した。照射位置は、第２導電パターン９の上部とした。

次に、レーザ照射によって、ＳｉＮからなる上層絶縁膜１１およびＳｉＯ／ＳｉＮからなる層間絶縁膜５を除去して開口部９１を形成し、下層のＭｏからなる第１導電パターン３を露出させた。この際、波長４００ｎｍのレーザ光を、照射サイズ（スリットサイズ）４μｍ×４μｍ角、パルス幅３ピコ秒、加工パワー０．２Ｊ／ｃｍ²として、１ショット照射した。照射位置は、第２導電パターン９が積層されていない、第１導電パターン３の上部とした。

その後、レーザＣＶＤ法により、開口部９１から開口部９３に掛けて接続配線９５を形成した。この際、波長３５５ｎｍのレーザ光を、照射サイズ（スリットサイズ）５μｍ×５μｍ角、パルス幅５ナノ秒、周波数２０ｋＨｚの擬似ＣＷレーザのパワー密度が３８００Ｗ／ｃｍ²になるように調整し、スキャン速度１０μｍ／ｓ、スキャン数４回の走査を行なった。これにより、結線長さ５０μｍ、膜約２００ｎｍのＷ膜をからなる接続配線９５を形成した。

以上のようなレーザＣＶＤ技術を適用した接続配線９５のパターン形成により、開口部９１，９３を介して第１導電パターン３と第２導電パターン９とが結線された。第１導電パターン３と第２導電パターン９との接続部分の抵抗値は１００Ω、開口部９１，９３の形成および接続配線９５の形成に要する結線形成のプロセス時間は約３０秒であった。

≪評価結果≫
本発明を適用した実施例１および実施例２では、第１導電パターン３と第２導電パターン９との接続部分の抵抗値は２０Ω、結線形成のプロセス時間は約１０秒であった。これに対して本発明の適用のない比較例では、第１導電パターン３と第２導電パターン９との接続部分の抵抗値は１００Ω、結線形成のプロセス時間は約３０秒であった。これらの値の比較から、本発明を適用することによって、第１導電パターン３と第２導電パターン９との接続不良を修復する結線形成に係るタクトタイムの削減が図られ、接続抵抗の低い確実な修復が行われることが確認された。

実施形態の電子基板の構成を説明する図である。 実施形態の電子基板を用いた表示装置の構成を説明する要部断面図である。 実施形態の電子基板の作製手順を説明する図である。 実施形態の電子基板の作製手順を説明する構成図である。 実施形態の電子基板を作製する手順の要部を説明する断面工程図である。 実施形態の電子基板を作製する他の手順の要部を説明する断面工程図である。 電子基板の作製に用いるレーザ装置の構成図である。 電子基板の作製に用いるレーザ装置の要部平面図である。 本発明が適用される封止された構成のモジュール形状の表示装置を示す構成図である。 本発明が適用されるテレビを示す斜視図である。 本発明が適用されるデジタルカメラを示す図であり、（Ａ）は表側から見た斜視図、（Ｂ）は裏側から見た斜視図である。 本発明が適用されるノート型パーソナルコンピュータを示す斜視図である。 本発明が適用されるビデオカメラを示す斜視図である。 本発明が適用される携帯端末装置、例えば携帯電話機を示す図であり、（Ａ）は開いた状態での正面図、（Ｂ）はその側面図、（Ｃ）は閉じた状態での正面図、（Ｄ）は左側面図、（Ｅ）は右側面図、（Ｆ）は上面図、（Ｇ）は下面図である。 実施例１で形成された電子基板の要部断面図である。 実施例２で形成された電子基板の要部断面図である。 従来の電子基板における修復を説明する図である。

符号の説明

１…基板、３…第１導電パターン、５…層間絶縁膜、７…半導体層、９…第２導電パターン、１１…上層絶縁膜、２０…電子基板、３１…開口部、３３…接続配線、４０…表示装置、４１…絶縁膜、４５…画素駆動用電極、Ｔｒ１，Ｔｒ２…薄膜トランジスタ

Claims (15)

1. 基板上に設けられた第１導電パターンと、
   前記第１導電パターンを覆う状態で前記基板上に設けられた層間絶縁膜と、
   前記第１導電パターン上に一部を重ねた状態で前記層間絶縁膜上に設けられた第２導電パターンと、
   前記第２導電パターンと前記第１導電パターンとが重なる位置において当該第１導電パターンを底面とする開口部の内壁を覆うことにより、当該第２導電パターンと当該第１導電パターンとを結線する接続配線とを備えた
   電子基板。
2. 前記開口部は、側壁テーパ形状に形成されている
   請求項１記載の電子基板。
3. 前記第２導電パターンを覆う状態で前記層間絶縁膜上に上層絶縁膜が設けられており、
   前記開口部は、前記上層絶縁膜と共に、前記第２導電パターンおよび前記層間絶縁膜に設けられ、
   前記接続配線は、前記開口部の内壁に露出する前記第２導電パターンの側壁部分と、当該開口部の底面に露出する前記第１導電パターンの上面部分とに接続されている
   請求項１または２に記載の電子基板。
4. 前記開口部の側壁は、開口上部ほど開口幅が広い階段状に形成されている
   請求項１〜３の何れか１項に記載の電子基板。
5. 前記接続配線は、前記開口部よりも一回り大きい平面形状を有している
   請求項１〜４の何れか１項に記載の電子基板。
6. 前記基板上には、前記第１導電パターンと前記第２導電パターンと層間に設けられた半導体層と、前記層間絶縁膜からなるゲート絶縁膜とを用いて構成された薄膜トランジスタが設けられている
   請求項１〜５の何れか１項に記載の電子基板。
7. 基板上の第１導電パターンを覆う状態で層間絶縁膜を形成する第１工程と、
   前記第１導電パターン上に一部を重ねる状態で前記層間絶縁膜上に第２導電パターンを形成する第２工程と、
   前記第２導電パターンと前記第１導電パターンとが重なる位置において当該第２導電パターンおよび前記層間絶縁膜に当該第１導電パターンを底面とする開口部を形成する第３工程と、
   前記開口部の内壁を覆うことにより、当該第２導電パターンと当該第１導電パターンとを結線する接続配線を形成する第４工程とを行なう
   電子基板の製造方法。
8. 前記第１工程では、前記第１導電パターンに達する接続孔を備えた前記層間絶縁膜を形成し、
   前記第２工程では、前記接続孔を介して前記第１導電パターンに接続される第２導電パターンを形成し、
   前記第２工程の後、前記第１導電パターンと第２導電パターンとが接続されていない場合に、前記第３工程と前記第４工程とを行なう判断工程を有する
   請求項７記載の電子基板の製造方法。
9. 前記第３工程では、レーザ光の照射によって、前記第２導電パターンおよび前記層間絶縁膜を除去して前記開口部を形成する
   請求項７または８に記載の電子基板の製造方法。
10. 前記第３工程では、開口部の側壁が、開口上部ほど開口幅が広い階段状となるように、前記レーザ光を照射する
    請求項７〜９の何れか１項に記載の電子基板の製造方法。
11. 前記第４工程では、レーザＣＶＤ法により前記接続配線を形成する
    請求項７〜１０の何れか１項に記載の電子基板の製造方法。
12. 前記第２工程と第３工程との間に前記第２導電パターンを覆う上層絶縁膜を形成する工程を行ない、
    前記第３工程では、前記上層絶縁膜のエッチング、前記第２導電パターンのエッチング、および前記層間絶縁膜のエッチングを３段階で行なうことによって前記開口部を形成する
    請求項７〜１１の何れか１項に記載の電子基板の製造方法。
13. 前記第２工程と第３工程との間に前記第２導電パターンを覆う上層絶縁膜を形成する工程を行ない、
    前記第３工程では、前記層間絶縁膜をストッパにした前記上層絶縁膜および第２導電パターンのエッチングと、前記第１導電パターンをストッパにした前記層間絶縁膜のエッチングとの２段階のエッチングを行なうことによって前記開口部を形成する
    請求項７〜１１の何れか１項に記載の電子基板の製造方法。
14. 基板上に設けられた第１導電パターンと、
    前記第１導電パターンを覆う状態で前記基板上に設けられた層間絶縁膜と、
    前記第１導電パターン上に一部を重ねた状態で前記層間絶縁膜上に設けられた第２導電パターンと、
    前記第２導電パターンと前記第１導電パターンとが重なる位置において当該第１導電パターンを底面とする開口部の内壁を覆うことにより、当該第２導電パターンと当該第１導電パターンとを結線する接続配線と、
    前記接続配線が形成された前記基板上を覆う絶縁膜と、
    前記絶縁膜に形成された接続孔を介して前記第１導電パターンまたは第２導電パターンに接続された状態で当該絶縁膜上に設けられた画素駆動用電極とを備えた
    表示装置。
15. 前記基板上には、前記第１導電パターンと前記第２導電パターンと層間に設けられた半導体層と、前記層間絶縁膜からなるゲート絶縁膜とを用いて構成された薄膜トランジスタが設けられている
    請求項１４に記載の表示装置。