TWI483049B - 液晶顯示裝置和其製造方法，以及電子裝置 - Google Patents

液晶顯示裝置和其製造方法，以及電子裝置 Download PDF

Info

Publication number
TWI483049B
TWI483049B TW098106195A TW98106195A TWI483049B TW I483049 B TWI483049 B TW I483049B TW 098106195 A TW098106195 A TW 098106195A TW 98106195 A TW98106195 A TW 98106195A TW I483049 B TWI483049 B TW I483049B
Authority
TW
Taiwan
Prior art keywords
film
etching
conductive film
electrode layer
layer
Prior art date
Application number
TW098106195A
Other languages
English (en)
Other versions
TW200947087A (en
Inventor
Shigeki Komori
Original Assignee
Semiconductor Energy Lab
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Lab filed Critical Semiconductor Energy Lab
Publication of TW200947087A publication Critical patent/TW200947087A/zh
Application granted granted Critical
Publication of TWI483049B publication Critical patent/TWI483049B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Description

液晶顯示裝置和其製造方法，以及電子裝置
本發明係關於一種液晶顯示裝置及其製造方法、以及使用該液晶顯示裝置的電子裝置。
近年來，由形成在玻璃基板等的具有絕緣表面的基板上的厚度為幾nm至幾百nm左右的半導體薄膜構成的薄膜電晶體引人注目。薄膜電晶體廣泛地應用於電子裝置諸如IC(積體電路)及電光裝置。尤其，正在加快開發作為以液晶顯示裝置或EL(電致發光)顯示裝置等為代表的圖像顯示裝置的開關元件的薄膜電晶體。在主動矩陣型液晶顯示裝置中，具體地說，藉由在連接到開關元件的像素電極和對應於該像素電極的相對電極之間施加電壓，進行對配置在像素電極和相對電極之間的液晶層的光學調制，並且該光學調制被觀察者識別為顯示圖案。在此，主動矩陣型液晶顯示裝置是指採用藉由利用開關元件使配置為矩陣狀的像素電極驅動以在螢幕上形成顯示圖案的方式的液晶顯示裝置。
上述主動矩陣型液晶顯示裝置的用途正在擴大，並且對於該液晶顯示裝置中的螢幕的大型化、高精細化及高開口率化等的要求提高。此外，對於主動矩陣型液晶顯示裝置要求高可靠性、高生產率及低生產成本等。作為提高生產率並減少生產成本的方法之一，可以舉出製造步驟的簡化。
在主動矩陣型液晶顯示裝置中，主要將薄膜電晶體用作開關元件。為了簡化薄膜電晶體的製造步驟，有效的是縮減用於光微影的光掩模的數量。例如，若是增加一個光掩模，則需要如下步驟：抗蝕劑塗敷、預烘乾、曝光、顯影、後烘乾等的步驟、在其前後的步驟中的覆蓋膜的形成及蝕刻步驟、以及抗蝕劑的剝離、清洗及乾燥步驟等。因此，若是增加一個使用於製造步驟的光掩模，則大幅度地增加步驟數。像這樣，根據光掩模個數的不同，大幅度地簡化或複雜化步驟，因此為了減少製造步驟中的光掩模，進行多種技術開發。
此外，減少光掩模數量的現有技術常常採用複雜的技術如背面曝光、抗蝕劑軟熔或剝離法並需要特殊的裝置。這種複雜的技術的利用導致各種問題，因此有成品率降低的憂慮。另外，不得不犧牲薄膜電晶體的電特性的情況也多。
作為在薄膜電晶體的製造步驟中的為減少光掩模數量的典型方法，使用多灰度級掩模(稱為半色調掩模或灰色調掩模)被周知。作為使用多灰度級掩模減少製造步驟的技術，例如可以舉出專利文獻1。
專利文獻1：日本專利申請公開第2003-179069號公報
本發明的目的之一是簡化薄膜電晶體的製造步驟而簡化液晶顯示裝置的製造方法。目的之一是提供一種解決了由於上述製造方法而產生的問題的液晶顯示裝置的製造方法。目的之一是提供一種有效地利用上述製造方法的特徵的液晶顯示裝置的製造方法。
在為解決上述問題公開的發明中，形成依次層疊了第一導電膜、絕緣膜、半導體膜、雜質半導體膜及第二導電膜的疊層體，進行第一蝕刻而露出第一導電膜，並且進行第二蝕刻而形成第一導電膜的圖案。藉由在進行第二蝕刻時對第一導電膜側蝕，可以使由於第一蝕刻而形成的圖案(由絕緣膜、半導體膜、雜質半導體膜及第二導電膜構成的圖案)和由於第二蝕刻而形成的圖案(由第一導電膜構成的圖案)互不相同。由此，減少光掩模的個數而簡化步驟。另外，在形成薄膜電晶體之後，藉由以緩和起因於薄膜電晶體等的凹凸的方式形成濾色器層，減少像素電極層要形成的一面的步階。或者，藉由利用起因於薄膜電晶體等的凹凸，選擇性地形成濾色器層。以下示出更具體的解決方法。
所揭示的發明的液晶顯示裝置的製造方法之一，包括如下步驟：依次層疊形成第一導電膜、第一絕緣膜、半導體膜、雜質半導體膜及第二導電膜；在第二導電膜上形成具有凹部的抗蝕劑掩模；藉由使用抗蝕劑掩模對第一絕緣膜、半導體膜、雜質半導體膜及第二導電膜進行第一蝕刻，至少露出第一導電膜；藉由對第一導電膜的一部分進行包括側蝕的第二蝕刻，形成閘極電極層；藉由將第一抗蝕劑掩模的邊緣蝕刻而後退以去掉凹部，露出與第一抗蝕劑掩模的凹部重疊的區域的第二導電膜；藉由使用後退了的抗蝕劑掩模對第二導電膜、雜質半導體膜及半導體膜的一部分進行第三蝕刻，形成源極電極及汲極電極層、源區及汲區層、半導體層；在去掉抗蝕劑掩模之後，覆蓋包含源極電極及汲極電極層、源區及汲區層、半導體層的薄膜電晶體地形成第二絕緣膜；在第二絕緣膜上形成濾色器層；以及在濾色器層上形成像素電極層，其中由於濾色器層而減少像素電極層要形成的一面的步階。
所揭示的發明的液晶顯示裝置的製造方法之另一，包括如下步驟：依次層疊形成第一導電膜、第一絕緣膜、半導體膜、雜質半導體膜及第二導電膜；在第二導電膜上形成第一抗蝕劑掩模；藉由使用第一抗蝕劑掩模對第一導電膜、第一絕緣膜、半導體膜、雜質半導體膜及第二導電膜進行第一蝕刻，至少露出第一導電膜；藉由對第一導電膜的一部分進行包括側蝕的第二蝕刻，形成閘極電極層；在去掉第一抗蝕劑掩模之後，形成第二抗蝕劑掩模；藉由使用第二抗蝕劑掩模對第二導電膜、雜質半導體膜及半導體膜的一部分進行第三蝕刻，形成源極電極及汲極電極層、源區及汲區層、半導體層；在去掉第二抗蝕劑掩模之後，覆蓋包含源極電極及汲極電極層、源區及汲區層、半導體層的薄膜電晶體地形成第二絕緣膜；在第二絕緣膜上形成濾色器層；以及在濾色器層上形成像素電極層，其中由於濾色器層而減少像素電極層要形成的一面的步階。
所揭示的發明的液晶顯示裝置的製造方法之另一，包括如下步驟：依次層疊形成第一導電膜、第一絕緣膜、半導體膜、雜質半導體膜及第二導電膜；在第二導電膜上形成具有凹部的抗蝕劑掩模；藉由使用抗蝕劑掩模對第一絕緣膜、半導體膜、雜質半導體膜及第二導電膜進行第一蝕刻，至少露出第一導電膜；藉由對第一導電膜的一部分進行包括側蝕的第二蝕刻，形成閘極電極層；藉由將第一抗蝕劑掩模的邊緣蝕刻而後退以去掉凹部，露出與第一抗蝕劑掩模的凹部重疊的區域的第二導電膜；藉由使用後退了的抗蝕劑掩模對第二導電膜、雜質半導體膜及半導體膜的一部分進行第三蝕刻，形成源極電極及汲極電極層、源區及汲區層、半導體層；在去掉抗蝕劑掩模之後，覆蓋包含源極電極及汲極電極層、源區及汲區層、半導體層的薄膜電晶體地形成第二絕緣膜；在第二絕緣膜上選擇性地形成濾色器層；以及在濾色器層上形成像素電極層。
所揭示的發明的液晶顯示裝置的製造方法之另一，包括如下步驟：形成第一導電膜；在第一導電膜上形成絕緣膜；在絕緣膜上形成半導體膜；在半導體膜上形成雜質半導體膜；在雜質半導體膜上形成第二導電膜；在第二導電膜上形成包含凹部的第一抗蝕劑掩模；藉由使用所述第一抗蝕劑掩模對絕緣膜、半導體膜、雜質半導體膜及第二導電膜進行第一蝕刻，至少露出第一導電膜的表面；藉由對第一導電膜的一部分進行第二蝕刻形成閘極電極層，以使閘極電極的寬度小於絕緣膜的寬度；藉由蝕刻第一抗蝕劑掩模的凹部露出與第一抗蝕劑掩模的凹部重疊的第二導電膜的一部分，以形成第二抗蝕劑掩模；藉由使用第二抗蝕劑掩模對第二導電膜、雜質半導體膜及半導體膜的一部分進行第三蝕刻，形成源極電極及汲極電極層、源區及汲區層、半導體層；在去掉第二抗蝕劑掩模之後，在源極電極層、汲極電極層、源區層、汲區層以及半導體層上形成第二絕緣膜；在第二絕緣膜上形成濾色器；以及在濾色器上形成像素電極層。
在上述製造方法中，較佳的使用多灰度級掩模形成其上面具有凹部的抗蝕劑掩模。另外，也可以使用印刷法、噴墨法等選擇性地形成濾色器層。
另外，藉由進行側蝕，可以形成其側面形成在離第一絕緣層的側面有預定距離的內側的閘極電極層。另外，較佳的利用乾蝕刻進行第一蝕刻，並且利用濕蝕刻進行第二蝕刻。這是因為較佳的是高精度地進行利用第一蝕刻的加工，並且需要採用側蝕進行利用第二蝕刻的加工的緣故。
藉由使用上述液晶顯示裝置的製造方法，可以提供液晶顯示裝置及具有液晶顯示裝置的電子裝置。
第一導電膜的圖案指的是例如形成閘極電極及閘極佈線、電容電極及電容佈線的金屬佈線的上面佈局。
在本發明說明中，腐蝕指的是在進行蝕刻加工時不有意的蝕刻。就是說，較佳的在儘量不發生腐蝕的條件下進行蝕刻。
在本發明說明中，閘極佈線指的是連接到薄膜電晶體的閘極電極的佈線。閘極佈線由閘極電極層形成。另外，閘極佈線有時會被稱為掃描線。
在本發明說明中，源極佈線指的是連接到薄膜電晶體的源極電極及汲極電極的佈線。源極佈線由源極電極及汲極電極層形成。另外，源極佈線有時會被稱為信號線。
根據所揭示的發明，可以大幅度地減少相關於薄膜電晶體的製造的步驟個數。就是說，可以簡化液晶顯示裝置的製造步驟。另外，在其目的在於減少光掩模個數的現有技術中，在不少情況下，不得不犧牲電特性，但是根據所揭示的發明，可以在維持電特性的同時減少相關於薄膜電晶體的製造的步驟個數。就是說，可以以低成本提供高性能的液晶顯示裝置。
另外，藉由緩和起因於薄膜電晶體等的凹凸地形成濾色器層，可以減少像素電極層要形成的一面的步階。由此，可以使施加到液晶的電壓均勻，而可以抑制取向無序，並且實現良好顯示。在使用印刷法或噴墨法等選擇性地形成濾色器層的情況下，可以利用起因於薄膜電晶體等的凹凸(如相關於源極佈線的凹凸)使濾色器獨立顯色，因而可以提高使濾色器獨立顯色的精度。就是說，可以不採用特別結構地形成良好的濾色器。
另外，根據本發明的製造方法而製造的薄膜電晶體具有接觸閘極電極層端部的空洞，由此在閘極電極和汲極電極之間發生的漏電流變小。另外，因為空洞而可以實現閘極電極端部附近的低介電常數化(low-k)。
下面，關於發明的實施例模式將參照附圖給予說明。注意，所屬技術領域的技術人員十分明白：本發明不局限於以下實施例模式的記載內容，其方式和詳細內容可以不脫離發明的宗旨地變換為各種各樣的形式。另外，互不相同的實施例模式的結構可以適當地搭配實施。在如下所述的發明的結構中，使用同一附圖標記表示同一部分或具有相同功能的部分，而省略其重複說明。此外，當表示相同的部分之際，有時使用相同的陰影線圖案而不特別附加附圖標記。
實施例模式1
在本實施例模式中，參照圖1A至圖25B-2說明液晶顯示裝置的製造方法的一個例子。
圖16至圖20示出根據本實施例模式的薄膜電晶體的平面圖，其中圖20是形成有像素電極的圖。圖1A至圖3C是沿著圖16至圖20所示的A-A’線的截面圖。圖4A至圖6C是沿著圖16至圖20所示的B-B’線的截面圖。圖7A至圖9C是沿著圖16至圖20所示的C-C’線的截面圖。圖10A至圖12C是沿著圖16至圖20所示的D-D’線的截面圖。圖13A至圖15C是沿著圖16至圖20所示的E-E’線的截面圖。
首先，在基板100上形成第一導電膜102、第一絕緣膜104、半導體膜106、雜質半導體膜108及第二導電膜110。這些膜既可由單層形成，又可由層疊了多個膜的疊層膜形成。
作為基板100，可以使用絕緣基板。作為絕緣基板，例如可以使用玻璃基板或石英基板。在本實施例模式中，使用玻璃基板作為基板100。
第一導電膜102由導電材料形成。第一導電膜102例如可以由鈦、鉬、鉻、鉭、鎢、鋁、銅、釹、鈮或鈧等金屬材料或以這些金屬為主要成分的合金材料等導電材料形成。但是，需要具有承受後面的步驟(第一絕緣膜104的形成等)的耐熱性，並且需要選擇在後面的步驟(第二導電膜110的蝕刻等)中不容易被腐蝕的材料。只要滿足這種條件，第一導電膜102就不局限於特定材料。
另外，第一導電膜102例如可以藉由濺射法或CVD法(包括熱CVD法或電漿CVD法等)等形成。但是，不局限於特定方法。
第一絕緣膜104被用作閘極絕緣膜，它由絕緣材料形成。第一絕緣膜104例如可以使用矽的氧化膜、氮化膜、氧氮化膜、氮氧化膜等形成。但是，與第一導電膜102同樣，需要一定程度的耐熱性，並且需要選擇在後面的步驟中不容易被腐蝕的材料。只要滿足這種條件，第一絕緣膜104就不局限於特定材料。
另外，第一絕緣膜104例如可以藉由CVD法(包括熱CVD法或電漿CVD法等)或濺射法等形成。但是，不局限於特定方法。
半導體膜106由半導體材料形成。半導體膜106例如可以使用由矽烷氣體形成的非晶矽等形成。但是，與第一導電膜102等同樣，需要一定程度的耐熱性，並且需要選擇在後面的步驟中不容易被腐蝕的材料。只要滿足這種條件，半導體膜106就不局限於特定材料。因此，可以使用鍺等。並且，對半導體膜106的結晶性沒有特別的限制。
另外，半導體膜106例如可以藉由CVD法(包括熱CVD法或電漿CVD法等)或濺射法等形成。但是，不局限於特定方法。
雜質半導體膜108是包含賦予一導電性的雜質元素的半導體膜，並且由添加有賦予一導電性的雜質元素的半導體材料氣體等形成，例如由包含磷化氫(化學式為PH3 )或乙硼烷(化學式為B2 H6 )的矽烷氣體形成的包含磷或硼的矽膜。但是，與第一導電膜102等同樣，需要一定程度的耐熱性，並且需要選擇在後面的步驟中不容易被腐蝕的材料。只要滿足這種條件，雜質半導體膜108就不局限於特定材料。並且，對雜質半導體膜108的結晶性沒有特別的限制。
另外，在製造n型薄膜電晶體的情況下，可以使用磷或砷等作為所添加的賦予一導電性的雜質元素。就是說，只要用來形成雜質半導體膜108的矽烷氣體包含所希望的濃度的磷化氫或砷化氫(化學式為AsH3 )等，即可。或者，在製造p型薄膜電晶體的情況下，可以使用硼等作為所添加的雜質元素。就是說，只要用來形成雜質半導體膜108的矽烷氣體包含所希望的濃度的乙硼烷等，即可。
另外，雜質半導體膜108例如可以藉由CVD法(包括熱CVD法或電漿CVD法等)等形成。但是，不局限於特定方法。
第二導電膜110由導電材料(作為第一導電膜102舉出的材料等)形成，但是使用與第一導電膜102不同的材料。這裏，"不同的材料"是指其主要成分不相同的材料。具體地說，可以選擇不容易因如下所述的第二蝕刻而被蝕刻的材料。另外，與第一導電膜102等同樣，需要一定程度的耐熱性，並且需要選擇在後面的步驟中不容易被腐蝕的材料。只要滿足這種條件，第二導電膜110就不局限於特定材料。
另外，第二導電膜110例如可以藉由濺射法或CVD法(包括熱CVD法或電漿CVD法等)等形成。但是，不局限於特定方法。
接著，在第二導電膜110上形成第一抗蝕劑掩模112(參照圖1A、圖4A、圖7A、圖10A、圖13A)。第一抗蝕劑掩模112是其上面具有凹部或凸部的抗蝕劑掩模。也可以說是由厚度不同(這裏，兩種厚度)的多個區域構成的抗蝕劑掩模。下面，將第一抗蝕劑掩模112的厚度厚的部分稱為第一抗蝕劑掩模112的凸部，並將第一抗蝕劑掩模112的厚度薄的部分稱為第一抗蝕劑掩模112的凹部。
在第一抗蝕劑掩模112中，凸部形成在後面形成源極電極及汲極電極層的區域中，凹部形成在後面不具有源極電極及汲極電極層而露出半導體層的區域中。
可以使用多灰度級掩模形成第一抗蝕劑掩模112。下面，參照圖25A-1至25B-2說明多灰度級掩模。
多灰度級掩模是指可以以多個階段的光量進行曝光的掩模，典型地說，以曝光區域、半曝光區域以及非曝光區域的三個階段的光量進行曝光。由於使用多灰度級掩模，可以藉由進行一次的曝光及顯影步驟形成具有多個(代表為兩種)厚度的抗蝕劑掩模。由此，藉由使用多灰度級掩模，可以減少光掩模的數量。
圖25A-1及圖25B-1是示出典型的多灰度級掩模的截面圖。圖25A-1示出灰色調掩模140，圖25B-1示出半色調掩模145。
圖25A所示的灰色調掩模140由在具有透光性的基板141上使用遮光膜形成的遮光部142、以及根據遮光膜的圖案設置的槽縫部143構成。
槽縫部143具有以用於曝光的光的解析度極限以下的間隔設置的槽縫(包括點或網眼等)，來控制光的透過率。此外，設置在槽縫部143的槽縫既可以為週期性的，又可以為非週期性的。
具有透光性的基板141可以使用由石英等形成的基板。構成遮光部142及槽縫部143的遮光膜使用金屬材料來形成即可，較佳的使用鉻或氧化鉻等來形成。
在對灰色調掩模140照射用於曝光的光的情況下，如圖25A-2所示，重疊於遮光部142的區域的透光率為0%，不設置遮光部142及槽縫部143的區域的透光率為100%。此外，槽縫部143的透光率約為10%至70%的範圍內，可以根據槽縫的間隔等調整。
圖25B-1所示的半色調掩模145由在具有透光性的基板146上使用半透光膜來形成的半透光部147以及使用遮光膜來形成的遮光部148構成。
半透光部147可以使用MoSiN、MoSi、MoSiO、MoSiON、CrSi等來形成。遮光部148使用與灰色調掩模的遮光膜同樣的金屬材料來形成即可，較佳的使用鉻或氧化鉻等。
在對半色調掩模145照射用於曝光的光的情況下，如圖25B-2所示，重疊於遮光部148的區域的透光率為0%，不設置遮光部148或半透光部147的區域的透光率為100%。此外，半透光部147的透光率約為10%至70%的範圍內，可以根據所使用的材料或其膜厚度等調整。
藉由使用多灰度級掩模進行曝光及顯影，可以形成具有厚度不同的區域的第一抗蝕劑掩模112。
接著，使用第一抗蝕劑掩模112進行第一蝕刻。就是說，蝕刻第一絕緣膜104、半導體膜106、雜質半導體膜108及第二導電膜110，以形成薄膜疊層體114(參照圖1B、圖4B、圖7B、圖10B、圖13B、圖16)。此時，較佳的至少露出第一導電膜102。在本發明說明中，將這種蝕刻步驟稱為第一蝕刻。第一蝕刻可以採用乾蝕刻及濕蝕刻之任何一種，但是較佳的使用高各向異性的蝕刻法。藉由將高各向異性的蝕刻法用於第一蝕刻，可以提高圖案的加工精度。另外，在第一蝕刻採用乾蝕刻的情況下，可以以一個步驟進行第一蝕刻，但是在第一蝕刻採用濕蝕刻的情況下，以多個步驟進行第一蝕刻。因此，第一蝕刻較佳的採用乾蝕刻。
然後，使用第一抗蝕劑掩模112進行第二蝕刻。就是說，蝕刻第一導電膜102以形成閘極電極層116(參照圖1C、圖4C、圖7C、圖10C、圖13C、圖17)。在本發明說明中，將這種蝕刻步驟稱為第二蝕刻。
注意，閘極電極層116構成閘極佈線、電容佈線、支撐部，在表示為閘極電極層116A的情況下是指構成閘極佈線的閘極電極層，在表示為閘極電極層116B或閘極電極層116D的情況下是指構成支撐部的閘極電極層，並且在表示為閘極電極層116C的情況下是指構成電容佈線的閘極電極層。而且，將這些總稱為閘極電極層116。
第二蝕刻在由第一導電膜102構成的閘極電極層116的側面形成在薄膜疊層體114側面的內側的蝕刻條件下進行。就是說，以閘極電極層116的側面形成為接觸薄膜疊層體114的底面的方式進行蝕刻(蝕刻為在A-A’截面中閘極電極層116的寬度比薄膜疊層體114的寬度小)。也可以說是閘極電極層116的側面形成在形成圖案後的第一絕緣膜104(即，閘極絕緣層)等的側面的內側。再者，在對第二導電膜110的蝕刻速度低且對第一導電膜102的蝕刻速度高的條件下進行蝕刻。就是說，在第二導電膜110和第一導電膜102的蝕刻選擇比大的條件下進行蝕刻。藉由在這種條件下進行第二蝕刻，可形成閘極電極層116。
第二蝕刻可以採用乾蝕刻及濕蝕刻之任何一種，但是較佳的使用以各向同性蝕刻為主的蝕刻法(化學蝕刻)。藉由將以各向同性蝕刻為主的蝕刻法(化學蝕刻)用於第二蝕刻，可以對第一導電膜側蝕。就是說，第二蝕刻較佳的採用濕蝕刻。
另外，對閘極電極層116的側面形狀沒有特別的限制，例如可以為錐形。閘極電極層116的側面形狀取決於在第二蝕刻中使用的藥液等的條件。
這裏，"對第二導電膜110的蝕刻速度低且對第一導電膜102的蝕刻速度高的條件"或"第二導電膜110和第一導電膜102的蝕刻選擇比大的條件"是滿足下述第一要件及第二要件的。
第一要件如下：閘極電極層116殘留在需要部分中。閘極電極層116的需要部分指的是圖17至圖20中的虛線所示的區域。就是說，在進行第二蝕刻之後，閘極電極層116必須殘留為構成閘極佈線、電容佈線及支撐部。為了使用閘極電極層構成閘極佈線及電容佈線，需要以不使這些佈線斷裂的方式進行第二蝕刻。如圖1A至圖1C及圖20所示，較佳的在離薄膜疊層體114的側面有間隔d1 的內側形成閘極電極層116的側面，實施者可以根據佈局適當地設定間隔d1 。
第二要件如下：適當地設定由閘極電極層116構成的閘極佈線及電容佈線的寬度d3 及由源極電極及汲極電極層120A構成的源極佈線的最小寬度d2 (參照圖20)。這是因為如下緣故：若由於第二蝕刻而蝕刻源極電極及汲極電極層120A，則源極佈線的最小寬度d2 變小，源極佈線的電流密度過大，這導致電特性的降低。因此，在第一導電膜102的蝕刻速度不過高且第二導電膜110的蝕刻速度盡可能小的條件下進行第二蝕刻。再者，在後面說明的第三蝕刻中的第一導電膜102的蝕刻速度盡可能小的條件下進行蝕刻。
另外，增大源極佈線的最小寬度d2 是困難的。這是因為如下緣故：源極佈線的最小寬度d2 取決於重疊於源極佈線的半導體層的最小寬度d4 ，因此為了增大源極佈線的最小寬度d2 ，需要增大半導體層的最小寬度d4 ，這導致難以使相鄰的閘極佈線和電容佈線絕緣。在所公開的發明中，將半導體層的最小寬度d4 設定為小於上述間隔d1 的大約2倍。就是說，將間隔d1 設定為大於半導體層的最小寬度d4 的大約兩分之一。
另外，只要在閘極佈線及與該閘極佈線相鄰的電容佈線之間具有至少一個重疊於源極佈線的半導體層的寬度為最小寬度d4 的部分，即可。較佳的是，如圖20所示，將與閘極佈線相鄰的區域及與電容佈線相鄰的區域的半導體層的寬度設定為最小寬度d4 。
另外，較佳的將由源極電極及汲極電極層形成的連接於像素電極層的部分的電極的寬度設定為源極佈線的最小寬度d2 。
如上所述，在所公開的發明中，在包括側蝕的條件下進行第二蝕刻是非常重要的。這是因為藉由進行包括第一導電膜102的側蝕的第二蝕刻而可以使由閘極電極層116構成的相鄰的閘極佈線和電容佈線絕緣的緣故(參照圖17)。
這裏，側蝕指的是如下蝕刻：不僅沿著被蝕刻膜的厚度方向(垂直於基板面的方向或垂直於被蝕刻膜的底膜的面的方向)去掉被蝕刻膜，而且還沿著垂直於厚度方向的方向(平行於基板面的方向或平行於被蝕刻膜的底膜的面的方向)去掉被蝕刻膜。被進行了側蝕的被蝕刻膜的端部根據對被蝕刻膜的蝕刻氣體或用於蝕刻的藥液的蝕刻速度而形成為各種各樣的形狀，但是在很多情況下將端部形成為曲面。
如圖17所示，藉由第一蝕刻而形成的薄膜疊層體114被設計為在接觸由閘極電極層116B及閘極電極層116D構成的支撐部的部分中變細(參照圖17中的雙箭頭所示的部分)。藉由採用這種結構，可以進行第二蝕刻來使閘極電極層116A、閘極電極層116B或閘極電極層116D分離而絕緣。
另外，將圖17所示的閘極電極層116B及閘極電極層116D用作支撐薄膜疊層體114的支撐部。藉由具有支撐部，可以防止形成在閘極電極層上的閘極絕緣膜等的膜剝離。再者，藉由設置支撐部，可以防止由於第二蝕刻形成的接觸閘極電極層116的空洞的區域擴大得過廣。另外，藉由設置支撐部，還可以防止薄膜疊層體114因自重而破壞或損壞，從而可以提高成品率，因此是較佳的。但是，本發明不局限於具有支撐部的方式，而可以採用沒有支撐部的結構。圖21示出沒有支撐部的方式的平面圖(對應於圖20)的一個例子。
如上所述，第二蝕刻較佳的採用濕蝕刻。
在採用濕蝕刻進行第二蝕刻的情況下，可以形成鋁或鉬作為第一導電膜102，形成鈦或鎢作為第二導電膜110，並且使用包含硝酸、醋酸及磷酸的藥液進行蝕刻。或者，可以形成鉬作為第一導電膜102，形成鈦、鋁或鎢作為第二導電膜110，並且使用包含過氧化氫水的藥液進行蝕刻。
在採用濕蝕刻進行第二蝕刻的情況下，最佳的是，形成將鉬形成在添加有釹的鋁上的疊層膜作為第一導電膜102，形成鎢作為第二導電膜110，並且使用包含2%的硝酸、10%的醋酸及72%的磷酸的藥液進行蝕刻。藉由使用這種組成比的藥液，可以以不蝕刻第二導電膜110的方式蝕刻第一導電膜102。另外，在第一導電膜102中添加釹的目的是鋁的低電阻化及小丘的防止。
如圖17所示，平面圖中的閘極電極層116具有角部(如角部151)。這是因為如下緣故：由於形成閘極電極層116的第二蝕刻大致是各向同性的，所以以閘極電極層116的側面和薄膜疊層體114的側面的間隔d1 大致相同的方式進行蝕刻。
接著，在使第一抗蝕劑掩模112後退而露出第二導電膜110的同時，形成第二抗蝕劑掩模118。作為使第一抗蝕劑掩模112的邊緣後退而形成第二抗蝕劑掩模118的方法，例如可以舉出利用氧電漿的灰化。但是，使第一抗蝕劑掩模112的邊緣後退而形成第二抗蝕劑掩模118的方法不局限於此。這裏，雖然說明了在進行第二蝕刻之後形成第二抗蝕劑掩模118的情況，但是本發明不局限於此，也可以在形成第二抗蝕劑掩模118之後進行第二蝕刻。
然後，使用第二抗蝕劑掩模118蝕刻薄膜疊層體114中的第二導電膜110，以形成源極電極及汲極電極層120(參照圖2A、圖5A、圖8A、圖11A、圖14A、圖18)。這裏，作為蝕刻條件，選擇不發生或不容易發生對第二導電膜110以外的膜的腐蝕的條件。尤其是，在不發生或不容易發生對閘極電極層116的腐蝕的條件下進行蝕刻是重要的。
注意，源極電極及汲極電極層120構成源極佈線、連接薄膜電晶體和像素電極的電極或用作保持電容器的電容元件的一方的電極，在表示為源極電極及汲極電極層120A或源極電極及汲極電極層120C的情況下是指構成源極佈線的電極層，在表示為源極電極及汲極電極層120B的情況下是指連接薄膜電晶體的汲極電極和像素電極的電極層，並且在表示為源極電極及汲極電極層120D的情況下是指在與電容佈線之間形成電容元件的一方的電極層。而且，將這些總稱為源極電極及汲極電極層120。
另外，薄膜疊層體114中的第二導電膜110的蝕刻可以採用濕蝕刻及乾蝕刻之任何一種。
接著，蝕刻薄膜疊層體114中的雜質半導體膜108及半導體膜106的上部(背通道部)，以形成源區及汲區122(參照圖2B、圖5B、圖8B、圖11B、圖14B、圖19)。這裏，作為蝕刻條件，選擇不發生或不容易發生對雜質半導體膜108及半導體膜106以外的膜的腐蝕的條件。尤其是，在不發生或不容易發生對閘極電極層116的腐蝕的條件下進行蝕刻是重要的。
另外，薄膜疊層體114中的雜質半導體膜108及半導體膜106的上部(背通道部)的蝕刻可以採用乾蝕刻或濕蝕刻。
然後，去掉第二抗蝕劑掩模118(參照圖2C、圖5C、圖8C、圖11C、圖14C)，完成薄膜電晶體(參照圖2C)。如上所述，可以以一個光掩模形成薄膜電晶體。
在本發明說明中，參照上述圖2A及圖2E說明了的步驟被總稱為第三蝕刻。第三蝕刻既可以上述多個階段進行，又可以一個階段進行。
覆蓋如上所述那樣形成的薄膜電晶體地形成第二絕緣膜。這裏，示出將保護膜126用作第二絕緣膜的例子，但是不局限於這種單層結構，而可以採用兩層以上的疊層結構。可以與第一絕緣膜104同樣地形成第一保護膜126。然後，在第二絕緣膜上形成濾色器層128(參照圖3A、圖6A、圖9A、圖12A、圖15A)。
以減少起因於薄膜疊層體114等的表面凹凸的方式形成濾色器層128。更具體地說，以提高後面的像素電極層要形成的一面的平坦性的方式形成濾色器層。在本實施例模式中，將濾色器層128形成為嵌入不形成薄膜疊層體114等的區域中，但是只要減少起因於薄膜疊層體114等的凹凸，就不應該被解釋為局限於該結構。
如上所述，藉由使用濾色器層來減少像素電極層要形成的一面的凹凸，可以以一個步驟形成濾色器層並且實現提高平坦性。由此，提高像素電極的平坦性，因此防止液晶的取向無序，並且提高顯示圖像品質。另外，不需要分別形成濾色器層和謀求提高平坦性的層，從而可以進一步地簡化步驟。
例如，可以使用印刷法、噴墨法、光微影法等適當地形成濾色器層128。例如，在使用旋塗法等使包含對應於R(紅)G(綠)B(藍)的顏料的樹脂成膜之後，藉由使用光微影法進行圖案形成處理，可以形成濾色器層128。作為濾色器層的排列，可以採用條形排列、三角形排列、正方形排列等。
另外，藉由使用光微影法形成濾色器，使用一個光掩模。當然，也可以使用不利用光掩模的其他方法形成濾色器。
接著，在第二絕緣膜中形成第一開口部130及第二開口部131(參照圖3B、圖6B、圖9B、圖12B、圖15B)。第一開口部130及第二開口部131形成為至少到達源極電極及汲極電極層的表面。第一開口部130及第二開口部131的形成方法不局限於特定的方法，實施者可以根據第一開口部130的徑等適當地選擇。例如，藉由利用光微影法進行乾蝕刻，可以形成第一開口部130及第二開口部131。
注意，由於利用光微影法形成開口部，所以使用一個光掩模。
接著，在第二絕緣膜上形成像素電極層132(參照圖3C、圖6C、圖9C、圖12C、圖15C、圖20)。像素電極層132形成為藉由開口部連接到源極電極及汲極電極層120。具體地說，像素電極層132形成為藉由第一開口部130連接到源極電極及汲極電極層120B，並且藉由第二開口部131連接到源極電極及汲極電極層120D。較佳的使用具有透光性的導電材料形成像素電極層132。這裏，作為具有透光性的導電材料，可以舉出銦錫氧化物(以下，稱為ITO)、包含氧化鎢的銦氧化物、包含氧化鎢的銦鋅氧化物、包含氧化鈦的銦氧化物、包含氧化鈦的銦錫氧化物、銦鋅氧化物或添加有氧化矽的銦錫氧化物等。可以藉由濺射法或CVD法等形成具有透光性的導電材料的膜，但是不局限於特定方法。另外，像素電極層132既可由單層形成，又可由層疊了多個膜的疊層膜構成。
在本實施例模式中，只有像素電極層132使用具有透光性的導電材料，但是本發明不局限於此。也可以使用具有透光性的導電材料作為第一導電膜102及第二導電膜110的材料。
注意，由於利用光微影法形成像素電極層132，所以使用一個光掩模。
如上所述，完成用於液晶顯示裝置的主動矩陣基板。如本實施例模式所示，藉由利用側蝕形成閘極電極層，再者使用多灰度級掩模形成源極電極及汲極電極層，可以以一個掩模製造薄膜電晶體。另外，藉由使用濾色器來減少像素電極層要形成的一面的凹凸，可以以一個步驟形成濾色器層並且實現提高平坦性。就是說，可以進一步地簡化步驟。
雖然在本實施例模式中不示出，但是也可以在形成濾色器層之後，在像素電極層形成之前形成外敷層。藉由形成外敷層，可以進一步提高像素電極要形成的一面的平坦性。另外，可以防止包含在濾色器層中的材料的一部分侵入液晶材料中。作為外敷層，可以使用以丙烯酸樹脂或環氧樹脂作基礎的熱固性材料。
根據本發明的製造方法而製造的薄膜電晶體具有：閘極電極層上的閘極絕緣膜；所述閘極絕緣膜上的半導體層；所述半導體層上的源區及汲區；所述源區及汲區上的源極電極及汲極電極；以及接觸所述閘極電極層的側面的空洞(參照圖3C)。藉由形成接觸所述閘極電極層的側面的空洞，可以製造閘極電極層端部中的漏電流小的薄膜電晶體。
這裏，參照圖22至24C說明根據上述步驟而製造的主動矩陣基板的端子連接部。
圖22至24C是根據上述步驟而製造的主動矩陣基板中的閘極佈線一側的端子連接部及源極佈線一側的端子連接部的平面圖及截面圖。
圖22是閘極佈線一側的端子連接部及源極佈線一側的端子連接部中的從像素部延伸的閘極佈線及源極佈線的平面圖。
圖23示出沿著圖22的X-X′線的截面圖。就是說，圖23是閘極佈線一側的端子連接部的截面圖。在圖23中，只露出閘極電極層116。在該閘極電極層116露出的區域中連接端子部。
圖24A至24C示出沿著圖22的Y-Y′線的截面圖。就是說，圖24A至24C是源極佈線一側的端子連接部的截面圖。在圖24A至24C的Y-Y′線中，閘極電極層116和源極電極及汲極電極層120藉由像素電極層132連接。在圖24A至24C中，示出閘極電極層116、源極電極及汲極電極層120的各種連接方式。根據本發明的顯示裝置的端子連接部既可採用所述連接方式之任何一種，又可採用圖24A至24C以外的連接方式。藉由將源極電極及汲極電極層120連接於閘極電極層116，可以使端子連接部的高度大致相同。
另外，開口部的個數不局限於圖24A至24C所示的開口部的個數。不僅可以對一個端子設置一個開口部，而且還可以對一個端子設置多個開口部。藉由對一個端子設置多個開口部，即使由於形成開口部的蝕刻步驟不充分等的理由而不能形成良好的開口部，也可以利用其他開口部來實現電連接。再者，在所有開口部毫無問題地形成的情況下，也可以增大接觸面積，而可以降低接觸電阻，因此是較佳的。
在圖24A中，藉由蝕刻等去掉保護膜126的端部，以露出閘極電極層116、源極電極及汲極電極層120，並且在該露出的區域中形成像素電極層132來實現電連接。圖22所示的平面圖相當於圖24A所示的平面圖。
另外，可以在形成第一開口部130及第二開口部131的同時，形成露出閘極電極層116、源極電極及汲極電極層120的區域。
在圖24B中，在保護膜126中形成第三開口部160A，並且藉由蝕刻等去掉第一保護膜126及濾色器層128的端部，以露出閘極電極層116、源極電極及汲極電極層120，並且在該露出的區域中形成像素電極層132來實現電連接。
另外，可以在形成第一開口部130及第二開口部131的同時，形成第三開口部160A及露出閘極電極層116的區域。
在圖24C中，在保護膜126及濾色器層128中形成第三開口部160B及第四開口部161，以露出閘極電極層116、源極電極及汲極電極層120，並且在該露出的區域中形成像素電極層132來實現電連接。這裏，與圖24A及24B同樣地，藉由蝕刻等去掉保護膜126及濾色器層128的端部，而將這種區域用作端子的連接部。
另外，可以在形成第一開口部130及第二開口部131的同時，形成第三開口部160B、第四開口部161及露出閘極電極層116的區域。
下面，說明使用上述主動矩陣基板製造液晶顯示裝置的方法。就是說，說明單元步驟及模組步驟。注意，在本發明的液晶顯示裝置的製造方法中，對單元步驟及模組步驟沒有特別的限制。
在單元步驟中，貼合根據上述步驟而製造的主動矩陣基板和與此相對的基板(以下稱為相對基板)，並且注入液晶。首先，簡單說明相對基板的製造方法。另外，即使在不特別說明的情況下，也可以將形成在相對基板上的膜形成為具有單層結構或疊層結構。
首先，在基板上形成遮光層，然後選擇性地形成電極層，並且在電極層上形成肋。較佳的是，在形成遮光層之後且在形成電極層之前，形成用來提高平坦性的絕緣膜。藉由形成用來提高平坦性的絕緣膜，提高電極層要形成的一面的平坦性，而可以抑制液晶的取向無序。
作為遮光層，選擇性地形成具有遮光性的材料的膜。作為具有遮光性的材料，例如可以使用包含黑色樹脂(碳黑)的有機樹脂。或者，可以使用以鉻為主要成分的材料膜的疊層膜。例如，以鉻為主要成分的材料膜是指鉻、氧化鉻或氮化鉻等。對用於遮光層的材料沒有特別的限制，只要它具有遮光性。使用光微影法等選擇性地形成具有遮光性的材料的膜。
在形成用來提高平坦性的絕緣膜的情況下，例如，可以使用光敏聚醯亞胺、丙烯或環氧樹脂等的材料藉由旋塗法等形成。注意，不局限於這些材料或形成方法。
電極層可以與主動矩陣基板具有的像素電極層132同樣地形成。但是，不必須選擇性地形成，而可以在整個表面上形成。
"形成在電極上的肋"是指形成圖案後的有機樹脂膜，該有機樹脂膜是為擴大視角而形成的。在不特別需要的情況下，也可以不形成肋。
另外，可以在形成肋之前或在形成肋之後形成柱間隔物(柱形間隔物)。柱間隔物是指為將主動矩陣基板和相對基板的間隔保持為一定間隔而以一定間隔形成在相對基板上的結構物。在使用珠間隔物(球形間隔物)的情況下，也可以不形成柱間隔物。
接著，在主動矩陣基板及相對基板上形成取向膜。為了形成取向膜，例如，將聚醯亞胺樹脂等溶化在有機溶劑中，來將它藉由印刷法或旋塗法等塗敷，然後將它乾燥並焙燒。所形成的取向膜的厚度一般約為50nm以上100nm以下。對取向膜進行摩擦處理，以將液晶分子取向為具有某一定的預傾角。例如，藉由利用天鵝絨等毛較長的布擦取向膜，進行摩擦處理。
接著，使用密封材料貼合主動矩陣基板和相對基板。在柱間隔物不設置於相對基板上的情況下，可以將珠間隔物分散在所希望的區域中來貼合。
然後，將液晶材料注入被貼合了的主動矩陣基板和相對基板之間。在注入液晶材料之後，使用紫外線固化樹脂等密封注入口。或者，可以在滴下液晶材料之後貼合主動矩陣基板和相對基板。
接著，對貼合了主動矩陣基板和相對基板的液晶單元的雙面貼合偏振片，於是單元步驟結束。
然後，作為模組步驟，將FPC(撓性印刷電路)連接於端子部的輸入端子(在圖24A至圖24C中，露出閘極電極層116的區域)。FPC在聚醯亞胺等的有機樹脂膜上形成有由導電膜構成的佈線，並且藉由各向異性導電膠(以下稱為ACP)連接於輸入端子。ACP由用作粘合劑的膠和鍍敷了金等的幾十至幾百μm徑的具有導電表面的粒子構成。混入膠中的粒子接觸輸入端子上的導電層和連接於形成在FPC上的佈線的端子上的導電層，從而實現電連接。另外，也可以在連接FPC之後對主動矩陣基板和相對基板貼合偏振片。藉由上述步驟，可以製造液晶顯示裝置。
根據本發明，可以大幅度地削減液晶顯示裝置的製造步驟個數。這是因為可以使用一個光掩模(多灰度級掩模)製造薄膜電晶體的緣故。另外，藉由使用濾色器以提高平坦性，不需要另外形成絕緣膜等，而可以削減步驟個數。另外，藉由減少起因於薄膜電晶體的凹凸而提高像素電極的平坦性，可以抑制液晶的取向無序。
在本發明中，可以大幅度地削減薄膜電晶體的製造步驟個數，而不使用背面曝光、抗蝕劑軟熔、剝離等的複雜方法。因此，可以大幅度地削減液晶顯示裝置的製造步驟個數，而不使用複雜步驟。
另外，可以在維持薄膜電晶體的電特性的同時大幅度地削減液晶顯示裝置的製造步驟。另外，可以大幅度地削減製造成本。
實施例模式2
在本實施例模式中，說明與實施例模式1不同的本發明的薄膜電晶體的製造方法及顯示裝置的製造方法。具體地說，參照圖26A至圖30說明不使用多灰度級掩模地製造與實施例模式1相同的薄膜電晶體的方法。
注意，圖26A、26B及26C對應於實施例模式1中的圖1A至1C及圖2A至2C。圖27A、27B及27C對應於實施例模式1中的圖10A至10C及圖11A至11C。圖28、29及30對應於實施例模式1中的圖16、17及18。另外，沿著圖28至圖30所示的A-A′線的截面圖相當於圖26A、26B及26C，而沿著圖28至圖30所示的D-D′線的截面圖相當於圖27A、27B及27C。
首先，與實施例模式1同樣，在基板100上形成第一導電膜102、第一絕緣膜104、半導體膜106、雜質半導體膜108及第二導電膜110。可用於它們的材料及為形成它們可使用的方法與實施例模式1相同。
接著，在第二導電膜110上形成第一抗蝕劑掩模170(參照圖26A及圖27A)。第一抗蝕劑掩模170與實施例模式1中的第一抗蝕劑掩模112不相同，而將第一抗蝕劑掩模170形成為不設置有凸部，並且其整個表面具有大致相同的厚度。就是說，不使用多灰度級掩模地形成第一抗蝕劑掩模170。
然後，使用第一抗蝕劑掩模170進行第一蝕刻。就是說，藉由蝕刻對第一導電膜102、第一絕緣膜104、半導體膜106、雜質半導體膜108及第二導電膜110進行圖案形成處理，以在第一導電膜102上形成薄膜疊層體114(參照圖28)。
接著，與實施例模式1同樣，藉由進行第二蝕刻，形成閘極電極層116(參照圖26C、圖27C及圖29)。
這裏，第二蝕刻的條件與實施例模式1中的第二蝕刻同樣。在進行第二蝕刻之後，去掉第一抗蝕劑掩模170。
接著，在薄膜疊層體114上形成第二抗蝕劑掩模171，並且使用第二抗蝕劑掩模171形成源極電極及汲極電極120。蝕刻條件等與實施例模式1相同。另外，後面的步驟與實施例模式1相同。
如上所述，在本實施例模式中，可以不使用多灰度級掩模地製造薄膜電晶體。還可以製造液晶顯示裝置。但是，所使用的掩模個數比實施例模式1多一個。
注意，上述步驟以外的根據本實施例模式的薄膜電晶體的製造方法及液晶顯示裝置的製造方法與實施例模式1相同。因此，當然具有與根據實施例模式1的薄膜電晶體的製造方法及顯示裝置的製造方法相同的效果，但是所使用的掩模個數增加了一個。就是說，根據本實施例模式，可以使用兩個光掩模製造薄膜電晶體。因此，與現有方法相比，所使用的光掩模個數減少，而可以削減薄膜電晶體的製造步驟個數。還可以削減液晶顯示裝置的製造步驟個數。再者，可以高成品率地製造，並且可以降低成本。
根據本實施例模式的製造方法而製造的薄膜電晶體也具有：閘極電極層上的閘極絕緣膜；所述閘極絕緣膜上的半導體層；所述半導體層上的源區及汲區；所述源區及汲區上的源極電極及汲極電極；以及接觸所述閘極電極層的側面的空洞。藉由形成接觸閘極電極層的側面的空洞，可以製造閘極電極層端部中的漏電流小的薄膜電晶體。
實施例模式3
在本實施例模式中，說明與實施例模式1及2不同的本發明的薄膜電晶體的製造方法及液晶顯示裝置的製造方法。具體地說，參照圖31A至圖36說明藉由實施例模式1及2所說明的第一蝕刻對第一導電膜102進行蝕刻的方式。
注意，圖31A至31C對應於實施例模式1中的圖1A至1C。圖32A至32C對應於實施例模式1中的圖4A至4C。圖33A至33C對應於實施例模式1中的圖7A至7C。圖34A至34C對應於實施例模式1中的圖10A至10C。圖35A至35C對應於實施例模式1中的圖13A至13C。圖36對應於實施例模式1中的圖16。
首先，與實施例模式1同樣，在基板100上形成第一導電膜102、第一絕緣膜104、半導體膜106、雜質半導體膜108及第二導電膜110。可用於它們的材料及為形成它們可使用的方法與實施例模式1相同。
接著，在第二導電膜110上形成第一抗蝕劑掩模112(參照圖31A、圖32A、圖33A、圖34A及圖35A)。第一抗蝕劑掩模112的特徵與實施例模式1相同。
然後，使用第一抗蝕劑掩模112進行第一蝕刻。就是說，藉由蝕刻對第一導電膜102、第一絕緣膜104、半導體膜106、雜質半導體膜108及第二導電膜110進行圖案形成處理，以形成薄膜疊層體114及被蝕刻了的第一導電膜115(參照圖31B、圖32B、圖33B、圖34B、圖35B及圖36)。
如上所述，本實施例模式與實施例模式1不同的點是藉由第一蝕刻加工第一導電膜102，以形成被蝕刻了的第一導電膜115。
接著，藉由第二蝕刻加工被蝕刻了的第一導電膜115，以形成閘極電極層116(參照圖31C、圖32C、圖33C、圖34C及圖35C)。
這裏，第二蝕刻的條件等與實施例模式1中的第二蝕刻同樣。但是，與實施例模式1不同的點是如下所述的。
在實施例模式1中，需要只藉由第二蝕刻完全去掉第一導電膜102的應該去掉的區域。這裏，第一導電膜102的應該去掉的區域指的是形成閘極電極層116的區域以外的區域。
這裏，薄膜疊層體114的側面和閘極電極層116的側面的間隔d1 依賴於第一導電膜102的厚度。第二蝕刻是包括側蝕的蝕刻，它大致是各向同性蝕刻(所謂的化學蝕刻)。因此，在實施例模式1所示的方法中，難以在將所述間隔d1 設定為比第一導電膜102的厚度小的情況下完全去掉第一導電膜102的應該去掉的區域。
另一方面，如上所述，藉由第一蝕刻加工第一導電膜102以形成被蝕刻了的第一導電膜115，並且藉由第二蝕刻形成閘極電極層116，來可以將所述間隔d1 設定為比第一導電膜102的厚度小。就是說，可以對第一導電膜102的厚度獨立地設計所述間隔d1 ，而可以提高佈局設計的自由度。
另外，第二蝕刻後的步驟與實施例模式1相同。就是說，可以搭配實施例模式1和本實施例模式所示的方法來製造薄膜電晶體。具體地說，藉由利用側蝕形成閘極電極層，並且使用多灰度級掩模形成源極電極及汲極電極層，可以以一個光掩模製造薄膜電晶體。
如上所述，在本實施例模式中，藉由進行第一蝕刻而加工第一導電膜102，可以對第一導電膜102的厚度獨立地設計薄膜疊層體114的側面和閘極電極層116的側面的間隔d1 ，而可以提高佈局設計的自由度。
注意，上述步驟以外的根據本實施例模式的薄膜電晶體的製造方法及液晶顯示裝置的製造方法與實施例模式1相同。因此，當然具有與根據實施例模式1的薄膜電晶體的製造方法及液晶顯示裝置的製造方法相同的效果。
另外，本實施例模式也可以與實施例模式2搭配。
實施例模式4
在本實施例模式中，說明其特徵在於濾色器層的製造方法的本發明的薄膜電晶體的製造方法及液晶顯示裝置的製造方法。具體地說，參照圖37A至37C及圖38A和38B說明在實施例模式1至3等所示的濾色器層的製造步驟中使用印刷法或噴墨法等選擇性地形成濾色器的方式。
注意，圖37A對應於圖3A，圖37B對應於圖6A，並且圖37C對應於圖9A。另外，圖38A對應於圖12A，圖38B對應於圖15A。
首先，與實施例模式1同樣，形成所希望的形狀的薄膜疊層體114及閘極電極層116，並且去掉第二抗蝕劑掩模118(參照圖2C、圖5C、圖8C、圖11C及圖14C)。
然後，以覆蓋如上所述那樣形成的薄膜電晶體的方式形成第二絕緣膜。這裏，雖然將保護膜126用作第二絕緣膜，但是也可以採用兩層以上的疊層結構，而不局限於這種單層結構。然後，在第二絕緣膜上形成濾色器層128(參照圖37A、圖37B、圖37C、圖38A及圖38B)。
如上所述，在本實施例模式中，使用印刷法或噴墨法形成濾色器層128。這裏，本發明的薄膜疊層體114具有第一導電膜102、第一絕緣膜104、半導體膜106、雜質半導體膜108及第二導電膜110的疊層結構。因此，與使用現有的製造方法的情況相比，成為源極佈線或閘極佈線的薄膜疊層體114的厚度變大。藉由利用這一點，可以容易分別形成濾色器層128。
例如，在將R(紅)、G(綠)、B(藍)的各種顏色的濾色器層128形成為在平行於源極佈線的方向上延伸的情況下，將某種顏色的濾色器層128形成於被夾在源極佈線之間的區域(以下稱為源極佈線間區域)中，並且在相鄰的源極佈線間區域中形成另一種顏色的濾色器層128。印刷法或噴墨法是藉由滴下液滴而形成的方法，因為存在著薄膜疊層體114的源極佈線，則可以防止液滴擴散得過廣而提高形成濾色器層128的精度。
濾色器層128具有減少起因於薄膜疊層體114等的表面凹凸的效果。為了有效地利用該效果，在本實施例模式中，濾色器層128還形成在後面形成像素電極層132的區域以外的區域中。但是，若不重視表面凹凸減少效果，則可以只在形成像素電極層132的正下方的區域中形成濾色器層128。
另外，也可以在形成濾色器層之後，在像素電極層形成之前形成外敷層。藉由形成外敷層，可以進一步提高像素電極要形成的一面的平坦性。另外，可以防止包含在濾色器層中的材料的一部分侵入液晶材料中。作為外敷層，可以使用以丙烯酸樹脂或環氧樹脂作基礎的熱固性材料。
如上所述，藉由利用薄膜疊層體114的凹凸分別形成濾色器層128，可以提高使濾色器層128獨立顯色的精度。另外，由於可以減少像素電極要形成的一面的凹凸，所以可以以一個步驟形成濾色器層並且提高平坦性。藉由提高像素電極的平坦性，防止液晶的取向無序，並且提高顯示圖像品質。另外，不需要用來形成濾色器層128的圖案形成處理等的步驟，從而可以進一步地簡化步驟。
以後的步驟與實施例模式1至3等所示的方法相同，因此省略說明。本實施例模式可以與實施例模式1至3適當地搭配而實施。
實施例模式5
在本實施例模式中，參照圖39A至圖41C說明組裝有根據實施例模式1至4所示的方法製造的液晶顯示裝置作為顯示部的電子裝置。作為這種電子裝置，可以舉出影像拍攝裝置如攝像機或數位相機等、頭盔顯示器(護目鏡型顯示器)、投影儀、汽車導航系統、汽車身歷聲、個人電腦、便攜資訊終端(移動電腦、行動電話或電子書等)。
圖39A示出電視裝置。藉由將根據本發明製造的液晶顯示裝置組裝在外殼中，可以完成圖39A所示的電視裝置。使用應用了實施例模式1至3所示的製造方法的液晶顯示裝置形成主螢幕223，作為其他附屬裝置還具有揚聲器部229、操作開關等。
如圖39A所示，在外殼221中組裝應用了實施例模式1至3所示的製造方法的液晶顯示裝置222，而可以由接收機225接收普通的電視廣播，而且藉由數據機224連接到有線或無線方式的通訊網路，從而還可以進行單向(從發送者到接收者)或雙向(在發送者和接收者之間，或者在接收者之間)的資訊通訊。
電視裝置的操作可以由組裝在外殼中的開關或不組裝在外殼中的遙控操作機226進行，並且該遙控操作機226也可以設置有顯示輸出資訊的顯示部227。
另外，電視裝置還可以附加有如下結構：除了主螢幕223以外，還設置副螢幕228，來顯示頻道或音量等。
圖40是示出電視裝置的主要結構的方塊圖。在顯示區域中形成有像素部251。也可以藉由COG方式安裝信號線驅動電路252和掃描線驅動電路253。
作為外部電路的結構，在視頻信號的輸入一側包括：放大由調諧器254接收的信號中的視頻信號的視頻信號放大電路255；將從視頻信號放大電路255輸出的信號轉換為對應於紅、綠、藍的各種顏色的顏色信號的視頻信號處理電路256；以及將該視頻信號轉換為驅動電路的輸入規格的控制電路257等。控制電路257對掃描線一側和信號線一側分別輸出信號。在進行數位驅動的情況下，也可以在信號線一側設置信號分割電路258，使得輸入數位信號分割成整數個來提供。
由調諧器254接收的信號中的音頻信號發送到音頻信號放大電路259，其輸出經過音頻信號處理電路260提供給揚聲器263。控制電路261從輸入部262接收接收站(接收頻率)或音量的控制資訊，並且將信號發送到調諧器254及音頻信號處理電路260。
藉由將應用了實施例模式1至3所示的製造方法的液晶顯示裝置用於主螢幕223和副螢幕228，可以提高電視裝置的生產率。
注意，上述結構不局限於電視裝置，還可以應用於各種用途如個人電腦的監視器、火車站或飛機場等中的資訊顯示幕、街頭上的廣告顯示幕等大面積顯示媒體。根據本發明，可以提高這些顯示媒體的生產率。
圖39B所示的移動電腦具有主體231及顯示部232等。藉由將應用了實施例模式1至3所示的方法的液晶顯示裝置用於顯示部232，可以提高電腦的生產率。
圖41A至41C示出具有電話和資訊終端雙方的功能的便攜電子裝置300的結構的一個例子。這裏，圖41A是正面圖，圖41B是背面圖，而且圖41C是展開圖。便攜電子裝置300具有電話和資訊終端雙方的功能，除了聲音通話以外還能夠進行各種資料處理，即所謂的智慧手機。
便攜電子裝置300由外殼301和外殼302構成。在外殼301上設置有顯示部311、揚聲器312、麥克風313、操作鍵314、定位裝置315、影像拍攝用透鏡316、外部連接端子317等，並且在外殼302上設置有鍵盤321、外部記憶體插槽322、影像拍攝用透鏡323、燈324、耳機端子325等。另外，將天線內置於外殼301內部。除了上述結構以外，還可以內置有非接觸IC晶片和小型記錄裝置等。
在顯示部311中組裝有本發明的半導體裝置。顯示在顯示部311上的圖像(及其顯示方向)根據便攜電子裝置300的使用方式變化為各種各樣的方式。另外，由於在與顯示部311同一面上設置有影像拍攝用透鏡316，所以可以實現利用圖像的聲音通話(所謂的電視電話)。揚聲器312及麥克風313不僅可用於聲音通話，而且還可用於錄音、重放等。在使用影像拍攝用透鏡323(和燈324)拍攝靜態圖像及動態圖像的情況下，使用顯示部311作為取景器。使用操作鍵314打電話或接電話，並進行電子郵件等的資訊輸入、畫面捲動或指標移動等。
彼此重疊的外殼301和外殼302(參照圖41A)藉由滑動而以圖41C所示的形狀展開，而可用作資訊終端。在此情況下，可以使用鍵盤321和定位裝置315順利操作。外部連接端子317可以連接到AC適配器及USB電線等的各種電線，而能夠進行充電及與電腦等之間的資料通信。另外，也可以藉由將記錄媒體插入外部記憶體插槽322來對應於更大量的資料儲存及移動。除了上述功能以外，便攜電子裝置300還可以具有利用紅外線等電磁波的無線通信功能、電視接收功能等。
本實施例模式所示的各種電子裝置可以應用實施例模式1至3所示的液晶顯示裝置的製造方法而製造，因此可以提高這些電子裝置的生產率。
因此，根據本發明，可以大幅度地降低這些電子裝置的製造成本。
100．．．基板
102．．．導電膜
104．．．絕緣膜
106．．．半導體膜
108．．．雜質半導體膜
110．．．導電膜
112．．．抗蝕劑掩模
114．．．薄膜疊層體
115．．．導電膜
116．．．閘極電極層
116A．．．閘極電極層
116B．．．閘極電極層
116C．．．閘極電極層
116D．．．閘極電極層
118．．．抗蝕劑掩模
120．．．源極電極及汲極電極層
120A．．．源極電極及汲極電極層
120B．．．源極電極及汲極電極層
120C．．．源極電極及汲極電極層
120D．．．源極電極及汲極電極層
122．．．源區及汲區
126．．．保護膜
128．．．濾色器層
130．．．開口部
131．．．開口部
132．．．像素電極層
140．．．灰色調掩模
141．．．基板
142．．．遮光部
143．．．槽縫部
145．．．半色調掩模
146．．．基板
147．．．半透光部
148．．．遮光部
151．．．角部
160A．．．開口部
160B．．．開口部
161．．．開口部
170．．．抗蝕劑掩模
171．．．抗蝕劑掩模
221．．．外殼
222．．．液晶顯示裝置
223．．．主螢幕
224．．．數據機
225．．．接收機
226．．．遙控操作機
227．．．顯示部
228．．．副螢幕
229．．．揚聲器部
231．．．主體
232．．．顯示部
251．．．像素部
252．．．信號線驅動電路
253．．．掃描線驅動電路
254．．．調諧器
255．．．視頻信號放大電路
256．．．視頻信號處理電路
257．．．控制電路
258．．．信號分割電路
259．．．音頻信號放大電路
260．．．音頻信號處理電路
261．．．控制電路
262．．．輸入部
263．．．揚聲器
300．．．便攜電子裝置
301．．．外殼
302．．．外殼
311．．．顯示部
312．．．揚聲器
313．．．麥克風
314．．．操作鍵
315．．．定位裝置
316．．．影像拍攝用透鏡
317．．．外部連接端子
321．．．鍵盤
322．．．外部記憶體插槽
323．．．影像拍攝用透鏡
324．．．燈
325．．．耳機端子
在附圖中：
圖1A至1C是說明根據本發明的薄膜電晶體及顯示裝置的製造方法的一個例子的圖；
圖2A至2C是說明根據本發明的薄膜電晶體及顯示裝置的製造方法的一個例子的圖；
圖3A至3C是說明根據本發明的薄膜電晶體及顯示裝置的製造方法的一個例子的圖；
圖4A至4C是說明根據本發明的薄膜電晶體及顯示裝置的製造方法的一個例子的圖；
圖5A至5C是說明根據本發明的薄膜電晶體及顯示裝置的製造方法的一個例子的圖；
圖6A至6C是說明根據本發明的薄膜電晶體及顯示裝置的製造方法的一個例子的圖；
圖7A至7C是說明根據本發明的薄膜電晶體及顯示裝置的製造方法的一個例子的圖；
圖8A至8C是說明根據本發明的薄膜電晶體及顯示裝置的製造方法的一個例子的圖；
圖9A至9C是說明根據本發明的薄膜電晶體及顯示裝置的製造方法的一個例子的圖；
圖10A至10C是說明根據本發明的薄膜電晶體及顯示裝置的製造方法的一個例子的圖；
圖11A至11C是說明根據本發明的薄膜電晶體及顯示裝置的製造方法的一個例子的圖；
圖12A至12C是說明根據本發明的薄膜電晶體及顯示裝置的製造方法的一個例子的圖；
圖13A至13C是說明根據本發明的薄膜電晶體及顯示裝置的製造方法的一個例子的圖；
圖14A至14C是說明根據本發明的薄膜電晶體及顯示裝置的製造方法的一個例子的圖；
圖15A至15C是說明根據本發明的薄膜電晶體及顯示裝置的製造方法的一個例子的圖；
圖16是說明根據本發明的薄膜電晶體及顯示裝置的製造方法的一個例子的圖；
圖17是說明根據本發明的薄膜電晶體及顯示裝置的製造方法的一個例子的圖；
圖18是說明根據本發明的薄膜電晶體及顯示裝置的製造方法的一個例子的圖；
圖19是說明根據本發明的薄膜電晶體及顯示裝置的製造方法的一個例子的圖；
圖20是說明根據本發明的薄膜電晶體及顯示裝置的製造方法的一個例子的圖；
圖21是說明根據本發明的薄膜電晶體及顯示裝置的製造方法的一個例子的圖；
圖22是說明應用了本發明的製造方法的主動矩陣基板的連接部的圖；
圖23是說明應用了本發明的製造方法的主動矩陣基板的連接部的圖；
圖24A至24C是說明應用了本發明的製造方法的主動矩陣基板的連接部的圖；
圖25A-1至25B-2是說明用於本發明的製造方法的多灰度級掩模的圖；
圖26A、26B及26C是說明根據本發明的薄膜電晶體及顯示裝置的製造方法的一個例子的圖；
圖27A、27B及27C是說明根據本發明的薄膜電晶體及顯示裝置的製造方法的一個例子的圖；
圖28是說明根據本發明的薄膜電晶體及顯示裝置的製造方法的一個例子的圖；
圖29是說明根據本發明的薄膜電晶體及顯示裝置的製造方法的一個例子的圖；
圖30是說明根據本發明的薄膜電晶體及顯示裝置的製造方法的一個例子的圖；
圖31A至31C是說明根據本發明的薄膜電晶體及顯示裝置的製造方法的一個例子的圖；
圖32A至32C是說明根據本發明的薄膜電晶體及顯示裝置的製造方法的一個例子的圖；
圖33A至33C是說明根據本發明的薄膜電晶體及顯示裝置的製造方法的一個例子的圖；
圖34A至34C是說明根據本發明的薄膜電晶體及顯示裝置的製造方法的一個例子的圖；
圖35A至35C是說明根據本發明的薄膜電晶體及顯示裝置的製造方法的一個例子的圖；
圖36是說明根據本發明的薄膜電晶體及顯示裝置的製造方法的一個例子的圖；
圖37A至37C是說明根據本發明的薄膜電晶體及顯示裝置的製造方法的一個例子的圖；
圖38A和38B是說明根據本發明的薄膜電晶體及顯示裝置的製造方法的一個例子的圖；
圖39A和39B是說明使用本發明的顯示裝置的電子裝置的立體圖；
圖40是說明使用本發明的顯示裝置的電子裝置的圖；以及
圖41A至41C是說明使用本發明的顯示裝置的電子裝置的圖。
126．．．保護膜
128．．．濾色器層
130．．．開口部
132．．．像素電極層

Claims (8)

  1. 一種液晶顯示裝置的製造方法，包含如下步驟：形成第一導電膜；在該第一導電膜上形成絕緣膜；在該絕緣膜上形成半導體膜；在該半導體膜上形成雜質半導體膜；在該雜質半導體膜上形成第二導電膜；在該第二導電膜上形成第一抗蝕劑掩模；藉由使用該第一抗蝕劑掩模對該絕緣膜、該半導體膜、該雜質半導體膜及該第二導電膜進行第一蝕刻，以至少露出該第一導電膜的表面；藉由對該第一導電膜的一部分進行第二蝕刻以形成閘極電極層，以使該閘極電極的寬度小於該絕緣膜的寬度；在該第二導電膜上形成第二抗蝕劑掩模；藉由使用該第二抗蝕劑掩模對該第二導電膜、該雜質半導體膜及該半導體膜的一部分進行第三蝕刻，以形成源極電極及汲極電極層、源區及汲區層、及半導體層；在去掉該第二抗蝕劑掩模之後，在該源極電極層、該汲極電極層、該源區層、該汲區層以及該半導體層上形成第二絕緣膜；在該第二絕緣膜上形成濾色器；以及在該濾色器上形成像素電極層。
  2. 一種液晶顯示裝置的製造方法，包含如下步驟：形成第一導電膜；在該第一導電膜上形成絕緣膜；在該絕緣膜上形成半導體膜；在該絕緣膜上形成雜質半導體膜；在該雜質半導體膜上形成第二導電膜；在該第二導電膜上形成包括凹部的第一抗蝕劑掩模；藉由使用該第一抗蝕劑掩模對該絕緣膜、該半導體膜、該雜質半導體膜及該第二導電膜進行第一蝕刻，以至少露出該第一導電膜的表面；藉由對該第一導電膜的一部分進行第二蝕刻以形成閘極電極層，以使該閘極電極的寬度小於該絕緣膜的寬度；藉由蝕刻該第一抗蝕劑掩模的該凹部以露出與該第一抗蝕劑掩模的該凹部重疊的該第二導電膜的一部分，以形成第二抗蝕劑掩模；藉由使用該第二抗蝕劑掩模對該第二導電膜、該雜質半導體膜及該半導體膜的一部分進行第三蝕刻，以形成源極電極及汲極電極層、源區及汲區層、及半導體層；在去掉該第二抗蝕劑掩模之後，在該源極電極層、該汲極電極層、該源區層、該汲區層以及該半導體層上形成第二絕緣膜；在該第二絕緣膜上形成濾色器；以及在該濾色器上形成像素電極層。
  3. 如申請專利範圍第1或2項的液晶顯示裝置的製造方法，其中在形成該第二抗蝕劑掩模之後進行該第二蝕刻。
  4. 如申請專利範圍第2項的液晶顯示裝置的製造方法，其中使用多灰度級(multi-tene)掩模形成該第一抗蝕劑掩模。
  5. 如申請專利範圍第1或2項的液晶顯示裝置的製造方法，其中該第一蝕刻為乾蝕刻，而該第二蝕刻為濕蝕刻。
  6. 一種液晶顯示裝置，包含：絕緣表面上的閘極電極；該閘極電極上的第一絕緣膜；該第一絕緣膜上的半導體層；該半導體層上的雜質半導體層；該雜質半導體層上的導電膜；該導電膜上的第二絕緣膜；該第二絕緣膜上的濾色器；以及該濾色器上的像素電極層，其中，空洞形成為與該閘極電極相鄰且位於該第一絕緣膜和該絕緣表面之間。
  7. 如申請專利範圍第6項的液晶顯示裝置，其中該半導體層具有第一凹部作為通道區域。
  8. 如申請專利範圍第6項的液晶顯示裝置，其中該半導體層具有與該空洞重疊的第二凹部。
TW098106195A 2008-02-27 2009-02-26 液晶顯示裝置和其製造方法，以及電子裝置 TWI483049B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008046601 2008-02-27

Publications (2)

Publication Number Publication Date
TW200947087A TW200947087A (en) 2009-11-16
TWI483049B true TWI483049B (zh) 2015-05-01

Family

ID=40997429

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098106195A TWI483049B (zh) 2008-02-27 2009-02-26 液晶顯示裝置和其製造方法，以及電子裝置

Country Status (5)

Country Link
US (2) US8049221B2 (zh)
JP (2) JP5525166B2 (zh)
CN (1) CN101939694B (zh)
TW (1) TWI483049B (zh)
WO (1) WO2009107686A1 (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8101442B2 (en) * 2008-03-05 2012-01-24 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing EL display device
US7749820B2 (en) * 2008-03-07 2010-07-06 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor, manufacturing method thereof, display device, and manufacturing method thereof
US8207026B2 (en) * 2009-01-28 2012-06-26 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of thin film transistor and manufacturing method of display device
US7989234B2 (en) 2009-02-16 2011-08-02 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing thin film transistor and method for manufacturing display device
US8202769B2 (en) 2009-03-11 2012-06-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP5539765B2 (ja) * 2009-03-26 2014-07-02 株式会社半導体エネルギー研究所 トランジスタの作製方法
US8456586B2 (en) 2009-06-11 2013-06-04 Apple Inc. Portable computer display structures
US8408780B2 (en) 2009-11-03 2013-04-02 Apple Inc. Portable computer housing with integral display
US8743309B2 (en) 2009-11-10 2014-06-03 Apple Inc. Methods for fabricating display structures
US9143668B2 (en) 2010-10-29 2015-09-22 Apple Inc. Camera lens structures and display structures for electronic devices
US8467177B2 (en) 2010-10-29 2013-06-18 Apple Inc. Displays with polarizer windows and opaque masking layers for electronic devices
US9894781B2 (en) 2012-06-06 2018-02-13 Apple Inc. Notched display layers
US11637919B2 (en) 2019-12-03 2023-04-25 Apple Inc. Handheld electronic device
US11503143B2 (en) 2019-12-03 2022-11-15 Apple Inc. Handheld electronic device
US12003657B2 (en) 2021-03-02 2024-06-04 Apple Inc. Handheld electronic device

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1084669A (ja) * 1996-09-10 1998-03-31 Fuji Electric Co Ltd 電力変換装置のノイズフィルタ
JP3161938B2 (ja) * 1995-05-11 2001-04-25 キヤノン株式会社 超伝導線の製造方法
JP2003179069A (ja) * 2001-12-12 2003-06-27 Matsushita Electric Ind Co Ltd 薄膜トランジスタ、液晶表示装置、有機エレクトロルミネッセンス素子、ならびに表示装置用基板およびその製造方法
TW200703445A (en) * 2005-05-20 2007-01-16 Semiconductor Energy Lab Co Ltd Semiconductor device and manufacturing method thereof
JP2007133371A (ja) * 2005-10-14 2007-05-31 Semiconductor Energy Lab Co Ltd 表示装置及びその作製方法

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56122123A (en) 1980-03-03 1981-09-25 Shunpei Yamazaki Semiamorphous semiconductor
JPS60242674A (ja) * 1984-05-17 1985-12-02 Oki Electric Ind Co Ltd 薄膜トランジスタ及びその製造方法
JPS61225869A (ja) * 1985-03-29 1986-10-07 Seiko Instr & Electronics Ltd 薄膜トランジスタ装置とその製造方法
JPS6269680A (ja) * 1985-09-24 1987-03-30 Seiko Instr & Electronics Ltd 薄膜トランジスタの製造方法
JPS6273669A (ja) * 1985-09-26 1987-04-04 Seiko Instr & Electronics Ltd 薄膜トランジスタ装置の製造方法
JPS6484669A (en) 1987-09-26 1989-03-29 Casio Computer Co Ltd Thin film transistor
JPH0311744A (ja) 1989-06-09 1991-01-21 Citizen Watch Co Ltd 薄膜トランジスタの製造方法
JPH03161938A (ja) 1989-11-20 1991-07-11 Seiko Instr Inc 薄膜トランジスタの製造方法
JPH04188770A (ja) * 1990-11-22 1992-07-07 Casio Comput Co Ltd 薄膜トランジスタ
EP0775931B1 (en) 1995-11-21 2005-10-05 Samsung Electronics Co., Ltd. Method of manufacturing a liquid crystal display
JPH09292633A (ja) * 1996-02-27 1997-11-11 Canon Inc カラー液晶表示装置の製造方法
JPH1117166A (ja) * 1997-06-23 1999-01-22 Nec Corp 半導体装置の製造方法
US6493048B1 (en) 1998-10-21 2002-12-10 Samsung Electronics Co., Ltd. Thin film transistor array panel for a liquid crystal display and a method for manufacturing the same
US6858898B1 (en) * 1999-03-23 2005-02-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP3450758B2 (ja) * 1999-09-29 2003-09-29 株式会社東芝 電界効果トランジスタの製造方法
KR100325079B1 (ko) 1999-12-22 2002-03-02 주식회사 현대 디스플레이 테크놀로지 고개구율 및 고투과율 액정표시장치의 제조방법
KR100494683B1 (ko) 2000-05-31 2005-06-13 비오이 하이디스 테크놀로지 주식회사 4-마스크를 이용한 박막 트랜지스터 액정표시장치의제조시에 사용하는 할프톤 노광 공정용 포토 마스크
US7223643B2 (en) 2000-08-11 2007-05-29 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
JP4570278B2 (ja) * 2000-08-28 2010-10-27 シャープ株式会社 アクティブマトリクス基板
TW488080B (en) 2001-06-08 2002-05-21 Au Optronics Corp Method for producing thin film transistor
US20040224241A1 (en) 2003-02-03 2004-11-11 Samsung Electronics Co., Ltd. Thin film transistor array panel, manufacturing method thereof, and mask therefor
KR101201017B1 (ko) 2005-06-27 2012-11-13 엘지디스플레이 주식회사 액정 표시 장치 및 그 제조 방법
KR101225440B1 (ko) 2005-06-30 2013-01-25 엘지디스플레이 주식회사 액정 표시 장치 및 그 제조 방법
KR20070019457A (ko) * 2005-08-12 2007-02-15 삼성전자주식회사 박막 트랜지스터 표시판 및 이를 포함하는 액정표시장치
US8149346B2 (en) 2005-10-14 2012-04-03 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
EP2479604B1 (en) 2005-12-05 2015-07-15 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
EP2270583B1 (en) 2005-12-05 2017-05-10 Semiconductor Energy Laboratory Co., Ltd. Transflective Liquid Crystal Display with a Horizontal Electric Field Configuration
JP2007227440A (ja) * 2006-02-21 2007-09-06 Idemitsu Kosan Co Ltd Ｔｆｔ基板及びその製造方法
TWI322288B (en) 2006-03-07 2010-03-21 Au Optronics Corp Manufacture method of pixel array substrate
KR20080001181A (ko) * 2006-06-29 2008-01-03 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이 기판과 그 제조방법
WO2008099528A1 (ja) * 2007-02-13 2008-08-21 Sharp Kabushiki Kaisha 表示装置、表示装置の製造方法
KR101296653B1 (ko) * 2007-10-05 2013-08-14 엘지디스플레이 주식회사 액정 표시 장치 및 이의 제조 방법
KR101243824B1 (ko) * 2008-09-24 2013-03-18 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3161938B2 (ja) * 1995-05-11 2001-04-25 キヤノン株式会社 超伝導線の製造方法
JPH1084669A (ja) * 1996-09-10 1998-03-31 Fuji Electric Co Ltd 電力変換装置のノイズフィルタ
JP2003179069A (ja) * 2001-12-12 2003-06-27 Matsushita Electric Ind Co Ltd 薄膜トランジスタ、液晶表示装置、有機エレクトロルミネッセンス素子、ならびに表示装置用基板およびその製造方法
TW200703445A (en) * 2005-05-20 2007-01-16 Semiconductor Energy Lab Co Ltd Semiconductor device and manufacturing method thereof
JP2007133371A (ja) * 2005-10-14 2007-05-31 Semiconductor Energy Lab Co Ltd 表示装置及びその作製方法

Also Published As

Publication number Publication date
WO2009107686A1 (en) 2009-09-03
US8049221B2 (en) 2011-11-01
US20090212300A1 (en) 2009-08-27
CN101939694B (zh) 2014-01-29
CN101939694A (zh) 2011-01-05
JP2009230128A (ja) 2009-10-08
JP5525166B2 (ja) 2014-06-18
JP2014160849A (ja) 2014-09-04
JP5788052B2 (ja) 2015-09-30
US20120045860A1 (en) 2012-02-23
US8361820B2 (en) 2013-01-29
TW200947087A (en) 2009-11-16

Similar Documents

Publication Publication Date Title
TWI483049B (zh) 液晶顯示裝置和其製造方法，以及電子裝置
TWI449129B (zh) 薄膜電晶體之製造方法及顯示裝置之製造方法
JP5383256B2 (ja) 薄膜トランジスタ及びその作製方法、並びに表示装置及びその作製方法
TWI470738B (zh) 顯示裝置的製造方法
TWI496217B (zh) 薄膜電晶體和其製法、以及顯示裝置和其製法
TWI455211B (zh) 薄膜電晶體的製造方法和顯示裝置的製造方法
TWI509700B (zh) 薄膜電晶體，其製造方法，顯示裝置，和顯示裝置的製造方法
JP5997725B2 (ja) 表示装置

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees