TWI470738B - 顯示裝置的製造方法 - Google Patents

顯示裝置的製造方法 Download PDF

Info

Publication number
TWI470738B
TWI470738B TW98105477A TW98105477A TWI470738B TW I470738 B TWI470738 B TW I470738B TW 98105477 A TW98105477 A TW 98105477A TW 98105477 A TW98105477 A TW 98105477A TW I470738 B TWI470738 B TW I470738B
Authority
TW
Taiwan
Prior art keywords
etching
film
electrode layer
resist mask
display device
Prior art date
Application number
TW98105477A
Other languages
English (en)
Other versions
TW200941646A (en
Inventor
Takafumi Mizoguchi
Mayumi Mikami
Yumiko Saito
Original Assignee
Semiconductor Energy Lab
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Lab filed Critical Semiconductor Energy Lab
Publication of TW200941646A publication Critical patent/TW200941646A/zh
Application granted granted Critical
Publication of TWI470738B publication Critical patent/TWI470738B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/764—Air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Description

顯示裝置的製造方法
本發明係關於一種顯示裝置的製造方法。
近年來，由形成在玻璃基板等具有絕緣表面的基板上的厚度為幾nm至幾百nm左右的半導體薄膜構成的薄膜電晶體引人注目。薄膜電晶體廣泛地應用於電子裝置諸如IC(積體電路)及電光裝置。尤其，作為以液晶顯示裝置或EL(電致發光)顯示裝置等為代表的顯示裝置的開關元件，正在加快開發薄膜電晶體。在主動矩陣型液晶顯示裝置中，藉由在連接到被選擇的開關元件的像素電極和對應於該像素電極的對置電極之間施加電壓，進行配置在像素電極和對置電極之間的液晶層的光學調制，並且該光學調制被觀察者識別為顯示圖案。在此，主動矩陣型液晶顯示裝置是指採用這種方式的液晶顯示裝置，即採用藉由利用開關元件使配置為矩陣狀的像素電極驅動，在螢幕上形成顯示圖案的方式。
目前，如上所述那樣的主動矩陣型液晶顯示裝置的用途正在擴大，並且對於螢幕尺寸的大面積化、高清晰化及高開口率化的要求提高。此外，對於主動矩陣型液晶顯示裝置要求高可靠性，並且對於其生產方法要求高生產性及生產成本的降低。作為提高生產性並降低生產成本的方法之一，可以舉出步驟的簡化。
在主動矩陣型液晶顯示裝置中，主要將薄膜電晶體用作開關元件。在製造薄膜電晶體時，為了簡化步驟，重要的是縮減用於光微影的光掩模的數目。例如，若是增加一個光掩模，則需要如下步驟：抗蝕劑塗敷、預烘乾、曝光、顯影、後烘乾等的步驟、在其前後的步驟中的膜的形成及蝕刻步驟、以及抗蝕劑的剝離、清洗及乾燥步驟等。因此，若是增加一個用於製造步驟的光掩模，則大幅度地增加步驟數目。為了減少製造步驟中的光掩模，進行許多技術開發。
薄膜電晶體大致劃分為通道形成區設置於閘極電極的下層的頂閘型和通道形成區設置於閘極電極的上層的底閘型。已知的是，在底閘型薄膜電晶體的製造步驟中使用的光掩模數目少於在頂閘型薄膜電晶體的製造步驟中使用的光掩模數目。一般地，利用三個光掩模製造底閘型薄膜電晶體。
此外，作為減少光掩模數目的現有技術，往往採用複雜的技術如背面曝光、抗蝕劑軟熔(resist reflow)或剝離法(lift off method)並需要特殊的裝置。因利用這種複雜的技術導致各種問題，因此憂慮成品率的降低等。另外，不得不犧牲薄膜電晶體的電氣特性的情況也多。
作為在薄膜電晶體的製造步驟中的為減少光掩模數目的典型方法，眾所周知使用多級灰度掩模(被稱為半色調掩模或灰色調掩模的掩模)的技術。作為使用多級灰度掩模減少製造步驟的技術，例如可以舉出專利文獻1。藉由使用多級灰度掩模，可以利用兩個光掩模製造底閘型薄膜電晶體。
[專利文獻1]日本專利申請揭示第2003-179069號公報
但是，當使用上述多級灰度掩模製造底閘型薄膜電晶體時，閘極電極層的構圖也必須使用一個光掩模，因此難以進一步減少光掩模的數目。換言之，當製造底閘型薄膜電晶體時，需要至少兩個光掩模。
於是，所揭示的發明的目的在於：提供一種薄膜電晶體的製造方法，可在對閘極電極層進行構圖時不使用新的光掩模。此外，本發明的目的還在於：不採用複雜的技術而使得用於薄膜電晶體的製造的光掩模的數目比現有技術少。尤其是，本發明的目的在於：在製造用於顯示裝置的像素的薄膜電晶體時，不採用複雜的技術而使得在光微影法中所使用的光掩模的數目比現有技術少。而且，本發明的目的還在於：不降低成品率及可靠性而減少薄膜電晶體及具有該薄膜電晶體的顯示裝置的製造步驟中的光掩模的數目。
上述製造方法特別佳的較佳的應用於設置於顯示裝置的像素的薄膜電晶體。因此，所揭示的發明的目的之一在於：提供一種顯示裝置的製造方法，該顯示裝置所採用的光掩模的數目比現有技術少，並且其成品率及可靠性高。
在所揭示的發明之一的薄膜電晶體的製造方法包括如下步驟：形成第一導電膜和在該第一導電膜上按順序層疊有絕緣膜、半導體膜、雜質半導體膜及第二導電膜的薄膜疊層體；藉由第一蝕刻使所述第一導電膜露出並至少形成所述薄膜疊層體的圖案；以及藉由第二蝕刻形成第一導電膜的圖案。在此，以第一導電膜受到側面蝕刻(side etching)的條件進行第二蝕刻。
在此，作為第一蝕刻採用乾蝕刻或濕蝕刻，即可。但是，較佳的藉由各向異性高的蝕刻(物理蝕刻)法進行。藉由作為第一蝕刻採用各向異性高的蝕刻法，可以提高圖案的加工精度。注意，在採用乾蝕刻進行第一蝕刻的情況下，可以以一個步驟進行。但是，在採用濕蝕刻進行第一蝕刻的情況下，以多個步驟進行第一蝕刻，即可。因此，第一蝕刻較佳的採用乾蝕刻。
作為第二蝕刻採用乾蝕刻或濕蝕刻，即可。但是，較佳的採用各向同性蝕刻具有支配性的蝕刻法(化學蝕刻)。藉由在第二蝕刻中採用各向同性蝕刻具有支配性的蝕刻法(化學蝕刻)，可以對第一導電膜進行側面蝕刻。因此，第二蝕刻較佳的採用濕蝕刻。
在此，由於以伴隨對第一導電膜的側面蝕刻的條件進行第二蝕刻，因此第一導電膜向所述圖案形成了的薄膜疊層體的內側縮小。因此，第二蝕刻後的第一導電膜側面存在於圖案形成了的薄膜疊層體的側面的內側。再者，圖案形成了的第一導電膜的側面和圖案形成了的薄膜疊層體的側面的間隔大致相等。
注意，第一導電膜的圖案例如是指形成閘極電極及閘極佈線和電容電極及電容佈線的金屬佈線的俯視佈局。
如上所說明那樣形成的薄膜電晶體可以應用於顯示裝置，但是在薄膜電晶體所具有的源極電極及汲極電極之一和像素電極連接的開口部的下方會產生腔體，所以難以獲得力學平衡而成為成品率的降低和可靠性的降低的原因。於是，在應用所揭示的發明之一的顯示裝置中，在該連接部的下方設置支撐部。
所揭示的發明之一是一種顯示裝置的製造方法，包括如下步驟：按順序層疊形成第一導電膜、第一絕緣膜、半導體膜、雜質半導體膜及第二導電膜；在所述第二導電膜上形成第一抗蝕劑掩模；藉由使用所述第一抗蝕劑掩模對所述第一絕緣膜、所述半導體膜、所述雜質半導體膜及所述第二導電膜進行第一蝕刻，至少使所述第一導電膜的表面露出；對所述第一導電膜的一部分進行伴隨側面蝕刻的第二蝕刻來形成閘極電極層；在所述第二導電膜上形成第二抗蝕劑掩模；藉由使用所述第二抗蝕劑掩模對所述第二導電膜、所述雜質半導體膜及所述半導體膜的一部分進行第三蝕刻來形成源極電極及汲極電極層、源極區及汲極區和半導體層，形成薄膜電晶體；去除所述第二抗蝕劑掩模；覆蓋所述薄膜電晶體地形成第二絕緣膜；以使所述源極電極及汲極電極層的一部分露出的方式在所述第二絕緣膜中形成開口部；在所述開口部及所述第二絕緣膜上選擇性地形成像素電極；以及在與所述開口部重疊的區域中形成有由所述閘極電極層構成的支撐部。
所揭示的發明之一是一種顯示裝置的製造方法，包括如下步驟：按順序層疊形成第一導電膜、第一絕緣膜、半導體膜、雜質半導體膜及第二導電膜；在所述第二導電膜上形成第一抗蝕劑掩模；藉由使用所述第一抗蝕劑掩模對所述第一絕緣膜、所述半導體膜、所述雜質半導體膜及所述第二導電膜進行第一蝕刻，至少使所述第一導電膜的表面露出；在所述第二導電膜上形成第二抗蝕劑掩模；在形成第二抗蝕劑掩模之後，對所述第一導電膜的一部分進行伴隨側面蝕刻的第二蝕刻來形成閘極電極層；藉由使用所述第二抗蝕劑掩模對所述第二導電膜、所述雜質半導體膜及所述半導體膜的一部分進行第三蝕刻來形成源極電極及汲極電極層、源極區及汲極區和半導體層，形成薄膜電晶體；去除所述第二抗蝕劑掩模；覆蓋所述薄膜電晶體地形成第二絕緣膜；以使所述源極電極及汲極電極層的一部分露出的方式在所述第二絕緣膜中形成開口部；在所述開口部及所述第二絕緣膜上選擇性地形成像素電極；以及在與所述開口部重疊的區域中形成有由所述閘極電極層構成的支撐部。
所揭示的發明之一是一種顯示裝置的製造方法，包括如下步驟：按順序層疊形成第一導電膜、第一絕緣膜、半導體膜、雜質半導體膜及第二導電膜；在所述第二導電膜上形成具有凹部的第一抗蝕劑掩模；藉由使用所述第一抗蝕劑掩模對所述第一絕緣膜、所述半導體膜、所述雜質半導體膜及所述第二導電膜進行第一蝕刻，至少使所述第一導電膜的表面露出；對所述第一導電膜的一部分進行伴隨側面蝕刻的第二蝕刻來形成閘極電極層；藉由縮小所述第一抗蝕劑掩模，使與所述第一抗蝕劑掩模的凹部重疊的所述第二導電膜露出並形成第二抗蝕劑掩模；藉由使用所述第二抗蝕劑掩模對所述第二導電膜、所述雜質半導體膜及所述半導體膜的一部分進行第三蝕刻來形成源極電極及汲極電極層、源極區及汲極區和半導體層，形成薄膜電晶體；去除所述第二抗蝕劑掩模；覆蓋所述薄膜電晶體地形成第二絕緣膜；以使所述源極電極及汲極電極層的一部分露出的方式在所述第二絕緣膜中形成開口部；在所述開口部及所述第二絕緣膜上選擇性地形成像素電極；以及在與所述開口部重疊的區域中形成有由所述閘極電極層構成的支撐部。
所揭示的發明之一是一種顯示裝置的製造方法，包括如下步驟：按順序層疊形成第一導電膜、第一絕緣膜、半導體膜、雜質半導體膜及第二導電膜；在所述第二導電膜上形成具有凹部的第一抗蝕劑掩模；藉由使用所述第一抗蝕劑掩模對所述第一絕緣膜、所述半導體膜、所述雜質半導體膜及所述第二導電膜進行第一蝕刻，以至少使所述第一導電膜的表面露出；藉由縮小所述第一抗蝕劑掩模，使與所述第一抗蝕劑掩模的凹部重疊的所述第二導電膜露出並形成第二抗蝕劑掩模；在形成第二抗蝕劑掩模之後，對所述第一導電膜的一部分進行伴隨側面蝕刻的第二蝕刻來形成閘極電極層；藉由使用所述第二抗蝕劑掩模對所述第二導電膜、所述雜質半導體膜及所述半導體膜的一部分進行第三蝕刻來形成源極電極及汲極電極層、源極區及汲極區和半導體層，形成薄膜電晶體；去除所述第二抗蝕劑掩模；覆蓋所述薄膜電晶體地形成第二絕緣膜；以使所述源極電極及汲極電極層的一部分露出的方式在所述第二絕緣膜中形成開口部；在所述開口部及所述第二絕緣膜上選擇性地形成像素電極；以及在與所述開口部重疊的區域中形成有由所述閘極電極層構成的支撐部。
在具有上述結構的顯示裝置的製造方法中，在第一抗蝕劑掩模具有凹部的情況下，較佳的使用多級灰度掩模形成所述第一抗蝕劑掩模。藉由使用多級灰度掩模，可以以簡單的步驟形成具有凹部的抗蝕劑掩模。
藉由應用具有上述結構的顯示裝置的製造方法中的任何一種，可以採用所述第一蝕刻形成元件區，並且採用所述第二蝕刻在離所述元件區的側面有大致相等的距離的內側形成閘極電極層的側面。
在具有上述結構的採用第一蝕刻及第二蝕刻的顯示裝置的製造方法中的任何一種中，較佳的的是，採用乾蝕刻進行第一蝕刻，並採用濕蝕刻進行第二蝕刻。採用第一蝕刻的加工較佳的高精度地進行，而採用第二蝕刻的加工需要伴隨側面蝕刻。這是因為如下緣故：為了進行高精度加工而較佳的進行乾蝕刻，並且由於濕蝕刻利用化學反應，因此與採用乾蝕刻的情況相比容易產生側面蝕刻。
在具有上述結構的顯示裝置的製造方法中的任何一種中，較佳的層疊藉由CVD法或濺射法形成的絕緣膜和藉由旋塗法形成的絕緣膜形成所述第二絕緣膜。特別較佳的藉由CVD法或濺射法形成氮化矽膜並藉由旋塗法形成有機樹脂膜。藉由這樣形成保護絕緣膜，可以防止薄膜電晶體的電氣特性會受到雜質元素等的影響，且提高像素電極的被形成面的平坦性來防止成品率的降低。
採用具有上述結構的顯示裝置的製造方法製造的顯示裝置，在與所述開口部重疊的位置上具有所述閘極電極層的一部分。藉由在這種位置上具有閘極電極層的一部分，可以支撐疊層膜，從而可以防止自重所引起的破壞。此外，由於在上述薄膜電晶體中設置有接觸於閘極電極層的側面的腔體，因此可以實現閘極電極端部附近的低介電常數化(low-k化)。
注意，“膜”是指形成在整個表面的沒有圖案形成的部分。“層”是指利用抗蝕劑掩模等來圖案形成為所希望的形狀的部分。但是，至於疊層膜的各層，有時不加區別地使用膜和層。
注意，較佳的在儘量不產生“偶然蝕刻(unintentional etching)”的條件下進行蝕刻。
注意，“閘極佈線”是指連接到薄膜電晶體的閘極電極的佈線。閘極佈線由閘極電極層形成。此外，閘極佈線有時被稱為掃描線。
此外，“源極佈線”是指連接到薄膜電晶體的源極電極及汲極電極的佈線。源極佈線由源極電極及汲極電極層形成。另外，源極佈線有時被稱為信號線。
根據所揭示的發明，可以大幅度地縮減薄膜電晶體的製造步驟數目而不需要用於閘極電極的圖案形成的新的光掩模。再者，由於根據所揭示的發明製造的薄膜電晶體可應用於顯示裝置，因此可以大幅度地縮減顯示裝置的製造步驟。
更具體地說，根據所揭示的發明可以減少光掩模的數目。也可以使用一個光掩模(多級灰度掩模)製造薄膜電晶體。因此，可以大幅度地縮減薄膜電晶體或顯示裝置的製造步驟數目。
此外，與以光掩模數目的減少為目的的現有技術不同，不需要經過背面曝光、抗蝕劑軟熔及剝離法等的複雜步驟。由此，可以大幅度地縮減製造步驟數目而不降低薄膜電晶體的成品率，從而可以大幅度地縮減顯示裝置的製造步驟數目。
另外，在以光掩模的數目的減少為目的的現有技術中，不得不犧牲電氣特性的情況也不少。但是，在所揭示的發明中，可以維持薄膜電晶體的電氣特性並大幅度地縮減薄膜電晶體的製造步驟數目。
再者，藉由上述效果，可以大幅度地縮減製造成本。
除了上述效果之外，顯示裝置所具有的薄膜電晶體是力學穩定的，所以不降低成品率及可靠性地簡化顯示裝置的製造步驟。
注意，根據所揭示的發明製造的薄膜電晶體具有接觸於閘極電極層端部的腔體，因此在其閘極電極和汲極電極之間產生的洩漏電流小。
下面，參照附圖，就所揭示的發明的實施例模式進行說明。但是，本發明不局限於以下說明。這是因為所屬技術領域的普通技術人員可以很容易地理解一個事實，就是其方式及詳細內容可以被變換為各種各樣的形式而不脫離發明的宗旨及其範圍。因此，本發明不應該被解釋為下面的僅限定在本實施例模式及實施例所記載的內容中。注意，當參照附圖說明發明結構之際，在不同的附圖中也共同使用相同的附圖標記來表示相同的部分。此外，當表示相同的部分之際，有時使用相同的陰影線而並不附加附圖標記。另外，為畫圖的方便起見，在俯視圖中不提供絕緣膜。
[實施例模式1]
在本實施例模式中，參照圖1A至圖27說明薄膜電晶體的製造方法及將該薄膜電晶體配置為矩陣狀的顯示裝置的製造方法的一例。
注意，圖16至圖20示出根據本實施例模式的薄膜電晶體的俯視圖，圖20是直到形成像素電極的完成圖。圖1A至圖3C是沿著圖16至圖20所示的A-A'的截面圖。圖4A至圖6C是沿著圖16至圖20所示的B-B'的截面圖。圖7A至圖9C是沿著圖16至圖20所示的C-C'的截面圖。圖10A至圖12C是沿著圖16至圖20所示的D-D'的截面圖。圖13A至圖15C是沿著圖16至圖20所示的E-E'的截面圖。
首先，在基板100上形成第一導電膜102、第一絕緣膜104、半導體膜106、雜質半導體膜108及第二導電膜110。這些膜可以是單層或層疊多個膜而成的疊層膜。
基板100是絕緣基板。作為基板100可以使用玻璃基板或石英基板。在本實施例模式中，使用玻璃基板。
使用導電材料形成第一導電膜102。例如，可以使用鈦、鉬、鉻、鉭、鎢、鋁、銅、釹、鈮或鈧等金屬材料或以上述材料為主要成分的合金材料等導電材料形成第一導電膜102。但是，需要可耐受後面步驟(第一絕緣膜104的形成等)的程度的耐熱性，並需要選擇在後面步驟(第二導電膜110的蝕刻等)中不被偶然蝕刻或腐蝕的材料。在這種條件下，第一導電膜102不局限於特定的材料。
注意，例如可以藉由濺射法或CVD法(包括熱CVD法或電漿CVD法等)等形成第一導電膜102。但是，不局限於特定的方法。
此外，第一絕緣膜104用作閘極絕緣膜。
使用絕緣材料形成第一絕緣膜104。例如，可以使用矽的氧化膜、氮化膜、氧氮化膜或氮氧化膜等形成第一絕緣膜104。但是，與第一導電膜102同樣地需要耐熱性，並且還需要選擇在後面步驟中不被偶然蝕刻或腐蝕的材料。在這種條件下，第一絕緣膜104不局限於特定的材料。
注意，例如可以藉由CVD法(包括熱CVD法或電漿CVD法等)或濺射法等形成第一絕緣膜104，但是不局限於特定的方法。
使用半導體材料形成半導體膜106。例如，可以使用由矽烷氣體形成的非晶矽等形成半導體膜106。但是，與第一導電膜102等同樣地需要耐熱性，並還需要選擇在後面的步驟中不被偶然蝕刻或腐蝕的材料。在這種條件下，半導體膜106不局限於特定的材料。因此，還可以使用鍺。注意，對於半導體膜106的結晶性也沒有特別的限制。
注意，例如可以藉由CVD法(包括熱CVD法或電漿CVD法等)或濺射法等形成半導體膜106。但是，不局限於特定的方法。
雜質半導體膜108是包含賦予一種導電性的雜質元素的半導體膜，並且它由添加有賦予一種導電性的雜質元素的半導體材料氣體等形成。例如，雜質半導體膜108是由包含磷化氫(化學式：PH3 )或乙硼烷(化學式：B2 H6 )的矽烷氣體形成的包含磷或硼的矽膜。但是，與第一導電膜102等同樣地需要耐熱性，並還需要選擇在後面步驟中不被蝕刻或腐蝕的材料。在這種條件下，雜質半導體膜108不局限於特定的材料。注意，對於雜質半導體膜108的結晶性也沒有特別的限制。
注意，在製造n型薄膜電晶體的情況下，作為要添加的賦予一種導電性的雜質元素，使用磷或砷等，即可。也就是，使用於形成的矽烷氣體包含具有所希望的濃度的磷化氫或砷化氫(化學式：AsH3 )等，即可。或者，在製造p型薄膜電晶體的情況下，使用硼等作為添加的賦予一種導電性的雜質元素，即可。也就是，使用於形成的矽烷氣體包含具有所希望的濃度的乙硼烷等，即可。
注意，例如可以藉由CVD法(包括熱CVD法或電漿CVD法等)等形成雜質半導體膜108。但是，不局限於特定的方法。
第二導電膜110由導電材料(作為第一導電膜102舉出的材料等)形成，該導電材料是與第一導電膜102不同的材料。在此，“不同的材料”是指主要成分不同的材料。具體而言，選擇不容易由於後面說明的第二蝕刻被蝕刻的材料，即可。此外，與第一導電膜102等同樣地需要耐熱性，並還需要選擇在後面步驟中不被偶然蝕刻或腐蝕的材料。因此，在這種條件下，第二導電膜110不局限於特定的材料。
注意，例如可以藉由濺射法或CVD法(包括熱CVD法或電漿CVD法等)等形成第二導電膜110。但是，不局限於特定的方法。
接著，在第二導電膜110上形成第一抗蝕劑掩模112(參照圖1A、圖4A、圖7A、圖10A、圖13A)。第一抗蝕劑掩模112是具有凹部或凸部的抗蝕劑掩模。可以換言之，由厚度不同的多個區域(在此為兩個區域)構成的抗蝕劑掩模。在第一抗蝕劑掩模112中，將厚的區域稱為第一抗蝕劑掩模112的凸部，而將薄的區域稱為第一抗蝕劑掩模112的凹部。
在第一抗蝕劑掩模112中，在形成源極電極及汲極電極層120的區域中形成凸部，並且在沒主動電極及汲極電極層120而形成為使半導體層露出的區域形成凹部。
可以使用一般的多級灰度掩模形成第一抗蝕劑掩模112。以下，參照圖24A-1至24B-2，就多級灰度掩模進行說明。
多級灰度掩模是指能夠以多階段的光量進行曝光的掩模，典型地有以曝光區域、半曝光區域及未曝光區域的三個階段的光量進行曝光的掩模。藉由使用多級灰度掩模，可以以一次曝光及顯影步驟形成具有多種(典型的是兩種)厚度的抗蝕劑掩模。因此，藉由使用多級灰度掩模，可以縮減光掩模的數目。
圖24A-1及圖24B-1是典型多級灰度掩模的截面圖。圖24A-1示出灰色調掩模140，並且圖24B-1示出半色調掩模145。
圖24A-1所示的灰色調掩模140由使用遮光膜形成在具有透光性的基板141上的遮光部142以及使用遮光膜的圖案設置的衍射光柵部143構成。
衍射光柵部143藉由具有以用於曝光的光的解析度限度以下的間隔設置的槽縫、點或網眼等，控制光透過率。注意，設置在衍射光柵部143的槽縫、點或網眼可以是週期性的或非週期性的。
作為具有透光性的基板141，可以使用石英等。構成遮光部142及衍射光柵部143的遮光膜使用金屬膜形成即可，較佳的使用鉻或氧化鉻等設置。
在對灰色調掩模140照射用於曝光的光的情況下，如圖24A-2所示，重疊於遮光部142的區域中的透射率為0%，而不設置有遮光部142或衍射光柵部143的區域中的透射率為100%。此外，衍射光柵部143中的透射率大致為10%至70%的範圍，並且根據衍射光柵的槽縫、點或網眼的間隔等可以調整該透射率。
圖24B-1所示的半色調掩模145由使用半透光膜形成在具有透光性的基板146上的半透光部147以及使用遮光膜形成的遮光部148構成。
半透光部147可以使用MoSiN、MoSi、MoSiO、MoSiON、CrSi等的膜形成。遮光部148使用與灰色調掩模的遮光膜同樣的金屬膜形成即可，較佳的使用鉻或氧化鉻等設置。
在對半色調掩模145照射用於曝光的光的情況下，如圖24B-2所示，重疊於遮光部148的區域中的透射率為0%，而不設置有遮光部148或半透光部147的區域中的透射率為100%。此外，半透光部147中的透射率大致為10%至70%的範圍，並且根據形成的材料種類或形成的膜厚度等可以調整該透射率。
藉由使用多級灰度掩模進行曝光和顯影，可以形成具有膜厚度不同的區域的第一抗蝕劑掩模112。
接著，使用第一抗蝕劑掩模112進行第一蝕刻。也就是，藉由蝕刻對第一絕緣膜104、半導體膜106、雜質半導體膜108及第二導電膜110進行構圖，形成薄膜疊層體114(參照圖1B、圖4B、圖7B、圖10B、圖13B、圖16)。此時，較佳的至少使第一導電膜102的表面露出。在本發明說明中，將該蝕刻步驟稱為第一蝕刻。作為第一蝕刻，採用乾蝕刻或濕蝕刻即可。注意，在採用乾蝕刻進行第一蝕刻的情況下，可以以一個步驟進行，但是在採用濕蝕刻進行第一蝕刻的情況下，較佳的以多個步驟進行第一蝕刻。這是因為如下緣故：每一種被蝕刻膜具有不同的蝕刻速度，因此難以用一個步驟進行蝕刻。
在此，採用如下條件進行第一蝕刻，即可：例如，在第一導電膜102為150nm厚的鉬膜，第一絕緣膜104為300nm厚的氮化矽膜，半導體膜106為150nm厚的非晶矽膜，雜質半導體膜108為50nm厚的包含磷的非晶矽膜，且第二導電膜110為300nm厚的鎢膜的情況下，如下所述那樣地藉由三個階段的乾蝕刻進行第一蝕刻。首先，將Cl2 氣體、CF4 氣體和O2 氣體的混合氣體的流量設定為40sccm：40sccm：20sccm，將處理室的壓力設定為13.3Pa，並將500W的RF電力供給260秒而進行蝕刻。接著，只使用Cl2 氣體，將其流量設定為100sccm，將處理室中的壓力設定為13.3Pa，並將500W的RF電力供給240秒而進行蝕刻。最後，只使用CHF3 氣體，將其流量設定為100sccm，將處理室中的壓力設定為13.3Pa，將1000W的RF電力供給400秒，然後供給200秒，再者還供給400秒。可以如上所述那樣地進行第一蝕刻。
接著，使用第一抗蝕劑掩模112進行第二蝕刻。也就是，藉由蝕刻對第一導電膜102進行構圖來形成閘極電極層116(參照圖1C、圖4C、圖7C、圖10C、圖13C、圖17)。在本發明說明中，將該蝕刻步驟稱為第二蝕刻。
注意，閘極電極層116構成閘極佈線、電容佈線及支撐部，但是在表示為閘極電極層116A的情況下是指構成閘極佈線的閘極電極層，在表示為閘極電極層116B、閘極電極層116D或閘極電極層116E的情況下是指構成支撐部的閘極電極層，在表示為閘極電極層116C的情況下是指構成電容佈線的閘極電極層。而且，將它們總稱為閘極電極層116。
以如下蝕刻條件進行第二蝕刻，即由第一導電膜102形成的閘極電極層116的側面形成在薄膜疊層體114的側面的內側。換言之，以閘極電極層116的側面與薄膜疊層體114的底面接觸地形成的方式進行蝕刻(以在A-A'截面上閘極電極層116的寬度小於薄膜疊層體114的寬度的方式進行蝕刻)。再者，以相對於第二導電膜110的蝕刻速度小，且對第一導電膜102的蝕刻速度大的條件進行。換言之，以對第二導電膜110的第一導電膜102的蝕刻選擇比大的條件進行蝕刻。藉由以這種條件進行第二蝕刻，可以形成閘極電極層116。
注意，對於閘極電極層116的側面形狀沒有特別的限制。例如，也可以是錐形狀。閘極電極層116的側面形狀取決於用於第二蝕刻的藥液等的條件。
在此，“對第二導電膜110的蝕刻速度小，且對第一導電膜102的蝕刻速度大的條件”或者“對第二導電膜110的第一導電膜102的蝕刻選擇比大的條件”是指滿足以下第一必要條件和第二必要條件的條件。
第一必要條件是指閘極電極層116殘留在所需要的部分的情況。需要閘極電極層116的部分是指圖17至圖20中的以虛線表示的區域。換言之，需要的是，在第二蝕刻之後，閘極電極層116以構成閘極佈線、電容佈線及支撐部的方式殘留。為了使閘極電極層構成閘極佈線及電容佈線，需要這些佈線不斷開地進行第二蝕刻。較佳的的是，如圖1A至1C以及圖20所示，在離薄膜疊層體114的側面具有間隔d1 的內側形成閘極電極層116的側面。實施者可以根據佈局適當地設定間隔d1 ，即可。
第二必要條件是指由閘極電極層116構成的閘極佈線及電容佈線的寬度d3 和由源極電極及汲極電極層120A構成的源極佈線的最小寬度d2 適當的情況(參照圖20)。這是因為如下緣故：當藉由第二蝕刻，源極電極及汲極電極層120A被蝕刻時，源極佈線的最小寬度d2 縮小，並且源極佈線的電流密度成為過大，因此電氣特性降低。由此，以第一導電膜102的蝕刻速度不成為過大且第二導電膜110的蝕刻速度儘量小的條件進行第二蝕刻。除此之外，以第一導電膜102的蝕刻速度儘量小的條件進行後面要說明的第三蝕刻。
此外，難以增大源極佈線的最小寬度d2 。這是因為如下緣故：源極佈線的最小寬度d2 取決於與源極佈線重疊的半導體層的最小寬度d4 ，並且為了增大源極佈線的最小寬度d2 而需要增大半導體層的最小寬度d4 ，由此難以使相鄰的閘極佈線和電容佈線絕緣。於是，使半導體層的最小寬度d4 小於所述間隔d1 的大致兩倍。換言之，使間隔d1 大於半導體層的最小寬度d4 的大致一半。
注意，在閘極佈線和與該閘極佈線彼此相鄰的電容佈線之間至少有一處與源極佈線重疊的半導體層的寬度為最小寬度d4 的部分，即可。較佳的的是，如圖20所示，將與閘極佈線相鄰的區域和與電容佈線相鄰的區域的半導體層的寬度設定為最小寬度d4 ，即可。
注意，較佳的將由源極電極及汲極電極層形成的連接於像素電極層的部分的電極寬度設定為源極佈線的最小寬度d2 。
如上所說明，非常重要的是根據伴隨側面蝕刻的條件進行第二蝕刻。這是因為如下緣故：藉由第二蝕刻伴隨對第一導電膜102的側面蝕刻，可以使由閘極電極層116構成的相鄰的閘極佈線和電容佈線絕緣(參照圖17)。
在此，側面蝕刻是指如下蝕刻，即不僅在被蝕刻膜的厚度方向(垂直於基板面的方向或垂直於被蝕刻膜的底膜的面的方向)上，還在對厚度方向垂直的方向(平行於基板面的方向或平行於被蝕刻膜的底膜的面的方向)上削去被蝕刻膜。受到側面蝕刻的被蝕刻膜的端部被形成為根據對於被蝕刻膜的蝕刻氣體或用於蝕刻的藥液的蝕刻速度而成為各種形狀，但是在很多情況下被形成為使端部具有曲面。
注意，如圖17所示，將藉由第一蝕刻形成的薄膜疊層體114設計為在接觸於由閘極電極層116B及閘極電極層116D構成的支撐部的部分變細(參照圖17中的箭頭所示的部分)。藉由採用這種結構，可以利用第二蝕刻使閘極電極層116A和閘極電極層116B或閘極電極層116D分斷並絕緣。
注意，如圖17所示的閘極電極層116B及閘極電極層116D用作支撐薄膜疊層體114的支撐部。藉由具有支撐部，可以防止形成在閘極電極層上方的閘極絕緣膜等的剝離。再者，藉由設置支撐部，可以防止利用第二蝕刻接觸於閘極電極層116地形成的腔體的區域多餘地擴大。注意，藉由設置支撐部，可以防止薄膜疊層體114因自重破壞或破損的情形並提高成品率，因此是較佳的。特別是，藉由設置由閘極電極層116E構成的支撐部，可以獲得薄膜電晶體的力學平衡，從而可以不降低成品率和可靠性地簡化薄膜電晶體的步驟。
如上所說明，較佳的採用濕蝕刻進行第二蝕刻。
在採用濕蝕刻進行第二蝕刻的情況下，形成鋁或鉬作 為第一導電膜102，形成鈦或鎢作為第二導電膜110，並且將包含硝酸、醋酸及磷酸的藥液用於蝕刻，即可。或者，形成鉬作為第一導電膜102，形成鈦、鋁或鎢作為第二導電膜110，並且將包含過氧化氫溶液的藥液用於蝕刻，即可。
在採用濕蝕刻進行第二蝕刻的情況下，最較佳的是，形成在添加有釹的鋁上形成鉬的疊層膜作為第一導電膜102，形成鎢作為第二導電膜110，並且將包含2%的硝酸、10%的醋酸、72%的磷酸的藥液用於蝕刻。藉由使用具有這樣的組成比的藥液，第一導電膜102被蝕刻而不蝕刻第二導電膜110。注意，添加到第一導電膜102的釹是為了實現鋁的低電阻化和小丘的防止而添加的。
注意，如圖17所示，俯視的閘極電極層116具有角(例如，角151)。這是因為如下緣故：由於形成閘極電極層116的第二蝕刻是大致各向同性地進行的，因此蝕刻為使閘極電極層116的側面和薄膜疊層體114的側面的間隔d1 成為大致相同。
接著，縮小第一抗蝕劑掩模112而使第二導電膜110露出，並且形成第二抗蝕劑掩模118。作為縮小第一抗蝕劑掩模112來形成第二抗蝕劑掩模118的方法，例如可以舉出使用氧電漿的灰化。但是，縮小第一抗蝕劑掩模112來形成第二抗蝕劑掩模118的方法不局限於此。注意，在此說明了在第二蝕刻之後形成第二抗蝕劑掩模118的情況，但是所揭示的發明不局限於此，還可以在形成第二抗蝕劑掩模118之後進行第二蝕刻。
接著，使用第二抗蝕劑掩模118對薄膜疊層體114中的第二導電膜110進行蝕刻來形成源極電極及汲極電極層120(參照圖2A、圖5A、圖8A、圖11A、圖14A、圖18)。在此，選擇如下蝕刻條件，即不產生或不容易產生對第二導電膜110以外的膜的偶然蝕刻及腐蝕。特別重要的是，以不產生或不容易產生對閘極電極層116的偶然蝕刻及腐蝕的條件進行蝕刻。
注意，源極電極及汲極電極層120構成源極佈線、連接薄膜電晶體和像素電極的電極或用作保持電容的電容元件的一個電極。在表示為源極電極及汲極電極層120A或源極電極及汲極電極層120C的情況下是指構成源極佈線的電極層，在表示為源極電極及汲極電極層120B的情況下是指連接薄膜電晶體的汲極電極和像素電極的電極層，並且在表示為源極電極及汲極電極層120D的情況下是指在與電容佈線之間形成電容元件的一個電極層。而且，將它們總稱為源極電極及汲極電極層120。
注意，作為對薄膜疊層體114中的第二導電膜110的蝕刻，可以採用濕蝕刻或乾蝕刻。
接著，對薄膜疊層體114中的雜質半導體膜108及半導體膜106的上部(背通道部)進行蝕刻來形成源極區及汲極區122(參照圖2B、圖5B、圖8B、圖11B、圖14B、圖19)。在此，選擇如下蝕刻條件，即不產生或不容易產生對雜質半導體膜108及半導體膜106以外的膜的偶然蝕刻及腐蝕。特別重要的是，以不產生或不容易產生對閘極電極層116的偶然蝕刻及腐蝕的條件進行蝕刻。
注意，對薄膜疊層體114中的雜質半導體膜108及半導體膜106的上部(背通道部)的蝕刻，可以採用乾蝕刻或濕蝕刻。
然後，去除第二抗蝕劑掩模118(參照圖2C、圖5C、圖8C、圖11C、圖14C)，以完成薄膜電晶體(參照圖2C)。如上所說明，可以使用一個光掩模(多級灰度掩模)製造薄膜電晶體。
注意，在本發明說明中，將參照圖2A及圖2B說明的步驟總稱為第三蝕刻。如上所說明，第三蝕刻既可以以多個階段進行，又可以以一個階段進行。
覆蓋如上所述那樣形成的薄膜電晶體地形成第二絕緣膜。在此，也可以只使用第一保護膜126形成第二絕緣膜，但是使用第一保護膜126和第二保護膜128形成(參照圖3A、圖6A、圖9A、圖12A、圖15A)。與第一絕緣膜104同樣地形成第一保護膜126，即可。
藉由其表面大致成為平坦的方法形成第二保護膜128。這是因為藉由使第二保護膜128的表面大致平坦，可以防止形成在第二保護膜128上的像素電極層132的破裂等的緣故。因此，在此的“大致平坦”是指能夠實現上述目的的程度即可，而並不被要求高平坦性。
注意，例如可以使用感光聚醯亞胺、丙烯或環氧樹脂等並藉由旋塗法等來形成第二保護膜128。但是，不局限於這些材料或形成方法。
接著，在第二絕緣膜中形成第一開口部130及第二開口部131(參照圖3B、圖6B、圖9B、圖12B、圖15B)。將第一開口部130及第二開口部131形成為至少到達源極電極及汲極電極層的表面。第一開口部130及第二開口部131的形成方法不局限於特定的方法，而實施者根據第一開口部130的直徑等適當地選擇，即可。例如，藉由採用光微影法進行乾蝕刻，可以形成第一開口部130及第二開口部131。
在第一開口部130之下設置有閘極電極層116E。藉由具有閘極電極層116E，可以防止如下情況：源極電極及汲極電極層120B和與源極電極及汲極電極層120B重疊的半導體層124等彎曲，並在製造步驟中或使用時破損或破壞。因此，可以簡化顯示裝置的製造步驟而不降低成品率及可靠性。
注意，當藉由光微影法形成開口部時，使用一個光掩模。
接著，在第二絕緣膜上形成像素電極層132(參照圖3C、圖6C、圖9C、圖12C、圖15C、圖20)。將像素電極層132形成為經由第一開口部連接到源極電極及汲極電極層120。具體而言，將像素電極層132形成為經由第一開口部130連接到源極電極及汲極電極層120B，並經由第二開口部131連接到源極電極及汲極電極層120D。較佳的使用具有透光性的導電材料形成像素電極層132。在此，作為具有透光性的導電材料，可以舉出銦錫氧化物(下面稱為ITO)、包含氧化鎢的銦氧化物、包含氧化鎢的銦鋅氧化物、包含氧化鈦的銦氧化物、包含氧化鈦的銦錫氧化物、銦鋅氧化物或添加有氧化矽的銦錫氧化物等。藉由濺射法或CVD法等形成具有透光性的導電材料的膜，即可，但是不局限於特定的方法。此外，至於像素電極層132，可以是單層或層疊多個膜而成的疊層膜。
注意，在本實施例模式中，只有像素電極層132使用具有透光性的導電材料，但是本發明不局限於此。作為第一導電膜102及第二導電膜110的材料，也可以使用具有透光性的導電材料。
注意，當藉由光微影法形成像素電極層132時，使用一個光掩模。
如上所說明，根據本實施例模式的主動矩陣基板的製造(所謂的陣列步驟)結束。如本實施例模式所說明，藉由利用側面蝕刻形成閘極電極層並使用多級灰度掩模形成源極電極及汲極電極層，可以使用一個掩模製造薄膜電晶體。
應用上述製造方法製造的薄膜電晶體包括如下結構：在閘極電極層上具有閘極絕緣膜，在所述閘極絕緣膜上具有半導體層，在所述半導體層上具有源極區及汲極區，在所述源極區及汲極區上具有源極電極及汲極電極，與所述閘極電極層的側面接觸地具有腔體(參照圖3C)。藉由形成為與閘極電極層的側面接觸地具有腔體，可以製造閘極電極層端部中的洩漏電流小的薄膜電晶體。
注意，在上述說明中，形成具有凹部的抗蝕劑掩模作為第一抗蝕劑掩模，但是所揭示的發明不局限於此，還可以使用通常的光掩模形成第一抗蝕劑掩模。參照圖25至圖27簡單地說明當形成第一抗蝕劑掩模時不使用多級灰度掩模的情況。
注意，圖25、圖26及圖27分別對應於圖16、圖17及圖18。
首先，在基板100上形成第一導電膜102、第一絕緣膜104、半導體膜106、雜質半導體膜108及第二導電膜110，並且在第二導電膜110上形成第一抗蝕劑掩模170。第一抗蝕劑掩模170與第一抗蝕劑掩模112不同，沒有設置凹部，且形成為使其整個表面具有大致相同的厚度。也就是，可以不使用多級灰度掩模而使用通常的光掩模形成第一抗蝕劑掩模170。
接著，使用第一抗蝕劑掩模170進行第一蝕刻。換言之，以至少使第一導電膜102的表面露出的方式藉由蝕刻對第一絕緣膜104、半導體膜106、雜質半導體膜108及第二導電膜110進行構圖，以在第一導電膜102上形成薄膜疊層體114(參照圖25)。
接著，藉由進行第二蝕刻形成閘極電極層116(參照圖26)。然後，藉由剝離等去除第一抗蝕劑掩模170。
接著，在薄膜疊層體114上形成第二抗蝕劑掩模171，然後使用第二抗蝕劑掩模171形成源極電極及汲極電極層120(參照圖27)。其他步驟與使用多級灰度掩模時的說明同樣。
如上所說明，可以不使用多級灰度掩模地製造薄膜電晶體。但是，所使用的掩模數目與使用多級灰度掩模的情況相比多一個。也就是，可以使用兩個光掩模製造薄膜電晶體。在此情況下，可以使用四個光掩模製造具有像素電晶體的主動矩陣基板。因此，減少所使用的光掩模的數目，從而可以大幅度地縮減薄膜電晶體及顯示裝置的製造步驟數目。再者，可以高成品率地製造並降低成本。此外，藉由具有由閘極電極層116E構成的支撐部，可以獲得薄膜電晶體的力學平衡，並可以不降低成品率及可靠性地簡化薄膜電晶體的製造步驟。
在此，參照圖21至23C說明藉由上述步驟製造的主動矩陣基板的端子連接部。
圖21至23C示出藉由上述步驟製造的主動矩陣基板中的閘極佈線一側的端子連接部及源極佈線一側的端子連接部的俯視圖及截面圖。
圖21示出在閘極佈線一側的端子連接部及源極佈線一側的端子連接部中的從像素部延伸的閘極佈線及源極佈線的俯視圖。
圖22示出沿著圖21的X-X'的截面圖。也就是，圖22示出閘極佈線一側的端子連接部中的截面圖。在圖22中，只有閘極電極層116露出。端子部連接到該閘極電極層116露出的區域。
圖23A至23C示出沿著圖21的Y-Y'的截面圖。也就是，圖23A至23C示出源極佈線一側的端子連接部中的截面圖。在圖23A至23C的Y-Y'中，閘極電極層116和源極電極及汲極電極層120經由像素電極層132連接。圖23A至23C示出閘極電極層116和源極電極及汲極電極層120的各種連接方式。至於根據所揭示的發明的顯示裝置的端子連接部，可以採用這些連接方式中的任何一種或圖23A至23C所示的方式之外的連接方式。藉由使源極電極及汲極電極層120連接到閘極電極層116，可以使端子的連接部的高度大致相等。
注意，開口部的數目不局限於圖23A至23C所示的開口部的數目，既可以對於一個端子設置一個開口部，又可以對於一個端子設置多個開口部。藉由對於一個端子設置多個開口部，即使因為形成開口部的蝕刻步驟不充分等的理由，而不能獲得優質開口部也可以利用其他開口部實現電連接。再者，當順利地形成所有開口部時，也可以擴大接觸的面積，因此可以減少接觸電阻，所以是較佳的的。
在圖23A中，藉由蝕刻等去除第一保護膜126及第二保護膜128的端部，使閘極電極層116和源極電極及汲極電極層120露出，並且藉由該露出的區域中形成像素電極層132，實現電連接。圖21所示的俯視圖相當於圖23A的俯視圖。
注意，可以在形成第一開口部130及第二開口部131的同時，形成閘極電極層116和源極電極及汲極電極層120露出的區域。
在圖23B中，在第一保護膜126及第二保護膜128中設置第三開口部160A，並且藉由蝕刻等去除第一保護膜126及第二保護膜128的端部，使閘極電極層116和源極電極及汲極電極層120露出。藉由在該露出的區域中形成像素電極層132，實現電連接。
注意，可以在形成第一開口部130及第二開口部131的同時，形成第三開口部160A及閘極電極層116露出的區域。
在圖23C中，藉由在第一保護膜126及第二保護膜128中設置第三開口部160B及第四開口部161，使閘極電極層116和源極電極及汲極電極層120露出，並且藉由在該露出的區域中形成像素電極層132，實現電連接。在此，與圖23A及23B同樣地藉由蝕刻等去除第一保護膜126及第二保護膜128的端部，但是將該區域用作端子的連接部。
注意，當形成第一開口部130及第二開口部131的同時，形成第三開口部160B及第四開口部161和閘極電極層116露出的區域。
接著，說明使用藉由上述步驟製造的顯示裝置的主動矩陣基板製造液晶顯示裝置的方法，即製盒(cell)步驟及模組步驟。但是，對於根據本實施例模式的顯示裝置的製造方法中的製盒步驟及模組步驟沒有特別的限制。
在製盒步驟中，貼合藉由上述步驟製造的主動矩陣基板和與此相對的基板(以下稱為對置基板)並注入液晶。首先，在下面對於對置基板的製造方法進行簡單的說明。注意，在沒有特別說明時，形成在對置基板上的膜也可以是單層或疊層。
首先，在基板上形成遮光層，在遮光層上形成紅色、綠色、藍色中任一種彩色濾光片層，在其上選擇性地形成像素電極層，並且在像素電極層上形成肋材。注意，在此，作為基板使用與基板100同樣的基板，即可。也就是，使用玻璃基板，即可。
作為遮光層，選擇性地形成具有遮光性的材料的膜。作為具有遮光性的材料，例如可以使用包含黑色樹脂(碳黑)的有機樹脂。或者，可以使用以鉻為主要成分的材料膜的疊層膜。以鉻為主要成分的材料膜是指鉻、氧化鉻或氮化鉻。用於遮光層的材料只要是具有遮光性的材料，就沒有特別的限制。藉由採用光微影法等選擇性地形成具有遮光性的膜。
使用有機樹脂膜選擇性地形成彩色濾光片層，即可。在該有機樹脂中當從背光燈照射白色光時，只能夠使紅色、綠色、藍色中任一種光透過。藉由在形成時進行分別塗敷，可以選擇性地形成彩色濾光片層。作為彩色濾光片的排列，採用條形排列、三角排列或正方排列，即可。
像素電極層可以與主動矩陣基板所具有的像素電極層132同樣地形成。但是，因為不需要選擇性地形成，所以形成在整個表面，即可。
形成在像素電極上的肋材是指為擴大視角而形成的圖案形成了的有機樹脂膜。注意，在並沒有需要時，也可以不形成。
注意，作為對置基板的製造方法，還可以考慮到各種方式。例如，也可以在形成彩色濾光片層之後，在形成像素電極層之前形成外敷層。藉由形成外敷層，可以提高像素電極的被形成面的平坦性，從而提高成品率。此外，可以防止包括在彩色濾光片層中的材料的一部分侵入到液晶材料中。作為外敷層，使用以丙烯樹脂或環氧樹脂為基礎的熱固化材料。
此外，在形成肋材之前或後，也可以形成支柱間隔物(柱狀間隔物)作為間隔物。支柱間隔物是指為了將主動矩陣基板和對置基板之間的間隔保持為一定而以一定間隔形成在對置基板上的結構物。在使用珠狀間隔物(球狀間隔物)的情況下，也可以不形成支柱間隔物。
接著，將取向膜形成在主動矩陣基板及對置基板。例如，藉由如下步驟形成取向膜，即將聚醯亞胺樹脂等溶化在有機溶劑中，藉由印刷法或旋塗法等塗敷它，然後進行乾燥和焙燒。所形成的取向膜的厚度一般約為50nm以上且100nm以下左右。對取向膜進行摩擦處理以使液晶分子具有一定的預傾角取向。例如，藉由使用叢密絨毛的布如天鵝絨等擦取向膜，來進行摩擦處理。
接著，使用密封劑貼合主動矩陣基板和對置基板。當在對置基板沒有設置支柱間隔物的情況下，較佳的將珠狀間隔物分散在所希望的區域中並貼合。
接著，藉由滴落等將液晶材料注入到貼合的主動矩陣基板和對置基板之間。在注入液晶材料之後，使用紫外線固化樹脂等密封注入口。或者，也可以在將液晶材料滴落之後，貼合主動矩陣基板和對置基板。
接著，將偏振片貼附到貼合主動矩陣基板和對置基板的液晶盒的雙面而結束製盒步驟。
接著，作為模組步驟，將FPC(撓性印刷電路)連接到端子部的輸入端子(圖23A至23C中的閘極電極層116露出的區域)。在FPC中在有機樹脂薄膜如聚醯亞胺等上形成由導電膜構成的佈線，並且FPC隔著各向異性導電膏劑(下面，稱為ACP)連接到輸入端子。ACP由用作粘合劑的膏劑和具有鍍金等的直徑為幾十μm至幾百μm的導電表面的粒子構成。藉由混入在膏劑中的粒子接觸於輸入端子上的導電層和連接到形成在FPC中的佈線的端子上的導電層，實現電連接。注意，也可以在FPC的連接之後將偏振片貼附到主動矩陣基板和對置基板。如上所述，可以製造用於顯示裝置的液晶面板。
如上所述，可以使用三個或四個光掩模製造用於顯示裝置的具有像素電晶體的主動矩陣基板。
因此，可以大幅度地縮減薄膜電晶體及顯示裝置的製造步驟數目。更具體地，可以如上所說明那樣地使用一個或兩個光掩模製造薄膜電晶體。此外，可以使用三個或四個光掩模製造具有像素電晶體的主動矩陣基板。由此，所使用的光掩模的數目減少，從而可以大幅度地縮減薄膜電晶體及顯示裝置的製造步驟數目。
可以不藉由複雜步驟如背面曝光、抗蝕劑軟熔及剝離法等而大幅度地縮減薄膜電晶體的製造步驟數目。因此，可以不藉由複雜步驟而大幅度地縮減顯示裝置的製造步驟數目。
此外，可以維持薄膜電晶體的電氣特性並大幅度地縮減薄膜電晶體的製造步驟。
再者，藉由上述效果，可以大幅度地縮減製造成本。
除了上述效果之外，因為顯示裝置所具有的薄膜電晶體獲得力學穩定，所以不降低成品率及可靠性地簡化顯示裝置的製造步驟。
注意，所揭示的發明不局限於液晶顯示裝置而還可以應用於其他顯示裝置。
[實施例模式2]
在本實施例模式中，參照圖28A至圖41說明與實施例模式1不同的方式。
注意，圖34至圖38示出本實施例模式的薄膜電晶體的俯視圖，而圖38是形成了像素電極的完成圖。圖28A至圖30C是沿著圖34至圖38的A-A'的截面圖。圖31A至圖33C是沿著圖34至圖38的B-B'的截面圖。
首先，在基板200上形成第一導電膜202、第一絕緣膜204、半導體膜206、雜質半導體膜208及第二導電膜210。作為基板200，可以使用與實施例模式1中的基板100同樣的基板。可以與實施例模式1中的第一導電膜102同樣地形成第一導電膜202。可以與實施例模式1中的第一絕緣膜104同樣地形成第一絕緣膜204。可以與實施例模式1中的半導體膜106同樣地形成半導體膜206。可以與實施例模式1中的雜質半導體膜108同樣地形成雜質半導體膜208。可以與實施例模式1中的第二導電膜110同樣地形成第二導電膜210。
接著，在第二導電膜210上形成第一抗蝕劑掩模212(參照圖28A、圖31A)。第一抗蝕劑掩模212是與實施例模式1中的第一抗蝕劑掩模112同樣的具有凹部及凸部的抗蝕劑掩模，可以換言之，由厚度不同的多個區域(在此為兩個區域)構成的抗蝕劑掩模。在第一抗蝕劑掩模212中，厚的區域稱為第一抗蝕劑掩模212的凸部，而薄的區域稱為第一抗蝕劑掩模212的凹部。
在第一抗蝕劑掩模212中，在形成源極電極及汲極電極層220的區域中形成凸部，並且在沒主動電極及汲極電極層220且形成為使半導體層露出的區域中形成凹部。
第一抗蝕劑掩模212可以與實施例模式1中的第一抗蝕劑掩模112同樣地使用一般的多級灰度掩模形成。
接著，使用第一抗蝕劑掩模212進行第一蝕刻。換言之，藉由蝕刻對第一絕緣膜204、半導體膜206、雜質半導體膜208及第二導電膜210進行構圖，以形成薄膜疊層體214(參照圖28B、圖31B、圖34)。第一蝕刻可以與實施例模式1中說明的第一蝕刻同樣地進行，並且以至少使第一導電膜202露出的方式進行。
接著，藉由使用第一抗蝕劑掩模212進行第二蝕刻。也就是，藉由蝕刻對第一導電膜202進行構圖，以形成閘極電極層216(參照圖28C、圖31C、圖35)。在本發明說明中，將該蝕刻步驟稱為第二蝕刻。
注意，閘極電極層216構成閘極佈線、電容佈線及支撐部，但是在表示為閘極電極層216A的情況下是指構成閘極佈線的閘極電極層，在表示為閘極電極層216B或閘極電極層216D的情況下是指構成支撐部的閘極電極層，在表示為閘極電極層216C的情況下是指構成電容佈線的閘極電極層。而且，將它們總稱為閘極電極層216。
以如下蝕刻條件進行第二蝕刻，即由第一導電膜202形成的閘極電極層216的側面形成在薄膜疊層體214側面的內側。換言之，以閘極電極層216的側面與薄膜疊層體214底面接觸地形成的方式進行蝕刻。再者，以相對於第二導電膜210的蝕刻速度小，且相對於第一導電膜202的蝕刻速度大的條件進行。換言之，以第一導電膜202對第二導電膜210的蝕刻選擇比大的條件進行。藉由以這種條件進行第二蝕刻，可以形成閘極電極層216。
注意，對於閘極電極層216的側面形狀沒有特別的限制。例如，可以是錐形狀。閘極電極層216的側面形狀取決於用於第二蝕刻的藥液等條件。
在此，“相對於第二導電膜210的蝕刻速度小，且相對於第一導電膜202的蝕刻速度大的條件”或者“第一導電膜202對第二導電膜210的蝕刻選擇比大的條件”是指滿足以下第一必要條件和第二必要條件的條件。
第一必要條件是指閘極電極層216殘留在所需要的部分。需要閘極電極層216的部分是指圖35至圖38中的以虛線表示的區域。換言之，需要的是，在第二蝕刻之後，閘極電極層216以構成閘極佈線、電容佈線及支撐部的方式殘留。為了閘極電極層構成閘極佈線及電容佈線，需要這些佈線不斷開地進行第二蝕刻。較佳的是，如圖28A至28C以及圖35所示，在離薄膜疊層體214的側面具有間隔d1 的內側形成閘極電極層216的側面。實施者可以根據佈局適當地設定d1 ，即可。第二必要條件是指由閘極電極層216構成的閘極佈線及電容佈線的寬度d3 和由源極電極及汲極電極層220A構成的源極佈線的最小寬度d2 適當(參照圖38)。這是因為如下緣故：當藉由第二蝕刻，源極電極及汲極電極層220A被蝕刻時，源極佈線的最小寬度d2 縮小，並且源極佈線的電流密度成為過大，因此電氣特性降低。因此，以第一導電膜202的蝕刻速度不成為過大且第二導電膜210的蝕刻速度儘量小的條件進行第二蝕刻。除此之外，以第一導電膜202的蝕刻速度儘量小的條件進行後面要說明的第三蝕刻。
此外，難以增大源極佈線的最小寬度d2 。這是因為如下緣故：源極佈線的最小寬度d2 取決於與源極佈線重疊的半導體層的最小寬度d4 ，並且為了增大源極佈線的最小寬度d2 而需要增大半導體層的最小寬度d4 ，由此難以使相鄰的閘極佈線和電容佈線絕緣。於是，使半導體層的最小寬度d4 小於所述間隔d1 的大致兩倍。換言之，使間隔d1 大於半導體層的最小寬度d4 的大致一半。
注意，在閘極佈線和與該閘極佈線彼此相鄰的電容佈線之間至少一個與源極佈線重疊的半導體層的寬度為最小寬度d4 的部分，即可。較佳的是，如圖38所示，將與閘極佈線相鄰的區域和與電容佈線相鄰的區域的半導體層的寬度設定為最小寬度d4 ，即可。
注意，較佳的將由源極電極及汲極電極層形成的連接於像素電極層的部分的電極寬度設定為源極佈線的最小寬度d2 。
如上所說明，在本實施例模式中也與實施例模式1同樣地，非常重要的是根據伴隨側面蝕刻的條件進行第二蝕刻。藉由第二蝕刻伴隨第一導電膜202的側面蝕刻，可以使由閘極電極層216構成的相鄰的閘極佈線和電容佈線絕緣。
注意，如圖35所示，將藉由第一蝕刻形成的薄膜疊層體214設計為在接觸於由閘極電極層216B及閘極電極層216D構成的支撐部的部分變細(參照圖35中的兩個箭頭所示的部分)。藉由採用這種結構，可以利用第二蝕刻使閘極電極層216A和閘極電極層216B或閘極電極層216D分斷並絕緣。
注意，如圖35所示的閘極電極層216B及閘極電極層216D用作支撐薄膜疊層體214的支撐部。藉由具有支撐部，可以防止形成在閘極電極層上方的閘極絕緣膜等的剝離。再者，藉由設置支撐部，可以防止利用第二蝕刻接觸於閘極電極層216地形成的腔體的區域多餘地擴大。注意，藉由設置支撐部，可以防止薄膜疊層體214因自量破壞或破損並提高成品率，因此是較佳的。
特別是，藉由利用不僅用作電容佈線還用作支撐部的閘極電極層216C，可以獲得薄膜電晶體的力學平衡，從而可以不降低成品率和可靠性地簡化薄膜電晶體的步驟。
如上所說明，較佳的採用濕蝕刻進行第二蝕刻。
在採用濕蝕刻進行第二蝕刻的情況下，形成鋁或鉬作為第一導電膜202，形成鈦或鎢作為第二導電膜210，並且將包含硝酸、醋酸及磷酸的藥液用於蝕刻，即可。或者，形成鉬作為第一導電膜202，形成鈦、鋁或鎢作為第二導電膜210，並且將包含過氧化氫溶液的藥液用於蝕刻，即可。
在採用濕蝕刻進行第二蝕刻的情況下，最較佳的是，形成在添加釹的鋁上形成鉬的疊層膜作為第一導電膜202，形成鎢作為第二導電膜210，並且將包含2%的硝酸、10%的醋酸、72%的磷酸的藥液用於蝕刻。藉由使用具有這樣組成比的藥液，第一導電膜202被蝕刻而不使第二導電膜210蝕刻。注意，添加到第一導電膜202的釹是為了鋁的低電阻化和小丘防止而添加的。
注意，如圖35所示，俯視的閘極電極層216具有角(例如，角251)。這是因為如下緣故：由於形成閘極電極層216的第二蝕刻是大致各向同性地進行的，因此蝕刻為使閘極電極層216的側面和薄膜疊層體214的側面的間隔d1 為大致相同。
接著，縮小第一抗蝕劑掩模212而使第二導電膜210露出，並且形成第二抗蝕劑掩模218。
接著，使用第二抗蝕劑掩模218對薄膜疊層體214中的第二導電膜210進行蝕刻來形成源極電極及汲極電極層220(參照圖29A、圖32A、圖36)。在此，選擇如下蝕刻條件，即不產生或難以產生第二導電膜210以外的膜的偶然蝕刻及腐蝕。特別重要的是，以不產生或難以產生閘極電極層216的偶然蝕刻及腐蝕的條件進行蝕刻。
注意，各個源極電極及汲極電極層220構成源極佈線、連接薄膜電晶體和像素電極的電極或用作保持電容的電容元件的一方電極。在表示為源極電極及汲極電極層220A或源極電極及汲極電極層220C的情況下是指構成源極佈線的電極層，在表示為源極電極及汲極電極層220B的情況下是指連接薄膜電晶體的汲極電極和像素電極的電極層，並在與電容佈線之間形成電容元件的一方電極層。而且，將它們總稱為源極電極及汲極電極層220。
注意，作為薄膜疊層體214中的第二導電膜210的蝕刻，可以採用濕蝕刻或乾蝕刻。
接著，對薄膜疊層體214中的雜質半導體膜208及半導體膜206的上部(背通道部)進行蝕刻來形成源極區及汲極區222(參照圖29B、圖32B、圖37)。在此，選擇如下蝕刻條件，即不產生或難以產生雜質半導體膜208及半導體膜206以外的膜的偶然蝕刻及腐蝕。特別重要的是，以不產生或難以產生閘極電極層216的偶然蝕刻及腐蝕的條件進行蝕刻。
注意，作為薄膜疊層體214中的雜質半導體膜208及半導體膜206的上部(背通道部)的蝕刻，可以採用乾蝕刻或濕蝕刻。
然後，去除第二抗蝕劑掩模218(參照圖29C、圖32C)而完成薄膜電晶體(參照圖29C)。如上所說明，可以使用一個掩模(多級灰度掩模)製造薄膜電晶體。
在本發明說明中，將參照圖29A及圖29B說明的步驟總稱為第三蝕刻。如上所說明，第三蝕刻既可以分多個階段進行，又可以一同進行。
覆蓋如上所述那樣形成的薄膜電晶體地形成第二絕緣膜。在此，也可以只使用第一保護膜226形成第二絕緣膜，但是較佳的使用第一保護膜226和第二保護膜228形成(參照圖30A、圖33A)。可以與實施例模式1中的第一保護膜126和第二保護膜128同樣地形成第一保護膜226，並且可以與實施例模式1中的第二保護膜128同樣地採用成為大致平坦的方法形成第二保護膜228。
接著，在第二絕緣膜中形成第一開口部230(參照圖30B、圖33B)。將第一開口部230形成為至少到達源極電極及汲極電極層的表面。第一開口部230的形成方法不局限於特定的方法，實施者根據第一開口部230的直徑等適當地選擇，即可。例如，藉由採用光微影法進行乾蝕刻，可以形成第一開口部230。在實施例模式1中，在每個像素中需要設置兩個用作連接源極電極及汲極電極層和像素電極層的開口部，但是，在本實施例模式中，在每個像素中設置一個開口部，即可。由此，可以提高成品率。此外，開口部可以獲得大的餘量，從而進一步提高成品率。
在第一開口部230之下設置有閘極電極層216C。藉由具有閘極電極層216C，可以防止如下情況：源極電極及汲極電極層220B和與源極電極及汲極電極層220B重疊的半導體層224等彎曲，並在製造步驟中或使用時破損或破壞。因此，可以簡化顯示裝置的製造步驟而不降低成品率及可靠性。
注意，當藉由光微影法形成開口部時，使用一個光掩模。
接著，在第二絕緣膜上形成像素電極層232(參照圖30C、圖33C、圖38)。將像素電極層332形成為藉由開口部連接到源極電極及汲極電極層220。具體而言，將像素電極層232形成為藉由第一開口部230連接到源極電極及汲極電極層220C。較佳的使用具有透光性的導電材料形成像素電極層232。在此，作為具有透光性的導電材料，可以舉出銦錫氧化物(下面稱為ITO)、包含氧化鎢的銦氧化物、包含氧化鎢的銦鋅氧化物、包含氧化鈦的銦氧化物、包含氧化鈦的銦錫氧化物、銦鋅氧化物或添加有氧化矽的銦錫氧化物等。藉由濺射法或CVD法等形成具有透光性的導電材料的膜，即可，但是不局限於特定的方法。此外，至於像素電極層232，可以是單層或層疊多個膜而成的疊層膜。
注意，在本實施例模式中，只有像素電極層232使用具有透光性的導電材料，但是所揭示的發明不局限於此。作為第一導電膜202及第二導電膜210的材料，也可以使用具有透光性的導電材料。
注意，當藉由光微影法形成像素電極層232時，使用一個光掩模。
如上所說明，完成本實施例模式的主動矩陣基板的製造(所謂的陣列步驟)。如本實施例模式所說明，藉由利用側面蝕刻形成閘極電極層並使用多級灰度掩模形成源極電極及汲極電極層，可以使用一個掩模製造薄膜電晶體。
應用所揭示的發明的製造方法製造的薄膜電晶體包括如下結構：在閘極電極層上具有閘極絕緣膜，在所述閘極絕緣膜上具有半導體層，在所述半導體層上具有源極區及汲極區，在所述源極區及汲極區上具有源極電極及汲極電極，與所述閘極電極層的側面接觸地具有腔體(參照圖30C)。藉由形成為與閘極電極層的側面接觸地具有腔體，可以製造閘極電極層端部中的洩漏電流小的薄膜電晶體。
注意，在上述說明中，形成具有凹部的抗蝕劑掩模作為第一抗蝕劑掩模，但是所揭示的發明不局限於此而還可以使用通常的光掩模形成第一抗蝕劑掩模。參照圖39至圖41簡單地說明當形成第一抗蝕劑掩模時不使用多級灰度掩模的情況。
注意，圖39、圖40及圖41對應於圖34、圖35及圖36。
首先，在基板200上形成第一導電膜202、第一絕緣膜204、半導體膜206、雜質半導體膜208及第二導電膜210，並且在第二導電膜210上形成第一抗蝕劑掩模270。第一抗蝕劑掩模270與第一抗蝕劑掩模212不同，沒有設置凹部，且形成為使其整個表面具有大致相同的厚度。也就是，也可以不使用多級灰度掩模而使用通常的光掩模形成第一抗蝕劑掩模270。
接著，使用第一抗蝕劑掩模270進行第一蝕刻。換言之，以至少使第一導電膜202的表面露出的方式藉由蝕刻對第一絕緣膜204、半導體膜206、雜質半導體膜208及第二導電膜210進行構圖，以在第一導電膜202上形成薄膜疊層體214(參照圖39)。
接著，藉由進行第二蝕刻形成閘極電極層216(參照圖40)。然後，藉由剝離等去除第一抗蝕劑掩模270。
接著，在薄膜疊層體214上形成第二抗蝕劑掩模271(第二抗蝕劑掩模271A至271C)，然後使用該第二抗蝕劑掩模271形成源極電極及汲極電極層220。其他步驟與使用多級灰度掩模的情況的說明同樣。
如上所說明，可以不使用多級灰度掩模而製造薄膜電晶體。但是，所使用的掩模數目與使用多級灰度掩模的情況相比多一個。也就是，可以使用兩個光掩模製造薄膜電晶體。此外，可以使用四個光掩模製造具有像素電晶體的主動矩陣基板。因此，減少所使用的光掩模的數目，從而可以大幅度地縮減薄膜電晶體及顯示裝置的製造步驟數目。再者，可以高成品率地製造並降低成本。此外，藉由具有由閘極電極層216C構成的支撐部，可以獲得薄膜電晶體的力學平衡，並可以在不降低成品率及可靠性的情況下簡化薄膜電晶體的製造步驟。
如上所述，可以使用三個或四個光掩模製造用於顯示裝置的具有像素電晶體的主動矩陣基板。
因此，可以大幅度地縮減薄膜電晶體及顯示裝置的製造步驟數目。更具體地，可以如上所說明那樣地使用一個或兩個光掩模製造薄膜電晶體。此外，可以使用三個或四個光掩模製造具有像素電晶體的主動矩陣基板。由此，所使用的光掩模的數目減少，從而可以大幅度地縮減薄膜電晶體及顯示裝置的製造步驟數目。
可以不藉由複雜步驟如背面曝光、抗蝕劑軟熔及剝離法等而大幅度地縮減薄膜電晶體的製造步驟數目。因此，可以不藉由複雜步驟而大幅度地縮減顯示裝置的製造步驟數目。
此外，可以維持薄膜電晶體的電氣特性並大幅度地縮減薄膜電晶體的製造步驟。
再者，藉由上述效果，可以大幅度地縮減製造成本。
除了上述效果之外，因為顯示裝置所具有的薄膜電晶體獲得力學穩定，所以在不降低成品率及可靠性的情況下簡化顯示裝置的製造步驟。再者，藉由應用根據本實施例模式的製造方法，只要在每個像素中設置一個開口部，從而開口部可以獲得大的餘量。由此，可以提高成品率。
由於本實施例模式中的閘極電極層216C的被蝕刻部分的體積比實施例模式1中的閘極電極層116E大，並且接觸於蝕刻液或蝕刻氣體等的面積大，因此可以控制性良好地進行蝕刻且在製程中獲得大的餘量。
注意，所揭示的發明不局限於液晶顯示裝置而還可以應用於其他顯示裝置。
[實施例模式3]
在本實施例模式中，對於組裝藉由實施例模式1及實施例模式2所說明的方法製造的顯示面板或顯示裝置作為顯示部的電子設備，參照圖42A至圖44C進行說明。作為這種電子設備，例如可以舉出相機如攝像機或數位相機等、頭戴式顯示器(護目鏡型顯示器)、汽車導航、投影機、汽車音響、個人電腦、可擕式資訊終端(移動電腦、行動電話或電子書等)。圖42A和42B示出這些電子設備的一例。
圖42A示出電視裝置。藉由將應用所揭示的發明製造的顯示面板組裝到框體中，可以完成圖42A所示的電視裝置。由應用實施例模式1及實施例模式2所說明的製造方法的顯示面板形成主螢幕323，並且作為其他輔助設備具備揚聲器部329、操作開關等。
如圖42A所示，將應用實施例模式1及實施例模式2所說明的製造方法的顯示用面板322組裝到框體321中，可以由接收器325接收普通的電視廣播。而且，藉由經由數據機324連接到採用有線或無線方式的通信網路，也可以進行單方向(從發送者到接收者)或雙方向(在發送者和接收者之間或在接收者之間)的資訊通信。藉由利用組裝到框體中的開關或另外提供的遙控裝置326，可以進行電視裝置的操作。也可以在該遙控裝置326中設置有用於顯示輸出資訊的顯示部327。
另外，也可以在電視裝置中，除了主螢幕323之外，還由第二顯示面板形成子螢幕328，並附加顯示頻道或音量等的結構。
圖43是表示電視裝置的主要結構的方塊圖。在顯示區中形成像素部351。信號線驅動電路352和掃描線驅動電路353也可以以COG方式安裝到顯示面板。
作為其他外部電路的結構，視頻信號的輸入一側具有視頻信號放大電路355、視頻信號處理電路356、以及控制電路357等，該視頻信號放大電路355放大由調諧器354接收的信號中的視頻信號，該視頻信號處理電路356將從視頻信號放大電路355輸出的信號轉換為對應於紅色、綠色、藍色各種顏色的顏色信號，該控制電路357將所述視頻信號轉換為驅動器IC的輸入規格。控制電路357將信號分別輸出到掃描線一側和信號線一側。在進行數位驅動的情況下，也可以採用如下結構，即在信號線一側設置信號分割電路358，並將輸入數位信號分割為整數個來供給。
由調諧器354接收的信號中的音頻信號被傳送到音頻信號放大電路359，並且其輸出經過音頻信號處理電路360供給到揚聲器363。控制電路361從輸入部362接收接收站(接收頻率)及音量的控制資訊，並且將信號傳送到調諧器354及音頻信號處理電路360。
當然，所揭示的發明不局限於電視裝置而還可以用於個人電腦的監視器、大面積的顯示媒體如火車站或機場等的資訊顯示板或者街頭上的廣告顯示板等。因此，可以提高這些顯示媒體的生產率。
藉由利用將實施例模式1及實施例模式2所說明的顯示裝置的製造方法應用於主螢幕323、子螢幕328的顯示面板或顯示裝置，可以提高電視裝置的生產率。
此外，圖42B所示的可擕式電腦包括主體331及顯示部332等。藉由將應用實施例模式1及實施例模式2所說明的顯示裝置的製造方法的顯示面板或顯示裝置用於顯示部332，可以提高電腦的生產率。
圖44A至44C是行動電話的一例，圖44A是前視圖，圖44B是後視圖，圖44C是當滑動兩個框體時的前視圖。行動電話由兩個框體，即框體301以及302構成。行動電話具有行動電話和可擕式資訊終端雙方的功能，內置有電腦，並且除了進行聲音通話之外還可以處理各種各樣的資料，即是所謂的智慧型電話(Smartphone)。
行動電話由框體301以及框體302構成。框體301具備顯示部303、揚聲器304、麥克風305、操作鍵306、定位裝置307、表面相機用透鏡308、外部連接端子插口309、以及耳機端子310等，並且框體302由鍵盤311、外部記憶體插槽312、背面相機313、燈314等構成。此外，天線被內置在框體301中。
此外，行動電話還可以在上述結構的基礎上內置非接觸IC晶片、小型記錄裝置等。
相重合的框體301和框體302(示出於圖44A)可以滑動，則如圖44C那樣展開。可以將應用實施例模式1及實施例模式2所說明的顯示裝置的製造方法的顯示面板或顯示裝置安裝到顯示部303中。由於在與顯示部303相同的面上具備表面相機用透鏡308，所以可以進行視頻通話。此外，藉由將顯示部303用作取景器，可以使用背面相機313以及燈314進行靜態圖像以及動態圖像的攝影。
藉由利用揚聲器304和麥克風305，可以將行動電話用作聲音記錄裝置(錄音裝置)或聲音再現裝置。此外，可以利用操作鍵306進行電話的撥打和接收、電子郵件等的簡單的資訊輸入操作、表示於顯示部的畫面的滾動操作、選擇表示於顯示部的資訊等的指標移動操作等。
此外，當處理的資訊較多時如製作檔、用作可擕式資訊終端等，使用鍵盤311是較方便的。再者，藉由使相重合的框體301和框體302(圖44A)滑動，可以如圖44C那樣展開。當用作可擕式資訊終端時，可以使用鍵盤311及定位裝置307進行順利的操作。外部連接端子插口309可以與AC適配器以及USB電纜等的各種電纜連接，並可以進行充電以及與個人電腦等的資料通信。此外，藉由對外部記憶體插槽312插入記錄媒體，可以進行更大量的資料儲存以及轉移。
框體302的背面(圖44B)具備背面相機313及燈314，並且可以將顯示部303用作取景器而進行靜態圖像以及動態圖像的攝影。
此外，除了上述功能結構之外，還可以具備紅外線通信功能、USB埠、數位電視(one-seg)接收功能、非接觸IC晶片或耳機插口等。
由於可以應用實施例模式1及實施例模式2所說明的薄膜電晶體及顯示裝置的製造方法製造本實施例模式所說明的各種電子設備，因此藉由應用本發明，可以提高這些電子設備的生產率。
由此，藉由應用本發明，可以大幅度地縮減這些電子設備的製造成本。
100．．．基板
102．．．第一導電膜
104．．．第一絕緣膜
106．．．半導體膜
108．．．雜質半導體膜
110．．．第二導電膜
112．．．第一抗蝕劑掩模
114．．．薄膜疊層體
115．．．被蝕刻的第一導電膜
116．．．閘極電極層
116A．．．閘極電極層
116B．．．閘極電極層
116C．．．閘極電極層
116D．．．閘極電極層
116E．．．閘極電極層
118‧‧‧第二抗蝕劑掩模
120‧‧‧源極電極及汲極電極層
120A‧‧‧源極電極及汲極電極層
120B‧‧‧源極電極及汲極電極層
120C‧‧‧源極電極及汲極電極層
120D‧‧‧源極電極及汲極電極層
122‧‧‧源極區及汲極區
122A‧‧‧源極區及汲極區
122B‧‧‧源極區及汲極區
122C‧‧‧源極區及汲極區
122D‧‧‧源極區及汲極區
124‧‧‧半導體層
126‧‧‧第一保護膜
128‧‧‧第二保護膜
130‧‧‧第一開口部
131‧‧‧第二開口部
132‧‧‧像素電極層
140‧‧‧灰色調掩模
141‧‧‧基板
142‧‧‧遮光部
143‧‧‧衍射光柵部
145‧‧‧半色調掩模
146‧‧‧基板
147‧‧‧半透光部
148‧‧‧遮光部
151‧‧‧角
160A‧‧‧第三開口部
160B‧‧‧第三開口部
161‧‧‧第四開口部
170‧‧‧第一抗蝕劑掩模
171‧‧‧第二抗蝕劑掩模
200‧‧‧基板
202‧‧‧第一導電膜
204‧‧‧第一絕緣膜
206‧‧‧半導體膜
208‧‧‧雜質半導體膜
210‧‧‧第二導電膜
212‧‧‧第一抗蝕劑掩模
214‧‧‧薄膜疊層體
215‧‧‧被蝕刻的第一導電膜
216‧‧‧閘極電極層
216A‧‧‧閘極電極層
216B‧‧‧閘極電極層
216C‧‧‧閘極電極層
216D‧‧‧閘極電極層
218‧‧‧第二抗蝕劑掩模
220‧‧‧源極電極及汲極電極層
220A‧‧‧源極電極及汲極電極層
220B‧‧‧源極電極及汲極電極層
220C‧‧‧源極電極及汲極電極層
222‧‧‧源極區及汲極區
222A‧‧‧源極區及汲極區
222B‧‧‧源極區及汲極區
222C‧‧‧源極區及汲極區
224‧‧‧半導體層
226‧‧‧第一保護膜
228‧‧‧第二保護膜
230‧‧‧第一開口部
231‧‧‧第二開口部
232‧‧‧像素電極層
240‧‧‧灰色調掩模
241‧‧‧基板
242‧‧‧遮光部
243‧‧‧衍射光柵部
245‧‧‧半色調掩模
246‧‧‧基板
247‧‧‧半透光部
248‧‧‧遮光部
251‧‧‧角
270‧‧‧第一抗蝕劑掩模
271‧‧‧第二抗蝕劑掩模
271A至271C‧‧‧第二抗蝕劑掩模
301‧‧‧框體
302‧‧‧框體
303‧‧‧顯示部
304‧‧‧揚聲器
305‧‧‧麥克風
306‧‧‧操作鍵
307‧‧‧定位裝置
308‧‧‧表面影像拍攝裝置用透鏡
309‧‧‧外部連接端子插口
310‧‧‧耳機端子
311‧‧‧鍵盤
312‧‧‧外部記憶體插槽
313‧‧‧背面相機
314‧‧‧燈
321‧‧‧框體
322‧‧‧顯示用面板
323‧‧‧主螢幕
324‧‧‧數據機
325‧‧‧接收器
326‧‧‧遙控裝置
327‧‧‧顯示部
328‧‧‧子螢幕
329‧‧‧揚聲器部
331‧‧‧主體
332．．．顯示部
351．．．像素部
352．．．信號線驅動電路
353．．．掃描線驅動電路
354．．．調諧器
355．．．視頻信號放大電路
356．．．視頻信號處理電路
357．．．控制電路
358．．．信號分割電路
359．．．音頻信號放大電路
360．．．音頻信號處理電路
361．．．控制電路
362．．．輸入部
363．．．揚聲器
在附圖中：
圖1A至1C是說明薄膜電晶體及顯示裝置的製造方法的一例的圖；
圖2A至2C是說明薄膜電晶體及顯示裝置的製造方法的一例的圖；
圖3A至3C是說明薄膜電晶體及顯示裝置的製造方法的一例的圖；
圖4A至4C是說明薄膜電晶體及顯示裝置的製造方法的一例的圖；
圖5A至5C是說明薄膜電晶體及顯示裝置的製造方法的一例的圖；
圖6A至6C是說明薄膜電晶體及顯示裝置的製造方法的一例的圖；
圖7A至7C是說明薄膜電晶體及顯示裝置的製造方法的一例的圖；
圖8A至8C是說明薄膜電晶體及顯示裝置的製造方法的一例的圖；
圖9A至9C是說明薄膜電晶體及顯示裝置的製造方法的一例的圖；
圖10A至10C是說明薄膜電晶體及顯示裝置的製造方法的一例的圖；
圖11A至11C是說明薄膜電晶體及顯示裝置的製造方法的一例的圖；
圖12A至12C是說明薄膜電晶體及顯示裝置的製造方法的一例的圖；
圖13A至13C是說明薄膜電晶體及顯示裝置的製造方法的一例的圖；
圖14A至14C是說明薄膜電晶體及顯示裝置的製造方法的一例的圖；
圖15A至15C是說明薄膜電晶體及顯示裝置的製造方法的一例的圖；
圖16是說明薄膜電晶體及顯示裝置的製造方法的一例的圖；
圖17是說明薄膜電晶體及顯示裝置的製造方法的一例的圖；
圖18是說明薄膜電晶體及顯示裝置的製造方法的一例的圖；
圖19是說明薄膜電晶體及顯示裝置的製造方法的一例的圖；
圖20是說明薄膜電晶體及顯示裝置的製造方法的一例的圖；
圖21是說明主動矩陣基板的連接部的圖；
圖22是說明主動矩陣基板的連接部的圖；
圖23A至23C是說明主動矩陣基板的連接部的圖；
圖24A-1至24B-2是說明多級灰度掩模的圖；
圖25是說明薄膜電晶體及顯示裝置的製造方法的一例的圖；
圖26是說明薄膜電晶體及顯示裝置的製造方法的一例的圖；
圖27是說明薄膜電晶體及顯示裝置的製造方法的一例的圖；
圖28A至28C是說明薄膜電晶體及顯示裝置的製造方法的一例的圖；
圖29A至29C是說明薄膜電晶體及顯示裝置的製造方法的一例的圖；
圖30A至30C是說明薄膜電晶體及顯示裝置的製造方法的一例的圖；
圖31A至31C是說明薄膜電晶體及顯示裝置的製造方法的一例的圖；
圖32A至32C是說明薄膜電晶體及顯示裝置的製造方法的一例的圖；
圖33A至33C是說明薄膜電晶體及顯示裝置的製造方法的一例的圖；
圖34是說明薄膜電晶體及顯示裝置的製造方法的一例的圖；
圖35是說明薄膜電晶體及顯示裝置的製造方法的一例的圖；
圖36是說明薄膜電晶體及顯示裝置的製造方法的一例的圖；
圖37是說明薄膜電晶體及顯示裝置的製造方法的一例的圖；
圖38是說明薄膜電晶體及顯示裝置的製造方法的一例的圖；
圖39是說明薄膜電晶體及顯示裝置的製造方法的一例的圖；
圖40是說明薄膜電晶體及顯示裝置的製造方法的一例的圖；
圖41是說明薄膜電晶體及顯示裝置的製造方法的一例的圖；
圖42A和42B是說明電子設備的斜視圖；
圖43是說明電子設備的圖；以及
圖44A至44C是說明電子設備的圖。
132．．．像素電極層

Claims (19)

  1. 一種顯示裝置的製造方法，包含以下步驟：形成第一導電膜；在該第一導電膜上形成第一絕緣膜；在該第一絕緣膜上形成半導體膜；在該半導體膜上形成雜質半導體膜；在該雜質半導體膜上形成第二導電膜；在該第二導電膜上形成第一抗蝕劑掩模；藉由使用該第一抗蝕劑掩模，對該第一絕緣膜、該半導體膜、該雜質半導體膜及該第二導電膜進行第一蝕刻，至少使該第一導電膜的表面在形成該第一抗蝕劑掩模後露出；採用側面蝕刻，對該第一導電膜的一部分進行第二蝕刻來形成閘極電極和支撐部；在該第二導電膜上形成第二抗蝕劑掩模以降低該第一抗蝕劑掩模的尺寸；藉由使用該第二抗蝕劑掩模，對該第二導電膜、該雜質半導體膜及該半導體膜的一部分進行第三蝕刻來形成源極電極層、汲極電極層、源極區、汲極區及半導體層，以形成薄膜電晶體；去除該第二抗蝕劑掩模；形成第二絕緣膜來覆蓋該薄膜電晶體；在該第二絕緣膜中形成開口部，以使該源極電極層或汲極電極層的一部分露出；以及 在該開口部中並且在該第二絕緣膜上選擇性地形成像素電極，其中，該支撐部形成在與該開口部重疊的區域中。
  2. 一種顯示裝置的製造方法，包含以下步驟：形成第一導電膜；在該第一導電膜上形成第一絕緣膜；在該第一絕緣膜上形成半導體膜；在該半導體膜上形成雜質半導體膜；在該雜質半導體膜上形成第二導電膜；在該第二導電膜上形成具有凹部的第一抗蝕劑掩模；藉由使用該第一抗蝕劑掩模，對該第一絕緣膜、該半導體膜、該雜質半導體膜及該第二導電膜進行第一蝕刻，至少使該第一導電膜的表面在形成該第一抗蝕劑掩模後露出；採用側面蝕刻，對該第一導電膜的一部分進行第二蝕刻來形成閘極電極和支撐部；藉由降低該第一抗蝕劑掩模的尺寸來使與該第一抗蝕劑掩模的凹部重疊的第二導電膜露出，並形成第二抗蝕劑掩模；藉由使用該第二抗蝕劑掩模，對該第二導電膜、該雜質半導體膜及該半導體膜的一部分進行第三蝕刻來形成源極電極層、汲極電極層、源極區、汲極區及半導體層，以形成薄膜電晶體；去除該第二抗蝕劑掩模； 形成第二絕緣膜來覆蓋該薄膜電晶體；在該第二絕緣膜中形成開口部，使該源極電極層或汲極電極層的一部分露出；以及在該開口部中並且在該第二絕緣膜上選擇性地形成像素電極，其中，該支撐部形成在與該開口部重疊的區域中。
  3. 如申請專利範圍第1項的顯示裝置的製造方法，其中該第一抗蝕劑掩模是使用多級灰度掩模形成的。
  4. 如申請專利範圍第1項的顯示裝置的製造方法，其中藉由該第一蝕刻形成元件區；以及其中該閘極電極的側面和該支撐部的側面藉由該第二蝕刻以相對於該元件區的側面凹陷。
  5. 如申請專利範圍第1項的顯示裝置的製造方法，其中該第一蝕刻是乾蝕刻，以及其中該第二蝕刻是濕蝕刻。
  6. 如申請專利範圍第1項的顯示裝置的製造方法，其中該第二絕緣膜是層疊藉由CVD法或濺射法形成的絕緣膜和藉由旋塗法形成的絕緣膜形成的。
  7. 如申請專利範圍第1項的顯示裝置的製造方法，其中該支撐部的一部分與該開口部重疊。
  8. 如申請專利範圍第1項的顯示裝置的製造方法，其中該第二蝕刻是在形成該第二抗蝕劑掩模之後進行的。
  9. 如申請專利範圍第2項的顯示裝置的製造方法， 其中該第一抗蝕劑掩模是使用多級灰度掩模形成的。
  10. 如申請專利範圍第2項的顯示裝置的製造方法，其中藉由該第一蝕刻形成元件區；以及其中該閘極電極的側面和該支撐部的側面藉由該第二蝕刻以相對於該元件區側面凹陷。
  11. 如申請專利範圍第2項的顯示裝置的製造方法，其中該第一蝕刻是乾蝕刻，以及其中該第二蝕刻是濕蝕刻。
  12. 如申請專利範圍第2項的顯示裝置的製造方法，其中該第二絕緣膜是層疊藉由CVD法或濺射法形成的絕緣膜和藉由旋塗法形成的絕緣膜形成的。
  13. 如申請專利範圍第2項的顯示裝置的製造方法，其中該支撐部的一部分與該開口部重疊。
  14. 如申請專利範圍第2項的顯示裝置的製造方法，其中該第二蝕刻是在形成該第二抗蝕劑掩模之後形成的。
  15. 一種半導體裝置，包含：具有在絕緣表面上的閘極佈線和支撐部的閘極電極層；在該閘極佈線和該支撐部上的第一絕緣膜；在該第一絕緣膜上的半導體層；在該半導體層上的源極區或汲極區；在該源極區或汲極區上的源極電極或汲極電極；在該源極電極或汲極電極上的第二絕緣膜；在該第二絕緣膜中的開口部；以及 在該開口部中的連接到該源極電極或汲極電極的像素電極，其中，腔體形成在該閘極佈線和該支撐部之間，且在該絕緣表面和該第一絕緣膜之間，以及其中，該支撐部形成在與該開口部重疊的區域中。
  16. 一種半導體裝置，包含：具有在絕緣表面上的閘極佈線和電容佈線的閘極電極層；在該閘極佈線和該電容佈線上的第一絕緣膜；在該第一絕緣膜上的半導體層；在該半導體層上的源極區或汲極區；在該源極區或汲極區上的源極電極或汲極電極；在該源極電極或汲極電極上的第二絕緣膜；在該第二絕緣膜中的開口部；以及在該開口部中的連接到該源極電極或汲極電極的像素電極，其中，腔體形成在該閘極佈線和該電容佈線之間，且在該絕緣表面和該第一絕緣膜之間。
  17. 如申請專利範圍第15項的半導體裝置，其中具有該閘極佈線和該支撐部的該閘極電極層包括選自由如下材料所組成的群中的材料：鈦、鉬、鉻、鉭、鎢、鋁、銅、釹、鈮及鈧，或者含有上述任一材料的合金材料。
  18. 如申請專利範圍第16項的半導體裝置， 其中具有該閘極佈線和該電容佈線的該閘極電極層包括選自由如下材料組成的群中的材料：鈦、鉬、鉻、鉭、鎢、鋁、銅、釹、鈮及鈧，或者含有上述任一材料的合金材料。
  19. 如申請專利範圍第16項的半導體裝置，其中該電容佈線形成在與該開口部重疊的區域中。
TW98105477A 2008-02-26 2009-02-20 顯示裝置的製造方法 TWI470738B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008043856 2008-02-26

Publications (2)

Publication Number Publication Date
TW200941646A TW200941646A (en) 2009-10-01
TWI470738B true TWI470738B (zh) 2015-01-21

Family

ID=40997426

Family Applications (1)

Application Number Title Priority Date Filing Date
TW98105477A TWI470738B (zh) 2008-02-26 2009-02-20 顯示裝置的製造方法

Country Status (4)

Country Link
US (2) US8035107B2 (zh)
JP (1) JP5415104B2 (zh)
CN (1) CN101521182B (zh)
TW (1) TWI470738B (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8101442B2 (en) * 2008-03-05 2012-01-24 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing EL display device
US7749820B2 (en) * 2008-03-07 2010-07-06 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor, manufacturing method thereof, display device, and manufacturing method thereof
US8207026B2 (en) * 2009-01-28 2012-06-26 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of thin film transistor and manufacturing method of display device
US7989234B2 (en) 2009-02-16 2011-08-02 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing thin film transistor and method for manufacturing display device
US8202769B2 (en) 2009-03-11 2012-06-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP5539765B2 (ja) * 2009-03-26 2014-07-02 株式会社半導体エネルギー研究所 トランジスタの作製方法
CN101598894B (zh) * 2009-07-07 2011-07-27 友达光电股份有限公司 光掩膜、薄膜晶体管元件及制作薄膜晶体管元件的方法
US8441012B2 (en) * 2009-08-20 2013-05-14 Sharp Kabushiki Kaisha Array substrate, method for manufacturing array substrate, and display device
CN102656698B (zh) * 2009-12-29 2015-06-17 夏普株式会社 有源矩阵基板及其制造方法
TWI556317B (zh) 2010-10-07 2016-11-01 半導體能源研究所股份有限公司 薄膜元件、半導體裝置以及它們的製造方法
US8679986B2 (en) * 2010-10-14 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing display device
GB2489939A (en) * 2011-04-11 2012-10-17 Plastic Logic Ltd Control of capacitive coupling in pixel circuitry

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200633078A (en) * 2005-02-11 2006-09-16 Samsung Electronics Co Ltd TFT substrate for display device and manufacturing method of the same
TW200802885A (en) * 2006-06-30 2008-01-01 Lg Philips Lcd Co Ltd Thin film transistor, method for fabricating the same and display device

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56122123A (en) * 1980-03-03 1981-09-25 Shunpei Yamazaki Semiamorphous semiconductor
JPS61225869A (ja) * 1985-03-29 1986-10-07 Seiko Instr & Electronics Ltd 薄膜トランジスタ装置とその製造方法
JPS6269680A (ja) * 1985-09-24 1987-03-30 Seiko Instr & Electronics Ltd 薄膜トランジスタの製造方法
JPS63182862A (ja) * 1987-01-23 1988-07-28 Nec Corp 薄膜電界効果型トランジスタの製造方法
JPS6484669A (en) 1987-09-26 1989-03-29 Casio Computer Co Ltd Thin film transistor
JPH0311744A (ja) 1989-06-09 1991-01-21 Citizen Watch Co Ltd 薄膜トランジスタの製造方法
JPH03161938A (ja) 1989-11-20 1991-07-11 Seiko Instr Inc 薄膜トランジスタの製造方法
EP1338914A3 (en) * 1995-11-21 2003-11-19 Samsung Electronics Co., Ltd. Method for manufacturing liquid crystal display
US6326640B1 (en) * 1996-01-29 2001-12-04 Motorola, Inc. Organic thin film transistor with enhanced carrier mobility
JP2842426B2 (ja) * 1997-01-28 1999-01-06 日本電気株式会社 アクティブマトリクス型液晶表示装置およびその製造方法
US6493048B1 (en) * 1998-10-21 2002-12-10 Samsung Electronics Co., Ltd. Thin film transistor array panel for a liquid crystal display and a method for manufacturing the same
KR100325079B1 (ko) * 1999-12-22 2002-03-02 주식회사 현대 디스플레이 테크놀로지 고개구율 및 고투과율 액정표시장치의 제조방법
KR100494683B1 (ko) * 2000-05-31 2005-06-13 비오이 하이디스 테크놀로지 주식회사 4-마스크를 이용한 박막 트랜지스터 액정표시장치의제조시에 사용하는 할프톤 노광 공정용 포토 마스크
US7223643B2 (en) * 2000-08-11 2007-05-29 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
KR20020038482A (ko) * 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
TW488080B (en) * 2001-06-08 2002-05-21 Au Optronics Corp Method for producing thin film transistor
JP2003179069A (ja) 2001-12-12 2003-06-27 Matsushita Electric Ind Co Ltd 薄膜トランジスタ、液晶表示装置、有機エレクトロルミネッセンス素子、ならびに表示装置用基板およびその製造方法
KR100603361B1 (ko) * 2004-08-05 2006-07-20 삼성에스디아이 주식회사 평판 디스플레이 장치
JP2006351844A (ja) * 2005-06-16 2006-12-28 Mitsubishi Electric Corp 電気光学表示装置およびその製造方法
KR101201017B1 (ko) * 2005-06-27 2012-11-13 엘지디스플레이 주식회사 액정 표시 장치 및 그 제조 방법
KR101225440B1 (ko) * 2005-06-30 2013-01-25 엘지디스플레이 주식회사 액정 표시 장치 및 그 제조 방법
US8149346B2 (en) 2005-10-14 2012-04-03 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
JP5105811B2 (ja) 2005-10-14 2012-12-26 株式会社半導体エネルギー研究所 表示装置
EP2479605B1 (en) * 2005-12-05 2015-07-15 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
EP2270583B1 (en) * 2005-12-05 2017-05-10 Semiconductor Energy Laboratory Co., Ltd. Transflective Liquid Crystal Display with a Horizontal Electric Field Configuration
TWI322288B (en) * 2006-03-07 2010-03-21 Au Optronics Corp Manufacture method of pixel array substrate
US8053816B2 (en) * 2006-03-10 2011-11-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR101326128B1 (ko) * 2006-09-29 2013-11-06 삼성디스플레이 주식회사 표시 장치용 배선, 식각액, 박막 트랜지스터 표시판 및 그제조 방법
WO2008099528A1 (ja) 2007-02-13 2008-08-21 Sharp Kabushiki Kaisha 表示装置、表示装置の製造方法
EP2232561A4 (en) * 2007-12-03 2015-05-06 Semiconductor Energy Lab METHOD OF MANUFACTURING A THIN FILM TRANSISTOR AND METHOD OF MANUFACTURING A DISPLAY ARRANGEMENT
US7883943B2 (en) * 2008-03-11 2011-02-08 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing thin film transistor and method for manufacturing display device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200633078A (en) * 2005-02-11 2006-09-16 Samsung Electronics Co Ltd TFT substrate for display device and manufacturing method of the same
TW200802885A (en) * 2006-06-30 2008-01-01 Lg Philips Lcd Co Ltd Thin film transistor, method for fabricating the same and display device

Also Published As

Publication number Publication date
TW200941646A (en) 2009-10-01
CN101521182B (zh) 2013-08-21
JP2009231828A (ja) 2009-10-08
US20120007087A1 (en) 2012-01-12
US8901561B2 (en) 2014-12-02
JP5415104B2 (ja) 2014-02-12
US8035107B2 (en) 2011-10-11
CN101521182A (zh) 2009-09-02
US20090212296A1 (en) 2009-08-27

Similar Documents

Publication Publication Date Title
TWI470738B (zh) 顯示裝置的製造方法
TWI483049B (zh) 液晶顯示裝置和其製造方法，以及電子裝置
JP5498687B2 (ja) 薄膜トランジスタの作製方法及び表示装置の作製方法
TWI496217B (zh) 薄膜電晶體和其製法、以及顯示裝置和其製法
JP5383256B2 (ja) 薄膜トランジスタ及びその作製方法、並びに表示装置及びその作製方法
TWI455211B (zh) 薄膜電晶體的製造方法和顯示裝置的製造方法
TWI509700B (zh) 薄膜電晶體，其製造方法，顯示裝置，和顯示裝置的製造方法
JP5997725B2 (ja) 表示装置

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees